KR20010042598A - 화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법 - Google Patents

화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법 Download PDF

Info

Publication number
KR20010042598A
KR20010042598A KR1020007011274A KR20007011274A KR20010042598A KR 20010042598 A KR20010042598 A KR 20010042598A KR 1020007011274 A KR1020007011274 A KR 1020007011274A KR 20007011274 A KR20007011274 A KR 20007011274A KR 20010042598 A KR20010042598 A KR 20010042598A
Authority
KR
South Korea
Prior art keywords
gas
film
blanket
substrate
sih
Prior art date
Application number
KR1020007011274A
Other languages
English (en)
Other versions
KR100396063B1 (ko
Inventor
마사끼 기따자끼
케이이찌 다나까
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 조셉 제이. 스위니
Publication of KR20010042598A publication Critical patent/KR20010042598A/ko
Application granted granted Critical
Publication of KR100396063B1 publication Critical patent/KR100396063B1/ko

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 블랭킷 텅스텐막을 CVD법에 의해 형성하는 방법에 관한 것으로,블랭킷 W막을 위한 핵을 형성하기 전에, WF6가스, SiH4가스 및 H2가스의 혼합 가스를 진공 챔버(12)내에 공급한다. 이 때, 각 가스의 유량을 조절하여, SiH4가스가 WF6가스에 대해 과잉하게 되도록 조절하여, 몇 초 정도의 전처리를 행한다. 바람직하게는 WF6가스/SiH4가스의 유량비를 0.15∼0.35의 범위로 하고, 처리 시간은 2∼10초로 한다. 이러한 전처리후에, 핵을 형성하고, 블랭킷 W막을 형성하면, W막의 형성이 저온 환경에서 이루어져도, 막 응력이 증대되지 않는다.

Description

화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을 감소시키는 방법 {METHOD FOR RELAXING STRESS IN BLANKET TUNGSTEN FILM FORMED BY CHEMICAL VAPOR DEPOSITION}
최근, 반도체 제조에 있어서는, 스텝 커버리지가 뛰어나고, 이동(migration) 내성이 풍부하며, 에칭도 용이하기 때문에, CVD법에 의한 텅스텐의 막 형성 기술이 널리 이용되고 있다. 이러한 CVD법에 의한 텅스텐 막(이하, 「W막」이라고 함)은, 접촉홀 혹은 관통홀에 텅스텐을 매립하여, 다층 배선의 층간 접속을 행하는 것 등에 사용되고 있다.
종래, CVD에 의한 블랭킷 W의 막 형성 방법은, 육플루오르화 텅스텐(WF6)과 모노실란(SiH4)와 수소(H2)에 의해 핵을 형성하고, 계속해서 WF6와 H2에 의해 블랭킷 W의 막을 성장시키고 있다. 또한, 핵 형성의 조건으로, 기상 반응을 막기 위해 WF6/SiH4의 유량비는 1 이상으로 할 필요가 있다.
그런데, W막의 하지층이 되는 막은 절연막인 것이 일반적이다. 이러한 절연막은, 유기계 재료나 탈 가스되기 쉬운 무기재료를 사용하여 형성되는 경우가 많아지고 있다. 따라서, CVD에 의한 블랭킷 W의 막 형성은, 종래 450℃ 정도에서 이루어졌으나, 기판 자체나 절연막으로부터 탈 가스가 일어나는 등의 이유 때문에, 보다 낮은 온도인 400℃ 정도에서의 처리가 요구되고 있다. 하지만, 블랭킷 W은, 400℃ 정도의 저온에서 막을 형성하면, 인장 막 응력이 높아지는 문제가 있다.
반도체 제조공정에 있어서 막이 형성된 박막의 응력이, 기준치(이 기준치는 대상 공정의 전후 공정에서 변동함)보다 높아지면, 실리콘 웨이퍼가 휘어짐으로써 트랜지스터부, 배선부 등에 미세한 균열이 생겨, 후공정인 노광 공정의 초점 맞추기 등에 문제가 발생할 우려가 있다.
본 발명은 예를 들어 반도체 제조공정에 있어서 막이 형성된 텅스텐 박막의 응력을 감소시키는 방법에 관한 것으로, 특히 화학 기상 증착(CVD)법에 의해 막이 형성된 블랭킷 텅스텐 박막의 응력을 감소시키는 방법에 관한 것이다.
도 1은, 본 발명의 일 실시의 형태에 따른 블랭킷 W막의 응력을 감소시키는 방법을 실시할 수 있는 CVD 장치를 도시하는 개략적인 단면도이다.
도 2는, 본 발명의 실시예에 있어서의 전처리에서의 WF6가스/SiH4가스의 유량비와, 블랭킷 W막의 막 응력과의 관계를 나타내는 그래프이다.
도 3은, 본 발명의 실시예에 있어서의 전처리에서의 전처리 시간과 블랭킷 W막의 막 응력과의 관계를 나타내는 그래프이다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 그 목적은 막 형성 처리가 저온에서 이루어져도 막 응력을 증대시키지 않고, 고온에서의 막 형성과 동일한 막 특성을 얻을 수 있는 블랭킷 W막의 응력을 제어하는 방법을 제공하는 데 있다.
이러한 목적을 달성하기 위해 본 발명자들은 여러 가지 검토한 결과, 저온에서 막 형성 처리를 했을 경우, 결정 입계(粒界)의 병합에 의해 부피 수축이 일어나, 그것 때문에 막 응력이 높아진다고 추론하였다.
따라서, 본 발명은, CVD법에 의해 기판 상에 블랭킷 W막을 형성하는 방법에 있어서, 기판이 수납된 진공 챔버 안을 소정의 진공도로 감압시키는 공정과, WF6가스 및 SiH4가스를 소정 비율로 함유하고, WF6가스/SiH4가스의 유량비가 1 이하가 되도록 조절된 제 1 혼합 가스를 진공 챔버 안에 소정 시간 도입하여, 기판의 전처리를 행하는 공정과, WF6가스 및 SiH4가스를 소정 비율로 함유하는 제 2 혼합 가스를 진공 챔버 안에 도입하여, 기판에 블랭킷 W막의 핵을 형성하는 공정과, 이어서 WF6가스 및 H2가스를 소정 비율로 함유하는 제 3 혼합 가스를 진공 챔버 안에 도입하여, 핵을 형성한 기판 상에 블랭킷 W막을 성장시키는 공정을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 블랭킷 W막의 핵을 형성하기 전에, 유량비가 소정 범위가 되도록 조절된 WF6가스 및 SiH4가스를 함유하는 제 1 혼합 가스에 의해 소정 시간 전처리를 행한다. 이러한 전처리에 의해, 나중에 형성되는 텅스텐의 핵이 커져서 결정 입계의 면적이 작아지리라고 생각되며, 그 결과 성장한 블랭킷 W막의 응력이 감소된다고 생각된다. 따라서, 블랭킷 W막의 막 형성 처리가 저온에서 이루어져도 막 응력이 증대되지 않고, 고온 처리일 때의 정도로 막 응력을 유지할 수 있다.
이러한 응력 감소 효과를 얻기 위해서는, 제 1 혼합 가스에서의 WF6가스/SiH4가스의 유량비가 0.15∼0.35의 범위인 것이 바람직하며, 보다 바람직하게는 0.2∼0.3 범위이다.
또한, 제 1 혼합 가스를 이용한 전처리는, 바람직하게는 2초∼10초, 더욱 바람직하게는 3초∼8초 동안 이루어진다.
더욱이, 제 1 혼합가스는 H2가스를 함유해도 되고, 또한 제 2 혼합 가스도 H2가스를 함유해도 무방하다.
한편, 본 명세서에 있어서 「기판」이라는 말은, 기판 그 자체 뿐만 아니라, 기판 상에 다른 막, 예컨대 절연막이 형성된 것도 포함하는 의미이다.
본 발명의 상기 및 그 밖의 특징이나 이점은, 첨부 도면을 참조하여 이하의 상세한 설명을 읽음으로써, 당업자게 있어서 명백해질 것이다.
이하, 도면에 근거하여 본 발명의 바람직한 실시 형태에 대해 상세히 설명한다. 도 1은 본 발명에 따른 블랭킷 텅스텐막의 응력을 감소시키는 방법에 따라, 기판 즉, 실리콘 웨이퍼 상에 블랭킷 텅스텐막을 형성할 수 있는 CVD장치를 개략적으로 도시하고 있다. 도시한 CVD장치(10)는, 진공 챔버(12)와, 이 진공 챔버(12)내에서 실리콘 웨이퍼(14)를 지지하기 위한 기판 지지체 즉, 받침대(pedestal)(16)을 구비하고 있다. 또한, 받침대(16)의 상방에는, 가스 분배판(18)가 받침대(16)의 상부면에 대해 평행하게 대향해서 배치되어 있다.
가스 분배판(18)은 중공 플레이트로서, 그 하부면에는 다수의 가스 출구(20)가 형성되어 있으며, 가스 분배판(18)내에는 배관(26)을 통해서 진공 챔버 바깥의 가스 혼합실(28)로부터 소정의 처리 가스가 공급되도록 되어 있다. 가스 혼합실(28)은, 처리 가스를 균일하게 혼합하는 장치로서, 이 가스 혼합실(28)에는, WF6가스 공급원(30), SiH4가스 공급원(32) 및 H2가스 공급원(34)이 각각 가스유량 조절밸브(36, 38, 40)를 통해서 접속되어 있다.
가스유량 조절밸브(36, 38, 40)는, 마이크로 컴퓨터 등으로 이루어진 밸브 제어 수단(42)에 의해 제어되며, 각 가스의 유량을 조절할 수 있기 때문에, 처리 가스의 혼합 비율을 소정 값으로 설정할 수 있다. 가스 분배판(18)는 알루미늄 등의 금속제로서, 예를 들어 13.56㎒의 고주파 전력을 인가하기 위한 정합기(22) 및 고주파 전원(24)을 통해서 접지되어 있다. 또한, 받침대(16)도 알루미늄 등의 금속으로 형성되어 있으며, 마찬가지로 접지되어 있다.
다음으로, 이와 같은 CVD장치(10)를 이용하여 실리콘 웨이퍼(14)상에 블랭킷 W막을 형성하는 방법의 순서에 대해 설명한다. 먼저, 실리콘 웨이퍼(14)는 CVD장치에 반입되기 전 단계에서, 그 표면상에 BPSG(Boron-doped Phosphor-Silicate Glass)막이나 그 밖의 절연막이 CVD법에 의해 형성된다. 또한, 이 절연막의 상부면에는 배리어 메탈층으로서, Ti막 및 TiN막이 순서대로 스퍼터링 등에 의해 형성된다. 이들 층의 막 형성에 대해서는 주지된 기술이고, 상기 CVD장치(10)와는 별개의 처리 챔버 내에서 막이 형성된다. 이와 같은 최상위층에 Ti/TiN막을 갖는 실리콘 웨이퍼(14)는, 적당한 반송 로봇에 의해 진공 반송 챔버(도시하지 않음)를 지나 진공 챔버(12)의 받침대(16)상의 적정 위치에 배치된다.
본 발명에 따른 블랭킷 W막의 응력을 감소시키는 방법은, 핵 형성, 즉 W 뉴 크리에이션막을 형성하기 전에, WF6가스 및 SiH4가스를 소정 비율로 함유하는 제 1 혼합 가스를 이용하여, WF6가스에 대한 SiH4가스의 비율을 과잉으로 해서 소정 시간 동안 전처리를 행하는 것이다. 이 전처리 후에, WF6가스 및 SiH4가스를 소정 비율로 함유하는 제 2 혼합 가스에 의해 핵을 형성한다. 그리고, WF6가스 및 H2가스를 소정 비율로 함유하는 제 3 혼합 가스에 의해 블랭킷 W막을 성장시킨다.
더욱이, 제 1 혼합 가스는, 기판 위에서 반응이 일어나지 않고 기상 반응에 의해 파티클이 생기는 것을 방지하기 위해, H2가스나 그 밖의 가스를 함유해도 된다. 또한, 제 2 혼합 가스는, H2가스나 그 밖의 가스를 함유해도 상관없다. 이하에서는, 제 1 및 제 2 혼합 가스는, H2가스를 함유하는 경우에 대해 설명한다. 또한, 특별히 기재하지는 않지만, 제 1, 제 2 및 제 3 혼합 가스를 위한 캐리어 가스로서 아르곤 가스가 사용된다.
먼저, 진공 챔버(12) 안을 소정의 진공도로 감압시킨 후 ,WF6가스, SiH4가스 및 H2가스를 각각 WF6가스 공급원(30), SiH4가스 공급원(32) 및 H2가스 공급원(34)으로부터 가스 혼합실(28)에 공급한다. 이러한 가스들은 가스 혼합실(28)내에서 혼합되며, 제 1 처리 가스 내지는 혼합 가스로서 분배판(18)로부터 진공 챔버(12)내에 도입된다. 보다 상세하게는, 가스 분배판(18)에 공급된 제 1 혼합 가스는, 다수의 가스 출구(20)로부터 분출되어, 가스 분배판(18)와 받침대(16) 사이의 공간으로 보내진다. 또한, 이러한 가스 도입과 동시에, 고주파 전원(24)을 온으로 하여, 받침대(16)과 가스 분배판(18) 사이에서 플라즈마를 발생시킨다. 이 때, 가스유량 조절밸브(36, 38, 40)에 의해 대응하는 가스의 유량을, SiH4가스가 WF6가스에 대해 과잉하게 되도록, 즉 WF6가스/SiH4가스의 유량비가 1 이하가 되도록 조절하여, 몇 초 정도의 단시간의 전처리를 행한다.
WF6가스/SiH4가스의 유량비는, 바람직하게는 0.15∼0.35로 한다. 가스유량비가 이 범위를 벗어나면, 막이 형성되는 W막의 응력이 증대하는 경우가 있다. 이러한 가스유량비의 범위는, 보다 바람직하게는 0.2∼0.3이다.
또한, 전처리 시간은, 바람직하게는 2∼10초, 더욱 바람직하게는 3∼8초 정도이다. 전처리 시간이 2초 이하에서는 W막의 응력을 감소시키는 효과를 충분히 얻을 수 없고, 전처리 시간이 10초를 넘으면, SiH4가스의 기상 반응으로 인해 파티클이 발생할 가능성이 높아져 바람직하지 않다. 이러한 전처리에 의해, 나중에 형성될 텅스텐의 핵이 커지고, 결정 입계의 면적이 작아지기 때문에, 성장한 W막의 응력이 감소되리라고 추측된다.
다음으로, WF6가스, SiH4가스 및 H2가스를 각각의 공급원으로부터 송출하고, 가스 혼합실(8)내에서 혼합하여, 제 2 혼합 가스로서 진공 챔버(12)내에 공급한다. 이 프로세스에서도 고주파 전원(24)은 온되며, 플라즈마 CVD 프로세스에 의해 제 2 혼합 가스로부터 W막을 위한 핵이 형성된다. 이러한 핵 형성 프로세스에 있어서는, SiH4가스의 기상 반응을 막기 위해서, WF6가스/SiH4가스의 유량비를 1 이상으로 할 필요가 있으며, 바람직하게는 2 전후로 한다.
계속해서, WF6가스 및 H2가스를 소정 비율로 함유하는 제 3 혼합 가스에 의해 텅스텐을 성장시키며, 열 화학 반응에 의해 실리콘 웨이퍼의 TiN막 위에 블랭킷 W막을 형성한다. 이러한 프로세스도 플라즈마를 생성한 상태에서 이루어진다.
한편, 제 2 혼합 가스와 제 3 혼합 가스의 가스 혼합 비율은, 제 1 혼합 가스의 경우와 마찬가지로, 밸브 제어수단(42)에 의해 가스유량 조절밸브(36, 38, 40)를 제어함으로써 조절된다.
이와 같이 형성된 블랭킷 W막은, 막 형성 처리가 400℃ 정도의 저온에서 이루어져도 막 응력이 증대하지 않고, 450℃ 이상의 고온 처리일 때와 같은 정도의 막 응력을 유지할 수 있다. 따라서, 실리콘 웨이퍼의 휨에 의해 트랜지스터부, 배선부 등의 미세한 균열이 발생하거나, 나중의 노광 공정에서 초점 맞추기 등에 문제가 발생하는 것을 회피할 수 있어, 수율이 높은 반도체 디바이스를 제조할 수 있다.
실시예
이하, 실시예에 근거하여 본 발명을 더욱 상세히 설명한다. 본 실시예에서는, 도 1에 도시하는 CVD 장치(10)로서, 미합중국 캘리포니아주의 어플라이드 머티어릴즈 인코포레이티드에 의해 「Centura(등록상표)」라는 이름으로 제조, 판매되고 있는 매엽식 멀티 챔버 CVD 장치를 이용하였다. 이러한 CVD장치에 있어서, TiN 막이 형성된 실리콘 웨이퍼를 받침대 위에 올려 놓고, 진공 챔버 안을 소정의 진공도로 감압시켰다. 받침대의 온도는 390℃로 하였다. 그리고, WF6가스, SiH4가스 및 H2가스의 혼합 가스를 진공 챔버 내에 도입하여, 전처리를 하였다. 이 때, 각 가스의 공급원으로부터의 가스의 유량을 대응하는 가스유량 조절밸브에 의해 조절하고, WF6가스/SiH4가스의 유량비를 0.1∼0.5 사이에서 조절하여, 여러 가지 샘플을 얻었다. 또한, 0초∼8초 사이에서 처리 시간을 변경하여, 여러개의 샘플을 얻었다.
다음으로, 상기 전처리를 행한 각 실리콘 웨이퍼에 대해, WF6가스, SiH4가스 및 H2가스를 소정 비율로 함유하는 제 2 혼합 가스를 진공 챔버에 도입하여, W 막의 핵을 형성하였다. 이 때, WF6가스/SiH4가스의 유량비를 1 이상으로 하였다.
계속해서, WF6가스 및 H2가스를 소정 비율로 함유하는 제 3 혼합 가스에 의해 텅스텐을 성장시켜, 열 화학 반응에 의해 실리콘 웨이퍼의 TiN막 위에 블랭킷 W막을 형성하였다.
도 2는, 전처리시의 WF6가스/SiH4가스의 유량비와 블랭킷 W막의 응력의 관계를 나타내는 그래프이다. 또한, 도 3은, 전처리 시간과 블랭킷 W막의 응력의 관계를 나타내는 그래프이다. 더욱이, 본 실시예에서는, 두 종류의 실리콘 웨이퍼를 사용하였다. 이러한 실리콘 웨이퍼들은, TiN막의 막 형성 조건에서만 상이하다. 제 1 종류의 실리콘 웨이퍼는 도 2 및 도 3에서의 「●」표시에 대응하고, 제 2 종류의 실리콘 웨이퍼는 「▲」표시에 대응한다.
도 2로부터 명백히 알 수 있는 바와 같이, WF6가스/SiH4가스의 유량비가 0.15∼0.35, 나아가서는 0.2∼0.3에 있어서, 블랭킷 W막의 인장 응력이 14×109∼15×109dyn/㎠이 되었다. 종래의 막 형성 방법은, 도 3에서의 전처리 시간이 0초인 경우에 대응하고 있으며, 막 응력은 16×109∼17×109dyn/㎠이었다. 따라서, 본 발명에 의해 막 응력을 대폭으로 감소시킬 수 있었음을 확인할 수 있다. 또한, 도 3으로부터 명백히 알 수 있는 바와 같이, 전처리 시간이 2∼10초, 나아가서는 3∼8초 정도에 있어서, 막 응력을 13.5×109∼14.5×109dyn/㎠로 감소시킬 수 있었다.
본 발명에 따르면, 블랭킷 텅스텐막을 위한 핵을 형성하기 전에, 유량비가 소정 범위가 되도록 조절된 WF6가스 및 SiH4가스를 함유하는 제 1 혼합 가스에 의해 소정 시간동안 전처리를 행하기 때문에, 나중에 형성되는 텅스텐의 핵이 커져서 결정 입계의 면적이 작아지리라고 생각되며, 그 결과 CVD법에 의해 성장한 블랭킷 텅스텐막의 응력이 줄어들게 된다. 따라서, 막 형성 처리가 저온에서 이루어져도 막 응력이 증대되지 않아, 고온 처리일 때의 정도로 막 응력을 유지할 수 있으며, 이로써 실리콘 웨이퍼의 휨에 의해 트랜지스터부, 배선부 등의 미세한 균열이 생기거나, 후공정인 노광 공정에서 초점 맞추기 등에 문제가 발생하는 것을 회피할 수 있어, 수율이 높은 반도체 디바이스를 제조할 수 있다.

Claims (9)

  1. 화학 기상 증착법에 의해 기판 상에 블랭킷 텅스텐막을 형성하는 방법으로서,
    기판이 수납된 진공 챔버 내부를 소정의 진공도로 감압시키는 제 1 단계와,
    6플루오르화 텅스텐 가스 및 모노 실란 가스를 소정 비율로 함유하고, 6플루오르화 텅스텐 가스/모노 실란 가스의 유량비가 1 이하가 되도록 조절된 제 1 혼합 가스를 상기 진공 챔버 내에 소정 시간 도입하여, 상기 기판의 전처리를 수행하는 제 2 단계와,
    상기 제 2 단계의 종료후, 육플루오르화 텅스텐 가스 및 모노 실란 가스를 소정 비율로 함유하는 제 2 혼합 가스를 상기 진공 챔버 내에 도입하여, 상기 기판에 블랭킷 텅스텐막의 핵을 형성하는 제 3 단계와,
    상기 제 3 단계 종료후, 6플루오르화 텅스텐 가스 및 수소 가스를 소정 비율로 함유하는 제 3 혼합 가스를 상기 진공 챔버 내에 도입하여, 상기 핵을 형성한 기판 상에 텅스텐막을 성장시키는 제 4 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 제 1 혼합 가스에 있어서의 상기 6플루오르화 텅스텐 가스/모노 실란 가스의 유량비는, 0.15∼0.35의 범위임을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 제 1 혼합 가스에 있어서의 6플루오르화 텅스텐 가스/모노 실란 가스의 유량비는 0.2∼0.3의 범위임을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 제 2 단계에서의 상기 기판의 전처리의 처리 시간은 2초∼10초의 범위임을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 제 2 단계에서의 상기 기판의 전처리의 처리 시간은 3초∼8초의 범위임을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 제 1 혼합 가스는, 수소 가스를 더 함유하는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 제 2 혼합 가스는, 수소 가스를 더 함유하는 것을 특징으로 하는 방법.
  8. 제 1 항에 있어서, 상기 기판은 실리콘 웨이퍼임을 특징으로 하는 방법.
  9. 제 8 항에 있어서, 상기 실리콘 웨이퍼 위에 절연막이 형성되어 있고, 상기 블랭킷 텅스텐막이 상기 절연막 위에 형성되는 것을 특징으로 하는 방법.
KR10-2000-7011274A 1998-04-10 1999-04-06 화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법 KR100396063B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-99478 1998-04-10
JP10099478A JPH11307480A (ja) 1998-04-10 1998-04-10 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法

Publications (2)

Publication Number Publication Date
KR20010042598A true KR20010042598A (ko) 2001-05-25
KR100396063B1 KR100396063B1 (ko) 2003-08-27

Family

ID=14248428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7011274A KR100396063B1 (ko) 1998-04-10 1999-04-06 화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법

Country Status (6)

Country Link
US (1) US6339023B1 (ko)
EP (1) EP1100116A4 (ko)
JP (1) JPH11307480A (ko)
KR (1) KR100396063B1 (ko)
TW (1) TW434694B (ko)
WO (1) WO1999053537A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485454B1 (en) 2000-03-10 2009-02-03 Bioprocessors Corp. Microreactor
US6913996B2 (en) 2000-11-17 2005-07-05 Tokyo Electron Limited Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring
US20050032204A1 (en) * 2001-04-10 2005-02-10 Bioprocessors Corp. Microreactor architecture and methods
WO2002083852A2 (en) * 2001-04-10 2002-10-24 Bioprocessors Corporation Microfermentor device and cell based screening method
US20040132166A1 (en) * 2001-04-10 2004-07-08 Bioprocessors Corp. Determination and/or control of reactor environmental conditions
US20040058407A1 (en) * 2001-04-10 2004-03-25 Miller Scott E. Reactor systems having a light-interacting component
JP2005518088A (ja) * 2001-07-16 2005-06-16 アプライド マテリアルズ インコーポレイテッド タングステン複合膜の形成
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
WO2020118100A1 (en) * 2018-12-05 2020-06-11 Lam Research Corporation Void free low stress fill
JP2023105411A (ja) 2022-01-19 2023-07-31 東京エレクトロン株式会社 成膜方法およびタングステン膜
JP2023105407A (ja) 2022-01-19 2023-07-31 東京エレクトロン株式会社 応力低減方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03280545A (ja) 1990-03-29 1991-12-11 Nec Corp 半導体装置の配線形成方法
JPH0529259A (ja) 1991-07-22 1993-02-05 Hitachi Ltd 高融点金属もしくは高融点金属シリサイド膜の形成方法
JPH05102082A (ja) 1991-10-04 1993-04-23 Nippon Steel Corp 金属薄膜の選択成長方法
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
US5328722A (en) * 1992-11-06 1994-07-12 Applied Materials, Inc. Metal chemical vapor deposition process using a shadow ring
JPH06208967A (ja) 1993-01-08 1994-07-26 Hitachi Ltd 半導体製造方法およびこれに用いる半導体製造装置
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5795824A (en) * 1997-08-28 1998-08-18 Novellus Systems, Inc. Method for nucleation of CVD tungsten films
US6271129B1 (en) * 1997-12-03 2001-08-07 Applied Materials, Inc. Method for forming a gap filling refractory metal layer having reduced stress

Also Published As

Publication number Publication date
WO1999053537A1 (fr) 1999-10-21
US6339023B1 (en) 2002-01-15
TW434694B (en) 2001-05-16
KR100396063B1 (ko) 2003-08-27
JPH11307480A (ja) 1999-11-05
EP1100116A4 (en) 2003-03-05
EP1100116A1 (en) 2001-05-16

Similar Documents

Publication Publication Date Title
US6218301B1 (en) Deposition of tungsten films from W(CO)6
KR100355321B1 (ko) 성막방법및장치
US20050221000A1 (en) Method of forming a metal layer
US6756298B2 (en) Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US7265048B2 (en) Reduction of copper dewetting by transition metal deposition
JP5376361B2 (ja) タングステン膜の製造方法および装置
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
KR100688652B1 (ko) 텅스텐막의 형성 방법
US20070251445A1 (en) Method for Depositing a Barrier Layer on a Low Dielectric Constant Material
KR100396063B1 (ko) 화학 기상 증착법에 의한 블랭킷 텅스텐막의 응력을감소시키는 방법
JP3258885B2 (ja) 成膜処理装置
EP0539948B1 (en) Apparatus for forming metal film and process for forming metal film
US6177149B1 (en) Method of forming titanium film by CVD
US6387445B1 (en) Tungsten layer forming method and laminate structure of tungsten layer
US6524956B1 (en) Method for controlling the grain size of tungsten films
JPH06283453A (ja) 半導体装置製造方法
US6451388B1 (en) Method of forming titanium film by chemical vapor deposition
WO2000006795A1 (en) Cvd tungsten deposition on oxide substrates
JP4084129B2 (ja) タングステン膜の形成方法およびcvd装置
JP2000286215A (ja) 低減された温度で窒化チタンの金属有機化学気相堆積をする方法
JP4877687B2 (ja) 成膜方法
JP2001011628A (ja) タングステン膜の成膜方法、半導体デバイス及び成膜装置
US7060614B2 (en) Method for forming film
JP2001011627A (ja) タングステン膜の成膜方法、半導体デバイス及び成膜装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee