TW432499B - Method for forming triple well structure in a semiconductor device - Google Patents

Method for forming triple well structure in a semiconductor device Download PDF

Info

Publication number
TW432499B
TW432499B TW088111162A TW88111162A TW432499B TW 432499 B TW432499 B TW 432499B TW 088111162 A TW088111162 A TW 088111162A TW 88111162 A TW88111162 A TW 88111162A TW 432499 B TW432499 B TW 432499B
Authority
TW
Taiwan
Prior art keywords
well
semiconductor substrate
photoresist film
film pattern
forming
Prior art date
Application number
TW088111162A
Other languages
English (en)
Inventor
Jung-Hoon Lee
Bon-Seong Koo
Yoon-Nam Kim
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW432499B publication Critical patent/TW432499B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 4 3 2^99 A7 __ _____ B7 五、發明說明(/) 〔技術領域〕 本發明係有關於具有三重井結構的半導體裝置之製造 方法,特別是有關於根據使用高能離子植入方法的逆行 (retrograde)井製程以在半導體裝置中形成三重井結構之方 法。 〔先前技術〕 根據以往的逆行井製程,係使用二個罩幕製程來形成 雙重或三重井。 當使用二個罩幕步驟來形成三重井時,係界定一用以 同時形成N井植入和P井植入的區域。爲此緣故,係進— 步形成一新井。該新井的濃度係取決於N井和P井的濃度 〇 因此,該新井〔亦即一R井〕上所形成的電晶體之 特性,係取決於NMOS和PMOS電晶體的特性。 由於以往的逆行井製程中使用低的熱處理溫度,要設 計用以移除結晶缺陷的製程並不容易β 〔發明之摘述〕 本發明係有鑑於上述先前技術中之問題點而提出者, 目的係提供一具有三重井結構的半導體裝置之製造方法, 其中係使用四個井罩幕以容易的調整三個井的濃度而形成 三個井,藉此以謀求半導體裝置的特性及可靠性的改良。 依據本發明之一樣態之用於在半導體裝置中形成三重 井結構之方法,係具備以下步驟:提供一 Ρ型半導體基板 ;植入離子於該半導體基板之一部分,藉以在該半導體基 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
n —l· n n I n B I I It I I I 43 24 99 a? B7 五、發明說明(>) 板中形成第一 N井;熱處理該半導體基板;植入離子於配 置於第一 N井的一部分上的該半導體基板,藉以在該半導 體基板中形成延伸入第一 N井的第一 P井;植入離子於配 置於第一 N井其餘部分上的該半導體基板,藉以在該半導 體基板中彤成延伸入第一 N井的第二N井:以及植入離子 於該半導體基板之除第一 N井上部以外的部分,藉以在該 半導體基板中形成鄰接於第一 N井的第二P井。 依據本發明之另一樣態之用於在半導體裝置中形成三 重井結構之方法,係具備以下步驟:製備一 Ρ型半導體基 板;在該半導體基板上形成第一光阻膜圖案,藉以使該半 導體基板局部露出;使用該第一光阻膜圖案作爲罩幕,植 入離子於該半導體基板之露出部分,藉以於半導體基板中 形成第一Ν井;移去該第一光阻膜圖案,之後熱處理該半 導體基板;在該半導體基板上形成第二光阻膜圖案,藉以 使該半導體基板之配置於第一Ν井上的一部分露出;在第 二光阻膜圖案形成之後,使用該第二光阻膜圖案作爲覃幕 ,植入離子於該半導體基板之露出部分,藉以於半導體基 板中形成延伸入第一 Ν井之第一 Ρ井;移去該第二光阻膜 圖案,之後在該半導體基板上形成第三光阻膜圖案,藉以 使該半導體基板在配置於第一 Ν井上之未被第一 Ρ井遮蓋 的部分露出:在第三光阻膜圖案形成之後,使用該第三光 阻膜圖案作爲罩幕,植入離子於該半導體基板之露出部分 ,藉以於半導體基板中形成延伸入第一Ν井之第二Ν井; 移去該第三光阻膜圖案,之後在該半導體基板上形成第四 5 (請先閱讀背面之注意事項再填寫本頁) --------- 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) A7 B7 43 24 99 五、發明說明(^)
光阻膜圖案,藉以使該半導體基板之未配置於第一 N井上 的部分露出;以及在第四光阻膜圖案形成之後,使用該第 四光阻膜圖案作爲罩幕’植入離子於該半導體基板之露出 部分,藉以於半導體基板中形成鄰接於第一 N井之第二P 爲了達成上述目的之本發明的原理是使用四個罩幕來 獨立的控制三個井的濃度。那就是三重井結構係設計成除 了深層N井的植入外皆以中等植入能量來提供植入,藉此 以儘可能的避免缺陷的形成。 依據本發明,在和各井相關之井罩幕步驟中,可藉由 獨立的方式來控制各井於其表面的濃度。據此,不需使用 任何臨界電壓植入罩幕即可達成臨界電壓的控制。 〔圖式之簡單說明〕 爲了對本發明之其他目的及形態做具體的說明,以下 列舉實施形態並參照圖面: 圖1〜4爲分別顯示根據本發明的一實施例之在半導體 裝置中形成三重井結構之方法之截面圖。 〔本發明之較佳實施例〕 參照圖1〜4,顯示根據本發明的一實施例之用於在半 導體裝置形成三重井結構的方法。 依據該方法,如圖1所示,在p型半導體基板η上形 成一用以界定主動區域之元件隔離膜13。 在所得的結構上形成第一光阻膜圖案15。該第一光阻 膜圖案15之形成係根據使用第一 Ν井罩幕(未圖示)之曝光 6 本紙張厂度適用中國國家標f(CNS)A4規格(210 X 297公釐1 ---ΙΊΙ.11.----裝·! 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 432499 _ B7__ 五、發明說明(ί/>) 以及顯影程序來實行,其係爲了形成包含深層N井及P井 的第一 N井區域。 之後,使用第一光阻膜圖案15作爲罩幕,以l.OMeV 或更低的植入能量將磷離子植入半導體基板11,藉以形成 爲之前所提及的深N井之第一 N井17。 將所得的結構送入井回火製程,該製程係使用鍋爐或 依據RTP方法。 如圖2所示,之後除去第一光阻膜15。隨後在半導體 基板11上形成第二光阻膜圖案19。 該第二光阻膜圖案19的形成係使用第一P井罩幕(未 圖示)之曝光以及顯影程序來實行,其係爲了於將有複數個 第一 P井形成的區域,局部的露出半導體基板11之配置於 第一 N井17上之部分。 使用該第二光阻膜圖案19作爲罩幕,而後將硼離子植 入半導體基板11,藉此以形成延伸入第一N井17的第一 P 井21。 該硼離子的植入是在300KeV的植入能量下實施,藉 以形成第一 P井21。在此同時,提供一第一N通道場阻絕 植入及第一N通道臨界電壓植入。如前所述,該第一P井 21會延伸入第一 N井17。 之後如圖3所示,除去第二光阻膜圖案19。隨後,在 半導體基板11上形成第三光阻膜圖案22。該第三光阻膜 圖案22之形成係根據使用第二N井罩幕(未圖示)之曝光以 及顯影程序來實行,其係爲了於將有第二N井形成的區域 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---- ^-------------------訂---------線' --1 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4324 99 A7 __B7_____ 五、發明說明(f) 局部的露出半導體基板11之配置於第一 N井17上之部分 〇 該第二N井罩幕同時用以提供用於埋置通道P-MOSFET的臨界電壓植入。 使用該第三光阻膜圖案22作爲罩幕,將硼離子植入半 導體基板11的露出部分,藉以在第一N井Π上形成第二 N 井 23。 用以形成第二N井23之硼離子的植入是在250KeV的 植入能量位準下實施。與第二N井23之形成同時,提供 —場阻絕植入、穿孔阻絕植入及Ρ通道臨界電壓植入。 如圖4所示,之後除去第三光阻膜圖案22。隨後在半 導體基板11上形成第四光阻膜圖案25。 該第四光阻膜圖案25之形成係根據使用曝光罩幕(未 圖示)曝光以及顯影程序來實行,其係爲了在預形成第二Ρ 井之區域局部的露出半導體基板11之鄰接第一 Ν井17之 部分。 使用該第四光阻膜圖案25作爲罩幕,以300KeV的植 入能量將硼離子植入半導體基板11的露出區域,藉以在半 導體基板11上形成第二P井27。 用以形成第二P井27的硼離子値入亦涉及第二N通 道場阻絕植入及第二N通道臨界電壓植入。 雖未顯示出,之後會將第四光阻膜圖案25除去。隨後 的製程係實行以在半導體基板11上形成半導體裝置的元件 〇 8 ----1 ----I---------------J 訂--— i— 丨 —丨-線 -Γ (請先閱讀背面之注§項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 99 A7 B7 五、發明說明( 應知道的是,當選擇使用N型導電性的半導體基板時 ’係使用導電性和上述實施例中所用之相反的雜質離子種 類。 從上述說明可明顯的看出,本發明提供一用於在半導 體裝置中形成三重井結構之方法,其中三個獨立的井係使 用四個罩幕步驟來形成出。 依據本發明,各獨立井,亦即N井、P井、R井的濃 度,可個別地被調整。據此,不需使用任何臨界電壓植入 罩幕即可達成各個半導體裝置的電晶體之臨界電壓調整》 因此,相較於以往的方法,將能減少罩幕的使用數目。 甚且’因爲能以獨立的方式決定井之濃度,則可以使 電晶體之接合特性最佳化》 雖然爲說明起見揭示出本發明的較佳實施例,在不脫 離本發明申請專利範圍之範圍及精神內,熟習此技藝人士 所能做的任何變更、追加、取代都是屬於本發明的範圍。 (請先閱讀背面之注意事項再填寫本頁> ----„---— — 訂 ---------線 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 432499 A8 DS 六、申請專利範圍 1、 一種用於在半導體裝置中形成三重井結構之方法, 係具備以下步驟: 提供一 P型半導體基板; 植入離子於該半導體基板之一部分,藉以在該半導體 基板中形成第一N井; 熱處理該半導體基板; 植入離子於配置在第一N井之一部分上之該半導體基 板,藉以在該半導體基板中彤成延伸入第一N井的第一 P 井; 植入離子於配置在第一 N井之其餘部分上之該半導體 基板,藉以在該半導體基板中形成延伸入第一 N井的第二 N井;以及 植入離子於該半導體基板之除第一 N井上部以外的部 分,藉以在該半導體基板中形成鄰接於第一 N井的第二P 井。 2、 如申請專利範圍第1項之方法,其中該第一 N井 係以lOOKeV至IMeV的植入能量深層形成。 3、 如申請專利範圍第1項之方法,其中該第二N井 、第一 P井、第二P井係分別以1至300KeV的植入能量 形成出。 4、 如申請專利範圍第1項之方法,其中各用以形成第 一、第二、第三、第四光阻膜圖案之離子植入步驟,係進 一步具備提供臨界電壓控制植入步驟》 5、 如申請專利範圍第1項之方法,其中該熱處理,係 1 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱) ·_--一 T------?-~^裝----~!|訂-—| — — !!線·'·.'' (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ABCS A32499 六、申請專利範圍 依據鍋爐回火製程或RTP回火製程來實施 (請先閱讀背面之注意事項再填寫本頁) 6、一種用於在半導體裝置中形成三重井結構之方法, 係具備以下步驟: 製備一 P型半導體基板; 在該半導體基板上形成第一光阻膜圖案,藉以使該半 導體基板局部露出; 使用該第一光阻膜圖案作爲罩幕,植入離子於該半導 體基板之露出部分,藉以於半導體基板中形成第一N井; 移去該第一光阻膜圖案,之後熱處理該半導體基板; 在該半導體基板上形成第二光阻膜圖案,藉以使該半 導體基板之配置於第一 N井上的一部分露出; 使用該第二光阻膜圖案作爲罩幕,植入離子於該半導 體基板之露出部分,藉以於半導體基板中形成延伸入第一 N井之第一 P井: 移去該第二光阻膜圖案,之後在該半導體基板上形成 第三光阻膜圖案,藉以使該半導體基板在配置於第一 N井 上之未被第一 P井遮蓋的部分露出; 經濟部智慧財產局員工消費合作社印製 使用該第三光阻膜圖案作爲罩幕,植入離子於該半導 體基板之露出部分,藉以於半導體基板中形成延伸入第一 N井之第二N井; 移去該第三光阻膜圖案,之後在該半導體基板上形成 第四光阻膜圖案,藉以使該半導體基板之未配置於第一 N 井上的一部分露出; 使用該第四光阻膜圖案作爲罩幕,植入離子於該半導 2 本紙張尺度適用中國國家標準(CNS)A4規格(2W X 297公釐) Ο 2 ^ 9 Β8 C8 _____ D8 六、申請專利範圍 體基板之露出部分,藉以於半導體基板中形成鄰接於第一 Ν井之第二Ρ井》 7、 如申請專利範圍第6項之方法,其中該第一Ν井 係以lOOKeV至IMeV的植入能量而深層形成。 8、 如申請專利範圍第6項之方法,其中該第二N井 、第一P井、第二P井係分別以1至300KeV的植入能量 形成出。 9、 如申請專利範圍第6項之方法,其中各用以形成第 一、第二、第三、第四光阻膜圖案之離子植入步驟,係進 一步具備提供臨界電壓控制植入步驟。 10、 如申請專利範圍第6項之方法,其中該熱處理’ 係依據鍋爐回火製程或RTP回火製程來實施。 II—·'—·-1------i I — I ---訂---線 r {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088111162A 1998-12-30 1999-07-01 Method for forming triple well structure in a semiconductor device TW432499B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061899A KR100345366B1 (ko) 1998-12-30 1998-12-30 반도체소자의 삼중 웰 형성방법_

Publications (1)

Publication Number Publication Date
TW432499B true TW432499B (en) 2001-05-01

Family

ID=19568596

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088111162A TW432499B (en) 1998-12-30 1999-07-01 Method for forming triple well structure in a semiconductor device

Country Status (3)

Country Link
JP (1) JP2000195816A (zh)
KR (1) KR100345366B1 (zh)
TW (1) TW432499B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445055B1 (ko) 2002-05-16 2004-08-21 주식회사 하이닉스반도체 삼중웰 구조를 갖는 반도체소자의 제조 방법
JP5261105B2 (ja) * 2008-09-26 2013-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100345366B1 (ko) 2002-09-18
KR20000045341A (ko) 2000-07-15
JP2000195816A (ja) 2000-07-14

Similar Documents

Publication Publication Date Title
KR100220252B1 (ko) 반도체 소자의 제조방법
US5405788A (en) Method for forming and tailoring the electrical characteristics of semiconductor devices
TW434834B (en) Method of manufacturing a complementary metal-oxide semiconductor device
DE69514307T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
TW432499B (en) Method for forming triple well structure in a semiconductor device
KR100262011B1 (ko) 트윈 웰의 형성 방법
KR20090126849A (ko) 반도체 소자 및 이를 위한 sti 형성 방법
TW445636B (en) Method for manufacturing BiCMOS
TW316330B (en) Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction
Sunami et al. Characteristics of a buried-channel graded drain with punchthrough stopper (BGP) MOS device
JP2000012483A (ja) 半導体集積回路の多重ウエル形成方法
JPH02305468A (ja) 半導体装置の製造方法
KR100328812B1 (ko) 이온 주입방법
TW383470B (en) Method of forming CMOS transistor employing self-aligned flat twin-well
KR100390921B1 (ko) 고전압 반도체 소자의 제조방법
KR100358571B1 (ko) 반도체소자의 제조방법
TW478011B (en) Manufacture of semiconductor device
JP2967353B2 (ja) 半導体デバイスの製造方法
KR100192166B1 (ko) 반도체 소자의 트윈웰 형성 방법
TW476110B (en) Method to prevent the decrease of threshold voltage of metal oxide semiconductor from shallow trench isolation
TW296462B (en) Method of increasing metal oxide semiconductor transistor performance by deep ion implantation punching through gate oxide
KR890005197B1 (ko) 씨모오스 반도체장치의 제조방법
KR960026554A (ko) 반도체소자 제조방법
KR19990042446A (ko) 반도체소자의 제조방법
KR940016471A (ko) 필드 스톱 이온 주입 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees