KR100262011B1 - 트윈 웰의 형성 방법 - Google Patents

트윈 웰의 형성 방법 Download PDF

Info

Publication number
KR100262011B1
KR100262011B1 KR1019980016234A KR19980016234A KR100262011B1 KR 100262011 B1 KR100262011 B1 KR 100262011B1 KR 1019980016234 A KR1019980016234 A KR 1019980016234A KR 19980016234 A KR19980016234 A KR 19980016234A KR 100262011 B1 KR100262011 B1 KR 100262011B1
Authority
KR
South Korea
Prior art keywords
well
mask layer
forming
concentration
conductivity type
Prior art date
Application number
KR1019980016234A
Other languages
English (en)
Other versions
KR19990084464A (ko
Inventor
김종관
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980016234A priority Critical patent/KR100262011B1/ko
Priority to US09/287,365 priority patent/US6133081A/en
Priority to JP10969399A priority patent/JP3899431B2/ja
Publication of KR19990084464A publication Critical patent/KR19990084464A/ko
Application granted granted Critical
Publication of KR100262011B1 publication Critical patent/KR100262011B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 트윈 웰의 형성 방법에 관한 것으로서, 반도체기판에 필드절연막을 형성하여 반도체기판에 다수 개의 활성영역을 한정하는 공정과, 상기 반도체기판 상에 상기 다수 개의 활성영역의 소정 부분을 노출시키는 제 1 마스크층을 형성하고 상기 제 1 마스크층을 마스크로 사용하여 상기 노출된 활성영역에 제 1 도전형의 불순물을 n단계(여기서 n은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 1 도전형 웰을 형성하는 공정과, 상기 제 1 마스크층을 마스크로 사용하여 상기 제 1 마스크층을 통과하도록 제 2 도전형의 불순물을 고 주입 에너지로 이온 주입하여 상기 노출되지 않은 활성영역에 제 2 도전형의 저농도 매립층을 형성하는 공정과, 상기 제 1 마스크층을 제거하고 상기 제 1 도전형 웰 상에 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역을 노출시키는 제 2 마스크층을 형성하는 공정과, 상기 제 2 마스크층을 마스크로 사용하여 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역에 제 2 도전형의 불순물을 m-1단계(여기서 m은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 2 도전형 웰을 형성하는 공정을 구비한다. 따라서, 본 발명에 따른 트윈 웰은 누설 전류 증가의 방지 및 p웰의 표면 농도를 제어할 수 있고 자동 정렬 방식으로 형성하여 웰 간격의 축소가 용이한 이점이 있다.

Description

트윈 웰의 형성 방법
본 발명은 트윈 웰(twin well)의 형성 방법에 관한 것으로서, 특히, 자기 정열(self-align) 방식으로 트윈 웰을 형성하여 고집적화에 적당하면서 접합 누설 전류의 증가를 방지할 수 있는 트윈 웰의 형성 방법에 관한 것이다.
트윈 웰 구조는 p형 반도체기판, 또는, n형의 반도체기판에 n웰과 p웰의 양자를 모두 형성하는 CMOS구조로서, 트윈 웰 구조는 종래의 싱글 웰 구조에 비하면 기판 저항이 작으므로 래치업(latchup) 내성이 우수하며 또한, 기판 측에 있는 MOS FET과 웰 간격의 치수(Well design rule)를 축소할 수 있으므로 또한 nMOS와 pMOS의 간격을 축소 할 수 있다.
종래의 트윈 웰 중 대표적인 것으로 리트로그레이드 트윈 웰(retrograde twin well) 구조 및 BILLI(Buried Implanted for Lateral Isolation) 리트로그레이드 트윈 웰 구조가 있는데 이 구조는 웰의 저항을 낮추는데 매우 효과적이다.
트윈 웰의 반도체기판 표면은 도전형 불순물의 농도를 낮춰 주고 웰의 깊은 부분에는 도전형 불순물의 농도를 높여 줌으로써 접합 용량, 기판 바이어스 효과에 영향을 미치는 표면부근의 농도를 변화시키지 않고 웰 저항을 낮출 수 있다. 동시에 이 구조를 갖는 트윈 웰에 따르면 웰 저항의 저하와 더불어 래치업 내성이 증대된다.
도 1a 내지 도 1b는 종래 기술의 실시 예에 따른 리트로그레이드 트윈 웰의 형성 방법을 도시하는 공정도이다.
리트로그레이드 트윈 웰은 도 1a에 나타낸 바와 같이 p형의 반도체기판(11)에 필드산화막(13)을 형성하여 상기 반도체기판(11)에 다수 개의 활성영역을 한정하는 필드영역을 형성하고 상기 반도체기판(11) 상에 제 1 포토레지스트(Photoresist)를 2.3∼2.7㎛의 두께로 도포하고, 노광 및 현상하여 상기 필드산화막(13)으로 한정된 활성영역을 교번하여 노출시키는 제 1 마스크층(14)을 형성한다. 상기의 제 1 마스크층(14)을 마스크로 사용하여 상기 p형의 반도체기판(11)의 노출된 활성영역에 650∼750KeV의 고 주입 에너지로 1×1013정도의 n형 불순물인 인(P)을 1차 이온 주입하고, 웰의 중간 부에 단계적인 농도 프로 파일을 위해 상기 1차 이온 주입의 주입 에너지 보다 적은 200∼300KeV의 주입에너지로 1×1012정도의 n형 불순물인 인(P)을 2차 이온 주입하고, 표면의 저농도를 위해 50∼150KeV의 저주입에너지로 1×1012정도의 n형 불순물인 인(P)을 3차 이온 주입하여 깊이에 따라 농도가 다른 n웰(15)을 형성한다. 그리고, pMOS의 펀치 쓰루(Punch through)를 방지하기 위해 상기 n웰(15)에 1×1012정도의 아세닉(As)을 150∼170KeV의 주입 에너지로 4차 이온 주입하고, 1×1012정도의 아세닉(As)을 30∼50KeV로 5차 이온 주입하여 드레쉬홀드 전압(Threshold Voltage : 이하, VT라 칭함)을 조절한다.
이렇게 형성된 n웰(15)의 깊이에 따른 불순물의 농도 즉, n웰(15)을 형성하는 인(P)의 농도를 나타낸 것이 단면도 하부의 그래프로서, 다 단계 이온 주입으로 인해 상기 n웰(15)의 표면보다 n웰(15)의 깊은 곳의 불순물 농도가 커서 래치 업을 방지하고 n웰(15)의 표면 불순물 농도가 적기 때문에 VT의 증가를 방지할 수 있다.
그런 후에, 도 1b에 나타낸 바와 같이 상기 제 1 마스크층(14)을 제거하고, 상기 p형의 반도체기판(11) 상에 제 2 포토레지스트를 2.3∼2.7㎛의 두께로 도포하고, 노광 및 현상하여 상기 n웰(15)이 형성되지 않은 활성영역을 노출시키는 제 2 마스크층(16)을 형성한다. 상기의 제 2 마스크층(16)을 마스크로 사용하여 노출된 반도체기판(11)에 p형의 불순물인 붕소(B)를 450∼550KeV의 고 주입 에너지로 1×1013정도를 1차 이온 주입하고, 웰의 중간 부에 단계적인 농도 프로 파일을 위해 상기 1차 이온 주입의 주입 에너지 보다 적은 100∼200KeV의 주입 에너지로 1×1012정도의 p형 불순물인 붕소(B)를 2차 이온 주입하고, 표면의 저농도를 위해 30∼50KeV의 저주입에너지로 1×1012정도의 붕소(B)를 3차 이온 주입하여 깊이에 따라 농도가 다른 p웰(17)을 형성한다. 그리고, VT를 조절하기 위해 상기 p웰(17)에 1×1012정도의 붕소(B)를 20∼40KeV의 주입 에너지로 4차 이온 주입한다.
상기의 방법으로 형성한 p웰(17)의 불순물 농도, 즉, 붕소의 농도를 p웰(17)의 깊이에 따라 나타낸 것이 단면도 하부의 그래프로서, 그래프 상에서 볼 수 있듯이 세차례의 웰 형성을 위한 이온 주입에 의해 세 개의 피크가 발견되고 p웰(17)의 표면에서부터 p웰(17)이 깊어짐에 따라 불순물의 농도가 점차 커져 래치업을 방지하고 VT의 증가를 방지할 수 있다.
그러나, 상술한 리트로그레이드 트윈 웰을 형성하는 종래 기술은 두 개의 마스크층을 사용하여 각각 n, m차례의 주입에너지를 변화시켜 두 개의 웰을 형성하였는데, 이때, 마스크층에 오정렬이 일어나면 트윈 웰의 장점인 웰 간격의 축소에 커다란 방해 요소로 작용한다.
도 2a 내지 도 2b는 종래의 다른 실시 예인 BILLI 리트로그레이드 트윈 웰을 도시하는 공정도이다.
BILLI 리트로그레이드 트윈 웰은 2a에 나타낸 바와 같이 p형의 반도체기판(21)에 필드절연막(23)이 형성되어 반도체기판(21)의 활성영역을 한정하고 상기 반도체기판(21) 상에 포토레지스트를 도포하고, 노광 및 현상하여 상기 활성영역을 교번하여 노출시키는 마스크층(24)을 형성한다. 상기 마스크층(24)을 마스크로 사용하여 상기 반도체기판(21)에 n형의 불순물인 인(P)을 450∼550KeV의 고 주입에너지로 1×1013정도를 1차 이온 주입하고, 웰의 단계적인 농도 프로 파일을 위해 상기 1차 이온 주입의 주입 에너지 보다 적은 100∼200KeV의 주입 에너지로 1×1012정도의 인(P)을 2차 이온 주입한 후, 표면의 저농도를 위해 30∼50KeV의 저주입에너지로 1×1012정도의 인(P)을 3차 이온 주입하여 깊이에 따라 농도가 다른 n웰(25)을 형성한다. 그리고, 상기 n웰(25)에 펀치 쓰루를 방지하기 위해 1×1012정도의 아세닉(As)을 150∼170KeV의 주입 에너지로 4차 이온 주입하고, 1×1012정도의 아세닉(As)을 30∼50KeV로 5차 이온 주입하여 n웰(25)의 VT를 조절한다.
그런 후에, 도 2b에 나타낸 바와 같이 상기 마스크층(24)을 마스크로 사용하여 상기 반도체기판(21)에 p형의 불순물인 붕소(B)를 상기 n웰(25) 및 상기 마스크층(24)을 통과하도록 1.5∼2.5MeV의 고 주입 에너지로 1×1013정도의 p형 불순물을 1차 이온 주입하고, 웰의 단계적인 농도 프로파일을 위해 상기 1차 이온 주입의 주입 에너지 보다 적으나, 상기 n웰(25) 및 상기 마스크층(24)을 통과하도록 1.3∼1.7MeV의 주입 에너지로 1×1012정도의 p형 불순물인 붕소(B)를 2차 이온 주입한 후, 저농도를 위해 2차 주입 에너지 보다 적으나 상기 n웰(25) 및 상기 마스크층(24)을 통과하여 상기 마스크층(24)으로 덮힌 활성영역의 상부를 도핑하기 위해 1.0∼1.1MeV의 에너지로 1×1012정도의 붕소(B)를 3차 이온 주입하여 상기 n웰(25)의 하부에는 깊이에 따라 농도가 다른 p형의 매립층(26)을 형성하고 상기 n웰(25)이 형성되지 않은 활성영역에는 p웰(27)을 형성한다.
도 3a 및 도 3b는 상기의 방법으로 형성된 BILLI 리트로그레이드 트윈 웰의 불순물농도를 나타내는 그래프이다.
도 3a에는 n웰이 형성된 활성영역의 표면에서부터 깊이 방향으로의 불순물 농도를 나타내는 것으로서 도 3a에 나타낸 바와 같이 상기 반도체기판의 표면에서 깊이가 깊어질 수록 순차적으로 n형의 불순물 농도가 증가하다가 n형의 불순물 농도가 감소하는 부분에서부터는 p형의 불순물 농도가 증가하는 것으로 보아 n웰이 반도체기판의 소정 깊이에까지 형성되어 있고 상기의 n웰의 하부에는 p형의 매립층이 형성된 것을 알 수 있다.
그리고, 도 3b에는 p웰이 형성된 활성영역의 표면에서부터 깊이 방향으로의 불순물 농도를 나타낸 것으로서 도 3b와 같이 마스크층을 통과하여 주입된 p형 불순물의 농도가 깊이가 깊어짐에 따라 증가하다가 감소하는 것으로 p웰의 형성부를 나타낸다.
상술한 바와 같이 BILLI 레트로그래이드 트윈 웰은 하나의 마스크를 사용하여 n, m차례의 주입에너지를 변화시켜 n웰 및 p웰을 형성하므로 웰의 간격 축소에 유리한 공정이다.
그러나, 상기의 BILLI 레트로그래이드 트윈 웰은 n웰이 형성되는 활성영역에 p층의 매립층이 존재하여 p＋/n 접합이 형성되고 이로 인한 누설 전류가 증가되는 문제가 있으며, p웰의 표면 불순물 농도가 마스크층으로 사용되는 포토레지스트의 두께 변화에 민감하게 변화되어 재현성이 떨어지는 단점이 있다.
따라서, 본 발명의 목적은 자동 정렬 방식으로 누설 전류의 증가를 방지하고 재현성을 향상시키면서 웰의 간격을 축소시킬 수 있고 트윈 웰의 형성 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 트윈 웰의 형성 방법은 반도체기판에 필드절연막을 형성하여 반도체기판에 다수 개의 활성영역을 한정하는 공정과, 상기 반도체기판 상에 상기 다수 개의 활성영역의 소정 부분을 노출시키는 제 1 마스크층을 형성하고 상기 제 1 마스크층을 마스크로 사용하여 상기 노출된 활성영역에 제 1 도전형의 불순물을 n단계(여기서 n은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 1 도전형 웰을 형성하는 공정과, 상기 제 1 마스크층을 마스크로 사용하여 상기 제 1 마스크층을 통과하도록 제 2 도전형의 불순물을 고 주입 에너지로 이온 주입하여 상기 노출되지 않은 활성영역에 제 2 도전형의 저농도 매립층을 형성하는 공정과, 상기 제 1 마스크층을 제거하고 상기 제 1 도전형 웰 상에 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역을 노출시키는 제 2 마스크층을 형성하는 공정과, 상기 제 2 마스크층을 마스크로 사용하여 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역에 제 2 도전형의 불순물을 m-1단계(여기서 m은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 2 도전형 웰을 형성하는 공정을 구비한다.
도 1a 내지 도 1b는 종래 기술의 실시 예에 따른 리트로그레이드 트윈 웰의 형성 방법을 도시하는 공정도.
도 2a 내지 도 2b는 종래의 다른 실시 예인 BILLI 리트로그레이드 트윈 웰을 도시하는 공정도.
도 3a 및 도 3b는 종래의 BILLI 리트로그레이드 트윈 웰의 깊이에 따른 불순물 농도를 도시하는 그래프.
도 4a 내지 도 4c는 본 발명의 실시 예에 따른 트윈 웰의 형성 방법을 도시하는 공정도.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 트윈 웰의 깊이에 따른 불순물 농도를 도시하는 그래프.
＜도면의 주요 부분에 대한 부호의 간단한 설명＞
31 : 반도체기판 33 : 필드절연막
35 : n웰 36 : 제 1 매립층
39 : p웰
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.
도 4a 내지 도 4b는 본 발명의 실시 예에 따른 트윈 웰의 형성 방법을 도시하는 공정도이다.
본 방법은 도 4a에 나타낸 바와 같이 p형의 반도체기판(31)에 필드산화막(33)을 형성하여 상기 반도체기판(31)의 활성영역을 한정하고, 상기 반도체기판(31) 상에 제 1 포토레지스트를 2.3∼2.7㎛의 두께로 도포하고 노광 및 현상하여 상기 활성영역을 교번하여 노출시키는 제 1 마스크층(34)을 형성하고, 상기 제 1 마스크층(34)을 마스크로 사용하여 650∼750KeV의 고 주입 에너지로 1×1013정도의 n형 불순물인 인(P)을 1차 이온 주입하고, 웰의 중간부에 단계적인 농도 프로 파일을 위해 상기 1차 이온 주입의 주입 에너지 보다 적은 200∼300KeV의 주입 에너지 1×1012정도의 n형 불순물인 인(P)을 2차 이온 주입하고, 표면의 저농도를 위해 50∼150KeV의 저주입에너지로 1×1012정도의 n형 불순물인 인(P)을 3차 이온 주입하여 깊이에 따라 농도가 다른 n웰(35)을 형성한다. 그리고, pMOS의 펀치 쓰루를 방지하기 위해 상기 n웰(35)에 1×1012정도의 아세닉(As)을 150∼170KeV의 주입 에너지로 4차 이온 주입하고, 1×1012정도의 아세닉(As)을 30∼50KeV로 5차 이온 주입하여 상기 n웰(35)의 VT을 조절한다.
그런 후에, 도 4b에 나타낸 바와 같이 상기 제 1 마스크층(34)을 마스크로 사용한 채로 상기 반도체기판(31)에 1.3∼1.7MeV의 주입 에너지로 1×1012정도의 붕소(B)를 이온 주입하여 n웰(35)의 하부 및 측면에 p형 제 1 및 제 2 매립층(36)(37)을 자동 정렬 방식으로 형성한다. 상기에서 n웰의 하부에 형성된 p형 제 1 매립층(36)은 상기 p형 제 1 및 제 2 매립층(36)(37)을 형성하는 p형 불순물의 농도가 크지 않기 때문에 n웰(35)의 하부에서 이온 주입 결함에 의한 접합 누설 전류를 악화시키지 않고 상기 제 1 마스크층(34)을 통과하여 형성된 제 2 매립층(37)은 일반적으로 p웰의 형성에 직접적인 영향을 미치는 영역을 형성하므로 제 2 매립층(37)은 p웰의 영역을 n웰(35)의 측면에 자동 정렬시키는데 용이하게 된다.
그런 후에, 도 4c에 나타낸 바와 같이 상기 제 1 마스크층(34)을 제거하고, 상기 p형의 반도체기판(31) 상에 제 2 포토레지스트를 도포하고, 노광 및 현상하여 상기 활성영역을 교번하여 상기 n웰(35)이 형성되지 않은 활성영역을 노출시키는 제 2 마스크층(38)을 형성한다. 상기의 제 2 마스크층(38)을 마스크로 사용하여 상기 노출된 활성영역에 p형의 불순물인 붕소(B)를 450∼550KeV의 고 주입 에너지로 1×1013정도를 1차 이온 주입하여 상기 p형 제 2 매립층(37)의 하부에 고농도 불순물 영역을 형성하고, 표면의 저농도를 위해 30∼50KeV의 저주입에너지로 1×1012정도의 붕소(B)를 2차 이온 주입하여 상기 p형 제 2 매립층(37)의 상부에 저농도 불순물 영역을 형성하여 깊이에 따라 농도가 다른 p웰(39)을 형성한다. 그리고, VT를 조절하기 위해 상기 p웰(39)에 1×1012정도의 붕소(B)를 20∼40KeV의 에너지로 3차 이온 주입한다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 n웰 및 p웰의 웰 깊이에 따른 불순물의 농도를 나타내는 그래프이다.
도 5a는 n웰의 깊이에 따른 불순물 농도를 나타낸 것으로서 깊이가 깊어짐에 따라 n형의 불순물 농도가 0.8∼1.0㎛ 부분에서는 그 불순물 농도가 1013으로 높아졌다가 상기 n형의 불순물 농도가 점차 감소되어 1.3∼1.4㎛ 부분에서부터 저농도의 p형 불순물 농도의 피크가 발견된다. 이는 상기 반도체기판의 소정 깊이까지 n웰이 형성되고 그 농도가 0.8∼1.0㎛ 부분에서 증가되어 n웰의 래치업 내성을 향상시키고 상기 n웰의 하부에 저농도의 p형 매립 층이 형성되어 있음을 나타낸다.
그리고, 도 5b는 p웰의 깊이에 따른 불순물 농도를 나타낸 것으로 표면의 불순물 농도는 낮다가 깊이가 깊어짐에 따라 0.8∼1.0㎛ 부분에서 p형의 불순물 농도가 증가하는 것으로 낮은 표면 농도로 VT의 증가를 방지할 수 있고 깊은 부분의 높은 불순물 농도로 p웰의 래치업 내성을 향상시킬 수 있는 p웰이 형성되어 있음을 나타낸다.
상술한 바와 같이 본 발명에서는 제 1 마스크층을 형성하고 주입에너지를 변화시킨 n차례의 이온주입으로 깊이에 따라 농도가 다른 n웰을 형성한 후, 제 1 마스크층을 제거하기 전에 웰 형성에 영향력이 큰 p형 불순물의 농도 및 깊이를 제어하여 상기 제 1 마스크층을 통과하여 매립되도록 p형 매립층을 자동 정렬 방식으로 형성한 후, 상기 제 1 마스크층을 제거하고 다시 n웰이 형성된 활성영역 상에 잔류하는 제 2 마스크층을 형성하여 상기 제 2 마스크층을 마스크로 사용하여 주입에너지를 변화시킨 m-1차례의 이온주입을 통해 표면의 농도를 제어할 수 있고 깊이에 따라 불순물 농도가 다른 p웰을 형성하여 래치업 및 드레쉬홀드전압을 제어할 수 있는 트윈 웰을 형성하였다.
따라서, 본 발명에 따른 트윈 웰은 누설 전류 증가의 방지 및 p웰의 표면 농도를 제어할 수 있고 자동 정렬 방식으로 형성하여 웰 간격의 축소가 용이한 이점이 있다.

Claims (3)

  1. 반도체기판에 필드절연막을 형성하여 반도체기판에 다수 개의 활성영역을 한정하는 공정과,
    상기 반도체기판 상에 상기 다수 개의 활성영역의 소정 부분을 노출시키는 제 1 마스크층을 형성하고 상기 제 1 마스크층을 마스크로 사용하여 상기 노출된 활성영역에 제 1 도전형의 불순물을 n단계(여기서 n은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 1 도전형 웰을 형성하는 공정과,
    상기 제 1 마스크층을 마스크로 사용하여 상기 제 1 마스크층을 통과하도록 제 2 도전형의 불순물을 고 주입 에너지로 이온 주입하여 상기 노출되지 않은 활성영역에 제 2 도전형의 저농도 매립층을 형성하는 공정과,
    상기 제 1 마스크층을 제거하고 상기 제 1 도전형 웰 상에 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역을 노출시키는 제 2 마스크층을 형성하는 공정과,
    상기 제 2 마스크층을 마스크로 사용하여 상기 제 2 도전형의 저농도 매립층이 형성된 활성영역에 제 2 도전형의 불순물을 m-1단계(여기서 m은 2 이상의 자연수)로 주입에너지를 변화시키면서 이온 주입하여 표면에서 웰의 깊이 방향으로 점차 농도가 증가되는 제 2 도전형 웰을 형성하는 공정을 구비하는 트윈 웰의 형성 방법.
  2. 청구항 1에 있어서 상기 제 2 도전형의 매립층을 상기 필드산화막의 하부에 형성하는 트윈 웰의 형성 방법.
  3. 청구항 2에 있어서 상기 제 2 도전형의 매립층을 불순물을 4×1012∼6×1012 정도의 도우즈와 1.3∼1.7MeV의 주입에너지로 이온 주입하여 형성하는 트윈 웰의 형성 방법.
KR1019980016234A 1998-05-07 1998-05-07 트윈 웰의 형성 방법 KR100262011B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980016234A KR100262011B1 (ko) 1998-05-07 1998-05-07 트윈 웰의 형성 방법
US09/287,365 US6133081A (en) 1998-05-07 1999-04-07 Method of forming twin well
JP10969399A JP3899431B2 (ja) 1998-05-07 1999-04-16 ツインウエル形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016234A KR100262011B1 (ko) 1998-05-07 1998-05-07 트윈 웰의 형성 방법

Publications (2)

Publication Number Publication Date
KR19990084464A KR19990084464A (ko) 1999-12-06
KR100262011B1 true KR100262011B1 (ko) 2000-07-15

Family

ID=19537085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016234A KR100262011B1 (ko) 1998-05-07 1998-05-07 트윈 웰의 형성 방법

Country Status (3)

Country Link
US (1) US6133081A (ko)
JP (1) JP3899431B2 (ko)
KR (1) KR100262011B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100260559B1 (ko) * 1997-12-29 2000-07-01 윤종용 비휘발성 메모리 장치의 웰 구조 및 그 제조 방법
US7575969B2 (en) * 2000-03-02 2009-08-18 Texas Instruments Incorporated Buried layer and method
US6767809B2 (en) * 2002-11-19 2004-07-27 Silterra Malayisa Sdn. Bhd. Method of forming ultra shallow junctions
KR101132298B1 (ko) 2005-06-30 2012-04-05 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US7642181B2 (en) * 2006-01-30 2010-01-05 Atmel Corporation LOCOS self-aligned twin well with a co-planar silicon surface
US7541250B2 (en) * 2006-03-07 2009-06-02 Atmel Corporation Method for forming a self-aligned twin well region with simplified processing
US7521312B2 (en) 2007-01-05 2009-04-21 Atmel Corporation Method and system for creating self-aligned twin wells with co-planar surfaces in a semiconductor device
US20090042377A1 (en) * 2007-08-08 2009-02-12 Seetharaman Sridhar Method for forming self-aligned wells to support tight spacing
TWI364798B (en) * 2008-03-21 2012-05-21 Vanguard Int Semiconduct Corp Semiconductor device and fabrication method thereof
US20100009527A1 (en) * 2008-07-14 2010-01-14 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing single mask layer technique for well formation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682425B2 (ja) * 1993-12-24 1997-11-26 日本電気株式会社 半導体装置の製造方法
US5573963A (en) * 1995-05-03 1996-11-12 Vanguard International Semiconductor Corporation Method of forming self-aligned twin tub CMOS devices
JP3386101B2 (ja) * 1996-08-29 2003-03-17 シャープ株式会社 半導体装置の製造方法
KR100223926B1 (ko) * 1996-10-30 1999-10-15 구본준 반도체 소자의 웰 형성 방법

Also Published As

Publication number Publication date
KR19990084464A (ko) 1999-12-06
US6133081A (en) 2000-10-17
JP3899431B2 (ja) 2007-03-28
JPH11330269A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US6875697B2 (en) Dual depth trench isolation
US4306916A (en) CMOS P-Well selective implant method
KR100213201B1 (ko) 씨모스 트랜지스터 및 그 제조방법
KR100302648B1 (ko) 반도체장치및그제조방법
KR100262011B1 (ko) 트윈 웰의 형성 방법
KR100468883B1 (ko) 반도체 기억 장치 및 그 제조 방법
US6462385B1 (en) Semiconductor memory device with latch-up suppression
KR100324931B1 (ko) 반도체장치 및 그의 제조방법
US5623154A (en) Semiconductor device having triple diffusion
US6791147B1 (en) Semiconductor memory device and method for manufacturing the same
KR100248690B1 (ko) 반도체 장치 제조 공정
JP2768751B2 (ja) 半導体装置の製造方法
KR100469373B1 (ko) 고전압 소자 및 그의 제조방법
EP0157780B1 (en) High density mosfet with field oxide aligned channel stops and method of fabricating the same
US6432759B1 (en) Method of forming source and drain regions for CMOS devices
JP3216110B2 (ja) 相補型半導体装置の製造方法
KR100261166B1 (ko) 반도체 소자의 제조 방법
KR100587606B1 (ko) 반도체 장치의 제조 방법
KR100479814B1 (ko) 반도체소자의웰형성방법
KR100249179B1 (ko) 반도체 소자의 제조방법
KR0173964B1 (ko) 래치업 제어구조를 갖는 전력반도체장치의 제조방법
KR100356827B1 (ko) 반도체장치의 웰 및 그 형성방법
KR100583111B1 (ko) 시모스(ｃｍｏｓ) 트랜지스터의 제조 방법
KR100546283B1 (ko) 반도체장치의 웰 구조체 및 그 제조 방법
US20040166625A1 (en) Method for increasing the Beta of PNP BJT device in CMOS process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee