KR100223926B1 - 반도체 소자의 웰 형성 방법 - Google Patents
반도체 소자의 웰 형성 방법 Download PDFInfo
- Publication number
- KR100223926B1 KR100223926B1 KR1019960049962A KR19960049962A KR100223926B1 KR 100223926 B1 KR100223926 B1 KR 100223926B1 KR 1019960049962 A KR1019960049962 A KR 1019960049962A KR 19960049962 A KR19960049962 A KR 19960049962A KR 100223926 B1 KR100223926 B1 KR 100223926B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- layer
- forming
- conductivity type
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 45
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 238000002513 implantation Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 웰 형성에 관한 것으로서, 특히 빌리(BILLI)구조의 웰(Well)에서 웰 프로파일의 조정이 정확하게 이루어지도록한 반도체 소자의 웰 형성 방법에 관한 것이다.
이와같은 본 발명의 반도체 소자의 웰 형성 방법은 소자 격리층을 사이에 갖는 서로 다른 도전성의 제 1웰, 제 2웰들을 형성하기 위한 이온 주입 공정을 다중의 감광막(MLR)을 마스크로 사용하여 실시하는 것으로 이루어져 마스크 스텝은 증가하지 않으면서도 다중감광막을 이용한 신축성 있는 두께조절에 의해 웰 프로파일을 정확하게 조절할 수 있고, 웰 형성을 위해 이온주입된 불순물층의 표준편차를 감소시켜 소자의 격리와 신뢰성을 크게 개선할 수 있는 효과가 있다.
Description
본 발명은 반도체 소자의 웰 형성에 관한 것으로서, 특히 빌리(BILLI)구조의 웰(Well)에서 웰 프로파일의 조정이 정확하게 이루어지도록한 반도체 소자의 웰 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 특성을 향상시키기 위해 반도체 기판에 소자를 직접형성하지 않고, 기판내에 기판과 반대 도전형의 불순물을 이온 주입하여 웰을 형성한후 소자를 형성한다.
웰의 종류에는 그 형성 방법에 따라 그 특성을 달리하는 여러 가지가 있다.
먼저, 소자 격리 공정(LOCOS등의)을 하기전에 기판의 전면 또는 부분적으로 이온 주입 및 확산 공정을 하여 형성하는 확산 웰(Diffused Well)이 있다.
그러나 상기와 같은 단순 확산 웰은 웰 프로파일의 조정 및 공정상의 불리함으로 현재의 소자 제조 공정에 그 적용의 한계를 드러내고 있다.
즉, 단일 웰(simple well)또는 트윈 웰(twin well)은 이온 주입 공정후에 원하는 깊이까지 확산에 의해 형성한다. 그러나, 확산은 수직방향으로만 진행되는 것 뿐만 아니라, 수평방향으로도 일어나기 때문에 그 프로파일을 조절하기가 어렵다.
그리고 다른 하나는 소자 격리 공정을 실시한후에 형성하는 것으로, 이온 주입 에너지를 크게하여 마스크를 두 번을 사용하여 각각 도전형의 웰을 형성하는 리트로그레이드 웰(Retrograde Well)이 있다.
그리고 다른 하나는 리트로그레이드 웰과 비슷한 방법으로 형성되는 빌리(BILLI : Buried Implanted Layer for Lateral Isolation)구조의 리트로그레이드 웰(retrograde well)이 있다.
도1에서와 같이, 빌리 구조의 웰은 마스크를 하나만을 사용하여 형성하는 것으로 소자 격리 공정을 실시한후에 마스크를 하나만을 사용하여 도전형에 따라 이온 주입 에너지를 각각 다르게 하여 형성한 것이다.
즉, p웰 형성지역에 두꺼운 감광막을 덮고 n형 형성시에는 이온이 감광막을 뚫고 들어가지 못 할 정도의 에너지로서 리트로그레이드 웰(retrograde well)을 형성하고 p웰 형성시에는 이온이 감광막을 뚫고 들어갈 정도의 고 에너지를 사용하여 리트로그레이드 웰을 형성한다.
그러므로 상기와 같은 빌리 구조의 리트로그레이드 웰은 마스크 스텝수를 줄일 수 있어 공정의 단순화에 유리하다.(그에 따른 열 확산 공정 역시 줄일 수 있다.)이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 웰 형성 공정에 관하여 설명하면 다음과 같다.
도2a내지 도2g는 종래의 기술의 반도체 소자의 웰의 공정 단면도이다.
먼저, 도2a에서와 같이, p형 실리콘 기판(10) 상에 산화막을 열 성장 시킨후, 로커스(LOCOS)공정을 실시하여 필드산화막(11)을 형성한다.
이어, 상기 필드산화막(11)이 형성된 p형 실리콘 기판(10) 의 전면에 질화막(12)을 증착한다.
그리고 도2b에서와 같이, p웰이 형성될 지역의 상기 질화막(12)상에 감광막(13)을 두껍게 층착한다. 이때, 감광막의 두께는 2μm이상으로 한다.
이어, 도2c에서와 같이, 상기 감광막(13)이 형성된 상기 p형 실리콘 기판(10) 전면에 인(p)등의 5족이온을 이온 주입하여 상기 p형 실리콘 기판(10)내에 n형 제 1불순물 주입층(14)을 형성한다.
그리고 다시 인(p)등의 이온을 이온주입하여 n형 제 2 불순물 주입층(15)을 형성한다.
이때, 상기 n형 제1불순물 주입층(14) 및 n형 제2불순물 주입층(15) 형성을 위한 이온 주입공정시 상기 감광막(13)을 뚫지 못할 정도의 에너지를 이용한다.
상기 감광막(13)이 형성된 영역에는 상기 감광막의 두께가 두꺼워서 상기 p형 실리콘 기판(10)내로 이온주입이 이루어지지 않는다.
이어, 도2d에서와 같이, p웰을 형성하기 위하여 보론(B) 등의 3족이온을 고에너지로 p형 실리콘 기판(10)내에 주입하여 p형 제 1 불순물 주입층(16)을 형성한다.
그리고 다시 보론(B) 등의 이온을 이온주입하여 상기 p형 제 1 불순물 주입층(16)위에 p형 제 2 불순물 주입층(17)을 형성한다.
이어, 도2e에서와 같이, 상기 실리콘기판 상의 질화막(12)과 감광막(13)을 제거하여 BILLI구조으 리트로그레이드 웰을 형성한다.
종래 기술의 반도체 소자의 웰 형성에 있어서 마스크 스텝은 줄지만 이온 주입 공정에서 너무 두꺼운 감광막을 사용하기 때문에 투사 범위(projection range)를 정확히 조절하기가 매우 어려운 문제점이 있다.
또한, 이온주입된 불순물층의 표준편차(standard deviation)가 너무 커서 거의 보통의 확산 웰과 비슷하게 되어 소자 결리 특성이 좋지 않다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, 다중감광막(Multi Layer Resist)을 이용하여 빌리(BILLI : Buried Implanted Layer for Lateral Isolation)구조의 웰의 이온 주입 프로파일이 정확하게 이루어지도록한 반도체 소자의 웰 형성방법을 제공하는데 그 목적이 있다.
도1은 일반적인 BILLI구조의 리트로그레이드 웰의구조를 나타낸 단면도
도2a 내지 도2e는 종래 기술의 반도체 소자의 웰의 공정 단면도
도3은 본 발명의 반도체 소자의 웰의 공정 흐름도
도4a 내지 도4h는 본 발명에 따른 반도체 소자의 웰의 공정 단면도
* 도면의 주요부분에 대한 부호의 설명
20 : p형 실리콘 기판 21 : 필드산화막
22 : 질화막 23 : 제 1 감광막
24 : 산화막 25 : 제 2 감광막
26 : n형 제 1불순물 주입층 27 : n형 제 2 불순물 주입층
28 : p형 제 1불순물 주입층 29 : p형 제 2 불순물 주입층
본 발명의 실시예에 따른 반도체 소자의 웰 형성 방법은 소자 격리층을 사이에 갖는 서로 다른 도전성의 제 1웰, 제 2 웰들을 형성하기 위한 이온 주입 공정을 다중의 감광막(MLR)을 마스크로 사용하여 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 실시예에 따른 반도체 소자의 웰 형성방법에 관하여 상세히 설명하면 다음과 같다.
도3은 본 발명의 반도체 소자의 웰의 공정 흐름도이고, 도 4a내지 도 4h는 본 발명에 따른 반도체 소자의 웰의 공정 단면도이다.
도3은 본 발명의 반도체 소자의 웰의 공정 흐름도를 나타낸 것으로, BILLI구조의 리트로그레이드 웰의 형성시에 마스크로 사용되는 감광막을 단층으로 두껍게 형성하는 것이 아니라 감광막을 복수층으로 하여 웰을 형성하는 공정 흐름을 보여준다.
다층의 감광막 마스크를 사용하여 웰을 형성하는 본 발명의 반도체 소자의 웰 형성 공정은 먼저, 도4a에서와 같이, p형 실리콘 기판(20) 상에 산화막을 열성장 시킨 후, 로커스(LOCOS)공정을 실시하여 필드산화막(21)을 형성한다.
이어, 도4b에서와 같이, 상기 필드산화막(21)이 형성된 p형 실리콘 기판(20)의 전면에 질화막(22)을 증착한다.
그리고 도4c에서와 같이, 상기 질화막(22)의 전면에 제 1 감광막(23)을 증착한다. 이어, 상기 제 1 감광막(23)상에 산화막(24) 및 제 2감광막(25)을 차례로 증착하여 다중감광막(Multi Layer Resist : MLR)을 형성한다.
이때, 상기 제 1 감광막(23), 산화막(24) 및 제 2감광막(25)은 스핀 온 그래스(Spin On Class : SOG)공정으로 증착한다.
그리고 도4d에서와 같이, 상기 제 2감광막(25)을 웰 패턴 마스크를 이용한 노광 및 현상 공정으로 패터닝하여 웰 패턴을 형성한 후, 도4e와 같이, 상기 감광막(25)패턴을 마스크로 하여 상기 산화막(24)을 패터닝하고, 도4f와 같이 상기 산화막(24)을 마스크로 이용하여 제1감광막(23)을 도4e 및 도4f에서와 같이 선택적으로 제거한다.
이때, 제2감광막(25)은 제1감광막(23) 제거시에 자동으로 제거된다.
따라서 상기 p형 실리콘 기판(20)상에 노출된 제2감광막(25)을 제거하여 p형 웰 형성지역의 질화막(22)상부에만 제1감광막(23)과 산화막(24)이 남도록 한다. 그리고 도4g와 같이, 상기 패터닝되어 남겨진 제1감광막(23), 산화막(24)을 마스크로 하여 n웰을 형성하기 위하여 p형 실리콘 기판(20)의 전면에 인(p) 등의 5족이온을 주입하여 상기 p형 실리콘 기판(20)내에 n형 제1불순물 주입층(26)을 형성한 후, 다시 인(p)등의 이온을 이온주입하여 n형 제2불순물 주입층(27)을 형성한다.
이때, n형 제1불순물 주입층(26) 형성시의 이온 주입 에너지 보다 n형 제2불순물 주입층(27)을 형성시의 이온 주입 에너지를 더 낮게 한다.
그리고 상기 제1감광막(23)과 산화막(24)내에는 p형 실리콘 기판(20 )내로 이온주입 되지 못한 n형의 불순물층이 각각 형성되어 진다.
이어, 도4h에서와 같이, 상기 산화막(24)을 제거하여 제1감광막(23)만을 남겨둔 후, p웰을 형성하기 위하여 보론(B)등의 3족이온을 주입하여 P형 제1불순물 주입층(28)을 형성한 후, 다시 보론(B)등의 이온을 이온주입하여 p형 제2불순물 주입층(29)을 형성한다.
이때, P형 제1불순물 주입층(28)은 n형 불순물 이온주입층(26) 형성시 보다 이온주입 에너지를 높게하고 p형 제2불순물 주입층(29)은 n형 제1불순물 주입층(26) 형성시 보다 이온 주입 에너지를 높게하고 P형 제 1 불순물 주입층(28)보다 낮게 하여 형성한다.
그리고 상기 P형 제1불순물 주입층(28)과 제2불순물 주입층(29)은 각각 n형 제1불순물 주입층(26) 및 제 2 불순물 주입층(27)과 대칭적인 구조로 형성한다.
즉, n형 웰 영역의 n형 제1, 제2불순물 주입층(26)(27)과 P형 제1, 제2불순물 주입층(28)(29)이 동일 높이로 형성되도록 한다.
상기와 같이 이온 주입 에너지의 조절에 의하여 p형 불순물은 상기 제 1 감광막(23)을 뚫고 p형 실리콘 기판(20)내로 주입된다.
그리고 상기 P형 제1불순물 주입층(28) 및 제2불순물 주입층(29)은 상기 n형 제1불순물 주입층 하부에도 형성된다.
한편, 상기 산화막의 식각 제거 공정에서 상기 질화막(22)은 과도식각에 의한 상기 p형 실리콘 기판(20)의 보호막으로서의 역할을 하게된다.
상기의 산화막 식각공정은 p웰 형성을 위한 이온주입시 정확한 프로파일을 정의하고 최대한으로 표준편차(standard deviation)를 줄여서 확실한 격리특성을 얻고자하는 공정이다.
본 발명에 의한 반도체 소자의 웰 형성 방법에 의하면, 마스크 스텝은 증가하지 않으면서도 다중감광막을 이용한 신축성 있는 두께조절에 의해 웰 프로파일을 정확하게 조절할 수 있고, 웰 형성을 위해 이온주입된 불순물층의 표준편차를 감소시켜 소자의 격리와 신뢰성을 크게 개선할 수 있는 효과가 있다.
Claims (8)
- 반도체 기판의 표면에 격리 절연막을 형성하는 단계 ; 제1 ,제2웰 영역을 정의하여 제2웰 영역의 기판상에 적어도 2개층 이상 적층된 마스크층을 형성하는 단계 ; 제1도전형 불순물 이온 주입으로 상기 제1웰 영역에 제1도전형 웰을 형성하는 단계 ; 상기 마스크층의 일부층을 제거하고 제2도전형 불순물 이온 주입으로 상기 제2웰 영역에 제2도전형 웰을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제1항에 있어서, 제2도전형 불순물 이온 주입은 제1도전형 불순물 이온 주입시보다 이온 주입 에너지를 더 높게 하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제1항에 있어서, 제2도전형 웰 형성시 제1도전형 웰 하측의 기판에 제2도전형 불순물층이 형성되도록 하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제1항에 있어서, 제1도전형 웰과 제2도전형 웰이 반도체 기판에 동일 깊이로 형성되도록 마스크층의 두께와 제2도전형 불순물 이온 주입 에너지를 조절하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제1항에 있어서, 마스크층을 형성하기 전에 반도체 기판의 전면에 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제1도전형 기판의 소자 격리 영역에 필드산화막을 형성하고 그를 포함하는 기판의 전면에질화막을 형성하는 공정과, 상기 질화막 상에 제1감광막, 산화막, 제2감광막으로 이루어진 다중의 감광막층을 형성하는 공정과, 상기 제2감광막을 패터닝하여 그를 마스크로 상기 산화막을 선택적으로 식각하고 노출된 제1감광막 및 제2감광막을 제거하는 공정과, 상기 패터닝되어진 제1감광막, 산화막을 마스크로 하여 제2도전형의 불순물을 이온 주입하여 기판과 반대 도전형의 제1, 2웰을 형성하는 공정과, 상기 산화막을 제거하고 제 1도전형 불순물을 이온 중입하여 기판과 동일 도전형의 제1, 2웰을 형성하는 공정과, 상기 제1감광막 및 질화막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제6항에 있어서, 상기 제1감광막, 산화막 그리고 제2감광막은 SOG공정으로 증착하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
- 제6항에 있어서, 기판과 동일전형의 웰을 형성하기 위한 이온 주입 공정은 감광막으로 이루어진 마스크를 뚫을 수 있을 정도의 이온 주입 에너지로 실시 하는 것을 특징으로 하는 반도체 소자의 웰 형성 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049962A KR100223926B1 (ko) | 1996-10-30 | 1996-10-30 | 반도체 소자의 웰 형성 방법 |
| CN97103016A CN1097310C (zh) | 1996-10-30 | 1997-03-11 | 形成半导体器件的阱的方法 |
| US08/831,864 US5759884A (en) | 1996-10-30 | 1997-04-02 | Method for forming well of semiconductor device |
| JP9236831A JP2945965B2 (ja) | 1996-10-30 | 1997-09-02 | 半導体デバイスのウェル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049962A KR100223926B1 (ko) | 1996-10-30 | 1996-10-30 | 반도체 소자의 웰 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030516A KR19980030516A (ko) | 1998-07-25 |
| KR100223926B1 true KR100223926B1 (ko) | 1999-10-15 |
Family
ID=19479694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049962A KR100223926B1 (ko) | 1996-10-30 | 1996-10-30 | 반도체 소자의 웰 형성 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5759884A (ko) |
| JP (1) | JP2945965B2 (ko) |
| KR (1) | KR100223926B1 (ko) |
| CN (1) | CN1097310C (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985743A (en) * | 1996-09-19 | 1999-11-16 | Advanced Micro Devices, Inc. | Single mask substrate doping process for CMOS integrated circuits |
| KR100228331B1 (ko) * | 1996-12-30 | 1999-11-01 | 김영환 | 반도체 소자의 삼중웰 제조 방법 |
| JP3419672B2 (ja) | 1997-12-19 | 2003-06-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100262011B1 (ko) * | 1998-05-07 | 2000-07-15 | 김영환 | 트윈 웰의 형성 방법 |
| US6207538B1 (en) * | 1999-12-28 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Method for forming n and p wells in a semiconductor substrate using a single masking step |
| CN105336691B (zh) * | 2014-07-31 | 2018-06-15 | 无锡华润上华科技有限公司 | 阱区制备方法 |
| CN104616974B (zh) * | 2015-01-21 | 2017-06-27 | 中国科学院上海技术物理研究所 | 一种用于高能离子注入的复合掩膜的去除方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4516316A (en) * | 1984-03-27 | 1985-05-14 | Advanced Micro Devices, Inc. | Method of making improved twin wells for CMOS devices by controlling spatial separation |
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| JP2953897B2 (ja) * | 1992-08-10 | 1999-09-27 | シャープ株式会社 | 半導体装置の製造方法 |
| US5501993A (en) * | 1994-11-22 | 1996-03-26 | Genus, Inc. | Method of constructing CMOS vertically modulated wells (VMW) by clustered MeV BILLI (buried implanted layer for lateral isolation) implantation |
| US5573963A (en) * | 1995-05-03 | 1996-11-12 | Vanguard International Semiconductor Corporation | Method of forming self-aligned twin tub CMOS devices |
| KR0179831B1 (ko) * | 1995-07-27 | 1999-03-20 | 문정환 | 반도체 소자의 웰 형성방법 |
-
1996
- 1996-10-30 KR KR1019960049962A patent/KR100223926B1/ko not_active IP Right Cessation
-
1997
- 1997-03-11 CN CN97103016A patent/CN1097310C/zh not_active Expired - Fee Related
- 1997-04-02 US US08/831,864 patent/US5759884A/en not_active Expired - Lifetime
- 1997-09-02 JP JP9236831A patent/JP2945965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2945965B2 (ja) | 1999-09-06 |
| JPH10135346A (ja) | 1998-05-22 |
| US5759884A (en) | 1998-06-02 |
| KR19980030516A (ko) | 1998-07-25 |
| CN1097310C (zh) | 2002-12-25 |
| CN1181622A (zh) | 1998-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895251A (en) | Method for forming a triple-well in a semiconductor device | |
| KR100223926B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| JP3899431B2 (ja) | ツインウエル形成方法 | |
| EP0066280B1 (en) | Method for manufacturing semiconductor device | |
| KR100203306B1 (ko) | 반도체 소자의 제조방법 | |
| US4622738A (en) | Method of making integrated bipolar semiconductor device by first forming junction isolation regions and recessed oxide isolation regions without birds beak | |
| US5946577A (en) | Method of manufacturing semiconductor device | |
| US6645854B1 (en) | Formation of a vertical junction throuph process simulation based optimization of implant doses and energies | |
| US6406974B1 (en) | Method of forming triple N well utilizing phosphorus and boron ion implantations | |
| CN113113471B (zh) | 隔离结构的制造方法 | |
| KR19980027682A (ko) | 반도체 기판 및 그 제조 방법 | |
| KR100897474B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| KR100188000B1 (ko) | 반도체 소자의 웰 형성 방법 | |
| KR100338944B1 (ko) | 반도체 장치의 웰 형성방법 | |
| KR0172294B1 (ko) | 고집적 소자의 콘택 방법 | |
| JP2720592B2 (ja) | 半導体装置の製造方法 | |
| KR101077057B1 (ko) | 바이폴라 접합 트랜지스터의 제조방법 | |
| KR100290876B1 (ko) | 반도체 소자의 제조방법 | |
| KR100192324B1 (ko) | 반도체 소자 및 제조방법 | |
| KR100205346B1 (ko) | 반도체 장치의 웰 제조 방법 | |
| KR0178994B1 (ko) | 접합격리영역 형성방법 | |
| KR19980038870A (ko) | 반도체 디바이스의 소자 분리막 형성 방법 | |
| KR20050066854A (ko) | 반도체 소자의 제조 방법 | |
| KR20000003488A (ko) | 씨모스 트랜지스터의 게이트 전극 형성 방법 | |
| JPH0273628A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120625 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |