DE69514307T2 - Verfahren zur Herstellung einer integrierten Schaltungsanordnung - Google Patents

Verfahren zur Herstellung einer integrierten Schaltungsanordnung

Info

Publication number
DE69514307T2
DE69514307T2 DE69514307T DE69514307T DE69514307T2 DE 69514307 T2 DE69514307 T2 DE 69514307T2 DE 69514307 T DE69514307 T DE 69514307T DE 69514307 T DE69514307 T DE 69514307T DE 69514307 T2 DE69514307 T2 DE 69514307T2
Authority
DE
Germany
Prior art keywords
indium
boron
source
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69514307T
Other languages
English (en)
Other versions
DE69514307D1 (de
Inventor
Mohammed Anjum
K. Burki
L. Stuber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Application granted granted Critical
Publication of DE69514307D1 publication Critical patent/DE69514307D1/de
Publication of DE69514307T2 publication Critical patent/DE69514307T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • Verfahren zur Herstellung einer integrierten Schaltung Die vorliegende Erfindung bezieht sich auf die Herstellung einer integrierten Schaltung. Es wird eine Aktivbereich- Implantation beschrieben, welche die MOSFET-Leistung bei NMOS- und PMOS-Verbindungen verbessert.
  • Die GP-A-0 419 128 offenbart ein bekanntes Verfahren zur Herstellung von n-Kanal- und p-Kanal MOS-Transistorvorrichtungen. Source- und Drainregionen werden durch Ionenimplantation von Störstellen des n-Typs oder p-Typs geformt, und eine neutrale Störstellenregion wird unter Verwendung von Ionen aus Germanium oder einer anderen neutralen Verunreinigung vor der Bildung der Gate-Elektrode implantiert. Die neutrale Störstellenregion vermindert die Rate der Degradation der heißen Ladungsträger.
  • JP 60 224 21A offenbart ein Verfahren zur Bildung einer p- Kanal-MISFET-Vorrichtung, bei welchem wenigstens ein Teil der Source- und der Drain-Region durch Ionenimplantation von Indium oder Kalium gebildet ist.
  • Die US-A-5 021 851 offenbart die Bildung von Source-/Drain- Regionen, sowohl in n-Kanal- als auch p-Kanal-MIS- Vorrichtungen. Unter Verwendung einer Source-/Drain-Maske werden zwei Implantationsschritte ausgeführt, im Falle von p-Kanalvorrichtungen Bor und Gallium oder Bor und Indium, die mit einer ausgewählten Implantationsenergie und - dosierung, so daß die Tiefenprofile der Konzentration im wesentlichen für beide Störstellen gleich sind. Nach dem Glühen ist das Bor tiefer als das Gallium oder Indium zur Herstellung einer Leitfähigkeitsgradation eindiffundiert. Dies unterstützt die Vermeidung von Problemen im Zusammenhang mit Kurzkanaleffekten, Aufprallionisation und Heißladungsträgereffekten.
  • Die Herstellung einer MOSFET-Vorrichtung ist gut bekannt. Allgemein gesprochen werden MOSFETS durch Anordnung eines undotierten polykristallinen Materials oder "Polysilizium"- Materials über einem relativ dünnen Gate-Oxid und Implantieren des Polysiliziums und benachbarter Source-/Drain- Regionen mit einem Störstellen-Dotierungsmaterial hergestellt. Wenn das verwendete Störstellen-Dotierungsmaterial, welches zur Bildung der Source-/Drain-Regionen verwendet ist, vom n-Typ ist, ist der sich ergebende MOSFET eine n- MOSFET("NMOS")-Vorrichtung. Umgekehrt ergibt sich, wenn das Source-/Drain-Dotierungsmaterial vom p-Typ ist, eine p- MOSFET("PMOS")-Vorrichtung.
  • Das Polysilizium und die angrenzenden bzw. benachbarten Source-/Drain-Regionen werden unter Verwendung gut bekannter Fotolithographietechniken geformt. Das Polysilizium und die Source-/Drain-Regionen werden in Öffnungen gemustert, welche durch eine dicke Schicht eines sogenannten "Feldoxids" geformt sind. Die Öffnungen sind Bereiche, in welchen NMOS- und PMOS-Vorrichtungen geformt werden, und, da sie gefertigte aktive Bauelemente aufnehmen bzw. erhalten, werden sie im allgemeinen als aktive Regionen bezeichnet. Die aktiven Regionen sind daher Regionen zwischen dem Feldoxid und weisen im allgemeinen Gate-Oxid, Polysilizium über dem Gate-Oxid und Source-/Drainregionen, welche in Si lizium auf entgegengesetzten Seiten des Polysiliziums gebildet sind, auf. Eine metallische Verdrahtung ist über das dicke Feldoxid zur Verbindung mit dem Polysilizium sowie mit den Source-/Drain-Regionen zur Vervollständigung der Bildung einer Gesamtschaltungsstruktur geführt bzw. gerouted.
  • Viele Schaltungen verwenden sowohl PMOS- als auch NMOS- Vorrichtungen auf demselben monolithischen Substrat. Während beide Typen von Vorrichtungen gebildet werden können, werden die Vorrichtungen auf der Grundlage des Source- /Drain-Störstellendotierungsmittels unterschieden. Das Verfahren, nach dem Dotierungsmittel vom n-Typ zur Bildung einer NMOS-Vorrichtung und Dotierungsmittel vom p-Typ zur Bildung einer PMOS-Vorrichtung verwendet werden, führt zu jeder Vorrichtung zugeordneten speziellen Problemen. Mit der Zunahme der Layout-Dichte von MOSFETS, werden diese Probleme größer. Vorrichtungsausfälle können auftreten, wenn keine Anpassungen bezüglich der Verarbeitungsparameter und Verarbeitungsstufen gemacht werden. Die NMOS-Verarbeitung muß sich in vielem von der PMOS-Bearbeitung unterscheiden, dies aufgrund der speziellen Probleme jedes Vorrichtungstyps. Bei der NMOS-Herstellung auftretende Probleme werden zunächst diskutiert, gefolgt von einer Diskussion der entsprechenden Probleme bei der PMOS-Herstellung.
  • NMOS-Vorrichtungen erleiden im allgemeinem in größerem Maße als PMOS-Vorrichtungen sogenannte "Heißladungsträger- Effekte". Kanallängen kleiner als beispielsweise 1,5 um verstärken die Wanderung von heißen Ladungsträgern (d. h. Elektronen) zu ungewünschten Bereichen der NMOS- Vorrichtungen. Heiße Elektronen in NMOS-Vorrichtungen sind beweglicher als die heißen Löcher in PMOS-Vorrichtungen, wodurch Heißladungsträger-Effekte ein vorrangiges Problem bei der NMOS-Verarbeitung darstellen.
  • Heiße Elektronen wandern nicht nur mit zunehmender Verkleinerung der Dimensionen in dem Kanal, sondern auch mit Dünnerwerden der Gate-Oxide und dem Flacherwerden der Übergänge. Starke elektrische Felder ermöglichen, daß wandernde Elektronen kinetische Energie aufnehmen und "heiß" werden. Jedes heiße Elektron kann (i) Aufprallionisationen zur Erzeugung von Elektronen-Loch-Paaren in der Kanalregion verursachen, und (ii) Injektion von heißen Elektronen primär von der Kanalregion in der Nähe des Drain-Anschlusses in das darüberliegende Gate-Oxid verursachen. Aufprallionisation kann zu einem ungewollten Durchsteuern zwischen dem Source-Anschluß und dem Drain-Anschluß führen, da die Elektronen-Loch-Paare freie Träger werden und in entgegengesetzten Richtungen hierzwischen Fließen. Gate-Oxid-Injektion kann das Gate-Oxid vorspannen, was nicht nur zu einer Verschiebung des Schwellwertes führt, sondern im Extremfall zu einem Latch-Up-Effekt.
  • Verschiedene Techniken werden zur Verminderung der mit der Injektion heißer Elektronen in NMOS-Vorrichtungen auftretende Probleme verwendet. Siehe beispielsweise Ng et al. "Suppression of Hot-Carrier Degradation in Si MOSFETs by Germanium Doping", IEEE Electron Dev. Lett., Bd. 11, Nr. 1 (Januar 1990). Eine Technik umfaßt ein Schwellwert- Implantierungs-Anpassung innerhalb der aktiven Region. Eine Schwellwertanpassung umfaßt im allgemeinen das Implantieren eines Dotierungsmittels vom p-Typ durch das Opferoxid oder Gate-Oxid und in die darunterliegende Kanalregion. Das verwendete Dotierungsmittel vom p-Typ ist typischerweise Bor mit einer Atommasse von 11 a. m. u. Bor vom p-Typ wirkt hier durch im Sinne einer Erhöhung des Schwellwerts der NMOS- Vorrichtung durch Erhöhung der Konzentration von Dotierungsmittel vom p-Typ an der Oberfläche in der Nähe der Silizium-/Gate-Oxid-Schnittstelle. Eine Zunahme des Dotierungsmittels vom p-Typ in der NMOS-Vorrichtung klemmt den Schwellwert gewissermaßen fest und vermindert die Wahrscheinlichkeit eines ungewollten Durchsteuerns, eines Druchgriffs oder eines Latch-Ups.
  • Die geringe Atommasse des Bors kann, während sie als Schwellwert-Einstellungs-Dotierungsmittel geeignet ist, zusätzliche Probleme aufwerfen, die für NMOS-Vorrichtungen typisch sind. Beispielsweise hat Bor aufgrund seiner niedrigen Masse die Neigung, sich abzusondern und von seiner implantierten Position in der Kanalregion zu benachbarten Source-/Drain-Regionen zu wandern, welche anschließend mit schwereren Ionen vom n-Typ dotiert sind bzw. werden. Wenn beispielsweise Arsen als Source-/Drain-Dotierungsmittel verwendet wird, wird Arsen inhärent die Gitterstruktur des Siliziumsubstrats stören und Bindungsmöglichkeiten innerhalb der Source-/Drain-Regionen verursachen. Die Bindungsmöglichkeiten wirken als Senke für die hochmobilen, leichten Boratome, so daß sich diese von ihrer Kanalregion in die benachbarten Source-/Drain-Regionen bewegen und so die Schwellwert-Einstellungseffektivität vermindern. Borabsonderung und -diffusion erfolgt nach Ansicht der vorliegenden Erfinder primär an den Kanten des Kanals, wo der Kanal gegen die Source- und Drain-Peripherie stößt. Daher existiert ein Gradient in der Borkonzentration über die Kanalregion, welche sich aus einer Verminderung des Schwellwerteinstellungs-Dotierungsmittels an den Kanalkanten ergibt. Mit Verminderung der NMOS-Kanallängen werden die mit einer Schwellwertverminderung einhergehenden Probleme verkompliziert.
  • Zusätzlich zu der Borabsonderung und -diffusion in laterale Richtungen zu benachbarten Source-/Drain-Regionen kann Bor ferner aufgrund seiner hochbeweglichen Eigenschaften in einer Richtung senkrecht zu dem darüberliegenden Gate-Oxid diffundieren. Durch nachfolgende Wärmezyklen kann Bor in einfacher Weise entlang interstitieller oder substitutioneller Plätze durch das Silizium-/Gate-Oxid-Interface wandern. Senkrecht sich bewegendes Bor wird daher durch ein wachsendes Oxid konsumiert, nicht nur zur Reduzierung der Borkonzentration in dem Kanal, sondern wird im Gegenteil zur Erhöhung der Lochkonzentration in dem Gate-Oxid gefordert. Eine Lochkonzentrationszunahme in dem Gate-Oxid kann injektierte Elektronen anziehen, welche sich herkömmlicherweise aufgrund von Heißelektronen-Effekten ergeben. Die Anziehung heißer Elektronen verkompliziert ferner die oben beschriebenen Probleme aufgrund von Heißelektronen- Effekten.
  • Die Nachteile von Bor als Schwellwerteinstellungsmittel ist lediglich ein Beispiel von erkannten Problemen bei der NMOS-Herstellung. Ähnlich wie die NMOS-Herstellung bringt auch die PMOS-Herstellung eine Anzahl von Problemen mit sich. Die Probleme treten im allgemeinen dann auf, wenn Gate-Längen gekürzt werden, und werden im allgemeinen als Kurzkanaleffekte ("SCEs") klassifiziert bzw. kategorisiert. Zur Minimierung von SCEs in PMOS-Vorrichtungen haben Forscher die Notwendigkeit der Aufrechterhaltung der Integrität der Kanalregion vis-à-vis der Source-/Drain-Region angedeutet. Wie in dem US-Patent 4,835,112 gelehrt, werden verschiedene Barrierendotierungsmittel zur Retardierung und im wesentlichen zur Vermeidung einer Diffusion der Source- /Drain-Regionen in die Kanalregion über einen ursprünglichen Zielwert hinaus verwendet. Barrieren-Ionen wie etwa Germanium werden typischerweise in die Source-/Drain- Regionen implantiert, um laterale Diffusion der Source- /Drain-Regionen zu retardieren und eine effektive Kanallänge (Leff) der PMOS-Vorrichtung aufrechtzuerhalten.
  • Die Aufrechterhaltung der Integrität der Kanalregion, ihrer Größe und Dotierungsmittelkonzentration ist wesentlich zur Voraussage der PMOS-Betriebsfähigkeit. Während der Bildung der p-Typ-Source-/Drain-Regionen wird Dotierungsmittel vom p-Typ in dem selbst-ausgerichteten Verfahren über die aktive Region eingeführt, d. h. über die Source-/Drain-Regionen sowie in das über der Kanalregion liegende Polysilizium- Material. Wenn das Source-/Drain-Implantat vom p-Typ Bor oder Bordifluorid (BF&sub2;) aufweist, neigt Bor aufgrund seiner geringen Atommasse dazu, durch das Polysilizium-Gate- Material zu wandern und während einem anschließenden Glühen in den Kanal einzutreten. Siehe beispielsweise Baker et al., "The Influence of Fluorine on Threshold Voltage Instabilities of P+ Polysilicon Gated P-Channel MOSFETs," IEDM (1989), Seiten 443-446. Bor und Bordifluoridderivative bewirken eine Änderung in der Konzentrationshöhe der Kanalregion. Eine leichte Änderung der Kanalkonzentration führt zu einer Verschiebung der Schwellwertspannung und einem unvorhersagbaren Betrieb der PMOS-Vorrichtung. Implantationen von beispielsweise Bor oder Bordifluorid in das Polysilizium bringt zahlreiche Probleme mit sich, wie in Sung et al., "Fluorine Effects on Boron Diffusion of P+ Gate Devices," IEDM, (1989), Seiten 447-450 beschrieben.
  • Die Wanderung von Bor aus dem überliegenden Polysilizium in die Kanalregion ist evident bezüglich möglicher Schwellwertspannungsverschiebungen bzw. -assymetrien, wobei jedoch zusätzliche Probleme auftauchen können. Wenn beispielsweise BF&sub2;-Implantate zur Generierung von Source-/Drain-Regionen und zur Dotierung des Gate-Polysiliziums verwendet werden, sammelt sich Fluor von dem Bordifluorid, welches von geringer Atommasse und daher hochbeweglich ist, im allgemeinen in den Polysilizium-Oxid- und Oxid-Silizium-Trennebenen. Wie in Baker et al. beschrieben, neigt Fluor dazu, Silizium-Oxid-Bindungen aufzubrechen, wodurch Sauerstoff während nachfolgenden Wärmezyklen freigesetzt wird. Der freie Sauerstoff kann sich mit dem Polysilizium und Siliziumsubstrat zur Bildung einer Verdickung des Gate-Oxides verbinden, was im allgemeinen als Oxiddickenverstärkung ("OTE") bezeichnet wird. OTE erhöht nicht nur den Schwellwert, sondern konsumiert auch Träger (geladene Träger) innerhalb des wachsenden bzw. entstehenden Oxids, was, im Extremfall, das Oxid mit ähnlichem Ergebnis wie der Injektion von heißen Trägern in das Oxid vorladen wird.
  • Forschungen wurden durch Mohammed Anjum, ein Miterfinder der vorliegenden Anmeldung durchgeführt, wie sie in der zur Zeit anhängigen US-Patentanmeldung mit dem Titel "Semiconductor Gate Conductor with Impurity Migration Barrier and Method for Producing Same" beschrieben sind, um die Bor- und/oder Fluorwanderung aus dem Polysilizium-Gateleiter zu dem unterliegenden Gate-Oxid und dem Kanal zu minimieren oder reduzieren. Die Plazierung eines Barrierenimplantats, wie etwa Germanium, in das Gate-Material, wie in der genannten Anmeldung gelehrt wird, erfordert genaue Konzentrationen und Dotierungsmittelenergien zur Gewährleistung, daß die Germanium-Barrierenionen in einer tieferen Tiefe als die nachfolgend plazierten Bor oder Bordifluoride plaziert werden. Somit werden die Germanium-Barrierenionen vor der Polysiliziummusterung bzw. -musterbildung und der Source- /Drain-Bildung in einem separaten Schritt nur in dem Polysilizium-Gate-Anschluß implantiert. Es wäre vorteilhaft, den zusätzlichen Germaniumimplantationsschritt und die Präzision, mit welcher die Barrierenionen implantiert werden, zu eliminieren bzw. zu vermeiden.
  • Wie oben beschrieben führt in die aktiven Regionen von PMOS- und NMOS-Vorrichtungen implantiertes Bor und/oder Bordifluorid zu einer Anzahl von Problemen beim Betrieb dieser Vorrichtungen. Mit abnehmender Kanallänge entsteht die Notwendigkeit einer vollständigen Eliminierung von Bor und/oder Bordifluorid als Schwellwerteinstellungsmittel in den NMOS- und PMOS-Vorrichtungen und als Gate-Implantat an dem Oberflächenkanal einer PMOS-Vorrichtung. Es kann ferner wünschenswert sein, anstelle der vollständigen Eliminierung von Bor und/oder Bordifluorid ein neues Barrierenion vom p- Typ sowohl in den Polysilizium- als auch in den Source- /Drain-Regionen der PMOS-Vorrichtung vor einer üblichen Source-/Drain-Implantierung mit Bor oder Bordifluorid vorab zu implantieren.
  • Die oben beschriebenen Probleme werden in der verbesserten Implantationsmethode für aktive Bereiche gemäß der vorliegenden Erfindung behandelt.
  • Die vorliegende Erfindung schafft ein Verfahren zur Verminderung der Diffusion eines Dotierungsmaterials des p-Typs aus einem gemusterten Halbleiter-Gate-Leiter in eine darunterliegende Kanalregion, wobei das Verfahren die folgenden Schritte umfaßt:
  • - Bereitstellung eines Substrats vom n-Typ-Halbleitet und einer über oder durch eine obere Fläche des Substrats sich erstreckenden ersten Schicht eines dielektrischen Materials;
  • - Bereitstellung eines über oder durch das dielektrische Material sich erstreckenden leitenden Materials;
  • - Selektives Entfernen eines Abschnitts des leitenden Materials und des darunterliegenden dielektrischen Materials zur Darstellung eines Source-Bereiches, eines Drain- Bereiches und eines gemusterten, leitenden Gates mit einer freiliegenden oberen Fläche und einer zu dem dielektrischen Material benachbarten unteren Fläche, wobei der Source-Bereich und der Drain-Bereich mittels einer Kanalregion, welche unter dem gemusterten, leitenden Gate liegt, innerhalb des Substrates beabstandet sind;
  • - Implantieren von Indium in das leitende Gate über die freiliegende Fläche bis zu einer Konzentrations- Spitzendichte in einer ersten Tiefe relativ zu der oberen Fläche des leitenden Gates; und
  • - Implantieren eines Dotierungsmittels vom p-Typ in das leitende Gate über die freiliegende Fläche bis zu einer Konzentrations-Spitzendichte in einer zweiten Tiefe relativ zu der oberen Fläche des leitenden Gates, wobei die zweite Tiefe flacher als die erste Tiefe ist, und wobei das Dotierungsmittel vom p-Typ Bor oder BF&sub2; aufweist.
  • In dem erfindungsgemäßen Verfahren ist der aktive Bereich (d. h. Source-/Drain-Bereich und darüberliegendes Gate-Polysilizium) einer NMOS- und/oder PMOS-Vorrichtung mit einem Dotierungsmittel vom p-Typ, welches nicht Bor oder Bordifluorid ist, implantiert. Das Dotierungsmittel vom p-Typ wird vorzugsweise als Indium ausgewählt. Indium, welches eine Atommasse von etwa 114 amu aufweist, kann zur Verbes serung des Schwellwertes dieser Vorrichtung in die Kanalregion der NMOS-Vorrichtung implantiert werden, wobei die Möglichkeit, daß größere Indium-Atome sich absondern und aus ihren implantierten Positionen diffundieren, minimiert ist. Insbesondere neigen die Indium-Atome weniger dazu, sich abzusondern und in lateraler Richtung in Richtung der implantierten Source-/Drain-Bereiche zu diffundieren. Ferner behalten Indium-Atome ihre Position bei und diffundieren nicht in einem wesentlichen Ausmaß in das darüberliegende Gate-Oxid. Somit stellt Indium wesentliche Vorteile im Vergleich zu Bor als NMOS-Schwellwert-Einstellungsimplantat zur Verfügung. Durch Aufrechterhaltung seiner relativen "implantierten" Position kann Indium die Schwellwerteinstellungskonzentration aufrechterhalten und wird weniger dazu neigen, in das Gate-Oxid zu wandern und OTE- Probleme zu verursachen.
  • Bezüglich der PMOS-Verarbeitung wird Indium als einstufiges Implantat sowohl in den Source-/Drain-Regionen als auch dem zwischen den Source-/Drain-Regionen angeordneten Polysilizium verwendet. Bei der selbst-ausgerichteten Implantatmethode reicht Indium in seiner Gesamtheit als Dotierungsmittel vom p-Typ der PMOS-Vorrichtung aus. Nachdem es in den Source-/Drain-Regionen implantiert ist, behält Indium im wesentlichen seine zur Gewährleistung eines ausreichenden Leff und niedrigerer Übergangs- bzw. Sperrschichtdicken notwendige Source-/Drain-Position bei. Ferner behält das größere Indium seine Position innerhalb der Polysilizium- Gatestruktur bei, und diffundiert nicht in einem wesentlichen Maße zu dem unterliegenden Gate-Oxid und den Kanal- Regionen - eine Schwierigkeit, welche oben bezüglich Bor oder Bordifluorid innerhalb des Polysilizium-Gates beschrieben wurde.
  • Wie bezüglich der PMOS-Verarbeitung beschrieben wurde, kann Indium als Dotierungsmittel vom p-Typ der Source-/Drain- Regionen anstelle konventionellem Bors oder Bordifluorids verwendet werden. Gemäß der vorliegenden Erfindung wird Bor oder Bordifluorid nach der Implantierung von Indium in die aktiven Regionen implantiert, um eine gleichförmigere Gate- Dotierung und eine geringere Kanalisierung aufgrund einer Vor-Amorphisierung zu gewährleisten. Bor kann als Störstellenquelle für die Source-/Drain-Regionen verwendet werden, wenn Bor nach der Indium-Implantation implantiert wird. Indium dient durch Stopfen der Korngrenzenpositionen als Barriere in dem Polysilizium-Material. Daher wird, während Indium als einziges Dotierungsmittel innerhalb der PMOS- Aktivregionen verwendet werden kann, Bor nach wie vor verwendet, wenn es nach dem Indium implantiert wird, und Indium bei einer Spitzenkonzentrationsdichtentiefe, welche tiefer als die von Bor ist, implantiert wird.
  • Ein wichtiger Vorteil des Indiums ist seine größere atomare Masse und das Merkmal, gemäß dem die implantierte Position beibehalten wird. D. h. die implantierte Position des Indiums wird innerhalb der aktiven Region aufrechterhalten, welche die Source-/Drain-Regionen, die Kanalregion (d. h. den Schwellwerteinstellungsbereich) und die Polysilizium- Gate-Region umfaßt. Zusätzlich bedeutsam ist die relative Einfachheit, mit der Indium mit einem kontrollierten, flacheren Abstand innerhalb des Zielmaterials implantiert werden kann.
  • Moderne Ionen-Implantierer arbeiten typischerweise auf höheren Energieniveaus und bei höheren Strömen, wie sie zur Steigerung der Dotierungsmittelkonzentration und des Durch satzes eines Wafer-Implantationsschrittes notwendig sind. Höhere Energien umfassen im allgemeinen eine Implantierung in einer tieferen Tiefe, wenn ein leichteres atomares Quellenmaterial verwendet wird. D. h., wenn Bor als Quelle gewählt wird, wird dieses, aufgrund seiner geringeren atomaren Masse, typischerweise in einer tieferen Tiefe als schwereres Bordifluorid oder Indium für eine gegebene Implantationsenergie plaziert werden. Indium, welches eine größere atomare Masse als Bor oder als Bordifluorid aufweist, kann daher an einer flacheren Position innerhalb des Ziels unter Voraussetzung einer konstanten, relativ hohen Implantationsenergie angeordnet werden. Mit abnehmenden Kanallängen müssen auch die Sperrschichttiefen und die Schwellwerteinstellungstiefen des implantierten Materials vermindert werden. Es ist daher von wesentlicher Bedeutung, daß eine größere atomare Masse bzw. schwerere Ionenquelle nicht nur für die Ziel-Source/Drains, sondern auch für beliebige Ziele innerhalb der aktiven Regionen ausgewählt wird.
  • Es wird nun ein Verfahren zur Herstellung einer integrierten Schaltung beschrieben. Das Verfahren kann zur Bildung eines PMOS, eines NMOS oder einer Kombination von PMOS- und NMOS-Vorrichtungen (d. h. CMOS) auf einem einzigen monolithischen Substrat verwendet werden. Das Verfahren umfaßt die Schritte der Zurverfügungstellung einer Öffnung zu einer aktiven Region einer oberen Fläche eines Halbleitersubstrats. Indium-Ionen können dann durch die Öffnung in die aktiven Regionen implantiert werden, wodurch ein Polysilizium-Gate-Material dann auf die aktive Region aufgebracht werden kann, um die Schwellwerteinstellungsimplantation einer NMOS-Vorrichtung abzuschließen. Zusätzlich kann Indium durch die Öffnung in einen leitenden Gate-Anschluß und in Source- und Drain-Regionen, welche innerhalb der aktiven Region konfiguriert sind, implantiert werden, um die Source-/Drain-Implantation und die Polysilizium-Implantation einer PMOS-Vorrichtung abzuschließen.
  • Bei der Schwellwerteinstellungsimplantation einer NMOS- Vorrichtung werden Indium-Ionen vorzugsweise bis zu einer Konzentrationsspitzendichte in einer ersten Tiefe relativ zu der oberen Fläche des Halbleitersubstrats injiziert. Eine Isolierschicht, vorzugsweise ein Siliziumdioxid in der Gate-Region, wird auf und in die Siliziumsubstrat- Aktivregion bis hin zu einer Tiefe, welche durch eine erste Tiefe begrenzt ist, gezogen. Die implantierten Indium-Atome können entweder vor oder nach der Bildung des Gate- Isolierers injiziert werden. Wenn sie vor der Gate- Isoliererbildung injiziert werden, kann Indium als Wachstums- bzw. Ziehstop-Barriere des Gate-Isolierers (Oxid) verwendet werden, welche in das darunterliegende Silizium gezogen wird. Indium kann daher zur genauen Überwachung des Gate-Oxid-Ziehens und zur Vermeidung eines unerwünschten weiteren Ziehens während nachfolgender Glühungs-Zyklen verwendet werden.
  • Implantiertes Indium in der Kanalregion, welches als Schwellwerteinstellungsmittel einer NMOS-Vorrichtung ausreicht, steuert nicht nur das nachfolgende Ziehen bzw. Wachstum des Gate-Oxids, sondern auch die laterale Diffusion und die Wechselwirkung bzw. Verbindung zwischen Kanalregion-Indium und implantierten Ionen des n-Typs in der Source-/Drain-Region. Ionen vom n-Typ sind im allgemeinen große Arsen-Ionen, welche den großen Indium-Ionen ähneln und daher nicht leicht von ihren implantierten Positionen abwandern. Leff wird daher beibehalten. Ferner hilft kanal implantiertes Indium bei der Minimierung von Problemen aufgrund von Heißelektronen-Effekten, welche von der Drain- Region entweder zu dem Source-Anstoß, dem Substrat oder dem Gate-Oxid, wie weiter unten unter Bezugnahme auf die Zeichnungen beschrieben wird, herrühren.
  • Bezüglich einer PMOS-Vorrichtung reicht Indium nicht nur als Source-/Drain-Dotierungsmittel aus, sondern auch als großes, im wesentlichen unbewegliches Dotierungsmittel innerhalb des Polysiliziums, welches über der PMOS-Kanalregion liegt. Relativ unbewegliche Indium-Ionen wandern nicht ohne weiteres aus den Polysilizium-Zielbereichen in darunterliegende Kanalregionen ab, und führen daher nicht zu OTE-Problemen oder Schwellwertverschiebungen bzw. - asymetrien, welche herkömmlicherweise mit Bor- oder Bordifluoridimplantaten auftreten. Indium wird daher bei dem Herstellungsverfahren zur Reduzierung der Diffusion von Dotierungsmitteln des p-Typs (entweder Indium oder eine Kombination aus Indium und Bor) von einem gemusterten Halbleiter- Gate-Leiter zu einer darunterliegenden Kanalregion, oder von Source-/Drain-Regionen zu der benachbarten Kanalregion, verwendet.
  • Weitere Merkmale und Vorteile der Erfindung werden nun unter Bezugnahme auf die beigefügte Zeichnung im einzelnen beschrieben. Es zeigt
  • Fig. 1 eine Schnittansicht eines partiellen Halbleitersubstrats, welches für ein Verfahren zur lokalen Oxidation von Silizium (LOCOS) vorbereitet ist;
  • Fig. 2 eine Schnittansicht des Halbleitersubstrats mit lokalisierten Feld-Oxiden, welche entsprechend dem LOCOS-Verfahren gebildet sind;
  • Fig. 3 eine Schnittansicht des Halbleitersubstrats, während es gemäß der vorliegenden Erfindung einer Indium-Implantation in eine Kanalregion unterzogen wird;
  • Fig. 4 eine Schnittansicht entlang Bereich 5 oder 6 der Fig. 4, in welcher eine aktive Region eines Halbleitersubstrats dargestellt ist, welche eine innerhalb der Kanalregion unter einem Gate-Oxid gebildete Indium-Implantationsregion gemäß der vorliegenden Erfindung aufweist;
  • Fig. 5 eine Schnittansicht entlang des Bereiches 5 der Fig. 3, in welcher eine aktive Region einer NMOS-Vorrichtung dargestellt ist, welche einer Source-/Drain-Arsen- oder Phosphor-Implantation in einem Schritt, welcher dem in Fig. 3 gezeigten Schritt nachfolgt, unterzogen wird.
  • Fig. 5A eine detaillierte Ansicht entlang des Bereiches 5A der Fig. 5, in welcher Vorteile einer Indiumimplantation innerhalb der Kanalregion auf atomarer Ebene dargestellt sind;
  • Fig. 5B einen Graph einer Konzentrationsdichte gegen die Tiefe der Indium-Implantation in die Kanalregion der Fig. 3 gemäß der vorliegenden Erfindung;
  • Fig. 6 eine Schnittansicht entlang des Bereiches 6 der Fig. 3, in welcher die aktive Region eines Halbleitersubstrats einer PMOS-Vorrichtung dargestellt ist, welche einer Source-/Drain-Indium- Implantation unterzogen wird, welche anschließend an die in Fig. 3 dargestellte Implantantion oder an deren Stelle durchgeführt wird.
  • Fig. 6A eine Schnittansicht entlang des Bereiches 6 der Fig. 3, in welcher die aktive Region des Halbleitersubstrats einer PMOS-Vorrichtung gemäß der vorliegenden Erfindung dargestellt ist, welche einer Source-/Drain-Borimplantation in einem Schritt anschließend an den Schritt der Fig. 6 unterzogen wird; und
  • Fig. 6B einen Graph einer Konzentrationsdichte gegen die Tiefe einer Indium- und einer Borimplantation in ein leitendes Gate der Fig. 6 und 6B gemäß der vorliegenden Erfindung.
  • Während die Erfindung in verschiedener Weise modifizierbar ist, werden spezielle Ausführungsformen nun beispielshaft unter Bezugnahme auf die Zeichnungen im einzelnen beschrieben. Es sei zu verstehen gegeben, daß die Zeichnungen und die ausführliche Beschreibung in keiner Weise die Erfindung auf die dargestellte Form beschränken sollen, es wird vielmehr beabsichtigt, daß die Erfindung sämtliche Modifikationen, Äquivalente und Alternativen, welche in den Bereich der beigefügten Ansprüche fallen, umfassen soll.
  • Unter Bezugnahme auf die Zeichnung zeigt Fig. 1 ein partielles bzw. teilweise dargestelltes Halbleitersubstrat 10, welches zur Herstellung einer PMOS- und/oder NMOS- Vorrichtung gemäß der vorliegenden Erfindung geeignet ist. Das Substrat ist vorzugsweise eine Einkristallstruktur auf der Grundlage von Silizium. Eine Oberfläche des Substrates 10 stellt eine p-Wanne 12 und/oder eine n-Wanne 14 dar. Die p-Wanne 12 wird (durch Diffusion oder Implantation) unter Verwendung von Störstellen bzw. Unreinheiten vom p-Typ gebildet, während die n-Wanne 14 (durch Diffusion oder Implantation) unter Verwendung von Störstellen des n-Typs geformt wird.
  • Fig. 1 zeigt einen Schritt in der lokalen Oxidation des Siliziums ("LOCOS"). LOCOS ist notwendig zur dielektrischen Isolierung der aktiven Regionen, welche auf der oberen Fläche 16 des Substrates 10 geformt sind. LOCOS beginnt beispielsweise mit einer Ablagerung oder dem Ziehen einer Isolierschicht, vorzugsweise Oxid, über die gesamte obere Fläche 16. Auf die Oxidschicht ist eine Schicht abgelagert, welche bezüglich Sauerstoffdiffusion undurchlässig ist und daher als Maske gegen Oxidation verwendet wird. Ein geeignetes sauerstoffundurchlässiges Material ist beispielsweise Siliziumnitrid. Nachdem Siliziumnitrid auf dem Oxid abgelagert ist, wird eine Maske zur Freilegung und zum wahlweisen Wegätzen eines Abschnitts sowohl des Siliziumnitrids als auch des darunterliegenden Oxids zur Darstellung einer gemusterten Struktur des sauerstoffundurchlässigen Materials 18, welches unter dem Pad-Oxid 20 liegt, verwendet. Wenn die p-Wanne 12 und die n-Wanne 14 auf dem gleichen monolithischen Substrat 10 geformt werden, werden gemustertes Siliziumnitrid 18 und Pad-Oxid 20 über den aktiven Regionen an der oberen Fläche 16 jeder Wanne geformt. Wie hier definiert, sind die "aktiven Regionen" diejenigen Regionen, welche ein Polysilizium-Gate-Leitermaterial und Source-/Drain-Implantat empfangen, wie unten beschrieben wird. Aktive Regionen sind daher die Regionen, die zwischen den unter Bezugnahme auf Fig. 2 beschriebenen Feld-Oxiden geformt sind.
  • Fig. 2 zeigt, in einem dem Schritt der Fig. 1 nachfolgenden Schritt, das thermale Ziehen einer Isolierschicht, im allgemeinen Siliziumdioxid 22, in Bereichen, welche von Siliziumnitrid 18 frei sind. Das Oxid 22, das relativ dick ist und in der herkömmlichen Weise als "Feld-Oxid" bezeichnet wird, weist im allgemeinen eine Dicke von einigen 1000 Angstrom (Å) auf und trennt aktive Regionen 24, welche zwischen dem Feld-Oxid 22 geformt sind. Aktive Regionen 24 existieren als Ergebnis einer Entfernung sowohl des Siliziumnitrids 18 und des Pad-Oxids 20 nach Ziehen des Feld- Oxids 22. Die Entfernung des Silizium-Nitrids 18 und des Pad-Oxids 22 hinterläßt eine freiliegende obere Fläche 16 nur in den aktiven Regionen. Freiliegende aktive Regionen können daher implantierte Ionen und abgelagerte bzw. gezogene dünne Filme, welche in den nachfolgenden Schritten, wie sie in Fig. 3 bis 6B gezeigt sind, aufnehmen.
  • In Fig. 3 ist ein auf den Schritt gemäß Fig. 2 folgender Schritt dargestellt, in welchem Indium in die aktiven Regionen 24 implantiert wird. Fig. 3 zeigt beispielhaft eine Indium-Implantation sowohl in p-Wannen- 12 und n-Wannen- 14 Aktivregionen. Der Fachmann wird jedoch erkennen, daß ein Fotoresist verwendet werden kann und über die n-Wanne aufgebracht werden kann, um eine Indium-Implantation nur innerhalb der p-Wanne 12 zu schaffen. Das gleiche gilt entsprechend umgekehrt. Die Indium-Implantation kann vorteilhafterweise in die nackte obere Fläche 16 des Substrates 10 oder durch ein Gate-Oxid, welches in dem Schritt vor der Indium-Implantation geformt wird, eingeführt werden. Somit kann die Indium-Implantation gemäß Fig. 3 zur Einstellung der Schwellwerte der innerhalb der aktiven Regionen 24 geformten Vorrichtungen dienen, wobei der Bereich 26 ein flaches Indium-Implantat oder Gate-Oxid aufweist, welches zum Empfang eines Indium-Implantats eingerichtet ist.
  • Indium wird unter Verwendung einer Ionen-Implantierungsvorrichtung implantiert, wobei diese elementares Indium ionisiert und die Indium-Ionen mit einer beispielhaften Dosis innerhalb eines Bereich von 1 · 10¹² Atomen/cm² bis 1 · 10¹³ Atomen/cm² beschleunigt. Vorteilhafterweise kann die Implantierungsvorrichtung bei hohen Energien arbeiten, da Indium, welches eine atomare Masse von 114 a. m. u. aufweist, recht schwer ist. Als Beispiel können die Implantationsenergien auf Niveaus > 220 keV zur Plazierung des Indiums in einer Dicke von weniger als 0,103 micron unterhalb der oberen Fläche 16 existieren verwendet werden. Moderne Ionen- Implantierer können dadurch Indium als geeigneteres Implantations-Quellenmaterial bezüglich leichterer Ionen darstellen. Eine flache Schwellwerteinstellung in aktiven Regionen 24 ist notwendig, wenn Kanallängen relativ kurz, und vorzugsweise in dem Bereich von 3 micron oder weniger sind.
  • Eine Indium-Implantation in die aktive Region 26 der p- Wanne 12 wird die Schwellwerte der sich ergebenden NMOS- Vorrichtung erhöhen. Entsprechend wird eine Indium- Implantation in eine aktive Region 26 einer n-Wanne 14 den Schwellwert der sich ergebenden PMOS-Vorrichtung vermindern.
  • Unter Bezugnahme auf Fig. 4 sind aktive Regionen 24 der Bereiche 5 oder 6 dargestellt. Insbesondere dient Fig. 4 der Beschreibung der Bildung des Bereiches 26. Der Bereich 26 umfaßt eine Indium-Implantation 28 unterhalb des Gate- Oxids 30. Die Indium-Region 28 wird entweder vor dem Ziehen des Gate-Oxids 30 oder nach dem Ziehen des Gate-Oxids 30 gebildet. Die Indium-Region 28 gewährleistet daher einen Gate-Oxid-Stop in einem kontrollierten Abstand unterhalb der oberen Fläche 16 des Substrates 10. Es wird postuliert, daß Sauerstoffatome des Gate-Oxids 30 sich mit Silizium- Atomen der oberen Fläche 16 binden. Wenn Silizium-Atome 16 sich mit einer größeren bzw. übermäßigen Anzahl von Indium- Atomen binden, verbleibt eine unzureichende Anzahl von Bindungspositionen zurück, welche Sauerstoff einnehmen kann, wodurch das Abwärtsziehen bzw. -wachstum des Oxides beschränkt wird. Die Indium-Implantationsregion 28 reicht daher aus als Mechanismus zur genauen Steuerung der Dicke des Gate-Oxids 30 - ein vorteilhafter Ausgang zur Erzielung einer genauen Steuerung bzw. Regelung eines Vorrichtungsschwellwertes und einer Geschwindigkeits-Arbeitsfähigkeit.
  • Unter Bezugnahme auf Fig. 5 ist eine Schnittansicht des Bereiches 5 der Fig. 3 während eines Verfahrensschritts, der demjenigen der Fig. 3 nachfolgt, dargestellt. Insbesondere zeigt Fig. 5 eine aktive Region 24 innerhalb der p-Wanne 12, welche ein leitendes Gate 32 aufweist, welches zwischen Source-/Drain-Regionen 34 angeordnet ist. Die Source-/Drain-Regionen 34 werden unter Verwendung des selbst-ausgerichteten Verfahrens (engl. self-aligned process) mit Ionen vom n-Typ, entweder Arsen (As) oder Phosphor (P), implantiert.
  • Die Source-/Drain-Implantation der Fig. 5 geschieht während eines Schrittes, der sich an den Schritt der Fig. 3 anschließt, wobei Indium-Ionen vorab innerhalb der aktiven Region 24 angeordnet werden, und speziell innerhalb des Kanalbereiches 36, der unter dem leitenden Gate 32 und dem Gate-Oxid 30 liegt. Die Indium-Implantationsregion 28 wird daher innerhalb der Kanalregion 36 zwischen den Source- /Drain-Regionen 34 gebildet. Die NMOS-Struktur der Fig. 5 wird unter Verwendung des leicht dotierten Drain-Verfahrens ("LDD") gebildet und weist Seitenwand-Beabstandungselemente 38 und leicht dotierte Regionen 40 auf, wie dargestellt. LDD ist jedoch nicht notwendig zur Durchführung der vorliegenden Erfindung. LDD wird lediglich beispielhaft verwendet bezüglich seiner Anwendbarkeit auf Vorrichtungen mit kurzen Kanallängen.
  • Unter Bezugnahme auf Fig. 5A ist eine detaillierte Ansicht entlang des Bereiches 5A der Fig. 5 auf atomarer Ebene dargestellt. Fig. 5A zeigt die Schwellwerteinstellungs- Indium-Implantationsregion 28, welche darin angeordnete Indium-Atome 42 aufweist. Indium-Atome 42 behalten trotz anschließender Wärmezyklen mit hoher Temperatur, welche bei der Halbleiterherstellung auftreten, ihre implantierte Position bei. Die Indium-Atome 42 haben, aufgrund ihrer großen atomaren Masse, Schwierigkeiten, sich durch das Siliziumgitter zu benachbarten (lateralen oder darüberliegenden) Positionen zu bewegen. Beispielsweise zeigt Fig. 5A ein Indium-Atom 42a, das sich lediglich leicht in Richtung benachbarter leicht dotierter Source-/Drain-Regionen 40 bewegt, wie durch den Zielort 42b angedeutet. In ähnlicher Weise bewegen sich Indium-Atome 42a in der Nähe der unteren Fläche des Gate-Oxids 30 nur leicht in Richtung des Gate- Oxids 30 zu einem Zielort 42b.
  • Eine relative Zurückhaltung bzw. Halterung an der Implantationsposition vermeidet OTE-Probleme sowie Probleme auf grund von Absonderungen und lateraler Diffusion, wie sie oben beschrieben wurden. OTE oder laterale Diffusion kann die Wirksamkeit der Schwellwerteinstellung durch Verminderung des Schwellwertes begrenzen.
  • Fig. 5A beschreibt ferner die Vorteile einer Indium- Implantation als Mittel bzw. Abschreckungsmittel gegen Heißträger-Effekte. Insbesondere begrenzt die große atomare Masse und die Größe des Indiums Aufprallionisationen von Elektronen, welche in der Nähe der Drain-Kante des Kanals 36 heiß werden und sich durch den Kanal zu dem Source- Anschluß bewegen, wie durch die gestrichelte Linie 44 dargestellt. Die Elektronen verlieren über die Aufprallionisation Energie, was zu einer Bewegung von Löchern in der umgekehrten Richtung führt, wie durch Bezugszeichen 46 dargestellt ist. Die Elektronen-Loch-Paare können zu einem Lawinendurchbruch sowie zu anderen Problemen führen, welche üblicherweise mit heißen Trägern oder Effekten aufgrund von heißen Elektronen verbunden werden. Aufgrund der großen atomaren Masse des Indiums können aus dem Drain-Anschluß abgelenkte Elektronen nicht ohne weiteres auf kleinere atomare Einheiten innerhalb des Kanals stoßen und so ein Freisetzen von Löchern, welche sich in der umgekehrten Richtung bewegen, bewirken. Es wird postuliert bzw. festgestellt, daß, als Ergebnis der größeren Indium-Atome, die Träger in dem Kanal keine ausreichende Energie erlangen können, welche sie als "heiße" Träger charakterisieren würde, da sie durch die größeren Indium-Atome gestreut werden. Die Streuung vermindert die Trägerenergie und verringert somit die Heißträger-Effekte (bzw. Effekte aufgrund heißer Elektronen), welche normalerweise bei NMOS-Vorrichtungen auftreten. Zusätzlich minimieren die größeren Indium-Atome die Injektion von Elektronen (durch Bezugszeichen 48 darge stellt) aus einer Drain-Region 40 in ein Gate-Oxid 30. Die Minimierung der Heißträger-Injektion in das Gate-Oxid oder die sich hieraus ergebende Aufprall-Ionisierung unterstützt die Minimierung bzw. Reduzierung der mit Heißträger- Effekten verbundenen Probleme.
  • Unter Bezugnahme auf Fig. 5B ist ein Graph der Konzentrationsdichte gegen die Tiefe der Indium-Implantation in einer Kanalregion 36 dargestellt. Das Indium-Implantationsziel ist zu einer Konzentrationsspitzendichte in einer Tiefe unmittelbar unterhalb der oberen Fläche des Gate-Oxids 30. Die Konzentrationsspitzendichte tritt in einer Tiefe auf, die mit Bezugszeichen 50 bezeichnet ist. Die Tiefe 50 ist derart gewählt, daß ein Abwärtsziehen bzw. -wachtstum und die Konsumierung von Silizium durch Sauerstoff innerhalb des Gate-Oxids 30 beschränkt ist. Vorzugsweise ist die Konzentrationsspitzendichtentiefe 50 weniger als 1.030 Angstrom unterhalb der oberen Fläche 16 des Substrats 10 oder unterhalb der ursprünglichen unteren Fläche des Gate-Oxids 30, in Abhängigkeit von der relativen Reihenfolge des Gate- Oxidziehens bezüglich der Indium-Implantation.
  • In Fig. 6 ist eine Schnittansicht entlang des Bereiches 6 der Fig. 3 in einem sich an den Schritt der Fig. 3 anschließenden Schritt dargestellt. Insbesondere zeigt Fig. 6 die aktive Region 24 einer PMOS-Vorrichtung, welche einer Source-/Drain-Indium-Implantation unterzogen wird. Indium wird nicht nur zur Bildung einer Verunreinigung vom p-Typ in den Source-/Drain-Regionen 14 implantiert, sondern auch bezüglich einer spezifizierten Tiefe relativ zu der oberen Fläche des leitenden Gates 32. Die Implantation innerhalb des leitenden Gates 32 sowie in den Source-/Drain-Regionen 34 erfolgt vorteilhafterweise während eines einzigen Im plantationsschrittes ohne Notwendigkeit einer Maske oder zusätzlicher photolithographischer Schritte. Indium innerhalb des leitenden Gates 32 verbleibt im wesentlichen innerhalb des Materials 32, und wandert, im Gegensatz zu entsprechenden Bor- oder BF&sub2;-Implantaten, nicht vollständig durch das Material 32 und in das darunterliegende Oxid 30 oder in den Kanal 36. Die Vermeidung von Bor und der mit Fluor und BFz verbundenen Probleme gestattet es dem Indium, einmal plaziert, innerhalb des leitenden Gates 32 als p+- Polysilizium-Gate-Material, welches zur Verbesserung der Oberflächenkanalfähigkeit moderner PMOS-Vorrichtungen notwendig ist, zu verbleiben. Die Vermeidung einer Durchwanderung des darunterliegenden Oxids 30 und des Kanals 36 vermeidet negative Schwellwertverschiebungen bzw. -asymetrien und die sich aus derartigen Verschiebungen ergebenden Probleme, wenn kurze Kanallängen vorliegen.
  • Durch Verwendung von Indium als Source-/Drain-Implantat anstelle von Bor oder Bordifluorid ist eine besser steuerbare, flachere Implantation in den Source-/Drain-Regionen möglich, wenn hochenergetische Implantationsvorrichtungen verwendet werden. Nach Erreichen einer Indium-Implantation, wie sie in Fig. 6 gezeigt ist, kann eine anschließende Metallisierung mit den Source-/Drain-Übergängen zur Vervollständigung der Schaltungs-Verbindungsstruktur gekoppelt werden, ohne Bor oder Bor-Derivative zu benötigen. Gemäß der vorliegenden Erfindung kann Bor bzw. können Bor- Derivative implantiert werden, nachdem das Indium gemäß den Verfahrensschritten wie sie in Fig. 6A dargestellt sind, implantiert ist. Fig. 6A ist eine Schnittansicht entlang des Bereiches 6 der Fig. 3, gemäß der vorliegenden Erfindung, in einem dem in Fig. 6 gezeigten Schritt nachfolgenden Schritt. Somit wird, anstelle der Beendigung der Im plantation in dem Schritt der Fig. 6, eine anschließende Implantation unter Verwendung von Bor durchgeführt, wie sie in Fig. 6A dargestellt ist. Bor kann gemäß der Fig. 6A mit einem minimalen Risiko einer Durchdiffusion von dem leitenden Gate 32 zu einem darunterliegenden Gate-Oxid 30 und der Kanalregion 36 implantiert werden, da Indium vorab in einer Spitzenkonzentrationsdichtentiefe D&sub1;, welche tiefer als die anschließende Bor-Spitzenkonzentrationsdichtentiefe D&sub2; ist, plaziert wurde. Die Tiefen D&sub1; und D&sub2; werden relativ zu der oberen Fläche 52 des leitenden Gates 32 gemessen. Durch Steuerung der Implantationsenergien von Indium und Bor kann Indium tiefer als Bor implantiert werden, um eine Barriere gegen eine Bor-Absonderung und eine Diffusion aus dem leitenden Gate 32 durch das Indium und in das darunterliegende Gate-Oxid 30 und die Kanalregion 36 implantiert werden. Es sei angemerkt, daß Bor nicht notwendigerweise als Source-/Drain-Implantationsmaterial verwendet werden muß. Wenn es jedoch verwendet wird, wird es nach der Indium-Implantation verwendet. Die größeren Indium- Atome "stopfen" Korngrenzenorte sowie die Körner selbst der leitenden Gates 32 aus polykristallinem Silizium und vermeiden interstitielle und substitutionelle Bewegungen des darüberliegenden Bors durch die Kornpositionen zu darunterliegenden aktiven Regionen. Die Bereitstellung einer Barriere gegen die Durchdiffusion ermöglicht die Vorteile der Aufrechterhaltung einer genauen Schwellwertsteuerung in dem Kanal und vermeidet OTE-Probleme.
  • Unter Bezugnahme auf Fig. 6B ist ein die Konzentrationsdichte darstellender Graph gegen die Tiefe von Indium bzw. Bor gemäß der Ausführungsform der Fig. 6A dargestellt. Der Graph der Fig. 6B zeigt verschiedene Konzentrationsdichten von implantierten Ionen des p-Typs (Indium und Bor) in ein leitendes Gate 32 und oberhalb des Gate-Oxids 30. Indium- Ionen werden mit einer Konzentrationsspitzendichte in einer ersten Tiefe oberhalb des Gate-Oxids 30 und in der Kanalregion 36 dargestellt. Ionen vom p-Typ, wie etwa Bor-Ionen, werden in einem anschließenden Schritt in das leitende Gate implantiert, wie in Fig. 6A dargestellt, und erreichen eine Konzentrationsspitzendichte in einer zweiten Tiefe, welche flacher als die erste Tiefe ist. Die erste Tiefe ist mit D&sub1;, und die zweite Tiefe mit D&sub2; bezeichnet. Indiumarten können bis zu einer Tiefe implantiert werden, welche ausreicht, den sogenannten Verarmungseffekt bzw. Deplation- Effekt zu vermeiden. Nach Wärmezyklen erstrecken sich die Indium-Atome im wesentlichen über das Polysiliziumprofil und minimieren ungewünschte Gate-Kapazitäten, welche dem aktiven Bor oder ungewünschten Unreinheiten, welche anschließend in das Polysilizium eingebracht werden, zugeschrieben werden.
  • Der Fachmann wird unter Berücksichtigung dieser Offenbarung verstehen, daß davon ausgegangen wird, daß die vorliegende Erfindung einer MOS-Anwendung (NMOS und/oder PMOS) zugänglich ist, welche Implantationen vom p-Typ in Kanalregionen als Schwellwerteinstellung oder in leitende Gate-Regionen als Teil einer Source-/Drain-Implantation verwenden. Es sei ferner zu verstehen gegeben, daß die dargestellte und beschriebene Erfindung als zur Zeit bevorzugte Ausführungsform anzusehen ist. Verschiedene Abänderungen und Modifikationen können durchgeführt werden, ohne den Schutzbereich der Erfindung, wie er in den Ansprüchen angegeben ist, zu verlassen. Beispielsweise können Modifikationen bezüglich jedes beliebigen Verfahrensschrittes durchgeführt werden, was für einen Fachmann, welcher auf die vorliegende Offenbarung zurückgreifen kann, selbstverständlich ist, dies un ter der Voraussetzung, daß die Modifikationen die gleichen Ergebnisse, wie sie in den Ansprüchen dargelegt sind, erzielen. Die folgenden Ansprüche sind daher so zu interpretieren, daß sie sämtliche derartige Modifikationen und Änderungen umfassen.

Claims (6)

1. Verfahren zur Verminderung der Diffusion eines Dotierungsmaterials des P-Typs aus einem gemusterten Halbleiter- Gate-Leiter in eine darunterliegende Kanalregion (36), wobei das Verfahren die folgenden Schritte umfaßt:
- Bereitstellung eines Substrats (10) vom n-Typ-Halbleiter und einer ersten Schicht eines di-elektrischen Materials über eine obere Fläche des Substrats;
- Bereitstellung eines leitenden Materials über dem (das) di-elektrische(n) Material;
- Selektives Entfernen eines Abschnitts des leitenden Materials und des darunterliegenden di-elektrischen Materials zur Darstellung eines Source-Bereiches (34), eines Drain- Bereiches (34) und eines gemusterten, leitenden Gates (32) mit einer freiliegenden oberen Fläche und einer zu dem dielektrischen Material benachbarten unteren Fläche, wobei der Source-Bereich und der Drain-Bereich mittels eines Kanalregion (36), welche unter dem gemusterten, leitenden Gate (32) liegt, innerhalb des Substrates beabstandet sind;
- Implantieren von Indium in das leitende Gate (32) über die freiliegende Fläche bis zu einer Konzentrations- Spitzendichte in einer ersten Tiefe relativ zu der oberen Fläche des leitenden Gates (32);
- Implantieren eines Dotierungsmittels vom p-Typ in das leitende Gate (32) über die freiliegende Fläche bis zu einer Konzentrations-Spitzendichte in einer zweiten Tiefe relativ zu der oberen Fläche des leitenden Gates, wobei die zweite Tiefe flacher als die erste Tiefe ist, und wobei das Dotierungsmittel vom p-Typ Boron oder BF&sub2; aufweist.
2. Verfahren nach Anspruch 1, bei welchem der Schritt des Implantierens von Indium ferner das Implantieren von Indium in die Source- und Drain-Bereiche (34) bis zu einer Konzentrations-Spitzendichte in einer dritten Tiefe relativ zu der oberen Fläche des Substrates (10) umfaßt.
3. Verfahren nach Anspruch 2, bei welchem der Schritt des Implantierens von Dotierungsmittel vom p-Typ ein Implantieren von Boron in die Source- und Drain-Bereiche bis zu einer Konzentrations-Spitzendichte einer vierten Tiefe relativ zu der oberen Fläche des Substrates umfaßt, wobei die vierte Tiefe flacher als die dritte Tiefe ist.
4. Verfahren nach einem der Ansprüche 1, 2 oder 3, bei welchem das Halbleitersubstrat (10) vom n-Typ Silizium aufweist.
5. Verfahren nach einem der Ansprüche 1, 2, 3 oder 4, bei welchem das leitende Material polykristallines Silizium aufweist.
6. Verfahren nach einem der vorstehenden Ansprüche, bei welchem die erste und die zweite Tiefe flacher als die untere Fläche des leitenden Gates (32) sind.
DE69514307T 1994-10-11 1995-10-06 Verfahren zur Herstellung einer integrierten Schaltungsanordnung Expired - Lifetime DE69514307T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US32092494A 1994-10-11 1994-10-11

Publications (2)

Publication Number Publication Date
DE69514307D1 DE69514307D1 (de) 2000-02-10
DE69514307T2 true DE69514307T2 (de) 2000-08-10

Family

ID=23248430

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69514307T Expired - Lifetime DE69514307T2 (de) 1994-10-11 1995-10-06 Verfahren zur Herstellung einer integrierten Schaltungsanordnung

Country Status (6)

Country Link
US (1) US6331458B1 (de)
EP (1) EP0707345B1 (de)
JP (1) JP4260905B2 (de)
KR (1) KR960015811A (de)
AT (1) ATE188574T1 (de)
DE (1) DE69514307T2 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821147A (en) * 1995-12-11 1998-10-13 Lucent Technologies, Inc. Integrated circuit fabrication
WO1999035685A1 (en) * 1998-01-05 1999-07-15 Advanced Micro Devices, Inc. Integrated cmos transistor formation
US7091093B1 (en) * 1999-09-17 2006-08-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor device having a pocket dopant diffused layer
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP2002076332A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 絶縁ゲート型電界効果トランジスタ及びその製造方法
KR100387536B1 (ko) * 2000-10-18 2003-06-18 주식회사 루밴틱스 광학 접착제 수지 조성물 및 광학 접착제 수지의 제조방법
KR20020037459A (ko) * 2000-11-14 2002-05-22 박성수 각종 카드에 인쇄되는 uv향기 잉크의 조성물
US6885078B2 (en) * 2001-11-09 2005-04-26 Lsi Logic Corporation Circuit isolation utilizing MeV implantation
US7189606B2 (en) 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
KR100496551B1 (ko) * 2002-11-20 2005-06-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6734070B1 (en) * 2003-03-17 2004-05-11 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device with field-effect transistors having shallow source and drain junctions
US7071515B2 (en) * 2003-07-14 2006-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Narrow width effect improvement with photoresist plug process and STI corner ion implantation
US6949785B2 (en) * 2004-01-14 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Random access memory (RAM) capacitor in shallow trench isolation with improved electrical isolation to overlying gate electrodes
JP2006186261A (ja) * 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7645687B2 (en) * 2005-01-20 2010-01-12 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate variable work function gates for FUSI devices
KR100779395B1 (ko) * 2006-08-31 2007-11-23 동부일렉트로닉스 주식회사 반도체소자 및 그 제조방법
TWI418603B (zh) 2007-03-16 2013-12-11 Mitsubishi Gas Chemical Co 光穿透型電磁波屏蔽積層體及其製造方法、光穿透型電波吸收體，以及接著劑組成物
US8173503B2 (en) * 2009-02-23 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Fabrication of source/drain extensions with ultra-shallow junctions
JP5499780B2 (ja) * 2010-03-04 2014-05-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JPWO2011152404A1 (ja) 2010-06-01 2013-08-01 リケンテクノス株式会社 塗料および接着剤組成物、接着方法ならびに積層体
US10553494B2 (en) * 2016-11-29 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Breakdown resistant semiconductor apparatus and method of making same
JP6996858B2 (ja) * 2017-03-29 2022-01-17 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法
KR102694956B1 (ko) * 2022-12-28 2024-08-14 원광대학교산학협력단 유기 실란 커플링제를 포함하는 광경화형 점착제 조성물 및 이의 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3883372A (en) * 1973-07-11 1975-05-13 Westinghouse Electric Corp Method of making a planar graded channel MOS transistor
JPS5952849A (ja) * 1982-09-20 1984-03-27 Fujitsu Ltd 半導体装置の製造方法
JPS60224271A (ja) 1984-04-20 1985-11-08 Nec Corp 半導体装置およびその製造方法
US4746964A (en) 1986-08-28 1988-05-24 Fairchild Semiconductor Corporation Modification of properties of p-type dopants with other p-type dopants
US4851360A (en) * 1986-09-29 1989-07-25 Texas Instruments Incorporated NMOS source/drain doping with both P and As
US4835112A (en) 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
US5021851A (en) 1988-05-03 1991-06-04 Texas Instruments Incorporated NMOS source/drain doping with both P and As
US4889819A (en) * 1988-05-20 1989-12-26 International Business Machines Corporation Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate
JPH02291150A (ja) * 1989-04-28 1990-11-30 Hitachi Ltd 半導体装置
US5134447A (en) * 1989-09-22 1992-07-28 At&T Bell Laboratories Neutral impurities to increase lifetime of operation of semiconductor devices
US5296401A (en) * 1990-01-11 1994-03-22 Mitsubishi Denki Kabushiki Kaisha MIS device having p channel MOS device and n channel MOS device with LDD structure and manufacturing method thereof
US5320974A (en) * 1991-07-25 1994-06-14 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor transistor device by implanting punch through stoppers
US5266508A (en) * 1991-08-26 1993-11-30 Sharp Kabushiki Kaisha Process for manufacturing semiconductor device
US5344790A (en) * 1993-08-31 1994-09-06 Sgs-Thomson Microelectronics, Inc. Making integrated circuit transistor having drain junction offset

Also Published As

Publication number Publication date
KR960015811A (ko) 1996-05-22
JPH08250730A (ja) 1996-09-27
US6331458B1 (en) 2001-12-18
EP0707345B1 (de) 2000-01-05
DE69514307D1 (de) 2000-02-10
ATE188574T1 (de) 2000-01-15
EP0707345A1 (de) 1996-04-17
JP4260905B2 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
DE69514307T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102008064728B4 (de) Verfahren zum Herstellen eines siliziumbasierten Metalloxidhalbleiterbauelements
DE69221188T2 (de) Feldeffekttransistorstruktur und Verfahren zur Herstellung
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
US5793088A (en) Structure for controlling threshold voltage of MOSFET
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE69524276T2 (de) Resurf-laterale-DMOS-Bauelemente mit erweitertem Drain
DE69938381T2 (de) Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD)
DE10201864A1 (de) CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben
DE102009047313B4 (de) Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE19517002C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102010040064B4 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE68916182T2 (de) Halbleitereinrichtung, z.B. Feldeffekttransistor, und Verfahren zur Herstellung derselben.
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE112018005441B4 (de) Struktur und Verfahren zur Verringerung eines lateralen Reihenwiderstands für Transistoren
DE102010064287B4 (de) Verfahren zum zuverlässigen Einbetten von Metallsilizidkontaktgebieten in stark dotierte Drain- und Sourcegebiete durch eine Silizidstoppschicht und entsprechendes Halbleiterbauelement
DE69736971T2 (de) Herstellungsverfahren einer integrierten leistungsschaltungsanordnung
DE112005001048B4 (de) Halbleitervorrichtung mit einer Abstandsschicht, die mit langsamer diffundierenden Atomen dotiert ist als das Substrat, Verfahren zur Herstellung einer solchen Halbleitervorrichtung, Metalloxid-Halbleiter und Halbleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: HOESSLE PATENTANWAELTE PARTNERSCHAFT, 70173 STUTTG