TW426907B - Improved dishing resistance - Google Patents

Description

A7

"4 ^ 6 9 Q 五、發明説明（，） 本發明俗關於半導體之製造，更待定的是關於減少在 平面化過程中所産生之碟形。 (諳先閲讀背面之注意事項再填寫本頁) 發明背景： 在裝置製程中，絶緣層，半導體層，及導電層僳形成 於基Η上。在層上製作圖案以産生持徴及空間。特徴及 空間之特徵大小（F )的最小尺寸偽根據光蝕刻条統之解析 度。在恃激及空間上製作圖案以形成裝置，例如電晶體 ，電容，及電阻。這些裝置接著互相連接以逢成一所要 之電氣性能，進而産生一積體電路（1C)。 隨著愈來愈小之F而減少之待擻及空間，在待尠間之 更小間隔镇充介電材料變得愈來愈困難。為了強化間隔 填充，如硼磷矽酸玻璃（BPS6)之摻雜矽玻璃已被使用^ 摻雜之矽玻璃在请充間隔上是有效的，這是因為摻雜矽 玻璃有較低之熔點，使其在澱積後可以再流動。 傳統的BPSG僳由各種化學蒸氣澱積（CVD>技術來形成 。BPSG偽在約4Q[TC之低溫中澱積。澱積後，基Η被加 熱至一高溫以使玻璃軟化及流動。例如，在8Q(TC對BPSG 退火使得玻璃流動且填充特擻之間之間隔。 經於部屮"標"妁0工消贽合竹社印¥ 通常1C之不同區具有不同的圖形因子，而在裝置層之 基Η表面産生複雜的拓樸。圖形因子偽由圖形區及非圖形 區之比例所決定。例如在動態隨機存取記億體（DRAM)IC 之陣列區中，画形化之密度較支持或邏輯區之圈形密度 高。如此，在待戤之間之空間，以在陣列區中者較在支 -3 - 本紙张尺度適州中阄闷家標('NS ) Λ4现格U!〇X 297公嫠） 42 6 9 0 /五、發明説明（> ) 間在 了m 充樸 镇拓 然之 雖層 -置 璃装 玻或 酸 Η 的-基 之方 雜下 摻是 ， 即 窄’ 為形 者保 中當 區相 輯算 邏還 或， 持隔 光 磨 槭 機 學 化 由 傺 璃 0 玻 製酸 複矽 中之 璃雜 玻摻 酸 ， 矽後 雜積 摻澱 積在 0 的置 要裝 需的 是高 樸更 拓許 面允 表並 面置 平放 度之CH 高件以 。組在 面路樸 表電拓 面體的 平積雜 供的複 提多 ， 以更而 ,許然 光兌 。 磨便度 來以密 ϋ1·1 産 將 時 面 表 面 平 成 逹 成後 形其 中少 間減 空並 寬 ， 在度 璃面 玻平 酸之 矽面 之表 隹 SAih 雜蜜 摻影 -地 是利 的不 別形 特碟 更種 。此 難 。 困形 生碟 成 達 形 揲 之 少 較 以 間 期 Ρ Μ C 在 。要 度需 深 ， 點中 焦論 之討 程的 製述 刻上 蝕從 光 供 提 明 發 本 是 的 別 特 更 0 造 & 〇 之 充 置 填 裝 隔 於 間 關 之 ·.俗 構述明 结槪發 置明本 裝發 少 層至以 一 充層 第填二 供以第 提足成 ，於形 中積上 例澱層 施偽電 實層介 i I 一 在第第 〇 。在 度上著 面片接 平基 α 面之中 表樸度 之拓厚 良雜之 改複隔 後有間 光具窄 磨於一 第 。 供度 提面 由表 藉面 0 平 光之 磨後 抗光 為磨 更了 層良 1 改 第更 較 ， 層層 二光 第磨 ，抗 隔更 間為 寛作 充層 瑱二 間 充 填 璃 玻 酸0 雜 摻 ; 以 格中 單層 AM置 DR装 性在 明於 説用 一 示 示顯 :顯圖 述圖-b ._ a 簡 1 2 式第第 圖 程 製 3 統-傳3a 之.第 隔 碟 成 造 時 光 磨 在 其 及 0 之 性 明 説 1 例 施 實 i 之 明 發 本 據 根 示 顯 画 本紙张尺度遇州中阄囤家榡肀（（’奶）八4規格（210'/ 297公釐） (誚先間讀背面之注意事項再填寫本頁) 訂 -T, 7126 9 07 A7 ^濟部中戎標準局sac工消贽合竹私印來 五、發明说明 ( ) 程 » 用 於 減. 少 磨 光 造 成之碟 形 〇 本 發 明 之 詳 細 描 逑 ： 本 發 明 減 少 在 半 導 體製造 期 間 由 磨 光造成 之 碟形〇為 了 促 進 本 發 明 之 討 論 ，偽以 形 成 DR AM I c之μ 3容來描述。 然 而 * 本 發 明 之 範 圍 更廣且 應 用 於 半 導體製 造 中碟形造 成 問 題 之 情 形 〇 用 於 使用摻 雜 矽 酸 玻 璃作為 間 隔填充之 DR ΑΗ 0Κ3 早 格 及 傳 統 製 程 之摇述 偽 在 討 m 本發明 前 提供。 參 考 第 1 圖 > 顯 示 一傳统 溝 渠 電 容 DRAH 單 格 1 0 0。此 種 傳 統 溝 渠 電 容 DRAM 單格偽 描 述 於 9 例如， N e s b i t等所 著 之 ”具有自行調齊埋藏條之- -0 .6 Μ nf 2 5 6 Mb溝渠 DRAM βο 单 格 Π J 在 此 提 及 以 供 參考 口 α 早 格 陣 列 通常由 字 元線及位 元 線 互 相 連 接 以 形 成 D R A Μ 晶 片 〇 DR ΑΗ αα 単 格 1 0 0包含- -形成於基Μ 1 0 1 之溝渠 電 容160。溝 渠 通 常 傈 以 多 晶 矽 (多晶）1 6 1所填充， 其重摻雜了 η型摻 雜 劑 多 晶 用 作 電 容 之 一板， 被 稱 為 "儲存節點" ，以η型 摻 雜 劑 摻 雜 之 埋 m 板 165包圍了溝渠之低部分。 在上部分 中 ，溝渠偽- -減少寄生漏電之環1 68 0 節點介 電 163分離電 容 之 兩 板 〇 包 含 η 型 摻雜劑 之 埋 藏 井 1 7 0係提供用於連 接 陣 列 中 DK 單 格 之 埋藏板 〇 在 埋 藏 井之上 係 —Ρ井 1 7 3 » 提 供 用 來 減 少 垂 直 漏電。 I〕S AN 單 格 亦 包 含 電 晶體1 1 〇 電晶體包含- -閘極U 2及 源 極 1 1 3 及- -汲槿1 14擴 散 區 包 含 η Μ摻 雜 劑β電晶 體 至 電 容 之 連 接 偽 由 擴散區 1 ί 5達成 稱為’ 節 點擴散"。 閘 棰 堆 ίϊ * 亦 稱 為 ”字元線’ ， 通 常 包 含多晶 3 6 6及氮化 物 3 68 層， 或者層 係 一包含- 化物之 多 晶層，例 5 - 本紙张尺度通川中國1¾家樣肀（（’NS ) /\4規格（210X 297公t ) A7 B7 經"·部屮泱枕卑^6二消fr'e社印y &、4|5般9成)α ) I 如 鉬 (Μ oS i ) y 鉬 (Τ aS i X ) ,Μ 1 ( WS i、 ) * 鈦（TiSi X )或 1 1 鈷 (C oS i、 ), 覆 蓋 在 多 晶 層 上 以 減 少 字 元 線電阻。在 一 1 1 實 施 例1 中 1 多 晶 層 包 含 覆 蓋 多 晶 之 WS i > 氮化物襯墊 1 先 t 3 6 9覆蓋了閘極堆《及基片。 氮化物層3 6 8及氮化物襯 墊 讀 1 作 為 _- 蝕 刻 或 用 於 其 後 加 工 之 磨 光 停 止 層 背 ιέ 1 I 之 1 提 供 一 淺 溝 渠 隔 離 (ST I )1 80來 隔 離 DR AH 單格及其他 早 3. 意 1 # 1 格 或 裝 置 如 圔 所 示 J — 字 元 線 12 0俱形成於溝渠之上 項 1 且 m 由 ST I與之隔離。 字元線1 2 0 被 稱 為 "通過字元線” 〇 填 % 本 此 種 組 態 被 稱 為 折 叠 位 元 線 结 構 9 頁 、· 1 1 中 間 位 準 介 電 層 18 3像形成於字元線上。 一導電層， 代 1 i 表 ___. 字 元 線 ， % 形 成 於 中 間 位 準 介 電 層 之 上。在中間 位 1 1 準 介 電 層 中 提 供 一 位 元 線 接 觸 開 Ρ 18 6以使源極1 1 3與 字 1 訂 元 線 190接觸。 I 第 2 a -b 圖 顯 示 用 於 填 充 間 隔 且 具 有 較 少 之碟形。參 考 1 1 第 2 a 圖 > 顯 示 部 分 兀 成 I C結 構 1 0 0之橫切面。結構1 00 1 I % 形 成 於 半 導 體 基 Η 1 0 1上， 基Η 1 0 1 包 含 一砂晶圓。 基 1 I 片 可 能 包 含 結 構 層 堆 叠 〇 為 了 便 於 討 論 9 此種結構通 常 I 稱 為 基 片 〇 1 I 基 K 表 面 包 含 設 備 1 1 〇及2 1 2 y 由 間 隔 2 1 5及2 3Q分離 〇 1 ! 台 面 代 表 如 第 1 圖 所 示 之 電 晶 體 歴 閘 搔 堆 簦 。閘極堆》 % 1 I 由 在 基 Η 上 形 成 閘 極 堆 曼 並 使 用 傳 統 的 光 蝕刻及蝕刻 技 1 I 術 在 其 上 製 作 圖 案 而 形 成 0 1 i I C組 件 通 常 大 小 不 同 〇 因 此 * 台 商 及 活 性區之大小 亦 1 I 不 同 〇 如 所 述 J 台 面 2 1 0屬於較窄的--6 - -類 而台面2 U 則 1 1 1 1 1 1 本紙张尺度適川屮闺阀家標肀（C’NS ) Λ4^格（210X 297公漦） 經濟部中央標·ί-局月工消费合作社印製 Λ 7 Η 7 五、發明説明（^ ) 426907 較寛。再者，在台面之間之間隔的尺寸亦有不同。如圖 所示，間隔2 1 5較窄而間隔2 3 0較寛。然而活性台面及間 隔之實際大小並不重要。因為最好能裂造具有高组件密 度之I C结構，窄台面及間隔通常對應於約F，而寬種類則 對應於大於F之大小。 如BPS G之摻雜矽玻璃層25Q偽澱積於基Η表面上方，填 充間隔，由於BPSG之適應性，下方基片之拓樸亦反射於 B P S G層中。 參考第2b圖，摻雜之矽酸玻璃層偽由CMP平面化。 CMP使用台面上方作為磨光停止層來磨光矽酸玻璃層。 結果，摻雜之矽酸玻璃及台面上方乃為共同平面。然而 ，在寬間隔中産生摻雜矽酸玻璃層之過度腐蝕或碟形， 進而形成一凹入2 6 1。 根據本發明，提供具有改良之碟形阻抗之間隔填充層 。第3a-c圖顯示本發明之一實施例。參考第3a圖，顯示 了部分完成I C結構3 Q 0之横切面。I C結構偽一隨機存取 記憶體（RAM)IC,包含一動態隨機存取記億體（DRAM), — 同步DRAM(SDRAM),及一唯讀記億體（ROM)。其他1C包含 可程式化邏輯陣列（P L A s )，場程式化閘陣列（F P G A s ),應 用特定ICUSIC), DRAM—邏輯合併1C或其他種類之1C。 通常數個I C偽並聯地形成於晶圓上。在製程完成後，將 晶圓切割以分離I C成為晶片。然後將晶片封裝成為用於 消費産品之成品，消費産品包含電腦条統，行動電話， „ rj _ 本紙ίίί尺度適州中阐國家行:準（CNS )以叱格（) 奸水 訂 (誚先閱讀背而之注意事項再填寫本頁) A 7 Η" 經濟部中央標革局只工消费合作社印5i 五、發明説明（ y ) 1 :ί 426907 1 I 個 人 數 位 肋 理 > 及 其 他 電 子 産 品 〇 然 而 5 本 發 明 偽 描 述 I 1 於 形 成 IC之情 況 下 J 以 利 了 解 J 再 者 > I C可以 是 在 製 程 I I 之 任 . 階 段 中 〇 4 1 I 在 半 導 am 體 基 片 1 0 1上形成結構3 0 0 〇 在 一 實 施 例 中 基 先 閱 -i舍 1 1 Η 101包含- -砂晶圓。 其他基片包含， 例如砷化鎵 ϊ 鍺 j 背 而 1 I 絶 m 矽 (S 0 I ), 玻璃或其他材料皆為有用。 基Μ , 例如， 之 1 I 意. | 可 以 曰 疋 以 預 設 導 電 性 之 摻 雜 劑 來 輕 摻 雜 或 重 摻 雜 1 以 逢 項 1 I 再 1 成 所 要 之 電 氣 特 性 〇 填 寫 本 裝 如 圖 所 示 基 Μ 包 含 由 窄 及 寛 間 隔 3 1 5及3 30隔開 之 窄 π t 及 寬 台 面 3 1 0及 3 12 〇 第 一 層 介 電 材料351係置放於基片表面 1 1 〇 第 一 介 電 層 之 厚 度 足 以 填 充 窄 間 隔 3 1 5 0 因為窄間隔 1 I 通 常 為 F , 所 以 在 - 實 施 例 中 第 -- 介 電 層 之 厚 度 至 少 為 1/2 I 1 F〇 第- -介電層之厚度在寛間隔中乃是少於台面之高度H。 1 丁 1 第 ___^ 介 電 層 包 含 摻 雜 矽 酸 玻 璃 7 例 如 B P S G Ϊ 以 提 供 適 1 [ 當 的 窄 結 構 之 镇 充 〇 其 他 摻 雜 之 矽 酸 玻 璃 j 如 BS G或是 1 1 其 他 具 有 良 好 的 間 隔 填 充 特 性 者 » 皆 為 有 用 t> 摻 雜 之 矽 1 1 酸 玻 璃 有 利 地 具 有 較 未 摻 雜 之 矽 酸 玻 璃 低 之 熔 點 使 得 ·· 4 I 能 夠 以 較 低 之 熱 用 量 來 填 充 窄 間 隔 〇 使 用 各 種 已 知 C VD 1 1 技 Λ1：- m 來 澱 積 各 種 摻 雜 之 % 酸 玻 璃 〇 通 常 m 由 CVD來澱積 1 I 摻 雜 之 矽 酸 玻 璃 且 在 一 夠 高 之 溫 度 中 對 其 施 行 退 火 以 便 1 I 使 其 流 動 進 而 填 充 台 面 之 間 之 間 隔 0 1 i 摻 雜 之 矽 酸 玻 璃 之 摻 雜 濃 度 影 m 其 熔 度 〇 摻 雜 劑 濃 度 | 愈 高 * 玻 璃 之 熔 化 溫 度 愈 低 » 而 摻 雜 劑 濃 度 愈 低 玻 璃 之 1 1 熔 化 溫 度 則 愈 高 〇 通 常 > 選 擇 摻 雜 矽 酸 玻 璃 之 摻 雜 劑 濃 1 1 度 以 便 有 效 地 在 熱 用 量 範 圍 8 " 内 填 充 窄 間 隔 〇 然 而 當 1 1 1 1 本纸张尺度適用中因_家彳:?:苹（〇阳）八心义枯（210/2^?:,>坫） Λ 7

摻雜劑濃度過高時，摻雜劑趨於析出並形成大的酸晶髏。 在一宵施例中，第一摻雜矽酸玻璃層包含BPSG。BPSG 之摻雜劑濃度最好低於造成表面晶體形成之濃度。在一 實施例中，B及P之摻雜劑濃度偽低於約1 1 w t笔。 第二介電層352係澱積於第一介電層之上》第二介電層之 厚度偽足以完全填充寛間隔使得在其後之磨光步驟後能 在介電層及台面上方之間産生一平面表面。第二介電層 只有較第一介電層為低之CMP速率。第二介電層刖較第一 介電層對CMP更有抗力以減少碟形之發生。在第一及第二 層之間之磨光選澤性偽大於1:1,且在減少碟形上亦為有 用。選擇性最好是3 : 1。假使選擇性過高，則可在寬間隔 中産生一反相碟形效應（即是提高寛空間）。在一實施例 中，第二介電層包含例如TEOS之未摻雜矽酸玻璃。 如已知，CMP之速率傜依據摻雜之矽酸玻璃層之摻雜劑 濃度，降低摻雜之矽酸玻璃之濃度降低其CMP速率。在另 一實施例中，第二介電層包含一具有較第一介電層之摻 雜劑濃度為低之摻雜之矽酸玻璃，例如，假使第一介電 層包含B P S G ,則P S G係用作第二介電層。抵要第二介電 層較第一介電層更有阻力，即可增進碟形阻力。 參考第3b圖，晶圓表面偽由CHP磨光。CMP俗針對台面 之上表面。台面之上面則是由例如，氮化物所覆蓋。如 此，C Μ P偽針對氮化物，將其當作是一磨光停止處。由 於台面所産生之拓樸，第二介電層之升高部分370首先 由CHP觸及。結果，CHP首先曝露在區370中之第一介電， -9 - 本紙乐尺度適用中國闽家標隼（CNS ) Λ4ΰί牯（21ϋχ·2π公筇） 『尤閱請背而之注意事項再填寫本頁 裝 訂 經斌部中次標準局Η工消费合作杜印製 Λ ίΓ

五(，?發f f㈣G 同時使第二介電層仍覆蓋寛間隔3 3 (}。如圖所示，在此 階段之CMP産生具有第一及第二介電層35]及352之上表 面之平面表而。 参考第3c_，CMP繼續進行。因爲第二介電層352具有較第 一介電層351爲低之CMP速率，所以第一介電層351較第二介電層 更快被移除。如所見，較為抗CMP之第二介電層用來減少 或避免碟形在寬間隔33Q中發生，同時將介電層磨光下降 至蝕刻停止層（台面上面）。 雖然本發明已由各實施例來顯示及描述，然而本領域 之技蕤人士將知可以在不偏離本發明之範圍下改變及菱 化實施例。因此本發明之範圍並不限於上述之描述中而 是由所附之申請專利範圍來界定。 訃1閱讀背而之注意事項再填艿本頁 装. 訂 經漭部中决標:?局只工消费合作社印" -10- A' ΙΓ 黎考符號説明 100.........D R Α Μ 單格 1 0 1.........基片 160.........溝渠電容 1 8 1.........多晶矽 1 6 5.........埋藏板 1 6 8.........環 163.........節點介電 170.........埋藏井 173.........Ρ型井 no.........電晶體 112 .........閘極 ' 113 .........源極 114 .........汲極 125.........擴散區 3 6 6 .........多晶層 3 6 8 .........氮化物層 3 6 9 .........氮化物内襯 180.........淺溝渠隔離 經濟部中央標準局只二消资合作社印^ ---------^-- (兑先閱讀背而之注意事項再填寫本頁) 12 0.........字元線 ].8 9.........中間位準介電層 18S.........位元線接觸開口 1 1 3.........源極 19 0.........位元線 -1 1 - 本紙張尺度適用中國闽孓栉卑（CNS ) Λ4π估（ Λ"

IP 五、發明説明（、。） 426907 2 1 5 / 2 3 0 ......間隔 2 10/212......台面 2 5 0 ..........摻雜之矽酸玻璃層 26 1..........凹入 310..........窄台面 3 12..........寛台面 3 15..........窄間隔 3 3 0 ..........寬間隔 351..........第一介電層 3 5 2 ..........第二介電層 -先間讀背而之注念事項#填寫本頁 裝_

、1T 經濟部中夾標準灼Μ工消贽合作杜印奴 _____ 本紙张尺度適用中國國家彳:丨:窣（CNS ) AW匕格（2丨0X2叼公片）

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 申請專利範圍 426907 第87 1 16259號「改良之碟形防止方法」專利案 (89年3月18日修正) Λ申請專利範園： 1. 一種用於在磨光後提供一改良平面表面之方法*包含 提供一具有複雜拓樸之基片，其中該拓樸含有由窄 間隔及寬間隔所分隔之形貌特徴，其中該形貌特徴之 頂部表面作用爲磨光阻断物： 在該基片上形成一第一層，該基片含有摻雜之矽酸 鹽玻墒： 加熱熔化該摻雜之矽酸鹽玻璃以充塡該等窄間隔而 非寬間隔，其中該等窄間隔之充塡會產生實質平面表 面於該等窄間隔之上及產生由該等窄間隔所分 貌特徴； 共形地在該基片上形成一第二層以充塡該等 隔，其中該第二層含有比該第一層更低的磨光率” 磨光該基片之表面以產生具有該形貌特徵之頂部*15 平面表面，其中該第二層減少了在寬間隔中之碟形。 一種用於在化學機械磨光（CMP)後改良基片表面平坦 度之方法，該方法包含： 提供一具有窄縫隙及寬縫隙於其上之基片，該寬縫 隙係比該窄縫隙更寬： 共形地沈積一第一電介質層於該基片上’該第一電 本紙張尺度逋用中國國家梂準（CNS ) Α4規格（2丨〇><297公羞） ---------七II (請先聞讀背面之注意事項再填寫本頁) %? 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 426907 介質層係由含有摻雜之矽酸鹽玻璃之第一電介質材料 所形成： 加熱熔化該摻雜之矽酸鹽玻璃以充塡該窄縫隙而無 需完全地充塡該寬縫隙，及形成實質地平面表面於該 窄縫隙之上： 共形地沈積由一第二儷介質材料所形成之第二電介 質層於該第一電介質層之上，該第二電介質材料比該 第一電介質材料更阻抗性於該CMP，該第二電介質層 係設置來充塡該寬縫隙；以及 利用該CMP來平面化該基片之上方表面•在平面化 之後該平面化會留下若干該第二電介質層於該寬縫隙 中以減少碟形於其中及改良該基片表面平坦度。 3. 如申請専利範圍第2項之方法，其中該第一電介質餍 之厚度至少相等於該窄縫隙4的寬度。 4. 如申請專利範圍第2項之方法，其中該摻雜之矽酸鹽 玻璃含有摻雜之硼磷矽酸鼸玻璃（BPSG)。 5. 如申請專利範圍第4項之方法，其中該摻雜之BPSG具 有小於11重量百分比之硼及磷的摻雜物濃度。 6. 如申請專利範圍第4項之方法，其中該第二電介質材 料係磷摻雜之矽酸鹽玻璃（PSG)。 7. 如申請專利範圔第2項之方法，其中選擇性地在該第 二電介質材料與該第一電介質材料間之磨光係3:1 * 8. 如申請專利範圍第2項之方法，其中該第一電介質材 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） ---------^------ir------Μ (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 42690 7 (請先閲讀背面之注意事項再填寫本頁) 料係一第一摻雜之矽酸鹽玻璃，其中該第二摻雜之矽 酸鹽玻璃中之摻雜物濃度小於該第一摻雜之.砂酸鹽玻 璃中之摻雜物濃度。 9.如申請專利範圍第2項之方法，其中該宽縫陳與該窄 縫隙係配置於使用來製造動態隨機存取記憶體（DRAM) 電路之形貌特徵之間。 10. —種基片，其中具有複數之電介質層，該等複數之電 介質層係建構在利用化學機械磨光（CMP)予以平面化 之後改良表面平坦度，該基片包含： 一窄縫隙，毗鄰於一第一平台： 一寬縫隙，毗鄰於一第二平台，該寬縫隙比該窄縫 隙更寬，該第二平台具有實質相同於該第一平台之高 度： 一第一電介質層，配置於該窄縫隙與該寬縫隙之中 ，該第一電介質層係由一第一電介質材料所形成且充 塡該窄縫隙到至少該第一平台之高度，該第一電介質 層充塡該寬縫隙到低於該第二平台之高度： 經濟部智悉財產局員工消費合作社印製 一第二電介質層’配置在該第一電介質層之上，該 第二電介質層係由一第二電介質材料所形成，該第二 電介質材料比該第一電介質材料更阻抗性於該CMP， 該第二電介質層充塡該寬縫隙到至少該第二平台之高 度，其中該第二寬縫隙中之該第二電介質材料之存在 可降低該寬縫隙中之碟形及改良該表面平坦度於當利 本紙張尺度逋用t國國家標準（CNS ) A4说格（210X297公釐） A8 B8 C8 D8 今，申請專利範圍 4 2 6 s 〇 7 用該CMP向下穿過該第二電介質層及該第一電介質朝 向該第二平台頂部而平面化該基板時* (請先閲讀背面之注意事項再填寫本頁) 11. 如申請専利範圍第10項之基片，其中該第一電介質層 之厚度至少爲hF，該F代表該窄縫隙之寬度。 12. 如申請專利範圍第1〇項之基片，其中該第一電介質材 料係摻雜之硒磷矽酸鹽玻璃（BPSG )。 13. 如申請專利範圍第12項之基其中該摻雜之BPSG 具有小於11重量百分比之硼;^ jig的摻雜物濃度* 14. 如申請專利範圍第12項之基片其中該第二電介質 材料係磷摻雜之矽酸鹽玻璃（ 15. 如申請專利範圍第1〇項之基片中選擇性地在該第 二電介質材料與該第一電介質材料間之磨光係3:1。 16. 如申請專利範圍第12項之基片，其中該第一電介質材 料係一第一摻雜之矽酸鹽玻璃，該第二電介質材料係 —第二摻雜之矽酸鹽玻璃，該第二摻雜之矽酸鹽玻璃 中之摻雜物濃度小於該第一摻雜之矽酸鹽玻璃中之 摻雜物濃度。 經濟部智慧財產局員工消費合作社印製 17. 如申請專利範圍第10項之基片I其中該寬縫隙與該窄 縫隙表示採用來製造動態隨機存取記憶體（DRAM)電 路之特徴》 18. 如申請專利範圍第1〇項之基片，其中該第一平台與該 第二平台係加蒹有氮化物餍，該氮化物層扮演用於該 CMP之磨光阻斷物。 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） B8 C8 D8 六纟申請專利範圍 卜 4 2 6 9 0 7 19. 一種用於動態隨機存取記憶體（DRAM )積體電路製造 中在化學磨光一基板後改良基板表面平坦度之方法 ，該方法包含： 提供一具有窄縫隙及寬縫隙於其上之基片，該宽縫 隙係比窄縫隙更寬，該窄縫隙係配置於諸第一平台之 間，該寬縫隙係配置於該等第一平台之一與一第二平 台之間，該第一平台之高度係實質地相符於該第二平 台之高度，其中該第一與第二平台之頂部表面作用爲 磨光阻斷物； 共形地沈積一由第一電介質材料所形成之第一電 介質層，該第一電介質材料含有摻雜之矽酸鹽玻璃； 加熱熔化該等一電介質材料以充塡該窄縫隙到至 少該第一平台之高度而無需充塡該寬縫隙到該第二 平台之高度*及產生平面表面於該窄縫隙與第一平台 之上； 共形地沈積一由第二電介質材料所形成之第二電 介質層於該第一電介質層之上，該第二電介質材料係 比該第一電介質材料更阻抗性於該CMP，該第二電介 質層係設置來充塡該寬縫隙到至少該第二平台之該 高度；以及 利用該CMP來平面化該基片之上方表面，在平面化 之後該平面化會留下若干該第二電介質層於該寬縫 隙中以減少碟形於其中及改良該基片表面平坦度。 本紙張尺度適用中困國家標率（CNS ) A4規格（21〇><297公羞） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印艇 六、申請專利範圍 426907 20.如申請專利範臞第19項之方法，其中該第一電介質材 料係摻雜之拥磷矽酸鹽玻璃（BPSG)。 (請先聞讀背面之注意事項再填寫本頁) 21. 如申諦專利範困第19項之方法，其中該第二電介質材 料係第二摻雜之矽酸鹽玻墒，該第二摻雜之矽酸鹽玻 璃中之摻雜物濃度小於該第一電介質層中之摻雜物 濃度。 22. —種在積體電路製造中用於拋光之方法，包含： 提供一具有部分地形成積艟電路之基片，該基片含 有一配置於諸第一面貌特撤間之窄間隔及一配»於 諸第二面貌特徴間之寬間隔： 彤成第一層於該基片上，該第一層含有摻雜之矽酸 鼸玻璃； 加熱熔化該摻雜之矽酸鹽玻璃以充塡該等窄間隔 而無需充塡該等寬間隔，其中加熱熔化該摻雜之矽酸 鹽玻璃會產生實質平面表面於該等窄間隔與該等第 一面貌特徴之上；以及 經濟部智慧財產局員工消費合作社印製 沈積第二層於該基片上，其中該第二層共形地覆蓋 該基片以充塡該宽間隔，該第二層含有一第二材料， 該第二材料具有比該第一層更低的磨光率；以及 磨光該基片，其中沈稹在該宽間隔之該第二層會減 少碟形於其中及改良該基片表面平坦度。 23. 如申請專利範圍第22項之方法，其中該摻雜之矽酸鹽 玻璃含有BSG。 • 6- 本紙張尺度逋用中國國家揉準（CNS ) Α4規格（210Χ297公釐）