JP5184474B2 - 自己整合両面垂直mimコンデンサ - Google Patents

自己整合両面垂直mimコンデンサ Download PDF

Info

Publication number
JP5184474B2
JP5184474B2 JP2009212199A JP2009212199A JP5184474B2 JP 5184474 B2 JP5184474 B2 JP 5184474B2 JP 2009212199 A JP2009212199 A JP 2009212199A JP 2009212199 A JP2009212199 A JP 2009212199A JP 5184474 B2 JP5184474 B2 JP 5184474B2
Authority
JP
Japan
Prior art keywords
conductive
capacitor
line
insulating layer
conductive line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009212199A
Other languages
English (en)
Other versions
JP2010045378A (ja
Inventor
ニング,エックス.,ジェイ.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2010045378A publication Critical patent/JP2010045378A/ja
Application granted granted Critical
Publication of JP5184474B2 publication Critical patent/JP5184474B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Description

発明の詳細な説明
(技術分野)
本発明は一般には半導体装置の製造に関し、より詳細には金属−絶縁体−金属(MIM)コンデンサに関する。
(発明の背景)
半導体は、例えばラジオ、テレビ及びパーソナルコンピュータ装置を含む、電子的な応用のための集積回路に幅広く使用される。そのような集積回路は一般に、単一の結晶シリコンに製造される複合のトランジスタを含む。それは、単一の半導体製品における多数の半導体装置に共通である。多くの集積回路はいま、複合レベルの接続用金属被覆化を含む。
半導体の製造工程フローは、一般に、フロント・エンド・オブ・ライン(FEOL)とバック・エンド・オブ・ライン(BEOL)の二つの期間に関連する。FEOLではより高温の工程が行われ、その間、不純物注入、拡散、及びトランジスタのような能動素子の形成が起こる。BEOLではより低温の工程が起こり、それは一般に第1の金属被覆層が形成されたときに開始する。BEOLの間には所定のサーマルバジェットがあり、金属が誘電体に拡散するのを防ぎ、金属被覆層が流れるのを阻止し、それは空洞を引き起こし、装置の故障の結果となりうる。半導体ウェハを、例えば400℃を超えるような高温にさらすと、不純物があちこち動き回ることが可能になる。
長年の間、アルミニウムは、半導体装置の接続層を備える伝導材料に使用されてきた。通常、少量の銅とシリコンを含むアルミニウム合金が使用される。例えば、先行技術のアルミニウム伝導性合金は、アルミニウムが周囲のシリコンに拡散しないように2%のシリコンを備え、そして、エレクトロマイグレーションを制御しジュール熱に応じた破損を導くために1%の銅を備えてもよい。
半導体産業界は、継続的に、集積回路に配置される半導体装置の寸法を小さくし、速度を増加させようと努めている。速度を向上させるために、半導体産業界は金属被覆層についてアルミニウムから銅に変更している。銅はアルミニウムに比べると低い抵抗を有するため、伝導材料として使用されると結果的により速い電流供給能力を有する。産業界はまた、半導体装置の全体寸法を減少させるため、伝導線とさまざまな金属被覆層との間の絶縁体として、低誘電体定数(K)の材料を使用することに向かっている。
金属被覆層のために銅を材料として使用することは、さまざまな理由により問題を生ずる。金属被覆層に銅を使用する一つの問題は、MIMコンデンサの製造にある。いったん金属被覆層が適用されると、銅が使用されるとき、半導体ウェハは400℃周辺より高い温度にさらされることが出来ない。なぜなら、この温度より高いと銅が損傷を受けるからである。
MIMコンデンサ(MIMcaps)は、混成信号アナログ製品のようなさまざまな半導体装置に電荷を蓄えるために使用される。MIMコンデンサは一般に、例えば、ダイナミックランダムアクセスメモリ(DRAM)に使用されるディープトレンチメモリコンデンサより低い静電容量を大量を必要とする。MIMコンデンサは、例えば、1fF/μの静電容量要求を有してもよい。
先行技術のMIMコンデンサは、半導体ウェハの最初の又はそれに続く水平金属被覆層に底部容量性板を形成することによって、BEOLで製造される。二番目のマスク、パターンそしてエッチステップは、上部容量性板を形成するのに必要である。その代わりに、MIMコンデンサは、それぞれの板が分離したパターンとエッチレベルを必要とする形で、追加の水平層のBEOLの水平金属被覆層の間に形成される。
図1は、絶縁層14内に形成された底板16を有する、先行技術の水平MIMコンデンサを示す。この底板は、示されない基板及び他の能動素子を含んでも良い母材12上に形成される。コンデンサ誘電体18は底部コンデンサ板16及び絶縁層14上に蒸着される。上部コンデンサ板20はコンデンサ誘電体18上に蒸着される。
水平MIMコンデンサ10は、半導体ウェハの多量の表面領域を必要とする。示されたMIMコンデンサ10は、チップの大きな領域を覆うウェハに平行に位置した巨大な平らなコンデンサであり、高い領域効率を提供しない。さらに、水平MIMコンデンサ10を製造することは、底16及び上板20を製造するために、二つ以上の金属被覆層を必要とする。
(発明の要約)
これらの問題は、一般に、本発明により解決されるか又は回避される。本発明は、半導体ウェハ内の単一絶縁層内に形成される垂直MIMコンデンサとして技術上の利点を達成する。
開示されているのは、MIMコンデンサの製造方法であり、この方法は、絶縁層を形成する工程と、この絶縁層の上板内に少なくとも一つの第1伝導線を形成する工程と、この絶縁層内の第1伝導線に隣接する少なくとも一つのトレンチを形成する工程とを備える。コンデンサ誘電体がこの絶縁層、トレンチ、及び第1伝導線上に蒸着され、そしてこのトレンチは伝導材料で充填され第2伝導線を形成する。
また、開示されているのは、絶縁層と、この絶縁層の上板内に形成された少なくとも1つの第1伝導線と、この絶縁層の上板内の第1伝導線の直近に蒸着された少なくとも1つの第2伝導線と、少なくとも前記した第1伝導線及び第2の直近伝導線の間に蒸着されたコンデンサ誘電体とを備えるMIMコンデンサである。
さらに開示されているのは、基板上に蒸着された絶縁層と、この絶縁層内に形成された複数の伝導性金属線と、この伝導性金属線の二つは垂直MIMコンデンサの板を備える、前記した伝導性金属線の間に蒸着されたコンデンサ誘電体とを備えるMIMコンデンサである。
この発明の利点は、ウェハ領域を先行技術の水平MIMコンデンサより効率的に利用する、垂直MIMコンデンサを提供することを含む。記述された垂直MIMコンデンサは、例えば、同一の静電容量を生成する水平MIMコンデンサよりも五倍以上小さい。一つのマスクレベルのみが必要であり、その構造は自己整合であり、光学リソグラフィ臨界次元及びオーバーレイ耐性を緩和する。この垂直MIMコンデンサは、金属被覆層にある金属リードとして、同じ層間誘電体に形成されてもよい。この伝導線の深さは、誘電体領域効率を増加させるために、層間誘電体の厚さと同一であってよい。誘電体キャップ層は、実質的に蒸着された伝導材料を除去するためのCMP又はエッチストップとして役立ってもよい。この垂直MIMコンデンサのコンデンサ誘電体はまた、コンデンサ板を充填するために使用される金属の伝導線として役立っても良い。垂直両面MIMコンデンサ及びくし型コンデンサは、本発明に従って製造されてもよい。
(図面の簡単な説明)
本発明の上述した特徴は、添付図面に関連した次の記述を考慮することによってさらに明確に理解されるだろう。
図1は誘電体をウェハに平行に挟持する二つの金属板を有する先行技術である水平MIMコンデンサの断面図を図示する。
図2〜図6は製造はさまざまな段階における本発明の1実施形態の断面図を示す。
図7は図6に示す垂直MIMコンデンサの一部分の概略図を示す。
図8は図6に図示される両面垂直MIMコンデンサの一部分の概略図を示す。
図9は同じ層内に走るエッチによって同時に接続しているさまざまな伝導線とともに、図6に示す垂直MIMコンデンサ構造を有する半導体ウェハの平面図及び関連する概略図を図示する
図10はくし型コンデンサ構造を有する本発明の垂直MIMコンデンサ発明の1実施形態の断面図及び概念的表現を図示し、そして、
図11は図10に示す垂直MIMコンデンサくし型コンデンサ構造の平面図を示す。
異なる図面において対応する数字や記号は、指摘されない限り対応する部分を示している。図面は好ましい実施形態の関連した側面を明確に図示するように描かれており、必ずしも一定の比例に合致させて描かれていない。
(好ましい実施形態の詳細な説明)
本発明の好ましい実施形態は、本垂直MIMコンデンサのいくつかの利点の議論に従って記述されるだろう。
図2〜図6は製造のさまざまな段階における、本発明の第1の実施形態の断面図を示す。半導体ウェハ100は、図2に示される母材112を含み、この母材は例えば絶縁層によって覆われるシリコンまたは他の半導体材料を備える半導体基板を含んでもよい。母材112はまた、FEOLに形成される図示しない他の能動素子又は回路を含んでも良い。
絶縁層122は、母材112上に蒸着される。図示しないが、絶縁層122は好ましくは、金属被覆層にある伝導リードが内部に形成される層間誘電体(ILD)層を備える。絶縁層122は好ましくは、二酸化シリコン(SiO)を備え、その代わりに例えば低誘電体定数材料又は高い誘電体定数材料のような、他の誘電体材料を備えてもよい。
絶縁層122はパターン形成され、エッチングされ、伝導材料で充填され、第1伝導線124を形成する。第1伝導線124の伝導材料は好ましくは銅のような金属を備え、その代わりに例えばアルミニウム、タングステン、及び他の伝導材料及びそれらの組み合わせを備えてもよい。パターン形成及び充填工程は、例えば、単一ダマスカス又は二重ダマスカス工程を備えてもよい。第1伝導線124の深さは、ウェハ100の他の金属被覆化線と同一であってよく、又は、第1伝導線124の深さはバイア及び配線の全体の厚み、例えば絶縁層122の全体の厚みと同一であってよい。第1伝導線124は好ましくは十分な距離によって空間的に離れ、引き続く段階で形成される(図6の)第2伝導線136の形成を許す。このことはさらにここで記述される。
任意の誘電体キャップ層126は絶縁層122及び第1伝導線124上に蒸着される。キャップ層126は好ましくは保護的材料の薄い層を備え、続いて蒸着される絶縁層への第1伝導線に使用される金属の拡散を防ぐ。例えば、第1伝導線124の誘電体材料に銅が使用されるなら、銅は、キャップ層126が使用されない限り、アンダーレイ誘電体及びオーバーレイ誘電体内に拡散する傾向がある。第1伝導線124が銅を備えるとき、好ましくは、キャップ層126は第1伝導線124の酸化を避けるために、酸化物を備えない材料を備える。キャップ層126は例えばSiのような窒化物を備えてもよい。ここでxとyは、1またはそれ以上の整数である。また、図示しないが、好ましくは、半導体ウェハの金属被覆層内にある金属伝導線は、第1伝導線124の形成と同時に形成される。
図3に示されるように、フォトレジスト128はキャップ層126を覆うために適用される。フォトレジスト128は一般に有機ポリマーを備える。図示しないが、露光マスクは、フォトレジスト128をパターン形成して、形、大きさ、及び二番目のセットの伝導線のための位置を定義するために使用される。それはここでさらに記述される。このマスクの臨界次元(CD)は、例えば、最小基本原則の三倍であり、オーバーレイは臨界でない。なぜなら、第2の組の伝導線の幅が臨界で無いからだ。ウェハ100は、ポジ型又はネガ型露光工程を使用して例えばUV光に露光され、フォトレジスト128の望まない部分を除去するために現像され、絶縁層122の部分上に位置するフォトレジスト部分128を有する図3に示す構造を残す。
図4に示すように、ウェハ100はエッチングされ、第1伝導線124に近接するトレンチ130を生成する。絶縁層122にある誘電体材料の領域132は、示されるように、いくつかの第1伝導線124の間に位置し続けてもよい。任意のキャップ層126は、領域132にある残存絶縁層の上に残存してもよく、また、第1伝導線124の上に残存してもよい。
トレンチ130を形成するエッチ工程は、例えば、反応性イオンエッチ(RIE)工程を備えてもよい。好ましくは、トレンチ130は第1伝導線124と略同一の深さを有する。RIEエッチ工程は第1伝導線124に使用される材料に選択的であるため、第1伝導線124はエッチ工程の間、実質的に影響を受けない。それゆえ、この段階でのオーバーレイは臨界でなく、構造は第1伝導線124に対して自己整合である。構造が自己整合であるため、基本原則の特性よりも小さいことは形成されてもよい。第1伝導線124は、図4に示すように、フォトレジストの剥離及び洗浄の後、いずれかの側にあるトレンチ130周辺で起立したままである。
コンデンサ誘電体134は、第1伝導線124、第1伝導線124とトレンチ130の間に残存する誘電体材料の領域132、及びトレンチ130上に蒸着される。コンデンサ誘電体134は、好ましくは、例えばプラズマ化学気相成長法(PECVD)によって蒸着されるSi又はSiCを含む薄膜のような誘電体を蒸着する。好ましくは、コンデンサ誘電体134は、例えば厚さ200〜700オングストロームのように比較的薄く、等角である。コンデンサ誘電体134は垂直MIMコンデンサ板の間にあるコンデンサ誘電体を備え、また、本発明に関連した実質的に蒸着されたコンデンサ誘電体のためのキャップ層として役立つ。
図5に示されるように、伝導材料136はコンデンサ誘電体134上に蒸着される。伝導材料136は金属のようなどのような伝導材料を備えてもよく、好ましくはCVD W又はCVD Alを備える。その代わりに、伝導材料136はPVD(物理蒸着)、CVD又は板化によって蒸着されるTiN、Ti、TaN,TiW,Cu,Si又はそれらのさまざまな組み合わせを備える。
過剰の伝導材料136は例えば化学機械的研磨(CMP)又は他のエッチ工程によってウェハ100の表面から除去され、第2伝導線136をトレンチ130に残存したままにしておく。キャップ層126は第2伝導線136の除去のためのエッチ又はCMPストップ層として役立っても良い。
図6は、垂直MIMコンデンサ構造144を図示し、この構造は本発明の1実施形態に従って形成される複数の垂直MIMコンデンサa−b(140)、c−d−e(142)及びf−g及びその他を備える。例えば、”a”で示される第1伝導線124及び”b”で示される第2伝導線136は、コンデンサ誘電体134の垂直部137を挟持する二つの容量性板を備え、垂直MIMコンデンサ140を形成する。垂直MIMコンデンサ140の概念的表現は図7に示されている。複数の他の垂直MIMコンデンサ140は”f−g”に示される垂直MIMコンデンサのような単一絶縁層122内に形成されてもよい。
図6を再び参照すると、”c−d−e”で示される金属板の第1及び第2伝導線124及び136は、互いの垂直側に沿って位置され、両面コンデンサ142を形成してもよい。この両面垂直MIMコンデンサ142の概念的表現は図8に示されている。複数の他の両面垂直MIMコンデンサ142は単一絶縁層122内に形成されてもよい。
図9の平面図で示されるように、伝導線124は同一の伝導層内で、伝導性エッチ線152によって連結されても良い。同様に、伝導線136は同一伝導層内で、伝導性エッチ線154によって連結されても良い。エッチ線152及び154は、パッド156及び158にそれぞれ接続してもよい。パッド156及び158は、例えば、パッド156/158の上又は下にあるバイアスによって続いて又は以前に蒸着された金属被覆層に電気的に接続しても良い。図9におけるノード160と162を横切った146における概念的表現に示されるように、接続している伝導線124及び線136は本質的には同時に、さまざまな垂直MIMコンデンサを同時に平行に接続する。平行コンデンサが加わるため、垂直MIMコンデンサを平行に接続することは、図9に示される垂直MIMコンデンサ装置144全体の静電容量を増加させる。
図10には、本発明のもう一つの好ましい実施形態が示されている。交互する容量性板224/236は、それらの間にコンデンサ誘電体234の垂直部があるように形成されている。この実施形態では、露光パターンは二つ以上の伝導線236を蒸着し、フォトレジストパターン228において仮想線で示される。この実施形態では、第1伝導線224は密集して詰め込まれている。絶縁層222の全ては、第1伝導線224の間から除去されている。コンデンサ誘電体234は絶縁領域の露光領域上及び第1伝導線の上部とサイドウォール上に蒸着されている。第2伝導線236は第1伝導線224の間に形成され、第1の224及び第2の236伝導線の間にはコンデンサ誘電体234の薄い層のみが位置する。図10に示される実施形態は、緩和された臨界次元及びオーバーレイ耐性と絶縁層222内の第2伝導線236の自己整合の結果となる。伝導線236及び伝導線224の全て又はいくつかは、それぞれ、同時に接続してくし型コンデンサ256を形成してもよい。くし型コンデンサ256の概念的表現は、ノード260と262を横切って示される。
図11の平面図で示されるように、複数の伝導線224/236は、くし型/くし型様式で同一の伝導層に同時に接続してもよい。その代わりに、伝導線224/236は、図示しないが、ビア層においてくし型/くし型様式で同一の伝導層に同時に接続してもよい。伝導線224は、図9の平面図に示されるように、伝導エッチ線254によって同一の伝導層内で同時に接続しても良い。同様に、伝導線236は、伝導エッチ線252によって同一の伝導層内で同時に接続しても良い。エッチ線252及び254は、同一の層内に形成されたパッド256及び258に接続しても良い。パッド256及び258は、示さないが、例えば、パッド256/258の上又は下にあるバイアスによって続いて又は以前に蒸着された金属被覆層に接続しても良い。
本発明は、半導体ウェハの単一絶縁層122/222内に形成される垂直MIMコンデンサ144/256としての技術的利点を達成する。ここに開示された垂直MIMコンデンサ144/256は、ウェハ表面領域を、先行技術の水平MIMコンデンサに比べてより効率的に利用する。ここに記述された垂直MIMコンデンサ144/256は、例えば、同じ静電容量を生成する水平MIMコンデンサよりも五倍以上小さい。一つのマスクレベルのみが必要であり、そして構造144/256は自己整合であり、光学リソグラフィ臨界次元及びオーバーレイ耐性を緩和する。この垂直MIMコンデンサは、金属被覆層にある金属リードとして、同一の層間誘電体122/222に形成されてもよい。伝導線の深さは、誘電体領域効率を増加させるために、層間誘電体の厚みと同一であってよい。垂直MIMコンデンサ144/256のコンデンサ誘電体134/234はまた、コンデンサ板136/236を形成するために使用される、伝導材料用のキャップ層として役立っても良い。キャップ層126は、過剰の伝導材料136を除去するためのCMP又はエッチストップとして役立ってもよい。垂直両面MIMコンデンサ142及びくし型コンデンサ256は、本発明に従って製造されてもよい。さらに、複数の垂直MIMコンデンサは、静電容量を増加させるために、平行に同時に接続しても良い。
図2〜図6、及び図10において本垂直MIMコンデンサの断面図が示される一方、MIMコンデンサのコンデンサ板124/224及び136/236は、好ましくは正方形又は矩形であり、所望の静電容量に従った図示しない距離によって、半導体ウェハにそって縦に走っていても良い。その代わりに、第1及び第2伝導線124/224及び136/236は、平行というよりはむしろ、たとえばU形状、円、ジグザグのような他の形状を形成してもよい。
本発明は実例である好ましい実施形態に関連して記述されているが、この記述は限定する意味に解釈されるものではない。この記述を参照すれば、実例である好ましい実施形態、発明の他の好ましい実施形態に関連したさまざまな変形は、当業者には明白であろう。加えて、製造段階の順序は通常の当業者の一人によって再配置されてもよく、なお本発明の範囲内にある。それゆえ、添付の請求項はそのような変形や好ましい実施形態のいずれをも包有する。さらに、本応用の範囲は、明細書に記述された工程、機械、製造品、組成物、手段、方法及び段階の特定の好ましい実施形態に限定されるものではない。そのため、添付の請求項は、その範囲内において、そのような工程、機械、製造品、組成物、手段、方法及び段階を含むものとする。
誘電体をウェハに平行に挟持する二つの金属板を有する先行技術である水平MIMコンデンサの断面図である。 製造のさまざまな段階における本発明の1実施形態の断面図である。 製造のさまざまな段階における本発明の1実施形態の断面図である。 製造のさまざまな段階における本発明の1実施形態の断面図である。 製造のさまざまな段階における本発明の1実施形態の断面図である。 製造のさまざまな段階における本発明の1実施形態の断面図である。 図6に示す垂直MIMコンデンサの一部分の概略図である。 図6に図示される両面垂直MIMコンデンサの一部分の概略図である。 同じ層内に走るエッチによって同時に接続しているさまざまな伝導線とともに、図6に示す垂直MIMコンデンサ構造を有する半導体ウェハの平面図及び関連する概略図である。 くし型コンデンサ構造を有する本発明の垂直MIMコンデンサ発明の1実施形態の断面図及び概念的表現である。 図10に示す垂直MIMコンデンサくし型コンデンサ構造の平面図である。

Claims (17)

  1. フロント・エンド・オブ・ライン工程時に、母材(112)に能動素子又は回路を形成する工程と、
    前記母材(112)上に、絶縁層(122,222)を形成する工程と、
    この絶縁層内に、複数の第1伝導線(124,224)と、この第1伝導線を連結する第1伝導性エッチ線(152)とを形成する工程と、
    前記絶縁層内に、前記第1伝導線に隣接するトレンチ(130)をエッチングする工程と、
    前記絶縁層及び前記第1伝導線上にキャップ層を蒸着する工程と、
    前記キャップ層及び前記トレンチ上にコンデンサ誘電体を蒸着する工程と、
    複数の第2伝導線(136、236)を形成し、かつ、この第2伝導線を連結する第2伝導性エッチ線(154)を形成するために、前記トレンチを伝導材料で充填する工程とを有し、
    前記第1伝導線の深さは前記絶縁層の全体の厚さであり、前記トレンチは前記第1伝導線と同一の深さを有し、
    前記絶縁層を形成する工程は、層間誘電体を形成する工程を備え、
    前記コンデンサの第1伝導線を形成する際に、接続線を同時に金属被覆層に形成する工程をさらに備え、
    前記第1伝導線および前記第2伝導線は、金属を備えている、金属−絶縁体−金属コンデンサの製造方法。
  2. 前記第1及び第2エッチ線(152、154)は、パッド(156、158)に接続しており、これらのパッドは、前記した金属−絶縁体−金属コンデンサの製造に先立って蒸着される際または続いて蒸着される際に、バイアスによって金属被覆層と電気的に接続される請求項1に記載の方法。
  3. 前記第1伝導線、前記コンデンサ誘電体及び前記第2伝導線は垂直コンデンサを形成する請求項1又は2に記載の方法。
  4. 前記第1伝導線の間にある前記絶縁層内のトレンチをエッチングする工程は、この第1伝導線の間にある実質的に全ての絶縁層を除去する工程を備える請求項1〜3のいずれか1項に記載の方法。
  5. 前記第1伝導線及び前記第2伝導線は、略同一の幅及び深さである請求項1〜4のいずれか1項に記載の方法。
  6. フロント・エンド・オブ・ライン工程時に形成される能動素子又は回路を有している母材(112)と、
    前記母材(112)上に形成され、層間誘電体を備えている絶縁層(122,222)と、
    この絶縁層内に形成される複数の第1伝導線(124,224)と、
    前記第1伝導線の形成時と同時に、前記層間誘電体内に形成される接続線と、
    前記絶縁層内にある第1伝導線の直近に蒸着される、複数の第2伝導線(136、236)と、
    前記第1伝導線及び前記第2の直近伝導線との間に蒸着される、コンデンサ誘電体と、
    前記第1伝導線を連結する第1伝導性エッチ線(152)と、
    前記第2伝導線を連結する第2伝導性エッチ線(154)と
    前記絶縁層及び前記第1伝導線上に蒸着されたキャップ層とを備えており、
    前記第1伝導線の深さは前記絶縁層の全体の厚さであり、前記第1伝導線と同一の深さを有するトレンチ(130)内に、前記第2伝導線が形成されており、
    前記第1伝導線および前記第2伝導線は、金属を備えている、金属−絶縁体−金属コンデンサ。
  7. 前記第1及び第2伝導性エッチ線(152、154)は、前記第1又は第2伝導線の電気的接続のために設けられたパッド(156、158)に接続されている請求項6に記載のコンデンサ。
  8. 前記パッドは、前記絶縁層の上方又は下方に備えられた金属被覆層に、バイアスを介して接続されている請求項6又は7に記載のコンデンサ。
  9. 前記第1伝導線、前記コンデンサ誘電体及び前記第2伝導線は、垂直コンデンサを形成する請求項6〜8のいずれか1項に記載のコンデンサ。
  10. 前記コンデンサ誘電体は前記第2伝導線の下に備えられている請求項6〜のいずれか1項に記載のコンデンサ。
  11. 前記絶縁層の一部分は前記第1伝導線及び前記第2伝導線との間に備えられている請求項6〜1のいずれか1項に記載のコンデンサ。
  12. 前記絶縁層の実質的にどの部分も、前記第1及び第2伝導線との間に位置しない請求項6〜1のいずれか1項に記載のコンデンサ。
  13. 前記第1伝導線及び前記第2伝導線は略同一の幅及び深さである請求項6〜1のいずれか1項に記載のコンデンサ。
  14. 前記第1伝導線及び前記第2伝導線の中のいずれの二つも、コンデンサ誘電体の垂直部分の周辺に蒸着されており且つ両面垂直コンデンサを備える、請求項6に記載のコンデンサ。
  15. くし型/くし型コンデンサを生成するために、前記第1伝導線は連結され、かつ前記第2伝導線は連結されている、請求項6〜1のいずれか1項に記載のコンデンサ。
  16. 前記コンデンサ誘電体は一つ置きの伝導線の下に設けられている請求項6〜1のいずれか1項に記載のコンデンサ。
  17. 前記絶縁層及び一つ置きの伝導線上に蒸着されるキャップ層をさらに備えている請求項6〜1のいずれか1項に記載のコンデンサ。
JP2009212199A 2000-12-21 2009-09-14 自己整合両面垂直mimコンデンサ Expired - Fee Related JP5184474B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/742,918 US6451667B1 (en) 2000-12-21 2000-12-21 Self-aligned double-sided vertical MIMcap
US09/742,918 2000-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002553224A Division JP2004516679A (ja) 2000-12-21 2001-11-29 自己整合両面垂直mimコンデンサ

Publications (2)

Publication Number Publication Date
JP2010045378A JP2010045378A (ja) 2010-02-25
JP5184474B2 true JP5184474B2 (ja) 2013-04-17

Family

ID=24986772

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002553224A Pending JP2004516679A (ja) 2000-12-21 2001-11-29 自己整合両面垂直mimコンデンサ
JP2009212199A Expired - Fee Related JP5184474B2 (ja) 2000-12-21 2009-09-14 自己整合両面垂直mimコンデンサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002553224A Pending JP2004516679A (ja) 2000-12-21 2001-11-29 自己整合両面垂直mimコンデンサ

Country Status (6)

Country Link
US (1) US6451667B1 (ja)
EP (1) EP1393356A2 (ja)
JP (2) JP2004516679A (ja)
KR (1) KR20040019268A (ja)
CN (1) CN1280874C (ja)
WO (1) WO2002052618A2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6620701B2 (en) * 2001-10-12 2003-09-16 Infineon Technologies Ag Method of fabricating a metal-insulator-metal (MIM) capacitor
US6960365B2 (en) * 2002-01-25 2005-11-01 Infineon Technologies Ag Vertical MIMCap manufacturing method
KR100818058B1 (ko) * 2002-06-28 2008-03-31 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
US6787836B2 (en) * 2002-08-21 2004-09-07 International Business Machines Corporation Integrated metal-insulator-metal capacitor and metal gate transistor
KR20040019512A (ko) 2002-08-28 2004-03-06 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100515378B1 (ko) * 2003-01-30 2005-09-14 동부아남반도체 주식회사 박막 커패시터 제조 방법
US7268383B2 (en) * 2003-02-20 2007-09-11 Infineon Technologies Ag Capacitor and method of manufacturing a capacitor
US6706588B1 (en) * 2003-04-09 2004-03-16 Infineon Technologies Ag Method of fabricating an integrated circuit having embedded vertical capacitor
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
US6933191B2 (en) * 2003-09-18 2005-08-23 International Business Machines Corporation Two-mask process for metal-insulator-metal capacitors and single mask process for thin film resistors
US6934143B2 (en) * 2003-10-03 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure
US6962846B2 (en) * 2003-11-13 2005-11-08 Micron Technology, Inc. Methods of forming a double-sided capacitor or a contact using a sacrificial structure
CN100536109C (zh) * 2003-12-30 2009-09-02 中芯国际集成电路制造(上海)有限公司 用铜制造高电容量电容器的方法及其结构
DE102004033825B4 (de) * 2004-07-13 2009-05-14 Infineon Technologies Ag Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
US7312120B2 (en) * 2004-09-01 2007-12-25 Micron Technology, Inc. Method for obtaining extreme selectivity of metal nitrides and metal oxides
US7329576B2 (en) * 2004-09-02 2008-02-12 Micron Technology, Inc. Double-sided container capacitors using a sacrificial layer
KR100617057B1 (ko) 2004-12-30 2006-08-30 동부일렉트로닉스 주식회사 커패시터 구조 및 그 제조방법
US7678659B2 (en) * 2005-09-26 2010-03-16 Mediatek Inc. Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US7416953B2 (en) * 2005-10-31 2008-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical MIM capacitors and method of fabricating the same
KR100771866B1 (ko) * 2006-02-24 2007-11-01 삼성전자주식회사 높은 정전용량을 갖는 커패시터, 이를 포함하는 집적회로장치 및 그 제조방법
CN100454550C (zh) * 2006-03-24 2009-01-21 联华电子股份有限公司 电容结构
US20110112196A1 (en) 2007-02-08 2011-05-12 Matvey E Lukashev Nrf2 screening assays and related methods and compositions
KR100855983B1 (ko) 2007-02-27 2008-09-02 삼성전자주식회사 수직하게 적층된 캐패시터층들을 구비한 반도체 소자의캐패시턴스 트리밍회로
JP5270124B2 (ja) * 2007-09-03 2013-08-21 ローム株式会社 コンデンサ、および電子部品
US7611958B2 (en) * 2007-12-05 2009-11-03 Infineon Technologies Ag Method of making a semiconductor element
US8017997B2 (en) * 2008-12-29 2011-09-13 International Business Machines Corporation Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via
US9245881B2 (en) * 2009-03-17 2016-01-26 Qualcomm Incorporated Selective fabrication of high-capacitance insulator for a metal-oxide-metal capacitor
US8916435B2 (en) 2011-09-09 2014-12-23 International Business Machines Corporation Self-aligned bottom plate for metal high-K dielectric metal insulator metal (MIM) embedded dynamic random access memory
US9252204B2 (en) 2011-09-15 2016-02-02 GlobalFoundries, Inc. Metal insulator metal (MIM) capacitor structure
CN102446917B (zh) * 2011-11-15 2014-02-05 上海华力微电子有限公司 一种多层金属-氮化硅-金属电容及其制作方法
CN103515350B (zh) * 2012-06-18 2016-02-10 上海华虹宏力半导体制造有限公司 垂直金属/绝缘层/金属mim电容及其制造方法
US9059052B2 (en) 2013-05-16 2015-06-16 International Business Machines Corporation Alternating open-ended via chains for testing via formation and dielectric integrity
CN105321886B (zh) * 2014-05-29 2019-07-05 联华电子股份有限公司 电容器结构及其制造方法
US9520461B1 (en) * 2015-08-28 2016-12-13 Texas Instruments Incorporated Integrated circuit with lateral flux capacitor
US10559529B2 (en) * 2016-03-28 2020-02-11 Intel Corporation Pitch division patterning approaches with increased overlay margin for back end of line (BEOL) interconnect fabrication and structures resulting therefrom
US10347579B2 (en) * 2017-01-19 2019-07-09 Qualcomm Incorporated Reducing tip-to-tip distance between end portions of metal lines formed in an interconnect layer of an integrated circuit (IC)
US10964779B2 (en) 2018-11-13 2021-03-30 International Business Machines Corporation Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly
US11276684B2 (en) * 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor
US11715594B2 (en) 2021-05-27 2023-08-01 International Business Machines Corporation Vertically-stacked interdigitated metal-insulator-metal capacitor for sub-20 nm pitch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5595926A (en) * 1994-06-29 1997-01-21 Industrial Technology Research Institute Method for fabricating a DRAM trench capacitor with recessed pillar
US5576240A (en) 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
JP4056588B2 (ja) * 1996-11-06 2008-03-05 富士通株式会社 半導体装置及びその製造方法
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6143596A (en) * 1998-11-10 2000-11-07 Vanguard International Semiconductor Corporation Planarization for interlayer dielectric
JP2000252422A (ja) * 1999-02-25 2000-09-14 Iwate Toshiba Electronics Kk 半導体装置及びその製造方法
US6228707B1 (en) * 1999-06-21 2001-05-08 Philips Semiconductors, Inc. Semiconductor arrangement having capacitive structure and manufacture thereof

Also Published As

Publication number Publication date
CN1280874C (zh) 2006-10-18
CN1552090A (zh) 2004-12-01
JP2010045378A (ja) 2010-02-25
EP1393356A2 (en) 2004-03-03
JP2004516679A (ja) 2004-06-03
WO2002052618A3 (en) 2003-11-27
US6451667B1 (en) 2002-09-17
US20020081814A1 (en) 2002-06-27
KR20040019268A (ko) 2004-03-05
WO2002052618A2 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
JP5184474B2 (ja) 自己整合両面垂直mimコンデンサ
US6620701B2 (en) Method of fabricating a metal-insulator-metal (MIM) capacitor
JP3672752B2 (ja) デュアルダマシン構造体とその形成方法
US7385241B2 (en) Vertical-type capacitor structure
JP5039267B2 (ja) コンデンサ構造及びこれをジュアルダマスカス過程にて製造する方法
KR100867631B1 (ko) 반도체 장치 및 그 제조 방법
US20020155676A1 (en) Zero mask MIMcap process for a low k BEOL
KR20090024606A (ko) 캐패시터 플레이트, 캐패시터, 반도체 소자, 및 캐패시터의제조 방법
US8101985B2 (en) Capacitors and methods of manufacture thereof
KR100806034B1 (ko) Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법
TWI743464B (zh) 新穎的電容器結構及其形成方法
US6960365B2 (en) Vertical MIMCap manufacturing method
KR19990029364A (ko) 금속화 시스템
US6278147B1 (en) On-chip decoupling capacitor with bottom hardmask
US7960811B2 (en) Semiconductor devices and methods of manufacture thereof
US11114338B2 (en) Fully aligned via in ground rule region
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US6284619B1 (en) Integration scheme for multilevel metallization structures
US10770393B2 (en) BEOL thin film resistor
US8748257B2 (en) Semiconductor devices and methods of manufacture thereof
US20230077760A1 (en) Top via interconnects without barrier metal between via and above line
US20230069830A1 (en) Metal-insulator-metal capacitor (mimcap) and methods of forming the same
WO2024055597A1 (en) Resistive memory with resistance spreading layer
KR20010113520A (ko) 이중 상감 구조 및 커패시터를 가진 집적회로의 제조 공정
JPH10223634A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121108

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121115

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees