TW419892B - Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations - Google Patents

Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations Download PDF

Info

Publication number
TW419892B
TW419892B TW087120312A TW87120312A TW419892B TW 419892 B TW419892 B TW 419892B TW 087120312 A TW087120312 A TW 087120312A TW 87120312 A TW87120312 A TW 87120312A TW 419892 B TW419892 B TW 419892B
Authority
TW
Taiwan
Prior art keywords
register
flag
instruction
address
data
Prior art date
Application number
TW087120312A
Other languages
English (en)
Inventor
Srinivas Ramamurthy
Jinglun Tam
Geoffrey S Gongwer
James Fahey
Neal Berger
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Application granted granted Critical
Publication of TW419892B publication Critical patent/TW419892B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Logic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

415892五、發明説明(.1) 經濟部中央標隼局員工消費合作社印製 技術領域 本發明係關於積體電路,其包括數塊之久存性單體( EEPROM或快閃記憶體單元),諸如式邏輯裝置,區可程 式閛陣列,快閃基微控制器,及其他可構形遵輯,Μ及 EEPROM及快閃記憶裝置。本發明尤指在此等電路,供定址 或選擇所指定久存性元件或元件組,自於擦除,規劃程式, 査證,界限或其他操作之裝置,及特別是供此等選擇或定址 之串聯裝置。 背景技藝 可構形理輯之系統中規剌程式及除錯,通常為藉在數組 久存性記憶體單元之大量搡作,諸如規劃程式,擦除,査證, 可靠性應力及界限操作所實施。在邏輯晶片,記憶體單元 可包括供功能塊(也稱為通用邏輯塊),Μ及輸入/輸出塊( 或巨集單元)構形及規削程式者,Μ及使數塊彼此及與裝置 插腳互相連接,俾使各種訊號在裝置内定路徑之其他記憧 體單元。由於此等電路及予Κ規劃程式Κ實施之邏輯功能 之禝雜性,能容易除錯,及如果必要^將一装置重新規則程 式,便很有用。為避免每當發現誤差時,整個晶片必須擦除 及重新規制程式,能僅選擇需要予以校正之諸組單元(或’ 諸塊')便為有用。同樣,較大系統常包括在系铳首先接通 時,程式自其載入其他易失性晶片之久存性記憶體晶片。 在久存性記憶體晶Η中之不同單元群組,可予以分配至系 統之特定易失性晶片。為了容易更改久存性記憶體選定部 份之内容,此等記憶體晶片常予以分隔為選擇性可程式塊。 本紙張尺度適用中國國家標準(CNS ) Α4現格(210Χ297公釐) 4 (請先閲讀背面之注意事項再填寫本頁) 4ii>S92 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(2) 不同之方法曾用Μ選擇久存性記憶體單元瑰,供各種大 量操作。在一棰如此方法,在其操作以自不同之單元群組 及不同之装置操作選擇時,將靜電壓電平加至裝置之外部 插腳或端子。特別是,位址插腳規定將行對那些單元群組 操作,其中每一位址(亦即插腳電平組)選擇一獨特,非重 叠組之單元。在解碼之位址與選擇供特定裝置操作之單元 組之間,有一種一對一標繪。例如,接收二進制輸入電平之 10位址插腳,可選擇多至1024( = 2 le)不同單元群姐。其他 之外部插腳選擇將行發生何種型式之操作。一般為八或為 數更多之數據插腳,將裝置數據自插腳加至單元(供規劃程 式)或自單元加至插腳(供査證及界限操作)。一般而言,擦 除操作無需輸人數據。此種完全靜態途徑之一項缺點,為 不同單元群組及操作之數增加時,所需要之外部插腳之數 快速增加。因此,為解碼N獨特單元群組,供Μ不同操作之每 一操作(使用二進制輸入插腳電平),並將數據加至八數據 插腳,需要至少[1qsz(M.N)]+8插腳。 第二種選擇方法將數據加至裝置及自其施加數據,作為 一串行位元流。為規劃程式,通過一單一裝置插翻I串行輸 人之數據值,予K儲存在裝置内之數據鎖存器.然後並轉移 至在位址插腳由電平組所標示之單元。依晶Η之設計及装 置技術而定.擦除及可靠性應力操作可能或可能不霈要輸 入数據。供査證及界限操作,數據自單元予以讀入數據鎖 存器.其可為與供規削程式所使用者相同之鎖存器。瑣存 之數據然後可予Κ流出至一單一數據輸出插腳。此串行位 本紙張尺度適用中國國家梯準(CNS > Α4規格(2【0X297公釐) -5 - (請先閲讀背面之注意事項再填寫本頁) 419892 A7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明 ( 3) 1 1 元 流 技 術 可 將 供 數 據 傳 送 所 需 要 之 插腳數量減少為一 個( 1 1 雖 然 有 些 装 置 使 用 二 單 獨 之 插 腳 ,供數 據輸人及數據輸出) [ I 0 如 在 較 早 所 說 明 之 完 全 靜 態 方 法 ,將 行予以實施之特定 請 先 1 1 操 作 ,及將行予Μ操作之特定單元群組 ,仍然由加至裝 置之 聞 讀 1 背 1 外 部 插 腳 之 靜 電 平 予 Μ 指 定 〇 At ίο e 1 A T F 1 6 V 8裝置使 用有 之 注 1 位 址 插 腳 之 此 數 據 流 方 法 ,三插腳選 擇操作模式,單 獨之 意 事 項 1 數 據 插 腳 供 輸 入 及 輸 出 »及- -時鐘插腳 ,總共十二插腳 。假 再 填 1 設 8位元之並行數據, 完 全 靜 態 方 法 將需要18插腳。 本 頁 批 1 第 三 種 方 法 加 至 數 據 及 編 碼 位 址 作為至各別數據及 位址 1 1 插 腳 之 串 行 位 元 流 ,並在開始單元操作 前,將位元儲存 在數 1 I 據 及 位 址 鎖 存 器 〇 在 解 碼 之 位 址 與 非重叠單元群組之 間仍 1 1 訂 m 存 在 —- 種 1 : 1標繪, 並 且 操 作 仍 然 藉並行於裝置之多 重外 1 I 部 插 腳 施 加 靜 電 平 予 >1 選 擇 〇 At οι e 1 ATF22V 1 0C為一使用 1 ί 此 技 術 之 装 置 之 實 例 〇 在 該 情 形 ,需要 八插腳K完全規定 1 ί 位 址 ,數據輸入, 數 據 輸 出 及 操 作 模 式選擇。然而,該方法 1 仍 然 有 需 要 較 多 插 腳 ,供增加可選擇單 元操作數之缺點。 1 I 第 四 選 擇 技 術 使 用 串 行 流 線 化 數 據, 位址及指令碼 >該 1 1 方 法 蘭 釋 於 授 予 Tu r η e r 等 人 之 美 國 專利 4,855,954號, 授予 I 1 J 0 s h G Ρ h s ο η 等 人 之 美 國 專 利 5, 237 . 218號,授予181^等 人之 1 ! 美 國 專 利 5 , 412 , 260 號, 及 IEEE S pec .1149.1 (通稱為 I 1 J 〇 i η t Te s t A c t 1 0 η G r 0 U Ρ [JLTAG] S P e c。)此標準化 方法 1 1 I 採 用 一 内 部 狀 態 機 » -組移位暫存器及 僅四裝置插腳, 以完 1 1 成 各 種 操 作 〇 狀 態 櫬 包 括 正 常 使 用 者, 命令載人,及程 式執 1 1 行 狀 態 ,其可藉驅動模式, 時 鐘 ,及串行 數據輸人(SDI) 插腳 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨Ο X 297公釐) 4ieS92 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(4) ,以適當方式予以改變。也有一串行數據輸出(SDO)插腳, 其允許多重裝置Μ菊花鐽方式予Μ串行連接或串聯在一起 ,供大量規劃程式及測試操作。在狀態機為在其正常使用 者模式時,予以使用作為功能插腳之多工插腳,可利用此等 控制插腳。除了其使用於糸統中規劃程式(ISP)操作外,邊 界掃描操作(其可能採用單獨之狀態機)也可共用控制插腳 。移位暫存器包括一指令暫存器,一位址暫存器及一個或 多個數據暫存器。在狀態機為在其命令載人狀態時,一命 令或指令經由SDI插腳串行移位至指令暫存器,然後並予Μ 解碼。在程式執行狀態,執行解碼之指令。指令可包栝將 一位址串行移位至位址暫存器.將數據串行移位至數據暫 存器之一之命令,及在位址暫存器所指示之位址,在必要之 情形,使用在一特定數據暫存器之數據,對一群組久存性單 體規則程式,擦除或査證。(擦除操作不需要來自數據暫存 器之任何數據。)不同之指令可不僅選擇予Κ執行之不同 型式之操作,並且也規定予Μ操作之不同之單元群組或塊 (可能重叠)。例如,TsiH等人專利列示供單元擦除之一項 或幾項不同指令,包括架構塊擦除(ARCHBE),埵輯陣列塊擦 除(ARRBE),可程式互相連接陣列塊擦除(PIABE)及總體塊 擦除(GBE)。 JTAG方法之一項優點,為其完成僅箱要四插腳。由於方 法予K標準化,規剷程式及测試硬體之開發及支援其之软 體,對裝置製造廠商及使用者均相對簡單。增加不同指令 供不同單元塊,可藉以實施相同基本型式之操作,供不同( 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) -7 - (請先閱讀背面之注意事項再填寫本頁) 419S92 A7 B7 經濟部中夬樣準局員工消費合作杜印製 五、發明説明 5) 1 1 可 能 重 昼 )之單元塊,對 裝置査證及特徵化增加可観變 通 性 1 1 0 使 用 重 叠 之 單元群組 ,可有肋更 快 速 隔 離任 何 裝置功能 1 1 失 效 ,更容易使不同單元群組之操 作 範 圃 限制 特 徵化. 並 允 X-—^ 請 1 i 許 更 快 速 之 生 產装置测 試。然而, 此 途 徑 之一 項 缺點, 為 在 閲 讀 背 1 1 增 加 較 指 令 時 ,指令解碼器變成較 複 雜 〇 要提 供 選擇Η不 同 面 之 1 1 單 元 群 組 ,供Η 不同型式 操作之每- -型式, 需要 Νχ Μ指令 0 意 事 項 [ I 第 五 方 法 >1 一鎖存位 元替代JTAG方法之位址暫存器 及 内 再 4 1 ϊ 部 位 址 解 碼 器 ,供必須予Μ個刖可 選 擇 供 任何 一 單元操作 馬 本 頁 谷 1 之 每 一 群 組 之 單元。一 完全解碼位址然後予K流線化 至 鎖 v_-· 1 1 存 器 組 0 例 如 ,Altera MAX PLD單 元 陣 列 蚁一 列 鎖存器完 1 I 成 此 方 法 ,其包括一位元供陣列中 之 每 — 列單 元 。數據鎖 I 訂 存 器 儲 存 — 數 據位元,供每一陣列 行 ,並且数據予Μ流 線 化 1 至 數 據 鎖 存 器 。列及數 據鎖存器- -起選擇那些位元予 以 選 1 1 擇 供 大 量 操 作 。陣列中 之每一久存性單元由其關聯之 列 鎖 1 存 器 位 元 及 數 據鎖存器 予Μ獨特識別 ,而且, 設 定多重列 1 鎖 存 器 位 元 ,可藉Κ同時選擇任何 組 之 諸 列,從而提供 可 變 1 I 通 之 重 叠 單 元 群組能力 。然而由於列之規削程式必須 為 可 1 1 個 別 選 擇 ,該方法需要- -單獨之鎖 存 位 元 供每 一 列,因 而 在 1 1 有 大 量 列 之 裝 置,需要大量鎖存位 元 0 另 一缺 點 為列鎖存 1 1 器 位 元 剌 分 陣 列内之單 元群組,每 種 操 作 為相 同 方式 >而 1 1 且 ,雖然僅予Μ操作之諸列將霜要 -· 不 同 之位 元 值,但 所 有 \ 1 1 列 鎖 存 位 元 仍 然必須予 Μ載入數據, 供 所 有單 元 操作 >所 1 1 有 此 情 形 均 增 加大型裝 置之時間及成本 1 1 若 干 久 存 性 記憤裝置 採用旗標, 使 每 —. 記憶 體 單元所必 1 1 本紙張尺度適用中國國家標準(CNS >A4規格(210X297公釐) 419S92 Α7 Β7五、發明説明(6) 用 η 使ff 或Co 性 , 久 耐80 之 U 置49 裝5. 此案 使請 以 申 藉利 少專1國 最美 數美 環,ϊ 循如 除例 擦。 之大 歷最 經命 須赛 號 快 如除 諸擦 要 必 不 之 塊 元 單 體 憶題 記問 塊除性 除免久 擦其耐 -S及 一不之罾 揭 Μ 擦 人R0度 等 Ε 過
改; 修: 及」 除料at 擦資Pd 被越ki 防跨 U 體 憶 記 性 存 久 除 擦 可 Μ 諸 之 定 指 得 獲 可 也 其 且 並 Μ 免,> 避塊 器 一 $ 一 控每 體-億塊 記.一 一 每 用供 採器 法存 方鎖 該)" 括 包 其 器 存 暫 標 旗 之 塊 定 特 供1 如 用 作 器 存 鎖 憶 記 料對 資 — 越 跨 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 體控制器指示是否塊(1)已在擦除狀態,並因此不需要予κ 擦除,或(2)已固定Μ防止其擦除,或(3)既未擦除也未固定 。記憶體控制器控制擦除操作,因而已加旗標為已擦除或 固定Μ防擦除之任何塊,便不首試擦除。因為記憶裝置予 Μ分隔至其中之所有塊,需要其自巳之跨越資料(skipdat) 鎖存器,此鎖存器之數可能很大。作為另一實例,在美國專 利申請案5,414,664號及5,596,530號,Lin等人說明一種快 閃編組成數記憶體單元塊之EPROM装置,其中使用一擦除査 證電路,塊擦除旗標及控制遴輯,以僅重新擦除未通過擦除 査證操作之諸塊,從而避免過度擦除已適當擦除之諸塊。 擦除操作係藉設定塊擦除旗標供選定之諸塊開始。具有設 定旗標之所有諸塊予以擦除。擦除査證操作査證具有設定 旗標塊之擦除,然後並重設或清除通過査證測試之諸塊之 旗標。然後發生重新擦除操作,僅供其中旗標保持設定之 諸塊,亦即其未通過擦除査證測試。 在美國專利申請案5,388,083號;5,479,638號:Μ及 本紙張尺度適用中國國家標準(CNS ) Α4規格(2[ΟΧ297公釐) 一 9 - A7 419S92 B7 五、發明説明(7) 5,485,595號,Assar等人說明一種供替代硬碟機之快閃記 憶體架構。因為快閃記憶體單元在其最後失效前,僅具有 有限數之擦除-寫入循環,為了快閃記憶體可使用作為大量 儲存裝置,記憶裝置使用一種磨損調電平技術,其採用一組 ’已使用/空聞’及’舊/新’旗標,(1)識別有資訊儲存在其中 (已使用),或為空(空閒)之記憶體塊,及(2)指示已使用塊 之何者含更換版本之擋案(舊),及何者含目前版本之擋案( 新)。在更新檔案時,修改之擋案僅予以寫入至空塊,亦印 僅寫入至標記為’空聞’之諸塊。寫入之諸塊然後予以標記 為 ’已使用’及’新’,同時已更換之諸塊予以重新標記為’ 舊’。在記憶裝置變滿時.進行多磁區擦除循環,Μ擦除舊/ 新旗標已設定至^舊’之諸塊。一 8-位元旗標或暫存器追蹤 每一塊之擦除計數。每當任何特定塊之擦除計數趨近一預 定之最大值,該塊之內容予以移至一有最小擦除循環数之 空塊,並設定一’擦除抑制’旗標,供重度擦除之塊。在所有 瑰已達到預定之最大值後,擦除計數器及抑制旗標予以清 除,並且算法重複。此方法因此保證無一塊實際較之任何 其他塊更常被擦除。各種旗標,連同在記憶體架構在電腦 所使用之連輯位址,與實際萁體位址間之對應標繪,可予Κ 儲存在一久存性記憶體。而且.旗標之数随增加塊之数(其 對應於硬碟機磁區)而增加。1 本發明之一項目的,為提供一種具有久存性單體之取積 體電路,及一種系統中規剌程式方法,藉其可選擇電路之不 同数組久存性單體,供使用最少数所需要之外部插腳,指令 -10 - (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局負工消費合作社印裂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 419892 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(8) 及内部儲存位元之各種大量作業。 發明之概述 該目的為在一積體電路,藉大量作業埵輯電路所滿足met ,其包括有一旗標暫存器,供標示大量作業所將限於之積體 電路之一選定塊之久存性記憶體單元,直到旗標暫存器中 之位元改變,Μ標示一不同之塊。大量作業遲輯電路開發 並改進Κ上所討論之先前JTAG方法,因而使指令組簡化,同 時在若干可在大量作業對其操作之不同單元群組或塊提供 較大變通性。(大量作業為一種在一裝置中之整個塊記憶 體單元,同時或順序實施之操作,例如在FPGA裝置,檫除對 —互相連接陣列規劃程式之所有單元。常見之大量作業包 括規劃程式,擦除,査證及界限。) 除了旗標暫存器外,大量操作邏輯電路包括一位址暫存 器,一個或多個數據暫存器,一有闞聯指今解碼裝置之指令 暫存器,及一可由狀態機及闞聯控制電路構成之大量操作 控制器。如在先前JTAG装置,邏輯僅需要四外部插腳,供一 模式訊號,一系統時鐘,一串行输入及一串行輸出。各暫存 器經由串行輸人端子串行接收編碼之指令,旗標位元,位址 位元,及數據。串行輸出允許多重裝置予以成菊花鐽结在 一起,及串行輸入位元流動通過其各別暫存器至串行輸出 端子,及至鍵中之次一裝置。控制器.及特別是其狀態機, 響應一模式訊號及一糸統時鐘訊號,供在正常使用者狀態 與大量作業狀態間之過渡。控制器分配來自系統時鐘輸入 之時鐘訊號至各暫存器,並提供控制訊號,Κ在狀態機之大 本紙張尺度適用中國國家梯準(CNS ) Α4規格(210X297公釐) -1 1 - (請先閲讀背面之注意事項再填寫本頁) 4IS392 A7 經濟部中夬標準局員工消費合作社印製 B7五、發明説明(9) 最作業狀態,實施指令載人指令暫存器及執行解碼之指令, 包括其他暫存器之載人。旗標暫存器與積體電路之位址解 碼器相互作用,因而儲存在該暫存器之旗標位元所標示之 僅一選定單元塊被啟動供大量作業。 一種供在積體電路簧施大量作業之方法,包括藉一模式 訊號切換控制器之狀態自正常使用者狀態至大虽作業狀態 ,將一暫存器載入指令替代性載入指令暫存器,及將一個或 多涸旗標,位址或數據位元載入各別旗標,位址或數據暫存 器,將大量作業指令載入指令暫存器,及使用一個或多個旗 標,位址及數據暫存器,執行指令所標示之大量作業等步驟 。執行大量作業僅限於旗標暫存器所選擇之單元塊或諸單 元塊。 附圖之簡要說明 圖1示根據本發明之大量操作邏輯之方塊圖。 圖2示圖1之根據本發明較佳實施例之邏輯之更詳细方塊 圖, 圖3示供圖1及2之邐輯中之旗標暫存器,其例證性位元分 圖4示供在圖1及2之邏輯中載入指令暫存器.以實施根據 本發明之大量操作之系統中規割程式指令表。 圖5示供在_1及2之邏輯中之控制器狀態機之狀態困。 實施本發明之最佳模式 請參照圖1及2, —有久存性單體,具有大最作業能力之積 體電路.使用圖示之埋輯,Μ提供該能力。大部份硬體為基 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) -12- (請先閲讀背面之注意事項再填寫本頁) 4 IS S 92 a? __B7_ 五、發明説明(10) 經濟部中央標準局員工消費合作社印製 本上相同於用M根據JTAG標準(IEEE 1149.W9 90)完成邊 界掃描系統中規剷程式者,但有進一步改進,其允許本發明 之塊選擇。具有此種大量作業能力之積體霄路,包括可程 式邏輯裝置(PLD),區可程式閘陣列(FPGA),快閃基微控制 器及其他可構形通輯,包含EEPR0M或快閃記憶體單元,Μ及 久存性記憶體晶Η ,諸如EEPR0M及快閃記憶裝置,其可分隔 為個別可選擇塊。大量作業包括規割程式,査證,界限及擦 除,其中整個久存性單體塊予Μ選擇供特定操作。標示之 諸單元塊或群组可與其他標示之塊重曼,並旦不同之操作 可在不同諸組之塊簧腌。大量作業邏輯電路包括一響應模 式之控制器11,分別在端子MODE, TCLK及RST提供時鐘及重 設訊虢,供提供時鏟訊號及控制訊號至捶輯電路之重設,包 括暫存器。控制器11可包含一狀態櫧13,解碼運輯15,控制 遅輯17及時鐘邏輯19,均經由控制線14,16及18所連接。狀 態機13可予Μ完成為一 PLA-型電路,供依據目前機器狀態 及來自MODE, TCLK及RST端子之訊號電平,根據IEEE播準 1149.1-1990處理一組狀態方程。圖5中示Μ下所討論之一 種代表性狀態圖。狀態機13之狀態由解碼遵輯方塊15予以 解碼,並且解碼狀態用Κ控制控制邏輯方塊17及時鐘邏輯 19。如Κ下進一步說明,控制理輯17控制各暫存器。時篇 埋輯19接收來自TCLK端子之時-瞳訊號.並提供輸入時鐘訊 號至暫存器。 大量作業連輯電路也包括一指令暫存器21,有一關联之 指令解碼電路23。指令經由訊號媒20為接收自串行數據輸 本紙张尺度適用中國國家揉準(CNS > A4規格(2丨0X297公董) i ^^^1 I - -- - - I ppt^— ^^1 ml (請先閱讀背面之注項再填寫本頁) -13 - 419892 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(ll) 人(SDI)端子,並根摟解碼狀態機13之狀態移位至指令暫存 器21。解碼指令予以提供至控制邏輯方塊17,其然後根據 解碼指令導引在SDI端子所接收之數據至選定之暫存器31 ,33,35 (3 6 -38 )之一。 本發明之邏輯電路之一項獨特特色,為提供一旗標暫存 器31,供標示在大量作業時予Μ操作之諸久存性單體塊。 此在下面予Μ更詳细討論。其他暫存器包括一位址暫存器 33及一個或多個數據暫存器35。僅一數據暫存器為絕對必 不可少。使用多重數據暫存器,可簡化自此等暫存器通至 予Μ規郵程式之諸群組久存性單體規®程式線之布局。因 此,一數據暫存器48可專用於一裝置之輸入/輸出巨集單元 構形,另一數據暫存器37可在每一通用埵輯塊(例如荏FPGA )專用於久存性翬元構形及規劃程式,Μ及又一數據暫存器 36可能專用於一裝置之其他久存性單體規剷程式,諸如供 可程式互相連接陣列(ΡΙΑ)。不同型式之裝置可具有不同 數之數據暫存器。 圖1及2之電路也包括一多工器41,其輸出42經由一輸出 緩衝器43連接至一串行數據出(SDO)端子。SDO端子允許多 重裝置予Μ串聯鏈结在一起,供所有裝置之糸統中規劃程 式。SDO多工器41接收一來自指令暫存器21之輸出之输入 40a,及來自各其他暫存器31,33,35, (36-38)之輸出之其他 輸入40b。控制埋輯方塊17在線路44提供控制訊號,K啟動 (或中止)輸出諼衡器43,並選擇至多工器41之輸入之何者 將經由鍰衝器43提供至SD0端子。因此,在輸出媛衝器43予 本紙乐尺度適用中國國家標準(CMS )八4規格(210X297公釐) -14- ^^^1- —^^^1 ^^^^1 ^^^^1 1«^^^^^1 ^—^1· \、 才 、v* (請先閲讀背面之注意事項再填寫本頁) 419892 A7 經濟部中央標準局員工消費合作社印製 B7五、發明説明(12) 以啟動時,自SDI端子移入之數據通過選定之暫存器及多工 器4〗轉移至SDO端子,並從而傳至_中之次一裝置。此啟動 響應一流動通過指令(例如指令暫存器(IR)碼111)而發生。 如先前所逑,本發明之一項主要特色,為使用一旗標暫存 器31,M控制那些單元由隨後之裝置操作予K操作。旗標 暫存器係Μ —組儲存旗標位元之鎖存器所構成。每一旗標 位元之輸出修改装置例如位址解碼電路之鼦聯埵輯,因而 選擇一指定之單元塊。可使用在旗標暫存器所設定之旗標 ,或如在定址所意示之旗標暫存器與位址暫存器之組合,或 則僅藉位址暫存器之直接定址,藉Μ實施大量作業(例如擦 除可程式裝置之諸選定單元)。曝3示一六-位元旗標暫存 器及代表性旗標位元分配之一種可能之實例。位元0,1及2 ,例如在一 FPG Α裝置標示指定之諸久存性單體塊,其分別負 責可程式互相連接陣列(PIA)之程式化連接,一理輯陣列塊 之程式化功能,以及埋輯及I/O塊之特定構形或架梅。而且 ,此等位元使此等單元塊僅可供擦除操作,而不供其他大量 操作。對照而言,位元3,4及5,在設定時,適用於所有大量 作業,包括規制程式,擦除,査證及界限。位元3選擇一久存 性單元陣列之所有諸列,同時位元4及5僅標示一子組此等 單元,諸如偶數或奇數列或行之單元。因此,如果旗標位元 1予以設定(例如,設定至理輯電平1),在久存性單體將會執 行擦除操作,供晶Η之一區段,亦即可程式互相連接陣列, 在擦除指令已載入指令暫存器後,雖然如果旗標位元2予Μ 設定.在晶片之另一部份,亦即在此實例在埋輯陣列塊,將 本紙張尺度適用中國國家標準(CNS ) Α4規格(2丨0 X 297公釐) -1 5 - (請先閱讀背面之注意事項再填寫本頁) 41SS92 A7 經濟部中央標隼局員工消費合作社印製 _ B7五、發明説明(13) 會執行擦除操作。同樣,其他旗標位元選擇單元供裝置之 再其他部份,供指令暫存器接收之指令所標示之大量作業 。請察知,不同位元所指定之諸群組可能重叠,因而超過一 位元可選擇任何特定單元。而且,其無需足夠旗標位元.Μ 提供在一單元陣列內獨特識別(配合數據鎖存器)每一個別 單元之能力。而是,有些操作可使用在位址暫存器之編碼 位址,Μ選擇陣列位元,例如供單元之規劃程式,雖然其他 操作可使用旗標及位址位元之組合,Κ確定選定之單元。 因此,一旗標位元僅可啟動偶數列(例如圖3中之旗標位元 4),同時在位址暫存器之编碼位址可選擇一特定列,依其為 偶列或奇數列而定.予Μ啟動或中止。或則,在意示之定址 ,在位址暫存器之位址可予以重新使用於裝置之不同區段, 旗標位元規定何一區段將行予以操作。在該情形,旗標位 元有效變成位址之一整體部份。較佳裝置也允許慣常之定 址,而不使用旗標暫存器,諸如在整個裝置予以規削程式時 ,一次一位址。有些指令可參照旗標暫存器之内容予Μ執 行,可執行>其他指令而忽略旗標暫存器。 旗標暫存器可為任何大小,並且不同之位元可與一個或 多個特定操作關聪。也可有多重旗標暫存器,各專用以控 制一特定操作。雖然較佳旗標暫存器為一移位暫存器,供 通過一單一插腳串行輸入,但如果爾要速度,可使用來自多 重裝置插腳之旗檷位元之並行輪入。而且,雖然旗標位元 正常用以槱示久存性單體,供某些测試操作,但可能也宜於 選擇易失性單元(諸如SRAM單元)。因此,有些標示之群姐 本纸張尺度適用中國國家揉準(CNS ) A4現格(210X297公釐) _ _ (請先閱讀背面之注意事項再填寫本頁) A7 419892 B7 經濟部甲央樣準局員工消费合作社印製 五、發明説明 (14) 1 1 可 包 括 易 失 性 及久 存性單髑之組合 ,或甚至僅包括易失性 1 1 I 單 元 0 1 1 1 諝 參 照 圖 4, 提供 一旗標暫存器供 標示簞元群組,大為減 讀 先 1 1 少 供 完 成 大 量 作業 之指令組。採用 編碼指令之先前装置, 閱 讀 背 1 I I 需 要 多 重 指 令 以在 不同單元群組完 成相同之基本操作。此 之 注 1 1 不 再 必 要 0 而 是,- -指令指定操作, 同時旗標暫存器識別予 意 事 項 I 以 操 作 之 單 元 群組 ,可配合位址暫存器。指令組包括指令 再 填 1 1 (000 .001 及 010),以將載入各特定數據暫存器,包括旗標暫 馬 本 頁 — 1 存 器 ,位址暫存器, 及一個或多個數 據暫存器本體°如果使 1 1 用 超 過 一 數 據 暫存 器,可藉控制理輯17讀取旗槱暫存器31 1 1 之 内 容 ,以控制何- -數據暫存器36, 37或38予Μ載人。指令 1 訂 1 | 組 也 包 括 指 令 (011 ,1 0 0 , 1 01 及 11 0) ,導引特定大量作業之 執 行 ,包括程式,擦 除,査證及界限 ,最後,一指令(111)導 1 1 引 控 制 邏 輯 ,Μ啟動輸出緩衡器至SD0端子,並允許次一指 1 { 令 ,旗搮, 位 址 或數 據顒序自SDI端子通過受影響之暫存器 1 /·今 傳 至 SD0端子< >可能有其他指令組 > 1 I 請 參 照 圖 5, 圖2之狀態機13為根據IEEE標準1149.1-1990 1 1 | 所 完 成 0 在 TCLK 端 子之時鐘訊號提 供狀態櫬之定時。狀態 I 1 機 通 常 有 一 種 或幾 種可能之狀態,包括一正常使用者狀態, 1 1 —* 命 令 載 入 狀 態及 一程式執行狀態 。後二狀態可合稱為有 I f 交 替 載 入 及 執 行循 環之大虽作-業狀 態。櫬器狀軀藉在模式 1 I 端 子 所 提 供 之 模式 訊號,配合TCLK及SDI端子所接收之訊號 1 1 I 予 以 改 變 0 因 此.例如在時鐘訊號通渡,如果模式=高及S D I 1 1 =低. 如 果 皤 器 狀態 未在正常使用者 ,狀態其可改變至該狀 1 1 本紙張尺度適用中國國家標準(CNS > Μ規格(210X297公釐) -17- 41i>«92五、發明説明(:15) A7 B7 態。如果模式=高及SDL =高,機器狀態可自正常使用者狀態 改變至命令載入狀態,或如果其已在大星作業狀態之一,其 將會在命令載入狀態與程式執行狀態之間切換。如果模式 =低,則狀態不變,並且SDI端子為一數據輸入端子。在正常 使用者狀態,狀態機防止久存性單元之規纽1程式及其他更 改,並且装置如先前所規劃程式操作。此為在選用之端子 RST,在啟動或在接收重設訊號時之預設狀態◊一經在大量 作業狀態,狀態機便根據圖5中所示之狀態圖接管此等大量 作業如規劃程式,擦除,査證及界限之控制。一代表性程式 顒序予以闌釋如下,其中DR指任何數據暫存器(包括旗標及 位址暫存器),及IR指指令暫存器: (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 (1) 邏輯重設 (2) 運作ISP (3) 選擇DR掃描 (4) 選擇IR掃描 (5) 捕捉I R (6) 移位IR ;重複供Ν循環 (Ν = IR長度) 註解= 指令=載人旗標 (7) 退出IR (8) 更新IR (9) 選擇DR掃描 (10) 捕捉DR (11) 移位DR :重複供Μ循環 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 2ί>7公釐) 18 41V892 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 16) ' (M =旗標暫存器長 度) 註解: 數 據 =旗標位元數據 (12) 退 出 DR (13) 更 新 DR (14) >py 選 擇 DR掃描 (15) 選 擇 IR掃描 (16) 捕 捉 IR (17) 移 位 IR ;重複供N循環 註解: 指 令 =載入位址 (18) 退 出 IR (19) 更 新 IR (20) 選 擇 DR掃描 (21) 捕 捉 DR (22) 移 位 DR ;重複供K循環 (K =位址暫存器 長度) 註解: 數 據 =規劃程式位址 (23) 退 出 DR (24) 更 新 DR (25) 選 擇 DR掃描 (26) 選 擇 IR掃描 (27) 捕 捉 IR . (28) 移 位 I R 重複供N循環 註解: 指 令 =PROGRAM (29) 退 出 IR 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 19 請 先 閱 背 之 注 意 事 項 再 填 寫 本 頁 訂 41ΰ〇92 A7 B7五、發明説明(17) 經濟部中央標準局員工消費合作社印製 (30) 更新IR (31) 運作 IS P/ I d 1 e (32.) 選擇DR掃描 等。 在此實例可看出,步驟之順序首先載人指令LOAD旗標,然 後將希望旗標數摟載入旗標暫存器,藉以執行該指令。其 次,指令載入位址予以載入指令暫存器,然後將選擇位址載 入位址暫存器藉以執行。假設數據已預先載入一數據暫存 器,在PROGRAM指令予Μ載人指令暫存器時,規劃程式將會 在狀態襪進入運作ISP/Idle狀態時開始,並且將會在狀態 機離開該狀態時結束。然而,本發明不需要狀態機控制之 實際規割程式間隔。 使用旗標暫存器以標示予以操作之單元群組,大為簡化 所需要之指令組,並從而簡化指令解碼電路。旗標暫存器 也允許標示很多可能之單元群組或塊,可能為彼此重叠,並 且不同之操作可在不同之簞元群組工作,而不使指令複雜 。僅在指定之諸磁區或單元塊實雎大虽操作諸如擦除,可 節省可觀量之測試時間,因為使用者不必重新規劃程式晶 片之其他部份。在晶片之部份可予K特別規削程式及擦除 時,使邏輯測試較簡單,減少測試時間及更可靠保證晶片之 可用性。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) 20 _ Ο Λ

Claims (1)

  1. 419992六、申請專利範圍 路 gml 續 積 之 元 簞 體 憶 記 性 存一 久之學一塊 *·.:;.體 種-:單 -τ·:_」性 _存 1.久 多 許虽 擇大 選之 供作 ,操 示 標 施 實 塊 之 定 選 在 及 號 訊 鐘 時 統 系: 一 含及 包號 路訊 電 式 輯模邏 一 業應 作響㈣器’ ί 芾 該 $ 路業 電作 輯量 理大 業 一 作 與 態 狀 者 用 使 常 正 在 提 器 制 控 該 號 訊 鐘 時 渡 ; 過號 間訊 之制 態控 狀時 業態 作狀 量業 大作 之最 路大 電在 體並 積 , 碼 解 號 Μ 訊予 制置 控裝 置之碼 裝器解 碼制之 解控聯 之該關 聯自藉 關來令 有一葙 ^ ^ 存罾令 暫,指 令人收 指輸接 I 行入 串輸 一 行 至 串 接由 連經 器供 存 , 暫 令 指 指 碼 解 接 逋 均 器 存 暫 標 旗 1 及 器 存 及 暫 Μ 址 ; 位 器-t 0 ’ 控器 至 存 供暫 提據 M數 予 一 令 用 作 互 相 器 碼 解 器址 制位 控 一 自 之 來路 制電 控體 而積 應與 響器 並存 ’ 暫 入 標 行旗 串號 至 訊 之 令 指 碼 解 於 應 對 Μ 過 通 器 存 暫 一 標之 旗瑰 於元 限單 僅諸 行之 執示 之標 業所 作元 量位 大標 之旗 體之 單收 性接 存入 久輸 在 行 使串 者 定 選 (請先閱讀背面之注意事項再填寫本頁) 路 電 之 項 置 裝 輯 邏 第 一 圍為 範路 利電 專體 請積 申 之 如於 2 位 所 路 電 輯 邏 業 作 量 大 中 其 裝 輯 埵 式 程 可 由 自 擇 選 經濟部中央標隼局員工消費合作社印製 藉 其 組 群 之 成 組 所 器 制 控 微 基 閃 快 及 列 陴 閘 式 程 可 區 ,存 置久 構Μ 予 元 單 體 憶 記 式 程 到 規 及 路 電 〇 輯置 埵裝 業憶 作記 量性 大存 中 久 其之 ’塊 數 隔 分 第 一 圍為 範路 利電 專體 請積 申之 如於 3.位 所 路 電 之 項 組 令 第指 圍之 範碼 利解 專可 請置據 申裝數 如碼對 4 解器 之制 器 存 暫 令 指 與 中 其 路 電 之 項 MS. 關IF 所 人 導輸 令 行 指串 人過 載通 器入 存載 暫 一 括之 包器 —存 暫 標 旗 及 址 位 本紙張尺度逍用中國國家棟準(CNS > A4規格(2丨Ο X 297公釐) 1 419S92 ABCD 申請專利範圍 經濟部中央標率局負工消費合作社印裝 串行接收之位元,Μ及大量操作指令導引控制器在久存性 單體執行大最作業。 5. 如申請專利範圍第4項之電路,其中大最作業指令包括 一擦除指令,供擦除旗標暫存器所標示之里元塊。 6. 如申請專利範圃第4項之電路,其中大量作業指令包括 一程式指令,供在一由位址暫存器所標示之位址將來自數 據暫存器之數據規剷程式至旗標暫存器所標示之單元塊。 7. 如申請專利範圍第4項之電路,其中大量作業指令包括 一査證指令,供在位址暫存器所標示之位址在旗標暫存器 所槱示之單元塊查證記憶體内容,記憶體内容為可謓入數 據暫存器,供通過一連接至數據暫存器之串行輸出自數據 暫存器輸出。 S.如申請專利範圍第4項之電路,其中大量作業指令包括 —界限指令,供旗標暫存器所標示之單元塊。 9. 如申請專利範圍第4項之電路,另包含一通過選擇装置 連接至每一該指令暫存器,數據暫存器,位址暫存器及旗標 暫存器之串行輸出,該指令組另包括一流動通過指令,導引 控制器將通過串行輸入所串行接收之位元通過一選定之暫 存器傳至串行輸出。 10. 如申請專利範圍第1項之電路,其中大里作業控制器 包含一狀態機及闞聯之控制電路。 11. 如申誚専利範圍第1項之電路,其中旗標暫存器之位 元分配分別標示不同重叠之諸組久存性單體為該等塊。 12. 如申請專利範圍第1項之電路,其中旗標暫存器所標 -----厂·--'裝------訂------ (请先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梂率(CNS ) A4说格(210X297公釐) 2 4V3S92 A8 B8 C8 D8 六、申請專利範圍 示之該等單元塊為與其他所標示塊之不同大小。 (請先閲讀背面之注意事項再填寫本頁) 13. 如申請專利範圍第1項之罨路,其中旗標暫存器所標 示之至少單元塊之一包括易失性記憶體單元。 14. 一種在一包含久存性記憶體單元編組為數單元塊之 積體電作業之方法,該方法包含: (a )藉而器之一模式訊號,將積體電路之控制器之 大量作業之狀態自正常使用者狀態切換至大量作業狀態; (b) 在大量作業控制器之控制下,將一暫存器載入指令替 代性載入積體罨路之指令暫存器,並響應暫存器載入指令, 將一組或多組旗標,位址及數據位元通過一連接至暫存器 之串行輸入,載人積體電路之各別旗標,位址及數據暫存器; (c) 將一大量作業指令載入指令暫存器;以及 (d) 在指令暫存器執行大量作業指令所標示之大量作業, 大量作業僅限於在旗標暫存器之旗標位元所選擇之一個或 多個單元塊.至少有些大量作業使用位址及數據暫存器之 内容K及旗標位元。 經濟部中央標準局負工消費合作社印製 15. 如申請專利範圍第14項之方法,另包含重複步驟(b) -(d),在旗標暫存器之旗標位元保持不變,及至少位址暫存 器予Μ重新載入不同位址位元,供相同之大量作業指令。 16. 如申請專利範圍第14項之方法.其中大虽作業指令包 括一個或多個指令,選自由擦除,程式,査證及界限操作指 令所組成之群組。 17. 如申請專利範圃第14項之方法,其中旗標暫存器之位 元分配分別標示不同重叠之諸組久存性單體為該等塊。 本紙張尺度逋用中國國家橾準(CNS > Α4規格(210X297公釐) -3 -
TW087120312A 1997-12-08 1998-12-08 Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations TW419892B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/986,506 US5848026A (en) 1997-12-08 1997-12-08 Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations

Publications (1)

Publication Number Publication Date
TW419892B true TW419892B (en) 2001-01-21

Family

ID=25532498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120312A TW419892B (en) 1997-12-08 1998-12-08 Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations

Country Status (10)

Country Link
US (1) US5848026A (zh)
EP (1) EP1038298A4 (zh)
JP (1) JP2001526443A (zh)
KR (1) KR20010014129A (zh)
CN (1) CN1261947C (zh)
CA (1) CA2294797A1 (zh)
MY (1) MY133908A (zh)
NO (1) NO20002282L (zh)
TW (1) TW419892B (zh)
WO (1) WO1999030324A1 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356620B2 (en) * 2003-06-10 2008-04-08 Altera Corporation Apparatus and methods for communicating with programmable logic devices
US6385689B1 (en) * 1998-02-06 2002-05-07 Analog Devices, Inc. Memory and a data processor including a memory
US6701395B1 (en) 1998-02-06 2004-03-02 Analog Devices, Inc. Analog-to-digital converter that preseeds memory with channel identifier data and makes conversions at fixed rate with direct memory access
US6289300B1 (en) 1998-02-06 2001-09-11 Analog Devices, Inc. Integrated circuit with embedded emulator and emulation system for use with such an integrated circuit
EP0935195A2 (en) 1998-02-06 1999-08-11 Analog Devices, Inc. "An integrated circuit with a high resolution analog-to-digital converter, a microcontroller and high density memory and an emulator for an integrated circuit
TW368626B (en) * 1998-04-17 1999-09-01 Winbond Electronics Corp Microprocessor with self-programmed embedded flash memory and programming method
JP2001274253A (ja) * 2000-03-28 2001-10-05 Toshiba Corp Fpga互換ゲートアレイ
US6424581B1 (en) * 2000-08-14 2002-07-23 Matrix Semiconductor, Inc. Write-once memory array controller, system, and method
US6473845B1 (en) * 2000-09-28 2002-10-29 Hewlett-Packard Company System and method for dynamically updating memory address mappings
CN100489797C (zh) * 2001-10-11 2009-05-20 阿尔特拉公司 可编程逻辑设备上的错误检测
US7127550B1 (en) * 2001-10-31 2006-10-24 Sandisk Corporation Multi-module simultaneous program, erase test, and performance method for flash memory
US6772276B2 (en) * 2002-01-04 2004-08-03 Intel Corporation Flash memory command abstraction
US6700815B2 (en) * 2002-04-08 2004-03-02 Advanced Micro Devices, Inc. Refresh scheme for dynamic page programming
US7260658B2 (en) * 2002-05-31 2007-08-21 Oracle International Corporation Verifying input/output command data by separately sending data to be written and information about contents of the data
KR100506061B1 (ko) * 2002-12-18 2005-08-03 주식회사 하이닉스반도체 특성 조정 장치를 부가한 메모리 장치
JP4615241B2 (ja) * 2003-04-08 2011-01-19 三星電子株式会社 マルチチップでマルチセクタ消去動作モードを実行する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法
US7334182B2 (en) * 2004-11-24 2008-02-19 Northrop Grumman Corporation Serial data preservation method
US7492810B2 (en) * 2005-04-04 2009-02-17 General Electric Company Method and apparatus for segmented code correlation
US7506205B2 (en) * 2006-02-14 2009-03-17 Atmel Corporation Debugging system and method for use with software breakpoint
US7818464B2 (en) 2006-12-06 2010-10-19 Mosaid Technologies Incorporated Apparatus and method for capturing serial input data
US9141477B2 (en) * 2007-10-12 2015-09-22 International Business Machines Corporation Data protection for variable length records by utilizing high performance block storage metadata
US8145925B2 (en) * 2007-12-21 2012-03-27 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8291248B2 (en) 2007-12-21 2012-10-16 Mosaid Technologies Incorporated Non-volatile semiconductor memory device with power saving feature
US8230317B2 (en) * 2008-04-09 2012-07-24 International Business Machines Corporation Data protection method for variable length records by utilizing high performance block storage metadata
US8190832B2 (en) * 2009-01-29 2012-05-29 International Business Machines Corporation Data storage performance enhancement through a write activity level metric recorded in high performance block storage metadata
US9513912B2 (en) 2012-07-27 2016-12-06 Micron Technology, Inc. Memory controllers
JP6241373B2 (ja) * 2014-06-19 2017-12-06 株式会社デンソー 記憶装置、フラッシュメモリ制御装置、及びプログラム
CN107564563B (zh) * 2016-06-30 2020-06-09 华邦电子股份有限公司 存储器装置及其操作方法
US10901738B2 (en) * 2017-11-14 2021-01-26 International Business Machines Corporation Bulk store and load operations of configuration state registers
CN110008075A (zh) * 2018-01-05 2019-07-12 深圳市中兴微电子技术有限公司 一种芯片调试方法及装置
CN109635401A (zh) * 2018-12-04 2019-04-16 中国航空工业集团公司西安航空计算技术研究所 一种动态可配置存储控制器设计方法
WO2022267065A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Processing devices for reducing scan traffic, method and computer program
CN117312185B (zh) * 2023-10-17 2024-04-09 苏州异格技术有限公司 一种fpga内存储融合方法、装置及fpga内存系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855954A (en) * 1985-03-04 1989-08-08 Lattice Semiconductor Corporation In-system programmable logic device with four dedicated terminals
US4879688A (en) * 1985-03-04 1989-11-07 Lattice Semiconductor Corporation In-system programmable logic device
US5237218A (en) * 1991-05-03 1993-08-17 Lattice Semiconductor Corporation Structure and method for multiplexing pins for in-system programming
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
US5491809A (en) * 1993-01-05 1996-02-13 Texas Instruments Incorporated Smart erase algorithm with secure scheme for flash EPROMs
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
US5485595A (en) * 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
US5388083A (en) * 1993-03-26 1995-02-07 Cirrus Logic, Inc. Flash memory mass storage architecture
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
KR970005644B1 (ko) * 1994-09-03 1997-04-18 삼성전자 주식회사 불휘발성 반도체 메모리장치의 멀티블럭 소거 및 검증장치 및 그 방법

Also Published As

Publication number Publication date
CA2294797A1 (en) 1999-06-17
JP2001526443A (ja) 2001-12-18
KR20010014129A (ko) 2001-02-26
CN1261947C (zh) 2006-06-28
EP1038298A1 (en) 2000-09-27
CN1269906A (zh) 2000-10-11
MY133908A (en) 2007-11-30
EP1038298A4 (en) 2003-06-04
US5848026A (en) 1998-12-08
WO1999030324A1 (en) 1999-06-17
NO20002282D0 (no) 2000-04-28
NO20002282L (no) 2000-06-06

Similar Documents

Publication Publication Date Title
TW419892B (en) Integrated circuit with flag register for block selection of nonvolatile cells for bulk operations
TW303466B (zh)
KR100292661B1 (ko) 플래쉬메모리용비트맵주소지정체계
TW298631B (en) Program algorithm for low voltage single power supply flash memories
JP4828938B2 (ja) 不揮発性半導体記憶装置及びその駆動方法
KR101544607B1 (ko) 메모리 장치 및 그 프로그램 방법
KR100908542B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
US7277981B2 (en) Scratch control memory array in a flash memory device
US6792065B2 (en) Method for counting beyond endurance limitations of non-volatile memories
US20030117886A1 (en) Non-volatile semiconductor memory device
KR100264028B1 (ko) 부트 블럭 방식을 채용하는 불휘발성 메모리의데이타 소거 메카니즘
JPH07249299A (ja) 集積プログラミング回路
TW201308344A (zh) 多位元單元非揮發性記憶體的測試方法及多模式配置方法
US5384749A (en) Circuit for the management of memory words
US8634261B2 (en) Semiconductor memory device and method of operating the same
JP4073330B2 (ja) 不揮発性半導体記憶装置
US7769943B2 (en) Flexible, low cost apparatus and method to introduce and check algorithm modifications in a non-volatile memory
JP3544935B2 (ja) 不揮発性半導体記憶装置及びそのオートプログラムの実行方法
KR100901963B1 (ko) 비휘발성 메모리 및 비휘발성 메모리의 테스트 방법
JP3796063B2 (ja) 不揮発性メモリの書き込み回路
KR20080076022A (ko) 불휘발성 메모리 장치 및 그 테스트 방법
JPH06236696A (ja) データ保持回路
JPH0757453A (ja) メモリカードおよびこれを含むメモリカードシステム並びにメモリカードのデータ書き換え方法
JPH02278596A (ja) 半導体記憶装置
JP2014179143A (ja) 不揮発性半導体記憶装置、および不揮発性半導体記憶装置の書き込み制御方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees