JPH06236696A - データ保持回路 - Google Patents

Abstract

(57)【要約】 【目的】ＰＲＯＭを用いたデータ保持レジスタによるデ
ータ保持を複数回行なわせることが容易に可能になるデ
ータ保持回路を提供する。 【構成】同一アドレスが割り当てられるデータ保持レジ
スタ用の複数のプログラム可能なＲＯＭ４、４´と、こ
の複数のＲＯＭのうちの一部のＲＯＭを選択する選択回
路７と、これにより選択されたＲＯＭの動作を決定する
制御回路とを具備することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データ保持回路に係
り、特にＰＲＯＭ（プログラム可能な読み出し専用メモ
リ）により構成されたデータ保持回路に関する。

【０００２】

【従来の技術】図４は、従来のデータ保持回路として、
ＰＲＯＭのデータを使用して他の回路の設定を変更する
場合の構成例を示している。ここで、１は制御信号線、
２はアドレスバス、３はデータバス、４はデータ保持ジ
スタ用のＰＲＯＭ、５はデータ線、６は他の回路であ
る。上記ＰＲＯＭ４は、制御信号線１からの制御信号に
よって次に述べる３つの動作を選択的に行うように制御
される。 （１）ライト動作；アドレスバス２上のアドレスにより
指定され、データバス３のデータを書込んで保持させ
る。 （２）リード動作；アドレスバス２上のアドレスにより
指定され、保持しているデータをデータバス３に出力さ
せる。

【０００３】（３）制御動作；アドレスバス２およびデ
ータバス３により直接に支配されることなく、ＰＲＯＭ
４に保持されているデータをデータ線５に出力し、この
出力を他の回路６の設定データとして使用する。ところ
で、図４のデータ保持回路において、データ保持レジス
タをＥＰＲＯＭ（紫外線消去可能なＰＲＯＭ）で構成す
ると、書き直しに手間がかかる。これに対して、ユーザ
による１回の書込みが可能なＯＴＰ（ワンタイムＰＲＯ
Ｍ）でデータ保持レジスタを構成すると、データ設定を
１回しか行なえない。

【０００４】

【発明が解決しようとする課題】上記したように従来の
データ保持回路は、データ保持レジスタをＥＰＲＯＭで
構成すると書き直しに手間がかかり、データ保持レジス
タをＯＴＰで構成するとデータ設定を１回しか行なえな
いという問題があった。

【０００５】本発明は上記の問題点を解決すべくなされ
たもので、ＰＲＯＭを用いたデータ保持レジスタによる
データ保持を複数回行なうことが容易に可能になるデー
タ保持回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明のデータ保持回路
は、同一アドレスが割り当てられるデータ保持レジスタ
用の複数のプログラム可能なＲＯＭと、上記複数のプロ
グラム可能なＲＯＭのうちの一部のＲＯＭを選択する選
択回路と、この選択回路により選択されたＲＯＭの動作
を決定する制御回路とを具備することを特徴とする。

【０００７】なお、上記選択回路は、複数のプログラム
可能なＲＯＭのうちの一部のＲＯＭを選択するための信
号を、上記複数のＲＯＭのうちの別の一部のＲＯＭがプ
ログラムされた回数に基ずいて発生する、あるいは、他
のレジスタ信号から与えるように構成されている。

【０００８】

【作用】同一アドレスが割り当てられるデータ保持レジ
スタ用の複数のＰＲＯＭと、この複数のデータ保持レジ
スタから１つのデータ保持レジスタを選択するための制
御信号を出力させるための選択回路を有しており、この
選択回路の出力信号により複数のデータ保持レジスタの
中から１つを選ぶので、データ保持レジスタによるデー
タ保持を複数回行なわせることが容易に可能になる。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係るデータ
保持回路を示している。

【００１０】図１において、１は制御信号線、２はアド
レスバス、３はデータバス、４は第１のＥＰＲＯＭ、４
´は第２のＥＰＲＯＭ、５はデータ線、６は他の回路、
７は選択回路、８は選択信号線である。上記第１のＥＰ
ＲＯＭ４および第２のＥＰＲＯＭ４´は、それぞれ回路
状態設定用レジスタとして使用されており、同一アドレ
スが割り当てられる。上記２個のＥＰＲＯＭ４、４´
は、それぞれ前記制御信号線１からの制御信号によって
次に述べる３つの動作を選択的に行うように制御され
る。 （１）ライト動作；アドレスバス２上のアドレスにより
指定され、データバス３のデータを書込んで保持する。 （２）リード動作；アドレスバス２上のアドレスにより
指定され、保持しているデータをデータバス３に出力す
る。

【００１１】（３）制御動作；アドレスバス２およびデ
ータバス３により直接に支配されることなく、ＥＰＲＯ
Ｍ４、４´に保持されているデータをデータ線５に出力
し、この出力を他の回路６の設定データとして使用す
る。

【００１２】また、上記２個のＥＰＲＯＭ４、４´は、
選択回路７の出力（選択信号）が選択信号線８を経て与
えられて制御されることにより、どちらが動作するか選
択される。この場合、例えば選択信号が“１”の時に第
１のＥＰＲＯＭ４、選択信号が“０”の時に第２のＥＰ
ＲＯＭ４´を選択するものとする。上記選択回路７は、
前記２個のＥＰＲＯＭ４、４´のどちらを選択するかに
ついてのデータを保持する必要があり、ＥＰＲＯＭセル
が使用されている。そして、上記選択回路７は、前記制
御信号線１からの制御信号によって次に述べる３つの動
作を選択的に行うように制御される。 （１）ライト動作；アドレスバス２上のアドレスにより
指定され、データバス３のデータを書込んで保持する。 （２）リード動作；アドレスバス２上のアドレスにより
指定され、保持しているデータをデータバス３に出力す
る。

【００１３】（３）選択動作；アドレスバス２およびデ
ータバス３により直接に支配されることなく、選択回路
７に保持されているデータを選択信号線８に出力し、こ
の出力によりＥＰＲＯＭ４またはＥＰＲＯＭ４´のどち
らかを選択するを制御する。また、上記選択回路７は、
前記制御信号線１からの制御信号によって前記ＥＰＲＯ
Ｍ４、４´とは独立に制御される。前記アドレスバス２
は、書込み／読み出し動作を行う対象となる回路（ＥＰ
ＲＯＭ４、４´および選択回路７）のアドレス信号が与
えられる。前記データバス３は、書込み／読み出し動作
に伴うデータが与えられる。次に、図１のデータ保持回
路の一動作例を説明する。

【００１４】ここで、ＥＰＲＯＭ４、４´に対する書込
み／読み出し動作時のアドレスはそれぞれ例えば２００
０（Ｈ）、選択回路７に対する書込み／読み出し動作時
のアドレスは例えば００２０（Ｈ）とする。また、前記
ＥＰＲＯＭ４、４´および選択回路７のＥＰＲＯＭセル
は、初期状態として紫外線消去されているものとする。

【００１５】いま、他の回路６の回路状態設定として
“０”設定が必要とされる場合には、まず、アドレスバ
ス２にアドレス００２０（Ｈ）を乗せて選択回路７を指
定し、データバス３には“１”を乗せ、制御信号線１に
よって書込み動作を指示すると、選択回路７には“１”
が書込まれる。

【００１６】次に、制御信号線１によって選択回路７を
選択動作の状態に制御しておき、アドレスバス２にアド
レス２０００（Ｈ）を乗せてＥＰＲＯＭ４、４´を指定
し、データバス３に“０”を乗せ、制御信号線１によっ
て書込み動作を指示する。これによって、選択回路７か
らの選択信号によって選択されている第１のＥＰＲＯＭ
４にデータバス３上のデータ“０”が書込まれる。この
時、第２のＥＰＲＯＭ４´は、選択信号によって非選択
状態になっているので、消去状態のままである。

【００１７】もし、必要なら、アドレスバス２にアドレ
ス００２０（Ｈ）を乗せて選択回路７を指定し、制御信
号線１によって読み出し動作を指示すれば、選択回路７
からの読み出しデータがデータバス３に出力されるの
で、その前に書込まれていたデータを確認することがで
きる。

【００１８】これに対して、アドレスバス２にアドレス
２０００（Ｈ）を乗せてＥＰＲＯＭ４、４´を指定し、
制御信号線１によって読み出し動作を指示すれば、第１
のＥＰＲＯＭ４からの読み出しデータがデータバス３に
出力されるので、その前に書込まれていたデータを確認
することができる。

【００１９】そして、制御信号線１により選択回路７を
選択動作の状態に制御したままでＥＰＲＯＭ４、４´を
制御動作の状態に指定すれば、選択信号によって選択状
態になっている第１のＥＰＲＯＭ４の保持データ“０”
によって他の回路６の回路状態設定が行なわれる。

【００２０】上記動作とは逆に、他の回路６の回路状態
設定として“１”設定が必要となった場合は、アドレス
バス２にアドレス００２０（Ｈ）を乗せて選択回路７を
指定し、データバス３には“０”を乗せ、制御信号線１
によって書込み動作を指示すると、選択回路７には
“０”が書込まれる。

【００２１】次に、制御信号線１によって選択回路７を
選択動作の状態に制御しておき、アドレスバス２にアド
レス２０００（Ｈ）を乗せてＥＰＲＯＭ４、４´を指定
し、データバス３に“１”を乗せ、制御信号線１によっ
て書込み動作を指示する。これによって、選択回路７か
らの選択信号によって選択されている第２のＥＰＲＯＭ
４´にデータバス３上のデータ“１”が書込まれる。こ
の時、第１のＥＰＲＯＭ４は、選択信号によって非選択
状態になる。もし、書込みデータの確認が必要なら、前
述した方法に準じて行うことが可能である。

【００２２】そして、制御信号線１により選択回路７を
選択動作の状態に制御したままでＥＰＲＯＭ４、４´を
制御動作の状態に指定すれば、選択信号によって選択状
態になっている第２のＥＰＲＯＭ４´の保持データ
“１”によって他の回路６の回路状態設定が行なわれ
る。なお、前記ＥＰＲＯＭ４、４´がＯＴＰ型のもので
構成されている場合には、上記したような動作によりＥ
ＰＲＯＭに対する再設定が行われたこととなる。

【００２３】即ち、上記第１実施例のデータ保持回路に
よれば、同一アドレスが割り当てられるデータ保持レジ
スタ用の複数のＰＲＯＭと、この複数のデータ保持レジ
スタから１つのデータ保持レジスタを選択するための制
御信号を出力させるための選択回路を有しており、この
選択回路の出力信号により複数のデータ保持レジスタの
中から１つを選ぶので、データ保持レジスタによるデー
タ保持を複数回行なわせることが容易に可能になる。次
に、データ保持レジスタとしてＥＥＰＲＯＭ（電気的消
去可能なＰＲＯＭ）を用いる場合を考える。

【００２４】ＥＥＰＲＯＭは、ＥＰＲＯＭと同様に、書
き込まれたデータは使用電源がオフ状態になっても保持
される不揮発性メモリであるが、ＥＰＲＯＭと異なり、
装置に組み込まれた状態で電気的消去および再書込みが
可能である。

【００２５】このようなＥＥＰＲＯＭを用いて順算カウ
ンタ等のデータを保持させる場合に問題となるのは、Ｅ
ＥＰＲＯＭの消去・書込み回数である。つまり、入力さ
れたデータの変化に対してデータを保持させる回数（前
回に入力された保持データを消去して新しく入力したデ
ータを書込む回数）が多い場合、入力データの上位デー
タ・下位データに分けてみると、上位データはあまり変
化しないのに下位データの頻繁な変化に伴って頻繁に消
去・書込みを行うことになり、意味のない消去・書込み
回数が多く含まれることになる。

【００２６】ＥＥＰＲＯＭの消去・書込み可能回数は、
一般的に１０ ⁵程度と言われており、上記したような意
味のない消去・書込み回数が多く含まれることは望まし
くない。

【００２７】図２は、上記したようなＥＥＰＲＯＭを用
いて順算カウンタ等のデータを保持させる場合の問題を
解決し、ＥＥＰＲＯＭの消去・書込み可能回数を有効に
活用し得る本発明の第２実施例に係るデータ保持回路を
示している。

【００２８】ここで、２１は制御信号線、２２は制御回
路、２３はラッチ監視回路、２４は第１のＥＥＰＲＯ
Ｍ、２５は第２のＥＥＰＲＯＭ、２６は第３のＥＥＰＲ
ＯＭ、２７はカウンタ回路、２８は第１の書込みゲート
回路、２９は第１の読み出しゲート回路、３０は第２の
書込みゲート回路、３１は第２の読み出しゲート回路、
３２はイネーブル制御信号線、３３は書込み制御信号
線、３４は読み出し制御信号線、３５はラッチ制御信号
線、３６はデータバス、３７は入力データ線、３８は書
込み制御信号線、３９は読み出し制御信号線である。

【００２９】図２の回路において、入力データ線３７か
ら入力されたデータはラッチ監視回路２３に入力する。
制御信号線１から制御回路２２にラッチ指示信号が入力
すると、制御回路２２はラッチ制御信号線３５にラッチ
制御信号を出力し、ラッチ監視回路２３は入力データを
ラッチする。

【００３０】そして、ラッチ監視回路２３は、入力デー
タのうちの第３のＥＥＰＲＯＭ２６に対応する上位デー
タが前回のラッチ指示信号入力時の入力データのうちの
上位データから変化が有ったか否かを監視し、変化が有
った場合にはその旨の信号を制御回路２２に送る。

【００３１】ここで、制御信号線２１から制御回路２２
に書込み指示信号が入力すると、制御回路２２は書込み
制御信号線３３に書込み制御信号を出力し、第３のＥＥ
ＰＲＯＭ２６は、前回に入力されて保持されている上位
データを消去して新しく入力したデータのうちの上位デ
ータを書き込んで保持する。

【００３２】また、この時、制御回路２２は、イネーブ
ル制御信号線３２に出力するイネーブル制御信号を第１
の論理レベル（ここでは、“Ｌ”レベル）にし、書込み
制御信号線３８に書込み制御信号を出力する。

【００３３】これにより、第１の書込みゲート回路２８
の出力が活性化し、第１のＥＥＰＲＯＭ２４は、前回に
入力されて保持されている下位データを消去して新しく
入力したデータのうちの下位データを書き込んで保持す
る。なお、この時、第２の書込みゲート回路３０の出力
は非活性状態になっている。

【００３４】また、この時の第１の書込みゲート回路２
８の出力はカウンタ回路２７に入力してその値を歩進
（＋１）させるので、カウンタ回路２７は第１のＥＥＰ
ＲＯＭ２４に対する消去・書込み回数をカウントするこ
とになる。

【００３５】また、前記制御回路２２は、カウンタ回路
２７のカウント値を監視しており、その値が第１のＥＥ
ＰＲＯＭ２４に対する消去・書込み可能回数に達したこ
とを検知すると、前記イネーブル制御信号線３２上のイ
ネーブル制御信号を第２の論理レベル（ここでは、
“Ｈ”レベル）にする。これにより、第１の書込みゲー
ト回路２８の出力が非活性状態になり、第２の書込みゲ
ート回路３０の出力が活性化し、前記第１のＥＥＰＲＯ
Ｍ２４に代えて第２のＥＥＰＲＯＭ２５に入力データの
うちの下位データを書き込んで保持するようになる。

【００３６】上記したようなデータ保持動作において特
徴的なことは、入力データのうちの上位データを保持す
るための第３のＥＥＰＲＯＭ２６は、新たな入力データ
のうちの上位データが前回の入力データのうちの上位デ
ータ（保持されているデータ）から変化した時のみ、保
持されている上位データを消去して新たな上位データを
書き込んで保持することである。

【００３７】そして、入力データのうちの下位データを
保持するためのＥＥＰＲＯＭ２４および２５は、最初は
第１のＥＥＰＲＯＭ２４により保持するが、第１のＥＥ
ＰＲＯＭ２４に対する消去・書込み可能回数に達する
と、第２のＥＥＰＲＯＭ２５により保持するように切り
換わることである。

【００３８】なお、下位データ保持用のＥＥＰＲＯＭ２
４および２５の保持データの確認を行う際には、制御信
号線２１から上記ＥＥＰＲＯＭ２４、２５に対する読み
出し制御を行うと、制御回路２２は、読み出し制御信号
線３９に読み出し制御信号を出力すると共に前記イネー
ブル制御信号線３２にイネーブル制御信号を出力する。

【００３９】この場合、制御回路２２が、前記イネーブ
ル制御信号線３２上のイネーブル制御信号を第１の論理
レベル（“Ｌ”レベル）にすると、第１の読み出しゲー
ト回路２９の出力が活性化し、第１のＥＥＰＲＯＭ２４
の保持データがデータバス３６に読み出される。

【００４０】これに対して、制御回路２２が、前記イネ
ーブル制御信号線３２上のイネーブル制御信号を第２の
論理レベル（“Ｈ”レベル）にすると、第２の読み出し
ゲート回路３１の出力が活性化し、前記第２のＥＥＰＲ
ＯＭ２５の保持データがデータバス３６に読み出され
る。

【００４１】また、上位データ保持用の第３のＥＥＰＲ
ＯＭ２６の保持データの確認を行う際には、制御信号線
２１から上記ＥＥＰＲＯＭ２６に対する読み出し制御を
行う。これにより、制御回路２２が読み出し制御信号線
３４に読み出し制御信号を出力し、上記ＥＥＰＲＯＭ２
６の保持データがデータバス３６に読み出される。図３
は、本発明の第３実施例に係るデータ保持回路を示して
いる。このデータ保持回路は、ＰＲＯＭ（例えばＥＰＲ
ＯＭ）のデータを使用して出力電圧を切換え制御するよ
うにしたものである。

【００４２】ここで、１は制御信号線、２はアドレスバ
ス、３はデータバス、４は第１のＥＰＲＯＭ、４´は第
２のＥＰＲＯＭ、５は第１のＥＰＲＯＭ４の読み出し出
力信号線、５´は第２のＥＰＲＯＭ４´の読み出し出力
信号線、７は選択回路、８は選択信号線である。

【００４３】また、ＶＡは分圧される電圧、９…は分圧
用抵抗、Ｖ１、Ｖ２は分圧された電圧、６および６´は
上記分圧電圧Ｖ１、Ｖ２の取り出し経路に直列に挿入さ
れたスイッチ素子（例えばＰチャネルＭＯＳトランジス
タ）であり、その各一端が共通に接続されて出力ノード
１０となっている。上記スイッチ素子６および６´は、
それぞれ対応して前記ＥＰＲＯＭ４および４´の出力に
よりスイッチ制御される。

【００４４】このような第３実施例のデータ保持回路に
よれば、出力電圧を複数の電圧（本例では２つの電圧）
の間で切換え制御できるので、例えばクロスコイルメー
タのメータ駆動出力と実際のメータ指示表示上との差を
調整する場合などに適用することができる。

【００４５】

【発明の効果】上述したように本発明によれば、ＰＲＯ
Ｍを用いたデータ保持レジスタによるデータ保持を複数
回行なわせることが容易に可能になるデータ保持回路を
実現することができる。

【図面の簡単な説明】

【図１】本発明の第１実施例に係るデータ保持回路を示
すブロック図。

【図２】本発明の第２実施例に係るデータ保持回路を示
す論理回路図。

【図３】本発明の第３実施例に係るデータ保持回路を示
す回路図。

【図４】従来のデータ保持回路を示すブロック図。

【符号の説明】

１…制御信号線、２…アドレスバス、３…データバス、
４…第１のＥＰＲＯＭ、４´…第２のＥＰＲＯＭ、５…
データ線、６…他の回路、７…選択回路、８…選択信号
線、２１…制御信号線、２２…制御回路、２３…ラッチ
監視回路、２４…第１のＥＥＰＲＯＭ、２５…第２のＥ
ＥＰＲＯＭ、２６…第３のＥＥＰＲＯＭ、２７…カウン
タ回路、２８…第１の書込みゲート回路、２９…第１の
読み出しゲート回路、３０…第２の書込みゲート回路、
３１…第２の読み出しゲート回路、３２…イネーブル制
御信号線、３３…書込み制御信号線、３４…読み出し制
御信号線、３５…ラッチ制御信号線、３６…データバ
ス、３７…入力データ線、３８…書込み制御信号線、３
９…読み出し制御信号線。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 同一アドレスが割り当てられるデータ保
   持レジスタ用の複数のプログラム可能なＲＯＭと、 上記複数のプログラム可能なＲＯＭのうちの一部のＲＯ
   Ｍを選択する選択回路と、 この選択回路により選択されたＲＯＭの動作を決定する
   制御回路とを具備することを特徴とするデータ保持回
   路。
2. 【請求項２】 請求項１記載のデータ保持回路におい
   て、 前記選択回路は、複数のプログラム可能なＲＯＭのうち
   の一部のＲＯＭを選択するための信号として、上記ＲＯ
   Ｍとは別のレジスタからの信号を与えることを特徴とす
   るデータ保持回路。
3. 【請求項３】 請求項１記載のデータ保持回路におい
   て、 前記選択回路は、複数のプログラム可能なＲＯＭのうち
   の一部のＲＯＭを選択するための信号を、上記複数のＲ
   ＯＭのうちの別の一部のＲＯＭがプログラムされた回数
   に基ずいて生成することを特徴とするデータ保持回路。