TW417140B - Vertical type misfet and method of its production - Google Patents

Vertical type misfet and method of its production Download PDF

Info

Publication number
TW417140B
TW417140B TW088102482A TW88102482A TW417140B TW 417140 B TW417140 B TW 417140B TW 088102482 A TW088102482 A TW 088102482A TW 88102482 A TW88102482 A TW 88102482A TW 417140 B TW417140 B TW 417140B
Authority
TW
Taiwan
Prior art keywords
conductivity type
region
trench
type
semiconductor
Prior art date
Application number
TW088102482A
Other languages
English (en)
Inventor
Manabu Yamada
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW417140B publication Critical patent/TW417140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印製 * 4t7140 A7 __B7_ 五、發明説明（I ) 發明領城 本發明偽有關一種1立式金屬絶緣物半導體場效電晶 體（Ml S F E T )及其生産方法，更特別的是有關一種其Μ I S F E T 具有溝渠結構之直立式金屬絶綠物半導體場效雷晶體 .(Μ丨S F Ε Τ )及其生産方法。 相關持術銳Β3 迄今，已將M 0SFET(金屬氣化物半導體場效電晶體）當 作電源裝置而用於對相當大電流及相當大電壓的處理。 由於M0SFET是一種電壓控制裝置，故M0SFET的優點是不 需要任何輸入電流。此外在原理上，由於在極大數目的 電洞和電子中只有一種當成作業中M 0SFET的載子，而不致 有載子堆積的效應，使得Μ 0 S Ρ Ε Τ有優良的切換特徽及抗 沖穿特徴。因為這些待獻，故Μ 0 S F Ε Τ已廣泛地應用於像 切換穩壓器之類的電感式負載上。 有關這樣的Μ 0 S F Ε ΐ，存在有横向型式Μ 0 S F Ε Τ的初始型 式，其中會有作業電流汲極電流沿平行於半導體基片之 主要平而的方向流動。與這種初始型式相反的，最近已 廣泛地使用直立式Μ 0 S Ρ Ε Τ，其中汲極電流是沿垂直於半 導體基Η之主要平面的方向（或鉛直方向）流動。於這種 直立式Μ 0 S F E Τ中，能夠沿互為平行的方向連接極大數目 .的單元（即，單位裝置）以形成Μ 0 S F Ε Τ β必然地，這種垂 育式的M0SFET的優點是能增加其電流容量β 這裡，因為包括直立式a 0 S F Ε Τ之習知Μ 0 S F Ε Τ的最重要 特徵偽有接通-阱抗（ο η - r e s i s t a n c e )的特徵。由於接通 -m抗的特獻駸重地影響著Μ 0 S F Ε T的切換作業，故最好 能減少其接通-m抗c結果，為了享有上述優點即使在 I紙浪尺度適用中國國家標準（CNS ) A4現格（21〇χί97公釐) ----------^------ir------^ {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 λ ^ A f\ ! ' ! ί 4 :.) • A7 _B7_ 五、發明説明（> ) 直立式Μ 0 S F E T中也需要減少其接通-阻抗。 作為直立式Μ 0 S F Ε Τ減少其接通-阻抗之例，日本公開 專利刊物第S h 〇 6 3 - 2 3 3 6 5號文件掲示了一種如第1 6圖所 示的Μ 0 S F E T ,其中：沿形成於η + -型基片5 1上之τι --型磊 _晶層5 2的表面形成有一對已分割的η+ -型源極區域5 3 ; 而間極電極5 5是透過閘極氣化物膜5 4形成於這些η + -型 源極區域5 3之間。此外緊鄰形成於η + -型源極區域5 3底 下的是一對Ρ + -型基底區域5 6。這些基底區域5 6中，當閘 搔罨壓受到控制時緊鄰在閘極氣化物膜5 4底下的那些會 彤成反轉區域。這樣的反轉區域扮演箸通道區域的功能 。此外，在緊鄰形成部分汲極電流路徑之閛極電極5 5底 下的區域偽其功能為減少直立式MOSFET作業中之接通-阻抗的一値η + -型區域。附帶地如第1 6圖所示，汲極電 極5 8是從源極電極5 9沿垂直方向作相對的配置。 另一方而，上述日本公開專利刊物第Sho 63-23365號 文件中所掲示的習知設計中，雖然能夠減少直立式Μ 0 S F E T 的接通-阻抗，但是由於通道區域是沿配置有閘極電極 55的水平方向而形成的故對縮減其單元尺寸是有一限度 的》因為這健理由，當依互為平行的方式連接Μ 0 S F Ε Τ内 極大數目的單元以増加其電流容量時，很顯然會増加如 是形成之半導體基片的尺寸β 依這個觀點，日本公開專利刊物第H e i 3 - 5 5 8 7 9猇文 件掲7F 了一種如第17圖所7F的M0SFET，其中有：垂直地 形成的逋道區域；閘極電極S 4是透過閘極氧化物膜6 3而 本纸張尺度適用中國國家標準（CNS ) A4規格（2[ 0 X 297公釐） ----------^------11------^ (請先聞讀背面之注意事項再填寫本頁) 417140 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明説明 ( ) 1 形 成 於 構 成 在 Ρ 1* _ 型 基 片 6 1 中 之 溝 渠 (或凹槽） 6 2 之 内 ； 1 1 I 而 形 成 於 溝 渠 62底 部 内 的 疋 一 個 η 卜., 型 區 域 0 5, 因 此 田 1 1 聞 極 電 壓 受 到 控 制 時 將 沿 垂 直 方 向 延 沖 的 反 轉 區 域 緊 鄰 請 1 ▲ 1 地 形 成 於 閛 極 氧 化 物 膜 6 3底 下 而 這 樣 的 反 鞞 區 域 扮 演 閱 讀 t 1 著 通 道 區 域 的 功 能 〇 附 帶 地 * 閘 極 雷 極 64 是 受 到 夾 層 絶 ιέ 之 1 緣 物 膜 6 β的 覆 蓋 〇 注 意 1 事 1 不 過 y 於 曰 本 公 開 專 利 刊 物 第 H e i 3 - 5 5 87 9猇文件中 項 真 1 填 1 所 揭 7F m 種 習 知 設 計 中 » 汲 極 電 流 不 會 沿 垂 直 方 向 流 寫 本 裝 | 經 P 卜 — 型 基 片 6 1 0 所 以 y 這 種 習 知 設 計 的 主 要 問 題 不 是 頁 1 I 一 種 直 式 ΜΠ S F ΕΤ 〇 換 句 話 説 ， »-A- m 種 習 知 設 計 只 顯 示 出 1 | 一 種 具 有 沿 垂 直 方 向 形 成 通 道 區 域 之 結 構 的 M0SF ΕΤ 〇 1 1 至 於 能 夠 縮 減 其 早 元 尺 寸 的 直 立 式 M0 S F ET » 其 主 題 專 1 訂 1 | 利 申 m 的 申 請 人 己 於 先 前 的 用 中 掲 示 了 這 種 直 立 式 M0 S F Εΐ (亦卽日本專利應用第Η e i 9 -2 5 1 6 7 1號文件） 0 如 1 1 第 18 圖 所 示 這 種 直 立 式 Η 0 S F E T 中 ； ρ — 型 基 底 區 域 7 3 是 1 I 形 成 於 構 成 在 η 4 型 基 Μ 7 1. 上 之 η ’ - 型 磊 晶 層 7 2 内 ； 形 1 1 線 ! 成 溝 渠 7 4 的 方 式 是 使 之 延 伸 而 同 時 跨 越 這 個 η " - 型 晶 晶 層 7 2和 Ρ - 基 底 區 域 7 3 閘 極 電 極 7 6 是 透 過 閘 極 緣 物 1 I 膜 75而 形 成 於 溝 渠 7 4 内 j η + - 型 源 極 區 域 77 是 形 成 於 P- 1 1 型 基 底 區 域 7 3 内 而 圍 繞 箸 溝 渠 7 4 j 閘 極 電 極 7 6 是 由 絶 緣 1 1 物 膜 7 8加 以 覆 蓋 J η + - 型 源 極 區 域 77 日 疋 與 源 極 電 極 7 9 連 1 I 接 且 η + 型 基 Η 7 1 是 與 汲 極 電 極 80 連 接 〇 因 而 製 造 出 1 1 直 立 式 Μ 0 S F ΕΤ 〇 1 | 於 具 有 上 述 結 構 的 直 立 式 -5 Μ 0 S F Ε Τ 能 改 良 其 接 通 -阻 1 1 1 1 i 本紙張尺度適用中國國家標準（CNS ) A4規格（21 OX 297公釐）
經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（4 ) 抗特激，同時由於通道區域是沿溝渠74之側表面的垂直 方向而彤成的故也能縮減其單元尺寸。 不過，於上述日本專利應用第Hei 9-254671號文件所 揭示這種習知設計中，在於基底區域的深度小於溝榘的 深度，故很難在壓力-阻抗特徵上改良直立式HOSFET。 換句話說，雖然直立式MOSFET已廣泛地應用在像切換 穩壓器之類的器件上，將這種直立式MOSFET應用在電感 式負載上時，必需在壓力-姐抗特徵上改良直立式HOSFET f這會要泶基底區域的深度大於溝渠的深度。 不過，當所形成基底區域只有在深度上是大於溝渠， 會不利地增加不想要阻抗的RJFET組件（接面場效電晶 體的阳抗組件）。第19圖是用Μ顯示上述結構的圖示， 其中更明確地說：ρ_基底區域73是深人地形成於構成在 η + -型基片71上之η 型磊晶層72内，而η 型磊晶層 7 2内所產生的R J F Ε Τ組件會增加W達成增加這種直立式 MOSFET之接通-龃抗的功能。附帶地於第19圖中：RSUB 搮示出n + -型基片71的阻抗組件；Rep丨標示出η —-型磊 晶層7 2的阻抗組件；而R c ti則標示出通道區域的阻抗組 件。 瑄裡，能夠藉由改變溝渠的深度和寬度而減少其駔抗 。不過，這不僅增加了 Rch同時也改變了形成於溝渠内 之夾層絕緣物膜的形狀。因此，會害怕因為於焊接在形 成於夾層絕緣物膜上的源極電極之導線導電時加在源極 電極上之張力的變化而發生短路故障及類似損害。 ---------神衣------1T------.^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） 417140 A7 B7 五、發明説明（5 總 明0 的 明 發 本 此 因 ο 明 發 本 出 提 而 況 情 的 樣 瑄 為 因 式 立 直 1.· 種 中 供Μ其 提 是賵 的晶 目電 法 方 產 生 其 及 效式在 場立下 體直抗 導種阻 半一 -物供 緣提 絕所 屬是 金的 fv .My T s FE特 s g J fnl^ 通 接 其 加 增 不 在 能 有 具 此 良 改 上 徵 特 抗0 第 的 明 發 本 據 力根 壓 構 结 渠0 的 而 的 巨 述 上 成 達 為 明 發 本 點 觀 個 構 結 域 .區 底 基 之 型 電 専二 第 有 具 將 中 Τ Ε F S ΤΧ Η 式 .. 立 有直 供於 提 透，的 是成周 極形四 電而渠 極膜溝 鬧物於 ，緣成 内絕彤 片極是 基閘則 之的域 型內區 電渠極 導溝源 I 之之 第内式 有域型 具區電 而底導 極基一 汲於第 於成有 成形具 形過而 深 更 渠 溝 : 比 良是 改域 的區 中底 其基 ，的 内成 域形 區 是 底如 基 彤於 所高 下是 底上 渠度 溝濃 在質 郧雜 緊在 域 個二 第 的 明 發 本 據 根 區片而 體基的 専髖目 半専述 的半上 式的成 型式達 電型為 導電明 1 導發 第一本 有第 ， 具有點 成具觀 (請先閱讀背面之注意事項再填寫本頁)' '裝·
，1T 線 經濟部智慧財產局員工消費合作社印製 吊nr :導専 中 一 一 其第第 ，有有 ET具具 SF是於 MI的低 式内是 立片度 直基濃 的之質 中式雜 點型的 觀電曆 個導此 一 一 ， 第第曆 的有髖 明具導 : 發於半 有本成之 供如形式 提 型 且 電 導 1 第 有 具 於 成 形 是 域 區 底 基 之 ; 式。 片型内 基電層 聘導體 導二導 半第半 的有之 式具式 型 型 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 29 7公釐） 經濟部智慧財產局員工消費合作社印製 _ί 4 .，ή A7 B7五、發明説明（6 ) 根據本發明的第三個覲點，本發明為達成上述目的而 提供有； 如本發明的第一個觀點中的直立式MISPET,其中： 雜質濃度高過基底區域之第二導電型式之半導體區域 係形成於基底區域表面内。 根據本發明的第四個觀點，本發明為達成上述目的而 提供有： 如本發明的第二個親點中的直立式MISPET,其中： 雜質濃度高過基底區域之第二導電型式之半導體區域 係形成於基底區域表面内。 根揮本發明的第五鯉觀點，本發明為達成上述目的而 提供有： 如本發明的第二個親點中的直立式MISFST,其中： 具有第一導電型式之半導體曆是由磊晶層建構而成的。 根據本發明的第六個觀點，本發明為達成上述目的而 提供有： ' 如本發明的第三個觀點中的直立式HISFET,其中： 具有第一導電型式之半導體層是由磊晶層建構而成的。 根據本發明的第七個觀點，本發明為達成上述目的而 提供有： 如本發明的第一個觀點中的直立式MISFET,其中： 溝渠的深度是小於或等於大約3微米。 根據本發明的第八個觀點，本發明為達成上述目的而 提供有： -8 - I---------f------IT------^ (諳先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 417140 A7 B7 經濟部智慧財度局員工消"合作社印製 五、發明説明 ( 7 ) 1 如 本 發 明 的 第 二 個 觀 點 中 的 直 立 式 Μ [SFET, 其 中 ： 1 1 溝 榘 的 深 度 是 小 於 或 等 於 大 約 3 微 米 0 1 1 根 撺 本 發 明 的 第 九 個 觀 點 * 本 發 明 為 達 成 上 逑 困 的 而 請 1 先 1 提 供 有 閱' 讀 1 其 背 [ 如 本 發 明 的 第 ·>< 個 觀 點 中 的 直 立 式 H ISFET, 中 面 [ 之 1 t 溝 渠 的 深 度 是 小 於 或 等 於 大 約 3 微 衆 〇 注 意 ί I 根 據 本 發 明 的 第 十 個 觀 點 » 本 發 明 為 達 成 上 逑 巨 的 而 ψ 項 再 1 I 提 供 有 填 寫 本 1 裝 | 如 本 發 明 的 第 四 個 觀 點 中 的 直 立 式 M ISFET, 其 中 ： I S^ 1 1 溝 渠 的 深 度 是 小 於 或 等 於 大 約 3 微 米 0 1 1 1 根 據 本 發 明 的 第 十 一 個 觀 點 j 本 發 明 為 達 成 上 述 百 的 1 I 而 提 供 有 J ! 訂 一 稀 方 法 係 用 於 生 產 直 立 式 M ISFET 1 此 M ISFET將 具 有 ! 第 二 導 電 型 式 之 基 底 區 域 形 成 於 構 成 汲 極 區 域 而 具 有 第 1 1 一 導 電 型 式 的 半 m 體 基 片 内 閘 極 電 極 是 透 過 閘 極 m 緣 1 I 物 膜 而 形 成 於 基 底 區 域 内 之 溝 渠 中 > 而 具 有 第 一 導 霄 型 1 1 線 1 式 的 源 極 區 域 是 形 成 於 溝 榘 四 周 的 基 底 區 域 内 其 中 使 所 形 成 的 基 底 區 域 比 溝 渠 m 深 ♦ 且 緊 m 溝 渠 底 下 則 形 成 I I 一 個 具 有 第 一 導 電 型 式 的 半 導 體 區 域 而 其 雜 質 濃 度 是 高 1 1 於 具 有 第 導 電 型 式 的 半 導 體 基 片 y 此 方 法 包 括 有 下 列 ! 步 驟 : I 於 具 有 第 導 電 型 式 的 半 導 Wdtt AS 内 形 成 溝 渠 而 其 雜 質 濃 1 1 度 是 高 於 具 有 第 . 等 電 m 式 的 半 導 體 基 片 且 是 形 成 於 構 1 | 成 汲 極 而 具 有 第 一 導 電 型 式 的 半 導 體 基 片 内 ! 1 -9 1 1 I 1 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） ‘4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (8 ) 1 於 具 有 第 一 導 電 型 式 的 半 導 體 區 域 内 形 成 具 有 第 二 導 ! ! I 電 型 式 的 基 底 區 域 f 而 瑄 個 具 有 第 二 導 電 型 式 的 基 底 區 1 1 域 在 深 度 上 是 大 於 溝 渠 的 » ,、 1 I 先 1 在 將 閛 m 絕 緣 物 膜 形 成 於 溝 渠 内 之 後 藉 由 Μ m 電 姐 件 閱 讀 I 填 滿 而 形 成 閘 極 電 極 1 旦 背 τδ 1 I 之 1 t 於 濟 渠 四 周 的 基 底 區 域 内 形 成 具 有 第 — 導 電 型 式 的 源 注 意 1 事 1 極 區 域 0 項 再 ! I 根 撺 本 發 明 的 第 十 二 個 觀 點 t 本 發 明 為 達 成 上 述 的 填 寫 本 1 裝 I 而 提 供 有 頁 ^ 1 ! —_- 種 方 法 係 用 於 生 產 直 立 式 MISFET, 此 MISFET將 具 有 1 1 第 二 導 電 型 式 之 基 底 區 域 形 成 於 構成 汲 極 區 域 而 具 有 第 1 I __. 導 電 型 式 的 半 導 體 基 片 内 9 閘 極 電 極 是 透 過 閘 極 m 緣 1 訂 物 瞑 而 形 成 於 基 底 區 域 内 之 溝 渠 中 1 而 具 有 第 — 導 η 型 1 式 的 源 極 區 域 是 形 成 於 ί應 m 渠 四 周 的 基 底 區 域 內 1 其 中 使 1 1 所 形 成 的 基 底 區 域 比 溝 渠 m 深 > 且 緊 鄰 溝 渠 底 下 則 形 成 1 I 一 個 具 有 第 一 導 電 型 式 的 半 m 體 區 域 而 其 雜 質 濃 度 是 高 1 1 線 1 於 具 有 第 —' 導 電' 型 式 的 半 導 體 基 Η 1 其 中 彤 成 於 具 有 第 —1 導 電 型 式 之 半 導 體 基 片 内 的 是 一 個 具 有 第 —- 導 電 型 式 丨 1 的 半 導 體 層 而 其 雜 質 濃 度 是 低 於 具 有 第 —" 導 電 型 式 的 半 1 1 導 體 基 Η t 而 具 有 第 二 導 電 型 式 之 基 底 ΓΗ* 睦 域 是 形 成 於 具 ! 有 第 —. 導 電 型 式 的 半 導 體 層 内 9 此 方 法 包 括 有 下 列 步 驟： 於 具 有 第 一 等 電 型 式 的 半 専 體 内 形 成 溝 渠 而 其 雜 質 濃 1 1 度 是 低 於 具 有 第 一 導 電 型 式 的 半 導 體 基 片 且 是 形 成 於 構 1 | 成 汲 極 而 具 有 第 一 導 電 型 式 的 半 m 體 基 Η 内 » 1 -1 〇- 1 ί 1 1 本紙張尺度適用中國國家標準（CNS ) Μ規格（2[0X297公釐） i 417140 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( 9 ) 1 於 具 有 第 一 導 電 型 式 的 半 導 體 區 域 內 形 成 具 有 第 二 導 1 1 I 電 型 式 的 基 底 區 域 而 這 個 具 有 第 二 専 甯 型 式 的 基 底 區 1 域 在 深 度 上 是 大 於 溝 渠 的 \ 諳 1 I 先 1 在 將 閘 m m 緣 物 m 形 成 於 溝 渠 内 之 後 藉 由 Μ 導 電 組 件 閱 i姜 1 填 滿 而 形 成 閘 擷 電 極 i 面 I 之 1 於 溝 渠 四 周 的 基 底 區 域 内 形 成 具 有 第 -, 導 電 型 式 的 源 注 意 1 事 1 楝 區 域 且 項 再 1 J 於 緊 鄰 Μ 溝 m 底 下 形 成 一 個 具 有 第 一 導 電 型 式 的 半 導 體 寫 本 1 裝 [ 區 域 ， 埴 備 具 有 第 一 m 電 型 式 的 半 専 體 域 在 雜 質 濃 度 頁 1 1 上 是 高 於 具 有 第 — 導 電 型 式 的 半 導 體 基 片 〇 1 1 I 根 撺 本 發 明 的 第 十 個 觀 點 > 本 發 明 為 達 成 上 述 的 1 1 而 提 供 有 ： 1 訂 種 方 法 係 如 本 發 明 的 第 十 一 個 觀 點 用 於 生 產 直 立 式 1 H ISFET ♦ 其 中 ： ! I 具 有 第 導 電 型 式 的 半 導 體 區 域 是 由 雜 質 ~m子植人 1 I 程 序 或 雜 質 -離子擴散程序所形成的£ 1 1 線 1 根 撺 本 發 明 的 第 十 四 画 親 點 » 本 發 明 為 達 成 上 逑 的 而 提 供 有 ； 1 I — 種 方 法 係 如 本 發 明 的 第 十 二 個 觀 點 用 於 生 產 直 立 式 1 1 M ISFET ， 其 中 ； 1 | 具 有 第 一 導 電 型 式 的 半 等 體 區 域 是 由 雜 質 -離子植入 1 I 程 序 或 雑 質 -雜子擴散程序所 ί成的。 1 1 根 據 本 發 明 的 第 十 五 個 觀 點 9 本 發 明 為 達 成 上 述 的 1 I 而 提 供 有 * 1 I -1 1- 1 ! 1 ! 本紙張尺度適用中國國家標準i CMS ) A4规格（2HTX 297公釐） A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 (10 ) 1 一 種 方 法 係 如 本 發 明 的 第 十 二 個 觀 點 用 於 生 產 直 立 式 t 1 I Η rSFET, 其 中 1 具 有 第 -* 導 電 型 式 的 半 導 體 廇 是 於 構 成 相 同 半 専 am 腰 層 諳 1 I 先 1 的 步 m 中 由 磊 晶 程 序 形 成 的 〇 閱 讀 脅 1 根 據 本 發 明 的 第 十 六 個 觀 點 本 發 明 為 達 成 上 述 巨 的 1 之 I l 而 提 供 有 : 注 意 i 事 1 一 種 方 法 係 如 本 發 明 的 第 十 —- 個 親 點 用 於 生 產 直 立 式 項 再 1 I Μ [SFET 其 中 : 窝 本 I 裝 1 是 在 形 成 閘 極 電 極 的 步 驟 中 使 用 多 晶 矽 膜 Κ 當 作 導 電 頁 1 I 元 件 0 1 1 根 據 本 發 明 的 第 十 七 傾 觀 點 9 本 發 明 為 達 成 上 述 百 的 1 1 而 提 供 有 Ϊ 1 訂 I 1 -~1 種 方 法 係 如 本 發 明 的 第 十 二 個 觀 點 用 於 生 產 直 立 式 MISFET 1 其 中 : 1 1 在 形 成 閘 極 電 m 的 步 驟 中 使 用 多 晶 矽 膜 Μ 當 作 導 電 元 1 I 件 Ο 1 1 線 1 根 據 本 發 明 的 第 十 八 個 觀 點 ， 本 發 明 為 達 成 上 述 百 的 而 提 供 有 ; i I 一 種 方 法 係 如 本 發 明 的 第 十 三 個 觀 點 用 於 生 產 直 立 式 1 1 MISFET ， 其 中 : I 1 在 形 成 閘 摒 電 極 的 步 驟 中 使 用 多 晶 矽 膜 當 作 導 電 元 1 | 件 0 1 1 根 據 本 發 明 的 第 十 九 個 觀 點 1 本 發 明 為 達 成 上 述 g 的 ! I 而 提 供 有 ; I -12- I ! 1 本紙張尺度適用中國國家摞準（CNS ) A4規格（2丨0X297公釐） 417140 A7 B7 經濟部智慧財產局RX消費合作社印製 五、發明说明 ( ) 1 一 種 方 法 係 如 本 發 明 的 第 十 四 個 觀 點 用 於 生 產 直 立 式 1 1 1 Μ ΓδΡΕΤ, 其 中 ·· 1 1 在 形 成 閘 極 電 極 的 步 驟 中 使 用 多 晶 6夕 m Μ 當 作 導 電 元 請 1 先 1 件 〇 閲 讀 北 | 根 撺 本 發 明 的 第 二 十 個 觀 點 » 本 發 明 為 達 成 上 述 的 面 1 | 之 1 1 而 提 供 有 : 注 意 1 I 事 1 —- 棟 方 法 係 如 本 發 明 的 第 十 五 個 觀 點 用 於 生 產 直 立 式 項 4 1 I Η ISFET 其 中 ： 填 寫 本 1 裝 | 在 形 成 閘 極 電 極 的 步 驟 中 使 用 多 晶 矽 膜 Μ 當 作 導 電 元 頁 1 I 件 〇 1 I 阃 式 簡 單 說 明 1 1 參 照 所 附 m 示 閲 謓 Μ 下 的 說 明 9 則 本 發 明 的 上 述 及 其 1 訂 ! 他 目 的 Λ 優 點 Λ 和 待 性 會 變 得 很 清 楚 〇 第 1 鬪 係 根 據 本 發 明 第 一 實 胞 例 之 直 立 式 Η I S F Ε Τ 的 截 J 1 面 圖 示 〇 1 I 第 2 圖 係 M ISFET之 生 產 方 法 中 的 某 一 個 步 驟 0 1 1 線 1 第 3 圖 係 M IS PET之 生 產 方 法 中 的 某 — 個 步 驟 0 第 4 阔 係 M ISPET之 生 產 方 法 中 的 某 — 個 步 m 〇 1 I 第 5 圖 係 M ISFET之 生 產 方 法 中 的 某 一 個 步 驟 0 1 1 第 6 Ρ1 僑 H ISFET之 生 產 方 法 中 的 某 —* 個 步 驟 〇 1 I 第 7 圇 係 M ISPET之 生 產 方 法 中 的 某 —1 個 步 驟 〇 1 [ 第 8 圈 圖 係 MISFET之 生 產 方 法 中 的 某 ~1 個 步 驟 0 [ 1 第 9 圖 係 M ISFET之 生 產 方 法 中 的 某 — 個 步 驟 〇 1 I 第 10 _ 係 MISPET之 生 產 方 法 中 的 某 — 個 步 驟 0 1 I -13- 1 1 [ 1 本紙浪尺度適用中國國家標準（CNS〉A4規格（210X 297公釐） Α7 Β7 經濟部智慧蚜產局ΜΚ工消費合作社印製 五、發明説明 (12 ) i 第 1 1圃 係 H ISFET之 生 產 方 法 中 的 某 —^* 個 步 驟 0 1 1 1 第 12圖 係 M ISFET之 生 產 方 法 中 的 某 . 個 步 驟 Q 1 1 第 13圖 係 M ISPET之 生 產 方 法 中 的 某 —- 個 步 m 0 讀 1 先 1 第 1. 4阖 係 M ISFET之 生 產 方 法 中 的 某 一 個 步 驟 0 閲-讀 I 1 第 15閫 係 M ISPET之 生 產 方 法 中 的 某 __. 個 步 驟 〇 ιέ 之 1 第 16圖 係 一種 習 知 直 立 式 MISFET的 截 面 圖 示 0 注 意 1 事 1 第 17IW 係 一種 習 知 直 立 式 Μ IS F Ε Τ 的 截 面 圖 示 〇 再 t 1 第 1 8鬪 係 一種 習 知 直 立 式 Μ I S F Ε Τ 的 截 面 圖 示 〇 寫 本 1 裝 1 第 19鬪 係 一種 習 知 直 立 式 Κ IS F Ε Τ 的 截 面 圖 示 t 顯 示 形 頁 1 1 成 一 個比 溝 渠谡 深 之 基 底 區 域 的 優 點 〇 1 1 發 明 的詳 细 說明 1 I 現 在1 將 參照 所 附 圖 示 而 對 本 發 明 的 各 種 較 佳 實 施 例 訂 1 1 作 詳 盡的 說 明》 較 伴 實晰 例 的說 明 1 1 [第~ -實胞例] 1 I 第 1圖 顯 示的 是 根 據 本 發 明 第 一 簧 胞 例 之 直 立 式 MISFET 1 1 線 1 的 截 而圖 示 。第 2 _ 10 圖 是 依 處 理 步 驟 的 順 序 顯 示 直 立 式 H ISFET生 產 方法 的 個 別 步 驟 〇 1 I 如 圖所 示 ,本 實 施 例 中 的 直 立 式 MISFET 例 如 f 彤 成 1 於 構 成汲 極 之η 4 型 半 導 體 基 片 (亦卽S 5雜質濃度的半 Γ 導 m 基片 )1 上的η - -型磊晶層（亦 即 低 雜 質 濃 度 的 半 専 I 體 層 )2 , 其雑質濃度是低於半導體基片1 1雜% 1濃度， 1 I 具 有1到2 0歐姆公分的岨抗係數， 旦其厚搜 為 ί!£ 5 至 J 60 i 1 微 米 。賴 由 離子 棺 入 法 將 Ρ " 型 雜 質 楦 入 到 η - 型 聶 晶 層 1 -1 4- I i ! 1 本紙張尺度逍用中國國家標準（CNS ) Α4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（G ) 2之内而使深度為2到4微米的η --型基底區域3形成 於η —-型磊晶層2内^附帶地，雖然η +-型半導體基Η 1事實上具有從2 5 0到3 0 G微米的厚度，為了簡化對本發 明的説明而使圖中的η + -型半導體基片1顯示成厚度比 η --型磊晶_ 2還小。 如第1圖所示，溝渠4的深度會比Ρ -型基底區域3還 小】到3徹米，其寬度為0 . 5到4 . fl微米，且實質上是形 成於P -型基底區域3的中央區域内β換句話説，本實施 例中是令所形成的Ρ -型基底區域3比溝渠4還深。 眈外，於溝渠4中透過膜厚度為從5 G Q到1 5 0 0埃的閘 極氣化物膜而形成的閛極電極6 ,此電極是由多晶矽膜 構成的且其膜厚度大概是G 0 0 0埃。形成於Ρ -型基底區域 3的表面内的η+ -型源極區域7是藉由離子植入法將η-型雜質植入到這樣的表面之内而達成的。另一方面，同 時與π + -型源極區域7和ρ -型基底區域3表商相鄰而形 成的是一個Ρ + -型接觸區域8 ^所形成的閘極氣化物膜 5和閘極電極6兩者都是向外延伸以覆蓋η + -型源極區 域7的部分表商。 最好是，溝渠4的深度是小於或等於大概3微米。當 其深度超過這値較桂值時，形成於溝渠4内側的夾層絶 緣物膜1 0在形狀上會變得不穩定，而損害形成於其上的 源極電極的平滑度且因此而損害到電線連接的性能。 有一個形成於緊鄰溝渠底下的η ++-型半導體區域（亦 卽高雜質濃度的半導體區域）9 ，其雜質濃度是高於 -1 5 -
I.--------装------1Τ------0 (請先聞讀背面之注意事項再填窝本頁J 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐} 經濟部智慧財產局員工涓費合作社印製 417140 A7 B7 五、發明説明（14 ) n+-型半導體基片1且是與η--型磊晶層2相郞。這· η ++-型半導體區域9的功能是減少接通-阻抗。 形成於溝渠4内側以便局部覆蓋閘極電極6和η + -型 源極區域7兩者的是其厚度為從5000到10000埃的夾層 絕緣物膜10。形成由鋁之類構成的源極甯極11 Κ便涅蓋 夾層絕緣物膜10、η+-型源極區域7 、及ρ+-型接觭區 域8中每一個的露出部分。 另一方面，形成於η+-型半専體基片1内的是由金、 銀、線之類構成的汲極電極1 2。 於具有上述結構的直立式MISFET中，將等於或大於預 定臨限值的正電壓當作控制電壓胞加於閘極電極6與源 極電極11之間時，會將閘極電極6底下與閘極«化物膜 5相郯之Ρ -型基底區域3的側邊表面轉換成η -型以形成 通道區域。結果，汲極電流會流經η+-型半専體基片1 、η —-型磊晶層2 、r/+-型半導體區域9 及通道區 域而到達n+ -型源極區域7 ,藉K操作此直立式MISFET。 接著將參照第2-10圖，依其生產步驟的順序說明Μ生 產直立式MISFET的方法。 如第2圖所示，例如先前透過磊晶程序而形成於構成 汲極區域之η + -型半導體基片1上的是η --型磊晶曆2 ，其中η —-型磊晶層2含有如同半導體基Η1内的η -型 雜質但是其雜質濃度會低於半導體基片1上的雜質濃度 ，所以其阴抗係數為1到2 0歐姆公分且其厚度為5到S 0 微米。 私衣------ΐτ------^ (諳先聞讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家梯準（CMS ) Α4规格（2ί〇Χ297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（15 ) 然後如第3阃所示，透過CVD (化學氣相沈積）程序肜 成於這個型磊晶層2上的依序是膜厚度大槪10 00埃 的氧化物膜（二氧化矽）13K及膜厚度大概1000埃的氮化 物膜（氮化矽）14。 之後將如是形成的氮化物膜14覆 Μ Κ光m膜1 5 ,然後令此光阻横接受光紬刻程序的處理 以留下需要的部分》 接鱭上述，K光阻膜1 5為阻抗覆罩透過乾独刻程序藉 由局部去除氮化物膜14、氧化物膜13、Μ及η —-型磊晶 曆2中的每一層而形成溝渠4 。如是形成的溝渠4具有 例如]到3微米的深度及0.5到4 . 0微米的寬度。 然後如第4圓所示，將所有的光阻膜15都去除。之後 ，透過熟知的L0C0S (矽的區域性氧化）程序進行局部的 氧化程序，而將相當厚的氧化物膜16形成於溝渠4內側 ，而ft氧化物膜1 6的厚度大概是1微米。於氧化程序中 f由於除溝渠4之外的任何其他部分都覆蓋有氮化物膜 14構成的覆罩故氧化物瞑16不會成長。附帶地，氧化物 膜1 3會防止將氮化物膜1 4帶進直接與η —-型磊晶層2接 觸處，這使得吾人能防止在η—-型外磊晶2的這個表面 上發展出任何的结晶缺點。 接續上述，如第5圖所示在去除氮化物膜14之後，於 離子-植入法中Μ氧化物膜1 6為覆罩將像磷和砷之類其 劑最為每平方公分從1 0 13到1 0 14的η -型雜質植入到η —-型磊晶層2內，而形成Ρ -型基底區域3 。在這個情形下 ，必需令所形成的這種Ρ-型基底區域3比溝渠4更深。 -17- — i衣iT------線 {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） • 417!40 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ) I 然 後 如 第 6 画 所 示 K 光 m 層 (未標示） 為 覆 罩 將 其 m 1 ! t 量 為 每 平 方 公 分 從 1 0 14 到 1C 16 像 硼之 類 的 p - -型 離 質 作 離 1 1 子 -棺入3 E»i F 型基ί i 3 £ β表面而J 杉Ϊ -型接觸區 請 丨 先 1 域 8 0 閱- 讀 1 I 依 與 上 述 相 同 的 方 式 9 像 隣 和 砷之 類 其 劑 量 為 每 平 方 1 I 之 1 I 公 分 從 1C 15 到 1 C 16 的 η - -型 離 質 植 入Μ 形 成 η 4 -型 源 極 區 注 意 1 事 1 域 7 0 n + -型 源 m 區 域 7 和 P + _ 型接 觸 區 域 8 的 形 成 方 項 再 I 1 式 是 Έ 為 栢 鄰 〇 填 寫 本 1 裝 接 績 上 述 » 如 第 7 pgy m 所 示 將 所 有氧 化 物 膜 13 , 16M 及 頁 s* 1 1 光 眼 膜 17都 去 除 〇 之 後 > 再 次 執 行氧 化 處 理 而 成 長 膜 厚 J 1 I 度 大 概 是 200 埃 的 氧 化 物 膜 18 〇 1 1 然 後 如 第 8 圃 所 示 t 在 緊 鄰 溝 渠4 底 下 處 彤 成 的 f - 1 訂 型 半 導 BM 媚 區 域 9 是 藉 由 以 光 阻 層 作為 覆 罩 將 像 磷 和 砷 之 i 類 其 劑 S 為 每 平 方 公 分 従 10 11 到 1013 的 η - 型 雜 質 作 離 子 1 1 -植人到緊鄰溝渠4 底下區域而達成的， 其中η 十+ -型半 i I 導 體 區 域 9 的 雜 質 濃 度 是 高 於 半 導體 基 片 1 的 雜 質 濃 度 1 1 線 1 t 且 此 區 域 是 與 η ' - 型 磊 晶 曆 2 相鄰 的 〇 上 述 m 成 方 法 不 儀 可 Μ 由 離 子 -植入程序達成而且也可以由- -般的掮 1 1 散 程 序 之 類 的 程 序 達 成 〇 1 1 接 著 如 第 9 圖 所 示 » 在 完 成 氣 化物 膜 18的 去 除 之 後 » I 胞 加 埶 氧 化 程 序 Κ 形 成 厚 度 為 500 Ϊ1 1 500 埃 而 覆 蓋 住 蝥 [ 俩 表 面 的 氧 化 物 m 19 〇 接 鑛 上 逑 ,透 過 Cl?D 程 序 形 成 厚 1 1 度 大 概 是 6 000 埃 的 多 晶 矽 膜 20以 便填 滿 m 渠 4 的 内 部 〇 1 | 之 後 t 行 光 m 刻 程 序 而 允 許 只 將位 於 必 要 區 域 内 的 膜 1 1 _ 1 δ - 1 1 i 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 417140 A7 B7 經濟部智慧財產局8工消費合作社印製 五、發明説明 ( L7 ) 1 19 , 20留 下 而 形 成 閘 極 m 緣 物 膜 5 和 閘 極 電 極 6 0 1 1 | 然 後 如 第 1 Oil 所 示 利 用 CVD 程 序 形 成 厚 度 為 從 5000 1 到 1 0000 埃 的 夾 層 m 緣 物 膜 10M 填 滿 溝 渠 4 並 且 同 時 m 請 1 先 1 m 住 閘 極 電 極 6 和 η4 型 源 極 區 域 7 的 整 個 表 面 0 接 纘 閱 I 瑄 個 的 是 利 用 光 蝕 刻 程 序 將 接 觸 窗 21形 成 於 夾 層 絕 錄 背 1 1 之 1 1 物 膜 1 0内 Μ 梗 暴 露 出 η + 型 源 極 Is 域 7 之 部 分 和 Ρ + _ -型 注 意 吉 1 [ 接 觸 區 8 之 部 分 0 ψ 項 再 1 1 1 之 後 > 形 成 由 鋁 之 類 構 成 的 源 極 電 極 1 1 Κ 便 覆 蓋 住 填 寫 本 1 裝 1 η + 型 源 極 區 域 7 的 m 出 部 分 Μ 及 Ρ 1 Η _ 型 接 觸 區 域 8 的 頁 ·«_·- 1 1 露 出 部 分 〇 形 成 於 η h — 型 半 導 體 基 片 1 上 的 是 由 金 飞 銀 J I 1 \ 鍉 之 類 構 成 的 汲 極 電 極 12 0 結 果 1 完 成 了 本 實 施 例 中 1 1 的 直 立 式 M ISFET Ο 1 訂 如 上 所 述 1 本 發 明 的 這 偭 實 胞 例 中 具 有 上 述 的 結 構 * 1 如 是 形 成 Ρ - 型 基 底 區 域 3 以 使 之 比 溝 渠 4 更 深 « 於 緊 鄰 1 i 這 假 溝 渠 4 底 下 形 成 的 n++ - 型 半 導 體 區 域 9 是 與 η _ — 型 1 I 外 延 層 2 相 郞 且 其 雜 質 濃 度 是 高 半 導 體 基 片 1 的 雜 質 穠 1 1 線 1 度 0 因 ith j 能 夠 在 不 增 加 其 中 的 接 通 -阻抗下改良本實 施 例 的 直 立 式 Μ I S F E T 的 壓 力 -m ri ΐ特徵C 1 換 句 話 說 本 發 明 的 這 個 實 胞 例 中 > 由 於 Ρ - 型 基 底 區 域 1 1 3 是 比 m 渠 4 更 深 而 其 雑 質 濃 度 是 高 於 半 導 體 基 片 1 的 ! I 雜 質 濃 度 的 n++- 型 半 導 Si 區 域 9 是 位 於 緊 鄰 溝 渠 4 底 下 1 I 癍 t 故 不 需 害 泊 畲 增 加 無 可 避 免 下 所 形 成 的 不 必 要 R JFET 1 1 钼 件 t 而 防 止 了 接 通 -咀抗的 )η f加。 ft外， 由r ί如是形 1 | 成 的 p - 型 基 底 區 域 3 是 比 溝 渠 4 更 深 9 故 能 Μ 簡 單 的 方 1 I -19- 1 1 1 1 本紙張尺度適用中國國家標準（CMS ) A4規格（210：<297公着） 經濟部智慧財產局員工消費合作社印製 ^ 417ί49 Α7 Β7五、發明説明（is ) 式改良本發明中MiSPET的壓力-蛆抗特激。 必然地，在本發明之H IS F E T能使其絕佳的切換性質保 持有效的條件下，很容易就能將Μ I S F E T應用於像切換調 節器之類的電感式負戟上。 _ [第二實海例] 琨在，將要說明本發明的第二實胸例。 第11圖係第二實_例之直立式MISFET的簡略截面画示 。第二實胞例之直立式MISPET結構與第一實胞例之直立 式MISFST結構（如第1圖所示 >之間最大的差異是，第二 實豳例中沒有任何區域是對應到本發明第一實施例中 n+-型半導體基片（亦即高雜質濃度）1上的γϊ --型半導 體庸2 (亦即低雜質湄度）。 此外，其雜質濃度[；bn+-型半等體基片1堪高且位於 緊郯溝渠4底下處的ti++-型半導體區域22是事先將η -型 雜質作離子-植人到η + -型半導體基Η1内而形成的。 由離子-植人Ρ-型雜質而形成的Ρ-型基底區域3是比 η++-型半導體區域22更深。另一方面，如是形成的溝渠 4在深度上是比Ρ-型基底區域3遨小。 現在參照第〗2-15圖，依其生產步驟的順序說明生產 直立式MISFET的方法。 首先如第1 2 11所示，事先將η -型雜質作離子-植入到 例如構成汲極區域的η+-型半導體基片1内而形成其雜 質濃度高於型半導體基片1旦其深度為從2到5微 米的η型半辱體區域22 ◊瑄個型半導體區域22會 -20- I---------^------1Τ------.^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210 X 297公釐） A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（l9 )提供與第一實施例之n+ *·-型半専體區域9相同的功能. 且可Μ利用像離子-植人程序及一般的擴散程序之類程 序而形成。 然後如第13圖所示，透過CVD程序形成於這個η++-型 半導體區域22上的依序是膜厚度大概1000埃的氧化物瞋 13以及膜厚度大概1000埃的氮化物膜14。之後，形成光 阻瞑1 5 Κ孭蓋氮化物膜1 4。接縯上述，利用光蝕刻程序 去除位於需要部分Μ外的所有光阻瞑1 5。之後，於乾蝕 刻程序中Μ未去除的光驵膜15為阻抗覆罩而局部地去除 氮化物瞑14、氧化物_13、Μ及型半導體區域22中 的每一層而彤成溝渠，此溝渠具有從1到3微米的深度 及0 . 5到4 · 0微米的寬度。 接鱭上述如第1 4圖所示，在去除光阻膜1 5之後，利用 熟知的LOCOS程序進行局部的氧化程序，而將其厚為大 於16微米的相當厚氧化物膜16成長於溝渠4内側。於氧 化程序中，由於氧化物膜1 6除了位於溝渠4内之外的剩 餘部分都覆蓋有氮化物膜14或是由氮化物膜14構成的覆 罩，故不怕有氧化物膜1 6在刺餘部分成長。 之後，如第15蹰所示在去除氮化物瞑14之後，於離子 -棺入法中Μ氧化物膜1 6為覆罩將像磷和砷之類其劑量 為每平方公分從1 0 13到1 0 14的η -型雜質植入到η++ -型半 導體區域22内，而形成深度為從2到β微米且比η++-型 半導體區域2 2更深的ρ -型基底區域3 。此例中，必霜令 所形成這種Ρ -型基底區域3比溝渠4更深。結果.只會 -21- I---------批衣------，玎------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 29?公釐） 經濟部眢慧財產局員工消費合作社印製 ^ 417140 A7 B7五、發明説明（20 ) 留下位於緊鄰溝渠4底下處的η4 + -型半導體區域2 2。 之後，透過與K上參照本發明的第一實施例中所說明 的相同程序步驟（如第6-10鬪所示）而完成本發明之第二 實施例中的直立式MISFET。结果，於第10圖中對應到如 第1圖所示的部位是Μ相同的參考標碼加Μ槱示，並省 略其說明Μ避免簠複。 如上所述，即使在本發明之第二實跑例中省略了 η -型 外延層（第2圖中的步驟），實質上也能使本發明中的 MISFET得到與本發明第一實施例中的MISFET相同的效應 。此外於本發明第二實胞例中，並不需要η -型磊晶曆 (第2圖中的步驟），這使得本發明能花更少的努力而生 產直立式MISFET,所Κ能顯著地降低其成本。 Μ上，雖然本發明的各實胞例已參照所附圖示作了詳 盡的說明，本發明的结構並不限於各實施例中的固定结 構。不偏離本發明所附申謫專利範圍之精神及架構下作 各棰修正部包含在本發明的範圍。例如，如本發明第一 實皰例中的上述說明，雖然η-型磊晶曆（亦即半導體）廇 2是利用磊晶程序而形成於η+-型半導體基片1上的， 迠揷半導體層也可Μ使用除磊晶程序之外的其他適當程 序，例如透過像離子-植人程序之類的程序可Μ形成攙 雜有由外部供應之雜質的η-半導體曆。 此外，於本發明的第一實胞例和第二實_例中，雖然 Μ上說明了一種直立式MISFET,本發明只要使用的是MIS (亦即金屬絕緣物半導體）型式的PET ,則可使用除MOS "2 2 - ----------裝------ίΓ-------0 (諸先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4规格（2]0Χ 297公釐） * 4ί 7 ί 40 Α7 Α7 Β7 五、發明説明（νΙ ) 結構之外之Μ Ο Ν Ο S結構之類。另外，於本發明中每一痼 半導體層或是半導體區域中之導電型可以是η-型（或p-型）來取代Ρ -型（或η -型）。 如上所述，於直立式M ISFET及其生産方法中：所形成 的蕋底區域是比溝渠更深；&於緊鄰此溝渠底下處形成 其雜質濃度高於高雜質濃度的半導體基Η之高雜質濃 度半導體區域。因為上逑結構，使得本發明能在不增加 其接通-阻抗下改良直立式M I S F ε Τ的壓力-阻抗特微。 最後，本應用磬稱1 9 9 8年2月2 0日所提出的日本專利 申請第H e i 1 0 - Q3 8 2 7 8號文件列為先申_之專利案，並 列為參者文獻。 I.--;------^------1T------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 417140 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（22 ) 參考符號說明 1 2,52,72 3,73 4,62,74 5,54,63 6,55,64,76 7,53,77 8 9,2210,66 11.59.79 12.58.80 1 3 , 1 6 , 1 8 , 1 9 14 15 2 0 21 51,71 56 57,65 61 75 78 η 型半導體基片 η _ -型磊晶曆 Ρ _型基底區域 溝渠 閘極氧化物膜 閘極電極 η + -型源極區域 Ρ + -型接觸區域 -型半導體區域（高雜質濃度的半 導體區域） 夾層涵緣物膜 源極電極 汲極電極 氧化物膜 氮化物膜 光阻膜 多晶矽膜 接觸窗 η + -型基片 f> + -型基底區域 η + -型區域 Ρ + -型基片 夾曆絕緣物膜 絕緣物（介電）膜 -24- ----------批衣-----ίιτ------0 (諳先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用令囡國家標準（CNS ) Α4規格（2丨ΟΧ 297公釐}

Claims (1)

  1. A8 B8 C8 D8 417140 六、申請專利範圍 第88 10248 2號「直立式金屬絕緣物半導體場效電晶體 (MISFET)及其生產方法」專利案 (89年8月17曰修正） 申請專利範圍： 1. 一種直立式MISFET，其係於將具有第二導電型式之基底 區域結構形成於構成汲極區而具有第一導電型式之基片 內，閘極電極是透過閘極絕緣物膜而形成於基底區域中 之溝渠內，而具有第一導電型式之源極區域是形成於基 底區域內溝渠的四周，其中的改良： 如是形成的該基底區域是比該溝渠更深； 緊鄰在該溝渠底下所形成具有第一導電型式的半導體 區域在雜質濃度上是高於該具有第一導電型式的半導體 基片。 2 .如申請專利範園第1項之直立式MISFET，其中形成於該 具有第一導電型式之基片內的是具有第一導電型式之半 導體層，此層的雜質濃度是低於該具有第一導電型式的半 導體基片；且 具有第二導電型式之基底區域是形成於具有該第一導 電型式之半導體層內。 3. 如申請專利範圍第1項之直立式MISFET，其中具有第二 導電型式之半導體區域在雜質濃度上是高過形成於該基 底區域表面內之該基底區域。 4. 如申請專利範圍第2項之直立式MISFET,其中具有較該基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----- - - ---- ♦ I ! I I I - - - - - - ---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 底區域高雜質濃度的第二導電型式半導體區域係形成於 該基底區域之表面· (請先閱讀背面之注意事項再填寫本頁) 5. 如申請專利範圍第2項之直立式MI SFET ,其中該具有第 一導電型式之半導體層是由磊晶曆建構而成的* 6. 如申請專利範圍第3項之直立式MISFET，其中該具有第一 導電型式之半導體層是由磊晶層建構而成的。 7. 如申請專利範圍第1項之直立式MISFET,其中該溝渠的深 度是小於或等於3微米》 8·如申請專利範圍第2項之直立式MISFET,其中該溝渠的深 度是小於或等於3微米* 9. 如申請専利範圍第3項之直立式MISFET,其中該溝渠的深 度是小於或等於3微米。 10. 如申請專利範困第4項之直立式M ISFET,其中該溝渠的 深度是小於或等於3微米。 經濟部智慧財產局員工消費合作社印製 11 , 一種直立式MISFET之生產方法，此MISFET將具有第二導 電型式之基底區域形成於構成汲極區域而具有第一導電 型式的半導體基片內•閛極電極是透過閘極絕緣物膜而形 成於基底區域內之溝渠中，而具有第一導電型式的源極區 域是形成於基底區域內溝渠的四周，其中使所形成的基底 區域比溝渠還深，且緊鄰溝渠底下則形成一個具有第一導 電型式的半導體區域而其雜質濃度是高於具有第一導電 型式的半導體基片•此方法包括有下列步驟： 於具有第一導電型式的半導體內形成該溝渠而其雜 -2- 本紙張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） 0^8008 ^BaD 六 經濟邨智慧財產局員工消費合作杜印製 417140 申請專利範圍 質濃度是高於該具有第一導電型式的半導體基片且是形 成於構成汲極的該具有第一導電型式的半導體基片內： 於該具有第一導電型式的半導體區域內形成該具有 第二導電型式的基底區域’而該具有第二導電型式的基底 區域在深度上是大於該溝渠的； 在將該閘極絕緣物膜形成於該溝渠內之後藉由以導 電組件塡滿該溝渠而形成該閘極電極：且 於該基底區域內的該溝渠四周形成該具有第一導電 型式的源極區域。 12 —種直立式MISFET之生產方法，此MISFET將具有第二導 電型式之基底區域形成於構成汲極區域而具有第一導電 型式的半導體基片內，閘極罨極是透過閘極絕緣物膜而形 成於基底區域内之溝渠中，而具有第一導電型式的源極區 域是形成於基底區域內溝渠的四周，其中使所形成的基底 區域比溝渠還深，且緊鄰溝渠底下則形成一個具有第一導 電型式的半導體區域而其雜質濃度是高於具有第一導電 型式的半導體基片，其中形成於具有第一導電型式之半導 體基片內的是一個具有第一導電型式的半導體層而其雜 質濃度是低於具有第一導電型式的半導體基片，而具有第 二導電型式之基底區域是形成於具有第一導電型式的半 導體層內，此方法包括有下列步驟； 於具有第一導電型式的半導體內形成該溝渠而其雜 質濃度是低於該具有第一導電型式的半導體基片且是形 -3- 本紙張尺度適用t國國家標準（CNS)A4規格mo X 297公釐） — — — — — — — — — ——--裝 ------訂---------線 (請先閱讀背面之注^^項再填窝本頁) 417140 A8 B8 C8 D8 夂、申請專利範圍 成於構成汲極的該具有第一導電型式的半導髖基片內： •-------------裝— (請先閱讀背面之注意事項再填寫本頁) 於該具有第一導電型式的半導體區域內形成該具有 第二導電型式的基底區域，而該具有第二導電型式的基底 區域在深度上是大於該溝渠的： 在將該閘極絕緣物膜形成於該溝渠內之後藉由以導 電組件塡滿該溝渠而形成該閘極電極： 於該基底區域內的該溝渠四周形成該具有第一導電 型式的源極區域：且 於緊鄰該溝渠底下形成該具有第一導電型式的半導體 區域與該第一導電型式之半導體層相鄰，該具有第一導電 型式的半導體區域在雜質濃度上是高於該具有第一導電 型式的半導體基片。 -線 13. 如申請專利範圍第11項之直立式MISFET之生產方法， 其中該具有第一導電型式的半導體區域是由雜質-離子 植入程序或雜質-離子擴散程序所形成的》 經濟部智慧財產局員工消費合作社印製 14. 如申請專利範圍第12項之直立式Mi SFET之生產方法， 其中該具有第一導電型式的半導體區域是由雜質-離子 植入程序或雜質-離子擴散程序所形成的· 15. 如申請專利範圍第12項之直立式M ISFET之生產方法， 其中該具有第一導電型式的半導體餍是於構成相同半導 體層的該步驟中由磊晶程序形成的》 16. 如申諝專利範圍第11項之直立式（USFET之生產方法， 其中在形成該閘極電極的該步驟中使用多晶矽膜以當作 -4- 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) 六、申請專利範圍 該導電元件。 17·如申請専利範圍第12項之直立式MISFET之生產方法， 其中在形成該閘極電極的該步驟中使用多晶矽膜以當作 該導電元件。 18·如申請專利範圍第13項之直立式MISFET之生產方法， 其中在形成該閘極電極的該步驟中使用多晶矽膜以當作 該導電元件。 19.如申諦專利範圔第14項之直立式MISFET之生產方法， 其中在形成該閘極電極的該步驟中使用多晶矽膜以當作 該導電元件- 2 0.如申請專利範圔第15項之直立式Ml SFET之生產方法， 其中在形成該閘極電極的該步驟中使用多晶矽膜以當作 該導電元件》 ------------- I I I Ϊ I I I 訂!111 ^^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW088102482A 1998-02-20 1999-02-20 Vertical type misfet and method of its production TW417140B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03828798A JP3219045B2 (ja) 1998-02-20 1998-02-20 縦型ｍｉｓｆｅｔの製造方法

Publications (1)

Publication Number Publication Date
TW417140B true TW417140B (en) 2001-01-01

Family

ID=12521104

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102482A TW417140B (en) 1998-02-20 1999-02-20 Vertical type misfet and method of its production

Country Status (6)

Country Link
US (1) US6160288A (zh)
JP (1) JP3219045B2 (zh)
KR (1) KR100342623B1 (zh)
CN (1) CN1122316C (zh)
DE (1) DE19907201A1 (zh)
TW (1) TW417140B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230504B2 (ja) * 1998-12-11 2001-11-19 日本電気株式会社 Ｍｉｓ型半導体装置及びその製造方法
US20010001494A1 (en) * 1999-04-01 2001-05-24 Christopher B. Kocon Power trench mos-gated device and process for forming same
JP3911585B2 (ja) * 1999-05-18 2007-05-09 富士通株式会社 半導体装置およびその製造方法
JP4666708B2 (ja) * 1999-10-13 2011-04-06 新電元工業株式会社 電界効果トランジスタ
US6414347B1 (en) * 2001-01-10 2002-07-02 International Business Machines Corporation Vertical MOSFET
US6797992B2 (en) * 2001-08-07 2004-09-28 Fabtech, Inc. Apparatus and method for fabricating a high reverse voltage semiconductor device
DE10239868B4 (de) * 2002-08-29 2005-12-29 Infineon Technologies Ag Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung
JP4622214B2 (ja) * 2003-07-30 2011-02-02 トヨタ自動車株式会社 電流センシング機能を有する半導体装置
JP3954541B2 (ja) * 2003-08-05 2007-08-08 株式会社東芝 半導体装置及びその製造方法
CN1314130C (zh) * 2004-01-05 2007-05-02 东南大学 纵向多面栅金属－氧化物－半导体场效应晶体管及其制造方法
GB0404749D0 (en) * 2004-03-03 2004-04-07 Koninkl Philips Electronics Nv Trench field effect transistor and method of making it
KR100624053B1 (ko) * 2004-09-09 2006-09-15 라이톤 세미컨덕터 코퍼레이션 펀치스루를 방지하기 위한 전력용 반도체 소자 및 그 제조방법
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US7283389B2 (en) * 2005-12-09 2007-10-16 Macronix International Co., Ltd. Gated diode nonvolatile memory cell array
JP4324218B2 (ja) * 2006-12-08 2009-09-02 シャープ株式会社 高耐圧ｍｏｓｆｅｔを備えた半導体装置及びその製造方法
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US9082790B2 (en) * 2013-07-18 2015-07-14 Alpha And Omega Semiconductor Incorporated Normally on high voltage switch
JP6032337B1 (ja) * 2015-09-28 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6233539B1 (ja) * 2016-12-21 2017-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0286171A (ja) * 1988-09-22 1990-03-27 Hitachi Ltd 半導体素子およびその製造方法
JP2832543B2 (ja) * 1989-07-24 1998-12-09 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5688725A (en) * 1994-12-30 1997-11-18 Siliconix Incorporated Method of making a trench mosfet with heavily doped delta layer to provide low on-resistance
JPH08306914A (ja) * 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
JP3648648B2 (ja) * 1996-03-26 2005-05-18 カルソニックプロダクツ株式会社 燃料キャップの閉め忘れ防止装置と車両の燃料盗難防止装置

Also Published As

Publication number Publication date
KR100342623B1 (ko) 2002-06-28
CN1122316C (zh) 2003-09-24
US6160288A (en) 2000-12-12
KR19990072808A (ko) 1999-09-27
JPH11238877A (ja) 1999-08-31
CN1230029A (zh) 1999-09-29
DE19907201A1 (de) 1999-09-02
JP3219045B2 (ja) 2001-10-15

Similar Documents

Publication Publication Date Title
TW417140B (en) Vertical type misfet and method of its production
KR940011480B1 (ko) 반도체장치
US6465291B1 (en) High-voltage transistor with buried conduction layer
JP3187980B2 (ja) 電界効果トランジスタ
TWI320954B (en) Semiconductor component and method of manufacture
TWI316757B (en) Insulation gate type field effect transistor and method for making such transistor
JP3906184B2 (ja) 半導体装置およびその製造方法
TWI355074B (en) Integrated circuit structure with improved ldmos d
TW200535949A (en) High voltage lateral fet structure with improved on resistance performance
TW200816484A (en) Inverted-trench grounded-source FET structure with trenched source body short electrode
JP2011023675A (ja) 半導体装置及びその製造方法
CN101651141A (zh) 半导体器件和制造半导体器件的方法
TW201123278A (en) Method of forming a self-aligned charge balanced power DMOS
EP0635882A2 (en) A method of fabricating a silicon carbide vertical mosfet
US9608057B2 (en) Semiconductor device and method for manufacturing semiconductor device
TW200816323A (en) High-voltage semiconductor device structure
TW304278B (en) The source-drain distributed implantation method
TWI829085B (zh) 的碳化矽金屬氧化物半導體場效電晶體
TWI281747B (en) Semiconductor device and method for manufacturing the same
TW201019473A (en) Semiconductor device with a low JFET region resistance
KR19990050418A (ko) 이중 필드판 구조를 갖는 전력소자
CN107958936A (zh) 半导体器件以及用于制造半导体器件的方法
KR100734143B1 (ko) 디모스 트랜지스터 및 그 제조방법
TWI398951B (zh) 具分離式閘極垂直型金氧半電晶體元件結構及其製造方法
TWI783253B (zh) 碳化矽半導體裝置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent