TW415106B - Semiconductor device and production thereof - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 «5106 ____Η7___ 五、發明說明（1 ) 發明背景： 本發明係相關於一種半導體裝置，具有高可靠度之溝 槽絕緣結構，以及製造該半導體裝置之製程。 對於位在半導體基底上之相鄰元素之絕緣的電子是絕 緣製程，已知一種淺溝槽絕緣（S G I )製程。根據該 S G I製程，在藉以化學蒸汽沈澱（c V D )方法或噴濺 方法而將氧化膜埋入之後，淺溝槽將形成在矽基底之上。 因爲該SGI製程具有較習知使用LOCOS結構有較高 之製程大小的正確性，因此該S G I製程提供一種適合 0 . 25微米之後之裝置結構。但是根據該SG I結構， 因爲埋入氧化膜係藉由CVD方法或噴濺方法所產生，因 此該S B I結構具有在密度上較熱氧化膜（以後稱爲熱氧 化膜）爲粗糙的特性。因此，大約有5 %的收縮方生在接 續的熱處理步驟中，而導致類似無效的"洞”成形在氧化膜的 介面，該成形係藉由使用稀釋氫氟酸之輕微蝕刻。 圖二係展示此'’洞”之橫切面圖，其中標號1係表示矽基 底，標號6係爲埋葬絕緣膜或層，而標號3係爲洞”。 當此”洞’’出現時，類似網膜之物係在結網以及沈澱電極 膜的步驟之後的圖像化的時候而在洞中，通常導致像是短 路等之不理想的電子現象。 爲了移除此種洞，S . N a g先生等人在I E E E， 1 9 9 6的技術雜誌中提出，在埋入氧化膜之後，熱處理 將在氧化空氣中執行，而將位在溝槽中之係改變爲二氧化 矽 > 以減少該體積，而使得移除該”洞 本紙張尺度過用中闼固家技準（CNS)A.HJU& (210 X 297公釐） -4 - ' 式---^-----訂---------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5私 415106 Λ7 _^_B7___ 五、發明說明（2 ) 但是，根據此種方法，導致因爲移除該Ί同"而使氧化膜 大約膨脹雨倍體積而有一高機械壓力產生在溝槽以及相鄰 矽基底部份的缺點。 發明槪述= 本發明之目的在於提供一種具有藉由產生一所產生之 較重要壓力爲小之壓力以及避免產稱液晶缺點或接點漏電 流之增加而具有高可靠度之半導體裝置，以及相關於產生 該裝置之製程。 本發明係提供一種半導體裝置，包含一種在主要表面 上具有多個元件形成區以及元件絕緣區之半導體基底，每 個元件絕緣區包含一形成在半導體基底上之溝槽，一形成 在溝槽之壁表面上之熱氧化膜，以及埋葬在溝槽中之絕緣 物質，該：熱氧化膜係在滿足以下公式下而形成： ， 〇<〇 4<-.〇〇r^,.i (.230T+14.5) (1) 其中D係爲元件形成區之寬度（或作用寬度）；T係爲以 微米爲單位下溝槽之熱氧化量（熱氧化膜厚度）；而R係 爲在假設T係爲〇 . 0 1微米或更多之下，溝槽底部端之 曲率半徑。 本發明亦提供一種產生具有多個元件格式區以及元件 絕緣區在半導體蕋底之主要表面上之半導體裝匮之製成， 其包括以下步驟： 本紙張尺度適用中囤國家檔準（CNS)A丨規格（21ϋ X 297公s ) -5- 4^---^-----^--------1 I (請先閱讀背面之注意事項再填寫本頁) 415l〇6 Λ7 B7 五、發明說明（3 ) '靖先閱讀背面之注意事項再填寫本頁) (a )形成一墊片氧化膜以及一氮化矽膜在半導體基 底上，並自該部份移除半導體基底之部分，其中該元忭絕 緣區係經形成以形成多溝槽，每個溝槽具有一曲率半徑R 在該溝槽之底部端， (b )在每個溝槽中埋入一絕緣膜以形成一埋入絕綠 膜， (c )形成一熱氧化膜在每個溝槽之壁表面，而滿足 以下公式： d<〇 4(..〇0R + 7).i (.230T+14.5) (1) 其中D係爲元件形成區之寬度（或作用寬度）；T係爲以 微米爲單位下溝槽之熱氧化量（熱氧化膜厚度）；而R係 爲在假設T係爲0 · 0 1微米或更多之下’溝槽底部端之 曲率半徑。 (d )移除該埋入絕緣膜、該氮化矽膜以及該墊片氧 化膜。 經濟邹智慧財產局員工消費合作社印*11代 圖形之簡要敘述： 圖一 A係一橫切面圖，以解釋位在該溝槽底部5而之曲 率半徑R，作用寬度D ;而該熱氧化量丁係以微米爲單位 〇 圖一 B係一圖形，作爲展示介於熱氧化量T.(微米） 以及作用寬度D (微米）之間的關係。 本紙張尺度適用同家捣隼（CNSM.丨規烙（210 X 297公_ 6 - 經濟部智慧財產局員工消費合作钍印製 415106 Λ7 "____B7___五、發明說明（4 ) 圖二係一橫切面圖，以解釋習知技藝製程之問題= 圖三A至三G係爲橫切面圖，解釋本發明作爲製造該 半導體裝置之一例子》 圖四係一橫切面圖，以解釋本發明半導體裝置之作用 寬度以及壓力評估部份。 圖五係一圖，以展示介於本發明半導體裝置之變形壓 力以及作用寬度之間的關係。 圖六係爲本發明之半導體裝置之一個例子之一橫切面 圖。 圖七係一立體圖，以解釋本發明多個實施例之作用寬 度之定義。 主要元件對照表： (請先閱讀背面之注意事項再填寫本頁) 1 矽 基 底 2 墊 片 氧 化 膜 4 但 號 矽 膜 5 光 電 阻 6 埋 入 絕 緣 膜 7 熱 氧 化 膜 8 熱 氧 化 膜 9 閘 電 極 19 冷 卻 器 16 線 15,17 絕 緣 膜 本纸張尺度適用中因囤家標準（CNShVl规格（210 X 297公j ^ ------訂---------線- 415106 A7 B7 五、發明說明（5 ) 11 汲極或源極 12 井層 13 絕緣膜 14 拴 18 介電材質膜 D 作用寬度 R 曲率半徑 T 熱氧化量 經濟部智慧財產局員工消費合作社印製 發明之詳細描述； 本發明係注意到在藉由上述該S G I製程而製造具有 溝槽絕緣結構之半導體裝置至製程時所產生之問題，特另Ί 是作爲在矽基底中之溝槽內側以及鄰近處產生高機械壓力 之機械方法，以及硏究如何消除此種缺點。 結果，經發現在溝槽之底部端，由於在溝槽底部以及 在該溝槽之側壁面中之氧化膜之體積擴張的干擾，而產生 高壓。進一步地，在氧化量漸增下，此種壓力之增加並將 產生像是在矽基底中之不良定位的結晶的缺點。亦經發現 ，當此種不良結晶在電晶體區域中產生時，將例如會造成 接點漏電流的增加。 本發明從多次之實驗中發現，當氧化量係爲定數時， 當作用寬度D (介於鄰近構件絕緣區之間的寬度，即，元 件格式區的寬度）係爲大時，讀不良結晶將易於發生。進 一步地’由模擬上述實驗的有限兀件方法分析，可發現當 ^i:------訂---------線' (請先閉讀背面之注意事項再填寫本頁) 本紙張尺度適用中®國家標:MCNSM.丨蜆烙ΟΠΟ X 297公釐） -8 - 415106 Λ7 ___Β7 五、發明說明（6 ) 作用寬丨ϋ變得更大時，所產生之壓力亦變得更大，而導致 接點漏窀流之增加而至一·固定之重要壓力或更多。因此， 本發明將被達成。 〔具有溝槽絕緣結構之半導體裝置之產生〕 以下參考圖三Α至三G而以如下步驟（a )至（h ) 而解釋具有溝槽絕緣結構之半導體裝置之製造。 C a )矽基底1之表面係經熱氧化而形成一具有約 10毫微米厚度之墊片氧化膜2〔圖三A〕《 (b )在墊片氧化膜2之上，一具有約1 5 〇毫微米 厚度之氮化矽膜4被沈積〔圖三A〕

(c )在氮化矽膜4之上，光電阻5被形成〔圖三A ]。 (d )藉由習知曝光方法而移除在目標部份的光電阻 5之後’該氮化矽膜4之部分，該墊片氧化膜2之部分， 以及該砂基底1之部分被飽刻而移除，而形成一·具有約 1 0 0度之角度之淺溝槽在面對矽基底1之溝槽壁之上端 之淺溝槽〔圖三B〕。此時，約爲5 0至6 0微米或更小 之曲率半徑R被成型在該溝槽之底部。 (e )—個像是氧化砂膜（或一第二氧化砂膜）之絕 緣膜藉由一化學蒸氣沈積（C V D )法、一濺射方法或類 似之方法而被沈積，並埋在該溝槽內側中（此後稱爲”埋入 絕緣膜”）〔圖三C〕。 (f )在沈桢該埋入絕緣膜6之後’該矽基底1將在 <請先閱讀背面之注意事項再填寫本頁) 表—：------訂---------線' 經濟部智慧財產局員工消費合作社印裂 本纸張尺度適川中囤國家丨ΐ準（CNS)Λ1规格ΟΠΟ X 297公.¾ ) -9-

AT 415106 ___B7 _ 五、發明說明C ) 氧化大氣下約1 Ο Ο 0 9c之溫度F而受到氧化，以稱爲結 果的熱氣化膜7 (或第一氧化矽股），之厚度之1 0至 6 5毫微米之範圍而氧化’因爲該由C V D方法或漉射方 法所產生之氧化矽膜一般係爲一粗膜〔圖三D〕。 (g )埋入絕緣膜6之超出部份藉由使用化學機械磨 光（CMP )方法或一染料蝕刻方法〔圖三E〕而返回蝕 刻。此時，使用作爲氧化保護膜之氮化矽膜4係作爲一蝕 刻停止器，以避免在氮化矽膜4之下的矽基底1被蝕刻〔 圖三F〕。 (h )在移除該氮化矽膜4以及墊片氧化膜2之後， 該溝槽埋入基底將被完成。之後，一熱氧化膜8、一閘基 底9、一凝縮器電極1 9、一線1 6，絕緣膜1 5以及 17等被形成其上而完成該半導體裝置〔圖三G〕。 在圖三G中，標號1 〇係表示一側壁面，標號1 1係 爲汲極或源極層，標號1 2係爲井層，標號1 3係爲絕緣 膜，標號1 4係爲一拴（plug )，而標號18係爲一介電 材質膜。 〔介於作用寬度以及特質間的關係〕 如此產生之半導體對於介於作用寬度（元件格式區之 寬度）D以及像是接面漏電流以及分支壓力之物理特性之 關係而檢視。 I4.· — .;------訂---------線' (靖先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作钍印製 本紙依&度適用中囤0家標準（CNSM1現格（210 X 297公釐） 10- 經濟部智慧財產局員工消費合作让印奴 415106 Λ7 Β7 五、發明說明（8 ) 表1

作用寬度 氧化時間 2 β ηι 4 β m 8 m 1 6 w m 5分鐘 Ο 〇 X X 1 0分鐘 X X X X 表格1展示當上述步驟（f)〔圖三D〕之矽基底氧 化時間在1 0 0 0 氧化大氣下從5分鐘而變成1 0分鐘 ，而改變該Μ 0 S型態電晶體之作用寬度時〔參考圖四〕 ，該接面漏電流之作用寬度獨立性的結果。 在表格1中，標示〇意指該接面電流値係一允許値或 更小，而標號k意指該接面電流値係爲超過該允許値。 如表格1所示，不正常接面漏電流係在當氧化時間爲 5分鐘之下，而作用寬度爲8微米或更多時而產生。在氧 化時間爲1 0分鐘時’不正常接面漏電流係在所有作用寬 度下而產生。 接著，當該溝槽寬度係爲1微米時，產生矽基底中之 分支壓力將被模擬並展示在圖5中。在圖5中，橫座標軸 展示作用寬度’而縱座標展示在溝槽之底部端之分支壓力 。該壓力評估部份係展示在圖四中，該部份係近於位在溝 槽底部端之R部份。 在圆五中，5分鐘的氧化時間係以〇以及=而表示，而 1 ◦分鐘的氧化時間係以表示，其中標號〇表示沒有不正 長的接面漏窀流產生，而標號=以及表示該正常接面漏電 本紙佤尺度適用中园國家梯準（CNS)A-!規格（210 X 297公笼） (請先閱讀背面之注意事項再填寫本頁) 装iT------訂---------線， 經濟部智慧財產局員工消費合作社印奴 ^15106 Λ7 ____B7___ 五、發明說明（9 ) 流被產生。 在圖五屮以淸楚表示出，壓力之產生係根據作用寬度 ’而作用寬度越大，則所產生之壓力越大。例如，當氧化 時間係爲5分鐘時，該分支壓力在作用寬度爲2微米下成 爲8 5 OMP a ，在作用寬度爲4微米下成爲9 0 ◦ MPa ，作用寬度爲8微米下成爲950 MPa。當氧化 時間爲十分鐘時，該分支壓力在作用寬度爲2微米下成爲 95OMPa ，在作用寬度爲4微米或更多下成爲 1 0 5 OMp a。進一步地，由點=以及，其表示如表格 一所示之不正常接面漏電流之產生，可知該不正常接面漏 電流係在約9 5 OMp a所產生之分支壓力下而發生。 〔作用寬度、曲率半徑以及熱氧化量的關係〕 在溝槽底部端之作用寬度D、曲率半徑R，以及在溝 槽內壁面之熱氧化量T (熱氧化膜厚度）係決定位在具有 S G I結構之半導體的分支壓力的因素。因此，該產生在 位在矽基底中之溝槽之底部端的壓力係藉由改變這些因素 之模擬分析而在當分支壓力超過9 5 0 M p a下而獲得的 關係。 其結果係展示在圖一 B中，其中該橫座標展示熱氧化 膜厚度（T)而縱軸展示該作用寬度（D)。在圖一 B中 ，係展示曲率半經爲0 . 0 4至〇 . 〇 6微米之結果。進 一步地1該熱氧化膜厚度係取自溝槽寬度之中心部份之値 ------------‘衣----------訂---------線' {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中囤®家棕皁（CNS)A l規格（210 X 297公坌） -12 - 415106 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10 ) 發生不正常接面漏電流之區域係在每個線性線條中具 有較大作用寬度之區域。從圖一B所示，可辨識出在氧化 量增加之下，所允許之作用寬度變得較小，而在在曲率半 徑變小時，該允許之作用寬度係變小。 介於位在圖一 A所示之溝槽底部端之作用寬度D (微 米）、該熱氧化膜厚度T (微米）以及曲率半徑R (微米 )經檢視而獲得如下之公式（1 ): d<〇_4，.i〇〇r + 7).1 (.23 0T + 14.5) (1) 另一方面，由實現中知該熱氧化量T應爲〇 〇 1微 米或更多以自埋入氧化膜中移除該”洞”。因此，在上述公式 (1 )中，該熱氧化膜厚度T應爲〇 , 〇 1微米或更多以 避免位在具有S G I結構之半導體裝置之接面漏電流之增 加。 因此 > 値D，T以及R應被決定以滿足上述公式（1 )。 該公式（1 )不僅在上述稠密養耗時有效，在以下氧 化時亦有效。 在具有如圖六所示具有0 . 2 5或更小之溝槽寬度之 元件絕緣之情形下，耐對矽基底表面之溝槽角度係在考量 埋入氧化膜6之覆蓋下成爲約1 0 0度。進一步地該溝槽 之深度約爲0 . 3 5微米。從此値，在溝槽底部之長度係 爲約0 . 1 2 6微米。因此|不可能使得位在溝槽底部端 本紙張尺度適用中囡因家d (CNS)A.丨規格（210 X 297公餐） -13- ^— ------訂·--------, (請先閒讀背面之注意事項再填寫本頁) 415106 經濟部智慧財產局員Μ消f合作社印製 Λ7 -— Π7 五、發明說明Ο1 ) 之曲率__丨-fM R成爲〇 . 6 3微米或更多。從這個値，該允 口 F ύ+ν'作兩>—ί度〈D )仕當最小氧化重（τ )爲〇 . 〇 L微 米時，經使用公式（1 )而計算出約爲2 6微米。此外’ 允ρ午熱氧化重（Τ)從圖一 β可之係爲〇 · q 1微米或更 多以及較0 . 0 6 5爲小。 在本發明之元件格式區，如圖七所示，可有各種形狀 。在任何之情形下，該作用寬度（D )意謂例如圖七所示 之任何形狀的最大長度。 該作用寬度（D )之較小限制係爲最小處理尺寸’係 例如爲0 . 2 5微米或更多，但是不可以是〇 + 1微米或 0 . 0 5微米。 本發明係以如下之例子而展示。 例子一： 在矽基底上，約爲1 〇毫微米厚度之墊片氧化膜，係 藉由8 0 0 °C之熱氧化而成形，再以習知方法而將約 1 5 0微米之氮化矽膜予以沈積在該墊片氧化膜之上。一 光電阻係成形在氮化矽膜之上，而該光電阻係藉由習知曝 光方法，而自該目標部份中移除。之後，該氮化矽抹、該 墊片氧化膜以及位在所要移除之光電阻下之矽基底被藉由 蝕刻而移除以形成淺溝槽。該位在溝槽（R )之底部端的 曲率半徑係爲0 . 0 5微米u 之後，一氧化矽膜係藉由C V D法而沈祯在溝槽中以 形成一埋入絕緣膜。氧化係在1 0 0 0 °c之氧化大氣下而 ------------^.--r-----訂---------, (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中®囚家標(CNS)A.UH格mo X 297公;s ) ^T4- 415106 Λ7 Β7 五、發明說明（12 ) 執行以形成一熱氧化膜在溝槽之内壁面之上。 該位在溝槽之上之埋入絕緣膜之上部藉由C Μ P法而 被蝕刻，再藉由移除該氮化矽膜以及墊片氧化膜而完成-溝 槽埋入結構。之後’閘電極、冷卻器電極、限、絕緣膜被 形成在其上而形成如圖三G所示之半導體裝置。該作用寬 度（D)係爲2微米，而在溝槽（Τ)中之熱氧化量（熱 氧化膜厚度）係爲0 . 03微米。滿足公式（1)之r, Τ以及D値且沒有’’洞”之形成。因此在形成線以及電極之後 之圖像化時間中不產生問題。該接面漏電流係小於可允許 値。 比較例： 除了使得R爲0 0 5微米，D爲1 8微米以及丁爲 0 · 0 3微米之外，可以如例子一所述之相同方法而製出 一半導體裝置。 如此製出之半導體裝置相產生不正長的接面漏電流。 如前述，根據本發明，該具有一溝槽絕緣結構而無不 正常漏電流之半導體裝置可被輕易而正確地製出。 — II —--1------ — —^ — 11--訂-----' (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製

Claims (1)

1. 415106 Μ C8 DS 六、申請專利範圍 1 . 一種半導體裝置，包含一具有多個元件格式區以 及元件絕緣區在其上之半導體基底’每個元件絕緣區包含 一成形在該半導體基底中之溝槽，一熱氧化膜成形在該溝 槽之壁表面上，而一絕緣材質埋入於該溝槽中’該熱氧化 膜係以滿足如下公式而成形： D<0.4(.10°卜7).丨（-230T+14.5) (1) 其中D係爲元件格式區之寬度；T係爲以微米爲單位之溝 槽的熱氧化量；而R係爲在溝槽之底部端之曲率半徑’假 設T係爲0.〇1微米或更多。 2 ,—種半導體裝置，包含一具有多個元件格式區以 及元件絕綠區在其上之半導體基底’每個元件絕緣區包含 一成形在該半導體基底中之溝槽，—第一氧化砂膜藉由熱 氧化而成形在溝槽之壁表面，而第二氧化矽膜埋入於該溝 槽中，該第一氧化矽膜之形成係滿足公式： 〇<0.4",00^7,'! (-230T+ M.5) (1) 其中D係爲元件格式區之寬度；T係爲以微米爲單位之溝 槽的熱氧化量；而R係爲在溝槽之底部端之曲率半徑，假 設T係爲0 .◦ 1微米或更多。 3 .如申請專利範圍第1項或第2項所述之半導體裝 置，其中該熱氧化量T係在〇 . 0 1微米或更多以及小於 (請先閲讀背面之注意事碩再填寫本頁) 、1T 線 經漓部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標羋< CNS ) Λ4規格（210X297公釐） -16- A8 B8 CS D8 绖濟部智慧財產局員工消ff合作社印製 六、申請專利範園 0 . 0 6 5之範囤內。 4 .如申請專利範圍第1項或第2項所述之半導體裝 置，其中該熱氧化量T係在0 〇 1微米或更多以及小於 0 . 0 6 5之範圍內’且該兀件格式範圍d之寬度係爲 1 6微米或更小。 5 .—種製造一半導體裝置之製程，該裝置具有多個 元件格式區以及元件絕緣區在半導體基底之主要表面上， 其包含以下步驟： (a )形成一墊片氧化膜以及一氮化砂膜在一半導體 基底上，並從該部份移除該半導體基底之部分，其中該元 件絕緣區係經形成以彤成溝槽，每個溝槽在溝槽之底部端 具有曲率半徑R， (b )埋入一絕緣膜在每個溝槽中以形成一埋入絕緣 膜， (C )形成一熱氧化膜在每個溝槽之壁表面上，而滿 足以下之公式： D<0.4'-|OORt7)'1 (^230T+14.5) (1) 其中D係爲元件格式區之寬度；T係爲以微米爲 單位之溝槽的熱氧化量；而R係爲在溝槽之底部 端之曲率半徑，假設τ係爲ο · ο 1微米或更多 :且 (d )移除該埋入絕緣膜，該氮化矽膜以及該墊片氣 (請先閱讀背面之注意事項再填寫本頁) 乂. 訂 -1 本紙張足度適用中國國家榡率（CNS ) A4规格（210X297公釐） -17- 415106 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 化膜。 6 · —種製造一半導體裝置之製程，該裝置具有多個 元件格式區以及元件絕緣區在半導體基底之主要表面上， 其包含以下步驟： (a )藉由在矽基底之主要表面上予以熱氧化，而形 成墊片氧化膜， (b) 形成一氮化矽膜在該墊片氧化膜上， (c) 形成一光電阻在該氮化矽膜上， (d )自該部份移除該光電阻膜，其中該元件絕緣區 被形成，而亦自該部份移除該氮化矽膜之部分、墊片氧化 膜之部分以及該矽基底之部分而形成每個具有在溝槽底部 端之曲率半徑爲R之溝槽， (e)將一絕緣材質埋入於該溝槽以形成一埋入絕緣 膜， (ί )形成一熱氧化膜在每個溝槽之壁表面’而滿足 以下公式： DcO.41 100…丨-1 (-230Τ+14.5) ⑴ 其中D係爲元件格式區之寬度；T係爲以微米爲 單位之溝槽的熱氧化量：而R係爲在溝槽之底部 端之曲率半徑，假設T係爲0 · 〇 1微米或更多 (g )移除超出之埋入絕緣膜，以及 ^^^1 ^^^1 - 11^1 H --·* IF - - 1 ....... I— 【·'I I -1 -- In HI _ (請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度適用中國國家標準（CNS) A4規格（210X297公釐） -18- 415106 A8 B8 C8 D8 六、申請專利範圍 t h )移除該氮化矽膜以及墊片氧化膜。 (請先閱讀背面之注意事項再填寫本瓦) 訂 經濟部智慈財產局員工消費合作杜印製 -19 - 本紙張尺度逋用中國國家梯率（CNS ) A4規格（210 X 297公釐）