TW409409B - Dram-cells arrangement and its production method - Google Patents
Dram-cells arrangement and its production method Download PDFInfo
- Publication number
- TW409409B TW409409B TW088104172A TW88104172A TW409409B TW 409409 B TW409409 B TW 409409B TW 088104172 A TW088104172 A TW 088104172A TW 88104172 A TW88104172 A TW 88104172A TW 409409 B TW409409 B TW 409409B
- Authority
- TW
- Taiwan
- Prior art keywords
- word line
- ditch
- adjacent
- edge
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/907—Folded bit line dram configuration
Description
A7 409409 B7 五、發明説明) (請先閲讀背面之注意事項再填寫本頁) 本發明像闋於一種DRAM單胞配置,其中有一個記憶體 電容器是連接在選擇電晶體和位元線之間,本發明亦涉 及此種DRAM單胞配置之製法方法。 在DHAM單胞配置(即,動態隨機存取之記憶體單胞配 置)中,幾乎只使用所諝單一電晶體-記億體單胞。單一 電晶體-記億體單胞包括一個選擇電晶體和一個記億體 電容器。資訊以電荷的形式儲存在記憶體電容器中。資 訊之值是邏輯值0或1。藉由字線來控制上述之選擇電 晶體,則可由位元線讀出資訊。 通常,選擇電晶體之第一源極/汲極區是與記億體電 容器相連接且選擇電晶體之第二源極/汲極區是與位元 線相建接。選擇電晶體之閘極電極是與字線相連接(例 $口,齡青 tb 較 S,M,Sze Semiconductor Devices, AT & T Bell Laboratories , Hurray Hill, New Jersey 1985 ,第487頁,第18a圖)。 經濟部智慧財產局員工消費合作社印製 由於記憶體由一個時代至另一痼時代密度逐漸增加, 則單一電晶體-記億體單胞所需之面積必須由一個時代 至另一値時代而逐漸變小。由於只減少記憶體單胞之尺 寸是藉由以當時技術所可製成之最小結構大小F來限制 ,因此這亦和記億體單胞之變化有關。直至1 Mbit時代 選擇電晶體和記憶體電容器都是以平面式組件製成。由 4 M b i t記億體時代開始必須藉由選澤電晶體和記憶體電 容器之三度空間配置來使面積進一步降低。 有一種可能是記憶體電容器不以平面方式製成,而是 本紙張尺度適用中國國家標隼(CNS ) A4規格(210 X 297公釐) 409409 A7 B7 五、發明説明(> ) (請先閱讀背面之注意事項再填寫本頁) 製作在溝渠中(例如,請參閲K. Yamada et al.,”A deep trenched Capacitor technology for 4 Mbit DRAMs", Proc. Intern. Electronic Devices and Materials I E D H 8 5 ,第 7 G 2 頁)。 但此種埋入式記億體電容器之産生方式是昂貴的。亦 可不使用此種含有高介電常數之電容器介電質,因為此 種介電質之沈積只有在賁質上是平坦之平面上才可能。 在德國專利文件195 19 160 C1中已描述一種DRAH單 胞配置,其中記憶體電容器是經由選擇電晶體而産生且 位元線是埋入基體中。由於記億體電容器是産生於基體 之表面上,則可使用高介電常數之電容器介電質。此種 DRAM單胞配置之缺點是:位元線埋置於基體中。一方面 是不容易以較低之電阻來製成一種埋入式位元線,另一 方面是會形成cr檝粒,這些cr徹粒是産生於基體中。位 元線之電荷亦會改變,這會造成資訊之失真。 經濟部智慧財產局W工消費合作社印製 在US 463G088中之設計方式是使記憶體電容器連接在 位元線及選擇電晶體之第一源極/汲極區之間》以此種 方式,則位元線以及記憶體電容器可製作在基體之表面 上。每一個記億體單胞包含一個突出式半導體結構,其 是由閘極電極以琛形方式圍繞著。記億體單胞相對於字 線方向而言是沿對角線而互相偏移(offset)地配置著。 記憶體電容器包括第一源極/汲極區,整面沈積之電容 器介電質之一部份以及位元線之一部份。選擇電晶體之 第一源極/汲極區,通道區和第二源極/汲極區是以層 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X 297公釐) 經濟部智慧財產局員工消費合作社印製 4094G9 a? B7 五、發明説明(4 ) 之形式而重叠地配置箸。 本發明之目的是提供一種DRAM單胞配置,其中記億體 電容器是連接在選擇電晶體和位元線之間且能以較先前 技藝還高之封裝密度製成。此外,本發明亦提供此種 DRAM單胞配置之製造方法。 上述目的是藉由申請專利範圍第1項之DRAM單胞配置 以及第10項之製造方法來達成。本發明之其它構成方式 則敘逑在其餘之申請專利範圍中。 本發明之DRAM單胞配置之記憶體單胞包括一値垂直式 選擇電晶體,其形成在突起式半導體結構之第一邊緣上 。此種半導體結構包括至少一個第一源極/汲極匾以及 選擇電晶體之配置於此區域下方之通道區。至少有通道 區中此種半導體結構之第一遴緣設有閘極介電質,閘極 電極鄰接於閛極介電質。閘極電極在電性上是與第一字 線相建接。在通道區和第二字線之間配置一個元件,此 元件可防止上述選擇電晶體受到第二字線所控制。此元 件(其可防止此選擇電晶體受到此元件上所配置之字線 之控制)鄰接於半導體結構之面對第一邊緣之第二邊緣 的至少一部份。藉由此元件,則DRAM單胞配置可達到較 高之封裝密度,這是因為第二字線(其並不控制上述之 選擇電晶體)是配置於此種設有該元件之半導體結構上 。第一源極/汲極區在電性上是與記億體電容器之第一 電極相連接。電容器之第二電極(其配置於第一電極上 方)是與位元線(其垂直於第一字線而延伸)在電性上相 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) i if ^^^1 1 ^^^1 ϋ— ^^^1 n^t »^—^1 \ Ί 牙 、\ls (請先閱讀背面之注意事項再填寫本頁) 4〇9伽 Α7 Β7 五、發明説明(4 ) 經濟部智慧財產局員工消費合作社印製 介之 極一體此 器 2 電第億於 容4F極之記颶 電以 閘構之種 置能 :結同此 配胞 是體相制 間單 式導於控 之體 方半接可 極億 的箸鄰條 電記 利沿別一 二之 有線分中 第置 則字線其 和配 ,一字有。 極胞 度第之只體 電單 密,鄰中晶 一AM之份相線電 第DR上部條字擇 器之 裝一二條選 容明 封之 。二之 電發。高線伸此胞 在本成提字延但單 ο 。製 了一 而-體 接質積為第緣胞憶 連電面 是邊單記 ---------装-- (請先閲讀背面之注意事項再填寫本頁) 此元件(其可防止此選擇電晶體受到此元件上所配置 之字線之控制)(在半導體結構内部可形成通道-停止區 。由於此一件(其可防止此選擇電晶體受到此元件上所 配置之字線之控制)是半導體結構之一部份,則封裝密 度可持別大。通道-停止區是以和通道區相同之導電型 式來摻雜,但具有較高之摻雜物質濃度,其産生方式可 藉由半導體結構之傾斜式植入來逹成。另一方式是此種 通道-停止區可藉由輔助性材料(其隨後須再去除)之摻雜 物質往外擴散來産生。通道-停止區亦可以是半導體結構 之摻雜層的一部份。若此層是以第一導電型來摻雜,則 在此情況下通道區是以由第二導電型(其和第一導電型 相反)所摻雜之離子例如藉由揍雜層之傾斜式植入而産 生β這樣可使摻雜層之一部份受到反摻雜,其所産生之 作用是:此部份之第一導電型之摻雜物質濃度是較此摻 雜層之其餘部份還低。摻雜層之此部份因此是用作通道 區,而其餘部份則用作通道-停止區。 -6 -本紙張疋度適用中國國家標準(CNS ) A4規格(210 X 297公釐) A7 409409 B7 五、發明説明(r) m i - - n^i —^ϋ 1 - - ... , _ ^~^ (請先閱讀背面之注意事項再填寫本頁) 此一件(其可防止此選擇電晶體受到此元件上所配置 之字線之控制)亦可含有絶緣材料,絶緣材料是藉由沈 積和蝕刻而以間隔層(spacer)形式被結構化或藉由半導 體結構之第二邊緣之一部份之熱氧化作用而産生。 為了提高封裝上之密度,則有利之方式是:此種元件 (其可防止此選擇電晶體受到此元件上所配置之字線之 控制)之垂直於半導體結構之第二邊緣之尺寸在數值上 是小於F。 形成此種具有折昼式(folded)位元線之DRAM單胞配置 是有利的。在折蠱式位元線中為了讀出選擇電晶體之資 訊,則所屬位元線之信號須與相鄰位元線之信號比較。 控制此選擇電晶體所用之此條字線不可和此種與相鄰位 元線相連接之選擇電晶體相連接。由於使用此種折叠式 位元線,刖幾乎可消除干擾現象以及信號蹯蔽現象,此 二種現象對非常密集而相鄰配置之位元線而言是很相似 的。上述方式是非常有利的,這是因為此種必須在位元 線上被評估之信號總是會隨著結構大小之降低而變小。 經濟部智慧財產局員4消費合作社印製 為了産生此種折叠式位元線,須産生一些基本上互相 平行而延伸之字線-溝渠,這些溝渠使半導體結構互相 隔離。二條不同之字線分別沿著字線-溝渠而延伸。閘 棰電極是字線之一部份。沿著第一字線-溝渠而相鄰之 這些記憶體單胞之這些元件(其可防止此選擇電晶體受 到這些元件上所配置之字線之控制)交替地與第一字線 -溝渠之第一邊緣以及相鄰之第二宇線-溝渠之第二邊緣 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 4094G9 A7 B7 五、發明説明(t ) (請先閱讀背面之注意事項再填寫本頁) 相鄰接。這些沿著第一字線-溝渠而相鄰之記憶體單胞 之每第二個單胞是與第一字線相連接,而這些沿箸第一 字線-溝渠而相鄰之記憶體單胞之其餘之單胞則與第二 字線相連接。於是第一字線(其可控制)此種與位元線相 連接之選擇電晶體)不與此種與此條位元線相鄰之一條 位元線相連接之選擇電晶體相建接。 若使用此種藉由傾斜式植入而産生之通道-停止區作為 上述之元件,則可藉肋於遮罩首先在某一方面中且然後 在另一方面中進行植入。 沿著位元線而相鄰之記億體單胞之這些元件(其可防 止此選擇電晶體受到這些元件上所配置之字線之控制) 可以全部鄰接於字線-溝渠之第一邊緣或全部鄰接於第 二邊緣而産生》 經濟部智慧財產局員工消費合作社印製 為了産生字線,則本發明之範圍亦包括:藉肋於條形 之遮罩來産生字線。於是須選擇性地對遮罩而對基體進 行蝕刻。字線-溝渠之各面設有閘極介電質。這例如可 藉熱氣化作用或藉由絶緣材料之沈積而達成。藉由導電 性材料(其隨後須選擇性地對遮罩所需被回(back)蝕刻} 之保形(conform)沈積而在字線-記億體之邊緣處産生間 隔層(s p a c e r )形式之字線。以此種方式則能以自動校準 (即,不需使用一種可校準之遮罩)之方式而在鄰接於每 一字線-溝渠之邊緣處産生二條字線。此種遮罩可在回 蝕刻時防止基體受到侵蝕。只要産生上述之間隔層卽可 結束此蝕刻過程,遮罩則可在字線産生之前去除。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 409409 A7 B7 五、發明説明() 為了使過程簡化,則本發明之範圍亦包括:設置一些 在比 。號 線信 元之 位線 式元 ® 位 折鄰 之相 述與 上須 用不 使號 不信 而之 線線 元元 位位 \J/ ηο pe下 (0況 式情 開種 敞此 成 形 只 別 分 渠 溝 元 些 這 的 胞 單 體 憶 記 線些 字這 著之 沿鄰 〇 相 較而 條 件 線擇 元選 δ 比 箸止 沿防 0 線m 字丨 Μ -- 控第 之於 接 線J 一兀 {子J位置β同 Ε ^ ^ 所罾與 Λ此ΙΑ 第it 元第: 之 此一二帛 afi確 溝 到-S可 受線樣 體字這 晶於 。 電接生 鄰産 部而 全緣 可邊 接 JW1- 連 目 本 線 制 體則 憶 , 記化 之簡 程 製 使 了 為 極 nfJT 擇 選 此 止 防 可 掊 ί 其 "{ 線件 字元 之有 同所 不 : 由是 riy C S 式 分方 可之 胞利 單有 生 産 而 制緣 控邊 之二 線第 字於 之接 置鄰 配部 所全 上或 件緣 元邊 些 一 這第 到之 受渠 於 接 鄰 可 體 晶 電字 使 若 溝通 - 甩 線 (請先閱讀背面之注意事項再填寫本頁) 某 在 須 只 則 件 元 g— 種 此 為 作 區 止 停 入 植 式 道斜 另 是 式 方 線 字 一 第 著 沿 傾之 行鄰 進相 中而 向渠 方溝 之 件線 元字 些之 這置 之配 胞所 單上 體件 憶元 記些 些這 這到 可 其 制 控 受所 體於 晶接 電鄰 擇地 選意 」^壬 止? 防丨 線 字 〇 第 生著 産沿 而些 緣這 邊 , 二 中 第置 或配 緣胞 邊單 一 體 笫憶 之記 構之 結明 體發 導本 半在 屬 經濟部智慧財產局員工消費合作社印製 。毎 離且 隔 . 相部 互出 而突 構之 結體 離基 隔此 由成 藉形 是會 胞構 單結 0 蘀 憶導 記半 之 , 鄰下 相況 而情 渠此 溝在 在之 或伸 中延 體而 基行 在平 是相 於互 。上 構體 結基 體些 導 一 半生 此産 括會 包中 都層 胞之 單置 體配 憶所 記上 一 其 由能 藉可 〇 由 渠或 溝/_ 及 線體 字Λ 産而 目ΜΛ 謂之- 二-種 - 此線於字直和 垂渠 。溝 渠離 溝隔翮種 隔此 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 409409 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) 1 1 配 置 在 基 amt 髖 上 之 逼 層 而 産 生 半 導體 結 構。上述之隔離 1 1 I 結 構 曰 疋 配 置 在 隔 離 溝 渠 中 〇 於 是 在字 線 -溝渠産生之前 1 1 I 可 在 隔 離 溝 渠 中 沈 積 一 種 絶 緣 材 料且 將 之整平。使隔離 請 1 溝 渠 中 能 填 入 —^- 種 絶 緣 材 料 〇 在 産生 字 線-溝渠時,須 聞 1 背 1 對 此 基 體 以 及 絶 緣 材 料 進 行 蝕 刻 ,使 字 線-溝渠之底部 之 1 注 I 基 本 上 可 平 坦 地 延 伸 0 若 不 在 隔 離溝 渠 中進行,則這些 意 拳 I 隔 離 結 構 可 在 記 憶 體 早 胞 (其是沿著第- -字線-溝渠而相 再 ! ά 鄰 )之間所配置之凹口中産生。 寫 本 裝 沿 着 第 一 字 線 -溝渠而相鄰之這些記憶體單胞亦可藉 頁 1 1 助 於 其 它 元 件 (其可防止此選擇電晶體受到這些元件所 1 I 配 置 之 字 線 之 JSc. 制 )而互相隔離。 在此情況下即可不必 1 1 産 生 上 述 之 隔 m a® 溝 渠 或 凹 P 0 此 種半 導 體結構即坷由基 1 訂 體 或 由 基 體 上 所 配 置 之 層 以 條 形 之形 式 藉由字線-溝渠 1 I 之 産 生 而 産 生 ο 此 種 半 導 體 結 構 配置 於 這些沿著第一字 1 1 線 -溝渠而相鄰之記億體單胞。 其它元件(其可防止DRAM 1 | 電 晶 體 受 到 此 元 件 上 所 配 置 之 宁 線之 控 制)則産生於第 1 一 字 線 溝渠之第- -邊緣- 以 及 相 鄰之 第 二字線-溝渠之 Γ 第 二 邊 緣 這 些 部 份 上 » 其 中 m 些 部份 是 存在於這些沿著 1 | 第 一 字 線 -溝渠而相鄰之記憶體單胞之間。以此種方式 1 t 可 防 止 各 記 億 體 tact 早 胞 之 沿 著 第 一 宇線 -溝渠而相鄰之第 1 1 源 椟 / 汲 極 區 之 間 之 通 道 的 形 成 。若 不 設置上述這些其 1 I 它 元 件 ) 則 第 一 字 線 和 第 二 字 線 的這 些 部份(其並非用 • 1 1 作 這 沿 箸 第 一 字 線 -溝渠而相鄰之記憶體單胞之選擇 1 1 電 晶 體 之 閘 極 電 極 )即成為寄生性電晶體(其含有二値相 1 I -1 0 - 1 1 1 1 本紙張尺度適用中國國家標隼(CNS )八4規格(2丨OX 297公釐) 4094G9 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明(9 ) 鄰之第一源極/汲極)之閘極電極。 藉肋於條形之遮罩來進行一種植人過程旦隨後垂直於 此遮罩之條形而産生字線-溝渠是有利的。以此種方式 而在條形之半導體結構中産生各別之第一源極/汲極區 。選擇電晶體之第二源極/汲極區可配置於通道區下方 或柑對於通道區而依據對角線往下偏移(offset)而配置 箸。 這些第二源極/汲極區可在電性上互相連接。 使第二源極/汲極區在電性上互相連接的第一種可能 性是:首先産生一種由第一導電型所摻雜之第一層。在 此種第一摻雜層上方或其中産生一種由第二導電型(其 與第一導電型相反)所摻雜之第二層。 第一摻雜層和第二摻雜層可藉由植入或磊晶法(Epitaxy) 而産生。藉由植入或磊晶法而在第二摻雜層中或其上産 生此選擇電晶髏之第一源極/汲極區。在産生字線-溝 渠時須對第二摻雜層進行切割《字線-溝渠延伸至第一 摻雜層中方第一摻雜層之存在於半導體結構内部之此一 部份是用作第二源極/汲極區。由於第一摻雜層未被切 割,則所有之第二源極/汲極區在電性上是互相連接的 。此種經由第一摻雜層所形成之電性連接是有利的,因 為所有第二源極/汲極區都連接至唯一之電位。且第一 摻雜層所具有之横切面較各別已摻雜之條形區者還大, 因此所具有之電阻較小。 在應用上述之隔離溝渠時第二種可能性是;在沈積一 -11- —^np ^^^1 UK - I -I Frp^v \ * (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 409409 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 0 〇 ) I 1 I 種 絶 緣 材 料 之 前 藉 由 植 入 而 在 隔 離 溝 渠 之 底 部 上 産 生 條 1 1 | 形 之 摻 雜 區 〇 在 産 生 字 線 -溝渠之後, 藉由植入而同樣 1 I 對 字 線 -溝渠之底部進行植入過程, 這樣可使柵形之摻 請· A 1 1 雜 區 與 隔 離 溝 渠 下 方 之 條 形 之 摻 雜 區 起 産 生 〇 柵 形 之 閱 讀· 1 背 ! 摻 雜 區 之 與 半 導 體 結 構 之 邊 緣 相 鄰 接 之 此 部 份 是 用 作 第 面 之 1 注 | 二 源 極 / 汲 極 區 0 第 二 源 極 / 汲 極 是 相 對 於 通 道 區 而 意 事 1 依 據 對 角 線 往 下 偏 移 〇 第 一 源 極 / 汲 極 區 可 同 時 由 柵 形 項 再 1 1 之 摻 雜 區 所 産 生 0 柵 形 之 摻 雜 區 所 具 有 之 有 效 橫 切 面 較 寫 本 装 I 各 別 之 條 形 摻 雜 區 者 還 大 因 此 電 阻 較 低 〇 頁 1 1 在 應 用 折 叠 式 位 元 線 時 産 生 第 二 種 可 能 性 沿 著 字 線 1 I -溝渠之底部而産生之第二源極/汲極區經由埋入式接 1 1 觸 區 而 與 通 道 區 相 建 接 〇 通 道 區 是 配 置 在 基 體 之 盆 形 區 1 訂 中 > 盆 形 區 是 以 和 基 體 相 同 之 導 電 型 來 摻 雜 〇 這 樣 可 使 1 I 第 二 源 極 / 汲 極 區 經 由 基 a曲 藤 而 連 通 至 上 述 之 雷 位 處 〇 這 1 1 樣 所 具 有 之 優 點 是 通 道 區 亦 與 基 PHlr 體 相 連 接 9 因 此 保 持 1 1 在 一 固 定 之 電 位 處 〇 為 了 産 生 上 逑 之 埋 入 式 接 觸 區 1 須 ! 柱 字 線 -溝渠内部産生狹窄之溝渠, 這些溝渠切割了第 Γ —! 源 極 / 汲 極 區 且 達 到 盆 形 區 中 〇 m 些 狹 窄 之 溝 渠 中 以 I i 導 電 性 材 料 填 入 至 少 至 第 二 源 極 / 汲 極 區 鄰 接 於 導 電 性 1 I 材 料 為 止 〇 這 些 以 導 電 性 材 料 填 入 之 狹 窄 溝 渠 形 成 了 一 1 1 埋 入 式 接 觸 區 0 有 利 的 方 式 是 ; 鄰 接 於 這 些 狹 窄 之 溝 1 | 渠 而 産 生 一 些 摻 雜 之 終 區 9 以 便 在 此 種 埋 入 式 接 觸 區 • 1 I 和 盆 形 區 之 間 防 止 Sc ho 11 k y -接面之産生。 這可藉由植 1 I 入 來 達 成 〇 另 一 方 式 是 可 使 用 旦 稱 材 料 作 為 導 電 Jjl- 性 材 料 1 1 -1 2- \ \ 1 1 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X 297公釐) 409409 A7 B7 五、發明説明(U ) (請先閲讀背面之注意事項再填寫本頁) ,摻雜物質可由此種材料往外擴散。在此種情況下藉由 退火步驟可使導電型式和基體相同之此種接雜物質往外 擴散。 經濟部智慧財產局員工消費合作杜印製 本發明範圍亦包括:在即將産生之半導體結構上方(即 ,基體上方)或第一源極/汲極區上方由第一種材料産生 第一輔助層且在其上由第二種材料産生第二輔助層,其 中第二種材料可選擇性地對第一種材料而被蝕刻。字線 -溝渠以及隔離溝渠(若有設置時)對第一輔肋層和第二 輔助層産生切割作用。第二源極/汲極區藉由字線-溝 渠底部之植入作用而産生。閘極介電質(其可選擇性地 對第二種材料而被蝕刻)産生於字線-溝渠之各面上。在 産生宇線之後,閛極介電質之裸露的部份須選擇性地對 第二輔助層而被去除,這樣可使字線-溝渠之底部的一 部份裸露出來,第二輔肋層於是可保護第一輔助層。然 後藉由選擇性地對第一種材料而對基體進行蝕刻以便 産生狹窄之溝渠。於是去除第二輔肋層,且第一輔助層 可保護基體或第一源極/汲極區。在沈積導電性材料且 對其進行回蝕刻以便産生埋入式接觸區時,則第一輔肋 層可保護半導體結構之位於第一輔助層下方之此一部 份。為了在埋入式接觸區和字線之間避免短路之發生, 則有利之方式是:在字線産生之後以保形(conform)方 式沈積一種絶緣材料且對其進行回蝕刻,其中此閘極介 電質之一部份亦會被去除,直至字線-溝渠底部之一部份 裸露為止。以此種方式,則可鄰接於字線而産生一種由 -1 3-本紙張尺度適用中國國家標準(CNS ) A4规格(210X 297公釐) A7 4094G9 B7 五、發明説明(θ ) (請先閱讀背面之注意事項再填寫本頁) 絶緣材料所構成之小的保護間隔層。第一源極/汲極區 最好是在第一輔肋層産生之前即已産生^另一方式是其 亦可在第一輔助層去除之後才産生。 本發明之範圍亦包括:第一源極/汲極用作記億體電 容器之第一電極。 為了提高電容器之電容,則有利之方式是:電容器第 一電極是由導電性較第一源極/汲極區更好之材料所産 生。在此種情況下電容器第一電極直接鄰接於第源極/ 汲極區或經由接觸區而與第一源極/汲極區相連接。 經濟部智慧財產局員工消費合作社印製 為了提高封裝上之密度且降低製程上之費用> 則有利 之方式是:第一源極/汲極區之接觸區是以自動校準( 即,不霈使用可校準之遮罩)之方式鄰接於第一源極/ 汲極區而産生。於是可在第一源極/汲極區上方且在字 線-溝渠産生之前由绝綠材料産生第一層且由第三種材 料産生第二層,其中第三種材料可選擇性地對絶緣材料 而被蝕刻。在産生閘極電極之後須沈積一種絶緣材料且 將之整平直至第二層裸露為止。第二層之裸蕗部份藉助 於一種條形之遮罩(其條形區垂直於字線-溝渠而延伸且 覆蓋記憶體單胞)而被去除。若設有上述之隔離結構且 這些隔離結構是在第二層産生之後才産生t則第二層之 裸露部份不需遮罩即可去除。然後沈積其它之絶緣材料 旦將之整平直至第二層裸露為止。在此種步驟之後可存 在一種平坦之表面,絶緣材料以及第二層之其餘仍保存 之部份都與此平坦之表面相鄰接。第二層之其餘仍保存 -1 4-本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 409409 A7 B7
五、發明説明(A 之部份 地對絶 除。這 這呰凹 蝕刻, 沈積, 這些第 第一源極/汲極區上方。然後以選擇性 方式使第二層之其餘仍保存之部份被去 是配置於 緣材料之 樣就可在第一源棰/汲極區上方産生一些凹口 口往下偏 直至第一 整平以及 一源極/ 若設置上述自 第一輔助層可産 為了使製程簡 線之一部份。為 位元線是由導電 産生。在此情況 份,而是鄰接於 本發明顯示在 圖式簡單説明: 第l··. _ 在産 代 經濟部智慧財產局員工消費合作社印製 遮罩以 在産 源極/ 之後於第1 第»« * — —II* 雩·;· jr , ,Η·^ -^; · 第3圖 在産 ,字線,第二隔 移(Verlagert),其中須對絶緣材料進行 源極/汲極裸露為止。藉由絶緣材料之 蝕刻而以自動校準之方式在凹口中産生 汲極區之接觸區。 動校準之接觭區以及埋入式接觸區,則 生於第二層上。 化,則有利的是電容器第二電極是位元 了使位元線之電阻減小,則有利的是: 性較電容器第二電極者還優良之材料所 中此電容器第二電極並不是單胞之一部 位元線或經由接觸區而與位元線相連接。 各圖式中之實施例以下將詳細描逑。 生第一摻雜層,第二摻雜層,第三摻雜 及隔離溝渠之後第一基體之横切面β 生第二遮罩,字線-溝渠,第一隔離結 汲極區,通道區以及第二源極/汲極區 圖所示橫切面之横切面。 之各製程步驟之後第 生通道-停止區,閘極介 離結構以及接觸區之後第 -I 5 -
之横切面。 閘極電極 之橫切面β ^ϋ· 1^^—i k^i— I ^^^1 i { n^i 1^1 TJ. (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X W7公釐) 4094G9 A7 B7 五、發明説明(W ):ΐ ff: 第在容器第一電極,電容電質,電 容器電槿立元線之後第3圖之橫。 1¾)在氟之各製程步驟之後第之横切面 一 ‘ 顯示),字 線-溝渠半導體,第一源極/汲極區道區和第 第 第5蘭 在 第一遮罩,隔離溝 經濟部智慧財產局員工消費合作社印製 二源極/汲極區産生第一摻雜層,第二摻雜層(未顯示) ,第三摻雜層(未顯示),第一層,第二層之後第二基體 之橫切面,此橫切面平行於隔離溝渠而延伸。 第6圖 在産生通道-停止區,閘極介電質,閘棰電 極,字線,第二隔離結構,接觸區,電容器第一電極, 電容器介電質,電容器第二電極和位元線之後第5圖之 横切面。 第7圖 藉助於第一遮罩,隔離溝渠(未顯示),第二 遮罩,字線-溝渠,第一隔離結構(未顯示),半導體結構 ,第一源極/汲極區,通道區,第二源極/汲極區,通 道-停止區,閘楢介電質,閘極電極和字線而産生第一摻 雜層之後第三基體之橫切面,此横切面平行於隔離溝渠 而延伸。 第8圖 在産生第一摻雜層,第二摻雜層和條形之摻 雜區 ,第四基體之橫切面,此橫切面垂直於條形區 之條 延伸
第在産生遮罩,字線-溝渠,通道-停止區,閘mM 極介燿續,閘極電極,字線,隔離結構,接觸區,電容 :.¾ '1 器第一-亀1極電容器介電質,電容器第二電極以及位元線 -16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) -- ^^1 m - —^1 - - I I Ml/ ml _ - -I — In ^~w 3. T卩 I * (諳先閱讀背面之注意事項再填寫本頁) 4094G9 A7 B7 五、發明説明(β 之後'與第8圖所示之橫切面相垂直之横切面。 第確避费之各步驟之後第3圖之横切面。 第10圖 在條形摻雜區,第一輔助層,第二輔肋層, 遮罩,字線-溝渠,半導體結構,第一源極/汲極區, 通道區以及第二源極/汲極區産生之後第五基體之横切 面,此橫切面是平行於條形區而延伸。 第11圔 在産生通道-停止區,閘極介電質,閘極電極 ,字線和間隔層,遮罩去除且字線-溝渠底部之一部份 裸餺之後第10圖之橫切面。 第12圖 在産生狹窄之溝渠,埋入式接觸區以及摻雜 之终端區之後第11圖之横切面圖。 第13圖 在産生一種隔離結構,接觸區,電容器第一 電極,電容器介電質,電容器第二電極和位元~線之後第 1 2圖之横切面。 声^ 第14圖 在産生一種摻雜層,隔離結構, 衫區之第 一部份,第二遮罩,字線-溝渠(顯示在第 導體結構,第一源極/汲搔區,通道區,
mi,中),半 4言顧極/汲 (請先閱讀背面之注意事項再填寫本頁) 極區, 區之第二部份以及第一隔離結構έ後第六基 經濟部智慧財產局員工消費合作社印製 體之横,此橫切面是平行於字線-溝渠而延伸。 第在産生通道-停止區,閘極介電質,閛極電 極,第二隔離結構}接觸區,電容器第一電極, 電容電質,電容器第二電極以及位元線之後與第14 圖所示之橫切面相垂直之横切面。 第1丨缚囉之各步驟之後第i 4圖之橫切面。 -17" 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(a ) 這些圖式未依比例繪出。 在第一實施例中,原始材料包括第一基體la, p -摻雜 之矽&其摻雜物質濃度是大約10 15 cm·3。在第一基體la 上藉由磊晶法而産生一種大約500n in厚之第一 η-摻雜層 Sla,大約30QHB1厚度之第二ρ-接雜層S2a以及大約150nm 厚之第三η -摻雜屬S3a(第1圖)β第一摻雜層Sla和第三 摻雜層S3a之摻雜物質濃度大約是Sxit^cir3。第二摻 雜層S2 a之摻雜物質濃度大約是3X10 « c nr3。 為了産生第一遮罩Mia,須沈積厚度大約是2ϋ0ηΐΒ之 Si02且藉由檝影術而以條形方式被結構化(參看第1圖) 。例如C H F 3 + 0 2適合作為結構化所用之蝕刻劑,然後 例如以HBr + tSF3 +He + 02來對矽進行蝕刻至大約7DGnm深 ,這樣就可産生一些隔離溝渠GIa(參閲第1圖)。這些 隔離溝渠大約50Qnni寛且相互間之距離大約是500ηπι。 為了使隔離溝渠G I a中填人一種絶緣材料,則須以T E 0 S 方法沈積厚度大約是50Qnm之Si02且藉由化學機構式抛 光法而整平直至第三摻雜層S3 a裸露為止。於是去除第 一遮罩Mlae為了産生第二遮罩M2a,則須沈積厚度大約 是IGOnni之Si02且藉由徹影術而以條形方式被結構化。 第二遮罩M2a之條形區垂直於第一遮罩Mia之條形區而延 伸。在結構化過程中例如以C H F 3 + 0 2來對S i 0 2進行蝕 刻至大約60Qnm深,這樣就可使隔離溝渠Gla之一部份中 之Si02被去除。隔離溝渠Gla中剩下之Si02形成第一 隔離結構Ila^然後對矽進行蝕刻至大約60ϋηβ!深,這樣 -1 8 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) 、·=β 經濟部智慧財產局員工消費合作社印製 409409 A7 B7 五、發明説明(7 )
t請先閱讀背面之注意事項再填寫本頁) 就可産生字線-溝渠GWa(參閲離溝渠Gla 較字線溝渠GWa還深。字線-溝渠GWa大約5QGnm寬且相互 間之距離大約是750nnu藉由隔離溝渠Gla和字線-溝渠 GWa之産生,則可由第一基體la産生長方六面體形式之 半導體結構STa。第三摻雜層S3 a之其餘部份是配置在半 導體結構STa中且用作第一源極/汲極區S/Dla0第二摻 雜層S2a之其餘部份配置在半導體結構STa中且用作通道 區KAa。第一摻雑層Sla之位於通道區KAa下方之部份用 作第二源搔/汲極區S/D2a。每一半導體結構STa是垂直 式選擇電晶體之一部份。 藉肋於條形之由光漆(未顯示)所構成之第三遮罩(其 條形區覆蓋著至少每一第二個位於相鄰隔離溝渠61&之 間的區域),則藉由傾斜式植入而在鄰接於字線-溝渠 GWa之第一邊緣之一部份處産生通道-悸止區Ca(第3圖) 。藉肋於與第三遮罩互補之由光漆(未顯示)所構成之第 四遮罩,則亦可在字線-溝渠GWa之第二邊緣之一部份中 産生通道-停止區。通道-停止區Ca之靡雜物質濃度大約 是lDaem3且是p -摻雜的。 經濟部智慧財產局員工消費合作社印製 然後藉由熱氧化作用而産生大約lQnm厚之閘極介電質 GDae為了産生字線,則須沈積厚度大約是150ntB之原處 (in situ)摻雜之多晶矽且例如以C2 FS +02來進行回 蝕刻至大約20〇!111!深。於是字線以間隔層(Spacer)之形 式鄰接於字線-溝渠WGa之第一邊緣和第二邊緣而産生。 字線之此一部份(其在通道區KAa中是鄰接於字線-溝渠 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0X297公釐) A7 B7 409409 五、發明説明(
GWa之第一邊緣和第二邊緣之一部份,但通道-停止區Ca 不鄰接於此一部份)是用作選擇電晶體之閘極電極G A a (參閲第3圖)D 為了保護上逑之選擇電晶體,須産生第二隔離結構I2a (其覆蓋該選擇電晶體),其中須沈積厚度大約是50Qnm 之Si02且藉由化學機械式拋光法而整平。轄由撤影術 而使第一源極/汲極區S/Dla裸露。例如CHF3 +02適合 作為蝕刻劑。為了産生接觸區K a ,則須沈積厚度大約是 4 Ο n m之鎢且例如以S F e進行回蝕刻.(參閲第3圖)。
為了産生一種擴散位障(未顯示 則須沈稹厚度大約 是2Gnii之氮化鈦,然後沈積厚度大約是2(ί0ηιιι之鉑。為 了産生一呰互相隔離之電容器第一電極Pla,須藉由微 影術而例如以C 1 2 + 0 2來對鉑夢器第一電 極Pla重纒於接觸區Ka上方(比/ί D 為了産生電容器介電質KD a,須沈積厚度是20 nm之 Ba0 5 St〇 s Ti03。然後沈積厚度是lOOnw之鉑,其上 再沈積厚度是5G0nm之AlSiCu。藉助於類似於第一遮罩 之條形之第五遮罩(未顯示),則例如以BC13 +C12 +CH4 來對A 1 S i C u進行蝕刻以及以C 1 2和0 2來對鉑進行蝕刻 以便産生位元線Ba以及電容器第二電極P2eu第五遮罩 之條形區是配置在隔離溝渠G I a之間。位元線B a則配置 於電容器第二電極P2a上方。 每一記憶體單胞包括一個半導體结構ST a以及一個配 置於其上之記憶體電容器,電容器包括電容器第一電極 -20 - 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 装- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 409409 A7 B7 五、發明説明(β )
Pla,電容器介電質KDa之一部份以及電容器第二電搔 P 2 a之一部份。沿著字線-溝渠S3 Wa而相鄰之記億體單胞 通道-停止區Ca交替地配置在字線-溝渠GWa之第一邊綠 以及相鄰之字線-溝渠G W a之第二邊緣。沿著位元線B a而 相鄰之記憶體單胞之各通道-停止區Ca都鄰接於字線-溝 渠GWa之第一邊緣或第二邊線而配置箸。 在第二實施例中,暸始材料包括第二基體lb, p -摻雜 之矽且其摻雜物質濃度是大約10 15 cm-3。類似於第一實 施例之方式,第一摻雜層Sib和第二摻雜層(未顯示), 第三摻雜層(未顯示)是藉肋於第一遮罩(未顯示)和隔離 溝渠(未顯示)而産生。就像第一實施例一樣,隔離溝渠 中槙人S i0 2。 在第三摻雜層上藉由Si02之沈積而産生厚度大約是 ΙΟΟηιη之第一層SI,其上則藉由原處(in situ)摻雜之多 晶矽之沈積而産生厚度大約是3t)()nni之第二層SU就像 第一實施例一樣,為了産生條形之第二遮罩M2b,須沈 積厚度大約是lOOntn之Si02且藉由微影術來進行結構化 。但第二遮罩Μ 2 b之條形區之間的間距不是7 5 0 nm而只有 5 0 0 n di。例如以C 2 F b + 〇 2 來對多晶砂進行蝕刻且例如 以CHF3來對Si02進行蝕刻,則第二層SL和第一層SI可 類似於第二遮罩Μ 2 b而被結構化(第5圖)。就像第一實 施例一樣,須産生字線-溝渠GWb,這樣就可産生第一隔 離結構(未顯示),半導體結構STb,第一源極/汲極區 S/Dlb,通道區KA6以及第二源極/汲極區S/D2b(第5圖)。 _ 2 1 ™ 本紙張尺度適用中國國家標率(CNS ) A4規格(210 X 297公釐) I 訂 線 (請先閱讀背面之注意事項再填寫本頁) 409409 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、發明説明 ( ) ί 1 I 就 像 第 一 實 施 例 一 樣 ,須産 生通道 -停止區Cb , 閘極介 1 1 I 電 層 GDb, 閘棰電極C Ab和字線 。然後 沈積 厚度大 約 5 0 0 n m 1 I 之 S ί 0 z且藉由化學機械式抛光法而整平直至第二層SL 請 1 1 裸 藉 為 止 以 便 産 生 第 —* 隔離結 構 I2bc 然後去除第二遮 閱 讀 ί 背 1 罩 M 2b〇 藉助於條形之遮罩(未 顯示, 其未 覆蓋上 述之隔 面 之 1 注 1 離 溝 渠 ), 則例如以C % F e + 0 ; i選擇性地對SiO 2 來對多 意 事 1 晶 矽 進 行 蝕 刻 〇 直 至 第 二層SL之配置 於隔 離溝渠 上方之 項 再 ! 填 此 部 份 被 去 除 為 止 0 第二層 SL之身 價部 份則配 置在第 寫 本 策 I 一 源 極 / 汲 極 區 S /D 1 b上方。 頁 >« 1 1 然 後 沈 積 厚 度 大 約 是 500nni之 SiO 2 且藉 由化學 機械抛 1 1 光 法 而 整 平 直 至 第 二 層 S1裸露 為止。 藉由 選擇性 地對SiO 2 1 1 I 來 對 多 晶 矽 進 行 蝕 刻 而 去除第 二層SL β於 是在第 一源槿 1 訂 / 汲 極 區 S /D 1 b上方産生一些凹口。 1 1 妖 後 例 如 以 CH F Ξ 3 + 0 : _來對S i〇 2進 行蝕 刻。直 至第一 1 1 層 SI 之 部 份 厥 去 除 且 第一源 極/汲 極區 S/D 1 裸 露為止 1 α 由 於 此 步 驟 t 則 位 於 第一源 極/汲 極區 S/Dlb上方之 1 凹 □ 往 下 偏 移 〇 這 凹 口中須 填入材 料, 其中須 沈積厚 1 度 大 約 是 5 0 0之原處(in S i t U )摻雜之多晶矽且藉由化學 1 1 機 械 式 抛 光 法 而 整 平 9 直至第 二隔離 結構 I 2b裸露為止 1 ί 〇 於 是 可 在 凹 中 産 生 一些由 多晶矽 所構 成之接 觸區K b 1 1 (第6 圖)。 産 生 此 接 hsaa 觸 區Kb時 不需遮 罩〇 接觸區 Kb以自 1 I 動 校 準 之 方 式 郯 接 於 第 一源極 /汲極 區S/D lb而産生。 1 | 就 像 Mr 第 一 實 施 例 一 樣 ,須産 生電容 器第 一電極 P 1 b , 1 1 電 容 器 介 電 質 RBb , 電容器第二電極P 2 b以 及位元 線Bb 1 | -22- 1 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X29?公釐) 4094G9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( Η ) 1 1 | {第C 圖) 〇 1 1 I 在 第 三 flft* 實 施 例 中 t 原 始 材 料 包 括 第三基體 1c, P-摻雜 1 之 矽 且 其 摻 雜 物 質 遞 m 度 大 約 曰 疋 1 0 5 c nr3 0 就 像第一實施 請 先 1 例 一 樣 > 須 産 生 第 —- 摻 雜 層 S 1 c , 第二摻雜層,第三摻 閱 讀 1 背 雜 層 9 其 係 藉 肋 於 第 一 罩 7 隔 離 溝渠(未顯示),第二 面 之 1 I 遮 罩 M2 C , 字線溝渠G Wc ί 半 導 體 結 構STc,第一源極/ 意 拳 1 汲 極 區 S/D 1 C , 通道區κ A c , 第 二 源 極/汲極 區S/D2C以 再 1 1 及 第 __- 隔 離 結 構 (未顯示) 而 産 生 〇 #具 寫 本 蒗 在 不 需 遮 罩 之 情 況 下 藉 由 傾 斜 式 植入而在 磷接於字線 頁 S_»· 1 1 -溝渠6WC 之 第 一 邊 緣 處 産 生 通 道 -停止區c c。 通道-停止 1 I C c 之 摻 雜 物 質 濃 度 大 約 是 10 19 c m _3且是P- 摻雜的。 1 1 然 後 藉 由 熱 氣 化 作 用 而 産 生 大 約 1 0 nm厚之 閘極介電質 1 訂 G D C 0 藉由沈積厚度大約是4 0 0 n in 之 原處(in s i t q ) 11 -摻 1 I 雜 之 多 晶 矽 且 進 行 回 (b a c k) 蝕 刻 而 在字線-溝渠GWc中産 1 1 生 字 線 0 這 字 線 (其在通道區KAC)之區域中鄰接於字 1 1 線 -溝渠G W c 之 第 一 邊 緣 )之- -部份是用作選擇電晶體之 1 閘 極 電 極 G A C ( 第 7 圖 )。 1 然 後 類 似 於 第 一 Μ Μ 施 例 而 産 生 第 二隔離結 構,接觸區. 1 | 9 電 容 器 第 一 電 極 , 電 容 器 介 電 質 ,電容器 第二電極以 1 I 及 位 元 線 0 1 1 在 第 四 實 施 例 中 » 原 始 材 料 包 括 第四基體 Id, p-摻雜 ! 1 之 矽 且 其 摻 雜 之 層 SI d , 其上又藉由磊晶法而産生大約 1 I 4 5 On 1D厚度之第二 二 Ρ -摻雜之層s 2d 0 第一摻雜 層S 1 d之摻 1 雜 物 質 i/m 濃 度 大 n* .J 是 5 X :1 O20 c ΠΓ3 0 第二摻雜層S2d之摻雜 1 1 -2 3 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) A7 B7 4094G9 五、發明説明 物質濃度大約是5 X 1 0 17 c nr3。 (請先閱讀背面之注意事項再填寫本頁) 藉肋於條形之由光漆所構成之第一遮睪(未顯示),則 藉由植入法而在第二摻雜層S2d中産生條形之摻雜區GEd (第8圖此種條形區GEd大約是lOOnm深且其摻雜物質 濃度大約是5xiD2Dcrr3。此種條形區GEd是η -揍雜的。 藉由退火步驟來活化此種條形摻雜區GEd之摻雜物質。 然後類似於第一實施例而産生一種類似於第二遮罩M2a 之遮罩M2d以及字線-溝渠由於不需産生上述之隔 離溝渠,則須在字線-溝渠G W d之間産生條形之半導體結 構STd。字線-溝渠GWd垂直於條形之摻雜區GEd而延伸。 字線-溝渠6 Wd切割此種條形區GEd。於是可由此種條形 摻雜區GEd産生第一源極/汲極區S/Dld(其具有矩形之 橫切而>。 經濟部智慧財產局員工消費合作社印製 藉肋於條形之由光漆(未顯示)所構成之第二遮罩(其 條形區平行於條形區GEd而延伸且其覆蓋每第二個條形 之摻雜區G E d ),則藉由傾斜式植入於鄰接於字線-溝渠 GWd之第一邊緣處産生通道-停止區Cde去除此種由光漆 所構成之第二遮罩。藉助於條形之由光漆(未顯示)所構 成之第二遮罩(其覆蓋每第二個條形區GEd(此條形區GEd 不被光漆所構成之第二遮罩所覆蓋)),則在鄰接於字線 -溝渠Gifd之第二邊緣處産生通道-停止區Cd。通道-停止 區Cd之一部份是與字線-溝渠G¥d之第一邊緣和第二邊緣 之此一部份(其是配置在沿著字線-溝渠GWd而相鄰之第 一源極/汲極區S / D 1 (]之間)相鄰接。通道-停止區C d之 -24-本紙張尺度適用中國國家榇準(CNS ) A4規格(2!0X297公釐) 4094G9 A7 B7 五、發明説明(㈠ 經濟部智慧財產局員工消費合作社印製 此一部份可防止:沿著字線-溝渠6Wd而相鄰之第一源極 /汲極區S/Did之間形成通道。每一半導體結構STd包括 這些沿箸字線-溝渠GWci而相鄰之記憶體單胞。這些沿著 字線-溝渠GWd而相鄰之記億體單胞是藉由通道-停止區 C d之上逑部份而互相隔離。第二摻雜層S 2 d之配置於第 —源極/汲極區S / D1下方之此一部份是用作通道區K A d 。在通道區KAd中通道-停止區Cd交替地鄰接於字線-溝 渠GWd之第一邊緣或第二邊緣。 然後類似於第一實施例而産生閘搔介電質6Dd,閘極 電極GAd字線,隔離结構I2d,接觸區Kd,電容器第一 電iiPld,®容,容器第二電極P2d以及 位元線B d (比較)。 在第五實施例中,原始材料包含第五基體le,.p -摻雜 之矽且其摻雜拗質濃度大約是1〇5 cur3。藉由植人作用 而鹿生大約1# m深之P -摻雜之盆形區We(第1(1圖盆形 區We之摻雜物質濃度大約是10 17 car3 ^就像第四實施例 一樣,須産生條形之摻雜區。 藉由沈積厚度大約lOOnro之Si02而産生第一輔助層H1 。藉由沈積厚度大約是lflOnm之原處(in situ}摻雜之多 晶矽而産生第二輔助層H2就像第一實施例一樣,為了産 生類似於第二遮罩M2a之遮罩M2e,須沈積厚大約是lOGnm 之S i 0 2且進行結構。類似於遮罩Μ 2 e ,第一輔肋層Η 1和 第二輔肋層Η 2亦須被結構化。 藉由選擇性地對S i 0 2而對矽進行蝕刻,則藉助於遮 ~ 2 5 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) 4094 G 9 a?B7五、發明説明(W ) 渠 溝 1 線 字 生 産 而 樣 一 例 施 實 1 第 像 就 0 2 Μ 罩 第 圖 區 極 汲 \ 極 源 ! 第 生 産 而 區 雜 摻 之 形 條 由 是 於 字 線條 字了 在為 溝 線 β 是 t S 約 構大 結度 體厚 導積 半沈 之須 形 * 條緣 生邊 産之 間we 之G e渠 6W溝 渠- S 生 之産 刻 0 回 -7 /ii 進 且 稗 層 隔 間 護 線示 字顯 在未 可 , -1 Γ 是 e ΛΖ C J a 差間 之護 d保 w i CB 種 渠此 溝 〇 後 隨 層線 渠 溝 保 可 時 程 過線 入字 植於 行接 進鄰 部在 底 會 之是 G 3= 於 G 0 h 溝緣 ?邊 線之 Θ 字 W rj 在 渠 溝 字底 護之 生 産 處 部 極 源 二 第 大
是 約 大 度 e 濃 D2質 S 物 區雜 極摻 汲其 \ 且 極深 姐 源S π00 第M
X 區cm 極20 汲10 0 ο 化 舌 被 而 0 程除 過去 火層 退隔 由間 藉護 質保 物此 tttt fee 摻而 其劑 ο 亥 的蝕 雜為 摻作 I F Ώ Η 是於 且肋 例 施 實 四e, 第GD 像質 就電 介 樣 極 lyml 極 閘 二 閘 度 e. 厚 卩積 沈 後 然 道 〇 通線 生字 産及 須以 區 止 停 (請先閱讀背面之注意事項再填寫本頁) 7 除 - ^J4W^ 大 iwe 至曰疋G ^ ^ 0J 。溝κΡ _I11S線 層 Μ 字 .隔 2 於 ο 間 ί i 置 S4配 之産1 m £之 η 所 e o D 5 線 G 是字質 於 接 鄰 可 樣 這 深 電被 介亦 極份 間部 使一 且 此 e -2 之 彳上 部 底 罩 遮 圏 1 第 經濟部智慧財產局8工消費合作社印製 第對 。地 >性 擇 選 由 除藉 去 0 1 第 護 保 可 是 於 2 Η 層 助 輔 線 字 在 而 刻 蝕 -TJ /11 進 矽 對 而 劑 刻 Π .5 ο 韵 3 為 約作 大合 生適 産 2 中+0 0 份 Η 部+ 3 露 F 裸 + r - 之 部 底 之 B f Η 層 如助 例輔 Ο 二 S * «. G 第 H1渠 層溝 肋- 渠 溝 之 窄 狹 之 深 構 結 體 導 半 護 保 il Η 層 肋 輔 除藉 去 0 6 是 Τ 於3 雜 摻 — 其 溝 窄Α, 狹區 於端 接終 鄰之 可雜 則慘 。生 入産 植中 行部 進内 來we 子區 離形 之盆 雜在 摻而 pgr 由底 渠 之 本紙張尺度適用中國國家標準(CNS ) A4規格(2ί〇Χ297公釐) 409409 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明 ( ) 1 ! | 物 質 擴 度 大 約 是 5 X 1 0 13 c nr 3。為了産生埋入式接 觸區 1 1 | f (其使終端區ί t與第二源極/汲極區S / D 2 e相連),須 1 | 沈 積 厚 度 大 約 是 5 0 n iti 之鈦 且 進行退火以便産生矽化鈦。 請 先 1 其 餘 之 鈦 隨 後 例 如以 NH 3 + B 2 〇2去除。藉由此種 選擇 閱 讀 1 背 1 性 之 矽 化過 程 使 字線 之一 部 份被矽化。此一部份形成導 面 之 1 注 | 電 性 結 構 (第1 2圖)。 意 事 1 然 後 就 像 第 —- 實施 例一 樣 産生一種隔離結構I2e .接 項 再 ί 填 ftw 胸 區 K e , 電 容 器 第一 電極 P 1 e,電容器介電質KDe, 電容 本 袈 I 器 第 二 電 極 P 2 e以及位元線B e(第13圖)。盆形區Ve 之位 頁 1 1 於 第 源 極 / 汲 極區 3 /D 1 e下方之此一部份是用作 通道 [ I 區 K A e 〇 J 1 在 第 _1_L 實 施 例 中, 原始 材 料包括第六基體1 f , P -摻雜 1 訂 之 矽 目. 其 摻 雜 物 質濃 度是 大 約〗0 5 cr3。就像第五實施 I I 例 —^1 樣 須 産 生 盆 形區 Wf 0 1 1 Μ 由 η - 摻 雜 之 離子 栾進 行 植入而在整面上産生- *層大 1 1 約 10 On m深之摻雜層。 此摻雜層之摻雜物質濃度大 約是 1 5X1 0 C r: 〇 此摻雜層之摻雜物質是藉由退火過 程而 1 被 活 化 〇 1 | 就 像 第 一 實 施 例一 樣須 藉 助於第一遮罩(未顯示 )而産 1 I 生 —*. 些 m 離 溝 渠 Gif。 藉由沈積厚度大約是50nm之 S i0 2 1 1 且 進 行 回 蝕 刻 ) 則可 在隔 離 溝渠Gif之邊緣上産生 一種 1 | 保 護 間 隔 層 (未顯示) 。保 護 間隔層隨後在以η-摻雜之離 1 子 進 行 植 入 時 可 保護 此隔 離 溝渠Gif之邊緣。於是 可沿 1 箸 隔 離 溝 渠 G I f之底部而産生柵形摻雜區GGf之第- -部份 1 I ~ 2 7 - 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0X 297公釐) 4094G9 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明(4 ) 榈形摻雜區G G f之第一部份是條形的且其垂直尺寸大約 是lOOnra(第14圖)。其摻雜物質濃度大約是5x 10mcnr3 。柵形區GGf之第一部份之摻雜物質是藉由退火步驟而 被活化^ 就像第一實施例一樣,隔離溝渠Gif中須填入Si02& 字線-溝渠(3Wf是籍助於第二遮罩M2 f而産生,其中在隔 離溝渠Gif中産生第一隔離結構Ilf。由摻雜層而産生第 —源楝/汲極區S/Dlf(其是長方體半導體結構STf之一 部份)。盆形區W f之配置於第一源極/汲極區/ S 1 f下方 之此一部份是用作通道區K A f。為了産生上述之保護間 隔層,須沈積厚度大約是50nm之Si02且進行回蝕刻。 此種保護間隔層隨後在以η -摻雜之離子進行植入時可保 護字線-溝渠GWf之邊緣^於是可沿著字線-溝渠GWf之底 部産生柵形區GGf之第二部份,其摻雜物質是藉由退火 過程而被活化β柵形摻雜區GGf之摻雜物質濃度大約是 5xi0=〇cnr3。橺形摻雜區GGf之配置於通道區KAf下方 之此一部份是用作第二源極/汲極區S / D 2 f。然後去除 此保護間隔層。 就像第一實施例一樣,須産生通道-停止區Cf,閘極 介電質O f,閘極電極S A f,字線,第二隔離結構I 2 f, 接觸區Kf,電容器第一電極Plf,電電 容器第二電極P2f以及位元線Bf(比較)。 這些.酋施例可以有許多變型,其同樣在本發明之範圍 中,特別是上述之各層,溝渠,遮罩,間隔層,區域和 -2 8 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7_4094G9_b7五、發明説明(β) 適 述例 亦 所施 況中實 情例五 樣 施第。 同 實在層 α 二用助 整 第應辅 調 〇 可一 而 合亦第 求組式生 需。相方産 之度互生方 別濃可産上 各質徵之層 據物特式二 依雜之準第 可摻例校在 小之施動須 大議實自必 之建德之是 等所六區於 構於此觸 。 結用 接中 ^^1. -- t- -- i^i m - -1 - I - 一~y J3. *T (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公釐) 409409 A7 B7 五、發明説明() 元件符號對照表 經濟部中央梯準局員工消費合作社印製 la,lb,lc,Id,le,If A Ba,Bb,Bd,Be - Bf Ca,Cb,Cc,Cd,Ce ' Ci GAa , GAb ’ GAc,GAd , GAe i Gaf Gda , GDb,GDc,GDd ’ GDe,GDf GGf Gla,Gif Ged GWa ’ GWb , GWc,GWd , GWe , GWf HI > H2 Ila,I2a,12b,I2d i I2e,Ilf,I2f KAa * KAb * KAc - KAd > KAe > Kaf KDa,KDb,KDd,KDe,KDf Ka - Kb > Kd - Ke - Kf Kv L Mia · M2a * M2b,M2c,M2d ' M2f Pla - P2a - Plb - P2b - Pld > P2d - Pie -P2e · Plf - P2f Sla * S2a - S3a - Sib » Sic - Sid > S2d S/Dla,S/D2a,S/Dlb τ S/D2b,S/Dlc S/D2c,S/Dld,S/D2d,S/Dle,S/D2e - S/Dlf,S/D2f SI SL Sp STa,STb,STc,STd,STe,STf We - Wf 基體 終端區 位元線 通道-停止-區 閘極電極 閘極介電質 柵形摻雜區 隔離溝渠 條形之摻雜區 字線-溝渠 輔肋層 隔離結構 通道區 電容器介電質 接觸區 埋入式接觸區 導電性結構 遮罩 電容器電極 摻雜層 源極/汲極區 第一層 第二層 間隔層 半導體結構 盆形區 -------------装------ΐτ------0 (背先閲请背面之注意事項再填寫本頁) -29-1- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐)
Claims (1)
- A8 B8 C8 D8申請專利範園第88104172號F DRAM單胞配匿及f製赶方法^ f7 A 1.—種dram單胞配置,其待徵為: (請先閱讀背'面之注意事項再填寫本頁) -設有突起式之半導髏結構(STa),其在侧面是與至 少一第一邊綠及一第二邊緣相鄰接,第二邊綠則與 第一邊緣相面對, -在半導體結構<STa)中配置記億體單胞之至少一垂直 式HOS電晶體之第一源極/汲極區(S/Dla)及位於其 下之通道區(KAa),這些區域至少鄰接於半導體結構 (STa)之第一邊線, -至少半導體結構(STa)之第一邊緣至少在HOS電晶體 之通道區(KAa)中設置閘極介電質^,閛極電極 (GAa)鄰接於閘極介電質(GDa)且在電性上是與第一 字線相連接, -在通道區(KAa)和第二字線之間配置一個元件,此 元件可防止HOS電晶體受到第二字線所控制且鄰接 於半導體結構(STa)之第二邊緙, -HOS電晶體之源極/汲極區(S/Dla)在電性上是與電 容器之第一電極(Pla)相建接, 經濟部智慧財產局員工消費合作社印製 -在電容器第一電極(P la)上方配置電容器介電質(KD a) 旦其上配置著電容器第二電棰(P2a),第二電極(P2a) 在電性上是與位元線(Ba)相連接,位元線(Ba)垂直 於第一字線而延伸β 2.如申諳專利範圍第1項DRAM單胞配置,其中 •此元件(其可防止MOS電晶體受到此元件上所配置之 第二字線之控制)是一種通道-停止區(Ca),其導電 30 -本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 B8 C8 D8申請專利範園第88104172號F DRAM單胞配匿及f製赶方法^ f7 A 1.—種dram單胞配置,其待徵為: (請先閱讀背'面之注意事項再填寫本頁) -設有突起式之半導髏結構(STa),其在侧面是與至 少一第一邊綠及一第二邊緣相鄰接,第二邊綠則與 第一邊緣相面對, -在半導體結構<STa)中配置記億體單胞之至少一垂直 式HOS電晶體之第一源極/汲極區(S/Dla)及位於其 下之通道區(KAa),這些區域至少鄰接於半導體結構 (STa)之第一邊線, -至少半導體結構(STa)之第一邊緣至少在HOS電晶體 之通道區(KAa)中設置閘極介電質^,閛極電極 (GAa)鄰接於閘極介電質(GDa)且在電性上是與第一 字線相連接, -在通道區(KAa)和第二字線之間配置一個元件,此 元件可防止HOS電晶體受到第二字線所控制且鄰接 於半導體結構(STa)之第二邊緙, -HOS電晶體之源極/汲極區(S/Dla)在電性上是與電 容器之第一電極(Pla)相建接, 經濟部智慧財產局員工消費合作社印製 -在電容器第一電極(P la)上方配置電容器介電質(KD a) 旦其上配置著電容器第二電棰(P2a),第二電極(P2a) 在電性上是與位元線(Ba)相連接,位元線(Ba)垂直 於第一字線而延伸β 2.如申諳專利範圍第1項DRAM單胞配置,其中 •此元件(其可防止MOS電晶體受到此元件上所配置之 第二字線之控制)是一種通道-停止區(Ca),其導電 30 -本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 1 型 式 和 通 道 區UAa )者相同,但其摻雜物質濃度較 1 1 通 道 區 (K Aa)者還高。 1 1 3 .如 申 請 專 利 範 圍第1 或苐2項DRAM單胞 配置 其 中 請 1 先 1 — 在 二 個 相 鄰 之半導 體結構(STa)之間配置- -値字線 閱 讀 1 -溝渠( G 2a ) 1 背 I 之 I - 字 線 -溝渠( G2a> 之 二個邊緣是平行於 半導 體 結 構 1 | (S Ta )之第- -邊緣及第二邊緣而延伸, 事 項 1 I 再 I 宇 線 之 —* 分 別沿著 字線-溝渠(G2a)之 二値 邊 緣 的毎 填 寫 本 1 裝 __· 個 邊 緣 而 延伸, 頁 1 | - 沿 箸 字 線 _溝渠(G Ϊ a )中之一而相鄱之 記億 體 tatr 早 胞之 1 1 這 元 件 (其可防止HOS電晶體受到此 元件 上 所 配置 1 1 之 字 線 之 控 制)交替地是與字線-溝渠 (GWa )之第二 1 訂 邊 緣 和 相 鄰 之字線 -溝渠(GWa)之第一 邊緣 相 鄰 接. i - 沿 箸 字 線 -溝渠(GVia)而相鄰之記億體 單胞 之 每 第二 1 I 锢 之 HOS電晶體之閘極電極(GAa)是與 第一 字 線 相連 1 1 接 » 1 1 - 閘 極 電 極 (GAa)是字線之一部份。 線 I 4 .如 串 請 專 利 範 圍第3 項DRAM單胞配置, 其中 1 1 - 沿 著 位 元 線 (Ba )而 相鄰之記億體單胞 之這 些 元 件 1 1 (其可防止MOS電晶 體受到此元件上所 配置 之 字 線之 1 I 控 制 )全部鄱接於字線-溝渠(GWa)之第一邊緣或第 1 1 二 邊 m 而 配 置笔。 1 I 5 如 甲 請 專 利 範 圍第1 或第2項DRAH單胞 配置 S 其 中 - I | 宇 線 是 配 置 在宇線 -溝渠(GWc)中,這 些溝 渠 (GWc ) 1 1 "31- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 1 型 式 和 通 道 區UAa )者相同,但其摻雜物質濃度較 1 1 通 道 區 (K Aa)者還高。 1 1 3 .如 申 請 專 利 範 圍第1 或苐2項DRAM單胞 配置 其 中 請 1 先 1 — 在 二 個 相 鄰 之半導 體結構(STa)之間配置- -値字線 閱 讀 1 -溝渠( G 2a ) 1 背 I 之 I - 字 線 -溝渠( G2a> 之 二個邊緣是平行於 半導 體 結 構 1 | (S Ta )之第- -邊緣及第二邊緣而延伸, 事 項 1 I 再 I 宇 線 之 —* 分 別沿著 字線-溝渠(G2a)之 二値 邊 緣 的毎 填 寫 本 1 裝 __· 個 邊 緣 而 延伸, 頁 1 | - 沿 箸 字 線 _溝渠(G Ϊ a )中之一而相鄱之 記億 體 tatr 早 胞之 1 1 這 元 件 (其可防止HOS電晶體受到此 元件 上 所 配置 1 1 之 字 線 之 控 制)交替地是與字線-溝渠 (GWa )之第二 1 訂 邊 緣 和 相 鄰 之字線 -溝渠(GWa)之第一 邊緣 相 鄰 接. i - 沿 箸 字 線 -溝渠(GVia)而相鄰之記億體 單胞 之 每 第二 1 I 锢 之 HOS電晶體之閘極電極(GAa)是與 第一 字 線 相連 1 1 接 » 1 1 - 閘 極 電 極 (GAa)是字線之一部份。 線 I 4 .如 串 請 專 利 範 圍第3 項DRAM單胞配置, 其中 1 1 - 沿 著 位 元 線 (Ba )而 相鄰之記億體單胞 之這 些 元 件 1 1 (其可防止MOS電晶 體受到此元件上所 配置 之 字 線之 1 I 控 制 )全部鄱接於字線-溝渠(GWa)之第一邊緣或第 1 1 二 邊 m 而 配 置笔。 1 I 5 如 甲 請 專 利 範 圍第1 或第2項DRAH單胞 配置 S 其 中 - I | 宇 線 是 配 置 在宇線 -溝渠(GWc)中,這 些溝 渠 (GWc ) 1 1 "31- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 使半導體結構(STc)互相隔離, -字線沿箸字線-溝渠(GWc)而延伸, -沿著位元線而相鄰之記億體單胞之這些元件(其可 防止Μ 0 S電晶體受到此元件上所配置之字線之控制) 全部郯接於字線-溝渠(GWc)之第一邊緣或第二溝渠, -沿著字線-溝渠(Gtfc)之一相鄰之記億體單胞之HOS 電晶體之閘極電極(GAC)在電性上是與第一字線相 連接, -閘極電極(GAc)是字線之一部份。 6 .如申請專利範圍第5項DRAM單胞配置,其中 -這些元件(其可防止HOS電晶體受到此元件上所配置 之字線之控制)全部鄰接於字線-溝渠(Gtfc)之第一 邊緣或第二邊緣。 7·如申請專利範圍第1或2項之DRAM單胞配置•其中 -記憶體單胞含有半導體結構(STa), -半導體結構(ST〇構成基體(la)之突起部, -在沿著第一字線而相鄰之半導體結構(STa)之間配 置一些隔離結構(STa),這些隔離結構可在第一源 極/汲極區(S/Dla)(其是配置在上述之半導體結構 (STa)中)之間防止通道之形成。 8.如申請專利範圍第1或2項之DRAM單胞配置,其中 -半導體結構(STd)基本上是條形的且是此種沿著第一 -3 2 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) ------:---------ΐτ------^ (請先閲讀背缸之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 使半導體結構(STc)互相隔離, -字線沿箸字線-溝渠(GWc)而延伸, -沿著位元線而相鄰之記億體單胞之這些元件(其可 防止Μ 0 S電晶體受到此元件上所配置之字線之控制) 全部郯接於字線-溝渠(GWc)之第一邊緣或第二溝渠, -沿著字線-溝渠(Gtfc)之一相鄰之記億體單胞之HOS 電晶體之閘極電極(GAC)在電性上是與第一字線相 連接, -閘極電極(GAc)是字線之一部份。 6 .如申請專利範圍第5項DRAM單胞配置,其中 -這些元件(其可防止HOS電晶體受到此元件上所配置 之字線之控制)全部鄰接於字線-溝渠(Gtfc)之第一 邊緣或第二邊緣。 7·如申請專利範圍第1或2項之DRAM單胞配置•其中 -記憶體單胞含有半導體結構(STa), -半導體結構(ST〇構成基體(la)之突起部, -在沿著第一字線而相鄰之半導體結構(STa)之間配 置一些隔離結構(STa),這些隔離結構可在第一源 極/汲極區(S/Dla)(其是配置在上述之半導體結構 (STa)中)之間防止通道之形成。 8.如申請專利範圍第1或2項之DRAM單胞配置,其中 -半導體結構(STd)基本上是條形的且是此種沿著第一 -3 2 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) ------:---------ΐτ------^ (請先閲讀背缸之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 字線而相鄰之記憶體單胞之一部份, -其它元件(其可防止Μ 0 S電晶體受到此元件上所配置 之字線之控制)鄰接於此半導體結構(STd)之第一邊 緣和第二邊緣的一部份,此一部份是位於這些沿箸 第一宇線而相鄰之記億體單胞之間。 9.如申請専利範圍第1或2項之DRAM單胞配置,其中 -第二源極/汲極區(S/D2a)配置於通道區(KAa)下方 -第二源極/汲極區(S/D2a)是摻雑層(Sla)之一部份。 10· -種DRAM單胞配置之製造方法,其特徽為: -須産生一種突起式半導體結構(STa),其在倒面是 與至少一第一邊緣和一第一邊緣相鄰接,第二邊緣 則與第一邊緣相面對, -在半導體結構(STa>中須形成記憶體單胞之至少一 個Μ 0 S電晶體之至少一個源極/汲極區(S T a)以及位 於其下之通道區(KAa),使這些區域至少鄰接於半 導體結構(STa)之第一邊緣, -此半導體結構(STa)之至少第一邊緣至少在M0S電晶 體之通道區(KAa)中設置閘極介電質(GDa), -鄰接於閛極介電質(GDa)而産生閘極電極(GAa>, -須産生第一字線,使其在電性上是與閛極電極(GAa) 相連接, -須産生第二字線及一種元件(其可防止M0S電晶體受 到第二字線所控制),使此種元件鄰接於半導體結構 -3 3 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ----1--'---裝------訂------線 (請先閱讀f.面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 字線而相鄰之記憶體單胞之一部份, -其它元件(其可防止Μ 0 S電晶體受到此元件上所配置 之字線之控制)鄰接於此半導體結構(STd)之第一邊 緣和第二邊緣的一部份,此一部份是位於這些沿箸 第一宇線而相鄰之記億體單胞之間。 9.如申請専利範圍第1或2項之DRAM單胞配置,其中 -第二源極/汲極區(S/D2a)配置於通道區(KAa)下方 -第二源極/汲極區(S/D2a)是摻雑層(Sla)之一部份。 10· -種DRAM單胞配置之製造方法,其特徽為: -須産生一種突起式半導體結構(STa),其在倒面是 與至少一第一邊緣和一第一邊緣相鄰接,第二邊緣 則與第一邊緣相面對, -在半導體結構(STa>中須形成記憶體單胞之至少一 個Μ 0 S電晶體之至少一個源極/汲極區(S T a)以及位 於其下之通道區(KAa),使這些區域至少鄰接於半 導體結構(STa)之第一邊緣, -此半導體結構(STa)之至少第一邊緣至少在M0S電晶 體之通道區(KAa)中設置閘極介電質(GDa), -鄰接於閛極介電質(GDa)而産生閘極電極(GAa>, -須産生第一字線,使其在電性上是與閛極電極(GAa) 相連接, -須産生第二字線及一種元件(其可防止M0S電晶體受 到第二字線所控制),使此種元件鄰接於半導體結構 -3 3 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) ----1--'---裝------訂------線 (請先閱讀f.面之注意事項再填寫本頁) Αδ Β8 C8 D8 字線 申請專利範圍 (STa)之第二邊緣且配置於通道E UAa)和第二字線 之間, -須産生第一源極/汲極區(S/Dla)和電容器第一電掻 (P 1 a ),使它們在電性上互相連接, -在電容器第一電極(Pla)上産生電容器介電質(KDa) 且在其上産生電容器第g霍極(P2a), 須産生電容器第二電極以及垂直於第 之位元線(B a ),使它們上互相連接。 11. 如申請專利範圍第10項其中 -須産生字線-溝渠(6Wa )i 可切割半導體結構(STa) ,使字線-溝渠(GWa)之二値邊線平行於半導體結構 (STa)之第一邊線和苐二邊緣而延伸, -沿箸字線-溝渠(GWa)之二個邊緣中之每一個邊緣而 産生一條宇線, -沿着宇線-溝渠(GWa)而相鄰之記憶體單胞之這些元 件(其可防止HOS電晶體受到此元件上所配置之字線 之控制)交替地鄰接於字線-溝渠(GWa)之第一邊緣 以及相鄰之字線-溝渠(G¥ a)之第二邊緣而形成, -沿著字線-溝渠(GWa)而I®..雛之記億體配置之每第二 丨电$ 個之Μ 0 S電晶體之閘極GAa)在電性上是與第一 ㈣之-部份。鲁 12. 如申請專利範圍第11項,其中 -沿著位元線(B a )而相鄰之結億體單胞之這些元件 (其可防止MOS電晶體受到此元件上所配置之字線之 -3 4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------訂------,ii (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Αδ Β8 C8 D8 字線 申請專利範圍 (STa)之第二邊緣且配置於通道E UAa)和第二字線 之間, -須産生第一源極/汲極區(S/Dla)和電容器第一電掻 (P 1 a ),使它們在電性上互相連接, -在電容器第一電極(Pla)上産生電容器介電質(KDa) 且在其上産生電容器第g霍極(P2a), 須産生電容器第二電極以及垂直於第 之位元線(B a ),使它們上互相連接。 11. 如申請專利範圍第10項其中 -須産生字線-溝渠(6Wa )i 可切割半導體結構(STa) ,使字線-溝渠(GWa)之二値邊線平行於半導體結構 (STa)之第一邊線和苐二邊緣而延伸, -沿箸字線-溝渠(GWa)之二個邊緣中之每一個邊緣而 産生一條宇線, -沿着宇線-溝渠(GWa)而相鄰之記憶體單胞之這些元 件(其可防止HOS電晶體受到此元件上所配置之字線 之控制)交替地鄰接於字線-溝渠(GWa)之第一邊緣 以及相鄰之字線-溝渠(G¥ a)之第二邊緣而形成, -沿著字線-溝渠(GWa)而I®..雛之記億體配置之每第二 丨电$ 個之Μ 0 S電晶體之閘極GAa)在電性上是與第一 ㈣之-部份。鲁 12. 如申請專利範圍第11項,其中 -沿著位元線(B a )而相鄰之結億體單胞之這些元件 (其可防止MOS電晶體受到此元件上所配置之字線之 -3 4 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^------訂------,ii (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 申請專利範圍 二邊緣而形成。 1 3 .如申請專利範圍第 A8 B8 C8 D8 控制)全部鄰接於宇線- 1項< GWa)之第一邊緣或第 法,其中 在産生字線-溝渠((5»&)^:_至少字線-溝渠(GWa)之 各面須設置閘極介電質(G D a ), -須以保形(c ο n f o r* m )方镇導電性材料且進行回 r-'.'j 蝕刻,使産生間隔層形式之字線。 1 4 .如申請專利範圍第10項,其中 ίϊί-ώ 須産生字線-溝渠(GWc)#6M 沿替各字線-溝渠(G2c)y|f 經濟部智慧財產局員工消費合作社印製 切割半導體結構(STc), 形成一條字線, -沿箸位元線而相鄰之記億體單胞之這些元件(其可 防止MOS電晶體受到此元件上所配置之字線之控制) 全部鄰接字線-溝渠(GWc)之第一逄緣和第二邊緣而 産生, -沿箸字線-溝渠(G¥c)之一而相鄰之記億體單胞之選 擇電晶體之所有的閑,極.暴棰(GAc)在電性上是與第- ^ ,¾ 字線相連接, :令 -閘極電極(GAc>構成一部扮。 15. 如申請專利範圍第其中 -這些元件(其可防止晶體受到上所配置 之字線之控制)全部鄰接於字線-溝)之第一 邊緣或第二邊緣而形成。 16. 如申諳專利範圍第10至15項中任一項法,其中 -此些元件(其可防止M0S電晶體受到上所配置 35- 本紙張尺度適用中國國家標準(CNS > A4規格(210X2!?7公釐) 裝 訂 線 (請t閲讀"面之注意事項再填寫本頁) 申請專利範圍 二邊緣而形成。 1 3 .如申請專利範圍第 A8 B8 C8 D8 控制)全部鄰接於宇線- 1項< GWa)之第一邊緣或第 法,其中 在産生字線-溝渠((5»&)^:_至少字線-溝渠(GWa)之 各面須設置閘極介電質(G D a ), -須以保形(c ο n f o r* m )方镇導電性材料且進行回 r-'.'j 蝕刻,使産生間隔層形式之字線。 1 4 .如申請專利範圍第10項,其中 ίϊί-ώ 須産生字線-溝渠(GWc)#6M 沿替各字線-溝渠(G2c)y|f 經濟部智慧財產局員工消費合作社印製 切割半導體結構(STc), 形成一條字線, -沿箸位元線而相鄰之記億體單胞之這些元件(其可 防止MOS電晶體受到此元件上所配置之字線之控制) 全部鄰接字線-溝渠(GWc)之第一逄緣和第二邊緣而 産生, -沿箸字線-溝渠(G¥c)之一而相鄰之記億體單胞之選 擇電晶體之所有的閑,極.暴棰(GAc)在電性上是與第- ^ ,¾ 字線相連接, :令 -閘極電極(GAc>構成一部扮。 15. 如申請專利範圍第其中 -這些元件(其可防止晶體受到上所配置 之字線之控制)全部鄰接於字線-溝)之第一 邊緣或第二邊緣而形成。 16. 如申諳專利範圍第10至15項中任一項法,其中 -此些元件(其可防止M0S電晶體受到上所配置 35- 本紙張尺度適用中國國家標準(CNS > A4規格(210X2!?7公釐) 裝 訂 線 (請t閲讀"面之注意事項再填寫本頁) 申請專利範圍 ABCD 之字線之控制)形成一種通道-停止區(Ca)、.其導電 型式和通道區(KA a)相同但摻雜物質濃 (KAa)者還高。 滷道區霧 經濟部智慧財產局員工消費合作社印製 1 7 .如申請專利範圍第1 1至1 5項中任一項法,其中 -在半導體結構(la)中或其上産生一種由i!-:導電型 所摻雜之第一層(Sla), -在第一摻雜層(Sla)上方産生一種由第二導電型(其 和第一導電型相反)所摻雜之第二層(S2a), -須在第二摻雜層(S2a)中或其上産生第一 極區(S/Dla>,使其是由第一導電型所摻 -字線-溝渠(GWa)可抵逹第一摻雜層(S1 18·如申請專利範圍第1 1至1 5項中任一項 -須産生一些基本上互相平行而延伸之隔4 -字線-溝集(Glia)是垂直於隔離溝渠(Gla)而産生, -藉由隔離溝渠(Gla)和字線-溝渠(GWa)之産生而産 生半導體结構(STa),此半導體結構(STa)是分別配 靥於記億體單胞, -在沿箸字線-溝渠(GWa)而相鄰之半導體結構(STa) 之間以及隔離溝渠(Gla)中産生第一隔離結構(Ila: ,這些第 汲極區(S/Dla)(其配置在: 中)之間形成通道 19.如申請專利範圍第18項乏 -在至高無上上迷之隔離 -36-隔離結構(I 巧防止相鄰之第一源極/1專 _^逑之半導體結構(STa),其中 Ulf)之後其七賢一部 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------------ΐτ------.ii (請先閲讀背面之注意事項再填寫本頁) 申請專利範圍 ABCD 之字線之控制)形成一種通道-停止區(Ca)、.其導電 型式和通道區(KA a)相同但摻雜物質濃 (KAa)者還高。 滷道區霧 經濟部智慧財產局員工消費合作社印製 1 7 .如申請專利範圍第1 1至1 5項中任一項法,其中 -在半導體結構(la)中或其上産生一種由i!-:導電型 所摻雜之第一層(Sla), -在第一摻雜層(Sla)上方産生一種由第二導電型(其 和第一導電型相反)所摻雜之第二層(S2a), -須在第二摻雜層(S2a)中或其上産生第一 極區(S/Dla>,使其是由第一導電型所摻 -字線-溝渠(GWa)可抵逹第一摻雜層(S1 18·如申請專利範圍第1 1至1 5項中任一項 -須産生一些基本上互相平行而延伸之隔4 -字線-溝集(Glia)是垂直於隔離溝渠(Gla)而産生, -藉由隔離溝渠(Gla)和字線-溝渠(GWa)之産生而産 生半導體结構(STa),此半導體結構(STa)是分別配 靥於記億體單胞, -在沿箸字線-溝渠(GWa)而相鄰之半導體結構(STa) 之間以及隔離溝渠(Gla)中産生第一隔離結構(Ila: ,這些第 汲極區(S/Dla)(其配置在: 中)之間形成通道 19.如申請專利範圍第18項乏 -在至高無上上迷之隔離 -36-隔離結構(I 巧防止相鄰之第一源極/1專 _^逑之半導體結構(STa),其中 Ulf)之後其七賢一部 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------------ΐτ------.ii (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8申請專利範圍 藉由埴入方式而以第一導電型所摻雜之離子來摻雜, -在産生字線-溝渠(GWf)之後其底部藉由植人方式而 由第一導電型所摻雜之離子來進行摻雜 -藉由上述之植人方式而産生柵形之擦(f |g f ), 其一部份是用作第二源極/汲極區(s /ki 2 ο 如申請專利範圍第1 1至1 5項中任一項1¾方P,其中 -藉由字線-溝渠(GWd)之産生而産生條4¾半I導贐結 Uj:. ΐ 構(STd),此種半導體結構(STd)配靥沿著字 線-溝渠(GWd)而相鄰之記憶體單胞, -其它元件(其可防止HOS電晶體受到此元件上所配置 之字線之控制)是鄰接於半導體結構(S 緣和第二邊緣之這些部份(其是位於沿 GWd)而相鄰之記億體單胞之間)而産生 21.如申請專利範圍第1 1至1 3項中任一項 φ -在可産生之半導體結構(STe)上方産生一種由第一 材料所構成之輔助層(H1)且其上産生由第二材料所 構成之第二輔肋層(H2),其中第二材料可選擇性地 對第一材料而被蝕刻, -字線-溝渠(GWe)切割第一輔助層(H1)和第二輔助層 (H2 ), -字線-溝渠(GWe)之各面設有閘極介電質(GDe),其 可選擇性地對第二材料而被蝕刻, -在字線-溝渠(GWe)之底部上産生第二源極/汲極區 -37- 本紙張尺度適用t國國家標準(CNS ) A4規格(210X297公釐) ----;---.---1------ΐτ------ii (請先閱讀势面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8申請專利範圍 藉由埴入方式而以第一導電型所摻雜之離子來摻雜, -在産生字線-溝渠(GWf)之後其底部藉由植人方式而 由第一導電型所摻雜之離子來進行摻雜 -藉由上述之植人方式而産生柵形之擦(f |g f ), 其一部份是用作第二源極/汲極區(s /ki 2 ο 如申請專利範圍第1 1至1 5項中任一項1¾方P,其中 -藉由字線-溝渠(GWd)之産生而産生條4¾半I導贐結 Uj:. ΐ 構(STd),此種半導體結構(STd)配靥沿著字 線-溝渠(GWd)而相鄰之記憶體單胞, -其它元件(其可防止HOS電晶體受到此元件上所配置 之字線之控制)是鄰接於半導體結構(S 緣和第二邊緣之這些部份(其是位於沿 GWd)而相鄰之記億體單胞之間)而産生 21.如申請專利範圍第1 1至1 3項中任一項 φ -在可産生之半導體結構(STe)上方産生一種由第一 材料所構成之輔助層(H1)且其上産生由第二材料所 構成之第二輔肋層(H2),其中第二材料可選擇性地 對第一材料而被蝕刻, -字線-溝渠(GWe)切割第一輔助層(H1)和第二輔助層 (H2 ), -字線-溝渠(GWe)之各面設有閘極介電質(GDe),其 可選擇性地對第二材料而被蝕刻, -在字線-溝渠(GWe)之底部上産生第二源極/汲極區 -37- 本紙張尺度適用t國國家標準(CNS ) A4規格(210X297公釐) ----;---.---1------ΐτ------ii (請先閱讀势面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 (S/D2e), -在産生字線之後字線-溝渠(GWe)之以閘極介電質 (GDe)覆蓋之底部之這些部份須裸露出來, -須在字線-溝渠(GWe)之底部中産生狹窄之溝渠(Gs) (其切割了第二源極/汲極區(S / D 2 e )),於此去除 第二輔肋層(H2), -須沈積一種導電性材料且選澤性地對第一材料而被 回蝕刻直至這些狹窄之溝_fGs)中至少被填充至第 二源極/汲極區(S/D2e)i§(於上述之導電性材料 為止。 暴 2 2 .如申請專利範圍第1 7項,其中 -在可産生之半導體結構上方産生一種由第一 材料所構成之輔助層(H1)且其上産生由第二材料所 構成之第二輔助層(H2),其中第二材料可選擇性地 對第一材料而被蝕刻, -字線-溝渠(GWe)切割第一輔肋層(H1)和第二輔助層 (H2), -字综-溝渠(GWe)之各面設有閘極介電質(GDe),其 可選擇性地對第二材料而被蝕刻, -在字線-溝渠(GWe)之底部上産生第二源極/汲極區 (S/D2e ), -在産生字線之後字線-溝渠(GWe>之以閘極介電質 (GDe)覆蓋之底部之這些部份須裸露出來, -須在字線-溝渠(Gtfe)之底部中産生狹窄之溝渠(Gs) -38- 本紙張尺度適用中國國家標準(CNS )入4规^格(210 X 297公釐) ---------^------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 (S/D2e), -在産生字線之後字線-溝渠(GWe)之以閘極介電質 (GDe)覆蓋之底部之這些部份須裸露出來, -須在字線-溝渠(GWe)之底部中産生狹窄之溝渠(Gs) (其切割了第二源極/汲極區(S / D 2 e )),於此去除 第二輔肋層(H2), -須沈積一種導電性材料且選澤性地對第一材料而被 回蝕刻直至這些狹窄之溝_fGs)中至少被填充至第 二源極/汲極區(S/D2e)i§(於上述之導電性材料 為止。 暴 2 2 .如申請專利範圍第1 7項,其中 -在可産生之半導體結構上方産生一種由第一 材料所構成之輔助層(H1)且其上産生由第二材料所 構成之第二輔助層(H2),其中第二材料可選擇性地 對第一材料而被蝕刻, -字線-溝渠(GWe)切割第一輔肋層(H1)和第二輔助層 (H2), -字综-溝渠(GWe)之各面設有閘極介電質(GDe),其 可選擇性地對第二材料而被蝕刻, -在字線-溝渠(GWe)之底部上産生第二源極/汲極區 (S/D2e ), -在産生字線之後字線-溝渠(GWe>之以閘極介電質 (GDe)覆蓋之底部之這些部份須裸露出來, -須在字線-溝渠(Gtfe)之底部中産生狹窄之溝渠(Gs) -38- 本紙張尺度適用中國國家標準(CNS )入4规^格(210 X 297公釐) ---------^------ΪΤ------^ (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8申请專利範圍 (其切割了第二源極/汲極區(s / D 2 e )),於此去除 胃1:1輔助層(Η 2 ), -ί頁沈積—種導電性材料且選擇性地對第一材料而被 回独刻直至這些狹窄之溝渠(Gs)中至少 ~蹿極/汲極匾(S/D2e)鄰接於上述之導 為止。 23.如申請專利範圍第1 1至I 5項中任一項識衝砝,其中 ίπρ- —在第一源極/汲極區(S/Dib)上方産生i d絶縴 材料所構成之第一層(SI>以及由一種材料所構成之 第二層(SL),此種材料可選擇性地對絶緣材料而彼 蝕刻, -接觭區(Kb)以自動對準第一源極/汲搔(/Dib)之方 式而被産生,其中在閛極電極(GAb)産生之後, a) 須産生第二隔離結構(I2b),其中須沈積一種絶緣 材料且將之整平直至第二層(SL)裸露為止。 b) 藉助於條形之遮罩(其條形區垂直於字線-溝渠(GWb) 而延伸且覆蓋記億體單胞)而使第二層(SL)之裸露 部份的一部份去除, c) 須沈積其它之絶錄材料且將之整平直至第二層(SL) 裸猱為止, d) 去除第二層(SL),其中半導體材料須選擇性地對絶 緣材料而被蝕刻, e )須對絶緣材料進行蝕刻直至第一層(S 1}之裸露部份 被去除且第一源極/汲桎匾(S/Dlb>裸露為止, f)須沈稹導電性材料且進行蝕刻,這樣可産生一些接 瞄區(Kb)。 3 9 ----^---1---裝------訂------線 (锖f閲讀f-面之注項-S-填寫本頁) 經濟部智慧財產局員工涓費合作社印M 本紙張尺度適用中國國家梂準(CNS ) A4規格(210 X 297公嫠) A8 B8 C8 D8申请專利範圍 (其切割了第二源極/汲極區(s / D 2 e )),於此去除 胃1:1輔助層(Η 2 ), -ί頁沈積—種導電性材料且選擇性地對第一材料而被 回独刻直至這些狹窄之溝渠(Gs)中至少 ~蹿極/汲極匾(S/D2e)鄰接於上述之導 為止。 23.如申請專利範圍第1 1至I 5項中任一項識衝砝,其中 ίπρ- —在第一源極/汲極區(S/Dib)上方産生i d絶縴 材料所構成之第一層(SI>以及由一種材料所構成之 第二層(SL),此種材料可選擇性地對絶緣材料而彼 蝕刻, -接觭區(Kb)以自動對準第一源極/汲搔(/Dib)之方 式而被産生,其中在閛極電極(GAb)産生之後, a) 須産生第二隔離結構(I2b),其中須沈積一種絶緣 材料且將之整平直至第二層(SL)裸露為止。 b) 藉助於條形之遮罩(其條形區垂直於字線-溝渠(GWb) 而延伸且覆蓋記億體單胞)而使第二層(SL)之裸露 部份的一部份去除, c) 須沈積其它之絶錄材料且將之整平直至第二層(SL) 裸猱為止, d) 去除第二層(SL),其中半導體材料須選擇性地對絶 緣材料而被蝕刻, e )須對絶緣材料進行蝕刻直至第一層(S 1}之裸露部份 被去除且第一源極/汲桎匾(S/Dlb>裸露為止, f)須沈稹導電性材料且進行蝕刻,這樣可産生一些接 瞄區(Kb)。 3 9 ----^---1---裝------訂------線 (锖f閲讀f-面之注項-S-填寫本頁) 經濟部智慧財產局員工涓費合作社印M 本紙張尺度適用中國國家梂準(CNS ) A4規格(210 X 297公嫠)销ί’其中 (s 上方産生一種由絶緣 A8 ' B8 C8 tDSr. 六、申請專利範圍 如申請專利範圍第1 7項 -在第一源極/汲極區 材料所構成之第一層(S I )以及由一種材料所構成之 第二層(SL),此種材料可選擇性地對絶緣材料而披 独刻, -接觸區Ub)以自動對準第一源極/汲極(/Dlb)之方 式而被産生,其中在閘極電極(GAb)産生之後, a>須産生第二隔離結構(I2b),其中須沈積一種絶線 材料且將之整平直至第二層(SL)裸露為止。 b) 藉助於條形之遮罩(其條形區垂直於字線-溝渠(GWb) 而延伸且覆篕記億體單胞)而使第二層(SL)之裸露 部份的一部份去除, c) 須沈積其它之絶緣材料且將之整平直至第二層(SL) 裸露為止, d) 去除第二層(SL>,其中半導體材料須選擇性地對絶 緣材料而被蝕刻, e )須對絶緣材料進行蝕刻直至第一層(S I )之裸露部份 被去除且第一源極/汲極區(S/Dlb)裸露為止, f)須沈積導電性材料且進行蝕刻,這樣可産生一些接 觸區(Kb)。 -40- 本紙?民尺度適用令国國家標卒(<:犯>八4说格(2丨0>< 297公釐> „ 4 裝 I ^ 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局負工消費合作社印裝销ί’其中 (s 上方産生一種由絶緣 A8 ' B8 C8 tDSr. 六、申請專利範圍 如申請專利範圍第1 7項 -在第一源極/汲極區 材料所構成之第一層(S I )以及由一種材料所構成之 第二層(SL),此種材料可選擇性地對絶緣材料而披 独刻, -接觸區Ub)以自動對準第一源極/汲極(/Dlb)之方 式而被産生,其中在閘極電極(GAb)産生之後, a>須産生第二隔離結構(I2b),其中須沈積一種絶線 材料且將之整平直至第二層(SL)裸露為止。 b) 藉助於條形之遮罩(其條形區垂直於字線-溝渠(GWb) 而延伸且覆篕記億體單胞)而使第二層(SL)之裸露 部份的一部份去除, c) 須沈積其它之絶緣材料且將之整平直至第二層(SL) 裸露為止, d) 去除第二層(SL>,其中半導體材料須選擇性地對絶 緣材料而被蝕刻, e )須對絶緣材料進行蝕刻直至第一層(S I )之裸露部份 被去除且第一源極/汲極區(S/Dlb)裸露為止, f)須沈積導電性材料且進行蝕刻,這樣可産生一些接 觸區(Kb)。 -40- 本紙?民尺度適用令国國家標卒(<:犯>八4说格(2丨0>< 297公釐> „ 4 裝 I ^ 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局負工消費合作社印裝
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19811882A DE19811882A1 (de) | 1998-03-18 | 1998-03-18 | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW409409B true TW409409B (en) | 2000-10-21 |
Family
ID=7861402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088104172A TW409409B (en) | 1998-03-18 | 1999-03-17 | Dram-cells arrangement and its production method |
Country Status (7)
Country | Link |
---|---|
US (1) | US6097049A (zh) |
EP (1) | EP1064682A1 (zh) |
JP (1) | JP2002507841A (zh) |
KR (1) | KR100615735B1 (zh) |
DE (1) | DE19811882A1 (zh) |
TW (1) | TW409409B (zh) |
WO (1) | WO1999048151A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418008B (zh) * | 2011-08-01 | 2013-12-01 | Winbond Electronics Corp | 半導體元件及其製造方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19929211B4 (de) * | 1999-06-25 | 2005-10-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung |
US6355520B1 (en) * | 1999-08-16 | 2002-03-12 | Infineon Technologies Ag | Method for fabricating 4F2 memory cells with improved gate conductor structure |
KR100652370B1 (ko) | 2000-06-15 | 2006-11-30 | 삼성전자주식회사 | 플로팅 바디효과를 제거한 반도체 메모리소자 및 그제조방법 |
US6642552B2 (en) * | 2001-02-02 | 2003-11-04 | Grail Semiconductor | Inductive storage capacitor |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
DE10232002B4 (de) * | 2002-07-15 | 2008-12-11 | Qimonda Ag | Verfahren zur selbstjustierten selektiven Kontaktierung von Gate-Elektroden vertikaler Transistoren eines integrierten Halbleiterspeichers und integrierter Halbleiterspeicher |
US7508075B2 (en) * | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
CN100539184C (zh) * | 2004-02-16 | 2009-09-09 | 富士电机电子技术株式会社 | 双方向元件及其制造方法、半导体装置 |
US7176662B2 (en) * | 2005-02-23 | 2007-02-13 | Coldwatt, Inc. | Power converter employing a tapped inductor and integrated magnetics and method of operating the same |
KR100697291B1 (ko) * | 2005-09-15 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그 제조방법 |
KR100660881B1 (ko) * | 2005-10-12 | 2006-12-26 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 |
KR100833182B1 (ko) * | 2005-11-17 | 2008-05-28 | 삼성전자주식회사 | 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법 |
KR100881392B1 (ko) | 2006-10-31 | 2009-02-05 | 주식회사 하이닉스반도체 | 수직형 트랜지스터를 구비한 반도체 소자 및 그의 제조방법 |
KR100912965B1 (ko) | 2007-12-24 | 2009-08-20 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
CN102623049B (zh) * | 2011-01-27 | 2015-03-11 | 北京兆易创新科技股份有限公司 | 一种非易失性存储单元及其数据编程、读取、擦除方法 |
CN113451269B (zh) * | 2020-03-25 | 2022-07-22 | 长鑫存储技术有限公司 | 字线结构和半导体存储器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
US4737829A (en) * | 1985-03-28 | 1988-04-12 | Nec Corporation | Dynamic random access memory device having a plurality of one-transistor type memory cells |
EP0261666B1 (en) * | 1986-09-24 | 1992-08-05 | Nec Corporation | Complementary type insulated gate field effect transistor |
US4949138A (en) * | 1987-10-27 | 1990-08-14 | Texas Instruments Incorporated | Semiconductor integrated circuit device |
JPH03131064A (ja) * | 1989-10-17 | 1991-06-04 | Fujitsu Ltd | 半導体装置 |
JP2932635B2 (ja) * | 1990-08-11 | 1999-08-09 | 日本電気株式会社 | 半導体記憶装置 |
DE19519160C1 (de) * | 1995-05-24 | 1996-09-12 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19620625C1 (de) * | 1996-05-22 | 1997-10-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19727436C1 (de) * | 1997-06-27 | 1998-10-01 | Siemens Ag | DRAM-Zellenanordnung mit dynamischen selbstverstärkenden Speicherzellen und Verfahren zu deren Herstellung |
EP0917203A3 (de) * | 1997-11-14 | 2003-02-05 | Infineon Technologies AG | Gain Cell DRAM Struktur und Verfahren zu deren Herstellung |
-
1998
- 1998-03-18 DE DE19811882A patent/DE19811882A1/de not_active Ceased
-
1999
- 1999-02-25 JP JP2000537263A patent/JP2002507841A/ja active Pending
- 1999-02-25 WO PCT/DE1999/000510 patent/WO1999048151A1/de active IP Right Grant
- 1999-02-25 KR KR1020007010308A patent/KR100615735B1/ko not_active IP Right Cessation
- 1999-02-25 EP EP99916756A patent/EP1064682A1/de not_active Ceased
- 1999-03-17 TW TW088104172A patent/TW409409B/zh not_active IP Right Cessation
- 1999-03-18 US US09/272,077 patent/US6097049A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418008B (zh) * | 2011-08-01 | 2013-12-01 | Winbond Electronics Corp | 半導體元件及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1064682A1 (de) | 2001-01-03 |
US6097049A (en) | 2000-08-01 |
WO1999048151A1 (de) | 1999-09-23 |
DE19811882A1 (de) | 1999-09-23 |
JP2002507841A (ja) | 2002-03-12 |
KR100615735B1 (ko) | 2006-08-25 |
KR20010041982A (ko) | 2001-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW409409B (en) | Dram-cells arrangement and its production method | |
TW441093B (en) | DRAM-cell device and its production method | |
TW419821B (en) | DRAM cell arrangement and method for its fabrication | |
TWI445136B (zh) | 交叉點記憶體結構,及形成記憶體陣列之方法 | |
US5436186A (en) | Process for fabricating a stacked capacitor | |
TW293947B (zh) | ||
TW456035B (en) | DRAM-cell arrangement and its production method | |
TW441095B (en) | DRAM-cells arrangement and its production method | |
TW469598B (en) | Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form | |
TW408481B (en) | Memory-cells arrangement and its production method | |
JP3024675B2 (ja) | ツリー型コンデンサを備えた半導体メモリ素子 | |
KR100403442B1 (ko) | Dram-셀 장치 및 제조 방법 | |
TW396497B (en) | Procedure for the manufacture of capacitor in a solid state arrangement | |
CN100394584C (zh) | 用于制造具有在位线方向延伸的接触体的半导体器件的方法 | |
TW312831B (en) | Manufacturing method of semiconductor memory device with capacitor(3) | |
TW498541B (en) | DRAM-cells arrangement and its production method | |
TW518750B (en) | DRAM-cells arrangement and its production method | |
TWI276229B (en) | Storage capacitor and method of manufacturing a storage capacitor | |
TW447118B (en) | DRAM cell array and the manufacturing method thereof | |
KR100796644B1 (ko) | 디램 소자 및 그 형성 방법 | |
TW479351B (en) | Memory cell arrangement and method to its manufacturing | |
TW529162B (en) | Integrated circuit-arrangement with at least one capacitor and its production method | |
TW506121B (en) | Circuit-arrangement with at least one capacitor and at least one transistor connected with the capacitor | |
TW465088B (en) | Memory-cells arrangement and its production method | |
KR100566300B1 (ko) | 반도체소자의 캐패시터 하부전극 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |