TW400486B - Methods and apparatus for increasing data bandwidth of a dynamic memory device - Google Patents
Methods and apparatus for increasing data bandwidth of a dynamic memory device Download PDFInfo
- Publication number
- TW400486B TW400486B TW087104294A TW87104294A TW400486B TW 400486 B TW400486 B TW 400486B TW 087104294 A TW087104294 A TW 087104294A TW 87104294 A TW87104294 A TW 87104294A TW 400486 B TW400486 B TW 400486B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- atd
- pulse
- address
- row
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000007704 transition Effects 0.000 claims abstract description 25
- 238000012546 transfer Methods 0.000 claims abstract description 19
- 230000004044 response Effects 0.000 claims abstract description 15
- 230000003111 delayed effect Effects 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000015654 memory Effects 0.000 claims description 33
- 238000003860 storage Methods 0.000 claims description 15
- 238000013500 data storage Methods 0.000 claims description 9
- 235000015170 shellfish Nutrition 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 230000032683 aging Effects 0.000 claims 1
- 210000000352 storage cell Anatomy 0.000 abstract 3
- 230000000875 corresponding effect Effects 0.000 description 8
- 230000002079 cooperative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000008447 perception Effects 0.000 description 2
- IYLGZMTXKJYONK-ACLXAEORSA-N (12s,15r)-15-hydroxy-11,16-dioxo-15,20-dihydrosenecionan-12-yl acetate Chemical compound O1C(=O)[C@](CC)(O)C[C@@H](C)[C@](C)(OC(C)=O)C(=O)OCC2=CCN3[C@H]2[C@H]1CC3 IYLGZMTXKJYONK-ACLXAEORSA-N 0.000 description 1
- 101100021402 Caenorhabditis elegans lis-1 gene Proteins 0.000 description 1
- 101000905241 Mus musculus Heart- and neural crest derivatives-expressed protein 1 Proteins 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005067 remediation Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- IYLGZMTXKJYONK-UHFFFAOYSA-N ruwenine Natural products O1C(=O)C(CC)(O)CC(C)C(C)(OC(C)=O)C(=O)OCC2=CCN3C2C1CC3 IYLGZMTXKJYONK-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
- G11C7/1033—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers using data registers of which only one stage is addressed for sequentially outputting data from a predetermined number of stages, e.g. nibble read-write mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
A7 B7 五、發明説明(1 ) 發明昔鲁 發明領城 本發明有關用Μ增加與動態記憶體裝置结合之資料頻 寬之成本效益之方法及裝置,且較特別地有W用Κ增加 與諸如動態隨櫬存取記憶體(DRAM)裝置結合之資料頻寬 之方法及裝置,以達成管線型尼(管媒型半拜)(pipelined nibble i^de, PNM)之作業,同時,此種方法及裝置可 應用於同步動態隨櫬存取記憶體(SDRAM)或其記憶體裝 置之實行中。 恝知抟街說明 大致地皆知,在諸如DRAMs及SDRAMsM及相81之控制 電路之記憶體裝置之設計中之目的在於提供增加之記憶 輸出量,亦即,增加資料頻寬。同時,大致地習知,藉 由並行記憶體存取之遇期透過同時地操作諸管線鈒數之 執行,可實質地取得資料頻寬中之增加。然而在過去, 由於額外之控制缠輯器/暫存器造成較大之晶片大小, 故此僅可行於具有相當大之成本之中。 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 於DRAM裝置之技術中,諸如高速頁(Hyper-page)及 EDO (擴增之資料輸出)之作業模式已實行於使記憶體 存取遇期最適化及藉此增加資料頻寬之官試中,主要地 ,高速頁及EDO模式之作業在観念上係相同且均由一經 解碼之單一行位址而啟動一稱為”頁(pa gk)"之共用行予 Μ特激化。頁之啟動使其中之記憶體位置能藉由解瑪相 對應於讀處不同之列位址而俚別地予Μ隨機地存取(謓取 -3- 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210Χ297公釐) A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明( 2 ) 1 1 白 或 寫 入 於 ) 〇 1 1 I 首 先 參 閲 第 1 圆 » 一 時序圖描繪EDP 模 式 之 作 業 的 一 1 實 例 〇 特 別 地 $ 在 一 行 位 址 選 通 (RAS) 信 號 白 —* 高 理 輯 --- 請 先 準 位 ( 例 如 9 .3伏特) 轉 變 至 __. 低 埋 輯 準 位 ( 例 如 9 閱 讀 1 0 伏 特 ) 時 f 解 碼 一 單 一 之 行 位 址 且 藉 此 啟 動 該 行 ( 頁) 背 1 I 之 1 » 接 著 * 在 一 列 位 址 m 通 (CAS) 信 號 白 一 高 m 輯 準 位 轉 注 意 1 事 1 變 至 —· 低 理 輯 準 位 時 9 解 碼 該 第 —· 列 而 在 該 特 別 啟 動 之 項 再. 1 行 ( 頁 ) 中 相 對 應 於 該 列 位 址 之 資 料 被 讀 取 白 該 記 憧 體 填ί 寫 本 1 裝 位 置 且 置於DRAM裝置之 外 部 資 料 输 入 / 输 出 (DQ)線之上 ΐ 、, 1 I 0 若 正 執 行 一 寫 入 作 業 時 9 則 所 選 取 之 記 億 體 位 置 被 提 1 1 供Μ存在於該記憶體裝置之DQ線上 之 資 料 0 然 而 會 收 1 1 到 下 列 之 存 取 ( 亦 即 » 下 ——* 次CAS 白 —. 高 理 輯 準 位 至 • 1 訂 . 低 理 輯 準 位 之 轉 變 ) 而 下 . 記 憶 體 位 置 會 存 取 於 該 特 - 1 別 之 行 ( 頁 ) 之 中 f 然 後 9 資 料 會 Μ 相 類 似 於 上 述 式 1 1 讀 取 或 寫 入 於 所 選 取 之 記 憶 體 位 置 〇 此 一 記 億 體 存 取 之 1 I 程 序 持 饋 於 每 次 新 的 列 位 址 之 出 現 ( 亦 即 * 低 理 輯 準 位 1 '1 Λ | 之 CAS ) Ο 一 時 間 間 隔 1 AA 係 顯 示 於 第 1 圖 中 且 界 定 為 量 度 i 一 1 | 列 位 址 之 轉 變 之 開 始 到 當 資 料 係 有 效 於 白 外 部 讀 取 於 DQ 1 1 镍 上 之 時 間 的 時 間 間 隔 > 此 時 間 間 隔 t AA 於 此 等 作 業 模 1 | 式 中 係 重 要 的 , 因 為 , 如 第 1 圖 中 所 示 » 該 資 料 必 須 有 1 效 地 在 此 時 間 間 隔 終 了 時 加 Μ 謓 取 » 否 貝丨ί 下 一 列 之 存 取 - 1 將 發 生 因 而 破 壤 了 前 一 列 之 存 取 〇 快 速 頁 (f as 卜 pa g e ) 1 I 與 高 速 頁 (hyp e r -p a g e)棋式 (EDO) 之 作 業 間 之 主 要 差 異 1 1 1 -4 1 1 1 1 本紙張尺度適用中國國家栋準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印褽 五、發明説明 ( 5 ) 1 1 係 9 在 刖 者 中 t 结 合 於 JUU 刖 一 列 之 存 取 的 資 料 會 在 當 CAS 1 1 轉 變 至 一 高 理 輯 準 位 時 被 破 壊 而 在 後 者 中 來 e 前 一 1 ;I 遇 期 之 資 料 並 不 會 被 破 壊 直 到 CAS 開 始 再 次 轉 變 白 一 高 /·-V 請 1 先 1 邇 輯 準 位 至 _ 低 理 輯 準 位 時 為 止 〇 然 而 9 將 理 解 的 是 f 閱 讀 時 間 間 隔 t AA 係 限 制 增 加 CAS 發 生 頻 率 ( 亦 即 , CAS 頻 背 1 | 之 1 率 ) 之 能 力 的 時 間 參 數 » 因 而 限 制 了 可 實 行 於 該 等 特 殊 注 意 1 I 模 式 作 業 之 資 料 頻 寬 〇 事 項 1 I 再f 最 近 地 » — 替 換 模 式 之 作 業 已 發 展 出 9 其 係 周 知 為 管 填' 寫 本 1 裝 線 型 尼 模 式 ( 本 文 中 稱 為 PHM) ,亦稱為叢發式EDO 之 頁 ^—· 1 I ΡΝΗ 作 業 係 一 作 業 模 式 其 有 關 —" 特 殊 DRAM 裝 置 之 管 線 謓 1 1 取 9 在 快 速 頁 模 式 或 高 速 頁 模 式 與 PNM 之 間 的 主 要 差 異 1 1 係 * 在 前 者 中 9 於 下 — 列 之 存 取 之 刖 ( 即 * 在 下 一 CAS ψ 1 訂 轉 變 至 —. 低 理 輯 準 位 之 發 生 之 前 ) 9 資 料 係 有 有 效 於 DQ - 1 媒 上 ( 或 可 檢 索 白 該 等 Dim ) t 而 在 NPM 或 叢 發 式 EDO 1 1 横 式 中 費 存 在 有 一 潛 性 m 期 (1 at e η c y P e r i 〇 d) 其 命 令 資 1 I 料 並 不 提 供 白 外 部 謓 取 ( 白 DQ線 ) 直 到 在 第 二 低 m 輯 準 1 1 位 CAS 之 後 » 例 如 在 第 二 CAS 低 準 位 發 生 之 a·*» 刖 的 某 一 時 旅 I 間 為 止 9 此 一 CAS 之 潛 性 允 許 管 線 流 通喊極 高 之 CAS 頻 1 I 率 ( 亦 即 9 大 於 約 100 百 萬 赫 ) 〇 1 1 參 閲 第 2 圖 • 一 時 序 圈 描 繪 PNH 作 業 之 一 實 例 特 別 1 I 地 9 相 類 似 於 EDO 模 式 之 作 業 9 在 RAS 白 一 高 理 輯 準 位 1 1 轉 移 至 一 低 邏 輯 準 位 時 9 解 碼 一 單 一 之 位 址 且 藉 此 放 1 動 該 行 之 記 憶 艚 位 置 » 接 著 提 供 一 第 一 列 位 址 且 根 據 第 1 1 —· 個 發 生 之 CAS 之 低 理 輯 準 位 轉 變 予 以 解 碼 • 然 而 , 不 1 1 1 -5 1 1 1 1 本紙張尺度適用中國國家標準< CNS ) A4規格(2Ϊ0Χ 297公釐〉 A7 B7 經濟部中央標準局貝工消費合作社印繁 五、發明説明( 4 ) 1 1 似EDO 横 式 t 該 資 料 並不放置於外部DQ線之上 直 到 第 二 I 1 m CAS 發 生 為 止 〇 進 一步 地 » 如 第 2 屬 中 所 示 該 資 料 1 J 並 未 破 壊 於 ( 亦 即 * 損失 自 ) 該等DQ線上 直 m cas 之 第 請 1 先 1 二 個 轉 變 至 —* 低 理 輯 準位 為 止 9 且 之 後 • 資 料 會 連 續 地 閲 請 1 提 供 —- 固 定 數 百 之CAS週 期 ( 亦 即 $ 若 干 資 料 字 元 之 叢 背 ft 1 I 之 1 發 ) 0 將 理 解 的 是 9 PNH 將 支 援 每 一 叢 發 有 高 數 量 之 字 注 意 1 I 元 ( 例 如 » 4 9 8 等 ), 而 在 第 2 匾 中 只 描 述 兩 資 料 字 事 項 再 1 1 元 之 叢 發 〇 同 時 f 在 η字元之叢發之後 » 一 新 的 ( 随 機 的) 填 % 本 ( 袭 列 位 址 必 須 在 第 η 個CAS 發 生 處 提 供 該 装 置 〇 頁 '—^ 1 1 若 干 優 點 圼 規 g 此PNM 作 業 > 首 先 9 如 第 2 圖 中 所 示 1 1 » 一 列 存 取 (CAS 轉 變至 低 埋 輯 準 位 ) 會 產 生 多 字 元 叢 1 1 發 f 然 而 t 重要的是因為資料並未要求在外部之DQ線上 訂 直 到 在 第 二 CAS 發 生 為止 > 故 此 允 許 — 有 效 之 較 長 時 間 間 隔 t AA 於 操 作 中 9 而較 長 之 時 間 間 隔 t AA 之 结 杲 9 可 1 1 形成諸管線级來增加CAS 頻 率 0 1 I 另 一 方 面 t SDRAM 裝置 之 技 術 亦 企 m 使 記 憶 體 之 存 取 1 1 通 期 最 佳 化 而 工 作 於 由一 提 供 記 憶 體 存 取 同 步 之 条 統 時 1 1 脈 所 界 定 之 均 勻 之 時 鼷週 期 之 範 圍 内 〇 其 中 SDR AH 装 置 1 | 操 作 之 典 型 方 式 係 如 下所 述 » 提 供 一 列 位 址 且 在 第 一 時 1 1 脈 遇 期 中 加 Μ 解 碼 • 在下 —* 時 脈 邇 期 內 9 使 用 所 解 碼 之 1 | 位 址 來 帶 出 ( 啟 動 ) 遘當 之 列 選 取 線 及 感 知 所 定 址 之 記 I 憶 體 位 置 5 於 第 三 時 脈週 期 内 > 利用所_碼 之 位 址 實 際 1 地從適當之記憶體位置檢索資料且置此資料於DQ線之上。 1 I 在 SDRAM 裝 置 输 出 資料 之 前 箱 有 三 個 時 脈 遇 期 • 其 後 1 1 I -6 1 1 1 1 本紙張尺度適用中國國家梂準(CNS ) A4規格(2I0X 297公釐) A7 B7 經濟部中央標率局員工消費合作社印聚 五、發明説明 ( 5 ) 1 i • 各 週 期 產 生 資 料 所 Η » 提 供 一 連 續 的 資 料 輪 出 〇 相 1 1 類 似 在 DRAM 裝 置 中 之 PHM 作 業 i 一 較 長 之 時 間 間 隔 t ▲ AA 1 將 為 可 行 的 » 其 將 允 許 管 線 作 桊 便 在 第 — 記 憶 體 存 取 y—\ 請 1 先 傳 過 該 記 憶 體 裝 置 之 後 取 得 連 鑛 的 ( 叢 發 的 ) 資 料 出0 閏 讀 然 而 » 為 取 得 上 述 有 關 结 合 在 二 或 多 個 CAS 週 期 之 後 背 1 I 之 1 之 資 料 (DQ) 之 潛 性 ( 下 文 中 稱 為 CAS 潛 性 ) 之 使 記 憶 體 注 意 1 I 存 取 週 期 最 佳 化 之 優 點 » 將 須 含 有 額 外 之 管 線 级 之 電 路 事 項 再 1 1 » 閂 鎖 器 及 其 他 之 DRAM 及 SDRAM 之 特 定 控 制 埵 輯 器 於 該 $ ! 寫 本 裝 記 憶 體 裝 置 本 身 > 及 / 或 相 閫 之 控 制 電 路 9 例 如 9 相 對 頁 s_- 1 I 於 SDRAM 裝 置 9 理 想 上 , 各 管 線 级 將 必 須 是 相 同 之 持 績 1 1 時 間 的 t 且 進 一 步 地 , 個 別 之 暫 存 器 將 必 須 配 置 於 該 過 1 1 程 之 各 級 之 間 Μ 便 儲 存 各 级 相 關 之 结 果 0 將 理 解 的 是 9 - 1 訂 此 添 加 至 DRAM 或 SDRAM 裝 置 之 額 外 電 路 將 具 有 增 加 晶 片 - 1 大 小 之 相 反 效 果 且 因 此 增 加 動 態 記 憶 體 裝 置 之 成 本 〇 1 1 所 以 » 在 習 知 技 術 中 存 在 一 種 對 於 用 Η 增 加 記 憶 體 裝 1 I 置 之 賁 料 頻 寬 的 方 法 及 裝 置 之 需 求 » 特 別 地 9 能 利 用 到 1 CAS 潛 性 之 優 點 且 其 可 Μ Μ 少 許 的 或 無 需 額 外 之 電 路 來 旅 1 執 行 之 〇 1 I 發 明 槪 沭 1 1 本 發 明 之 巨 的 在 於 提 供 有 效 之 PNM 作 業 之 執 行 於 EDO 1 I DRAM S 百 ,w. 刖 之 技 術 中 » 同 時 » 所 揭 示 之 方 法 可 達 成 應 用 | 在 SDRAMs 之 有 效 實 施 中 〇 1 本 發 明 之 另 一 百 的 在 於 提 供 用 藉 使 用 一 位 址 轉 變 之 1 | 檢 測 m 波 來 形 成 一 管 線 级 Μ m 加 記 憶 體 裝 置 之 資 料 頻 寬 1 -7 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局貝工消费合作社印繁 五、發明説明( 6 ) 1 1 之 方 法 及 裝 置 〇 1 1 本 發 明 之 再 一 百 的 在 於 提 供 用 Μ 藉 使 用 現 有 之 理 輯 電 1 i 路 及 信 號 ( 例 如 9 已 使 用 之 閂 鎖 器 ) 來 形 成 —^ 管 線 级 請 先 增 加 記 億 體 裝 置 之 資 料 頻 寬 之 方 法 及 裝 置 〇 閲 讀 T 本 發 明 之 又 的 在 於 提 供 用 Μ 藉 暫 時 地 交 疊 諸 管 線 背 面 1 | 之 1 级 來 提 供 一 波 形 管 之 作 業 以 增 加 記 憶 體 裝 置 之 資 料 頻 寬 注 意 1 事 1 之 方 法 及 裝 置 〇 項 再 ! 本 發 明 之 仍 __. 0 的 在 於 提 供 用 Μ 藉 由 提 供 用 於 列 位 址 填 寫 本 裝 之 最 低 有 效 位 元 之 分 段 列 解 碼 法 itk 增 加 記 億 體 裝 置 之 資 頁 1 I 料 頻 寬 及降低其功率消耗 〇 1 1 根 據 本 發 明 之 一 形 式 » 提 供 — 種 實 質 地 增 加 記 憶 體 裝 1 1 置 之 資 料 頻 寬 之 方 法 > 其 中 該 記 憶 體 裝 置 具 有 至 少 — 儲 訂 存 單 元 9 — 列 解 碼 器 及 內 部 謓 取 / 寫 入 之 資 料 匯 流 排 時 9 其 中 該 列 解 碼 器 所 接 收 之 一 列 位 址 t 使 得 齡 存 在 相 1 1 對 應 於 該 解 碣 之 列 位 址 之 至 少 一 醏 存 單 元 中 之 資 料 放 置 1 於 内 部 謓 取 / 寫 入 之 資 料 匯 流 排 之 上 f 響 m 於 一 由 該 1 1 動 態 記 憶 體 裝 置 所 產 生 之 一 位址轉變檢满 (ATD) 脈 波 之 .'永 I 接 收 , 該方法包含暫時地抑制該ATD 脈 波 之 產 生 9 使 得 1 | 堪 取 白 該 至 少 一 儲 存 單 元 之 資 料 不 會 置 放 在 該 內 部 m 取 1 1 / 寫 入 之 資 料 匯 流 排 之 上 t 直到在該ATD m 波 之 一 延 遲 1 | 產 生 之 後 為 止 之 步 驟 〇 於 此 方 式 中 9 一 第 一 管 線 級 係 有 I 利 地 形 成 » 其 主 要 地 含 有 列 位 址 之 提 供 其 解 碼 法 0 較 1 I 佳 地 • 該 延 遲 之 ATD 脈 波 係 產 生 響 應 於 一 列 位 址 選 通 1 I (CAS) 信 號 之 下 降 緣 〇 1 1 I -8 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央榡準局員工消費合作社印製 五、發明説明 (7 ) 1 1 而 且 較 佳 地 • 該 動 態 記 憶 體 裝 置 尚 含 有 输 出 資 料 餘 1 1 存 裝 置 9 藉 此 9 输 出 資 料 係 儲 存 於 該 输 出 資 料 齡 存 裝 置 1 中 * Μ 響 應 一 轉 移 脈 波 » 且 其 中 本 發 明 之 方 法 尚 含 有 Ρ乂 請 先 V 實 質 地 非 常 接 近 於 該 延 m 之 ATD m 波 產 生 之 時 間 產 生 該 閱 讀 1 轉 移 脈 波 Μ 便 儲 存 已 存 在 於 該 内 部 m 取 / 寫 入 之 資 料 匯 背 1 | 之 1 流 排 上 之 來 白 先 前 所 提 供 之 列 位 址 之 資 料 於 該 輸 出 資 料 注 意 1 I 儲 存 裝 置 中 〇 於 此 方 式 中 t 一 第 二 管 線 鈒 有 利 地 形 成 » 事 項 再 1 1 其 含 有 產 生 該 轉 移 脈 波 及 儲 存 該 内 部 讀 取 / 寫 入 之 資 料 填 寫 本 i ‘ 裝 匯 潦 排 上 之 資 料 於 該 输 出 資 料 儲 存 裝 置 中 〇 於 _ 實 施 例 頁 1 I 中 » 該 轉 移 脈 波 係 產 生 來 響 應 CAS 信 號 之 下 一 個 下 降 緣 1 1 ( 亦 即 » CAS 之 下 一 届 下 降 緣 緊 嫌 著 產 生 該 延 遲 之 ATD 1 1 脈 波 之 CAS 之 下 降 緣 ) 且 更 進 一 步 地 t 該 输 出 資 料 儲 訂 存 裝 置 係 一 晶 片 外 之 驅 動 器 (0CD ) 之 閂 鎖 器 〇 同 時 Λ 較 佳 地 » 各 轉 移 脈 波 係 相 對 於 各 延 遲 之 ATD 脈 波 之 產 生 而 1 1 延 遲 Μ 便 實 施 上 述 之 第 — 與 第 二 管 線 鈒 之 交 叠 一 時 間 缠 1 I 期 〇 此 種 管 線 鈒 之 交 叠 法 稱 為 波 形 管 之 行 為 〇 1 1 於 另 一 實 施 例 中 • 該 動 態 記 憧 體 裝 置 係 一 DRAM 裝 置 » X 1 其 初 始 地 建 構 為 操 作 於 一 擴 增 之 資 料 輪 出 (EDO) 模 式 中 1 I 〇 因 此 9 上 述 之 方 式 9 藉 由 暫 時 地 抑 制 該 ATD 脈 波 之 1 1 產 生 及 藉 由 產 生 該 轉 移 脈 波 » 使 得 該 第 一 管 線 鈒 係 界 定 1 I 為 在 該 延 遅 之 ATD 脈 波 之 產 生 之 前 解 碼 第 一 列 位 址 以 1« | 及 使 得 該 第 二 管 線 级 係 界 定 為 產 生 該 轉 脈 波 及 儲 存 相 1 | * 對 應 於 該 第 一 列 位 址 之 第 一 管 線 資 料 1 將 理 解 的 是 9 管 1 | 線 型 尼 模 式 之 作 桊 係 實 質 地 在 EDO DRAM 裝 置 中 實 現 〇 1 I -9 1 1 1 1 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 8 ) 1 1 同 時 9 本 發 明 提 供 產 生 — 單 一 之 I/O 致 能 信 號 於 動 態 1 1 記 憶 照 裝 置 中 K 共 用 地 致 能 / 使 失 能 該 曰 抑 片 外 之 驅 動 器 1 (0DC s)而不論該記憶體裝置係操作於EDO 或PNM 模 式 中 請 ! 先 , > 〇 更 進 —* 步 地 t 本 發 明 提 供 _. 種 列 解 碼 技 術 9 其 中 該 列 閲 解 碼 器 含 有 段 m 取 線 之 列 預 解 碼 器 • 位 於 很 接 近 下 解 背 面 之 碼 級 之 處 f 使 得 該 列 位 址 之 兩 連 續 之 位 址 位 元 提 供 於 該 注 意 事 等 預 解 碼 器 〇 較 佳 地 由 於在PNM 作 業 中 $ -- 列 位 址 之 項 再 第 一 個 之 二 最 低 有 效 位 元 之 頻 繁 變 換 f 使 得 該 列 位 址 之 填 % 本 裝 第 . 涸 之 最 低 有 效 係 提 供 至 該 段 m 取 線 之 列 解 碼 器 用 以 頁 1 I 分 段 預 解 碼 0 於 it 方 式 t 由 於 該 段 選 取 線 之 列 預 解 碼 器 1 1 1 係 很 接 近 於 其 相 對 應 之 下 —· 解 碼 级 參 較 短 的 列 預 解 碼 之 1 1 位 址 線 配 置 於 其 間 而 造 成 較 低 電 容 於 該 等 線 之 上 * 因 而 訂 > 取 得 該 動 態 記 億 體 裝 置 在 功 率 消 耗 上 之 降 低 〇 所 » 本 發 明 揭 示 了 用 藉 形 成 分 離 之 管 線 級 於 現 有 1 1 之 摞 準 動 態 記 憶 體 裝 置 中 » Η 採 用 現 有 之 控 制 信 號 , 時 1 1 序 行 為 及 控 制 電 路 來 增 加 動 態 記 憶 體 裝 置 之 資 料 頻 寬 〇 1 1 Λ 1 於 此 方 式 • 將 理 解 的 是 $ 僅 需 要 很 少 或 並 不 需 要 額 外 電 路 來 執 行 本 發 明 之 揭 示 f 因 而 9 本 發 明 提 供 了 增 大 之 1 I CAS 頻 率 其 有 利 地 在 相 闞 於 動 態 記 憶 體 裝 置 中 產 生 一 實 1 1 質 坩 加 之 資 料 頻 寬 〇 1 1 本 發 明 之 該 等 與 其 他 @ 的 9 特 性 及 優 點 將 從 下 文 描 | 繪 之 實 施 例 的 詳 细 說 明 结 合 附 圖 而 呈更时顯 〇 1 HL 式 簡 單 說 明 1 第 1 圖 係 一 時 序 圓 9 描 繪 高 速 頁 模 式 (EDO 棋式)之作 1 1 | -10- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央樣準局員工消費合作社印聚 A7 B7 五、發明説明(9 ) 業; 第2圖係一時序圖,描繪管線型尼横式之作業; 第3圖係一時序圖,描繪CAS之下降緣處所產生之 ATD脈波; 第4圖係一時序麵,描繪CAS之下降緣處所產生之轉 移觝波; 第5園係一時序國,描繪根據本發明所產生之ATD脈 波及轉移脈波所造成之時序行為; 第6 A圈係習知列解碼器之簡化方塊圖; 第6B圖係根據本發明之提供分段解碼之一分段選取線 之列解碼器之方塊圖;K及 第6C圖係根據本發明之一代表性之分段選取線之列解 碼器之部分示意圖。 链明夕詳拥說职 本發明有鼷具有一促成平行記億艚存取逓期之管線來 增加資料頻寬之記憶體裝置。如上述,諸如在CAS潛性 期間實行於習知之PNM DRAMs之管線,需要額外之閂鎖 器及實際控制電路。然而,根據本發明,操縱現有之控 制信號,該管線係實胞K極少之硬髖或並沒有額外之硬 體,此有效地導致晶片面積之補救,因而降低了製造成 本。雖然本發明係就EDP及PN M DRAMs予W說明,但本 發明具有較為廣泛之應用,例如,本發#可利用一管線 應用於其他記憶體之建構而增進及達成高的資料頻寬。 為較佳地理解本發明,將提供使用於習知DRAMs中之 -11- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) '.裝 -55 A7 B7 經濟部中央標準局員工消費合作社印袈 五、發明説明 (10 ) 1 1 位 址 轉 移 檢 測 (ATD) 脈 波 之 說 明 * 大 致 地 » 該 ATD 脈 波 1 1 1 係 在 諸 如 讀 取 或 寫 入 之 記 憶 體 存 取 期 間 產 生 來 響 應 之 1 DR AM裝 置 中 之 —«* 列 位 址 之 改 變 » 而 提 供 習 知 EDO DRAM 之 '—、 請 ·!♦ 先 1 描 搶 性 之 記 憶 體 讀 取 埋 期 來 說 明 ATD 脈 波 之 產 生 〇 閲 ^|« 1 在 初 始 化 —· 謓 取 之 存 取 週 期 之 後 9 行 位 址 放 置 於 位 址 之 1 匯 流 排 之 上 9 例 如 9 當 R AS 白 一 高 缠 輯 準 位 轉 變 至 — 低 意 本 1 I 襄 輯 準 位 時 > 則 解 碼 該 行 位 址 且 啟 動 相 SI 於 該 特 定 行 位 項 再 1 填 ,1 址 ( 即 • 頁 ) 之 諸 實 際 記 憶 體 單 元 該 行 之 啟 動 係 由 致 寫 本 装 能 相 對 應 於 所 m 取 之 頁 的 初 始 感 知 放 大 器 而 達 成 f 同 時 頁 1 | 致 能 該 等 初 级 感 知 放 大 器 會 再 新 諸 記 憶 體 單 元 所 選 取 1 I 之 行 〇 1 1 列 位 址 係 置 於 位 址 線 上 在 該 行 位 址 之 後 « 接 著 解 碼 該 訂 列 位 址 9 在 所 取 之 頁 内 與 該 所 解 碼 之 列 位 址 相 闞 之 記 億 1 | η 單 元 選 取 e 初 始 感 知 放 大 器 且 再 由 次 级 感 知 放 大 器 予 1 1 Κ 放 大 〇 1 I 位 址 之 轉 變 係 指 當 一 位 址 在 位 址 線 上 改 變 時 9 任 何 在 1 λ 1 一 RAS 轉 變 白 高 至 低 準 位 之 後 所 發 生 之 位 址 轉 變 係 一 列 位 址 轉 變 〇 無 論 何 時 檢 出 一 列 位 址 之 轉 變 時 9 則 產 生 一 1 I 位 址 轉 變 之 檢 測 (ATD) m 波 該 ATD 脈 波 啟 動 次 級 感 知 1 放 大 器 其 係 用 來 進 一 步 地 放 大 由 初 级 感 知 放 大 器 所 感 知 1 1 之 信 號 於 内 都 謓 取 / 寫 入 之 資 料 匯 滾 排 上 » 晶 片 外 之 驅 |. I 動 器 (0CD) 係 用 來 驅 動 白 該 内 部 讀 取 / 窝 入 之 資 料 匯 流 排 之 資 料 於 EQ線 上 0 1 1 自 第 1 圔 可 見 到 列 位 址 轉 變 係 發 生 在 C AS 白 高 轉 變 至 1 1 -12- 1 1 1 1 本紙張尺度適用中國國家梂準(CNS) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作杜印聚 A7 B7 五、發明説明(11 )
低準位。就此而言,該ATD脈波在CAS轉變自高至低準 位之前啟動次级感知放大器,因此,列位址之轉變存取 該列資料且轉移其該内部讀取/寫入之資料匯流排,自 高至低準位之C AS轉變驅動所選取之列資料之該外部DQ 線之上。 根據本發明,一管線型之列存取路徑造成較短之CAS «期時間而增加頻寬。本發明利用現有之信號而有效地 產生一管媒。 於一實施例中,管線级係藉操作ATD脈波而建立,第 3圖顯示該ATD脈波閫聯於其他信虢之時序圖。如所示 ,ATD脈波320係響應於一自非活化至活化準位之CAS 之轉變310而產生。如圖繪地,該CAS之轉變係自一高 至一低*輯準位(下降緣))。 直到在檢出該CAS之下降緣於習知DRAMs (描述以虚 線380 )上延遲ATD信號之產生為時間td之後為止才產 生ATD脈波,該延遲td有利地形成一管線级。該管線级 係從列位址轉變至CAS之下降緣,其造成ATD脈波產生 。如稍早所述,該ATD脈波藉由存取相對應於所解瑪之 列位址之一區段之頁及藉由啟動該等驅動資料於内部讃 取/寫入之資料匯流排之次级感知放大器而初始一列存 取。同時,ATDK波產生之延遲會延遲次级感知放大器 之啟動,结果,該管線级解碼一列位址3 έ〇而不會提供 相闢瞄之資料於該内部讚取/寫入之資料匯流排。 於一實施例中,抑制ATD脈波之產生直到CAS之下降 -13- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ;--^-------装-- ":. (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明(12 ) 緣為止,可藉使用簡單之閛控邏輯器來執行,例如,用 以檢出一列位址轉變及產生相對應於該處之ATD脈波之 習知電路可取代性地利用來檢出C AS之下降緣310 ,藉 由修飾現有之電路Μ檢出及響應取代列位址轉變之CAS 之下降緣,只需少許或並不需要額外之電路。 與所解碼之列位址350相结合之資料360並未置於内 部鱭取/寫入之資料匯流排,直到產生ATD脈波320後 為止,亦即其係在CAS之下降緣之後。從第3圖可知, 資料係在ATD過後某時間存在該内部讀取/寫入之資料 匯流排之上。根據ΡΝΜ ,此資料係在CAS之下降緣312 之後驅動於DQ線之上,然而,同時,該CAS解碼器312 造成另一 ATD脈波351產生,該ATD脈波351初始了預 充電所有内部匯流排之下一個列存取。 該等匯滾排之預充電會破壊其上之所有資料,含有在 該内部讀取/寫入之資枓匯流排上栢對應於前一列存取 之資料360 。為避免該資料在寫入外部之DQ匯流排之前 經濟部中央標隼局員工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁) 被破壤,該資料必須予Μ儲存。於習知之EDO DRAMs中 ,該晶片外之驅動器(0CD)包含一閂鎖器或暫存器用K 維持來自該内部纊取/寫入之資料匯流排之資料直到下 一個CAS之下降緣為止,一轉移信號(TRF)控制資料轉 移至該0CD閂鎖器之内且在預充電該內部資料匯流排之 後控制連鑛之DQ信虢之驅動。 ' 根據本發明,提供有一管線级Μ維持來自内部鱭取/ 寫入之資料匯流排之資料供晶片外之連鑛驅動用。於一 -14- 本紙張尺度適用中國國家橾準(CNS ) Α4说格(2丨0X 297公釐) A7 B7 經濟部中央標準局貝工消費合作社印褽 五、發明説明 (15 ) 1 1 實 施 例 中 該 管 線 级 係 藉 操縱 TRF 信 號 而 建 構 此 管 線 1 1 级 使 相 翮 聪 於 刖 — 記 憶 暖 位址 之 資 料 能 儲 存 於 一 閂 鎖 器 1 • J 之 中 直 到 它 即 將 置 於 外 部 DQ匯 流 排 上 為 止 〇 請 1 先 第 4 圈 顧 示 —· TRF 闢 聪 於其 他 信 號 之 時 序 面 國 〇 如 圓 示 閱 i姜 • ** 地 9 該 實 施 例 含 有 一 ATD 信號 > 係 由 CAS 之 下 降 緣 所 觸 背 1¾ 1 | 之 1 發 » 如 第 3 圖 之 所 述 0 如 圖所 示 » 該 等 TRF 振 波 係 由 意 1 1 CAS 之 下 降 緣 所 觭 發 〇 事 項 1 I 再 1 1 一第— -ATD 脈 波 450 係 產 生響 應 於 —* 第 CAS 下 降 緣 填 寫 本 裝 440 9 使 相 藺 聪 於 該 第 __· 列位 址 43 1 之 資 料 460 被 置 於 頁 1 I 內 部 請 取 / 寫 入 之 資 料 匯 流排 9 資 料 460 出 現 在 該 内 都 1 1 讀 取 / 寫 入 之 資 料 m 滾 排 約於 一 第 二 C AS 下 降 緣 441 發 1 I 生 之 時 〇 C AS 之 第 二 下 降 緣分 別 地 觭 發 ATD 及 TRF 鼯 波 訂 451 及 471 9 該 ATD 脈 波 451 初 始 化 下 —. 列 位 址 之 列 存 取 〇 約 於 相 同 之 時 間 9 該 TRF 脈 波 使 資 料 460 轉 移 至 1 I 0CD 閂 鎖 器 • 防 止 其 毀 損 於當 該 内 部 讀 取 / 寫 入 之 資 料 i 1 匯 流 排 因 為 ATD 脈 波 而 預 充電 時 之 後 9 資 料 460 被 驅 1 1 動 於 DQ線 之 上 〇 •.泉 | 如 所 述 f 該 管 線 级 係 在 TRF 脈 波 471 與 前 — ATD m 波 1 I 451 之 間 9 儲 存 來 白 刖 一 列位 址 之 資 料 460 於 0CD 閂 鎖 1 1 器 之 中 9 防 止 資 料 460 在 驅動 於 DQ線 上 之 前 及 之 後 遭 受 1 1 rrfz 败 m 〇 此 種 作 業 其 根 據 ΡΗΜ在 CAS 之 第 二 下 降 揉 之 後 提 1 1 I 供 了 〇 1 根 據 本 發 明 f 在 CAS 之 緣上 觸 發 該 TRF 脈 波 可 藉 採 用 1 I 簡 單 之 閘 控 理 m 器 予 Μ 實 現, 例 如 » 習 知 之 使 用 來 m 發 1 1 -15- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨OX 297公惫) B7 五、發明説明(14 ) 該TRF脈波之電路可予以修飾Μ»發其在CAS之下降緣 之上,藉修飾現有之EDO電路W觸發該TRF脈波於CAS 之下降緣處,只需少許或不需額外之電路。 如先前所述,PHM指定資料之相鄰區塊係Μ —叢發予 Μ存取,習知之PNM DRAMs採用一計數器或諸計數器來 增量由C AS所選通之列位址K便選取實際相鄰之記憶體 位置,亦即,叢發多重相鄰之資料字元而不會在資料叢 發之期間提供進一步之外部列位址於DRAM。為了有效地 提供PNM之叢發功能,利用一計數器來增量第一列位址 之位址使得顒序之列位址由該DRAM處理,Μ完成該叢發。 經濟部中央標準局貝工消費合作社印繁 (請先閲讀背面之注意事項再填寫本頁) 於另一實施例中,根據第3及4圖之諸管線级係结合 Μ有效地反復ΡΝΜ之功能,第5圓顯示在記憶體存取期 間與其他信號相關之ATD及TRF信號之時序圖。如圓示 ,ATD及TRF脈波係由CAS之下降緣來觸發Μ產生該等 管線級,該記憶體存取係Μ — RAS下降緣510開始,使 一行位址531解碼,所解碼之行位址啟動一行相闞瞄之 記憶體單元,接著,一第一级之管線解碼一列位址535 。由第一 CAS下降緣521所觸發之ATD脈波541開始管 線之第二級,於該第二管線鈒之中,與列位址53 5相闞 聯之資料5 60係讀取及驅動於内部謓取/寫入之資料匯 流排之上,如圖示,該資料出現在該内部讀取/寫入之 資料匯流排約於下一 CAS下降緣522之發生時,CAS下 降緣522產生TRF脈波552 ,初始化該管線之第二级, 該管線之第二级資料儲存56 0於例如一 0CD閂鎖器之中。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 B7 經濟部中央標準局員工消費合作社印黎 五、發明説明 ( 15 ) 1 1 例 如 > 增 量 一 計 數 器 Μ 提 供 列 位 址 供 該 第 二 列 存 取 之 1 1 用 » 使 第 一 管 線 级 再 開 始 9 此 外 9 該 CAS 下 降 緣 522 觸 1 發 ATD 脈 波 542 9 初 始 化 該 叢 發 之 第 二 列 存 取 〇 該 等 資 請 .1* 先 料 匯 滾 排 會 在 第 二 列 存 取 之 结 果 時 被 預 充 電 而 破 壊 其 上 閱 小 之 所 有 資 料 然 而 9 TRF 脈 波 552 會 在 第 二 列 存 取 之 结 背 1 1 之 1 果 時 於 被 Trt 股 壊 之 前 儲 存 該 資 料 560 , 然 而 , 儲 存 在 0CD 1 事 1 閂 鎖 器 中 之 資 料 驅 動 於 外 部 D£ 睹 流 排 之 上 所 Μ 在 DQ匯 項 I 再 流 排 上 之 資 料 580 相 對 應 於 列 位 址 535 〇 資 料 580 有 時 填 寫 本 4 * 裝 候 會 在 第 二 CAS 下 降 緣 之 後 但在 第 三 CAS 下 降 緣 之 前 確 頁 1 I 認 9 其 係 與 PKH — 致 〇 其 後 之 計 數 器 增 量 且 ATD 及 TRF 1 1 脈 波 再 開 始 第 一 Λ 第 二 Λ 及 第 三 管 線 级 直 到 該 ΡΝΜ 之 叢 1 1 發 完 成 為 止 〇 訂 大 致 地 , 存 在 有 延 遲 ( 例 如 > 約 1 至 2 奈 秒 ) 於 當 ATD m 波 產 生 來 造 成 一 列 存 取 時 與 當 内 部 謓 取 / 寫 人 之 1 1 資 料 匯 流 排 上 之 前 一 資 料 係 實 際 地 摧 毀 時 之 間 t 此 係 因 1 I 需 要 若 干 時 間 來 預 充 電 該 資 料 匯 流 排 至 一 足 夠 之 準 位 Μ 1 1 覆 寫 (0 v e Γ W Γ 1 t e ) 該 資 料 於 其 上 • 此 延 遲 稱 為 tW ( 資 1 I 料 毀 損 ) 〇 此 延 遲 可 有 利 地 用 來 啟 動 第 二 管 線 级 供 下 一 1 | 資 料 之 存 取 用 9 而 刖 一 存 取 仍 活 化 〇 此 事 實 可 用 來 使 1 1 D R A Μ 能 以 較 短 之 CAS 週 期 時 間 來 作 業 « 而 造 成 較 快 之 操 1 | 作 速 率 及 增 大 之 資 枓 頻 寬 〇 1 . | 於 本 發 明 之 另 一 實 胞 例 中 9 該 延 m t I)D' 係 有 利 地 使 用 1 增 進 CAS 遇 期 時 間 $ 特 別 地 該 TRF m 波 係 產 生 響 應 一 1 I 自 高 至 低 準 位 於 CAS 轉 變 加 上 — 延 遲 t p » 如第5 圓中 1 1 -17- 1 1 1 1 本纸張尺度適用t國國家橾準(CNS ) A4規格(210X297公釐) 經濟部中央標率局貝工消費合作社印衆 A7 B7 五、發明説明(I6 ) 所示,此造成相對於ATD脈波延3gtP之TRF脈波之產 生,該延遲tP係小於tDD ,於又一實施例中,該延遲 tP係小於等於約95S!之t dd ,較佳地,該延遲tP係小 於等於約9〇χ之tDD ,較佳地,tP係在約20-90S:之 tDD之間,最佳地,tP係在約50-85¾之tpD之間,極 佳的,tP係在約70-80¾之tDD之間。延遲TRF之產生 造成第二管線级1^之重叠作業。如第5圖中所示,ATD 脈波542在TRF脈波552產生之前釋放第二列存取K终 止第一列存取,就此而言,第一列與第二列存取係同時 地活化,至少直到TRF脈波552被觸發為止。一具有兩 個相同管線级重叠之管線(亦即,活化於相同時間)稱 為波管線,此方法有利地允許CAS遇期時間進一步地減 少(亦即,增加C AS頻率)而不會有額外控制電路相闞 聯之額外時序及複雜性之不利。 於PNM或叢發之EDO模式之作業Μ及在其他諸如 SDRAMs, SLDRAMs,或RAM BUS裝置之高性能記憶體之中 ,列位址之二最低有效位元ADD<0>及ADD(l)會頻K地變 換,此係由於在一初始之列位址被收到後,其後之諸列 位址係經由一計數器或諸計數器來增量地增加該列位址 而產生。於此方式中,選取連績之實際記億體位置,且 因而,存取毗鄰儲存之資料K產生所要之資料叢發。然 而,若相W聯於諸變換位元之信號線上之'電容係實際地 高時,則會造成相當大的功率消耗。 參閲第6圈,顯示一習知之列解碼器10,該列解薅器 一 1 8 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) --^---------^------ΐτ-------..A (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明 ( 17 ) 1 1 10係 作 業 性 地 耦 合 於 一 全 盤 位 址 匯 流 排 40 〇 圔 示 地 該 1 1 列 位 址 解 碼 器 10係 一 四 位 元 解 碼 器 t 且 因 此 列 解 碼 器 1 20 30等 係 用 來 完 全 地 解 碼 一 整 體 之 列 位 址 » 然 而 * 大 請 先 玫 地 » 列 位 址 之 最 低 4 位 元 係 提 供 至 該 列 解 碼 器 10之 閱 ik 內 之 預 解 碼 器 14 ί ° 預 解 碼 器 14分 離 該 等 最 低 之 4 位 元 為 背 ιέ 1 I 之 1 8 條 信 號 線 ( 4 信 號 供 各 2 位 元 之 群 用 ) » 二 最 低 有 效 意 1 I 位 元 ( ADD<0> ADD< 1 > ) 係 分 離 為 預 解 碼 之 位 址 線 16 至 事 項 1 I 再 \ 22 該 等 提 供 至 下 —. 解 碼 级 之 解 碼 器 24供 進 步 解 碼 用 填 % 本 之 位 址 線 實 質 地延 m 該 列 解 碼 器 區 之 長 度 9 在 習 知 解 碼 頁 1 I 器 内 之 預 解 碼 之 位 址 線 係 相 當 長 且 因 此 具 有 高 的 電 容 t 1 1 高 電 容 線 之 頻 m 變 換 當 然 會 消 耗 功 率 〇 1 1 第 6 圖 顯 示 根 據 本 發 明 之 具 有 分 段 預 解 碼 器 之 一 解 碼 訂 器 5 〇 如 圖 示 » 解 碼 器 50之 區 段 堪 取 線 之 預 解 碼 器 52 -58 係 作 業 性 地 連 接 於 該 全 盤 位 址 匯 流 排 40 9 各 分 段 選 取 線 1 1 之 預 解 碼 器 52 - 5 8 係 配 置 Μ 該 列 位 址 之 二 最 低 有 效 位 元 1 I 9 應 理 解 的 是 任 何 數 之 相 闞 聯 於 該 列 位 址 之 位 元 可 Μ 1 1 此 方 式 分 段 以 便 降 低 功 率 消 耗 然 而 9 至 少本 發 明 .A I 提 供 二 最 低 有 效 位 元 Μ 此 方 式 預 解 碼 〇 此 係 所 欲 的 t 因 1 1 為 在 PHM 中 此 第 一 之 二 最 低 有 效 位 元 將 較 頻 繁 地 變 換 1 1 » 應 理 解 的 是 如 第 6 圖 中 所 示 » 如 比 較 於 習 知 解 碼 器 10 1 I 時 » 則 本 發 明 之 列 解 碼 器 10中 之 主 要 差 異 係 » 相 對 應 於 I - I 最 低 有 效 之 位 址 位 元 ADD<0>及 ADD<1> 之 預、 解 碼 之 列 位 元 1 線 62 -68 並 未 實 質 地 擴 增 該 解 碼 器 50之 長 度 0 反 而 9 該 1 I 等 分 段 選 取 線 之 預 解 碼 器 必 須 只 在 其 區 段 内 驅 動 預 解 碼 1 1 I -19- 1 1 1 1 本紙張尺度適用中國國家標準(CNS ) A4说格(210X297公釐) 經濟部中央標準局貝工消費合作社印製 A7 _B7______ 五、發明説明(18 ) 之位址資訊,因此,預解碼之位元線係實質地短,而短 的線會降低電容性負荷,其將減少功率消耗。 第7C圖係較詳细地顯示該等分段解碼器之預解碼器, 如圖示地,預解碼器52-58係内部地建構來下述方式 預解碼二最低有效列位址位元ADD<0>及ADD<1>,預解碼 器52偽響應於ADD<0>-0, ADD〈l>-0之位址事件,於此情 形中,根據第6C圖中所示之理輯地建構之預解碼器52, 預解碼之列位址線62呈活化(高理輯準位)且因此啟動 下一(例如,最後)解碼级之解碼器24之四解碼器(亦 即,區段 > 。預解碼器54係響應於位址事件ADD<0> = 1, ADD<1> = 0,其作用為啟動相關聯於預解碼之列位址線64 之區段。預解碼器56及56係分別地響應於位址事件 ADD<0> = 0, ADD<1> = 1 及 ADD<0> = 1, ADD<1> = 1,其分別地 啟動分別地相闞聯於列位址線66及68之預解碼之列位址 ,接著,於下一解碼鈒中之特定區段之解碼器24之四解 碼器之一係由未分段之預解碼器60所選取,該預解碼器 60並不會在ADD<0>及ADD<〗> 内之叢發之期間變換,所K 如上述,預解碼器52-58只需在其本身之區段内驅動預 解碼之位址資訊,因此,縮短了預解碼之位址線,降低 了電容,且對應地,降低了該記憶體晶片之功率消耗。 雖所描繪之本發明實施例已參照附圖而解說於本文中 ,但應理解的是,本發明並未受限於該等'精確之實施例 ,而是種種其他改變及修飾可由精於本技藝者予K完成 而不會背離本發明之範疇。 本紙張尺度適用中國國家標準(CNS ) A4規格(2]0X 297公釐) --;-------裝------ΪΤ------J -*- - (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(19 ) 參考符號說明 10 列解碼器 14 預解碼器 16 預解碼之位址線 18 預解碼之位址線 20 列解碼器 22 預解碼之位址線 24 解碼器 30 列解碼器 40 全盤位址匯流排 50 解碼器 52 區段堪取線解碼器(預解碼器) 54 區段選取線解碼器(預解碼器) 56 區段理[取線解碼器(預解碼器) 58 區段選取線解碼器(預解碼器) 62 預解碼之列位址線 64 預解碼之列位址線 66 預解碼之列位址線 68 預解碼之列位址線 經濟部中央標準局員工消费合作社印聚 --J-------装! (請先閱讀背面之注意事項再填寫本頁) 310 CAS下降緣 312 CAS下降緣 320 ATD脈波 350 列位址 351 ATD脈波 -21- 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) 五、發明説明(2〇 ) A7 B7 經濟部中央標準局貝工消費合作社印¾ 360 資料 380 ATD m 波 431 第一 列 位 址 440 第一 CAS 下 降 緣 441 CAS 下 降 緣 450 第一 ATD 赈 波 451 ATD 脈 波 460 資料 470 TRF 脈 波 471 TRF 脈 波 480 資料 510 R AS 下 降 緣 521 第一 CAS 下 降 緣 522 CAS 下 降 緣 523 CAS 下 降 緣 524 CAS 下 降 緣 531 行位 址 535 列位 址 541 ATD 脈 波 543 ATD 脈 波 551 TRF m 波 552 TRF 脈 波 553 TRF 脈 波 560 資料 ^^1 - 1^1 n nn 1. ^^^1 1^1 Jn ^1J (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 五、發明説明(21 ) 565 賁 料 570 資 料 580 資 料 585 資 料 ^ .裝 ^訂I n — (請先閱讀背面之注意事項再填寫本K ) 經濟部中央標準局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Claims (1)
- 姨13、:’— 乂, „ „ Jl^i~. 1------ Ji J 0 經濟部中央標隼局貝工消费合作社印裝 六、申請專利粑圍 第87 104294號「用以增加動態記億體裝置之資料頻寬之方 法及装置」專利案 (88年10月修正) 1. 一種實質增加動態記憶體裝置之資料頻寬之方法,該 動態記憶體裝置具有至少一儲存單元,一列解碼器及 一内部譲取/寫入之資料匯滾排,當接收到一列位址 時,該列解碼器解碼該列位址使得儲存在相對應於該 解碼之列位址之該至少一儲存單元中之資料係放置於 iU該内部讀取/寫入之資料匯流排之上Μ堪應一由該動態 記憶體裝置所產生之位址轉變檢測(ATD)脈波的接收 ,該方法包含之步软為: 暫時地抑制該ATD脈波之產生,使得選取自該至少 一儲存單元之資料並不會放置在該内部謓取/寫入之 資料匯滾排之上,直到一延遅之該ATD鼯波產生之後 為止,使得一第一管線級藉此而實質地被界定。 2. 如申請專利範圍第1項之方法,尚含有產生該延遲之 ATD昵波Μ響應一列位址選通(C AS)信號之步驟。 3. 如申請專利範圍第1項之方法,其中該動態記億體裝 置尚具有輸出資料儲存裝置而其中輸出資料係儲存於 該输出資料儲存裝置之中應一轉移脈波,其中該 方法尚含有:Μ實質很接近於該延遲ATD脈波產生之 時間來產生該轉移昵波,Κ便儲存存在於該內部讀取 /寫入之資料匯流排上之資料於該輸出資料儲存裝置 中,使得一第二管線鈒因此而賁質地被界定。 4. 如申請專利範圍第3項之方法,尚含有產生該轉移脈 波Κ響應一列位址選通(CAS)信號之步驟。 5. 如申請專利範圍第3項之方法,其中各轉移脈波之產 -24- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0 X 2M公釐) 姨13、:’— 乂, „ „ Jl^i~. 1------ Ji J 0 經濟部中央標隼局貝工消费合作社印裝 六、申請專利粑圍 第87 104294號「用以增加動態記億體裝置之資料頻寬之方 法及装置」專利案 (88年10月修正) 1. 一種實質增加動態記憶體裝置之資料頻寬之方法,該 動態記憶體裝置具有至少一儲存單元,一列解碼器及 一内部譲取/寫入之資料匯滾排,當接收到一列位址 時,該列解碼器解碼該列位址使得儲存在相對應於該 解碼之列位址之該至少一儲存單元中之資料係放置於 iU該内部讀取/寫入之資料匯流排之上Μ堪應一由該動態 記憶體裝置所產生之位址轉變檢測(ATD)脈波的接收 ,該方法包含之步软為: 暫時地抑制該ATD脈波之產生,使得選取自該至少 一儲存單元之資料並不會放置在該内部謓取/寫入之 資料匯滾排之上,直到一延遅之該ATD鼯波產生之後 為止,使得一第一管線級藉此而實質地被界定。 2. 如申請專利範圍第1項之方法,尚含有產生該延遲之 ATD昵波Μ響應一列位址選通(C AS)信號之步驟。 3. 如申請專利範圍第1項之方法,其中該動態記億體裝 置尚具有輸出資料儲存裝置而其中輸出資料係儲存於 該输出資料儲存裝置之中應一轉移脈波,其中該 方法尚含有:Μ實質很接近於該延遲ATD脈波產生之 時間來產生該轉移昵波,Κ便儲存存在於該內部讀取 /寫入之資料匯流排上之資料於該輸出資料儲存裝置 中,使得一第二管線鈒因此而賁質地被界定。 4. 如申請專利範圍第3項之方法,尚含有產生該轉移脈 波Κ響應一列位址選通(CAS)信號之步驟。 5. 如申請專利範圍第3項之方法,其中各轉移脈波之產 -24- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2】0 X 2M公釐) ABCD 經濟部中央標準局貝工消費合作社印製 六、申請專利範圍 1 1 生 係 相 對 於 各 延 m 之 ATD 脈 波 之 產 生 而 延 遲 • 便 完 1 1 成 相 同 之 諸 管 線 级 之 交 叠 啟 動 0 1 I 6 .如 串 請 專 利 範 圍 第 3 項 之 方 法 » 其 中 該 输 出 賁 料 儲 存 y—v 請 1 1 裝 置 係 一 晶 片 外 之 驅 動 器 閂 鎖 器 0 先 閲 it 1 7 .如 申 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 勖 態 記 憶 體 裝 *Ά 背 面 1 I 之 1 置 係 . 動 態 陳 機 存 取 記 憶 體 (DRAM)裝置 0 注 意 1 8 .如 申 請 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 動 態 記 憶 體 裝 事 項 1 I 置 係 一 同 步 動 態 隨 櫬 存 取 記 憶 體 (SDRAM)裝置 •1 裝 寫 本 9 . 一 種 實 質 增 加 動 態 嫌 機 存 取 記 憶 體 (DRAM)裝置之資料 頁 1 頻 寬 之 方 法 * 該 動 態 随 機 存 取 記 憶 體 裝 置 初 始 地 建 構 1 1 來 作 樂 於 一 擴 增 之 資 料 输 出 (EDO) 模 式 » 該EDO DRAM 1 I 裝 置 具 有 至 少 一 儲 存 單 元 f — 列 解 碼 器 » 一 内 部 孃 取 1 1 訂 1 / 寫 入 之 寅 料 匯 流 排 及 晶 片 外 之 驅 動 器 閂 鎖 器 9 當 接 收 到 一 列 位 址 時 9 該 列 解 碼 器 解 碼 該 列 位 址 使 得 儲 1 I 存 在 相 對 應 於 該 解 碼 之 列 位 址 之 該 至 少 —* 餘 存 單 元 中 1 1 之 資 料 係 放 置 於 該 内 部 讀 取 / 寫 入 之 資 料 匯 流 排 之 上 1 J 以 響 m 一 由 該 動 態 記 憶 fit 裝 置 所 產 生 之 位 址 轉 整 檢 测 k I (ATD) 脈 波 的 接 收 且 進 — 步 地 其 中 输 出 資 料 係 儲 存 1 1 於 該 晶 片 外 之 驅 動 器 閂 鎖 器 響 應 一 轉 移 脈 波 9 該 方 1 I 法 含 有 下 列 步 驟 : 1 | a>暫時地抑制該ATD 脈 波 之 產 生 使 得 選 取 g 該 至 1 1 少 一 儲 存 單 元 之 資 料 並 不 會 放 置 在 該 内 部 譲 取 / 寫 入 1 之 資 料 匯 流 排 之 上 » 直 到 在 —* 延 m 之 該ATD 脈 波 產 生 1 1 Μ 響 應 一 列 位 址 m 通 (CAS) 信 號 之 下 降 緣 之 後 為 止 » -25- 1 1 1 1 本紙張尺度適用中國國家標準(CNS)A4规格( 210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/825,311 US6711648B1 (en) | 1997-03-28 | 1997-03-28 | Methods and apparatus for increasing data bandwidth in a dynamic memory device by generating a delayed address transition detection signal in response to a column address strobe signal |
Publications (1)
Publication Number | Publication Date |
---|---|
TW400486B true TW400486B (en) | 2000-08-01 |
Family
ID=25243676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087104294A TW400486B (en) | 1997-03-28 | 1998-03-23 | Methods and apparatus for increasing data bandwidth of a dynamic memory device |
Country Status (7)
Country | Link |
---|---|
US (1) | US6711648B1 (zh) |
EP (1) | EP0867883B1 (zh) |
JP (1) | JPH10275462A (zh) |
KR (1) | KR100535780B1 (zh) |
CN (1) | CN1224897C (zh) |
DE (1) | DE69835631T2 (zh) |
TW (1) | TW400486B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW522399B (en) | 1999-12-08 | 2003-03-01 | Hitachi Ltd | Semiconductor device |
US6668331B1 (en) * | 2000-03-24 | 2003-12-23 | Advantest Corp. | Apparatus and method for successively generating an event to establish a total delay time that is greater than can be expressed by specified data bits in an event memory |
ITMI20021185A1 (it) * | 2002-05-31 | 2003-12-01 | St Microelectronics Srl | Dispositivo e metodo di lettura per memorie non volatili dotate di almeno un'interfaccia di comunicazione pseudo parallela |
KR100482766B1 (ko) * | 2002-07-16 | 2005-04-14 | 주식회사 하이닉스반도체 | 메모리 소자의 컬럼 선택 제어 신호 발생 회로 |
KR100642394B1 (ko) * | 2005-04-01 | 2006-11-03 | 주식회사 하이닉스반도체 | 어드레스 래치신호 생성회로 및 어드레스 디코딩회로 |
KR102355595B1 (ko) * | 2020-07-16 | 2022-01-25 | 윈본드 일렉트로닉스 코포레이션 | 메모리 장치, 및 그 버스트 리드/라이트 방법 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4567579A (en) | 1983-07-08 | 1986-01-28 | Texas Instruments Incorporated | Dynamic memory with high speed nibble mode |
US4685089A (en) | 1984-08-29 | 1987-08-04 | Texas Instruments Incorporated | High speed, low-power nibble mode circuitry for dynamic memory |
US5200926A (en) * | 1987-12-28 | 1993-04-06 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JPH02177098A (ja) * | 1988-12-27 | 1990-07-10 | Nec Corp | 半導体メモリ装置 |
US5305283A (en) * | 1990-04-06 | 1994-04-19 | Mosaid, Inc. | Dram column address latching technique |
US5289413A (en) * | 1990-06-08 | 1994-02-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device with high-speed serial-accessing column decoder |
WO1992013348A1 (en) * | 1991-01-22 | 1992-08-06 | Fujitsu Limited | Semiconductor storing device |
US5587964A (en) | 1991-06-28 | 1996-12-24 | Digital Equipment Corporation | Page mode and nibble mode DRAM |
JP2830594B2 (ja) | 1992-03-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
KR940026946A (ko) | 1993-05-12 | 1994-12-10 | 김광호 | 데이타출력 확장방법과 이를 통한 신뢰성있는 유효데이타의 출력이 이루어지는 반도체집적회로 |
US5349566A (en) * | 1993-05-19 | 1994-09-20 | Micron Semiconductor, Inc. | Memory device with pulse circuit for timing data output, and method for outputting data |
JPH08314795A (ja) * | 1994-05-19 | 1996-11-29 | Hitachi Ltd | 記憶装置の読み出し回路及び記憶システム |
US5490114A (en) | 1994-12-22 | 1996-02-06 | International Business Machines Corporation | High performance extended data out |
US5729503A (en) * | 1994-12-23 | 1998-03-17 | Micron Technology, Inc. | Address transition detection on a synchronous design |
US5610864A (en) * | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
US5668773A (en) * | 1994-12-23 | 1997-09-16 | Micron Technology, Inc. | Synchronous burst extended data out DRAM |
US5526320A (en) * | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US5640364A (en) * | 1994-12-23 | 1997-06-17 | Micron Technology, Inc. | Self-enabling pulse trapping circuit |
US5682354A (en) * | 1995-11-06 | 1997-10-28 | Micron Technology, Inc. | CAS recognition in burst extended data out DRAM |
US5717654A (en) * | 1995-02-10 | 1998-02-10 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
KR0146530B1 (ko) * | 1995-05-25 | 1998-09-15 | 김광호 | 단속제어회로를 구비한 반도체 메모리 장치와 제어방법 |
US5666321A (en) * | 1995-09-01 | 1997-09-09 | Micron Technology, Inc. | Synchronous DRAM memory with asynchronous column decode |
US5715208A (en) * | 1995-09-29 | 1998-02-03 | Micron Technology, Inc. | Memory device and method for reading data therefrom |
-
1997
- 1997-03-28 US US08/825,311 patent/US6711648B1/en not_active Expired - Fee Related
-
1998
- 1998-03-23 TW TW087104294A patent/TW400486B/zh not_active IP Right Cessation
- 1998-03-25 CN CNB981057799A patent/CN1224897C/zh not_active Expired - Fee Related
- 1998-03-26 JP JP10078969A patent/JPH10275462A/ja active Pending
- 1998-03-27 EP EP98302364A patent/EP0867883B1/en not_active Expired - Lifetime
- 1998-03-27 DE DE69835631T patent/DE69835631T2/de not_active Expired - Fee Related
- 1998-03-27 KR KR1019980010684A patent/KR100535780B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1207528A (zh) | 1999-02-10 |
EP0867883A3 (en) | 1999-09-15 |
US6711648B1 (en) | 2004-03-23 |
EP0867883B1 (en) | 2006-08-23 |
JPH10275462A (ja) | 1998-10-13 |
EP0867883A2 (en) | 1998-09-30 |
DE69835631D1 (de) | 2006-10-05 |
DE69835631T2 (de) | 2007-09-13 |
KR19980080771A (ko) | 1998-11-25 |
KR100535780B1 (ko) | 2006-03-09 |
CN1224897C (zh) | 2005-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4745169B2 (ja) | 半導体記憶装置 | |
US6647478B2 (en) | Semiconductor memory device | |
JP5160770B2 (ja) | レイテンシー制御回路及びその方法、そして、自動プリチャージ制御回路及びその方法 | |
JP4623788B2 (ja) | ウェーブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデータパス制御方法 | |
KR100660553B1 (ko) | 데이터 버스트 주파수를 증가시킬 수 있는 원낸드 플래시메모리 장치 | |
US6636444B2 (en) | Semiconductor memory device having improved data transfer rate without providing a register for holding write data | |
US20060268652A1 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
US7668038B2 (en) | Semiconductor memory device including a write recovery time control circuit | |
JP2000163969A (ja) | 半導体記憶装置 | |
TW495762B (en) | Semiconductor memory device | |
US20100074035A1 (en) | Semiconductor memory device | |
JP4511462B2 (ja) | 半導体記憶装置 | |
JP2001229670A (ja) | 半導体記憶装置 | |
KR20020014563A (ko) | 반도체 메모리 장치 | |
TW400486B (en) | Methods and apparatus for increasing data bandwidth of a dynamic memory device | |
KR100881133B1 (ko) | 컬럼 어드레스 제어 회로 | |
JP2003007056A (ja) | 半導体記憶装置 | |
JP2001084762A (ja) | 半導体メモリ装置 | |
WO2002095760A1 (fr) | Memoire a semi-conducteurs | |
US6909665B2 (en) | Semiconductor memory device having high-speed input/output architecture | |
JP4234126B2 (ja) | メモリ、メモリ・アクセス制御方法 | |
JP4099499B2 (ja) | 半導体装置 | |
JP2009087534A (ja) | 半導体記憶装置 | |
JPH0745068A (ja) | 同期型半導体記憶装置 | |
US6754134B1 (en) | Semiconductor storage device having multiple interrupt feature for continuous burst read and write operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |