KR102355595B1 - 메모리 장치, 및 그 버스트 리드/라이트 방법 - Google Patents

메모리 장치, 및 그 버스트 리드/라이트 방법 Download PDF

Info

Publication number
KR102355595B1
KR102355595B1 KR1020200088122A KR20200088122A KR102355595B1 KR 102355595 B1 KR102355595 B1 KR 102355595B1 KR 1020200088122 A KR1020200088122 A KR 1020200088122A KR 20200088122 A KR20200088122 A KR 20200088122A KR 102355595 B1 KR102355595 B1 KR 102355595B1
Authority
KR
South Korea
Prior art keywords
burst
address
external
command
write
Prior art date
Application number
KR1020200088122A
Other languages
English (en)
Inventor
신야 후지오카
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Priority to KR1020200088122A priority Critical patent/KR102355595B1/ko
Application granted granted Critical
Publication of KR102355595B1 publication Critical patent/KR102355595B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

[목적] 버스트 리드(burst read) 및 버스트 라이트(burst write)를 개시했을 때에, 복수의 페이지 개시 주소를 제공하여, 버스트 액세스 효율을 올리는 것이 가능한 메모리 장치 및 그 버스트 리드/라이트 방법을 제공한다.
[해결수단] 메모리 장치는, pSRAM 및 컨트롤러를 포함한다. 컨트롤러는, 외부 커맨드를 pSRAM에 제공하도록 구성된다. 메모리 장치가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 컨트롤러는, 복수의 페이지 개시 주소를 pSRAM에 제공하고, 또한 pSRAM은, 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다.

Description

메모리 장치, 및 그 버스트 리드/라이트 방법{MEMORY APPARATUS AND METHOD OF BURST READ AND BURST WRITE THEREOF}
본 발명은, 메모리에 관한 것이며, 특히, 메모리 장치 및 그 버스트 리드/라이트 방법에 관한 것이다.
근년, 협대역 IoT(NB-IoT = Narrowband-Internet of Things), 웨어러블 디바이스나 모바일 디스플레이는, 액세스의 쓰루풋(throughput)이 높은 LPC 메모리(Low Pin Count Memory)에 대해서 수요가 있다. 그러나, 현존하는 LPC 메모리(예를 들면, HyperRAM)는, 고속 쓰루풋의 액세스는 지원하고 있지 않다. 한편, SDRAM(Synchronous Dynamic Random-Access Memory, SDRAM)은 페이지 모드(page mode)나 뱅크 인터리브 모드(bank-interleave mode)에 의해 고속 쓰루풋 기능을 지원한다.
주지의 기술에서, 마이크로 컨트롤러 유닛(Micro Controller Unit, MCU)은, pSRAM(pseudo Static Random Access Memory)에 독출 트랜잭션(read transaction)과 기입 트랜잭션(write transaction)을 발신한다. 독출 트랜잭션에 관해서는, 레지스터 공간(register space)에서 정의된 대기 시간(latency period)의 후, 독출 데이터가 DQ 버스 상에 출력된다. 기입 트랜잭션에 관해서는, 대기 시간의 후, 기입 데이터가 pSRAM에 전송된다.
그렇지만, 스탠바이 모드(standby mode)에 들어가지 않는 경우, 주지의 기술은, 독출 주소와 기입 주소를 갱신할 수 없다. 이는, 독출 또는 기입이 일단 개시되면, DQ 버스는, 데이터 신호에 점유되기 때문에, pSRAM에 그 외의 주소와 커맨드를 입력할 수 없기 때문이다. 그 결과, 데이터 전송 효율과 액세스 쓰루풋이 낮아진다.
따라서, 본 발명에서는, 버스트 리드 및 버스트 라이트를 개시했을 때에, 복수의 페이지 개시 주소를 제공하여, 스탠바이 모드에 들어가지 않고, 버스트 액세스의 주소 공간을 갱신함으로써, 버스트 액세스 효율을 올리기 위한 메모리 장치 및 그 버스트 리드/라이트 방법을 제공한다.
본 발명의 실시 형태는, pSRAM 및 컨트롤러를 포함한 메모리 장치를 제공한다. 컨트롤러는, 상기 pSRAM에 접속된다. 메모리 장치가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 컨트롤러는, 복수의 페이지 개시 주소를 pSRAM에 제공하고, 또한 pSRAM은, 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다.
본 발명의 다른 실시 형태는, pSRAM 및 컨트롤러를 포함한 메모리 장치에 적용하는 버스트 리드/라이트 방법을 제공한다. 버스트 리드/라이트 방법은, 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 복수의 페이지 개시 주소를 제공하는 동시에, 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행하는 것을 포함한다.
이상과 같이, 본 발명의 실시 형태에서, 상술한 메모리 장치 및 버스트 리드/라이트 방법은, 버스트 리드 또는 버스트 라이트를 개시했을 때에, 복수의 페이지 개시 주소를 pSRAM에 제공하기 때문에, pSRAM은, 버스트 리드 커맨드 사이클 또는 버스트 라이트 커맨드 사이클에서, 종래의 예와 같이 스탠바이 모드를 거칠 필요가 없어지기 때문에, 복수의 페이지 개시 주소에 연속해서 액세스 할 수 있고, 그 결과, DQ 버스의 데이터 점유율의 향상을 실현할 수 있어, 버스트 액세스 효율을 올릴 수 있다.
본 발명의 상기 및 다른 목적, 특징, 및 이점을 보다 알기 쉽게 하기 위해, 도면에 맞추어 몇개의 실시 형태를 이하에 설명한다.
첨부 도면은, 본 발명의 원리가 한층 더 이해되게 하기 위해 포함되어 있고, 본 명세서에 조입되고 한편 그 일부를 구성하는 것이다. 도면은, 본 발명의 실시 형태를 예시하고 있고, 설명과 함께, 본 발명의 원리를 설명하는 역할을 이루고 있다.
[도 1] 본 발명의 일 실시 형태의 메모리 장치의 개략도이다.
[도 2] 본 발명의 일 실시 형태의 pSRAM의 회로 블록도이다.
[도 3] 본 발명의 일 실시 형태의 커맨드 비트의 판단 플로우도이다.
[도 4] 본 발명의 일 실시 형태의 주소 래치 디코드 회로의 회로 블록도이다.
[도 5] 본 발명의 일 실시 형태의 페이지 액세스 순서의 시퀀스도이다.
[도 6] 본 발명의 일 실시 형태의 버스트 리드/라이트 방법의 플로우도이다.
도 1을 참조하면, 메모리 장치(10)는, pSRAM(의사 SRAM)(110) 및 컨트롤러(120)를 포함할 수 있고, 컨트롤러(120)는, pSRAM(110)에 접속된다. 다른 실시 형태에서, 메모리 장치(10)는, 플래쉬 메모리(Flash memory), 강유전체 메모리(Ferroelectric Random Access Memory, FRAM), EEPROM(Electrically-Erasable Programmable Read-Only Memory, EEPROM), 또는 그 외의 메모리여도 무방하다.
일 실시 형태에서, pSRAM(110)은, 1개의 DRAM(Dynamic Random Access Memory, DRAM)을 코어로 하여, SRAM(Static Random Access Memory, SRAM)을 인터페이스로서 구성된다.
설계의 요구에 근거하여, 컨트롤러(120)는, 중앙 처리 장치(Central Processing Unit, CPU), 또는 그 외의 프로그램 가능한 마이크로 프로세서(Microprocessor), 디지털 신호 프로세서(Digital Signal Processor, DSP), 프로그래머블 컨트롤러, 특수 용도를 위한 집적회로(Application Specific Integrated Circuit, ASIC), 또는 그 외의 유사 소자, 혹은 상술한 소자의 조합이어도 무방하다.
일 실시 형태에서, 메모리 장치(10)가 버스트 리드 조작(burst read operation) 또는 버스트 라이트 조작(burst write operation)을 개시했을 때, 컨트롤러(120)는, 복수의 페이지 개시 주소(page starting address)를 pSRAM(110)에 제공한다. pSRAM(110)은, 복수의 페이지 개시 주소를 수신하고, 또한 pSRAM(110)은, 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다. 구체적으로 설명하면, 페이지 개시 주소는, pSRAM(110) 내의 메모리 어레이의 페이지 버스트 주소의 개시 주소에 대해서 독출 또는 기입을 실시하기 위해 사용된다. 버스트 리드 조작은, 페이지 개시 주소에 근거하여, 메모리 내의 버스트 주소 범위에서 버스트 리드(burst read)하기 위해 사용되고, 버스트 라이트 조작은, 페이지 개시 주소에 근거하여, 기입 데이터를 메모리 내의 버스트 주소 범위에서 버스트 라이트(burst write)하기 위해 사용된다.
예를 들어 설명하면, 메모리 장치(10)가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 컨트롤러(120)는, 페이지 개시 주소(A0~AN)를 pSRAM(110)에 제공한다. pSRAM(110)은, 순서대로 페이지 개시 주소(A0~AN)를 수신하고, 또한 pSRAM(110)은, 페이지 개시 주소(A0~AN)를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다. 즉, 먼저, 페이지 개시 주소(A0)에 대해서 버스트 리드 조작 또는 버스트 라이트 조작을 실행하고 나서, 다음으로, 페이지 개시 주소(A1)에 대해서 버스트 리드 조작 또는 버스트 라이트 조작을 실행하고, 페이지 개시 주소(AN)에 대해서 버스트 리드 조작 또는 버스트 라이트 조작을 실행할 때까지, 마찬가지의 조작을 실시한다. N의 수는, 설계의 요구에 근거해 결정되기 때문에, 본 발명에서는 이를 한정하지 않는다.
도 2를 참조하면, pSRAM(110)은, 입출력 회로(210), 커맨드 디코더(220), 주소 래치 디코드 회로(230), 및 메모리 어레이(240)를 포함한다. 일 실시 형태에서, pSRAM(110)은, 그 외의 회로, 예를 들면, 데이터 패스 회로(data path circuit)를 더 포함해도 무방하고, 본 발명은 이것으로 한정되지 않는다.
입출력 회로(210)는, 주지의 입출력 회로(IO 회로(IO circuit)), 또는 그 외의 인터페이스 회로여도 무방하고, 일 실시 형태에서, 입출력 회로(210)는, 컨트롤러(120)에 접속되고, 또한 입출력 회로(210)는, 컨트롤러(120)로부터 외부 커맨드(ECMD)와 외부 주소(EADD)를 수신하여, 외부 커맨드(ECMD)를 커맨드 디코더(220)에 제공하고, 또한 외부 주소(EADD)를 주소 래치 디코드 회로(230)에 제공한다. 이 외부 주소(EADD)는, 페이지 개시 주소(A0~AN)를 포함한다.
커맨드 디코더(220)는, 입출력 회로(210)에 접속되고, 커맨드 디코더(220)는, 외부 커맨드(ECMD)를 수신하는 동시에, 외부 커맨드(ECMD)를 디코드하고, 외부 리드 라이트 신호(ERW)와 버스트 리드 라이트 신호(BRW)를 주소 래치 디코드 회로(230)에 제공하기 위해 사용된다. 일 실시 형태에서, 커맨드 디코더(220)는, 주지의 커맨드 디코더 또는 그 외의 디코드 회로여도 무방하다.
주소 래치 디코드 회로(230)는, 입출력 회로(210)와 커맨드 디코더(220)에 접속되고, 주소 래치 디코드 회로(230)는, 입출력 회로(210)로부터 외부 주소(EADD)를 수신하고, 커맨드 디코더(220)로부터 외부 리드 라이트 신호(ERW)와 버스트 리드 라이트 신호(BRW)를 수신하는 동시에, 외부 리드 라이트 신호(ERW)와 버스트 리드 라이트 신호(BRW)에 근거하여, 순서대로 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 래치하고, 버스트 주소(BADD)를 메모리 어레이(240)에 제공하고, 또한 버스트 주소(BADD) 내의 페이지 개시 주소(A0~AN)에 근거하여, 순서대로 메모리 어레이(240)에 대해서 버스트 리드 조작 또는 버스트 라이트 조작을 실행하기 위해 사용된다. N의 수는, 설계의 요구에 근거해 결정되기 때문에, 본 발명에서는 이를 한정하지 않는다.
메모리 어레이(240)는, 커맨드 디코더(220)와 주소 래치 디코드 회로(230)에 접속되고, 메모리 어레이(240)는, 버스트 주소(BADD)를 수신하여, 버스트 주소(BADD) 내의 페이지 개시 주소(A0~AN)에 근거하여, 순서대로 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다. 일 실시 형태에서, 메모리 어레이(240)는, 주지의 센스 증폭기, X 디코더, Y 디코더, 및 메모리 셀 어레이여도 무방하고, 본 발명은 이것으로 한정되지 않는다.
도 1, 도 2, 및 도 3을 참조하면, 컨트롤러(120)는, 외부 커맨드(ECMD)를 pSRAM(110)에 더 제공하도록 구성된다. 외부 커맨드(ECMD)는, 커맨드 주소(CA)를 포함하고, 커맨드 주소(CA)는, 주소 공간 비트(AS)와 페이지 액세스 비트(P)를 포함한다. 일 실시 형태에서, 커맨드 주소(CA)는, 리드/라이트 비트(read or write bit), 버스트 타입 비트(burst type bit) 등을 더 포함해도 무방하고, 본 발명은 이것으로 한정되지 않는다.
도 3을 참조하면, 스텝(S310)에서, 메모리 장치(10)는, 버스트 리드 조작 또는 버스트 라이트 조작을 개시한다. 계속해서, 스텝(S320)에서, 메모리 장치(10)는, 커맨드 주소(CA) 내의 주소 공간 비트(AS)의 값에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작이 레지스터 액세스 또는 메모리 어레이 액세스라고 판단한다. 주소 공간 비트(AS)의 값이 1일 때, 스텝(S330)으로 진행된다. 주소 공간 비트(AS)의 값이 0일 때, 스텝(S340)으로 진행된다. 스텝(S330)에서, pSRAM(110)은, 레지스터 액세스(register access)를 실시하고, 레지스터 액세스는, 메모리 장치(10) 내의 레지스터(도시하지 않음)에 대해서 액세스를 실시한다. 스텝(S340)에서, pSRAM(110)은, 커맨드 주소(CA) 내의 페이지 액세스 비트(P)에 근거하여, 메모리 어레이 액세스가 페이지 액세스(page access)인지 여부를 판단한다. 페이지 액세스 비트(P)의 값이 1일 때, pSRAM(110)은, 수신한 페이지 개시 주소(A0)에 이어서, 다음의 페이지 개시 주소(A1)를 수신하여, 재차 스텝(S340)을 1회 실행한다. 이 동작을 반복하여 필요한 페이지 주소를 취입(取入)하고, 마지막에 취입하는 페이지 주소(AN)를 취입할 때에 페이지 액세스 비트(P)의 값을 0으로 설정한다. 페이지 액세스 비트(P)의 값이 0일 때, 스텝(S350)으로 진행된다. 계속해서, 스텝(S350)에서, pSRAM(110)은, 메모리 어레이 액세스(memory array access)를 실시하고, 메모리 어레이 액세스는, pSRAM(110) 내의 메모리 어레이(240)에 대해서 액세스를 실시한다.
환언하면, 메모리 장치(10)가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 메모리 장치(10)는, 주소 공간 비트(AS)의 값 및 페이지 액세스 비트(P)의 값에 근거하여, pSRAM(110) 내의 메모리 어레이(240)에서 버스트 리드 조작 또는 버스트 라이트 조작을 실행할지 여부를 판단한다.
커맨드 주소(CA) 내의 주소 공간 비트(AS)의 값에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작이, 상기 메모리 어레이 액세스(즉, 도 5의 커맨드 주소(CA) 내의 AS=0)라고 판단하고, 또한 커맨드 주소(CA) 내의 페이지 액세스 비트(P)에 근거하여, 메모리 어레이 액세스가 페이지 액세스(즉, 도 5의 커맨드 주소(CA) 내의 P=1)라고 판단했을 때, pSRAM(110)은, 페이지 개시 주소(A0~AN)에 근거하여, 순서대로 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다.
커맨드 주소(CA) 내의 주소 공간 비트(AS)의 값에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작이 레지스터 액세스이다, 즉, 주소 공간 비트(AS)=1 이라고 판단했을 때, pSRAM(110)은, 레지스터 액세스를 실시한다. 커맨드 주소(CA) 내의 주소 공간 비트(AS)의 값에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작이 메모리 어레이 액세스이다, 즉, 주소 공간 비트(AS)=0 이라고 판단했을 때, pSRAM(110)은, 커맨드 주소(CA) 내의 페이지 액세스 비트(P)에 근거하여, 메모리 어레이 액세스가 페이지 액세스인지 여부를 판단한다. 커맨드 주소(CA) 내의 페이지 액세스 비트(P)에 근거하여, 메모리 어레이 액세스가 페이지 액세스이다, 즉, 페이지 액세스 비트(P)=1 이라고 판단했을 때, pSRAM(110)은, 페이지 개시 주소(A0~AN)를 순서대로 취입한다. 페이지 개시 주소(AN)를 취입할 때에 페이지 액세스 비트(P)=0 으로 하고, pSRAM(110)은, 메모리 어레이 액세스를 개시한다.
도 4를 참조하면, 주소 래치 디코드 회로(230)는, 입력 인디케이터(410＿0,~410＿N), 래치(420＿0,~420＿N), 및 출력 인디케이터(430＿0,~430＿N)를 포함한다.
입력 인디케이터(410＿0,~410＿N)는, 직렬적으로 접속된다. 구체적으로 설명하면, 입력 인디케이터(410＿1)는, 입력 인디케이터(410＿0)에 접속되고, 입력 인디케이터(410＿N)에 접속될 때까지, 마찬가지로 접속된다. 입력 인디케이터(410＿0)는, 커맨드 디코더(220)로부터 외부 리드 라이트 신호(ERW)를 수신한다.
래치(420＿0,~420＿N)는, 각각 입력 인디케이터(410＿0,~410＿N)에 접속된다. 구체적으로 설명하면, 래치(420＿0)는, 입력 인디케이터(410＿0)에 접속되고, 래치(420＿1)는, 입력 인디케이터(410＿1)에 접속되고, 래치(420＿N)가 입력 인디케이터(410＿N)에 접속될 때까지, 마찬가지로 접속된다. 래치(420＿0,~420＿N)는, 입출력 회로(210)로부터, 페이지 개시 주소(A0~AN)를 포함한 외부 주소(EADD)를 수신한다.
출력 인디케이터(430＿0,~430＿N)는, 직렬적으로 접속된다. 구체적으로 설명하면, 출력 인디케이터(430＿1)는, 출력 인디케이터(430＿0)에 접속되고, 출력 인디케이터(430＿N)에 접속될 때까지, 마찬가지로 접속된다. 출력 인디케이터(430＿0,~430＿N)는, 각각 래치(420＿0,~420＿N)에 접속되고, 출력 인디케이터(430＿0)는, 래치(420＿0)에 접속되고, 출력 인디케이터(430＿1)는, 래치(420＿1)에 접속되고, 출력 인디케이터(430＿N)가 래치(420＿N)에 접속될 때까지, 마찬가지로 접속된다. 출력 인디케이터(430＿0,~430＿N)는, 커맨드 디코더(220)로부터 버스트 리드 라이트 신호(BRW)를 수신한다.
일 실시 형태에서, 입력 인디케이터(410＿0,~410＿N)는, 외부 리드 라이트 신호(ERW)에 근거하여, 래치 입력 제어 신호(LIN＿0,~LIN＿N)를 생성하고, 래치 입력 제어 신호(LIN＿0,~LIN＿N)는, 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 순서대로 래치(420＿0,~420＿N)에 래치(latch)하기 위해 사용된다. 출력 인디케이터(430＿0,~430＿N)는, 버스트 리드 라이트 신호(BRW)에 근거하여, 래치 출력 제어 신호(LOUT＿0,~LOUT＿N)를 생성하고, 래치 출력 제어 신호(LOUT＿0,~LOUT＿N)는, 래치(420＿0,~420＿N)가, 래치한 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 순서대로 래치 주소(ADDL0), 래치 주소(ADDL1), …래치 주소(ADDLN)로서 출력할 수 있도록 하는 동시에, 버스트 주소(BADD)로서 출력하여, 페이지 개시 주소(A0~AN)를 순서대로 메모리 어레이(240)에 출력할 수 있도록 하기 위해 사용된다.
일 실시 형태에서, 래치(420＿0,~420＿N)는, 래치 입력 제어 신호(LIN＿0,~LIN＿N) 및 래치 출력 제어 신호(LOUT＿0,~LOUT＿N)에 근거하여, 외부 주소(EADD)를 래치해 버스트 주소(BADD)를 출력하기 위해 사용되고, 버스트 주소(BADD)는, 순서대로 또한 연속해서 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 메모리 어레이(240)에 제공하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실시하기 위해 사용된다.
상세히 설명하면, 도 4 및 도 5를 동시에 참조하면 알 수 있듯이, 칩 선택 신호(/CS)는, 독출하려는 칩을 선택하기 위해 사용된다. 본 실시 형태에서, 칩 선택 신호(/CS)가 저논리 레벨이 되면, 메모리 장치(10)는, 칩 선택 신호(/CS)가 선택한 칩에 대해서, 버스트 리드 조작 또는 버스트 라이트 조작을 개시한다. 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 커맨드 주소(CA) 내의 주소 공간 비트(AS)의 값 및 페이지 액세스 비트(P)의 값에 근거하여, pSRAM(110) 내의 메모리 어레이(240)에서 버스트 리드 조작 또는 버스트 라이트 조작을 실행할지 여부를 판단한다. 주소 공간 비트(AS)가 '0'이고, 또한 페이지 액세스 비트(P)가 '1'일 때, pSRAM(110)은, 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 취입한다. 입력 인디케이터(410＿0,~410＿N)는, 외부 리드 라이트 신호(ERW)에 근거하여, 래치 입력 제어 신호(LIN＿0,~LIN＿N)를 생성하고, 래치 입력 제어 신호(LIN＿0,~LIN＿N)는, 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 순서대로 래치(420＿0,~420＿N)에 래치하기 위해 사용된다. 출력 인디케이터(430＿0,~430＿N)는, 버스트 리드 라이트 신호(BRW)에 근거하여, 래치 출력 제어 신호(LOUT＿0,~LOUT＿N)를 생성하고, 래치 출력 제어 신호(LOUT＿0,~LOUT＿N)는, 래치(420＿0,~420＿N)가, 래치한 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 순서대로 래치 주소(ADDL0), 래치 주소(ADDL1), …래치 주소(ADDLN)로서 출력할 수 있도록 하는 동시에, 래치 주소(ADDL0), 래치 주소(ADDL1), …래치 주소(ADDLN)를 버스트 주소(BADD)로서 출력하여, 페이지 개시 주소(A0~AN)를 순서대로 메모리 어레이(240)에 출력할 수 있도록 하기 위해 사용된다. 이 버스트 주소(BADD)는, 순서대로 또한 연속해서 외부 주소(EADD) 내의 페이지 개시 주소(A0~AN)를 메모리 어레이(240)에 제공한다. 설명해야 할 것으로, 도 5의 복수의 회색의 개소(箇所)는, 미확정 상태(Don't care)이다.
도 6을 참조하면, 스텝(S610)에서, 메모리 장치가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 컨트롤러는, 복수의 페이지 개시 주소를 pSRAM에 제공한다. 계속해서, 스텝(S620)에서, pSRAM은, 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 버스트 리드 조작 또는 버스트 라이트 조작을 실행한다.
이상과 같이, 본 발명의 실시 형태에서, 상술한 메모리 장치 및 버스트 리드/라이트 방법은, 버스트 리드 또는 버스트 라이트를 개시했을 때에, 복수의 페이지 개시 주소를 pSRAM에 제공하기 때문에, pSRAM은, 버스트 리드 커맨드 사이클 또는 버스트 라이트 커맨드 사이클에서 복수의 페이지 개시 주소에 액세스 할 수 있어, 버스트 액세스 효율을 올릴 수 있다. 그에 따라, 데이터 전송 효율 및 액세스 쓰루풋을 향상시켜, 시스템 기능을 개선할 수 있다.
이상과 같이, 이 발명을 실시 형태에 따라 개시했지만, 물론, 이 발명을 한정하기 위한 것이 아니며, 당업자라면 용이하게 이해할 수 있도록, 이 발명의 기술 사상의 범위 내에서, 적절하고 타당한 변경 및 수정이 당연히 이루어질 수 있는 것이기 때문에, 그 특허권 보호의 범위는, 특허 청구의 범위 및 이와 균등한 영역을 기준으로서 정해야 한다.
10: 메모리 장치
110: pSRAM
120: 컨트롤러
210: 입출력 회로
220: 커맨드 디코더
230: 주소 래치 디코드 회로
240: 메모리 어레이
410＿0, 410＿1, 410＿N: 입력 인디케이터(Input indicator)
420＿0, 420＿1, 420＿N: 래치(latch)
430＿0, 430＿1, 430＿N: 출력 인디케이터(Output indicator)
ECMD: 외부 커맨드
EADD: 외부 주소
ERW: 외부 리드 라이트 신호
BRW: 버스트 리드 라이트 신호
BADD: 버스트 주소
AS: 주소 공간 비트
P: 페이지 액세스 비트
LIN＿0, LIN＿1, LIN＿N: 래치 입력 제어 신호
LOUT＿0, LOUT＿1, LOUT＿N: 래치 출력 제어 신호
ADDL0, ADDL1, ADDLN: 래치된 주소
/CS: 칩 선택 신호
CA: 커맨드 주소
A0, A1, AN: 페이지 개시 주소
S310, S320, S330, S340, S350, S610, S620: 스텝

Claims (14)

  1. pSRAM과,
    상기 pSRAM에 접속된 컨트롤러
    를 포함하고,
    메모리 장치가 버스트 리드 조작(burst read operation) 또는 버스트 라이트 조작(burst write operation)을 개시했을 때,
    상기 컨트롤러가, 복수의 페이지 개시 주소를 상기 pSRAM에 제공하고,
    상기 pSRAM이, 상기 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하는
    메모리 장치.
  2. 제1항에 있어서,
    상기 컨트롤러가, 외부 커맨드를 상기 pSRAM에 더 제공하도록 구성되고,
    상기 외부 커맨드가, 커맨드 주소를 포함하고,
    상기 메모리 장치가 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 개시했을 때, 상기 커맨드 주소 내의 주소 공간 비트의 값 및 페이지 액세스 비트의 값에 근거하여, 상기 pSRAM 내의 메모리 어레이에서 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행할지 여부를 판단하는
    메모리 장치.
  3. 제2항에 있어서,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이, 메모리 어레이 액세스(memory array access)라고 판단하고, 또한 상기 커맨드 주소 내의 페이지 액세스 비트의 값에 근거하여, 상기 메모리 어레이 액세스가 페이지 액세스(page access)라고 판단했을 때,
    상기 pSRAM이, 상기 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하는
    메모리 장치.
  4. 제2항에 있어서,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이, 레지스터 액세스(register access)라고 판단했을 때, 상기 pSRAM이, 상기 레지스터 액세스를 실시하고,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이 메모리 어레이 액세스라고 판단했을 때, 상기 pSRAM이, 상기 커맨드 주소 내의 페이지 액세스 비트의 값에 근거하여, 상기 메모리 어레이 액세스가 페이지 액세스인지를 판단하고,
    상기 커맨드 주소 내의 페이지 액세스 비트의 값에 근거하여, 상기 메모리 어레이 액세스가 상기 페이지 액세스라고 판단했을 때, 상기 pSRAM이, 상기 복수의 페이지 개시 주소에 근거하여, 순서대로 상기 페이지 액세스를 실시하고,
    상기 복수의 페이지 개시 주소의 전체가 상기 페이지 액세스를 실행하기 위해 사용된 후, 상기 pSRAM이, 상기 메모리 어레이 액세스를 실시하는
    메모리 장치.
  5. 제1항에 있어서,
    상기 pSRAM이,
    상기 컨트롤러에 접속되고, 상기 컨트롤러로부터 외부 커맨드와 외부 주소를 수신하도록 구성된 입출력 회로와,
    상기 입출력 회로에 접속되고, 상기 입출력 회로로부터 상기 외부 커맨드를 수신하여, 상기 외부 커맨드를 디코드하고, 외부 리드 라이트 신호와 버스트 리드 라이트 신호를 제공하도록 구성된 커맨드 디코더와,
    상기 입출력 회로와 상기 커맨드 디코더에 접속되고, 상기 입출력 회로로부터 상기 외부 주소를 수신하고, 상기 커맨드 디코더로부터 상기 외부 리드 라이트 신호와 상기 버스트 리드 라이트 신호를 수신하는 동시에, 상기 외부 리드 라이트 신호와 상기 버스트 리드 라이트 신호에 근거하여, 순서대로 상기 외부 주소 내의 상기 복수의 페이지 개시 주소를 래치하여, 버스트 주소를 메모리 어레이에 출력하고, 또한 상기 버스트 주소에 근거하여, 순서대로 상기 메모리 어레이에 대해 버스트 리드 조작 또는 버스트 라이트 조작을 실행하도록 구성된 주소 래치 디코드 회로와,
    상기 커맨드 디코더와 상기 주소 래치 디코드 회로에 접속되고, 상기 버스트 주소를 수신하여, 상기 버스트 주소에 근거하여, 순서대로 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하도록 구성된 메모리 어레이
    를 포함하는 메모리 장치.
  6. 제5항에 있어서,
    상기 주소 래치 디코드 회로가,
    상기 커맨드 디코더로부터 상기 외부 리드 라이트 신호를 수신하도록 구성된 직렬 접속된 복수의 입력 인디케이터와,
    각각 상기 복수의 입력 인디케이터에게 접속되고, 상기 입출력 회로로부터 상기 복수의 페이지 개시 주소를 포함한 외부 주소를 수신하도록 구성된 복수의 래치와,
    각각 상기 복수의 래치에 접속되고, 상기 커맨드 디코더로부터 상기 버스트 리드 라이트 신호를 수신하도록 구성된 직렬 접속된 복수의 출력 인디케이터
    를 포함하고,
    상기 복수의 입력 인디케이터가, 상기 외부 리드 라이트 신호에 근거하여, 상기 외부 주소 내의 복수의 페이지 개시 주소를 순서대로 상기 복수의 래치에 래치하기 위해 사용되는 복수의 래치 입력 제어 신호를 생성하고,
    또한 상기 복수의 출력 인디케이터가, 상기 버스트 리드 라이트 신호에 근거하여, 상기 래치가, 래치한 상기 외부 주소 내의 복수의 페이지 개시 주소를 순서대로 상기 버스트 주소로서 출력할 수 있도록 하기 위해 사용되는 복수의 래치 출력 제어 신호를 생성하는
    메모리 장치.
  7. 제6항에 있어서,
    상기 복수의 래치가, 상기 복수의 래치 입력 제어 신호 및 상기 복수의 래치 출력 제어 신호에 근거해, 상기 외부 주소를 래치하여 버스트 주소를 출력하기 위해 사용되고, 상기 버스트 주소가, 순서대로 또한 연속해서 상기 외부 주소 내의 복수의 페이지 개시 주소를 상기 메모리 어레이에 제공하도록 구성된
    메모리 장치.
  8. 버스트 리드/라이트 방법에 있어서,
    상기 방법은, pSRAM 및 컨트롤러를 포함하는 메모리 장치에 적용되고,
    상기 방법은,
    상기 메모리 장치가 버스트 리드 조작 또는 버스트 라이트 조작을 개시했을 때, 상기 컨트롤러에 의하여, 복수의 페이지 개시 주소를 상기 pSRAM으로 제공하는 단계, 및
    상기 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 상기 pSRAM에 의하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하는 단계
    를 포함하는 버스트 리드/라이트 방법.
  9. 제8항에 있어서,
    상기 컨트롤러가, 외부 커맨드를 상기 pSRAM에 더 제공하도록 구성되고,
    상기 외부 커맨드가, 커맨드 주소를 포함하고,
    상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 개시했을 때, 상기 커맨드 주소 내의 주소 공간 비트의 값 및 페이지 액세스 비트의 값에 근거하여, 상기 pSRAM 내의 메모리 어레이에서 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행할지 여부를 판단하는
    버스트 리드/라이트 방법.
  10. 제9항에 있어서,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이, 메모리 어레이 액세스라고 판단하고, 또한 상기 커맨드 주소 내의 페이지 액세스 비트에 근거하여, 상기 메모리 어레이 액세스가 페이지 액세스라고 판단했을 때,
    상기 복수의 페이지 개시 주소를 수신한 순서에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하는
    버스트 리드/라이트 방법.
  11. 제9항에 있어서,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이, 레지스터 액세스라고 판단했을 때, 상기 레지스터 액세스를 실시하고,
    상기 커맨드 주소 내의 주소 공간 비트의 값에 근거하여, 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작이 메모리 어레이 액세스라고 판단했을 때, 상기 커맨드 주소 내의 페이지 액세스 비트의 값에 근거하여, 상기 메모리 어레이 액세스가 페이지 액세스인지를 판단하고,
    상기 커맨드 주소 내의 페이지 액세스 비트의 값에 근거하여, 상기 메모리 어레이 액세스가 상기 페이지 액세스라고 판단했을 때, 상기 복수의 페이지 개시 주소를 취입(取入)하고,
    상기 복수의 페이지 개시 주소의 전체가 취입된 후, 상기 메모리 어레이 액세스를 실시하는
    버스트 리드/라이트 방법.
  12. 제8항에 있어서,
    상기 pSRAM이, 입출력 회로, 커맨드 디코더, 주소 래치 디코드 회로, 및 메모리 어레이를 포함하고,
    상기 입출력 회로에 의해, 상기 컨트롤러로부터 외부 커맨드와 외부 주소를 수신하고,
    상기 커맨드 디코더에 의해, 상기 입출력 회로로부터 상기 외부 커맨드를 수신하여, 상기 외부 커맨드를 디코드하고, 외부 리드 라이트 신호와 버스트 리드 라이트 신호를 제공하고,
    상기 주소 래치 디코드 회로에 의해, 상기 입출력 회로로부터 상기 외부 주소를 수신하고, 상기 커맨드 디코더로부터 상기 외부 리드 라이트 신호와 상기 버스트 리드 라이트 신호를 수신하는 동시에, 상기 외부 리드 라이트 신호와 상기 버스트 리드 라이트 신호에 근거하여, 순서대로 외부 주소 내의 상기 복수의 페이지 개시 주소를 래치하여, 버스트 주소를 메모리 어레이에 출력하고, 또한 상기 버스트 주소에 근거하여, 순서대로 상기 메모리 어레이에 대해 버스트 리드 조작 또는 버스트 라이트 조작을 실행하고,
    상기 메모리 어레이에서는, 상기 버스트 주소를 수신하여, 상기 버스트 주소에 근거하여, 순서대로 상기 버스트 리드 조작 또는 상기 버스트 라이트 조작을 실행하는
    버스트 리드/라이트 방법.
  13. 제12항에 있어서,
    상기 주소 래치 디코드 회로가, 직렬 접속된 복수의 입력 인디케이터, 복수의 래치, 및 직렬 접속된 복수의 출력 인디케이터를 포함하고,
    상기 복수의 입력 인디케이터에 의해, 상기 커맨드 디코더로부터 상기 외부 리드 라이트 신호를 수신하고,
    상기 복수의 래치에 의해, 상기 입출력 회로로부터 외부 주소를 수신하고,
    상기 복수의 출력 인디케이터에 의해, 상기 커맨드 디코더로부터 상기 버스트 리드 라이트 신호를 수신하고,
    상기 복수의 입력 인디케이터에 의해, 상기 외부 리드 라이트 신호에 근거하여, 상기 외부 주소 내의 복수의 주소를 순서대로 상기 래치에 래치하기 위해 사용되는 래치 입력 제어 신호를 생성하고,
    상기 복수의 출력 인디케이터에 의해, 상기 버스트 리드 라이트 신호에 근거하여, 상기 래치가, 래치한 상기 외부 주소 내의 복수의 주소를 순서대로 상기 버스트 주소로서 출력할 수 있도록 하기 위해 사용되는 래치 출력 제어 신호를 생성하는
    버스트 리드/라이트 방법.
  14. 제13항에 있어서,
    상기 복수의 래치가, 상기 복수의 래치 입력 제어 신호 및 상기 복수의 래치 출력 제어 신호에 근거해, 상기 외부 주소를 래치하여 버스트 주소를 출력하고, 상기 버스트 주소가, 순서대로 또한 연속해서 상기 외부 주소 내의 복수의 주소를 제공하는
    버스트 리드/라이트 방법.
KR1020200088122A 2020-07-16 2020-07-16 메모리 장치, 및 그 버스트 리드/라이트 방법 KR102355595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200088122A KR102355595B1 (ko) 2020-07-16 2020-07-16 메모리 장치, 및 그 버스트 리드/라이트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200088122A KR102355595B1 (ko) 2020-07-16 2020-07-16 메모리 장치, 및 그 버스트 리드/라이트 방법

Publications (1)

Publication Number Publication Date
KR102355595B1 true KR102355595B1 (ko) 2022-01-25

Family

ID=80048877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200088122A KR102355595B1 (ko) 2020-07-16 2020-07-16 메모리 장치, 및 그 버스트 리드/라이트 방법

Country Status (1)

Country Link
KR (1) KR102355595B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080771A (ko) * 1997-03-28 1998-11-25 로더리히네테부쉬 다이나믹 메모리 디바이스의 데이터 대역폭을 증가시키기 위한방법 및 장치
US20060268652A1 (en) * 2005-05-30 2006-11-30 Hynix Semiconductor Inc. Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
US20170308306A1 (en) * 2016-04-21 2017-10-26 Adesto Technologies Corporation Memory device having multiple read buffers for read latency reduction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980080771A (ko) * 1997-03-28 1998-11-25 로더리히네테부쉬 다이나믹 메모리 디바이스의 데이터 대역폭을 증가시키기 위한방법 및 장치
US20060268652A1 (en) * 2005-05-30 2006-11-30 Hynix Semiconductor Inc. Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof
US20170308306A1 (en) * 2016-04-21 2017-10-26 Adesto Technologies Corporation Memory device having multiple read buffers for read latency reduction

Similar Documents

Publication Publication Date Title
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
KR100868393B1 (ko) 비휘발성 메모리 제어기 및 휘발성 메모리에 액세스하는방법 및 시스템, 비휘발성 메모리 제어기 및 휘발성 메모리
US6981100B2 (en) Synchronous DRAM with selectable internal prefetch size
JP2000021160A (ja) 半導体集積回路及びデータ処理システム
US7719914B2 (en) Semiconductor memory and test system
JP2003022694A (ja) 半導体記憶装置
KR100335730B1 (ko) 메모리 컨트롤러에 접속되는 반도체 기억 장치 및 그것을 이용한 메모리 시스템
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
JP2001135082A (ja) 半導体集積回路およびその制御方法
US6091667A (en) Semiconductor memory device and a data reading method and a data writing method therefor
JP2001243765A (ja) 半導体記憶装置
JP2007087375A (ja) メモリ制御システムおよびメモリ制御回路
JP2004046927A (ja) 半導体記憶装置
JP5481823B2 (ja) メモリモジュール、および、メモリ用補助モジュール
KR102355595B1 (ko) 메모리 장치, 및 그 버스트 리드/라이트 방법
KR20020075212A (ko) 반도체 메모리 장치 및 정보 처리 시스템
JP6898498B1 (ja) メモリ装置、およびそのバーストリード／ライト方法
US11120851B1 (en) Memory apparatus and burst read and burst write method thereof
JPH1145567A (ja) 半導体記憶装置
JP4327482B2 (ja) 同期型半導体記憶装置
JP4220351B2 (ja) データ読み取り動作及び書き込み動作を同時に実行可能な集積回路及び方法
TWI749598B (zh) 一種記憶體裝置及其連續讀寫方法
JPH1092175A (ja) シンクロナスｄｒａｍのｃａｓ信号発生器
CN113889157A (zh) 存储装置及其连续读写方法
JP2004206850A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant