TW396637B - Non-volatile memory device and method for fabricating the same - Google Patents

Description

A7 B7 五、發明説明（1 ) 發明背景 1. 發明領域 本發明係關於一種非揮發性記憶體裝置及用以製造該裝 置之方法，且特別是關於一種具有堆疊結構漂浮閘與控制 閘之NOR快閃記憶體裝置，以及製造該裝置之方法。 2. 相關技藝之描述 半導體記憶體裝置主要分爲隨機存取記憶體（RAM)與唯 讀記憶體（ROM);前者被視爲揮發性記憶體，其中資料經 過一段時間之後將會無效，並允許快速的資料儲存與擷取 ，如動態隨機存取記憶體（DRAM)和靜態隨機存取記憶體 (SRAM);後者是當資料一旦被存入其中時就會將其保留， 但其執行慢速的資料儲存與擷取，如可程式記憶體（PROM) 、可抹除式記憶體（EPROM)以及電子可抹除式記憶體 (EEPROM) 〇在這些ROM中，對於EEPROM之需求正增加 中，因爲其可將資料以電子式加以程式化及抹除。此類 EEPROM之晶格或快閃記憶體之晶格，其内容可以同時抹 擦，其特徵正是漂浮閘與控制閘之堆疊結構。 經滴部中央標率局負工消費合作社印繁 (請先閱讀背面之注意事項再填寫本頁) 在電路分項方面中，快閃記憶體之晶格被區分爲NAND 與NOR類。NAND類有利於高整合性之暸解，其中晶格串 由η個晶格電晶體串連而組成，而且此類晶格串介於位元 線與地線之間並連，然而NOR類提供高速操作；其中相關 的晶格電晶體介於位元線與地線之間並連。 基本的NOR快閃記憶體晶格，揭示於美國專利案第 4,698,787號；且將會參考圖1、2以及3加以描述。 ___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7

五、發明説明（2 ) 圖1是美國專利案第4,698,787號中所建議之NOR快閃 記憶體裝置中晶格陣列的部分佈置圖；圖2是該晶格陣列 的寺效電路圖；圖3是該單元晶格之垂直刮面圖。其中， 參考數字10表示半導體底材，參考數字12表示穿隧氧化 膜’參考數字14表示漂浮閘，參考數字16表示共聚介電 層’參考數字18表示控制閘，參考數字20表示活性區， 數字20a與20b分別表示源極/汲極區，數字24表示位元線 觸點，數字26表示位元線（B/L)。 參考圖1、2以及3所示，該單元晶格在一區域中被形 成爲漂浮閘14與控制閘18之堆疊結構，其中該區域爲字 元線18與位元線26垂直相交錯之金屬層；在多數晶格陣 列中，各晶格包含眾多位元線26、字元線（W/L) 18以及源 極線（CSLs)安排在預定的間隔中。二晶格經由一位元線觸 點24連接至位元線26。 在單元晶格中，穿隧氧化膜12插入在漂浮閘14與底材 10中間，而共聚介電層16則被插入在漂浮閘14與控制閘 18之間成爲一字元線。甚至於，n+源極/没極區2〇a與20b 被形成和該堆疊閘自我對齊。該漂浮閘14延伸越過活性區 20與在該活性區20兩側場效應區之部分邊緣，因此和相鄰 的單元晶格之漂浮閘極14分離。該控制閘18連接至相鄰 的晶格之控制閘，而形成字元線。 相鄰的晶格共有該源極/没極區20a與20b。該單元晶格 之汲極區20b被連接至同行中相鄰晶格之汲極區，並由此 而形成該位元線觸點24。在同行之位元線觸點24藉由垂 _ -5- 本紙張尺度適用中國國家梯準（CNS ) A4规格（210X297公釐" " (請先閲讀背面之注意事項再填寫本頁) 裝_

.•IT 經滴部中央標準局貝工消費合作社印聚 B7 五、發明説明（3 ) 直於字元線18的位元線26而爲電路連接。也就是説，二 晶格經由該位元線觸點24連接至位元線26。 由於該活性區在字元線方向彎曲，所以該單元晶格之源 極區20a連接至同行和同列相鄰晶格之源極區。對利用源 極抹除設計之一般NOR快閃記憶體晶格而言，源極區2〇a 形成爲n+區域的多重擴散（DD)接合區，具有由n-區域園繞 之：因此該源極區20a之崩潰電壓較汲極區20b之崩潰電 要爲高。另外’爲了降低源極線之阻抗’源極線觸點（不在 圖中顯示）在平行於字元線18之活性區20中形成，因每— 組眾多位元線26與平行於位元線26之源極線，皆經由每 少數位元之源極線觸點以電路連接至該活性區20。 上述之NOR快閃記憶體晶格之程式化與抹除，是分別以 波道熱電子（CHEs)之注入和Fowler-Nordheim穿隨源底材 或重底材爲基準。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 對程式化作用而言，該晶格之臨限電壓Vth因儲存電子 至漂浮閘14而由初始水平上升至大約2V至7V。也就是說 ’藉由應用6-7V至所選的位元線上、10-12V至選擇作爲 控制閘18的字元線上以及0V至源極區20a和底材1 〇上； 部分CHEs藉由閘極場效經過穿隧氧化膜12而被注入在該 漂浮閘14上，因此該晶格就被程式化了。 對抹除作用而言，該晶格之臨限電壓Vth藉由從漂浮閘 14放電而由初始水平降低至大約2 V。也就是説，藉由浮 動該選擇的位元線並且應用12-15V至源極接合區20a以及 0 V至所選擇的字元線上，該電子因爲介於漂浮閘14與源 -6- 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X297公釐> " ' A7 B7 經濟部中央標準局員工消費合作社印裂 五、發明説明（4 極接合區20a之間的電壓差，而由漂浮閘14經過厚度大約 爲100埃（A)穿隧氧化膜12作Fowler_Nordheim穿隧至源極 接合區20a，因此該晶格就被抹除了。該消去作用藉由同 時大塊消去之設計而完成；也就是説，同時消去數百或數 千包含多重字元線和位元線爲一塊之位元。 讀取作用則藉由應用大約1V至所選的位元線以及4-5 V 至所選的字元線’以參考經由所抹除和程式化晶格現行路 徑存在或消失之決定。 該源極線之作用是在程式化和讀取時將大量的電流經由 該晶格放電至接地節點。利用CHEs注入之快閃記憶體晶 格爲了能將大量的電流快速放電，每8-16個晶格就具有源 極線。 然而，上述的NOR快閃記憶體裝置具有下列的缺點： (1) 用以連接位元線26至汲極區20b之位元線觸點24， 爲了電隔離之原因，必須與該字元線18相隔如圖1之預定 距離”a”。介於該位元線觸點24與字元線18之間的距離"a" 是依據處理極限之最小設計规則決定，其難以預定速率與 高度整合率一起降低。 (2) 形成源極區中活性區20的減少；也就是説，在一預 定速率下之源極活性區20伴随表面阻抗之增加，此爲依據 該活性區20所減少的面積。 (3) 圖1中介於該字元線18與活性區20之間的預定距離 ”b”限制該晶格面積之縮小，因爲其藉由將該字元線18圖 樣化時不對齊之極限而決定。 Μ氏張尺度適用中國國家標準（CNS ) M規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂

.A 經滴部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（5 ) 關於此點，解決這些問題之新的晶格結構已在美國專利 案第5,5 19,239號中建議而且將在下文中描述。 圖4是在美國專利案第5,519,239號的NOR快閃記憶體 裳置中晶格陣列的部分佈置圖。等效之電路圖和晶格陣列 的單元晶格結構則與圖2和圖3所解釋的相同。 參考圖4，在某些案例中，介於該位元線觸點69與字元 線54之間的預定距離很小，接近"〇"或爲”〇，，。當如圖1所 示將該活性區彎曲時，需要一介於該源極活性區與字元線 之間的預定距離；其中用以形成源極/汲極之活性區64在 與位元線70之平行方向被圖樣化，然後相鄰晶格之源極區 則藉由與字元線5 8平行之源極金屬層6 6 a相連接，如圖4 所示。因此，不需要介於該字元線58與活性區64之間的 預疋距離以加強該晶格面積之縮小。 圖5A、5B和5C爲垂直剖面圖，依順序解釋製造如圖4 所π之晶格陣列。 在圖5Α中，當該穿隧氧化膜52在ρ-半導體底材50上形 成後，藉由一般裝置隔離技術將其分成爲活性區和場效應 區’ 一堆疊閘極在該穿隧氧化膜52上形成以具有一漂浮閘 54、共聚介電層56以及控制閘58。在此處，該控制閘58 和如氧化膜之絕緣層60套在一起。 然後，當η+源極/汲極區64a和64b藉由離子佈植而與該 堆疊閘形成自我對齊後，絕緣層逆電流器62b藉由將該絕 緣層沈積在所形成的結構上以及各向異性地姑刻該絕緣層 而形成在該堆疊閘之側壁上。因此，自我對齊之觸點65a 一_ 8 _ (請先閱讀背面之注意事項再填寫本頁) 裝. 五、發明説明（6 A7 B7 經濟部中央標準局負工消費合作社印繁 和65b被形成以分別顯露該n+源極/汲極區65&和65b。 在圖5B中’一金屬層是例如藉由將鎢沈積在所形成的結 構上而形成；且一光阻劑圖樣67形成在該金屬層上。其後 ’該源極金屬層66a和位元線墊66b被形成爲分別經由該 觸點65a連接至源極區64a，以及經由該觸點65b連接至汲 極區64b ;以及用光阻劑圖樣67作爲蝕刻光罩將該金屬層 放入圖樣。該源極金屬層66a用來互相連接相鄰晶格之源 極區，並與字元線58平行延伸。 在圖5C中，當該光阻劑圖樣67被移開後，中間絕緣層 68在所形成的結構上而形成；而且在中間絕緣層68之表面 應作平面處理。接著，位元線觸點69藉由將中間絕緣層68 在光刻法處理過程中蝕刻而形成以顯露該位元線墊66b ; 而該位元線70藉由沈積該金屬層在所形成的結構上而形 成。 因此方法而構成的NOR快閃記憶體装置亦具有缺陷。 (1) 介於該位元線墊66b與源極金屬層66a之間的預定距 離"c"不能降低至處理極限或較處理極限爲低；因爲其利用 光罩在相同的金屬層形成。也就是説，當該最小圖樣藉由 降低以字元線58寬度所決定之晶格通道長度而形成時，介 於該位元線墊66b與源極金屬層66a之間的預定距離"c"不 能被降低字元線58寬度至或較字元線58寬度爲低。 (2) 不可能將介於該位元線觸點69與字元線58之間的距 離設定爲”0” ；因爲用於該位元線墊66b連接至位元線70 之位元線觸點69，需要圖5C中在該位元線墊66b區域之 9- 本紙張尺度適用中國國家標準（CNS > A4^i格（210X297公釐） (請先閱读背面之注意事項再填寫本頁) 裝

、1T $ 經濟部中央標率局員工消費合作社印製 五、發明説明（7 預定極限” d ”。 發明摘要 其中钟-=月的個目的是提供非揮發性記憶體裝置； 位元線觸點保持分離部分重叠，而將該位元線與 小。 保待力離至—預定距離，而因此使晶格面積縮 :發明的另-個目的是提供一個製造上述非揮發性記憶 體裝置的適當方法。 爲了達到上述之目的，本發明提供一種非揮發性記憶體 裝置在非揮發性圮憶體裝置中，眾多位元線被平行地安 排在預足間隔中；以及眾多字元線被平行地安排在預定間 隔中’且與該位元線成垂直。一個記憶體單元晶格在位元 線與字疋線相交錯之區域形成，其具有一閘極被形成在第 一導體類型之半導體底材上，中間並插入閘極絕緣層；且 連接至相鄰單元晶格之閘極，因此而形成字元線；第二導 體類型之源極/汲極區被形成在閘極反側底材之表面上。填 塞層以第一導體形成，並連接至單元晶格之汲極區以及經 由該位元線觸點連接至位元線；而源連接層由第一導體形 成’與該單元晶格之填塞層分離，以連接在字元線方向相 鄰單元晶格之源極區。一部份的位元線觸點和晶格之閘極 重疊。 較佳的方式是，介於該填塞層與位元線之間的絕緣層和 不同於介於源極連接層與至少在一層的位元線之間的絕緣 層。 -10 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） C请先閱讀背面之注意事項再填寫本寅) 装·

*1T A7 I-----—__- _ B7 五、發明説明（8^~~ 一 '-- j單元^格可以電子程式化和抹除，而且該閘極爲漂浮 間與控制間之堆4結構。另外，該單元晶格可以是具有單 層閘極之掩膜唯讀記憶體（R〇M)。 如本發明之另—特點是，該閘之寬度較介於該填塞層與 在該位元線方向的源極連接層之間的距離爲大。 仍然如本發明之另一特點是在該位元線方向的填塞層之 寬度較在該位元線方向的源極連接層之寬度爲大。 爲了達到本發明之另一個目的，本發明提供一製造該非 揮發性記憶體裝置之方法。在此方法中，記憶體晶格之閘 被形成在第一導體型半導體底材上，中間並插入閘極絕緣 層；第二導電類型之源極/汲極區藉由將該閘作爲光罩而將 第一導電類型之雜質佈植而在閘之反侧表面上形成；接著 ’弟一絕緣層形成且钱刻背面以顯露部分源極/汲極區。第 經濟部中央標準局員工消費合作社印紫 導體和第一絕緣層依順序被形成在所形成之結構上；該 第二絕緣層被放入如第二源極連接層之圖樣以和相鄰晶格 之源極區互相連接；光阻劑圖樣被形成在所形成之結構上 ，以形成填塞層連接至該汲極區。該填塞層和源極連接層 以光阻劑圖樣和第二絕緣層作爲蝕刻光軍而蝕刻顯露的第 一導體，而分別在汲極區和源極區以第一導體形成。最後 ，該光阻劑圖樣被移開。 I 在形成該晶格閘極之步驟中，閘極絕緣層、第一電極層 、共聚介電層、第二電極層以及澆灌絕緣層依順序形成； | 而該堆疊閘極由依順序蚀刻該第二電極層、共聚介電層以 ——一一· _ -11 - 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） " ' A7 B7 經濟'邱中央標準局員工消費合作社印袈 五、發明説明（9 ) 在移開該光阻劑圖樣步驟之後，第三絕緣層被形成在所 形成之結構上；位元線觸點藉由將該第三絕緣層蝕刻在填 塞層上而形成’以顯露該填塞層而和該閘極作部分重疊·' 位元線被形成經由該位元線觸點連接至該汲極區和填塞層 :其藉由將第二導體形成在所形成之結構和將該第二導體 放入圖樣而形成。 β 爲了達到本發明之另一個目的，本發明亦提供一製造該 非揮發性記憶體裝置之方法。在此方法中，記憶體晶格之 閘被形成在第—導體型半導體底材±，中間並插入閑極絕 緣層；第二導電類型之源極/汲極區藉由將該閘作爲光罩而 將第二導電類型之雜質佈植而在閘之反側表面上形成；第 一絕緣層形成且蝕刻背面以顯露部分源極/汲極區。第—導 體和第二絕緣層依順序被形成在所形成之結構上；該第二 絕緣層被放入如填塞層之圖樣以形成在汲極區上；光阻劑 圖樣被形成在所形成之結構上，以形成源極連接層以使相 鄰晶格之源極連接層互相連接。而該填塞層和源極連接層 以光阻劑圖樣和第二絕緣層作爲蝕刻光罩而蝕刻顯露的第 一導體，而分別在没極區和源極區以第—導體形成。最後 ，該光阻劑圖樣被移開。 圖示簡述 本發明之上述目的和優點藉由參考附圖而加以詳細地描 述較佳的實施例將會更明顯，其中： 圖1爲傳統NOR快閃記憶體晶格陣列之佈置亂； 圖2爲如圖！所示之該晶格陣列的等效電路圖； -12- (請先閱讀背面之注意事項再填寫本頁) 裝_ 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（10) 圖3爲如圖1所示之該晶格陣列之單元晶格的垂直剖面 圖； 圖4爲另一種NOR快閃記憶體晶格陣列之佈置圖； 圖5A、5B和5C爲垂直剖面圖依順序解釋一種製造如圖 4所示晶格陣列之方法； 圖6爲如本發明之n〇R快閃記憶體晶格之佈置圖； 圖7爲如圖6所示之該晶格陣列的垂直剖面圖； 圖8至11是一種製造如圖7所示晶格陣列之方法的垂直 剖Φ圖。 較佳實施例詳細説明 圖6爲如本發明之n〇R快閃記憶體晶格之佈置圖；而圖 7爲如圖6所示之該晶格陣列的垂直剖面圖；如本發明之 NOR快閃記憶體晶格之等效電路圖被省略，因其和圖2所 示之等效電路圖相同。 參考圖6和圖7，該單元晶格在一區域被形成爲具有漂 浮閘104和控制閘108之堆疊結構；在該區域中，字元線 108和位元線124垂直交錯而成爲金屬層；在多數晶格陣列 申各晶格包含眾多位元線（B/Ls)124、字元線（W/Ls)108以 及源極線，並安排在預定之間隔。二晶格經由位元線觸點 122連接至位元線124。相鄰晶格之源極區112a藉由平行 於該字元線108之源極連接層116a和平行於該位元線124 之源極線而互相連接，且每少數位元就連接至該源極連接 層116a。用以形成該單元晶格源極/汲極區丨丨2a和丨丨2b之 活性區112由此在平行於該位元線124之處被放入圖樣。 ___ -13-_ 本紙張尺度適用 ( CNS ) A4*i#. ( 210X297/^ ) ' l·'---^-----{裝 訂---.--^ f請先閱讀背面之注意事項再填寫本頁j 經濟部中央標準局貝工消費合作社印裂 A7 _____B7 五、發明説明（H ) 在單元晶格中，穿隧氧化膜1〇2插入在漂浮閘1〇4與底 材100中間，而共聚介電層106則插入在漂浮閘1 〇4與控 制閘10 8中間成爲一字元線。甚至於，n +源極/汲極區112 a 與112b和該堆疊閘極形成自我對齊。該漂浮閘ι〇4延伸越 過活性區112與在該活性區112兩侧場效應區之部分邊緣 ，因此和相鄰的單元晶格之閘極丨〇4分離。該控制閘1 〇8 連接至相鄰的單元晶格之閘極，而形成字元線。 相鄰的單元晶格共有該源極/汲極區i 12a與n2b。該單 元晶格之没極區112b連接至同行相鄰的單元晶格之汲極 區’而以第一導體形成之填塞層u 61)則在汲極區u 21)上 形成。位元線觸點122在該填塞層116b上形成。在同行之 位元線觸點122藉由與字元線108垂直的位元線124形成 電子連接。也就是説，二單元晶格經由位元線觸點122連 接至該位元線124。該位元線觸點122與字元線108爲部 分重叠。 該單元晶格之源極區112a藉經由第一導體形成的源極 連接層116a連接至同行和同列相鄰的單元晶格之源極區 ’並和該字元線108平行。對眾多位元線i24而言，一源 極線觸點（不在圖中顯示）在該源極連接層丨丨6a上形成。該 源極線平行於位元線124並經由該源極線觸點而連接至該 源極連接層116a。 邊填塞層116b以及源極連接層116a利用不同之光軍同 時蝕刻相同的第一導體而形成。所以，該填塞層i 16b以及 源極連接層116a可以放入圖樣，因此二者之間的距 f" _ - |£|i - 本紙張尺度適用中國國家標準（CNS ) 2丨〇χ 297公釐） |~.. ； f 裝------訂------ΓΧΛ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消費合作社印絮 A7 _____B7五、發明説明（12 ) ' 爲光刻法之極限解答或較小者。該位元線觸點122可以藉 由將該源極連接層116a和填塞層u6b放入圖樣的處理極 限所決疋的預定距離而與該填塞層116b相隔離；因此，在 位元線方向之源極連接層l16a的寬度"h”較在位元線方向 之填塞層116ba的寬度”g"爲小。 所參考之圖8至11是描述一種製造如圖7所示N〇R快閃 記憶體晶格陣列之方法的垂直剖面圖。 圖8是解釋形成第一絕緣層114、第一導體^6以及第 二絕緣層118之步驟。一片p型半導體底材1〇〇藉由一般 裝置隔離方法，例如是局部矽氧化（L〇Cal 〇xidati()n 〇f Silicon, LOCOS)或是選擇性聚合秒氧化（SEiective Polysilicon OXidation，SEPOX)形成場效氧化膜（不在圖中 顯示）厚度爲5000埃（A)時而分爲如圖6的活性區112和場 效應區。 接著，可犧牲的膜形成爲數百埃（Α)的厚度以移開介於該 活性區和場效應區之間介面不需要的膜，其並藉由濕蚀刻 法而完全地移開。 閘極氧化膜102藉由將氧化膜或通常稱爲穿随氧化膜的 氧氮化膜’在該活性區成長爲厚度大約1 00埃（A)時而形成 ;例如，聚合矽層104在該閘極氧化膜1 〇2上形成爲該閘 極之第一電極層。其後，該第一聚合矽層1〇4藉由沈積有 磷元素的氧氣化磷（P0C13)而形成爲n+型；並藉由光刻法而 由該場氧化膜各向異性地蚀刻而延伸誇過該活性區以及在 該活性區兩側場氧化膜的部分邊緣。 -15- (諳先閲讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經漓部中央標準局貝工消費合作社印掣 A7 ____ B7_ 五、發明説明（13 ) 接著，氧化物/氮化物/氧化物（0/N/0)共聚介電層106藉 經由該第一聚合矽層之氧化而成長爲厚度大約爲1〇〇埃（A) 的第一氧化膜、沈積一厚度大約爲130埃（A)之氮化膜以及 經由該氮化物之氧化而成長爲厚度大約爲40埃（A)等步驟 而形成。在該共聚介電層106上形成控制閘所用之第二電 極層聚碳物層108，並藉依序例如摻入厚度爲1〇〇〇埃（A) 之第二聚合矽層和厚度爲1500埃（A)之金屬矽化物層而形 作爲控制閘之第二電極層。之後，澆灌層1 10藉由沈積如 氧化膜之絕緣層在該聚碳物層108上至厚度大約爲2500埃 (A)而形成。其中，該澆灌層110在之後的自我對齊蝕刻步 驟中作爲保護該控制閘之用。 當爲形成晶格之堆叠閘極的區域藉由光刻法而加以開啓 之後’該澆灌層110、聚碳物層108、共聚介電層106以 及第一聚合矽層104藉由自我對齊蝕刻以此順序各向異性 地蝕刻。由此步驟形成該堆疊閘極，並在該晶格區中具有 漂浮閘和控制閘。該控制閘108並連接至相鄰晶格之控制 閘而形成字元線。 接著，該n+型源極/汲極區112a與112b以堆疊閘極作爲 離子佈植光罩，藉由離子佈植n型雜質而在該底材1〇〇之 活性區形成。 當第一絕緣層114藉由將該氧化物在所形成的結構上沈 積至大約爲1500埃（Α)之後，自我對齊觸點藉由將該第一 絕緣層114蝕刻回復而形成以分別顯露該η+源極/汲極區 112a與112b。之後，該第一導體η6被形成在所形成的結 -----------~ 16 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公羡）----- (請先閲讀背面之注意事項再填寫本頁) 裝. -訂 經濟部中央標準局員工消費合作社印掣 五、發明説明（14) 構上厚度大約在2000至5000埃（A)的範圍，而第二絕緣層 118則藉由將氧化膜、氮化膜或是二者之結合物沈積至該 第一導體116上厚度介於爲1000埃（A)至3 000埃（A)之間時 而形成。其中，該第一導體116可以被形成爲與摻入雜質 之多晶矽及金屬矽化物如鎢（W)、鈦（Ti)或妲（Ta)堆叠之聚 合物結構。另外，該第一導體116可以用如鎢、鈦、起或 銘之金屬形成。不然，其亦可以用鋁合金形成。 較佳的方式是可以藉將自我對齊觸點區域完全填滿而將 該第一導體116之表面加以平面化。當該第一導體jig以 金屬如鎢、鈦、钽或鋁、或鋁合金形成時；可能在該第一 導體層116下存在氮化鈦（TiN)層，以防止介於金屬與欢或 鈦層之間的反應而減低阻抗。鈦層可以在該第—導體i 16 之上層形成以防止隆起。 圖9解釋將該第二絕緣層118圖樣放入源極連接層圖樣 之步驟。當該第二絕緣層118形成之後，第一光阻劑圖樣 117藉由光刻法而在該第二絕緣層118上形成以將該源極 連接層放入圖樣以連接在字元線方向相鄰晶格源極區〗12a 。該第二絕緣層118以第一光阻劑圖樣117爲光罩藉由將 顯露的第二絕緣層11 8 刻而放入源極連接層圖樣。 圖10解釋源極連接層116a以及填塞層Ii6b之形成步驟 。當該第二絕緣層118被放入圖樣之後，該第—光阻劑圖 樣117就被移開。之後，形成該填塞層以連接該晶格之没 極區至位元線之步驟在稍後執行，第二光阻劑圖樣119藉 由光刻法在所形成的結構上形成。接著，顯露的第—導體 -17- 表紙張尺度適用中國國家揉準（CNS ) A4规格（2丨0X297公釐） — — (請先聞讀背面之注意事項再填寫本頁)

經濟部中央標準局負工消費合作社印來 A7 _________B7 五、發明説明（15) 層以第二光阻劑囷樣119和圖樣化後的第二絕緣層i 18作 爲蝕刻光罩而被蝕刻。結养，源極連接層116a在該晶格之 源極區112a上以第一導體形成，而填塞層116b則在該晶 格之汲極區112b上以第一導體形成。由於該填塞層116b 和源極連接層116a利用不同的光罩蝕刻第一導體而同時 形成；所以，介於該填塞層116b和源極連接層116a之間 的距離”Γ可以製成較該字元線108的寬度爲小。尤其是， 當該字元線108被放入圖樣以將其寬度設定爲光刻法之極 限解答時，該填塞層116b和源極連接層116a可以同時被 放入圖樣，因此二者之間的距離"f"爲極限解答或是較小。 較佳的方式是，在位元線方向源極連接層116a的寬度 "h"(參考圖11)較在位元線方向填塞層116b的寬度"g"(參 考圖11)爲小。在此情況下，由於該源極連接層116a爲窄 且深，所以沒有阻抗的顧慮，且之後所形成的位元線觸點 可以藉由增加該填塞層116b寬度而成的預定距離與該填 塞層116b分開。 圖11解釋形成該位元線觸點122與位元線124之步驟。 當該源極連接層116a和填塞層116b形成之後，第二光阻 劑圖樣119被移開。之後，第三絕緣層120沈積在所形成 的結構上且被平面化。其中，該第三絕緣層120之作用爲 將稍後由該字元線108形成的位元線加以隔離。 其後，該位元線觸點122藉由用光刻法蝕刻在該填塞層 116b上的第三絕緣層120而形成。其中，由於該填塞層116b 的寬度"g"較源極連接層116a的寬度”h”爲大；所以，該位 -18 - 本紙張尺度適七中國國家標準（CNS ) A4規格（210X297公' ' (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 A7 A7 經濟部中央標準局員工消費合作社印製 五、發明説明（π) 疋線觸點122可以和字元線1〇8部分重疊，然而其以預定 的距離和該填塞層116b分離。 該位元線124藉由沈積例如第二導體用的鎢、鋁或鋁合 金形成在所形成結構上而形成爲連接；隨即具位元線觸點 形成且藉由光刻法將第二導體放入圖樣。 如本發明之較佳實施例，該第二絕緣層118可以放入如 圖9中填塞層116b之圖樣’且該填塞層U6b和源極連接 層116a可以用如圖1〇中將光阻劑和第二絕緣層118之步 驟，而同時放入以圖樣。 雖然沒在圖中顯示，但是如掩膜快閃記憶體具有單一問 極或是多層閘極可以接受如本發明之晶格結構之記憶體裝 置。 如上述之本發明NOR快閣記憶體晶格，該填塞層和源極 連接層利用不同的光罩蝕刻相同的導體且同時分別在該晶 格之没極區上形成以連接該汲極區至位元線；以及在該晶 格之源極區上形成以和相鄰晶格之源極區互相連接。所以 ’介於該填塞層和源極連接層之間的距離可以較該字元線 的寬度爲小，記憶體之面積也因藉由該位元線觸=和字元 線I邵分重疊而減低，然而該位元線觸點和該填塞層之間 保持預定的距離。 雖然本發明α特定之實施例爲參考而力口以詳細描述，但 這只是典型之應用。因此，可以很清楚瞭解的是對任何熟 悉此技藝的人士來説，本發明可以作成很多變化。 ’ (請先聞讀背面之注意事項再填寫本頁) 裝· 訂· -19-

Claims (1)

1. ΛΚ C8 D8 公告本 經濟部中央標隼局員工消費合作衽印製 申請專利範圍 1. 一種非揮發性ΐ己.憶體束夏」包括： 被平行地安排在預定間隔.束之.眾-多—位立線； 被平行地安排在預定間隔中之眾參專-元^暴，與該等位 多線垂直； —在一區域形成之單元晶格，‘該區域,中位元線和字 元線互相交錯；且該.軍..元.n_..具...有.二.閘._極被.彩—成^在有閘 極键^欲屋jf入的.第.二.導體犁之半導體底材上，且連接至 相肩^元Jr格的的閘極，因此而形成該字元線；一第产 f體犁之源極/汲極區.被形成在閘極反侧底材之表面上； —以第一導體形成之暮袁層，並連接至该晶格之說極 區I及經由該位元線觸點連接至位元線；以及 一以第一導體形成之源極連接層，和贫晶—格嚴：接區上 的填塞層分離，以連接在一字元線方向相鄰晶格之源極 區 ； .、其皮二皇份的-位尤專觸H該·•馮格之間教重疊。 2. 如申請專利範圍第丄項之屬探發性龙其中介 於該填塞層和位元線之亂的.絕緣不於該極連 接層和至少在一層中主隹立鼻之間的那些絕緣層。 3-如申請專利戈固第1項之非揮發性記憶體裝置，其中該 -- ...... ................................--.·*、 I r·/， 單元晶格電子加以程式化袼及抹除，而且該閘極爲漂浮 閘和控制閘之堆疊結構。 4· _申'請專利範‘園第卜項之非揮發性記憶體裝置，其中該 單矣晶格爲具有單層閘極之掩膜唯讀記憶體晶格。 5.如申請專利範園第1項之非揮發性記憶體装置，其中該閱極 I--：-----f I 裝------订----f f 線 (請先閱讀背面之注意事項再填寫本頁) 9Π-

   經濟部中央標準局員工消費合作社印製 BH . Γ. —--------—一— m六、申請專利範圍 ^..........................之寬度較介於該—填-塞屬ϋ仗无尊方叙的源極蓋抵-層之 間的_距靡爲大。 6. 如申请專利範風赶非揲發放急懷體裝置，ϋ在位元 線i向的填塞層又复度I·在隹元線友jtLii复極直接層之 寬度爲大。 7. —種製造非揮發故复隹體裝置之方绛，包括下列之步驟： •⑷形成一1己憶體晶療之τ閘極在—第一導瞍型之一 半導趙底材上，.中間並插入二.閘.極絕.緣..層； ⑻用琢閑择皇爲―光革丄藉l子体植篇‘嚴體廇之 雜質’形成該晶格第二導體型之源極/汲極區在該閘極反 倒底m每上； ⑷形成一〜第；^絕緣脣，並蝕刻回該第一絕緣層，以顯露 部分的源極/汲極區；(d)循序形成該第—和第二絕緣層在所喊的結構主； ⑷圖氣m第二絕一象層4一 |板建接n一圖樣 ，广以使栢鄰格—之相連接；，（〇形成光阻劑圖_樣,在...所形—成..'的、...結..構上，以形成一被連 接至該汲極區之填塞層.； (g) 用光阻劑聲樣和第二絕緣層作爲一蝕刻光軍，藉由 蝕刻顯_!_㊅第一導體而分別在該没極區和源板區上形 成以策一-導禮之填基層和源極"速接層:以及 (h) 移開光阻劑圖樣。 8·如申請專利範園第7項之方法，其中該步驟⑷包括下列 ·.·% 之子步驟： -21 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 、?τ ·< ☆ 經濟部中央橾隼局員工消費合作社印製 ,1 ι I B8 ------^別 、 , ' ~~— — _、......., „ —_ π、申請專利範圍 --— 依順序形成閘極絕戈層、第一電極層.m電層、 第二零極層以及濟灌'絕緣層；和 依順序㈣該第二電極層、-m Mm -電極 層’以形成該幕一和第二電韻層。 9.如申請㈣韻IX裂方f，射姆|如，更包括 下列之子步.緣： 形—農差Λ絕蓋層^灰所形成的結構上； r藉由蚀刻該.第三絕緣層在填塞層上而形成位元線觸點 ’以顯餐ϋ塞層而和該隨極作都分重疊；和 ϋϋ第二導體在所形成的結構上以及將該第二導 體放入圖樣，以形成位元:線並經由該位元線觸點和填塞 層而被連接汲極區。 1〇· 一激.性記憶體裝置之方法，包括下列之步驟： (a) 在·-第一導體型之一半導體底材上形成二急偉體 晶格之一閘極，中間插入一問極絕緣層； (b) 用該閘極作爲一光罩，藉由離子佈植第二導體擊冬 ♦質，而在該閘極蓋側.底材之表面上形成該晶格第二導 體型之源極/汲極區； (c) 形成一第一絕緣層，並蚀刻回該第一絕緣層，尽顯 露部分的源極/汲極區； (d) 循序形成該第一和第二絕緣層在所成的結構上； (e) .圖樣化將該第二絕緣i爲一.填塞.層之一圖樣，以形 成在該 >及極區上； (f) 形成一光阻劑圖樣在所形成的結構上，以形成—源 〆 ____- 22 -_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐} ίI-；-----r -裝------訂-----ΓΛ ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局貝工消費合作社印裂 88 C6 ___ D8 _ ..一 -------. 六、申請專利範圍 極連接層而使相鄰晶格'、之—源—te區？相」ί接； (g) 用光阻劑圖樣和第二絕緣層搜爲一輝刻光軍，藉由 蝕刻顯露的第一導體，而分别_在該_及4^1—和—躁極屆形成 以第一導體製成的填塞層和躁^連接層；以及 (h) 移開光阻劑圖樣。 ' 11. 如申請專利範圍第10項之方法，其中該步驟^包列 之子步驟： 依順序形成.吼.極絕...緣層第一.電極展—、共聚介電層以 及第二電極層；以及 藉依順序蚀刻第二電極層、共聚介電層以及第一電極 層而形成該第一和第二電極層之堆疊閘極。 12. 如申請寺利範圍第1分項之方法，其中货参驟⑻，更包括 、下列之子步驟： 形成第絕緣層在所形成的結構上； 農由餘刻第三絕緣層在該填塞層上尽顯露該、填塞層而 和閘極作部分重疊；以及 藉由形成第二導體在所形成的結構上以及將該第二f 鸹凰歡放入，以形成位為線並經由侔元線觸點和該填塞 層而被i%接至該汲極區。 -23- 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐〉 .I-------f 1 裝------1T------線 (請先閱讀背面之注意事項再填寫本頁)