TW391003B - Four bit pre-fetch SDRAM column select architecture - Google Patents

Four bit pre-fetch SDRAM column select architecture Download PDF

Info

Publication number
TW391003B
TW391003B TW086113950A TW86113950A TW391003B TW 391003 B TW391003 B TW 391003B TW 086113950 A TW086113950 A TW 086113950A TW 86113950 A TW86113950 A TW 86113950A TW 391003 B TW391003 B TW 391003B
Authority
TW
Taiwan
Prior art keywords
data
bit
line
array
input
Prior art date
Application number
TW086113950A
Other languages
English (en)
Inventor
Jeffrey E Koelling
Paulette Thurston
Hugh P Mcadams
Masayuki Nakamura
Original Assignee
Texas Instruments Inc
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc, Hitachi Ltd filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW391003B publication Critical patent/TW391003B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

A7 Β7 經濟部中央橾隼局貝工消費合作社印裂 五、發明説明（1 ) . 交互參考之相關專利申請案 此專利申請案與所提出美國專利申請案序[代理人編號TI-22198 及TI-23027]相關》 發明背景 發明領域 '本發明一般與半導體積體電路記憶體裝置有關且特別 的與如同步動態隨機存取記憶體裝置（SDRAM)傳送及接收 與一時鐘信號同步的字符組資料有關。 相關技術描述 DRAM用在桌上及其它電腦及需要記憶體裝置之電子機 器。使用DRAM的共同理由包括其在半導體晶片上提供最 大密度的記憶體胞元’儲存資料單位位元相對低的成本及 對其成本相對高的速度。由於先進的技術，每一代的dram 記憶艘裝置其在晶片上記憶體跑元數以4：的因素增加。更 由於最近微處理器在超過1〇〇佰萬赫（MHz)以上的頻率工 作，需要較快的DRAM來供應資料及指令給微處理器。 對較大儲存容量及較快速度的需求，DRAM己展_開同步 資料傳送並以時脈信號來控制信號••對較大儲存容量及較 快速度的需求也產生在設計電路結構及處理製造一DRAM記 憶體裝置上新的困難。 在習知DRAM記憶想裝置中，半導艘基底上接合墊發生 在一位置而資料信號之儲存發生在基底上其它空間的也置 。發生在基底上接合墊及儲存位置間相對長的資料線上傳 遞資料。此導致需要較大駆動電路資料線上大的寄生電容 本紙張尺度適用中國國家榡A ( cNS ) A4效放ί (請先閎讀背面之注$項再填寫本頁) -0«. 訂 線- 五、發明説明（2 A7 B7 經濟部中央標準局員工消費合作社印裝 寄生電容及所造顧Μ㈣置的高功率阻礙了 一經濟 裝置在100ΜΗΖ或更高的頻率工作。 資料也需要以-種或兩種不同的模.式於同步酬裝置 寫入或讀取.在連績模式’資料如同其序列位址以同-順 序發生。在交又模式，資料某财賴ϋ的順序發生 …同步D_裝置的制可由管線操作或預讀取式來達成 ，任-方法巾’均顏作準備來達成賴及交叉資料模式 的操作。 發明概述 依據本舞明專利申請項目，一記憶想裝置以一種四位 7G預讀取的組織來構建及配置^記憶艘裝置的電路提供陣 列配置及行切換位址產生以改變字符組讀取長度及模式， 無論其為連續或交叉的。 記憶體裝置包括在基底上多個資料位元接合墊將資料 由此裝置傳入或送出，每一資料位元信號有一資料位元接 合墊且此裝置一次傳送多個資料位元信號。一個字元線位 址產生器接收一組每一列位址的列位址信號且產生字元線 選擇信號。一行選擇信號產生器接收一組每一行位址的行 位址信號且產生行選擇信號。記憶體胞元陣列配置在字元 線和位元線交錯點。多個記憶體胞元接收選擇的字元線信 號並連接所儲存的資料信號至位元線。 感測放大器接收來自位元線的信號並放大資料信號。 感測放大器選擇電路接收行選擇信號並對每一資料位元接 合墊由感測放大器至次-I/O線傳遞某一數量，諸如4，放 (^^一^讀背面之注事項再填寫本頁) -^ΓΊ 、Tr 'V» -- -4 - 本紙張尺度適用中國國家標準（CNS ) Μ規格（2IOX297公釐） A7 A7 經濟部中央標準局貝工消費合作社印聚 B7 五、發明説明（3 ) i 、 大的資料信號。中放大器由次-I/O線傳遞資料信號至中間 -1/〇線。每一資料位元接合墊有某一數量的中間_1/〇線。 主放大器接收由中間-I/O線來的資料信’號且主放大器傳遞 資料-信號至總艘‘I/O線。每一資料位元接合塾有某一數量 的主放大器。資_電路由總體I/O線傳遞資料信號至相關 資料位元接合墊。 一種記憶體裝置資料位元接合墊及記憶體儲存胞元間 資料位元信號傳送的方法包括對應用在記憶體裝置一齟列 位元信號的響應，將儲存在多個記憶體胞元的資料位元信 號連接至位元線。此方法亦包括對應用在記憶體裝置一組 行位址信號的響應，將位元線上某—數量的資料位元信號 、傳遞至記憶體裝置上的1/〇線。此方法也包括以一時間控 制的順序傳遞某-數量的資料位元信號至―資料位元接合 墊β S己憶體裝置接收列位址信號及行位址信號且包括在一 半導體基底上形成的記憶體胞元陣列。記憶艘胞元發生在 每一陣列的字元線和位元線、的交又點且陣列以行的陣列互 相平行延伸配置且更以-對鄰近的行配置eY_選擇產生器 電路出現在阵列的每一行。每一 γ、選擇產生器電路具有延 伸橫跨其相對陣列行的Υ-選擇引線，並且為每-组接收到 —的行位址信號在Υ-選擇引線上產生某-數量的γ_選擇信號 。四個主要I/O線沿著陣列的每一，，行對"延伸且超越過每 二對。在陣列的每-行的兩逄有一主要的1/0線及在 •每一行對中間的陣列間有兩個主要的1/0線。連接到資 ---------5- t紙張尺度適用t國固家棣準（CNS〉A4胁（2】〇χ297公着·y—-- (請先閲讀背面之注意事項再填寫本頁) 訂 • -I— al^v 經濟部中央橾準局貝工消費合作社印裝 A7 B7 五、發明説明（4 ) 料線的主要的I/O線由每一陣列延伸，將資料信號傳出或 傳入陣列。 半導體基底上具有接合墊》由記憶、體裝置接收到或送 出的資料字元的每一位元有一接合墊。資料電路連接主要 的I/O線到資料接合墊上。資料電路連接四"行對"相關的 主要I/O線至一接合塾上》 在所揭示的實施例中，陣列的每一"行對，，包括以寬度 為兩個陣列及高度為八個陣列配置的多個陣列β γ_選擇 產生器電路配置在每一"行對"的一端點。共有128個Υ-選 擇引線延伸過每一"行對··》 圖例簡述 （ 圖1為一記憶體裝置之透視圖包括本發明之一封裝半 導體積體電路； ' 圖2為如圖1記憶體裝置之功能方塊圖； 圖3為本發明半導體體積體電路或晶片之一理想化平 面視圖； 圖4為如圖3記憶體胞元陣列之理想化方塊圖； 圖5為如圖4之一矩陣（MAT)記憶體胞元理想化方塊圖 , 圖6為如圖5之一個次矩陣記憶體胞元之理想化方塊圖 t 圖7為如圖6之一個次次矩陣記憶體胞元之一理想化方 塊圖， 圓8為如圖7之四條次字元線之一理想化線圖。 • 6 - ___ 本紙張尺度適用中國國家樣準（CNS ) A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（5 ) ' --- 圏9為表示信號連接到圖1記憶艘裝置每-針狀接的針 狀接點號數及頭字語； 圈10為一顯示四個記憶體胞元庫之.方塊圖將資料位 70指定給在儲存艘中的記憶體胞元組及晶片上接合塾之相 關位置； 圖11為一方塊圖顯示將資料信號指定給接合墊及晶片 上相對應資料信號導線； 圖12為一方塊圖顯示選擇行的配置，MI〇或整體輸入/ 輸出線及在LL象限，儲存體B〇之記憶體胞元陣列； 、圖13為圓12之部分資料線及記憶體陣列之一放大方塊 圖， 圖14為一晶片上所使用之感測放大器或放大器的說明 1SI · 圏， 圖15為一晶片上所使用之中間放大器或放大器電路說 明圖； 圖16為一晶片上所使用之主放大器或放大器電路說明 ISI · 圓， 圖17(包括17A、17B)為在四個主放大器及一資料接合 墊之間的資料電路方塊及說明圖； 圖18表示操作一同步DRAM之標準控制位元圖； 圖19表示字符組2-位元資料之標準資料序列圖； 圖20表示字符組4-位元資料之標準資料序列圖； 圓21表示字符組8-位元資料之標準資料序列圈； 圓22(a)至（KK)為時序圖顯示在15〇MHz(佰萬赫茲）將 ______-7-___ 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐）
舞 H I--------Λ(^— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印聚
* 經濟部中央揉準局貝工消費合作社印製 一8-位元字符組資料寫入晶片之信號；以及 圖23(a)至（KK)為時序圏顯示在謂Hz(佰萬赫兹）將 一 位元字符組資料由晶片上讀出之信號。 詳細說明 在圈1中，記憶體裝置100包括一封裝102在内的半導 體積體電路。金屬導線1〇4由封装1〇2的邊緣1〇6及1〇8延伸 。此導線104在所包含的積體電路或晶片上傳導電器信號 及電源供應《圓點110表示沿著封裝1〇2的邊緣1〇8各別導 線112及114間存在額外多個的導線。導線的數目及其所在 的位置是由晶片的組織及資料的配置及工業標準來決定的 。封裝102在晶片内的材料為所需求的多樹脂材料。以下 .蓬116用來識別記憶體裝置頂端的方向。 圖2中’記憶趙袭置1〇〇提供四個記憶體胞元陣列儲存 艘BO、Bl、B2及B3來儲存資料信號。資料信號在儲存體和 以導線202表示之32條資料導線叫〇_叫31内部導線，一pQ 緩衝器204及32條各別導線2〇6間傳輸。在此配置中32個資 料信號在導線206上同時平行傳送。 儲存在4個儲存體的資料信號為兩個時鐘信號，幾個 控制信號及時分多工行及列位址信號存取。在導線208上 的時鐘信號CLK及在導線210上的時鐘啟動信號CKE通過AND 區塊212經由導線214到達控制區塊216 » —在導線218上低 位準活化晶片選擇信號接到控制區塊216。在4條導 線220上之DQM0-DQM3輸出啟動位元组信號亦連接到控制區 塊216上。分別出現在導線222、224及226上的1^_、€人$_ _ -8- 本紙張;ί度逋用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 線、 經濟部中央標準局工消费合作社印製 A7 _ , _ B7 五、發明説明（7 ) 及信號連接到控制區塊216上。出現在導線228上的14個 位址信號AO-All、BAO及BA1也連接至控制區塊216上。控 制區塊216經由導線232存取在陣列儲存艎BO、Bl、B2及B3 上的資料信號。 記憶體裝置100因此為一同步動態隨機存取記憶體組 成每一資料字元為32位元的2, 097,152字元的四個儲存體 β記憶體裝置100的總容量為268, 435, 456資料位元，一般 稱為256Μ(百萬位元）SDRAM裝置，與JEDEC的同步DRAM標準 相容。 在圖3中’半導體積體電路300包含在記憶體裝置1〇〇 的封裝102中包括配置在4x4的陣列中的16個記憶體胞元的 陣列302-332。儲存體別、Bl、B2及B3延伸至半導體積體 電路300的長度。儲存體B0因此包括陣列302、304、306及 308。儲存體B1因此包括陣列310、312、314及316。儲存 體B2因此包括陣列318、320、322及324 »儲存體B3因此包 括陣列326、328、330及332。延伸至晶片300寬度的降列 指定為LL、LR、RL及RR象限作為識別以表示左邊（Left)或 右邊（Right)的位置。因此單一陣列302可識別為儲存艘別 在LL的象限。 晶片300也具有以框格334及336表示的接合墊沿著晶 片的中央轴延伸。導線104經由接合線連接到這些接合塾 以在晶片上傳送電氣信號並供應電源給晶片。在此僅顯示 晶片300兩端的三個接合墊，晶片上還其它的接合塾供傳 送需要的信號並提供額外的測試點〃此額外的接合塾由接 --- -9-____ 本紙财s目家鮮（CNS ) A4规格（210X297公釐) I---------Λν. (諳先閲讀背面之注意事項再填寫本頁) -訂 -線 A7 B7 五、發明説明（8) 點334及336延伸以圓點表示。 週邊電路338如所需的出現在中央區域沿著晶片3〇〇的 中央軸延伸》在記億體胞元陣列302-332之間，行解碼器 電路諸如行解碼器電路340在儲存體別及w間及拟及33間 沿著晶片的長度延伸。跨越晶片的寬度，列解碼器342在 象限LL和LR間及RL和RR間延伸。 週邊電路也可在晶片300的任何希望的位置β例如， 資料電路340及342，它們將接合墊及記憶體胞元陣列間的 資料信號電氣上的耦合’實際上存在於接合墊和記憶體胞 元陣列之間。 儲存體位址ΒΑ0及ΒΑ1用來選擇四個儲存體β〇、β1、Β2 及Β3之一。此兩個儲存體位址信號用作邡以从的列及行位 址信號。 經濟部中央揉準局貝工消费合作社印製 (請先閲讀背面之注$項再填寫本頁) 在圖4中，陣列302包括8個矩陣或陣列JJAT0-MAT7記憶 體胞元。302-332中的每一陣列安排成一類似的形式使得 描述一陣列302即代表描述所有陣列3〇2_332陣列。陣列302 的矩陣ΜΑΤ0-ΜΑΤ7配置於同一方向胡圊3所示。列或字元線 朝箭頭400所示的方向延伸且其行或位元線朝著箭頭4〇2所 示的方向配置。當所有的ΜΑΤ0-ΜΑΤ7以同樣的方式安排後 對ΜΑΤ0 404的描述即代表為所有其它在陣列3〇2中的陣列 及其它在晶片300上降列的描述。 將列位址All、A10及A9解碼以產生列因素信號以選擇 如圖4中的矩陣（MAT)。 在圖5中，ΜΑΤ0 404包括8個次陣列次ΜΑΤ0-次MAT7及 ---------10-本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公着} 經濟部中央標準局貝工消费合作社印«. A7 _. _B7 五、發明説明（9) _ " 一區域500包含8個冗餘次字元線。次陣列次MATO-次MAT7 安排成與MAT 404相同方向而其字元線朝其長度延伸。MAT 404包含512次字元線平均的在次陣列次MATO-次MAT7間分 配且在區域500有一額外的8個冗餘次字元線。此冗餘次字 元線可如所希望經由陣列、次陣列及次次陣列分配。區域 500描述本實施例中所使用冗餘字元線之位置。對次mato 502的描述即為所有其它次MAT在晶片300上的代表。 列位址信號A8、A7及A6被用來產生如圖5中之次矩陣 的列因數信號。 在圖6中，次ΜΑΤ0 502包括8個次次降列或列主要字元 線區塊以RMWLB0-RMWLB7。每一次次陣列諸如RMWLB0 602 包含8個次字元線。同樣的對次次陣列之一的說明即代表 對所有在晶片300上所有次次陣列的描述》 列位址信號A5、A4及A3被用來產生列因數信號以選擇 如圈6中之列主字元線區塊或次次陣列。 在圖7中，次次陣列602包括兩個次字元線解碼器選擇 區域700及702每一區域有四個次字元線在長度方向延伸。 列位址信號A2用來產生列因數信號以選擇次字元線解碼器 選擇區域。 在圏8中，次字元線解碼器選擇區域700包括四個次字 元線邊編號0、1、2及3。列位址信號Α1及Α0用來產生列因 數信號以在此四個次字元線間選擇。 圖4至圖8所描述本實施例在基底300上列或字元線特 別的配置 - ------------- ** 11 _____ 本紙張纽Α财U@家S準（CNS ) Α4^ ΰίοχ 297公釐） "' (請先閲讀背面之注意事項再填寫本頁) 訂 線 A7 B7 五、發明説明（id 在圊9中，一理想化記憶體裝置100的表示法以所有編 號的導線104及依據JEDEC標準之頭字語名稱來說明封裝 102。下表1提供這些信號一般名稱的頭字語。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 ___r 12--- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） A7 A7 經濟部中央標準局員工消費合作社印褽 B7 五、發明説明（11) 表1 頭字語 一般名稱 AO - All 位址輸入 AO - All 列位址 AO - A8 行位址 A10/AP 自動百分比選擇 BAO, BA1 儲存體選擇 CAS_ 行位址選通信號 1 CKE 時鐘啟動 CLK 系統時鐘 CS_ 晶片選擇 DQO - DQ31 SDRAM資料輸入/輸出 DQMO - DQM31 資料/輸出啟動位元0-3 NC 無外部連接 RAS_ 列位址選通信號 VDD 電源供應（典型3. 3伏特） VDDQ 電源供應輸出驅動器（典型3. 3伏特） VREF HSTL/SSTL參考電壓 VSS 接地 VSSQ 輸出驅動器的接地 W_ 寫入啟動 (請先閲讀背面之注意事項再填寫本頁) ^01. 訂 線 _-13- 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 經濟部中央標準局負工消費合作社印製 Μ ~—— -..---____ 五、發明説明（12) 在圖10中’晶片300將儲存體別、B1、Β2及Β3沿著相對的 行或位元線區間分割’諸如在儲存體別之象限LL的左半部 區間1002、1004、1006及1008。所有記憶體胞元陣列的儲 存體別、Bl、B2及B3，其LL、LR、RL及RR象限的左半部及 右半部沿著這些位元線區間被分割成相同的區間。在儲存 體B0的陣列LL中DQ0、DQ15、DQ1、DQ14、DQ2、DQ13、DQ3 及DQ12的表示法通常僅顯示儲存在晶片300上陣列的這些 資料位元的相對位置。 在儲存體B1中’被強調的區域1〇1〇，延伸儲存體別的 長度，代表同時被活化之所有個別的字元線作為對接收到 一組列位址信號的響應。因此，一個位址活化儲存體扪中 所有的陣列 1017、1018、1020、1022、1024、1026、1028 及1030相同個別的的字元線。同樣的，一列位址將活化错 存體B0、2或3中所有個別的字元線。 通過晶片300的中心’區域1012代表資料位元DQ0-DQ15 的接合墊334。區域1014代表資料位元DQ16-DQ31的接合墊 336。區域1016代表位址信號、時鐘信號及控制信號的接 合墊336。作為說明的目的，區域1012、1014及1016提供 資料、位址、時鐘及控制信號接合墊一理想化的表示法。 下列表2將接合墊代號及它所傳送信號的頭字語及其連接 之導線104間相關聯。其中協助製造裝置的接合墊數較導 線為多。 ___-14- 本紙張尺度適用中國國家揉準（CNS )A4规格（210X297公釐） ----------------tT------線、 (請先閲讀背面之注f項再填寫本頁) 五、發明説明（ΐί A7 B7 經濟部中央標準局員工消費合作社印製 表2 接合墊 導線 代號 頭字語 代號 1 Vsub VSS 2 VSS VSS 3 VDD VDD 4 VDDref VDD 5 VSSref VSS 88 6 VDDreg VDD 7 VSS VSS 8 DQ24 46 9 DQ23 43 10 VSSQ VSS 11 VDDQ VDD 12 DQ25 48 13 DQ22 41 14 VSSsa VSS 15 VDDsa VDD 16 DQ26 49 17 DQ21 40 18 VDDQ VDD 19 VSSQ VSS 20 DQ27 51 21 DQ20 38 -15- 本紙張尺度適用中國國家揉準（CNS ) Α4规格（210X297公釐） ----------------,訂------声；J (請先聞讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（β 經濟部中央橾準局員工消費合作杜印製 22 VSS VSS 23 VDDp VDD 24 DQ28 52 25 DQ19 37 26 VSSQ VSS 27 VDDQ VDD 28 DQ29 54 29 DQ18 35 30 DQ30 55 31 DQ17 34 32 VDDQ VDD 33 VSSQ VSS 34 DQ31 57 35 DQ16 32 36 VSSsa VSS 37 VDDsa VSS 38 DQM3 VDD 39 DQM2 31 40 VSSsa VSS 41 VDDsa VDD 42 A6 60 43 A5 29 44 A7 61 45 A4 28 -16- ----------C — (請先閲讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家梂準（CNS ) Α4規格（210X297公釐） A7 B7 五、發明説明（15) 經濟部中央標隼局員工消費合作社印製
46 VSSin VSS 47 VDDin VDD 48 VSSp VSS、 49 VDDp VDD 50 A2 62 51 A3 27 52 A9 63 53 VSSsa VSS 54 VDDsa VDD 55 A2 26 56 All 64 57 A1 25 58 BAO 67 59 AO 24 60 BA1 21 61 A10/AP 22 62 NC 72 63 VSSsa VSS 64 VDDsa VDD 65 CS 20 66 VREF 71 67 RE 16 68 Vddp VDD 69 VSSp VSS 17 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210X297公釐） 請 先 閲 讀 背 面 I 項 再 ά· 窝 本 頁 訂 線 A7 B7 五、發明説明（16) 經濟部中央標準局員工消費合作社印製 70 VSSin VSS 71 VDDin VDD 72 CKE 68 73 CE 20 74 CLK 69 75 W 17 76 VSSsa VSS 77 VDDsa VDD 78 DQM1 75 79 DQMO 14 80 VSSsa VSS 81 VDDsa VDD 82 DQ8 76 83 DQ7 13 84 VDDQ VDD 85 VSSQ VSS 86 DQ9 78 87 DQ6 11 88 DqlO 79 89 DQ5 10 90 VSSQ VSS 91 VDDQ VDD 92 DQ11 81 93 DQ4 8 -18- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 綵、 五、發明説明（17 ) A7 B7 經濟部中央標準局員工消費合作社印製
94 VSSp VSS 95 VDDp VDD 96 DQ12 82 97 DQ3 7 98 VDDQ VDD 99 VSSQ VSS 100 DQ13 84 101 DQ2 5 102 VDD VDD 103 VSSsa VSS 104 DQ14 85 105 DQ1 4 106 VSSQ VSS 107 VDDQ VDD 108 DQ15 87 109 DQO 2 110 VSSreq VSS 111 VDDreq VDD 112 VDDref VDD 113 VSSref VSS 114 VDD 1 VDD 115 VSS 88 116 Vsub VSS (請先閲讀背面之注意事項再填寫本頁)
、1T 圖10中所敘述的一個重要的情況為在每一儲存體B0、B1 __ 本紙法尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（18 ) 經濟部中央樣準局貝工消费合作社印装 、B2及B3之同-相關位置中每-資料字元的資料位元的儲 存。因此資料位元DQO、DQ15、DQ1及DQU儲存於每一儲存 體B0、B1、B2及B3之LL象限的左半部。，同樣的方式資料位 元DQ22、DQ25、DQ23及DQ24储存於每一儲存艘別、gi、B2 及B3之RR象限的右半部的相同區間。注意資料位元不 僅赌存在區間1002 ’資料位元DQ15不僅儲存在區間1004， 資料位元DQ1不僅儲存在區間1〇〇6，及資料位元DQ14不僅 儲存在區間1008。現在即將描述儲存這些資料位元正確的 位置。 象限LL的右半部1018包含資料位元DQ2、DQ3、DQ13 及DQ12。象限LR的左半部1020包含資料位元dq4、dqh、j)Q5 及DQ10。象限LR的右半部1022儲存資料位元DQ6、DQ9、DQ7 及DQ8。象限RL的左半部1024儲存資料位元DQ16、DQ31、DQ17 及DQ30。象限RL的右半部1026儲存資料位元DQ18、DQ29、 DQ19及DQ28。象限RR的左半部1028儲存資料位元DQ20、DQ27 、DQ21及DQ26。象限RR的右半部1030儲存資料位元DQ22、 DQ25、DQ23及DQ24。 在圖11令，每一在儲存體別、B1、B2及B3的象限LL 、LR、RL及RR提供8個資料位元輸出導線，DQx，其中"X” 以字母a、b、c、d、e、f ' g及h識別°這些賦予字母的資 料輸出導線連接到編號的資料位元個別的接合墊。例如， 在象限LLt，資料導線a連接到位元編號0接合墊，資料導 線b連接到位元編號15接合墊，資料導線c連接到位元編號 1接合墊，資料導線d連接到位元編號14接合墊，資料導線 20 本紙張尺度適用中國國家標承（CNS ) Α4規格（210X297公釐） 請 先 閲 之 注
I 訂 經濟部中央標準局貝工消费合作社印裝 A7 B7 五、發明説明（19 ) e連接到位元編號2接合塾，資料導線f連接到位元編號13 接合塾，資料導線g連接到位元編號3接合塾，資料導線h 連接到位元編號12接合墊。 以同樣的方式’其它象限賦予字母的導線與剩下 的資料位元編號接合整連接。注意此由象限賦予字母資料 導線的連接與個別位元編號接合墊實質上排成一列。此排 列實質上縮減了資料導線必須由計憶艘胞元陣列延伸至接 合塾的長度或距離。因此任何一接合塾上所接收到的資料 信號儲存在陣列上通常由接合墊延伸跨越晶片3〇〇的寬度 。資料信號僅最小的橫越晶片的長度。 以更為正式的說法，在基底上的接合墊沿著晶片3〇〇的 長度在裝置間傳送資料信號且接合塾以某種次序傳送資料 is號《記憶艘胞元陣列在基底上形成並在記憶體胞元的區 間及組合間延伸橫越基底的寬度》每一記憶體胞元組儲存 由一組結合墊所傳送的資料信號且這些記憶體胞元組以固 定的次序配置在基底上，該次序實質上與接合墊傳送資料 信號的次序相同。 在圖12中，儲存體別的象限LL包含128個記憶體胞元的 陣列，諸如陣列1201，以8個列及16個行的矩陣的陣列配 置。沿著8個列的陣列的右邊存在一主字元線解碼器挪^及 在陣列個別行的底部存在16個行解碼器諸如行解喝器1202 β次字元解碼器SWD諸如次字元解碼器12〇4存在於陣列的 行之間以在箭頭1206的方向產生字元線解碼信號。位元線 在箭頭1208的方向通過每一個陣列。 (請先閲讀背面之注^^項再填寫本頁) 訂
A7 B7 五、發明説明（20 ) 將陣列的行，諸如"行對"1210，配置成對，諸如"行對 "1212、1214、1216、1218、1220、1222、1224及 1226。，， 行對"1212、1214、1216及1218组成象限LL的左半部而" 行對"1220、1222、1224及1226組成象限LL的右半部》每 一"行對"儲存於圖11中以四個字母資料位元標示的資料位 元。每一”行對"1212、1214 ' 1216及1218儲存資料位元a ' b、c及d的資料信號。”行對"1220、1222、1224及1226 儲存資料位元e、f、g及h的資料信號。 對每一"行對"，諸如"行對"1212，四條主輸入/輸出線 ，諸如主輸入/輸出線1230、1232 ' 1234及1236沿著阵列 的行延伸並在行解碼電路下合併》這些主輪入/輸出線連 接到主放大器1240 〇對陣列的每一"行對"，主輸入/輸出 線為個別賦予字母的資料位元連接到主放大器。因此，就 ”行對”1212而言，主輸入/輸出線1230連接到主放大器 MAO-a，主輪入/輸出線1232連接到主放大器MAO-b，主 輸入/輸出線1234連接到主放大器MAO-c，主輸入/輸出線 1236連接到主放大器MAO-d。 經濟部中央樣率局貝工消費合作社印装 C請先閲讀背面之注f項再填寫本頁) 就"行對”1214而言，第一主輸入/輸出線連接到主放大 器MAl-a，第二主輸入/輸出線連接到主放大器MAl-b， 第三主輪入/輸出線連接到主放大器MAl-c，及第四主輸 入/輸出線連接到主放大器MAl-d。同樣的’四個主輸入/ 輸出線由”行對"1216 延伸連接到主放大器MA2-a至MA2-d，及四個主輸入/輸 出線由"行對"1218延伸連接到主放大器MA3-a至MA3-d。 -22- ___ 本紙張尺度適用中國國家橾準（CNS > A4规格（2丨〇、〆297公釐） 經濟部中央標準局貝工消費合作杜印製 A7 -----------B7 _ 五、發明説明（21 ) 同樣的連接發生於主輸入/輸出線由列1220至1226延伸 到它們個別的放大器。 ”行對"1212、1214、1216及1218的主放大器輸出連接 到資料定序器1242上。"行對"1220 ' 1222、1224及1226的 主放大器輪出連接到資料定序器1244上。資料定序器1242 的輪出由四個資料位元線DQa、DQb、DQc及DQd組成。 資料定序器1244的輸出由四個資料位元線DQe、DQf、DQg 及DQh組成。 資料定序器1242及1244包括部分的資料電路340或342 ’見圖3»在資料定序器1242及1244内的連接線功能上顯 示資料訊號由主放大器到四組個別資料位元線之一的選擇 。此將於下列之一個圖中詳細描述。 圓12敘述主輸入/輸出線沿著儲存體bo象限LL的"行對 "延伸。圖12描述的主輪入/輸出線也沿著儲存體B1象限LL 的"行對"延伸至位置靠近資料電路340的主放大器，該資 料電路接近於晶片300上的接合墊。其它及類似的主輸入/ 輸出線沿著儲存艘B0及B1所有象限的"行對"至其它的主 放大器上。同樣的方式，其它的主輸入/輸出線沿著儲存 體B2及B3的記憶體陣列的"行對”延伸》 在區域1250 ’圖12提供由每一"行對”的四組主輪入/輪 出線所傳送具字母資料位元一功能上的指示》因此在，，行 對"1212、1214、1216及1218的最左之主輪入/輸出線經由 主放大器MAO-a、MAl-a、MA2-a及MA3-a傳送出現在導 線DQa的資料位元。同樣的，兩個中央主輸入/輪出線傳 ____ ______ -23- 本紙張尺度適用中國國家揉準（CNS > A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央梯準局貝工消費合作社印製 A7 ._ B7__ 五、發明説明（22 ) 送現在個別導線DQb、DQc的資料位元。 在”行對”1220、1222、1224及1226的最左之主輪入/輸 出線經由其個別的主放大器傳送出現在導線DQe的資料位 元。在”行對"1220、1222、1224及1226的最右之主輪入/ 輸出線經由其個別的主放大器傳送出現在導線DQh的資料 位元。同樣的，兩個中央主輸入/輸出線傳送現在個別導 線DQf、DQg的資料位元。 此種架構及配置提供對每一資料線DQa-DQh的四資料 位元一次對行預先讀取的選擇》資料定序器1242及1244對 它們的輸出提供資料位元排序後的表示。因此為應用在晶 片300上的每一行位址及所產生相關字元線信號組發生一 個四位元預行讀取的資料位元。 一對行的行解碼器，諸如1202及1252，產生一活化的 Y-選擇線，以Y-選擇線1254來表示，延伸過跨越該一對行 的記憶體胞元陣列。感測放大器出現在記憶艎胞元陣列間 之感測放大器區域1256 » 以此四個位元預讀的策略，記憶體裝置1〇〇可提供一8 位元字符組8個位元的資料給每一個位址。一8位元字符組 包括兩個記憶體週期。每一個記憶體週期包括每一資料輸 入/輸出一預讀4位元的資料且每一個記憶體週期發生於四 個時鐘週期。4位元的一字符組在四個時鐘週期的一記憶 艘週期動作》2位元的一字符組在一記憶體週期動作存取4 資料位元但僅使用兩個時鐘週期來輸出資料。一個一位元 的輸出包括一記憶體週期及一時鐘週期。 —— — ----- 24 - 本紙張纽適用巾賴家揉率（CNS) A4^ (21Gx297公兼） (請先聞讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明（23 ) " 在圖13中，"行對"1212由記憶體包胞元陣列1210及1300 組成’每一包含的記憶體胞元位於字元線和位元線交叉點 上。陣列1210包含位元線，諸如4條位元線1302以交錯配 置方式沿著相互間的邊延伸》2條位元線由感測放大陣列 1304及特別的感測放大器陣列1305延伸且2條位元線由感 測放大器陣列1306及特別的感測放大器陣列13〇7延伸》每 一感測放大器陣列1304及1306及其它感測放大器陣列包含 128個感測放大器’諸如感測放大器陣列1305及1307，配 置成共有交錯感測放大器的架構《感測放大器1308及1310 連接到相同的位元線延伸跨越陣列1300。 在陣列1300申’四條次字元線1312延伸跨越陣列成一 穿插的配置。兩條次字元線由次解碼器陣列1314延伸而其 它兩條字元線由次解碼器陣列1316延伸。次解碼器陣列 1314及1316包含256個次解碼器在次字元線上產生活化選 擇信號。以同樣的方式次解碼器陣列1316及1318在次字元 線上產生活化選擇信號延伸跨越陣列1210。 行解碼器電路1252及1320每一在64 Y-選擇電路 ysel0-ysell27及一冗餘Y-選擇電路ryselO產生65個Y-選 擇信號β Y-選擇信號發生在諸如Y-選擇線1254的線上，分 別延伸跨越陣列1210及1300且持績延伸跨越整個記憶體胞 元陣列的全部的行。A8-A0的行位址信號用來產生活化的 選擇信號ysel0-ysell27。每次僅有一個由行解碼器電路 1252及1320產生的Y-選擇信號被活化 行解碼器電路1252及1320接收由外部加到晶片300上 __-25- _ 本紙張尺度逍用中國國家標準（CNS ) A4規格（210X297公釐） J----------— (請先閲讀背面之注意事項再填寫本頁) 、?τ 經濟部中央橾準局貝工消費合作社印製 A7 B7五、發明説明（24 ) ~ 的行位址信號所解竭的行因數信號，圓中未顯示出。γ-選 擇電路為配對的且將行因數信號加到行選擇電路供給記憶 艘裝置在兩個連續的記憶艘週期操作。一個接收到的行位 址解碼成-初始行因數信號組。行因數信號在第—記德艘 週期選擇配對的Y-選擇電路之一且僅簡單的將行因數信號 反相選擇另-配對的Y-選擇電路。此配置促使以一個八位 元字符組由記憶體裝置讀取資料，在兩個連續的記憶體週 期每次存取4位元的資料。 例如一行位址通常可解碼成行因數信號在一第一記憶 體週期選擇Y選擇電路yselO。在一第二記憶體週期行因數 信號為反相的且選取選擇電路ysell ^對字符組長度為！、 2、3及4位元的資料’僅需要一個記憶體週期來存取位址 資料使得不需發生第二記憶體週期。 每一Y選擇信號線由行解碼器1252延伸由陣列1210選 取四個資料信號》每一Y選擇信號線由行解碼器1320延伸 由陣列1300選取四個資料信號。此選擇經由位於感測放大 器陣列之感測放大器中的電路發生。此四個資料信號由感 測放大器陣列1304、1306、1308及1310中之感測放大器解 碼出現在次輸入/輸出SIO(O)、SI0(1)、SI0(2)及SI0(3) 。出現在次輸入/輸出線SIO(O)的資料信號連接到中間放 大器1324 »同樣的方式次輸入/輸出線SI0(1)連接到中間 放大器1326。次輸入/輸出線SI〇(2)連接到中間放大器 1328及次輸入/輸出線SI0(3)連接到中間放大器1330 °通 過感測放大器陣列1304、1306、1308及1310的次輸入/輸 -26-_ ___ (請先聞讀背面之注$項再填寫本頁) .0.. 訂 -線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央樣準局貝工消費合作衽印製 A7 B7 五、發明説明（25 ) 出線通常在平行於字元線1312的方向。 中間放大器1324連接次輸入/輸出線Sl〇(〇)至主輸入/ 輸出線MIO(0)1230。中間放大器1326連接次输入/輪出線 SIO(l)至主輸入/輸出線ΜΙΟ(1)1232。_間放大器丨328連 接次輸入/輸出線SI0(2)至主輸入/輪出線MI0(2)1234。中 間放大器1330連接次輸入/輸出線SI0(3)至主輸入/輸出線 MIO(3)1236。此外，來自另一陣列（未敘述）的另一次輸入 /輸出線1332至陣列1300右部連接到另一中間放大器1334 。中間放大器1334反過來接至陣列的下一對行的主輸入/ 輸出線MIO(0)1336 » 兩個記憶體胞元陣列1210及1300包括圖12中所敘述記 憶體胞元陣列1212的"行對"中的兩底部陣列。每一行中有 8個陣列。陣列1340在陣列1210之上且位元線1342在該降 列中延伸。陣列1344存在於陣列1300之上。分離的次輸入 /輸出線遍佈在感測放大器陣列介於每一行的記憶艘胞元 陣列間。此四個主輪入/輪出線延伸儲存體B〇中"行對"的 長度且延伸儲存艘B1中個別的"行對”以叙合至此兩個儲存 想此兩個"行對"中所有的次輸入/輪出線。此配置提供短 的次輸入/輸出線以減少發生在這些線上的寄生電容。 ”行對"1212的配置與所有其它在晶片3〇〇上的"行對••相 同，因此對其中之一的描述可代表對所有的描述。主輸入 /輸出線為賦予字母的資料位元傳送a、b、如圖12所 示。主輸入/輸出線MIO(0)1230為資料位元a傳送資料信號 。主輸入/輪出線MI0(1)1232為資料位元匕傳送資料化號。 _ _ -27- 冬紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（26 ) 經濟部中央梂準局貝工消费合作社印装 主輸入/輸出線MI0(2)1234為資料位元c傳送資料信號β主 輸入/輸出線ΜΙ0(3)1236為資料位元d傳送資料信號。資料 位元a、b、c及d因此以一次序餘存於珠列的"行對"中。 在圖14中’感測放大器電路1400包括晶片3〇〇上所使 用的感測放大器電路。記憶想胞元1402連接至位元線下 BLD 1404。記憶艘胞元1406連接至位元線桿下blbD 1408 。同樣的’記憶體胞元1410連接至位元線上blu 1412» 記憶艘胞元1414連接至位元線桿上BLBU 1416 *在線1418 上的信號SHRD經由一對導通電晶體1424耦合位元線下 BLD 1404及位元線下BLBD 1408至它們相關的次位元線 1420及1422。以同樣的方式’在導線1426上的信號SHRU 經由一對導通電晶體1428耦合位元線上BLU 1412及位元 線桿上BLBU 1416至次位元線1420及1422。 一等化電路1430連接橫跨次位元線SBL 1420及次位元 線桿SBLB 1422與導線1432上的信號VBLR及導線1434上的 信號SBLEQ連接以在希望的時間等化兩條次位元線上的電 壓。一由交叉耦合之P-電晶體1436 ' 1438及N-電晶體1440 、1442組成的感測放大器連接到SBL 1420及次位元線桿 SBLB 1422。此兩個P-電晶體1436、1438也連接到導線H44 的信號SDP及導線1446的信號VDDA。此兩個N-電晶醴1440 、1442連接到導線1448的信號SDN上。 次位元線SBL 1420經由電晶體1452連接到次輸入/輸 出線1450及次位元線桿SBLB 1422經由電晶體1456連接到 次輸入/輸出線桿SI0B 1454。在導線1458上的行Y選擇信 -28- 本纸張尺度適用中國國家揉準（CNS > A4規格（210X297公釐） 請 先 閲 之 注 2 |C^ 訂 經濟部中央標準局貝工消費合作社印製 A7 B7____五、發明説明（27 ) 號CYS控制位元線的連接到次輸入/輸出線。 在圖15中，中間放大器1500連接或耦合次輸入/輸出 線1450及1454到主輸入/輸出線1502及1504。一次位元線 等化導線1506上的信號SBLEQ控制一等化電路1508以等化 在次輪入/輸出線1450及1454上的電壓。在導線1510之輸 入/輸出等化桿信號IOEQB控制一連接在次輸入/輸出線 1450及1454間的一輸入/輸出等化電路1512。 一在導線1514上之輸入/輸出讀取啟動信號IORE控制 電晶體對1516及1518 »電晶體對1516及1518經由導線1520 及1522耦合在次輸入/輸出線SIO 1450及1454上的邏輯位 準至主輸入/輸出線1502及1504。在導線1524上的信號輸 入/輸出寫入啟動IOWE控制一對導通電晶體1526及1528以 在一資料寫入記憶體胞元期間直接由主輸入/輪出線1502 及1504驅動次輸入/輸出線1450及1454。將資料經電晶體 對1516及1518由記憶體胞元讀出至主輸入/輸出線。 在圖16令，主放大器1600電氣的耦合主輸入/輸出線 1502及1504至一個整體輸入/輸出線1602。當由記憶體胞 元讀出資料，資料路徑通常經由四個資料反相導通電路 1604、導通電晶體1606、主感測放大器及資料輸出電路1610 至整體輸入/輸出線1602。當由整體輸入/輸出線1602寫入 至主輪入/輪出線1502及1504資料路徑通常為經由窝入電 路1612至資料反相導通電路1604。 電壓等化電路1614等化分別在主輸入/輸出線MIO及 MIOB 1502及1504的電壓。此與在導線1618上輪入/輸出主 _-J9-___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作杜印裝 A7 B7 五、發明説明（28 ) 放大器讀取啟動信號IO_MARE相關聯。資料反相導通電路 1604通常為導線1620上之信號IC_TD_INVRT所控制。連接 主輸入/輸出線15〇2及15〇4至内部位元、線1622及1624的一 對導通電晶體1606受導線1618上的輸入/輸出主放大器讀 取啟動信號IO—MARE所控制。主感測放大器1608連接到内 部位元線1622及1624以感測並鎖存其個別的電壓。 輸出電路1610由導線1628上的輪入/輸出主放大器輪 出啟動信號IO-MAOE所控制。在内部位元線1622及1624間 的等化電路1630為一導線1632上的輪入/輸出主放大器等 化信號IO_MAEQ所控制。窝入電路1612通常為導線1634上 的輸入/輸出主放大器寫入啟動信號IO MAWE所控制《寫入 電路1612也為導線1636上的IC_DIM信號所控制。 在圓17中，所描述的電路提供在DQx接合塾17〇〇及主 放大器1240間之一資料以依序的或1、2、4及8位元字符组 之轉移。一DQx，其中X為由〇至31的數字，為每一資料位 元在晶片300上存有接合墊。通過主輪入/輪出放大器124〇 及DQx接合墊間的資料經過資料電路17〇1包括資料定序器 Π〇2,平行資料暫存器17〇4及串聯資料暫存器17〇6。資料 電路1701包括如圖3所述之資料電路34〇及342。這些資料 電路ποι提供功能上表現的實施例描述於圖12中所述的定 序器1242及1244。 由記憶體胞元陣列中讀取資料，資料定序器17〇2及連 續資料暫存器1706促成晶片300的運作。在對記 陣列寫入資料，連續資料暫存器酬、平行f料暫存器· L--—_ -30- 本紙張尺度適用中國囷家標準（CNS ) A4規格（210X297公着） (請先閲讀背面之注意事項再填寫本頁) 訂 I- 經濟部中央標準局貝工消费合作社印装 A7 B7 五、發明説明（29 ) 及資料定序器1702促成晶片300的運作。主放大器MA0、MA1 、MA2及MA3是為圖12中所述之一賦予字母資料位元相同的 主放大器。 由記憶體胞元陣列中讀取資料，主放大器1240 ΜΑ0、 MA1、MA2及MA3在資料路徑整體輸入/輪出線gi〇(〇)-GI〇(3) ’ 1710-1706上分別產生資料信號。每一整體輸入/輸出線 連接到一對導通電晶體的一邊，諸如個別的電晶體17Π、 1718、1719及 1720。電晶體對組 1717-1720形成一組 1721 且共有四組導通電晶體1721、1722、1723及1724。導通電 晶體的另一邊’耦合資料信號至連續資料暫存器1706。電 晶體對組1721、1722、1723及1724為導線1725/上的輸入/ 輸出控制資料定序器信號IC_DSQCR(0)-(5)所控制。經由 開啟選取的導通電晶體對，在導線1725上的輸入/輸出控 制資料定序器信號決定從整體輸入/輪出線至連績資料暫 存器通過的資料信號的平行次序《此將來自主輸入/輸出 放大器的資料信號配置成所需求的連續或交插模式。輸入 /輸出控制資料定序器信號在晶片300上的另一部分產生， 作為對將討論之模式控制及位址控制信號的響應。行位址 信號A1及A0用來為從主放大器選取資料來產生選擇信號。 導通電晶體’諸如導通電晶體1717，每一由並聯連接 的N-通道電晶艘及P-通道電晶體组成。圖Π描述並聯連接 一對電晶體的控制信號其中僅畫出至N-通道電晶體閘極的 一導線。一反相的控制信號也連接至P-通道電晶體閘極但 未描述以簡化圖說。 _—— _______- 31 -_________ 本紙張尺度適用中國國家標率（CNS ) Α4^(2ΐ〇χ297/>#) ' (請先閲讀背面之注$項再填寫本頁) ΓΤ 訂 經濟部中央棟準局貝工消費合作社印裝 A7 __；____B7_____五、發明説明（3〇 ) 當通過導通電晶體組Π21、1722、1723及1724後資料 信號分別流到諸如導通電晶體Π34之電晶體對的導線1726 、1728、1730及1732上。一對導通電晶體1734為一輸入/ 輸出控制非同步成組讀取信號IC_AGRD所控制* 在連續資料暫存器1706中，四個資料鏔存器1736、1738 、1740及1742分別接收到由導通電晶體對諸如導通電晶體 對Π34來的輸出並鎖存接收到的資料信號^鎖存器Π36包 括一對反相器1744及1746與一延遲之一對導通電晶體Π48 串聯連接提供由反相器1744的輸出連接回反相器1744的輸 入0 鎖存器1738類似於1736但在反相器1752的輸出及反相 器1754的輪入額外的包括一對導通電晶體Π52。鎖存器 Π40及1742與鎖存器1738類似。一對導通電晶體1750為導 線1756上的輸入/輪出控制移位時鐘IC_SCLK信號所控制。 一對導通電晶體1757連接鎖存器1742的輸出至鎖存器 1740的輸入。一對導通電晶體1758連接鎖存器1740的輪出 至鎖存器Π38的輸入，及通電晶體1759連接鎖存器1738的 輸出至鎖存器1736的輸入。這些導通電晶體1757、1758及 1759為導線1760上的輸入/輪出控制移位時鐘桿IC_SCLKB 信號所控制。 一信號模式解碼字符組長度MD_BL(1)連接到一對導 通電晶體1762控制輸入/輸出控制移位時鐘桿KLSCLKB信 號的傳遞至鋇存器1742、1740及1738間的導通電晶體1757 及Π58。如果MD_BL(1)為高位準，反相器Π64及上拉電晶___132J_ 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（31 ) 經濟部中央標準局員工消費合作社印黧 艘1766保持導線1768在高位準的狀態以防止鎖存器1742及 Π40間及鎖存器1740及1738間資料的漂移。 在導線1756、1760及1768上的連續時鐘信號提供經由 資料鎖存器至輸出資料緩衝器Π70然後至接合墊17〇〇之資 料位元的計時。一輸出緩衝器啟動信號[C_qENBL啟動資料 緩衝器1770。 在讀取動作的期間，經由定序器1702操作，將由主放 大器及資料路徑整體輸入/輸出線來的資料信號安排成一 希望的順序且鎖存在連續資料暫存器1706中。在連績資料 暫存器1706中，資料信號的時序是對經由輸出資料緩衝器 Π70至接合墊17〇〇時鐘信號的響應。 在寫入動作的期間，一資料信號出現在接合墊17〇〇傳 送在緩衝器1772的資料與輸入/輸出控制資料啟動信號 IC_DENBL相關聯。資料暫存器1722的輸出出現在導線1774 並連接到三組導通電晶體1776、1778及1780。此三組導通 電晶體令的每一個均接收控制信號顯示所希望的字符組長 度且控制信號分別為一位元、二位元及四位元的字符組表示如 IC_WRBL(0)、ICJfRBL(l)及IC_WRBL(2)。 因此如果要將一位元的資料由導線1774寫入記憶體胞 元阵列對長度為一的字符組，僅有導通電晶趙1776啟動且 位元傳送進鎖存器1736中。如果要寫入二位元的資料，第 一位元經由導通電晶體1778傳送至鎖存器Π38中並於下一 個時間控制的時鐘信號將第一資料位元傳送至鎖存器1736 中；在出現於接合墊1700後，第二資料位元經由導通電晶 請 先 閲 之 注 項 再 填 頁 訂 -33 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） 經濟部中央梂準局男工消費合作社印製 然 34- 五、發明説明（32 體1Ή8傳送至鎖存器1738中。 如果四位元的資料將連續的鎖存，它們經由導通電晶 艘mo傳送至鎖存器1742、174G、1738及1736中與時間控 制的接收時鐘信號相關聯。 當資料鎖存入連續資料暫存器鎖存後，將之傳送到暫 存器1704中個別並聯的鎖存器。因此儲存在鎖存器1736中 的資料經由導通電晶艘1782傳送到鎖存器1784 —在暫存 器的信號輪入/輸出控制並聯資料鎖存（IC_pDIRL)控制導 通電晶艘1782。在鎖存器1738中的資料經由相同的導通電 晶艘傳送到鎖存器1786。儲存於鎖存器·的資料經由相 同的導通電晶體傳送到鎖存器1788，且儲存於鎖存器1742 的資料經由相同的導通電晶體傳送到鎖存器179(^ 每一鎖存器1784、1786、1788及1790包括與一對導通 電晶體，諸如1792 ,以電路連接的一對反相器，連接一個 反相器的輸出至其它反相器的輸入。這些導通電晶體實際 上啟動在暫存器鎖存的每一並聯資料。在暫存器鎖存的每 一並聯資料也包括一資料驅動電路包含一反相器及？通道 及N-通道電晶體之圖騰極架構。一信號輸入/輪出控制成 组寫入控制P-通道及N-通道電晶體。鎖存器1784的輸出連 接至資料導線1726 ^鎖存器1786的輸出連接至資料導線 1728。鎖存器1788的輸出連接至資料導線1730。鎖存器Π90 的輸出連接至資料導線1732 » 從這些資料導線’資料信號經由在資料定序器17〇2的 一對導通電晶體傳遞來將資料安排成任何希求的順序 木紙張尺度適用中國固家標準（CNS ) A4洗格（210X29*7公釐） (請先閲請背面之注意事項再填寫本頁) -訂 經濟部中央橾準局貝工消費合作社印製 A 7 ---___B7 五、發明説明（33 ) 後資料信號通過整艘輪入/輪出線至主放大器ma〇_ma3供傳 輸到記憶體胞元的陣列。 因此在寫入期間，資料位元由接合墊1700通過進入連 續資料暫存器im中所選取的销存器。從此處通過進入並 聯資=暫存器Π04中個別销存器的資料，經由資料定序器 Π02安配置成個選取的資料順序且經由主輸人/輸出放 大器1240傳送到記憶體胞元的陣列。 圖3中接合墊334及336的每一接合墊17〇〇有一組資料 電路1701。每一組資料電路Π01有兩組主放大器1240。其 中一組主放大器在儲存體別及81的資料電路及記憶體陣列 間傳輸資料信號。另一組主放大器在儲存艘黯抑的資料 電路及記.Itlf㈣⑽輪資料信號…組整歸料線連接 兩组的主放大器至一組資料電路。主放大器的輪出在未被 選取時對整體資料線顯示出高阻抗。 在圖18中，記憶體裝置100包括一由使用者在使用記 憶體裝置前程式化的模式暫存器18〇〇。模式暫存器18〇〇包 括顯示一讀取執行時間的單獨資料位元、字符組型式及字 符組長度和寫入執行時間。將模式暫存器載入一組模式暫 存器指令以執行保持RAS_、CAS_及W_為低位準使得在一時 鐘信號上昇緣時位址導線A0_A8的輸入模式字元為有效的 。設定MRS指令僅於所有的儲存體被去活化且在它們的間 置狀態時可被執行。 應總是將一邏輯〇加入位址導線A7&A8，而將無關加 入模式暫存器的位址導線A10-A11、ΒΑ0、BA1。囷表18〇2 ____ -35- 本紙張尺度適用中國國豕標準（CNS ) A4規格（2Ι〇χ297公釐） (請先閲讀背面之注$項再填寫本頁)
A7 B7 經濟部中央揉準局員工消费合作社印製 五、發明説明（34 ) 不決定長度為卜2、4及8位元之字符組時模式暫吞器的 位πΑ0-Α2所允許的邏輯狀態。圖刪表示_模式暫存器 的A3位元為〇代表—連續字符組型式，▲邏輯丨時代表一穿 插字，組型式。圖1806表示一棋式暫存器的Α4_Α6位元分 別決定卜2、3及4的-讀取執行時間。圈表18()8表示一模 式暫存器的Α9位元分別決定咖的―寫人執行時間。棋式 暫存器僅在如果-有效的MRS指令加人時才改變。如果位 址不為有效，模式暫存器先前的内容將保持不變。 記憶體裝置100所有資料是以字符組的形式讀取或寫 入。一個單一的起始位址加到入裝置且於是記憶體装置100 基於該起始位址作一連串的内部定址。在第一個讀取後的 一些後續的讀取可為前一個或下一個行的位址視所輸入的 起始位址而定。此順序可程式化以跟隨一連績的字符組或 一穿插的字符組形式。字符組順序的長度可為使用者程式 化1、2、4或8位元之讀取《當一讀取字符組完成後，如程 式化所決定的字符組長度，資料輸出為一高阻抗狀態直到 下一個讀取開始為止。 考慮執行時間，一讀取字符組的開始資料輪出週期可 被程式化在讀取指令之後的1、2、3或4個時鐘週期發生。 此特性允許使用者依據系統頻率及鎖存由記憶趙裝置輸出 資料執行時間的能量來調整記憶體裝置的運作。在讀取指 令及開始輸出字符組間的延遲為所知的執行時間，也稱為 CAS_執行時間。在最初輸出週期開始之後，資料在時鐘頻 率發生而無任何介於其間的空隙。 __-36- 本紙張尺度適用中國國家橾準（CNS > A4规格（210X297公釐）
經濟部中央標準局貝工消费合作社印裝 Α7 Β7 五、發明说明（35 ) - 在圖19中’ @表1_表示連續或穿插模式2_位元的字 符組序列的十進位及二進位表示法。此序列視行位址的 内部值而定。 在圖20中，圈表2〇〇〇顯示對連續或穿插模式4_位元字 符組序列⑽行位址十進位及二進位表示法的響 應。因此，在連續模式，一個二進位起始位址為u，第二 個要存取的二進位位址為〇〇,第三個存取的二進位位址為 01及第四個存取的二進位位址為1〇。在穿插模式，如果第 一個二進位起始位址為n，第二個要存取的二進位位址為 10,第三個存取的二進位位址為〇1及第四個存取的二進位 位址為00。注意連續及穿插模式在資料位元次序上的不同 為存取第二、第三及第四的位置。 在圖21中’圓表2100顯示連續或穿插模式8_位元字符 組序列内部行位址A〇、A1及A2之十進位及二進位表示法β 例如，在連續模式的二進位起始位址為，下一個二進 位位址將為〇〇〇且接著在8位元序列中每次增加一二進位數 。此與穿插模式對照以位址111開始在8位元字符组令以二 進位次序往下計數。 在圈1920及21中說明的此二-位元、四-位元及八-位 元字符組序列為工業的標準。前所述記憶體裝置1〇〇的電 路以四-位元架構達到依據此工業標準的運作。 在圖22中，描述一個為八-位元連續字符組的寫入而 加到及發生在記憶體裝置100上的信號時序。表3以圖文、 頭字語及一般名稱標示出圖22的信號。 _ -37- __ 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐） (請先閲讀背面之注f項再填寫本頁) 訂 五、發明説明（36 ) A7 B7 經濟部中央標準局員Η消費合作社印製 表3 (a) CLK 時鐘 (b) CKE 啟動時鐘 (c) CS 晶片選擇 (d) RAS 列位址選通信號 (e) CAS 行位址選通信號 (f) W 寫入 (g) BA(1:0) 儲存體位址1及0 (h) A(11:0) 位址0-11 (i) DQ 資料輸入/輸出 (j) PB_CLK 内部時鐘 00 MC_ACTV(0:3) 主控制啟動 (1) MDJRT 模式解碼，寫入 (m) RFO/2/3/6/9 列因子0, 2, 3, 6, 9 (n) SWL 次字元線 (〇) RSAE1B(0:3) 列感測放大器啟動 (P) BL 位元線 (Q) LAT_CNT(0:3) 等待時間記時 (r) LAT_D0NE 等待時間完成 (s) MC_WRT 主控制寫入 (t) MC_CLAT 主控制行等待時間 (u) BURST_CNT(1:0) 字符組記數 (v) MC_BURST_DONE 主控制字符組完成 (w) MC_CA_RELOAD 主控制行位址重新載入 -38- (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A7 B7 五、發明説明（37 ) ⑴ MC_COL_BNKSL 主控制行儲存體選擇 (y) CFGB3 行因數整體線3 (Z) CFGB6 行因數整體線；6 (aa) CYS 行Y-選擇 (bb) IO_WRIT 輸入/輸出寫入 (cc) SIO 次輸入/輸出線 (dd) I0_MAffE 輸入/輸出主放大器寫入啟動 (ee) MIO 主輸入/輸出線 (ff) IC_WGR 輸入/輸出控制聯合寫入 (gg) IC—GWRSB 輸入/輸出控制聯合寫入開始線 (hh) GIO 整體輸入/輪出線 (ii) IC_PDIRL 在暫存器鎖存輸入/輸出控制平行資料 (jj) IC_DENBL輸入/輸出控制資料輪入緩衝器啟動 (kk) 1C一SCLK 輸入/輸出控制時序移位 ------------ (請先閲讀背面之注意事項再填寫本頁) 、11 在圖22中，將在波形22(a)至22(i)的信號加到晶片3〇〇 上’以時鐘信號CLK、RAS、CAS及W為時間參考。内部的， 晶片300產生以波形22(j)至22(z)為代表的信號作為預備 將資料寫入定址的記憶體胞元。在波形22(aa)至22(kk)的 信號接著出現在晶片300上將資料信號載入定址的記憶艘 胞元。 在圖22(kk)中，信號KLSCLK出現在兩組的三週期， 其中一組出現在每一個四位元預先讀取週期。每一個這些 三時鐘週期的開始發生關聯於資料的第一位元，如圈 22(kk)，在每一預先讀取週期中寫入記憶體裝置。每一預 -_____-39- 本紙張尺度適用中國國家棣準（CNS } A4規格（210X29*7公釐） Ψ 經濟部中央標準局員工消費合作社印装 經濟部中央標準局貝工消费合作社印製 A7 _- _B7 五、發明説明（38 ) 先讀取週期的第四資料位元不需額外的時鐘信號因為第四 位元直接流經資料電路至資料線。此為寫入週期期間。 在圖23中，描述一個以CAS或讀取執行時間等於四為 一個八-位元連續字符組的讀取而加到及發生在記憶體裝 置100上的信號時序。表4以圖文、頭字語及一般名稱標示 出圖23的信號。 表4 ⑷ CLK 時鐘 ⑸ CKE 啟動時鐘 (Ο CS 晶片選擇 ⑷ RAS 列位址選通信號 (e) CAS 行位址選通信號 ⑴ W 寫入 (g) BA(1:0) 儲存體位址 (h) A(11:0) 位址0-11 (i) DQ 資料輸入/輸出 (j) PB_CLK 内部時鐘 (k) MC_ACTV(0:3) 主控制啟動 (1) MD一ACTV 模式解碼啟動 (m) MD—READ 模式解碼讀出 (n) RFO/2/3/6/9 列因子0, 2, 3, 6, 9 (〇) SWL 次字元線 (P) RSAE1B(0:3) 列感測放大器啟動 (q) BL 位元線 __ -40- 本紙張又度ίΐ用中國國家標準(CNS ) Α4規格（210X297公釐） --- - I n n I I I —- (請先閲讀背面之注項再填寫本瓦) 訂 -線 A7 B7 五、發明説明（39 ) 等待時間記時 等待時間完成 主控制讀出、 主控制行等待時間 字符組記數 主控制字符組完成 主控制行位址重新載入 主控制行儲存體選擇 行因數整體線3 行因數整體線6 行Y-選擇 輸入/輸出寫入 次輪入/輸出線 輸入/輸出主放大器寫入啟動 主輸入/輸出線 輸入/輸出控制讀出結束 整體輸入/輸出線 輸入/輸出控制聯合讀出 經濟部中央標準局貞工消费合作社印簟
(D LAT_CNT(0:3) (S) LAT—DONE ⑴ MC_READ (U) MC.CLAT (V) BURST.CNT (W) MC_BURST_D0NE (X) MC_CA_REL0AD (y) MC_COL_BNKSL (z) CFGB3 (aa) CFGB6 (bb) CYS (cc) IO—WRIT (dd) SIO (ee) IO—MAWE (ff) MIO (gg) IC_RDEND (hh) GIO (ii) IC_GRD (jj) IC_QENBL tr, (請先閲讀背面之注意事項再填寫本頁) 輸入/輸出控制資料啟動 (kk) IC.SCLK 輪入/輸出控制連績時序 在圖23中，將在波形23(a)至23(h)的信號加到晶片3〇〇上 ，以時鐘信號CLK、RAS、CAS及W的時間。内部的，晶片300 產生以波形23(j)至23(z)為代表的信號作為預備由定址的 記憶體胞元讀出資料。在波形23(i)及23(aa)至22(kk)的 -41 -_ 本紙張又度適用^國國家標準（CNS > A4规格（2丨0X297公釐） -- 經濟部中央揉準局貝工消费合作社印製 A7 B7 五、發明説明（40 ) 信號接著出現在晶片300上由定址的記憶體胞元讀出資料 信號。 在圖23(kk)中，信號IC—SCLK出現在兩組的三週期， 其中一組出現在每一個四位元預先讀取週期。每一個這些 三時鐘遇期的開始發生關聯於資料的第二位元，如圖23(i) ，在每一預先讀取週期中由記憶體裝置讀出◊每一預先讀 取週期的第一資料位元不需額外的時鐘信號因為第一位元 直接流經資料電路至資料線。此為讀出週期期間。 記憶體裝置100包括四個獨立的储存艘可個別的存取 或以穿插的方式。每一儲存體在其可存取前必需以一個列 位址活化。每一儲存體於是在它能夠以一個新的列位址再 被活化前必窝去活化。將儲存體活化/列位址進入指令 (ACTV)以維持RAS_低、CAS_高、W_高、A0-A11、ΒΑ0、及BA1 在時鐘CLK的上昇緣為有效加入。一儲存體可在一讀取 (READ)或一寫入（WRITE)字符組完成之後自動去活化或使 用去活化指令（DEAC)。所有的儲存體可使用DCAB指令立刻 的去活化。 四個獨立的儲存體允許使用者以較標準DRAM為高的操 作率在隨機的列存取資訊。此可經由以一個列位址來活化 一個儲存體來達成且當資料流由該儲存體接收到或寫入， 以另一列位址活化一第二、第三或第四儲存體》當來自或 流往第一儲存體的資料流完成後，來自或流往第二儲存艘 的資料流可開始而不受干擾。第二儲存體活化後，第_儲 存體可去活化以允許輸入一斩的列位址供下一回的存取。 -42- 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) 訂 線 A7 B7 五、發明説明（41 ) 當來自u往第二儲存趙的資料流完成後，來自或流往第 三儲存體的資料流可開始而不受干擾。以此方法，運作可 以穿播的方式持續。 四個儲存艘的可獲得率允許沿著儲存想由隨機開始行 以較问的運作率存取資料。當以列位址活化多個健存艘， BAO、BA1可在赌存艘間用來改變讀取或寫入指令以時鐘頻 率提供無間陈的存取，假定符合所有特定的時序需求。 以一個四-位元資料預行讀取結構，四位元的資料同 時存取。—個八-位元字符組需要兩個在選擇的儲存體的 讀取，第一先獲得初始四_位元接著獲得資料的第二四_位 元。 記憶體裝置100可與前面討論中所揭示有不同的配置 及構成。可使用其它特定的電路而保持在下列本專利申 項目的範圍中。 β (請先閲讀背面之注意事項再填寫本頁) 訂 線： 經濟部中央標準局員工消費合作社印装 43-

Claims (1)

  1. A8 B8 C8
    經濟部中央榡牟局貝工消費合作社印裂 1. 一種記憶體裝置包括： a) 在記憶體裝置上多個f料位元接合塾以在褒置間轉 移資料信號，每-資料位元信號有一資料位元接合 墊且裝置一次轉移多個資料位元； b) 一字元線位址產生器每一列位址接收一組列位址信 號並產生選取的字元線信號； c) 行選擇信號產生器為每一行位址接收一組行位址 信號並產生行位址選擇信號； d) 記憶體胞元陣列配置在字元線和位元線的交錯點， 多個記憶體胞元接收選取的字元線信號且連接儲存 的資料信號到位元線： e) 感測放大器由位元線接收資料信號並放大資料信號 f) 感測放大器選擇電路接收行選擇信號且為每一資料 位元接合墊由感測放大器至次輸入/輸出線傳遞某一 數量的放大資料信號； g) 中間感測放大器為每一資料位元接合塾由次輸入/輸 出線至中間輸入/輸出線傳遞資料信號； h) 主放大器由中間輸入/輸出線接收資料信號且主放大 器傳遞資料信號至整體輸入/輸出線，每一資料位元 接合塾有一決定數量的主放大器，此某數量、此特 定數量及決定的數量互等；以及 i) 資料電路由整體輸入/輸出線至相關的資料位元接合 墊傳遞資料信號。 -44- 本紙張从適用中國國家揉準（CNS ) Α4麟（21〇><297公嫠） (請先Η讀背面之注意事項再填寫本頁) .*訂 A8 B8 C8 D8 經濟部中央揉準局員工消費合作社印製 六、申請專利範圍 2. —種在資料位元接合墊及記憶體儲存胞元間的記憶髖 裝置上轉移資料位元信號的程序，此程序包括： a) 連接儲存在多個記憶體胞元的資料位元信號至加到 記憶體裝置上的一群组列位址信號； b) 傳遞在位元線上某一數量的資料位元信號至記憶體 裝置上的輪入/輸出線對加到記憶體裝置上一群組行 位址信號的響應；以及 c) 以時間控制的次序傳遞一特定數量的資料位元信號 至一資料位元接合墊，此某一數量與此特定數量互 等》 3. —種記憶體裝置接收列位址信號及行位址信號，包括 a) 在半導體基底上形成記憶體胞元陣列，記憶體胞元 發生在每一個陣列的字元線與位元線的交又點且此 陣列被安棑成群組互相平行延伸，每一群組包括多 個陣列’此陣列被安排成組以群組以其某一數量的 陣列安排在每组中； b) 每一群組陣列的γ選擇產生器電路有γ選擇導線延伸 跨越其個別的陣列群組並在γ選擇導線上為每一接 收到的行位址信號產生二個可能的γ選擇信號之一 C)四個主輸入/輸出線沿著每一陣列群組邊緣延伸並延 伸超過每一群組’在每一群組的兩邊有一條主輸入/ 輸出線及在每一群組中間的陣列間有兩條線，主輸 -45- ------- y/m% (請先Μ讀背面之注$項再填寫本頁) : 、νβ T 本紙張尺度適用中國國家揉率（CNS ) A4^格（210X297公董） 經濟部中央標準局貝工消費合作社印¾ A8 B8 C8 __________D8 六、申請專利範圍 入/輸出線連接到由每一陣列延伸的資料線以在陣列 間傳遞資料信號； d) 在半倒導體基底上的接合墊，由記憶體裝置接收或 送出之一資料字元的每一位元有一接合墊；以及 e) 資料電路連接主輸入/輸出線至資料接合墊，資料電 路連接陣列群組的每一組的個別主輸入/輸出線至一 個接合墊 4. 如申請專利範圍第3項所述之記憶體裝置其中每一群組 陣列包括多個陣列安排成兩個陣列宽及八個陣列長。 5. 如申請專利範圍第3項所述之記憶體裝置其中某個數為 四。 6. 如申請專利範圍第3項所述之記憶體裝置其令γ選擇產 生器電路配置在每一群組陣列的一端點且在兩個儲存 體陣列之間。 7. 如申請專利範圍第3項所述之記憶體裝置其中有128個 Y選擇導線延伸過每一群組陣列。 8·如申請專利範圍第3項所述之記憶體裝置其中為32紐的 陣列群組。 9.如申請專利範圍第8項所述之記憶體裝置其中每一組有 八條可用的Y選擇導線將在兩個記憶體週期執行—個 八位元預行讀取作業的活化且八條可用Y選擇導線中 的四條在每一個記憶體週期中活化。 -46 - 本紙張尺度適用中國囷家標準（CNS ) M規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁} '^^.ί 訂 • 1= 1 二— i i . • n. In .
TW086113950A 1996-09-23 1998-04-08 Four bit pre-fetch SDRAM column select architecture TW391003B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/717,540 US5802005A (en) 1996-09-23 1996-09-23 Four bit pre-fetch sDRAM column select architecture

Publications (1)

Publication Number Publication Date
TW391003B true TW391003B (en) 2000-05-21

Family

ID=24882436

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086113950A TW391003B (en) 1996-09-23 1998-04-08 Four bit pre-fetch SDRAM column select architecture

Country Status (6)

Country Link
US (1) US5802005A (zh)
EP (1) EP0831493A3 (zh)
JP (1) JPH10125063A (zh)
KR (1) KR100566843B1 (zh)
SG (1) SG68633A1 (zh)
TW (1) TW391003B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
KR100499844B1 (ko) * 1996-07-11 2006-04-21 텍사스 인스트루먼츠 인코포레이티드 정렬데이타저장장치및본딩패드를구비한ｄｒａｍ구조
US5953278A (en) * 1996-07-11 1999-09-14 Texas Instruments Incorporated Data sequencing and registering in a four bit pre-fetch SDRAM
US5991850A (en) * 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
US5966343A (en) * 1997-01-02 1999-10-12 Texas Instruments Incorporated Variable latency memory circuit
KR100303923B1 (ko) * 1998-05-25 2001-11-22 박종섭 싱크로너스디램에서의멀티뱅크테스트장치
USRE40172E1 (en) * 1998-05-25 2008-03-25 Hynix Semiconductor, Inc. Multi-bank testing apparatus for a synchronous dram
US6240047B1 (en) 1998-07-06 2001-05-29 Texas Instruments Incorporated Synchronous dynamic random access memory with four-bit data prefetch
US6205062B1 (en) * 1998-11-13 2001-03-20 Hyundai Electronics Industries Co. Ltd. CAS latency control circuit
KR100308119B1 (ko) * 1998-11-24 2001-10-20 김영환 카스(CAS)레이턴시(Latency)제어회로
US6081479A (en) * 1999-06-15 2000-06-27 Infineon Technologies North America Corp. Hierarchical prefetch for semiconductor memories
JP2001053243A (ja) * 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
US6404694B2 (en) * 1999-08-16 2002-06-11 Hitachi, Ltd. Semiconductor memory device with address comparing functions
US7003643B1 (en) 2001-04-16 2006-02-21 Micron Technology, Inc. Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
US6775759B2 (en) * 2001-12-07 2004-08-10 Micron Technology, Inc. Sequential nibble burst ordering for data
KR100468719B1 (ko) * 2002-01-11 2005-01-29 삼성전자주식회사 Ｎ 비트 프리페치 방식과 2ｎ 버스트 길이를 지원할 수있는 반도체 메모리 장치
GB2391336B (en) * 2002-04-09 2005-10-26 Micron Technology Inc Method and system for local memory addressing in single instruction, multiple data computer system
KR100498466B1 (ko) * 2002-11-30 2005-07-01 삼성전자주식회사 개선된 데이터 기입 제어 회로를 가지는 4비트 프리페치방식 ｆｃｒａｍ 및 이에 대한 데이터 마스킹 방법
US20040194500A1 (en) * 2003-04-03 2004-10-07 Broadway Entertainment, Inc. Article of jewelry
CN111149166B (zh) * 2017-07-30 2024-01-09 纽罗布拉德有限公司 基于存储器的分布式处理器架构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003526B1 (ko) * 1992-10-02 1996-03-14 삼성전자주식회사 반도체 메모리장치
EP0454998B1 (en) * 1990-03-28 1995-11-08 Nec Corporation Semiconductor memory device
JPH0696582A (ja) * 1990-09-17 1994-04-08 Texas Instr Inc <Ti> メモリアレイアーキテクチャ
JPH04362592A (ja) 1991-06-08 1992-12-15 Hitachi Ltd 半導体記憶装置
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
JP3304531B2 (ja) * 1993-08-24 2002-07-22 富士通株式会社 半導体記憶装置
JP3099931B2 (ja) * 1993-09-29 2000-10-16 株式会社東芝 半導体装置
US5517442A (en) * 1995-03-13 1996-05-14 International Business Machines Corporation Random access memory and an improved bus arrangement therefor

Also Published As

Publication number Publication date
JPH10125063A (ja) 1998-05-15
KR19980024859A (ko) 1998-07-06
EP0831493A2 (en) 1998-03-25
KR100566843B1 (ko) 2006-10-24
SG68633A1 (en) 1999-11-16
US5802005A (en) 1998-09-01
EP0831493A3 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
TW391003B (en) Four bit pre-fetch SDRAM column select architecture
US5953278A (en) Data sequencing and registering in a four bit pre-fetch SDRAM
CN109903793B (zh) 半导体存储装置和存储系统
US5831924A (en) Synchronous semiconductor memory device having a plurality of banks distributed in a plurality of memory arrays
US20220408886A1 (en) Apparatuses, systems, and methods for memory module data drivers
TW526607B (en) Semiconductor device
US6081477A (en) Write scheme for a double data rate SDRAM
US6044032A (en) Addressing scheme for a double data rate SDRAM
US10755757B2 (en) Multi-rank memory module that emulates a memory module having a different number of ranks
US6646946B2 (en) Fast accessible semiconductor memory device
US6466511B2 (en) Semiconductor memory having double data rate transfer technique
JP3758860B2 (ja) 同期型バーストマスクロム及びそのデータ読出方法
TWI251237B (en) Latch circuit and synchronous memory including the same
US20030214344A1 (en) Semiconductor circuit device adaptable to plurality of types of packages
US6353549B1 (en) Architecture and package orientation for high speed memory devices
JPH03205682A (ja) メモリ・モジュール
KR20210013647A (ko) 구성 가능한 메모리 어레이 뱅크 아키텍처를 위한 장치 및 방법
JP3949543B2 (ja) 集積回路デバイスおよび集積回路デバイス内のデータにアクセスするための方法
US5995404A (en) DRAM architecture with aligned data storage and bond pads
US11830575B2 (en) Apparatuses and methods including multilevel command and address signals
EP0847058B1 (en) Improvements in or relating to integrated circuits
US7394716B1 (en) Bank availability indications for memory device and method therefor
JP3948580B2 (ja) マルチバンクを有する半導体メモリ装置
JP2011090754A (ja) 半導体装置
JP2015158960A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees