TW385505B - Method for metal etching with reduced sidewall build up during integrated circuit manufacturing - Google Patents

Method for metal etching with reduced sidewall build up during integrated circuit manufacturing Download PDF

Info

Publication number
TW385505B
TW385505B TW087109805A TW87109805A TW385505B TW 385505 B TW385505 B TW 385505B TW 087109805 A TW087109805 A TW 087109805A TW 87109805 A TW87109805 A TW 87109805A TW 385505 B TW385505 B TW 385505B
Authority
TW
Taiwan
Prior art keywords
layer
etching
sputtering
cavity
pressure
Prior art date
Application number
TW087109805A
Other languages
English (en)
Inventor
Munir D Naeem
Stuart M Burns
Nancy Greco
Steve Greco
Virinder Grewal
Original Assignee
Siemens Ag
Toshiba Corp
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag, Toshiba Corp, Ibm filed Critical Siemens Ag
Application granted granted Critical
Publication of TW385505B publication Critical patent/TW385505B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標準局員工消费合作社印製 A 7 Η 7 五、發明説明（'） 碌明背畺 本發明偽關於半導體積體電路（1C’ s〉之製造，尤其是 關於用以蝕刻穿透I C堆蠱層，使得在蝕刻期間形成的聚 合物沈積能在蝕刻之後更容易去除之方法和設備》 在半導體I C製造期間，元件，如組件電晶體，電容器 和電阻器，偽形成在通常由矽製成的半導體晶國或基板 之中及/或之上，也可以使用其他的晶圓，如砷化鎵或 絶緣體上之矽，然後採用蝕刻自沈積在晶圖上之金屬化 層的金屬相互連接線將元件耩合在一起，以形成想要的 電路，為了方便討論，第1 A圖顯示一堆疊層2 0之簡化（ 且未標示刻度）的横截面圖，表示之層可能傺在典型的 半導體1C製造期間形成。 在堆疊層2G的底部為晶圓1Q0，為了簡化起見，該晶 画包含各種不同的元件，通常是由氧化矽構成之氧化物 或層間介電層1G2偽形成在晶圓10Q的表面上，摻雜或未 摻雜的矽酸玻璃，包含BSG，PSG和PBSG,都是用以形成 該介電層，通常由Ti, TiW，TiN,氮化鉅，碳化鎢，氮 化鉻，氮化铪，碩化鈦，碳化給，碳化鉬或其他適當位 障材料之下位障層1 〇 4可沈積在中間準位之介電層1 0 2之 上，且鄱近其後沈積之金屬化層]Ο β，下位障層104可為單 層或由多重層組成之複合層，當提供下位障層1 0 4時， 基本上，其功能為防止矽原子從中間介電層丨（]2擴散進 入金屬化層1 () 6，且可以改善可靠度。 金屬化層](> Β通常偽由鋁，銅或任伺未知的鋁合金， 本紙張尺度適用中國國家標準（CNS〉Λ4规梢（2!0\297公犮） (讀先閱讀背面之注意事項再填寫本頁) 等 訂 A7 Η 7 五、發明説明（> ) 如A ] - C u , A卜S i和A ：l - C u - S i，或導電材料構成，堆壘層 2 0的其餘層可能包含形成在金屬化層1 0 (5之上或相鄰近 的上位障層1 0 8和U 0，形成在上位障層1 0 8和1 1 0之上的 抗反射塗箸（ARC)層112，及形成在ARC層112之上的上光 阻（P R )層1 1 4，如已知之技術，A R C層1 1 2典型偽由ΐ i， T i N , T i. W和/或其他耐火性材料組成，一般而言，Α 1ί C層 Π 2傺用以防止在微影製程中所使用之光反射和散射， 而且在某些情形下，會防止丘陵狀缺陷成長（如，若ARC 層為具有應力恃性之耐火性金屬），ARC層也可為本質上 是有機物材料在某堆疊層中，有時並不需要ARC層。 堆疊層20之層可快速地辨別那些技術的技巧，而且可 以使用任何次數之已知沈積製程形成，這些包含化學氣 相沈積法（C V D )，電漿増強式化學氣相沈積法（P E C V D )和 物理氣相沈積法（P V D ),如濺鍍法和/或電鍍法，雖然 層顯示已表示，但是應該注意到在可出現層之上，之下 或之間的其他額外層，此外，並非所有的顯示層都需要 出現，且部分或全部的層可由改變的相異層取代，藉由 舉例，一或更多層可能配置在位障層和金屬化層之間， 經濟部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 而不會使位障層的功能無效。 為了要産生上述之金藤相互連接線，使用適當的徹影 技術製作P R層Π 4之圖案，然後蝕刻暴露之金屬膜，藉由 舉例，如此之微影技術牽涉到光阻層1 1 4傜藉由光阻材料 以接觸或步進式微影和/或X光設備曝光製作圖案，而 且光陥.材料之發展偽要形成在A R C，位障層和金屬化層之 本紙張尺度適用中國國家標準（CNS ) Λ衫兄枱（210Χ21」7公犮） 經濟部中央標準局Μ工消费合作社印製 A7 B7 ’ 五、發明説明（3 ) 下的曝光部分之圖形遮罩，在此方式下，之後使用蝕刻 溶液蝕刻掉在沒有被光粗遮罩遮罩，因此，金屬化材料 之其餘部分將形成許多與選擇之功能電路圖案一致的相 互連接線。 第1B_為自第1A圖的堆蠱層20之未蝕刻部分，在芫成 傳統的蝕刻製程後，所形成之相互連接線1 1 6 ,例如， 如此之蝕刻製程包含反應離子蝕刻（R I E )，相互連接線 116偽藉由金屬化層106的未蝕刻部分形成，用在堆叠層 2 0之RI E的化學藥品，例如，包含氮（C 1 2 )和氯化硼 (B C 1 3 ),其他的蝕刻化學藥品，如H C 1，Η I , C Η 4，和 /或CHC13也可以用在堆疊層20的RIE。 在蝕刻期間，除了會垂直蝕刻穿過相互連接線1 1 6的 層1 1 2，1 1 0，1 0 6 , 1 0 4和]0 2之外，還會腐蝕一些光阻 ,P R層1 1 4之上表面會變成傾斜，一些蝕刻的光阻材料 可能會沿著相互連接線U 6的侧壁1 2 0沈積，因此，聚合 物會覆蓋側壁。 一般而言，未必不想要覆蓋側壁，例如，已知側壁覆蓋 可以在蝕刻期間幫肋維持縱深控制，尤其可以防止下切 之蝕刻特徵。 但是，在側壁覆蓋期間，一些蝕刻物（如氯)和來自被 蝕刻層之蝕刻材料（如，尤其是來自中間介電層1 0 2或金 屬化層} n G之材料）可被吸收而變成聚合物會沿著側壁I 2 0 沈積形成，如此沿箸側壁1 2 Π之聚合物沈積會由，例如， 包含C ] 2 , S i (1 2 ， S〗，C，Τ〗，A 1和類似之材料的無機 本紙張尺度適Λ中國國家#準（CNS ) Λ4規#, ( 21〇X29D>^ ) (請先閱讀背面之注意事項再填寫本頁)
、1T 五、發明説明（4 和有機材料充镇。 後 之 刻12 蝕壁 在側 在 A7 B7 積 沈 與 罩 遮 阻 光 之 上 其 在 位 將 要 需 常 通 物 合 聚 何 任 之 上 除 去 起 程態 製漿 洗電 沖在 水用 和使 卸 ， 脱中 漿驟 電步 用程 使製 要卸 , 脱 後漿 之電 刻在 独 , 在除 ，去 上阻 統光 傳成 ii兀 稀 步一 進 和 除合 去聚 能除 可去 儘步 氧一 和進 氣驟 水步 之洗 阻 光 的 多 很 沖聚 水入 用進 使收 ，吸 物已 合何 聚任 和釋 機側 無在 的積 收沈 吸成 被造 生 ， 發間 會期 是洗 但沖 ，水 氯和 如卸 ，脱 體阻 氣光 蝕的 腐後 之之 壁在 側 ， 物料 合材 光 當 常 通 之 ^目 換 題 問 的 除 去 艮 物 合 聚 之 上 ο 2 1 壁 功® 程蕤 製技 洗前 沖以 水些 和這 nu. ί ， 脱時」 阻料 除 去 一 S3 j 程一 林枋 阻一由_ 光I成一 之一完I 上一的 其I功 在一成 有一會 所/不 4feJ0-程一 製\的\ 外一 額|要j 0 ~此.1 〇. ，1^ 除I結 去一的 的一要 積一想 沈一成 壁ί達 侧I以 之I ， 镇/理 i處 料學 後道 之軌 阻的 光成 卸形 脱料 在材 為積 圖沈 1B壁 第側 之 壁 rtu 崔 到 著 黏 分 部 餘 其 從 道 軌 間 期 洗 沖 在 (請先閲讀背而之注意事項再填寫本頁) 裝 訂 0 12那 壁的 側解 自理 迫以 強可 成如 變 ， 可上 面 表 的 圓 晶 在 積 沈 新 重 可 且 動 去 現 出 要 想 不 當 相 巧 技 的 中 0 技 •iip 經濟部中央標準局員工消费合作社印？表 1 P 首 / ' U至 軌 之 } 上卸 而脫 表的 圓物 晶合 在聚 料 資 率 良 制 限 致驟 導步 會程 镇 充 質 電 八— 如 之 瑱 充 料 材 機 無 由 已 為 上 本 基 且 染 污 的 要 不 示 表 道 軌 些 這 製操 的C) 後Π. 之路 在電 ， 體 訊積 雜的 光後 之最 a 在 at或 d間 LY期 ΠΗ .脱 〇 擬 題Is 問的 的後 度之 靠由 可藉 位中 電其 致 ， 導刻 會m 也要 現需 出常 之非 道 ， 軌述 ,1 間慮 期考 作 本纸張尺度適用中國國家#準（CNS ) Λ4规梠（210 X 297公犮） A7 B7 經漪部中央標準局員工消t合作社印製 五、發明説明（ r ) 1 1 製 程 和 / 或 水 冲 洗 製 程 S 在 蝕 刻 期 間 形 成 之 側 壁 沈 積 可 1 1 更 容 易 去 除 〇 1 I 明 概 請 先 1 於 實 施 例 中 ， 本 發 明 傜 關 於 一 種 在 電 漿 處 理 腔 體 中 間 讀 1 背 1 蝕 刻 穿 透 堆 疊 層 選 擇 部 分 之 方 法 堆 疊 層 包 含 -- 金 屬 化 而 I 之 1 層 ， 一 位 在 金 屬 化 層 附 近 之 第 一 位 障 層 > 及 一 位 在 金 靥 注 意 1 I 1 化 層 之 上 的 光 阻 層 > 該 方 法 包 含 使 用 高 濺 射 成 分 蝕 刻 » 項 再 1 至 少 要 部 分 蝕 刻 穿 透 第 位 障 層 該 方 法 還 包 含 使 用 低 填 寫 本 (- 嚷 | 濺 射 成 分 蝕 刻 9 至 少 要 部 分 蝕 刻 穿 透 金 屬 化 層 低 濺 射 頁 、-· 1 I 成 分 蝕 刻 之 濺 射 成 分 要 低 於 局 濺 射 成 分 〇 1 1 | 於 另 一 實 施 例 中 J 本 發 明 傺 關 於 一 種 在 電 漿 處 理 腔 體 1 1 中 > 在 蝕 刻 穿 透 堆 疊 層 選 擇 部 分 期 間 » 促 進 産 生 側 壁 聚 1 訂 合 物 之 方 法 > 堆 疊 層 包 含 一 下 位 障 層 J 一 位 在 下 位 障 層 I 之 上 的 金 屬 化 層 9 一 位 在 金 屬 化 層 之 上 的 上 位 障 線 9 及 1 1 一 位 在 金 屬 化 層 之 上 的 光 阻 層 0 I 1 該 方 法 包 含 使 用 第 一 腔 體 壓 力 > 至 少 要 部 分 蝕 刻 穿 透 1 -1 I 上 位 障 層 J 該 方 法 還 包 含 使 用 高 於 第 一 腔 p 壓 力 之 第 二 腔 體 壓 力 1 至 少 要 部 分 蝕 刻 穿 透 金 屬 化 層 9 建 構 第 一 腔 1 I 體 壓 力 傺 要 使 上 位 障 層 以 高 於 與 第 二 腔 體 壓 力 相 關 之 濺 丨 射 成 分 有 關 的 濺 射 成 分 飩 刻 其 還 有 包 含 使 用 低 於 第 二 | 腔 Mat fit 壓 力 之 第 三 腔 體 壓 力 ， 至 少 要 部 分 蝕 刻 穿 透 下 位 障 1 1 層 1 第 __. 腔 體 壓 力 之 建 構 俗 要 使 下 位 障 層 以 高 於 與 第 二 1 Γ 腔 體 壓 力 相 關 之 濺 射 成 分 有 關 的 濺 射 成 分 蝕 刻 J 田 取 1 下 而 各 種 不 同 的 圖 式 詳 細 説 7 明 和 研 究 5 本 發 明 這 的 和 1 1 1 1 1 本紙張尺度適用中國圃家標卑（CNS ) ΛΊ現捎（210X2S»7公犮） A7 B7 ' 五、發明説明（b ) 其他的優點將會變得很明顯。 圖1腹H1. 本發明及其其他優點可藉由參考所附圖式之說明得到 最佳之瞭解，其中： 第1A圓為層形成在製造典型的半導體1C期間之堆壘層 的横截面圖。 第為形成自第1A圖之堆疊層之相互連接線的横截 面，其中包含在光阻脫卸和/或水沖洗之後剩下的軌道。 第圖為適用於賁行發明的蝕刻技術之蝕刻反應腔的 概圖。 第2 B圖為根據本發明之一實施例的多重步驟蝕刻製程 之流程圖。 第3圖為堆疊層範例在其根據發明的蝕刻技術蝕刻之 後的横截面圖。 發明謀拥說昍 經濟部中央標準局爲工消资合作社印？來 (請先閲讀背面之注意事項再填寫本頁 訂 S. 在下而的說明當中，大部分要特別詳細敘述，以能完 全瞭解本發明，但是，顯而易見的，本發明技藝中的技 巧可不用某些或所有的這些特別詳細敍述而實行，在其 他的範例方而，為了不會多隠藏本發明，不詳細敘述廣 為人知之製程步驟。 根據本發明之實施例，提供有一種用以蝕刻穿透包含 使用高濺射成分蝕刻，至少部分蝕刻穿透位障層之堆# 餍的改良技術，高濺射成分蝕刻有利於增加光阻層的濺 射，此光阴層濺射的增加會造成有額外的碳出現在蝕刻 ~ 8 ~ 本紙張尺度適用中國國家#準（CNS ) Λ4規梢（21〇Χ2(;7公犮） 經濟部中央標隼局員工消资合作社印製 A7 B7 五、發明説明（7 ) 反應腔之中，且吸收進入側壁沈積。 藉由增加倒壁沈積的碳含量，側壁沈積會變成更可以 溶解，因此在之後的光阻脱卸/水沖洗製程期間可以很 容易去除，增加篑際的濺射也可以藉由減少蝕刻堆疊層 側壁的高度和濺射光阻一樣，而減少（如，藉由減少和 光阻特徵一樣之第1 B圖的高度1 2 0變成轉薄且/或較陡 硝）。 在賁施例中，高濺射成分蝕刻可藉由降低蝕刻腔體中 之壓力，以增加堆疊層之偏壓而完成，對於降低製程壓 力，在電漿腔體中之平均自由徑會增加，使得濺射的位 障層材料更容易排出電漿腔體，因此可以減少其吸收進 入側壁沈積，對於減少無機材料之吸收，側壁沈積可在 之後的光阻脱卸和/或水沖洗步驟期間更可以解決，且 更容易去除。 根據本發明的另一實施例，還提供一用以至少部分蝕 刻通過金屬化層之低騰射成分蝕刻，因為基本上，在大 部分的堆疊層中，金屬化層會比上位障層厚，其優點為 採用低濺射成分蝕刻，蝕刻通過金屬化層，以減少光阻 腐蝕，若已經探用取代用以蝕刻通過上位障層之高濺射 成分蝕刻，刖較長期的金屬化蝕刻會造成大量的保護光 附被濺射開，因此會減少最終相互連接線的臨限尺寸， 正如可由那些技巧的認識，由於在操作期間，相互連接 線W易於有由電流引起和/或加熱引起的傷害，所以此 非常不需要n -9 - - 本紙張尺度適用中國國家標準（CNS ) ΛΊ规枱（210X2V7':)犮） (請先閲讀背面之注意事項再填寫本頁) >衣- 、\=口 經濟部中央標隼局員工消费合作社印製 A 7 _ B7 五、發明説明（^ ) 選擇性地，在另一的實施例中，該方法還包含用以蝕 刻穿透下位障層之高濺射成分蝕刻步驟，此外，使用高 濺射會使更多的光阻材料濺射掉，因此增加側壁聚合物 的磺含量，若高濺射成分蝕刻傜由減少蝕刻壓力所造成 >則會排出更多的下位障層材料，因此會減少無機材料 吸收進入側壁聚合物的量，在之後的光阻脱卸和/或水 沖洗製程期間，碳含量很高且吸收的無機材料很低之軌 道會更容易 < 除。 雖然本發明的蝕刻製程可使用任何適當的蝕刻技術實 行，但是，本實施例偽採用R I E，例如，R I E偽使用一種 由美國加州Fremont的Lam Research Corp.公司出産， 稱為TCP™ 96(30 SE電漿反應器之變壓器耦合式電漿反 應器施行，為便於討論，第2 A圖圖示一種包含晶圓2 7 0 之TCP™ 9600 SE電漿反應器的簡圖，參考第2A圖，反 應腔250包含一電漿處理腔體2 5 2,在腔體252之上，放 置一用以産生電漿之源256,在第2A醒之範例中，其為 線圖，線圖256通常是自EF産生器258，經匹配網路獲得 能量（未顯示），在腔體2 5 2之中，提供有一種注入頭2 5 4 ，此注入頭2 5 4最好包含許多用以將氣體源材料，如蝕刻 源氣體，通入在其和晶圖2 7 0之間的R F感應電漿區之孔 洞。 該氣體源也可從通口通入腔體2 5 2本身的壁上，當蝕刻 穿透鋁或其合金之一時，例如，蝕刻源化學藥品包含C I 2 和B C ] 3 ,也有可能使用其他氯化物糸列之蝕刻化學藥品 -10- , 本紙張尺度適用中國國家摞準（CNS )八4坭枱（210Χ 297公犮） I-----丨-^---ί-- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消资合作社印製 A7 B7 ’ 五、發明説明（？） ，例如包含可能與任意的惰性和/或非反應氣體一起採 用之 CH4 , HI, HBr, HC1, CHC13 。 為了方便蝕刻，將晶圓2 7 0載入腔體2 5 2中，且放置在 當作第二電極和由射頻産生器2 6 4偏壓（通常經由匹配網 路）之載盤2 6 2上，該晶圓包含許多製造在其上之ICs， 例如，ICs包含如PL As, EPGAs和ASICs和ASICs之邏輯元 件，或如隨機存取記憶體（RAMs),動態RAMs(DRAMs), 同步DR AMs(SI) RAMs)或唯讀記憶體（ROMs)之記億體元件 ，完成切割晶圓，將I C s分割成値別的晶Η ,當R F電源 打開時，會自蝕刻源氣體形成與晶圓2 7 0反應之電漿， 然後將電漿接觸層蝕刻掉，最後將易揮發性的副産品通 過出口 266排出。 根據本發明之賁施例，第2Β圖顯示一種多重步驟金屬 蝕刻製程3 G Q，為了簡化討論，雖然瞭解本發明之製程 可實行在任何在I C製造期間所形成之相類似的堆疊層上 ，但是製程3 0 0偽實行在第1 Α圖的堆疊層上，經由範例 ，其可以實行在只具有一上位障層之堆蠱層上（取代第 1A画所示之二個上位障層）。 在步驟3 0 2中，使用高濺射成分蝕刻完成之蝕刻至少 要部分穿透上位障層，因為此採用之第一高濺射成分蝕 刻傜要"破壞穿透π位障層，所以在此處稱為破壊穿透蝕 刻，在第]Λ_中，上位障層包含第一和第二上位障層1〇8 和1 ] 0,若第]Β圖中之Λ R C層1 1 2為有機物，則可以先用 像 Ν ? , Λ r , 0 ? , C H F ^ , C F 4 , CO , C 0 2 , C 4 F 8 和 / 或 本紙張尺度適用中國國家標隼（CNS ) Λ4^枋（2!〇X2t)7公犮） (請先閱讀背面之注意事項再填寫本頁 -----ί----. 取-------"訂 A7 137 經濟部中央標準局負工消货合作、不印fl" 五、發明説明 ( ) 1 1 其 他 適 當 的 化 學 藥 品 之 氣 體 破 壞 穿 透 此 A R c層。 1 1 增 加 破 壞 穿 透 會虫 刻 之 實 際 濺 射 成 分 13 造 成 光 阻 材 料 濺 1 1 射 開 的 量 變 大 如 刖 所 述 9 此 •5^ 降 低 聚 合 物 軌 道 高 度 > 如 請 先 1 降 低 第 1 R 圖 之 點 12 4， 因此降低軌道1 3 0 之 高 度 結 果 1 閲 讀 1 在 之 後 的 去 光 PB. 和 〆/ 或 沖 水 步 驟 期 間 9 金 去 除 掉 較 少 的 背 1¾ 1 之 1 聚 合 物 材 料 Ο 注 意 1 事 1 更 童 要 的 曰 疋 增 加 光 阻 濺 射 就 會 增 加 在 反 ΙίΚΛΛ 器 腔 體 項 再 1 中 之 光 阻 材 料 的 密 度 因 此 > 就 有 更 多 濺 射 的 光 阻 被 填 寫 本 吸 收 進 入 特 徵 側 壁 正 如 所 知 > 光 阻 塵 粒 中 的 m 含 量 很 頁 \〆 1 I 局 1 側 壁 增 加 吸 射 或 吸 收 光 阻 材 料 會 增 加 沈 積 聚 合 物 的 1 1 碳 含 量 t 如 習 知 技 藝 中 的 那 技 巧 t 具 有 高 含 量 m 之 聚 1 1 合 物 軌 道 9 在 之 後 的 去 光 阻 步 驟 期 間 9 更 容 易 地 卸 除。 1 訂 在 實 施 例 中 高 濺 射 成 分 破 壊 穿 透 蝕 刻 傺 藉 由 減 少 在 1 電 漿 處 理 腔 體 中 之 壓 力 J 以 增 加 晶 圖 上 之 偏 壓 兀 成 9 減 1 1 少 腔 體 壓 力 以 兀 成 高 濺 射 成 分 蝕 刻 i 還 要 另 外 一 個 重 要 1 優 點 ! 也 就 是 可 以 減 少 無 機 材 料 吸 收 進 入 聚 合 物 側 壁 的 1 (¾) 量 此 乃 因 腔 體 壓 力 的 減 少 9 增 加 腔 體 中 的 平 均 白 由 | 徑 ? 和 / 或 在 破 壞 穿 透 蝕 刻 期 間 > 減 少 在 腔 體 中 的 塵 Ψ-Χ. 粒 1 I 密 度' 因 此 i 出 琨 在 腔 體 中 > 妖 後 吸 收 進 入 聚 合 物 側 壁 1 之 蝕 刻 位 障 層 材 料 乂、 昔 較 少 9 如 習 知 的 那 些 技 巧 » 減 少 4πτ m 1 機 材 料 的 吸 附 會 使 聚 合 物 軌 道 溶 解 更 多 3 且 在 之 後 的 去 1 I 光 阻 和 / 或 沖 水 步 驟 期 間 J 可 以 很 容 易 的 去 除 聚 合 物 軌 1 道 〇 1 但 是 應 該 注 .ZlliZ. 到 高 -1 濺 1 - 射 成 分 蝕 刻 也 有 可 能 緒 由 增 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) 规梠（公#·) 經濟部中央標準局負工消费合作社印製 A 7 B7 ' 五、發明説明（il ) 加偏壓功率設定完成，增加偏壓（或底部）功率設定之機 制為改變基板的锔壓（及蝕刻之濺射成分），此與上逑改 變製程壓力無關，因此，所有對基板偏壓（和蝕刻之濺 射成分）所産生的影響都取決於：這兩個機制，何者較 重要（若在製程步驟中，同時採用這兩個機制）。 二擇其一地，雖然在某些情形下，有可能也需要減少 下或底部偏壓功率設定，以保持電漿的穩定性，但是上 (或注入源）功率設定可以減少，以增加濺射成分，此為 另一可能採用以改變基板偏壓（和蝕刻之濺射成分）之獨 立機制，在這些實施例中，都能保持與高濺射成分蝕刻 相關之優點，即減少聚合物軌道之高度和増加其碳含量。 若保持高濺射成分蝕刻，用以蝕刻穿透整痼堆疊層， 即從頭到匣完全穿透金屬化層，則蝕刻之高濺射成分可 能會過腐蝕保護的光阻遮罩，當此種情形發生時，就會 對相互連接線的臨界尺寸有不利的影響，因此，高濺射 成分破壞穿透蝕刻最好在光阻過腐蝕的量會造成臨界尺 寸變動超過特定容許度之前結束，在實施例中，高濺射 成分蝕刻偽在蝕刻穿透金屬化層之前結束，尤其是，當 蝕刻穿透位障層時，就要大致上結束高濺射成分破壊穿 透蝕刻，還有應該要注意的是：在第1B _中之金屬化層 1 〇 6的蝕刻不需要高濺射蝕刻成分。 為了要蝕刻穿透堆晷層的其餘層，根據本發明之實施 例，還有提供一耩低濺射成分主蝕刻步驟，在本文中， 低濺射成分蝕刻R表示一種具有關於破壊穿透蝕刻的濺 -13- ' 本紙张尺度適用中國國家標準（〇奶）八4规#,(210'/2()7公犮） (請先閲讀背面之注意事項再填离本頁)
A7 B7 經7;?'部中决樣"局只二消资合^::私印纪 五、發明説明（ ) 1 1 射 成 分 之 較 低 濺 射 成 分 的 蝕 刻 步 驟 此 主 蝕 刻 步 驟 示 於 1 1 第 2 B圖 之 步 驟 3 0 4 〇 1 I 在 本 實 施 例 中 ， 允 許 主 蝕 刻 利 用 低 濺 射 成 分 蝕 刻 執 行 ^^ 請 先 1 至 少 部 分 穿 透 金 屬 化 層 (如， 第1A圖之金屬化層1 0 6 )， 閱 1 在 蝕 刻 步 驟 3 0 4 中， 化學反應為主要的蝕刻機制， 因為 之 1„ 化 學 bb 物 理 濺 射 更 有 選 擇 性 j 所 以 P R層 1 1 4之光阻腐蝕 意 事 1 速 率 的 減 少 跟 聯 合 高 濺 射 成 分 破 壞 ϊΛλ 牙 透 蝕 刻 之 光 阻 腐 蝕速 項 再 1 1. 率 有 關 > 光 阻 腐 蝕 的 減 少 有 肋 於 確 保 有 足 夠 的 保 護 光 阻 填 寫 本 W 留 在 晶 圓 表 面 上 9 以 保 護 蝕 刻 特 徵 (即， 在本情形下為 頁 1 | 相 互 連 接 線 )的臨界尺寸。 1 I 在 本 實 施 例 中 低 濺 射 成 分 蝕 刻 傜 藉 由 増 加 跟 在 破 壞 1 i 穿 透 蝕 刻 期 間 存 在 之 製 程 壓 力 有 關 的 製 程 壓 力 兀 成 > 在 1 訂 1 | 解 耦 合 或 高 密 度 電 漿 中 9 製 程 壓 力 的 增 加 轉 變 成 光 阻 消 耗 的 減 少 9 此 可 使 蝕 刻 能 夠 以 有 限 的 光 阻 預 算 兀 成 9 1 1 此 外 可 以 増 加 頂 部 功 率 和 JT立身偏功率設定 > 藉 由 tfs* 兀 1 | 成 離 子 雙 向 性 i 保 持 相 互 連 接 線 想 要 的 縱 深 〇 ▲ 低 濺 射 成 分 蝕 刻 要 連 續 蝕 刻 J 直 到 蝕 刻 穿 透 堆 蠱 層 為 1 止 5 但 是 > 在 本 實 施 例 中 Ϊ 還 有 提 供 另 外 的 高 濺 射 成 1 I 分 蝕 刻 i 以 蝕 刻 穿 透 底 部 位 障 層 9 在 本 文 中 ί 高 濺 射 1 Γ 成 分 蝕 刻 僅 表 示 具 有 較 高 濺 射 成 分 之 餓 刻 步 驟 跟 主 蝕 刻 1 之 濺 射 成 分 有 關 > 此 1¾ 濺 射 成 分 蝕 刻 可 採 用 破 壊 穿 透 蝕 1 I 刻 步 驟 之 相 同 技 術 *ztrf 兀 成 ， 高 濺 射 成 分 蝕 刻 "CTO 曰 再 增 加 沈 積 1 [ 之 側 壁 聚 门 物 的 碳 含 景 且 / 或 減 少 沈 積 之 側 壁 聚 八 ΓΠ 物 1 吸 附 無 機 材 料 的 量 此 額 外 的 高 濺 射 成 分 蝕 刻 示 於 第 2 B 1 I _ " 4 - 1 1 1 1 本紙张尺度鸿川中國( ('NS ) Λ4规梠（2丨OX297公# ) Α7 Β7 五、發明説明（6 ) 圖之步驟3 0 6 ,其中蝕刻之實行傺使用高濺射成分蝕刻 ,至少要部分穿透底部位障層，此高濺射成分蝕刻可允 許在蝕刻穿透堆疊層之後的某些時間内完成過蝕刻。 此外，高濺射成分蝕刻步驟3 0 6有利於減少最後之聚合 物側壁的高度，使其在之後的去光阻和/或沖水步驟期 間容易去除，藉由増加磺含量（和減少無機材料含量， 若採用低製程壓力去完成高濺射成分蝕刻），也可以使最 後之聚合物側壁更可以溶解。 第3 _為在根據本發明之蝕刻技術蝕刻進入相互連接 線2 1 6之後的第1 A圖堆疊層2 0 ,與習知技藝第1 B圖之相 互連接線11 6相較，由於使用高濺射成分蝕刻，所以側 壁的高度較低，換言之，與第1Β画之高度120相較，第 3圖之高度有減少，由於有較高的碩含量和/或較低的 無機材料含量，所以在之後的去光阻和/或冲水製程期 間，可以溶解更多和更容易去除軌道2 3 D。 (請先閲讀背面之注意事項再填寫本頁) 装------訂 第 在 為 表 成 完 合 適 中 器 應 反 漿 電 經濟部中央標车局員工消费合作社印製 ，佳 ， 中更地 表的顯 此概明 在大 ， ，和成 數圍完 參範上 程佳圖 製較晶 的的mm 概概00 大大-3 - 2 蝕圍在 透範偽 穿當刻 壞適蝕 破的 , 分概中 成大表 射出 ， 濺列圍 高有範 些說 CM ，成 寸完 尺以 圖 ， 晶變 的改 他以 其可 於圍 對範 或的 > 表 和發 中 ： 體露 腔掲 刻巧 蝕技 的的 他中 其ίι 在技 刻 蝕 的 明 '^--- 本紙张尺度適用中國國家標準（CNS ) Λ4现梠（210Χ297公犮） A7 B7 五、發明説明（4 ) 第】.表 BT(破壞穿透） 壓力 上部 底部 ci2 eci He back 溫度 (mT) 功率 功率 (seem) (T) (W) (W) (seem) 大概的 2-10 75- 125- 30- 10- 0-25 4-14 20- 範圍 2 50 250 200 50 70 大概的 5-10 120- 150- 50- 15- 5-20 6-11 30- 較佳範圍 175 225 100 30 60 大概的 5-7 130- 180- 90- 15* 10-20 8-10 40- 更佳範圍 ]60 18!) 130 25 50 (請先閲讀背面之注意事項再填寫本頁) '" '11 經濟部中央標隼局員工消费合作社印製 第2表為在TCP™ 96Q0 SE電漿反應器中，適合完成低 濺射成分主独刻步驟大概的製程參數，在此表中，有列 出大概的適當範圍，大概的較佳範圍和大概的更佳範圍 ，表2中，已經將製程壓力增加，以減少偏壓（及蝕刻 之濺射成分）。雖然顯示之徧壓（或底部）功率必須相對 於表1採用之偏壓（或底部功率）設定增加，但是所有在 基板偏壓（和蝕刻之濺射成分）上之效應都會降低，此事 啻強調：在基板偏壓（及蝕刻之濺射成分）上的這兩個機 制（偏壓功率設定和製程壓力）的獨立性質。 -1 G - " 本紙张尺度適用中國國家標準（CNS ) Λ4規格（210X2()7公犮） A7 B7 五、發明説明（^ ) 第2表 主蝕刻 壓力 上部 底部 C ] 2 HC1 N 2 溫度 (raT) 功率 功率 (seem) (Τ) oc (W) (W) (seem) 大概的 12- 125 150- 30- 10- 0-25 4-14 20- 範圍 20 300 325 200 50 70 大概的 12« 150- 175- 50- 15- 5-20 6-11 30- 較佳範圃 1R 225 250 130 30 60 大概的 】85- ]90_ 90- 15- 10-20 8-10 40- 更佳範圍 ]4 210 225 120 25 50 (請先閲讀背面之注意事項再填寫本頁) 装 訂 第3表為在TCP™ 9600 SE電漿反應器中，適合完成高 濺射成分蝕刻步驟（用以蝕刻穿透底部位障層和/或用 以過蝕刻）的大概製程參數，表中，有列出大概的適當 範圍，大概的較佳範圍和大概的更佳範圍，於第表3中 ，已經將製稃壓力減少，以增加偏壓（及蝕刻之濺射成 分）。雖然顯示之偏壓（或底部）功率必須相對於表1採 用之偏壓（或底部功率）設定減少，但是所有在基板偏壓 ί和蝕刻之膦射成分）上之效應都會增加，此事實再度強 調：在基板偏藤（及蝕刻之醆射成分）上的這兩個機制 (偏壓功率設定和製稈壓力）的獨立性質。 / -1 7 - 本紙张尺度適用中國國家標準（CNS ) Λ4规梢（210X 297':.># ) '-二：> ,---- 經濟部中央標隼局貝工消费合作社印^ A7 Η 7 五、發明説明（4 ) 第3表 過触刻 壓力 上部 底部 C1 2 HC1 N 2 Heback 溫度 (πιΤ) 功率 功率 (seem) (T) °C (W) (W) (seem) 大概的 2-10 75- 125- 30- 10- 0-25 4-14 20- 範圍 250 250 200 50 70 大概的 5-10 120- 150- 50- 15- 5-20 6-11 30- 較佳範圍 175 225 100 30 60 大概的 5-7 130- 1G0- 50- 15- 10-20 8-10 40- 更佳範圍 160 180 85 25 50 (請先間讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局員Η消费合作社印製 當本發明根據幾個實施例説明時變更例，替換例^等 效例皆在本發明的範圍中，例如，雖然此發表之本發明 的側壁建造縮減技術主要是與ϋ R A M s有關，以利於有一 致性的討論，且易於瞭解，但是應該要瞭解的是·.本發 明並不侷限於此，本發明期望發表之側壁建造縮減技術 也可以應用到任何需要鈾刻金屬化層之半導體元件（如 微處理器，邏輯，記憶體元件和類似之元件）的製造， 另外也應該注意到：本發明可能有別的方法和設備。 因此，下而將説明附錄之申譆專利範圍包含所有在本 發明精神和範圍中的所有變更例，替換例和等效例。- -1 8 -本紙張尺度適用中國國家標苹（CNS ) Λ4規格（llOxm公兑） A7 B7五、發明説明（V ) 參考符號説明 經濟部中央標準局Κ.Χ.消贽合竹社印聚 1 〇〇......晶圖 10 2......介電層 104......底部位障層 1 〇 6......金屬化層 108......第一上部位障層 1 10......第二上部位障層 1 12......抗反射塗層 114......光阻層 20......堆疊層 12 0......倒壁 2 2 4，] 2 4 …·點 116......相互連接線 2 3 η，1 3 0 ....軌道 2 5 2 ......腔體 2 5 4 ......注入頭 2 5 6 ......線圈 2 5 8 ......射頻産生器 2 6 2 ......載盤 2G4......射頻産生器 2 Γ, 6......出口 2 7 0 ......晶圖 2 5 0 ......反應腔 2 2 Π......高度 -1 9 - (請先閲讀背面之注意事項再填寫本頁) 裝. 、-口 本紙張尺度適扣中國國家標率（CNS ) Λ4規格（210Χ25»7公釐）

Claims (1)

  1. A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 [ ].~" 種 在 電 漿 處 理 腔 體 中 用 以 蝕 刻 穿 透 堆 m 層 選 擇 部 1 1 分 之 方 法 5 該堆#層 包 含 一 金 屬 化 層 ί —- 排 列 Λ 連 該 I 金 屬 化 層 之 第 一 位 障 層 9 和 一 位 在 該 金 腾 化 層 之 上 的 Ν 請 1 I 光 阻 層 該 方 法 包 含 ; 先 閱 1 1 讀 1 I 使 用 筒 濺 射 成 分 蝕 刻 } 至 少 部 分 蝕 刻 穿 透 該 第 一 位 背 1¾ 1 1 之 1 障 層 * 及 注 | 意 I 使 用 低 濺 射 成 分 蝕 刻 9 至 少 部 分 蝕 刻 穿 透 該 金 屬 化 事 項 1 I 再 1 層 » 該 低 濺 射 成 分 蝕 刻 具 有 低 於 該 高 濺 射 成 分 独 刻 之 4 丨-'. 本 A 濺 射 成 分 Ο 頁 1 2 ·如 申 請 專 利 範 圍 第 1 項 之 方 法 5 其 中 具 有 該 高 濺 射 成 1 1 分 蝕 刻 之 該 蝕 刻 係 採 用 低 於 跟 該 低 濺 射 成 分 蝕 刻 相 關 1 I 之 蝕 刻 壓 力 的 蝕 刻 壓 力 兀 成 Ο 1 1 3 .如 申 請 專 利 範 圍 第 1 項 之 方 法 > 其 中 在 該 高 m 射 成 分 言丁 1 蝕 刻 相 關 > 該 基 板 之 第 — 偏 壓 高 於 在 該 低 濺 射 成 分 蝕 1 I 刻 期 間 之 該 基 板 的 第 — 偏 壓 〇 1 1 4 .如 申 請專利範圍第 1 項 之 方 法 其 中 該 金 屬 化 層 包 含 1 k 鋁 Ο Μ I 5 ·如 Φ m 專 利 範 圍 第 4 項 之 方 法 其 中 該 第 一 位 障 層 包 1 1 含 T i 〇 I G ·如 申 專 利 範 圍 第 1 項 之 方 法 9 其 中 該 高 濺 射 成 分 蝕 1 刻 和 該 低 濺 射 成 分 蝕 刻 其 中 之 一 採 用 含 氮 化 學藥 品 〇 1 1 7 ·如 申 m 專 利 範 園 第 1 項 之 方 法 ， 還 包 含 ； 1 I 使 用 另 一 高 濺 射 成 分 蝕 刻 9 至 少 部 分 蝕 刻 透 不 同 1 1 於 該 第 一 位 障 ϋ 之 底 部 位 障 層 該 第 一 位 障 層 傜 位 在 1 1 r 0 - 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（？. 10 X 297公埯） 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 該金屬化層之上，該底部位障層偽位在該金屬化層之 下，該另外的高濺射成分蝕刻具有比該低濺射成分蝕 刻高之濺射成分。 8 ·如申請專利範圍第7項之方法，其中該金屬化層包含 A ] - C u 〇 9 .如申請專利範圍第]項之方法，其中該高濺射成分蝕 刻和該低濺射成分蝕刻至少有一摘是使用反應離子蝕 刻（R Τ E )技術蝕刻。 1 〇 .如申請專利範圍第1項之方法，其中該堆疊層僳在 製造動態隨機存取記憶體（DRAM)時採用。 1 1 · 一種在電漿處理腔體中，用於蝕刻穿透堆疊層的選 擇部分之方法，該堆疊層包含一金屬化層，一毗鄰該 金屬化層之第一位障層，及一位在該金屬化層之上的 光阻層，該方法包含： 使用第一腔體壓力，至少部分蝕刻穿透該第一位障 層；及 _ · 使用高於該第一腔體壓力之第二腔體壓力，至少部 分蝕刻穿透該金屬化層，其中建構該第一腔體壓力， 使造成要用濺射成分高於跟該第二腔體壓力相關之濺 射成分蝕刻該第一位障層。 ]2 .如申請專利範圍第1 1項之方法，其中該堆疊層偽在 • · -·. -製造動態隨機存取記億體（D R A Μ )時採用。 1 3 ·如申請專利範圍第]1項之方法，還包含：· 使用低於該第二腔體壓力之第三腔體壓力，至少部 -21- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ 297公埯） (請先閱讀背面之注意事項再填寫本頁) )裝. 訂 六、申請專利範圍 A8 B8 C8 D8 分蝕刻穿透不同於該第一位障層之底部位障層，該第 位造 傺使 層 ， 障力 位壓. 部體 底腔. 該三 ,第 上該 之構 層建 化中 屬其 金 ， 該下 在之 位層 傜化 層 R 障金 位該 1 在 成 射 濺 之 關 相 力 壓 體 腔二 第 該 跟 C 於層 高 障 分位 成部 射底 濺該 用刻 要蝕 成分 層 障 位 一 第 該 中 其 法 方 之 項 3 1 第 圍 範 利 專 請 申 之 中 其 少 至 層 障 位 C 部鋁 底含 該包 和層 含 包 個 化 屬 金 該 而 在 偽 層 疊 堆 該 中 其 法. 方 之 項 .4 1 第 圍 範 利. 專 請 申 如 體 憶 記 取 存 機. 隨 態 動 造 製 用 採 時 刻 蝕 分 部 少 至 中 其 法 方 之 項 4 第 圍 範 利 專 請 申 如 品 藥 學 化 之 .氯 含 用 採 傜 刻 蝕 該 之 層 化 屬 金 該 透 穿 刻 蝕 分 部 少 至 中 其 法 方 之 項 β 第 圍 範 利 專 請 申 如 刻 蝕 子 隹 離 應 反 含 包 刻 蝕 該 之 層 化 屬 金 該 透 穿 第 屬 範 利 專 請 申 如 在 約 力 壓 體 腔 一 第 該 中 其 法 。 方間 之之 項rr 壓 體 腔二 第 該 中 其 法 〇 方間 之之 項ΓΓ 8 ο 1X ΦΙ 第0H1 圍D1 範t 利or 專HIT 請2 Γ在 申 . 力 (請先閲讀背面之注意事項再填寫本頁) ----\ ,袈------訂------ 經濟部中央標準局員工消費合作社印製 擇 選 之 層 疊 堆 透 穿 刻 蝕 在 中 體 腔 理 處 漿 電 在 種 隹 付 該上 ，之 法層 方障 之位 立部 建底 物該 合在 聚位 壁 一 倒 ， 低層 降障 以位 用部 ，底 間一 期含 的包 分層 部.# 及 障 , 位 層.，部 障含上 位包該 部法透 上方穿 的該刻 上 ，蝕 之層分 層阻部 化光少 屬的至 金上 ， 該之力 在餍壓 位化體 一 屬腔 ，金 一 層該第 化在用 屬位使 金 一 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210Χ 297公釐） ABCD 六、申請專利範圍 層； 使用高於該第一腔體壓力之第二腔體壓力，至少部 分蝕刻穿透該金屬化層，其中採用該第一腔體壓力傜 要使該上部位障層用比跟該第二腔體壓力相關之濺射 成分高的濺射成分蝕刻·，及 使用低於該第二腔體壓力之第三腔體壓力，至少部 分蝕刻穿透該底部位障層，其中採用該第三腔體壓力 葆要使該底部位障層用比跟該第二腔體壓力相關之 該濺射成分髙的濺射成分蝕刻。 2 1 ·如申請專利範圍第2 0項之方法，其中該堆疊層傺在 製造動態隨機存取記億體（DRAM)時採用。 (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 •妙_ 經濟部中央標準局員工消費合作社印製 -23- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐）
TW087109805A 1997-06-20 1998-06-25 Method for metal etching with reduced sidewall build up during integrated circuit manufacturing TW385505B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/879,727 US5846884A (en) 1997-06-20 1997-06-20 Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing

Publications (1)

Publication Number Publication Date
TW385505B true TW385505B (en) 2000-03-21

Family

ID=25374765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087109805A TW385505B (en) 1997-06-20 1998-06-25 Method for metal etching with reduced sidewall build up during integrated circuit manufacturing

Country Status (4)

Country Link
US (1) US5846884A (zh)
EP (1) EP0886310A3 (zh)
JP (1) JPH1171689A (zh)
TW (1) TW385505B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6177337B1 (en) * 1998-01-06 2001-01-23 International Business Machines Corporation Method of reducing metal voids in semiconductor device interconnection
KR100333724B1 (ko) * 1998-06-30 2002-09-17 주식회사 하이닉스반도체 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
US6878635B1 (en) * 1998-12-02 2005-04-12 National Institute For Materials Science Dry etching
TW448503B (en) * 1999-03-11 2001-08-01 Toshiba Corp Method for dry etching
US6291361B1 (en) 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
US6852636B1 (en) 1999-12-27 2005-02-08 Lam Research Corporation Insitu post etch process to remove remaining photoresist and residual sidewall passivation
US6261967B1 (en) 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
DE10011886A1 (de) 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
US6426301B1 (en) * 2000-07-31 2002-07-30 Advanced Micro Devices, Inc. Reduction of via etch charging damage through the use of a conducting hard mask
DE10050047B4 (de) * 2000-10-10 2006-07-13 Promos Technologies, Inc. Trockenreinigungsverfahren statt der herkömmlichen Nassreinigung nach der Ätzung von Metallen
US6413877B1 (en) * 2000-12-22 2002-07-02 Lam Research Corporation Method of preventing damage to organo-silicate-glass materials during resist stripping
US6660642B2 (en) 2001-07-25 2003-12-09 Chartered Semiconductor Manufacturing Ltd. Toxic residual gas removal by non-reactive ion sputtering
TW548862B (en) * 2002-05-30 2003-08-21 Au Optronics Corp Method of preventing anode of active matrix organic light emitting diode from breaking
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20040171260A1 (en) * 2002-06-14 2004-09-02 Lam Research Corporation Line edge roughness control
US20040041272A1 (en) * 2002-08-29 2004-03-04 Signorini Karen T. Method for etching anti-reflectant coating layers
US7109119B2 (en) * 2002-10-31 2006-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Scum solution for chemically amplified resist patterning in cu/low k dual damascene
US20070227555A1 (en) * 2006-04-04 2007-10-04 Johnson Michael R Method to manipulate post metal etch/side wall residue
TWI532414B (zh) 2008-08-04 2016-05-01 Ａｇｃ北美平面玻璃公司 電漿源及使用電漿增強化學氣相沉積以沉積薄膜塗層之方法
EP3228161B1 (en) 2014-12-05 2021-11-03 AGC Flat Glass North America, Inc. Plasma source utilizing a macro-particle reduction coating and method of using a plasma source utilizing a macro-particle reduction coating for deposition of thin film coatings and modification of surfaces
EP3228160B1 (en) 2014-12-05 2021-07-21 AGC Glass Europe SA Hollow cathode plasma source
JP2017033982A (ja) * 2015-07-29 2017-02-09 東京エレクトロン株式会社 多層膜をエッチングする方法
US9721764B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Method of producing plasma by multiple-phase alternating or pulsed electrical current
US9721765B2 (en) 2015-11-16 2017-08-01 Agc Flat Glass North America, Inc. Plasma device driven by multiple-phase alternating or pulsed electrical current
US10242846B2 (en) 2015-12-18 2019-03-26 Agc Flat Glass North America, Inc. Hollow cathode ion source
US10573499B2 (en) 2015-12-18 2020-02-25 Agc Flat Glass North America, Inc. Method of extracting and accelerating ions

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545290A (en) * 1987-07-09 1996-08-13 Texas Instruments Incorporated Etching method
EP0439727A3 (en) * 1990-02-01 1991-10-02 Siemens Aktiengesellschaft Process to make grooves in silicon substrates for high density integrated circuits
DE69012555T2 (de) * 1990-07-25 1995-04-06 International Business Machines Corp., Armonk, N.Y. Methode zur Herstellung von mikromechanischen Sensoren für AFM/STM/MFM-Profilometrie und mikromechanischer AFM/STM/MFM-Sensorkopf.
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5221425A (en) * 1991-08-21 1993-06-22 International Business Machines Corporation Method for reducing foreign matter on a wafer etched in a reactive ion etching process
US5191394A (en) * 1991-10-28 1993-03-02 General Electric Company Amorphous silicon photodiode with sloped sidewalls and method of fabrication
US5462892A (en) * 1992-06-22 1995-10-31 Vlsi Technology, Inc. Semiconductor processing method for preventing corrosion of metal film connections
US5378648A (en) * 1992-07-15 1995-01-03 Micron Technology, Inc. Situ stringer removal during polysilicon capacitor cell plate delineation
JPH06151382A (ja) * 1992-11-11 1994-05-31 Toshiba Corp ドライエッチング方法
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
US5575888A (en) * 1995-04-14 1996-11-19 The United States Of America As Represented By The Secretary Of The Navy Sidewall passivation by oxidation during refractory-metal plasma etching
US5607602A (en) * 1995-06-07 1997-03-04 Applied Komatsu Technology, Inc. High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas
US6004884A (en) * 1996-02-15 1999-12-21 Lam Research Corporation Methods and apparatus for etching semiconductor wafers
US5772906A (en) * 1996-05-30 1998-06-30 Lam Research Corporation Mechanism for uniform etching by minimizing effects of etch rate loading

Also Published As

Publication number Publication date
JPH1171689A (ja) 1999-03-16
EP0886310A2 (en) 1998-12-23
US5846884A (en) 1998-12-08
EP0886310A3 (en) 2003-11-26

Similar Documents

Publication Publication Date Title
TW385505B (en) Method for metal etching with reduced sidewall build up during integrated circuit manufacturing
CN101366116B (zh) 制造厚布线结构的双镶嵌工艺
TW432546B (en) Manufacturing method of copper damascene
KR100530242B1 (ko) 집적회로제조시감소된측벽축적을갖는금속에칭방법
TW480661B (en) Planarized copper cleaning for reduced defects
KR100557626B1 (ko) 반도체 소자의 비트라인 형성 방법
CN100481432C (zh) 具有晶片中的双金属镶嵌结构的半导体器件
US7056823B2 (en) Backend metallization method and device obtained therefrom
JP5062969B2 (ja) 半導体素子のランディングプラグコンタクト形成方法
JP2005051247A (ja) 金属−絶縁物−金属キャパシタおよび配線構造
TW395028B (en) A metal fuse structure and a method of forming a terminal via in a fuse structure
JPH0682759B2 (ja) 導電性スタツドの形成方法
US6387754B2 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
US6221759B1 (en) Method for forming aligned vias under trenches in a dual damascene process
US20070254470A1 (en) Method for fabricating a semiconductor device having a repair fuse
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US7452807B2 (en) Method of forming a metal wiring in a semiconductor device
JP2003500829A (ja) 特異なディープトレンチを形成する過程
JP2004014828A (ja) 半導体装置の製造方法
US20010044214A1 (en) Method for dry-etching a titanium nitride containing multilayer film
JP2003273045A (ja) Ｃｍｐスラリー及びこれを利用する半導体素子の金属配線コンタクトプラグの形成方法
CN107611127B (zh) 半导体结构及其形成方法
TW484205B (en) Manufacturing method of interconnect to prevent the plug erosion
JP4393175B2 (ja) 半導体素子の金属配線層形成方法
CN207503956U (zh) 半导体结构

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees