A7 B7 經濟部中央標準局貝工消费合作社印製 五、發明説明 ( 1) 1 1 [發明所靨之技術領域] 1 1 I 本 發明 係 闉於非揮發性半導艚 記憤 装 置* 更特定地，藺 1 1 1 於 在 低霣 源 霣懕下對記憶格施行 賁料 之 寫入 及抹除動作且 L· 1 Γ 施 行 從記 憧 格讓出資料之動作之 非揮 發 性半 導體記億裝置 閲 讀 背 1 r 者 0 之 1 注 [先前技術] 事 項 | 最 近有 一 種羼於非揮發性半導 驩記 憶 裝置 之速讀記憶器 再 填 1 9 由 於可 按 低於動態隨意出入記 憧器 (DRAM) 之價格來製造 寫 本 頁 1 9 可 期待 其 成為下一代之記憧元 件。 1 1 圃 59為 展 示習知之N0R型速謓記憶器之記憶格陣列5000 1 1 之 结 構之 霣 路圈。在記憶格陣列 5000 配 置有 複數之字線WL 1 訂 1 I 之 複 数之 元 線BL。在圏59中，典 型地 展 示字 線 VL1 ， VL2 ， WL3»* *，以及元嬝 BL1，BL2，BL3。 在字 媒 VL與 元媒BL之各交 1 I 點 設 有記 憧 格QC。記憧格QC係由 浮W 型 M0S電晶驩所構成。 1 1 茲 鼷於 構 成記憧格之記憧格霣 晶體 之 構造 加Μ說明。 1 線 60為 被 用K說明非揮發性半 導體 記 植裝 置之記憧格霣 1 I 晶 之構 造 之蹶面示意圈。如圔 60所 示 ，該 記憶格霣晶通 1 1 I 具 有 :形 成 於P型半導體基板1之 主表 面 上之 η型源檯領域2 1 及 η型汲極領域3;在被夾於源極 領域 2與汲極領域3之間之 1 通 道 領域 之 上方隔著透纳氧化膜 4形成之浮閛霣極5;以及 1 1 在 浮 閘電 極 5之上方隔著絕緣臢6形成 之 控制 閘電極7。各 1 I 記 憶 格之 源 檯領域2及汲檯領域3係在 形 成於 浮閛霣搔5及 1 1 I 控 制 Μ霣 極 7之側壁上之側壁絕緣膜9作 為掩 横之下藉離子 1 1 注 入 法所 形 成者。 1 1 本紙張尺度逍用中國國家揉準（CNS ) A4说格（210X 297公釐） 經濟部中央梯準局工消费合作社印氧 A7 B7___五、發明説明（2) 請參照圔59及圈60，在各記憶格中，在源棰領域2連接 有源極線SL。在汲極領域3連接有元線BL。在控制閛霣極7 連接有字烺WL。 源極與汲極之間之導霣度（通道電導）依照施加於控制閛 霣極7之霣位發生變化。由於增加控制閘霣搔7之霣位，有 霣流開始流於源極與汲極之間時之電位稱為閥值（臨限值） 。閥值随著控剌閛電極7之積蓄電子而增加。 記憶格霣晶體藉浮閛霣極5之帶霄狀態之變化來記存資 訊。又按，浮閘18極5形成一種由於絕緣膜使其與外部在 電學上蹶絕而非揮發地記存資訊之结構。 其次，闞於N0R型速讀記憶器之鱭出動作、寫入動作以 及抹除動作加Μ簡單說明。 在寫入動作中，藉通道热電子之注入作用，將®子注入 浮閛電極。因此，記憶格霣晶髖之閥值Vth從低閥值側往 高閥值侧變動》 在抹除動作中*利用源極或汲極之閘掾之FNXFawIer-Hordhein)透纳現象從浮閛霣極抽出電子。因此，閥值Vth 從高鵾值供往低閥值儸變動。 在讓出動作中，對所_之元媒BL施加IV程度之«壓，且 將外部電源霣懕VCC供給於所S之字線WL，而依照位於所 «之字烺WL與所選之元烺BL之交點之記憶格霣晶«之源極 -汲極間是否有霣流通過之情形讀出資訊。 圈61〜圈62展示N0R型速讀記憶器之閥值S壓分布之圈。 如圓61所示，在N0R型速讀記憶器中，將閥值Vth高於外部 (請先Μ讀背面之注項再填寫本頁) .装. ^ 線 本紙張尺度適用中國國家橾準（CNS ) Α4规格（210X297公釐） 經濟部中央揉率局貝工消费合作社印製 揮 A7 _B7 ___ 五、發明灰明（3) 電源®壓VCC(5V)之狀態稱為寫入狀態，而將閥值Vth低於 外部電源霣懕从(：[：(5卩）之狀態稱為抹除狀態。 在HOR型速講記憧器中，按每一（數）元施行寫入，而將 全部（數）元一起或每將一指定區段所含之數元一起同時施 行抹除。從而*抹除狀態之閥值分布比寫入狀態之閥值分 布為赝大。 另一方面*如圔62所示*若使用現行之3. 3伏之外部電 源霣壓VCC，則會產生所謂之邊度抹除（記憶）格•使Μ值 電壓Vth變為1.5伏以下。 麵6 3為被用K說明速謓記憶器中之過度抹除格之問題之 霣路鼷。如圈63所示，在連接於元媒BL之記憶格QC1之資 料被讀出之埸合，假定被連接於同一元線BL之記植格QC2 ，QC3，QC4* ...為過度抹除格。為了讀出記憶格QC1=W 料，對元線BL施加IV程度之電壓。此外，對連接於記憤胃 QC1之字線tfLl施加外部鼋源電壓VCC。 在此場合*各S!l與記憶格QC2，QC3，QC4，·..連接之字 媒VL2，WL3，WL4，...之電位雖然為0V，卻有灌堪滚10通 遇各過度抹除格流至元線BL。其结果，本來由於‘ 之記憧格QC1處於寫入狀戆而不會有流通該記 达除格之 流，卻被外部判定為抹除狀慇。從而，此種過度$ 存在成為速謓記憶器之動作上之致命性缺陷° 其次，闞於按每S分割元線之DIHOR(Divided line NOR)型速謓記憶器加以說明。 _I»於DIN0R型速謓記憶器之內容 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐〉 1·----'L----裝------訂------線 -- (請先《讀背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消費合作社印策 A7 _B7_____ 五、發明說明（4) 記憧装置（日本專利特願平8-116297)"有所揭示° Μ下’ .翡於其内容加Κ簡單說明。 圃64為展示習知之DIHOR型速讀記憶器之記憧格陣列 6000之结構之霣路画。 如鼷64所示，記憶格陣列6000包含二個記憶格陣列區 BLK0及BLK1»在圃64中，對一個記憧格陣列匾BLK0或BLK1 各別典型地展示四價記憶格電晶« MC。記憶格陣列區BLK0 包含：記憶格霄晶體MC la及HC lb，其汲極各別連接於副元 媒SBL1 :記憶格罨晶體MC2a及MC2b，其汲極各別連接於副 元線SBL2;被用W開/閉主元線BL1與副元線SBL1之連接之 選擇閜SGI; Μ及被用W開/閉主元線BL2與副元線SBL2之 連接之選擇閘SG2。 記憶格電晶SSMCla及MC2a之控制閘霣極均連接於字線 WL1，而記憧格《晶體MClb及MC2t>之控制阐S極均連接於 字媒WL2。 記憶格陣列區BLK1亦同樣包含：各具汲極與副元線SBL3 連接之記憧格電晶體MC3a及MC3b ;各具汲極與副元線SBL4 邃接之記憶格轚晶體MC4a及MC4b。 記憶格陣列區BLK1又包含：被用以開/閉主元線與副 元線SBL3之連接之選擇WSG3;以及被用Μ開/閉主元媒 BL2與副元媒SBL4之連接之選擇閛SG4。 記愤格S晶《 MC3a及MC4a之控制閘霣極均連接於字線 WL3，而記憧格電晶J»MC3b及MC4b之控制閘霣欏均缠接於 字镍 WL4。____ 本紙張尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） I Γ— 11 I i I I I I I 訂 I I I I I 1·" ·· (請先Μ讀背面之注f項再填寫本頁) 經濟部中央揉準局貝工消费合作社印*. .// . 111— A7 B7__ 五、發明:奴明（5) 在DINOI{型速讀記億器中，對記憶格之寫入動作、抹除 動作以及讀出動作係藉所對懕之選擇閘SG之開/閉來選擇 記憧格陣列區段後施行者。又按，記憶格MC係由浮Μ型 MOS霣晶8Β所構成。 其次，闞於DINOR型速讀記憶器之抹除動作及寫入動作 加Μ說明。 65為展示外部霣源電壓VCC為3.3V之場合之DIHOR型速 讓記憶器之記憧格之閥值霄懕分布之·。 在抹除動作中，藉通道全面之FH透纳規象，將浮閛霣極 之霣子同時注入。因此，閥值霣壓Vth從低閥值霄壓ft往 高閥值霣壓側變動。 在寫入動代今，利用汲極閛緣之FN透纳現象抽出電子。即 在DINOR型速讀記憶器中，將低閥值分布側設定為寫入狀 態，而將高閥值分布側設定為抹除狀態。 再者，在DINOR型速讀記憧器中，反覆施行一種按每一 數元施加脈衝性金壓Μ抽出電子後檢驗閥值之動作（驗證 動作）*以使低《值俩之分布狹帶化。其结果，低閥值儼 分布之最低限變為1.5VM上，而霣現其使用3.3V之外部笛 源«壓VCC之動作。 [本發明所欲解決之問題] 另一方面，在非揮發性半導》記憶装置中*有要求進一 步之低霣懕動作、低消耗®力動作、以及高速讀出動作之 傾向。 __66為展示外部霣源霣壓VCC為1.8V之場合之DINOR型速 本紙張尺度適用中明國家標準（CNS ) A4规格（210X297公釐） —ίι-------裝------订------線 -« (請先閲讀背面之注意事項再填寫本頁) -8 - 經濟部中央標準局負工消费合作社印製 A7 _B7____ 五、發明說明（6) 讀記憧器之記憶格之閥值笛颳分布之圈。 如黼66所示，在外部《源霣壓VCC為現行之3.3VK下（例 如1.8V)時，低閥值側之最下限則變為1.5V以下，而產生 所謂之通度寫入格。其结果，即使擁有DINOR型速讀記憶 器之上述技術，亦可能雞於實現直接使用外部®涯電壓 VCC之讀出動作。 為了解決此項問題•可考處之手段為，使低笛靨化之外 部«源霣壓VCC在讀出動作時升壓至規行之霣壓位準（3.3V )之程度，而將此升壓之霣壓豳加於字埭。 但，若應用此一手段•升屋所需之時間則會引起讓出動 作變慢。再者*由於施行升壓動作，消耗霣力會埔大。又 由於3.3V動作之®路增加，造成其（原來）藉1.8V低霣壓化 所企求之減少消耗霣力之效果被降低之問題。 此外，即使在櫞成DINOR型記億格结構之場合*與一個 副元媒連接之非選揮之記憶格（例如63俚）全驩亦舍產生謓 出時之漏霣流。 在霣源《壓為3.3V之場合，如匾65所示’寫入閬值（Vth) 分布之最下限為1.5V。在閥值（Vth)M1.5VK下之數值被 寫入之埸合，同一元線上之63個非S擇格，被腌加有控制 閛® JEVcg=OV者，其漏®流之雄和則成為與讀出《流 I read相同程度之大小，而無法施行正常之讀出動作’因 此造成邊度寫入不良β
在此，記憶格之閥值Vth為1.5V之蕙義乃指控制閘極S 懕cg= 1.5V施加於記憤格時產生一讀出霣流1”30分之g __ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I-----------裝------1T------絲 -» {請先閲讀背面之注項再填寫本頁) 經濟部中央橾準局貝工消费合作社印轚 A7 B7___ 五、發明啦；明（7 ) 流而言•此時之®流-¾懕特性如圆67所示。 此時，圈67之霣流-¾懕特性曲線之控制閘極霣壓Vcg = 0V之電流值Ilreak為上述非選擇格之漏®流。 在此，闞於表示電流-電颸特性之傾度之下式所示之特 性值G加Μ考盧： G=<? (log 1)/^ Vcg 若得到一使此特性值G變大之記值格，此記植格則擁有 匾67中之虚線所示之霣流-S壓特性（但設定，Vc«:=0V時 之Ilreak為相同者）。 若得到此種特性，即使在寫入Vth分布之下限為〇.5V時 亦不會發生過度寫入不良。因為，非選擇格之漏霣流無綸 在具有霣線特性之記憶格或在具有虛媒特性之記憶格均相 ’同0 若能降低寫入Vth分布之下限，則有可能減低謓出電壓 ，而有可能在維持未升壓之高速謓出動作下霣現霣涯®壓 VCC之低S壓化。 為了此特性值G之增大，可考盧記憶格電晶賬之物理參 數之改變，但無法期待戲劇性之改菩。 圓68為展示控制閘極電壓Vcg與流於記憧格霣晶體之源 極*汲極間霣流I之闞係之圈。 如_ 68所示，若能得到低值之讀出®流Iread，則有可 能使謓出霣流值Iread上之特性值G值顧著增大。 然而，在減低讀出霣流值時通常會埋帶發生讀出速度之 降低之問鼉。____ 本紙張尺度逋用中國國家揉率（CNS ) A4規格（210X297公釐）一 ： • I* 1 —装 I I I11— I I 紹 一* (請先閲讀背面之注f項再填寫本頁) A7 B7 經濟部中央標準局貝工消费合作社印製 五、奁明f奴:明（8 ) 於 是 本 發 明 乃 在 解 決 上 述 問 題 為 百 的 之 下 被 完 成 f 其 提 供 一 種 即 使 在 使 用 低 霣 壓 霣 源 之 場 合 亦 有 可 能 實 現 高 速 讀 出 動 作 之 非 揮 發 性 半 専 驩 記 植 裝 置 0 請 先 » 閱 本 發 明 之 另 — 百 的 在 於 提 供 —* 種 即 使 在 低 霣 壓 動 作 時 亦 讀 背 有 可 能 免 除 通 度 抹 除 或 過 度 寫 入 所 引 起 之 錯 誤 動 作 之 非 揮 面- 之 注 發 性 半 導 强 記 憶 装 置 〇 1- 項 再 者 本 發 明 之 其 他 百 的 在 於 提 供 —· 糧 有 可 能 實 規 低 電 再 f 本 頁 裝 1 壓動作且有可能在低成本下製造之非揮發性半導鱧記植装 置 0 1 1 [解決問題之手段] 1 I 第 發明有鼷之非揮發性半導《記憶装置為形成於半導 1 訂 體基板上之非揮發性半導髖記憧裝置 f 其具有包含被配置 1 I 成 行 列 狀 之 複 數 記 憶 格 之 記 憶 格 陣 列 該 等 記 憶 格 被 分 組 1 1 而 形 成 複 數 區 段 各 區 段 各 別 含 有 按 第 一 複 數 縱 行 及 第 二 1 複 數 横 列 被 配 置 之 數 數 之 記 憶 格 該 記 憧 格 陣 列 具 有 以 1 絲 m 布 複 數 區 段 之 方 式 與 記 憧 格 之 横 列 相 對 應 設 置 之 複 數 之 1 I 第 —* 主 元 媒 Μ 遍 布 複 數 區 段 之 方 式 與 記 憶 格 之 横 列 相 對 1 1 I 應 設 置 之 複 數 之 第 二 主 元 媒 * 在 複 數 之 各 區 段 中 與 第 二 1 1 複 數 横 列 各 別 相 對 懕 設 置 之 副 元 媒 群 以 遍 布 複 數 區 段 之 - 1 1 方 式 與 記 憶 格 之 縱 行 各 別 相 對 應 設 置 之 複 數 之 字 媒 K 及 1 1 與 副 元 媒 和 上 述 字 媒 之 交 點 各 別 相 對 應 設 置 之 複 數 之 記 憶 1 I 格 9 各 記 憧 格 包 含 記 憧 格 霣 晶 髓 9 記 憶 格 霣 晶 髓 具 有 形 1 1 I 成 於 半 導 Η 基 板 之 第 一 導霣型之主表面上之第二専霣型之 1 1 源 檯 領 域 及 第 二 導 霣 型 之 汲 極 領 域 被 夾 在 源 檯 領 域 與 汲 1 1 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公羞} 11 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明明（9) 極領域之間之通道領域；在通道領域上隔著氧化膜形成之 霣荷租蓄電極；以及在電荷積蓄®極之上方隔著涵緣膜形 成之控制電極，記憶格霣晶髖之汲棰領域與所對應之副元 烺结合，控制霣極藉所對懕之字烺控制霣位，該記憶格陣 列又具有：被設在所對應之每一s段之複數之雙極性m晶 钃，其被配置至可在非揮發性半導髖記憶装置之釀出動作 時，將滾於所埋之記憶格霣晶髑之源槿領域與汲極領域之 間之霣潦經過所選之副元媒μ基極霣流接受而將此霣流放 大κ便控制流於所對應之第一主元媒之電流；連接機構， 被用以在非揮發性半導通記憶裝置之寫入動作時使副元線 與所對應之第二主元镍遘擇结合，而在讓出動作時使副元 媒與所對懕之雙極性電晶通之基極選擇结合；記憶格薄擇 播構，被用以在謓出動作時響應從外部來之位址信虢以選 揮所對應之副元媒及主元镍κ及字媒；資科讀出機構，被 用κ根據流於所選第一主元線之霣流之數值讀出所選之記 憶格之資料；κ及寫入機構，被用以在寫入動作時將霣子 注入記憶格霣晶饉之霣荷積蓄電檯或抽出霣子。 第二發明有Μ之非揮發性半専《記憶裝置為在第一發明 有醑之非揮發性半専體記憶裝置之结構中*記憶格選揮機 構包含：縱行遘擇櫬構，被用Κ響應外部位址信號Μ選擇 所對應之字嬢；以及横列選擇播構，被用以響應外部位址 信號MS擇所對應之主元線及副元媒，該連接櫬構包含： 第一内部連接機構》被用以在横列選擇機構之控制之下在 讚出動作時使副元媒與所對應之雯極性霣晶髖之基極選揮 本紙浪尺度適用中國國家揉準（CNS > A4规格（210X297公釐〉 12 I.-----.----^------、tr------m -· (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局貝工消费合作社印簟 五、發明説明 (10) 1 1 I 連 接 » Μ 及 第 二 內 部 連 接 櫬 構 f 被 用 在 梢 列 堪 擇 襪 構 之 1 1 L 控 制 之 下 在 寫 入 動 作 時 使 副 元 線 與 第 二 主 元 媒 遵 擇 連 接 0 1 I 請 1 1* 第 三 發 明 有 闥 之 非 揮 發 性 半 導 髓 記 憶 裝 置 為 在 第 —· 發 明 先 閲 1 1 有 Η 之 非 揮 發 性 半 導 艨 記 植 裝 置 之 结 構 中 9 記 憶 格 港 擇 機 背 面 r 構 包 含 * • 縱 行 選 擇 播 構 ， 被 用 Μ 響 應 外 部 位 址 信 號 Μ 港 擇 之 注 意 1 \ I 所 對 應 之 字 線 ♦ » 以 及 横 列 選 擇 僕 構 9 被 用 以 響 應 外 部 位 址 項 I 再 1 I 信 號 以 m 擇 所 對 應 之 主 元 m 及 副 元 媒 * 該 連 接 機 構 包 含 ♦ ♦ 填 寫 本 1 裝 I 共 同 設 在 副 元 線 群 之 m 段 £ 線 • 第 內 部 連 接 機 構 * 被 用 頁 1 I 以 在 横 列 選 擇 機 構 之 控 制 之 下 使 副 元 線 與 區 段 配 線 選 擇 連 1 I 接 第 二 内 部 連 接 機 構 ， 被 用 以 在 横 列 選 擇 機 構 之 控 制 之 1 1 I 下 在 謓 出 動 作 時 使 上 逑 區 段 配 浪 與 所 對 應 之 雙 極 性 霣 晶 體 1 訂 之 基 極 埋 揮 連 接 以 及 第 三 內 部 連 接 機 構 被 用 以 在 横 列 1 1 番 擇 機 構 之 控 制 之 下 在 寫 入 動 作 時 使 1¾ 段 配 m 與 第 二 主 元 1 1 線 港 擇 结 合 〇 1 1 第 四 發 明 有 之 非 揮 發 性 半 導 體 記 植 裝 置 為 形 成 於 半 専 線 I 髖 基 板 上 之 非 揮 發 性 半 導 體 記 憶 裝 置 其 具 有 包 含 被 配 置 1 1 成 行 列 狀 之 複 數 記 憶 格 之 記 憶 格 陣 列 9 記 憧 格 陣 列 被 分 成 1 1 複 數 之 區 段 9 各 匾 段 各 別 含 有 按 第 一 及 第 二 横 列 暨 第 一 複 1 | 數 縦 行 £ 置 之 複 數 之 記 憶 格 9 該 記 憶 格 陣 列 具 有 按 每 一 1 I 俚 區 段 設 置 之 複 數 之 主 元 媒 與 每 一 個 區 段 所 含 之 横 列 栢 1 1 對 應 設 置 之 第 一 及 第 二 副 元 線 >λ 遍 布 複 數 區 段 之 方 式 與 1 1 上 逑 記 憶 格 之 m 行 各 別 相 對 懕 設 置 之 複 數 之 字 線 >λ 及 與 1 1 第 一 及 第 二 副 元 線 和 字 線 之 交 點 各 別 相 對 應 設 置 之 複 數 之 1 I 記 憧 格 » 各 記 憶 格 包 含 記 憶 格 ΙΒ 晶 暖 9 記 憧 格 霣 晶 體 具 有 1 1 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -13 - A7 B7 經濟部中央標準局負工消费合作社印装 五、發明样明 (11) 1 1 I • 形 成 於 半 導 體 基 板 之 第 一 導 霣 型 之 主 表 面 上 之 第 二 導 電 1 1 1 型 之 源 極 領 域 及 第 二 導 電 型 之 汲 極 領 域 參 被 夾 在 源 極 領 域 1 I 與 汲 極 領 域 之 間 之 通 道 領 域 * 在 通 道 領 域 上 隔 著 氧 化 膜 形 請 先 ΛΛ 1 Γ 1 成 之 霣 荷 積 蓄 電 極 以 及 在 電 荷 積 蓄 電 極 之 上 方 隔 著 絕 緣 PQ 讀 背 1 r 膜 形 成 之 控 制 霣 極 ♦ 記 憶 格 電 晶 體 之 汲 極 領 域 與 所 對 應 之 由. 之 注 1 \ 副 元 線 结 合 9 控 制 電 極 藉 所 對 應 之 字 線 控 制 電 位 f 該 記 憶 $ · XS 1 I 再 1 格 陣 列 又 具 有 被 設 在 所 對 應 之 第 一 及 第 二 副 元 媒 之 第 一 1 第 寫 本 裝 及 二 雙 極 性 霣 晶 體 其 被 配 置 至 可 在 讀 出 動 作 時 將 流 頁 1 I 於 所 選 之 記 憶 格 電 晶 體 之 源 極 領 域 與 汲 極 領 域 之 間 之 電 流 1 1 經 過 所 m 之 第 一 及 第 二 副 元 線 Μ 基 極 電 流 接 受 而 予 以 放 大 1 1 連 接 機 構 被 用 以 在 非 揮 發 性 半 導 體 記 憶 装 置 之 讀 出 動 1 訂 作 時 雙 極 性 電 晶 體 所 放 大 之 電 流 可 流 入 所 對 m 之 主 元 線 1 I 之 方 式 使 兩 者 選 擇 结 合 而 在 非 揮 發 性 半 導 體 記 憶 装 置 之 1 1 I 寫 入 動 作 時 使 與 所 選 之 第 一 或 第 二 副 元 線 相 對 應 之 雙 極 性 1 1 霣 晶 體 之 射 極 -基極間短路且使所選之主元線與所選之第 1 線 一 或 第 二 副 元 線 结 合 記 憶 格 選 擇 機 構 被 用 Μ 在 非 揮 發 1 I 性 半 導 體 記 憶 装 罝 之 讀 出 動 作 時 響 應 從 外 部 來 之 位 址 信 號 1 1 以 選 擇 所 對 應 之 第 一 或 第 二 副 元 線 及 主 元 線 Μ 及 字 線 資 1 1 I 料 讓 出 機 構 被 用 Μ 根 據 流 於 所 選 主 元 線 之 霣 流 之 數 值 諝 - 1 1 出 所 m 記 憶 格 之 資 料 以 及 寫 入 機 構 被 用 以 在 寫 入 動 作 1 1 時 將 霣 子 注 入 記 憶 格 電 晶 99 之 電 荷 積 蓄 電 極 或 抽 出 霣 子 〇 1 I 第 五 發 明 有 闞 之 非 揮 發 性 半 導 體 記 憤 裝 置 為 在 第 四 發 明 1 I 有 Μ 之 非 揮 發 性 半 導 體 記 植 裝 置 之 結 構 中 第 一 及 第 二 雙 1 1 I 極 性 霣 晶 艘 各 別 被 配 置 於 隔 著 第 一 及 第 二 副 元 線 相 對 之 各 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央梂準局月工消费合作社印裂 Α7 Β7 五、發明就明（12) 一方*該連接櫬構包含：Μ—種可依照第一雙檯性霣晶體 之需要被串聯連接於所對懕之主元線與第一副元線之間之 方式設置之被用以接受記憶格埋擇機檷之控制之第一及第 二開Μ機構；及Μ—種可依照第二雙極性電晶體之需要被 串職連接於所對懕之主元媒與第二副元線之間之方式設置 之被用Κ接受記憧格選擇機構之控制之第三及第四閭Η櫬 構，其中第一及第三開鼷機構各具有與所對應之主元線連 接之一繃’第二開醞櫬構具有：與第一雙極性霣晶體之射 極及第一開闞檄檐之另一端連接之一端；Μ及與第一雙極 性鼋晶體之基極及第一副元嬢連接之另一端，而第四開鼷 機構具有：與第二雙極性霣晶髓之射槿及第三開闢機構之 另一端連接之一端；Κ及與第二雙極性轚晶髓之基極及第 二副元烺連接之另一端。 第六發明有闢之非揮發性半導«記憤裝置為在第四發明 有關之非揮發性半導艟記憶装置之结構中，第一及第二雙 極性霣晶《被配置於第一及第二副元線之一端側，該連接 機構包含：Μ —種可依照第一雙極性電晶體之需要被串聯 連接於所對懕之主元線與第一副元線之間之方式設置之被 用以接受記憶格選揮櫬構之控制之第一、第二以及第三開 醑機構；Μ及Μ—棰可依照第二雙極性電晶體之需要被串 聪連接於所對應之主元媒與上述第二副元線之間之方式設 置之被用以接受記愠格埋擇櫬構之控制之第四、第五以及 第六開關機構，其中第一及第四開翮拥構各具有與所對應 之主元镲連接之一端，第二開Η鳙構具有：與第一開闞播 本紙張尺度適用中國國家梯率（CNS)Α4規格（210x297公釐） 15 I.--*--------裝------訂------線 ' * - (請先聞讀背面之注意事項再填寫本頁) A7 B7 五、發明(税明（13 ) 構之另一 及第三閭 與第一雙 第五開闞 ;Μ及與 之另一端 極及第二 第t發 蠼基板上 成行列狀 複數之區 數級行配 少二個區 相對懕設 憶格之縱 和字媒之 格包含記 基板之第 第二導《 之通道領 捶；K及 極，記憶 制霣極藉 與所對應 另一端。 :以及與第一雙極性霣晶髓之射極 連接之另一端，第三開Μ機構具有 基極及第一副元線連接之另一蝙， 第四開鼷櫬構之另一端連接之一端 晶通之射捶及第六開Μ之一端連接 機構具有與第二雙極性霣晶體之基
If— If— I 111 裝—— —訂 11 線 看· (請先W讀背面之注$項再填寫本頁) 經濟部中央橾率局負工消费合作社印装 端連接 «機構 極性霣 櫬構具 第二雙 ，而第 副元烺 明有閫 之非揮 之複數 段•各 置之複 段設置 置之二 行各別 交點各 憧格霣 一導® 型之汲 域；在 在電荷 格霣晶 所對應 之第一 之一端 之一端 晶體之 有：與 極性霣 六開鼷 連接之 之非揮 發性半 記憧格 區段各 數之記 之複數 個副元 相對應 別相對 晶鱷， 型之主 極領域 通道領 積蓄電 體之汲 之字嬢 區段之 發性半 導鳗記 之記植 別含有 憶格， 之主元 設置之 對應設 記值格 表面上 ;被夾 域上隔 極之上 極領域 控制霣 二個副 専髓記 憶装置 格陣列 按第一 該記憶 線；與 遍布複 複數之 置之複 霣晶體 之第二 在源極 著氧化 方隔著 與所對 位，該 元埭中 愤装置 ，其具 ，記植 及第二 格陣列 每偏+區 數之區 字烺； 數之記 具有： 導轚型 領域與 糢形成 絕緣膜 應之副 記憶格 之一方 為形成 有包含 格陣列 横列暨 具有： 段所含 段之方 以及與 憶格， 形成於 之源極 汲極領 之霣荷 形成之 元媒結 陣列又 暨所對 於半導 被配置 被分成 第一複 编布至 之横列 式與記 副元線 各記憶 半導鱧 領域及 域之間 積蓄霣 控制霣 合，控 具有： 應之第 16 本紙張又度適用中國國家揉率（CNS)A4規格（210x297公釐） 經濟部中央梂準局貝工消费合作社印裝 A7 B7 _ 五、發明説明（14) 二區段之二個副元線中之一方同時相對懕設置之雙極性® 晶體’其被配置至可在讀出動作時，將流於所選之記憶格 霣晶體之涯極領域與汲極領域之間之轚流經過所選之副元 線以基極’電流接受而予Μ放大；連接機構，被用以在非揮 發性半導體記憶装置之讚出動作時使雙極性電晶體之基棰 與所選之副元線選擇结合•而使雙極性霣晶體所放大之霣 流流入所廚應之主元線，而在非揮發性半導體記憶裝置之 寫入動作時使與所壤之副元媒相對應之雙極性霣晶通之射 極-基極間短路並且使所選之主元埭與所選之副元線结合 :記憶格選擇檄構，被用以在非揮發性半導邇記憶裝置之 讚出動作時響懕從外部來之位址信號κ選擇所對應之副元 媒及主元烺Κ及字烺；資料讀出機構，被用Κ根據流於所 選主元線之霣流之數值讀出所選之記憶格之資料；Μ及寫 人機構，被用以在寫入動作時將霣子注入記憶格霣晶髓之 霣荷積蓄霣極或抽出霣子。 第八發明有闞之非揮發性半導體記憶裝置為在第t發明 有W之非揮發性半導熥記憶裝置之结構中，又具有依照記 愠格之每縱行各別設置之複數之格遘揮媒，各記憧格又包 含格選擇笛晶體，被用以遘擇開/閉一通過記植格霣晶體 流於副元線與雙極性霣晶體之基極之間之霣流之導通路徑 ，縱行1擇槺構被用K使與所遘記憶格相對應之格選擇烺 活性化，而使所選記憶格之格埋擇霣晶《形成導通狀態。 第九發明有W之非揮發性半導艚記憶装置為形成於半導 «基板上之非揮發性半導髓記憶裝置，其具有包含被gg -本紙張尺度逋用中國國家揉準《CNS ) A4規格（21〇x297公釐） ~^"" (請先閲讀背面之注意事項再填寫本頁) .装· -訂 線 17 A7 B7 經濟部中央橾準局貝工消費合作社印裝 五、發明税明 (15) 1 1 成 行 列 狀 之 禊 數 記 憶 格 之 記 憶 格 陣 列 該 等 記 憶 格 被 分 組 1 1 I 而 形 成 複 數 區 段 各 區 段 各 別 含 有 按 第 1 及 第 二 横 列 暨 第 1 1 一 複 數 縱 行 配 置 之 複 數 之 記 憶 格 該 記 憶 格 陣 列 具 有 ♦ 按 請 先 1 r 每 二 個 區 段 設 置 之 複 數 之 主 元 媒 與 每 一 個 區 段 所 含 之 横 閱 讀 背 1 r 列 相 對 應 設 置 之 第 ___ 及 第 二 副 元 線 * K 遍 布 複 數 區 段 之 方 面· 之 1 注 \ 式 與 記 憶 格 之 縱 行 各 別 相 對 應 設 置 之 複 數 之 字 媒 >λ 及 與 $ 項 1 1 第 一 及 第 二 副 元 線 和 字 線 之 交 點 各 別 相 對 懕 設 置 之 複 數 之 再 f 1 1 裝 1 記 憶 格 各 記 憶 格 包 含 記 憶 格 電 晶 m 記 憶 格 霣 晶 通 具 有 馬 本 頁 • 形 成 於 半 導 髖 基 板 之 第 一 導 電 型 之 主 表 面 上 之 第 二 導 霣 1 1 型 之 源 極 領 域 及 第 二 導 電 型 之 汲 極 領 域 • * 被 夾 在 源 極 領 域 1 | 與 汲 槿 領 域 之 間 之 通 道 領 域 • 在 通 道 領 域 上 隔 著 氧 化 膜 形 1 訂 成 之 霣 荷 積 蓄 霣 極 及 在 霣 荷 積 蓄 霣 極 之 上 方 隔 著 m 緣 1 膜 形 成 之 控 制 電 極 t 記 憧 格 霣 晶 通 之 汲 極 領 域 與 所 對 應 之 1 1 副 元 線 合 9 控 制 霣 極 藉 所 對 應 之 字 線 控 制 霣 位 該 記 植 1 1 格 陣 列 又 具 有 ； 被 設 在 所 對 應 之 二 個 區 段 之 每 一 區 段 之 雙 1 線 1 | 極 性 霣 晶 fiS f 其 被 配 置 至 可 在 謓 出 動 作 時 9 將 流 於 所 選 之 記 憶 格 電 晶 體 之 源 極 領 域 與 汲 極 領 域 之 間 之 電 流 烴 m 所 m 1 1 | 之 二 個 段 中 之 第 一 或 第 二 副 元 線 以 基 極 電 流 接 受 而 予 以 • 1 1 放 大 連 接 機 構 被 用 Μ 在 非 揮 發 性 半 導 臞 記 憶 裝 置 之 謓 * 1 1 出 動 作 時 雙 極 性 電 晶 體 所 放尺之笛 流 可 流 入 所 對 應 之 主 元 1 I 媒 之 方 式 使 兩 者 選 擇 結 合 而 在 非 揮 發 性 半 導 體 記 憶 裝 置 1 1 | 之 寫 入 動 作 時 使 所 選 雙 極 性 霣 晶 體 之 射 極 -基極間短路並 1 1 I 且 使 所 選 之 主 元 線 與 所 選 區 段 所 含 之 第 — 或 第 二 副 元 m 结 1 1 合 記 憧 格 m 擇 機 構 > 被 用 以 在 非 揮 發 性 半 専 體 記 憶 装 置 1 1 本紙張尺度逋用中國國家揉率（CNS ) A4規格（210X297公釐） -i g - 經濟部中央橾準局貝工消費合作社印笨 A7 B7___五、發明説明（18) 之謂出動作時響懕從外部來之位址信號Μ選擇所對應之區 段中之第一或第二副元線及主元線以及字線；資料讀出機 構*被用Μ根據流於所選主元線之轚流之數值讓出所遘之 記憶格之資科；Κ及寫入機構，被用以在寫入動作時將電 子注入記億格窜晶嫌之電荷積蓄轚極或抽出電子。 第十發明有關之非揮發性半導體記惕裝置為在第九發明 有闞之非揮發性半専體記憶裝置之结構中*又具有依記憶 格之每行各別設置之複数之格選擇媒，各記憶格又包含格 選揮電晶髓，被用Κ選擇開/期一通遇記植格霣晶》流於 副元線與雙極性霣晶通之基極之間之霣流之導通路徑，鑼 行選擇機構被用Μ使與所選記憧格相對應之格選擇線活性 化，而使所選記億格之格選擇電晶體形成導通狀態。 [發明之實施形態] [簧施形態U 圔1為展示本發明之實施形態1之非揮發性半導體記憶裝 置1000所具结構之概略方塊圈。 黼1所示，非揮發性半導體記憶裝置1〇〇〇包含：位址緩 衡器102，記億格陣列104，WL解碼器106* Υ解碼器108， SG解碼器114Μ及源極解碼器116。 位址壊衡器102被用以接收從外部來之位址信號Α0〜Ai ，而輸出所對應之內部縱行位址信號Αχ及内部横列位址信 號Ay。WL解礓器106被用W接收從位址缓銜器1〇2來之内部 縱行位址信號Αχ而選擇所對應之記憧格陣列104之字媒。Y 解碣器108被用Κ接收從位址媛街器102來之內部檐列位址 — Ϊ--.---ί----^------^------0 (請先閲讀背面之注$項再填寫本頁) 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210Χ297公釐） 19 五、發明説明（17) A7 B7 經濟部中央標準局貝工消费合作社印簟 信號Ay而選揮記憶格陣列104所對應之主元線。 記憶格陣列104為NOR型記憤格陣列，其包含複數之記憶 格霣晶» MT。記憶格霄晶髓MT為由浮閛型霣晶邇所構成。 在下文中，將記憶格霣晶艚及格選擇苗晶《均當作p道 M0S®晶體予Μ說明》 在圓1中，為了說明籣單，典型地展示含有二行四列之 記憶格霣晶體之區段，即記憶格電晶體ΗΤ11，ΜΤ12，ΜΤ13 ，ΜΤ14， ΜΤ21 ， ΜΤ22 ， MT23W 及 ΜΤ24〇 在此，上述記憶格電晶邇之區段通常含有更多之記镱格 ，此項區段亦有可能構成一種例如相當於形成於同一井域 内之抹除動作時之抹除單位之结構。 記憶格霣晶SIMT11〜ΜΤ14之各控制閛S極均連接於字線 VL1。記憧格電晶邂ΜΤ21〜ΜΤ24之各控制阐霣極均連接於 字媒WL2。 記憶格S晶體ΜΤ11〜ΜΤ14及ΜΤ21〜ΜΤ24之各源極領域被 連接於源極線SL ό 記憧格電晶賵ΜΤ11及ΜΤ21之汲極領域被連接於副元嬢 SBL1。記憶格霣晶賵ΜΤ12及ΜΤ22之汲極領域被連接於副元 镍SBL2。記憶格霣晶體ΜΤ13及ΜΤ23之汲極領域被連接於副 元SISBL3。記憶格罨晶邇ΜΤ14及ΜΤ24之汲極領域被連接於 副元線SBL4。 副元線SBL1之一蝙經通選擇連接於程式主 元媒PMBL1。副元線SBL2之一端經通選擇閛ffi晶體PSG2連 接於程式主元線PMBL1。副元線SBL3之一端經過埋擇閘霣 本紙乐尺度適用中國國家梯準（CNS ) A4规格（21〇X297公釐） (請先»讀背面之注$項再填寫本頁) -裝.
，1T 線 A7 B7 五、發明説明（18) 晶體PSG3連接於程式主元烺PMBL1。副元線SBL4之一端經 遇遘揮閘霣晶體PSG4連接於程式主元線PMBL1» 屬於M0S®晶體之選擇閛S晶jgPSGl〜PSG4之各閘®極 各別連接於選擇線PSL1〜PSL4。 再者，與上述記憧格之匾段相對應地設有雙極性霣晶强 BT1 〇 雙極性霣晶體BT1之集檯接受接地電位。 副元鎳SBL1之另一端經過遘擇閛電晶骽RSG1連接於雙極 性霣晶髓BT1之基極。副元媒SB L2之另一端烴遇遘擇閘電 晶鍰RSG2連接於雙槿性電晶艚BT1之基槿。副元媒SBL3之 另一皤經通選擇閜電晶髖RSG3連接於雙極性霣晶髖BT1之 基極。副元線SBL4之另一端經遇選擇閛霣晶髖RSG 4連接於 雙極性霣晶體BT1之基極。 靥於MOS電晶體之選擇閛霣晶體RSG1〜RSG4之各閘電極 各別連接於邐擇媒RSL1〜RSL4。 雙極性電晶髏BT1之射極被連接於讓出主元媒RSLG1。 經濟部中央橾準局貝工消费合作社印製 (請先聞讀背面之注$項再填寫本頁} 霣際上*在記憶格陣列104含有禊數之記憶格區段，而 每一區段具有如上述之结構。 WL解碼器106被用W響應位址媛衝器102所供給之内部縱 行位址信號ΑχΜ選擇所對應之字線WL1〜WL4中之任一字媒。 SG解碼器11 4被用Μ在寫入及抹除動作時，響懕位址級 斷器102所供姶之内部縱行位址信號ΑχΜ使遘擇嬢PSL1〜 PSL4中之任一埋擇線活性化，以便被選之横列所對應之副 元嬝與程式主元媒P MB Lia接。SG解碼器11 δ被用Κ在讀出 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） -21 經濟部中央橾準局負工消费合作社印裂 A7 ___B7__ 五、發明将明（ig) _作時，使選擇線RSL1〜RSL4中之任一選擇線活性化，Μ 便被選之横列所對應之副元媒與讀出主元線RMBL1連接。 涯極解碼器116依照寫入動作、抹除動作或讀出動作調 整源極線SL之霣位。 非揮發性半導體記憶装罝1000又包含高電壓產生笛路 110、負電壓產生霣路112、井域電位產生®路120Κ及謓 出霣壓產生電路132。 高電壓產生霣路110被用以接受外部電源霣壓VCC而產生 對記恒格之資科寫入或抹除動作所需之高霣壓。負®壓產 生霣路112被用Μ接受外部霣源霣壓Vcc而產生對記憧格之 資料寫入或抹除動作所需之負電壓。井域電位產生電路 120被用Μ接受高電壓產生電路no之输出而控制待形成記 tl格«晶體之半等體基板表面之井域電位。讀出霣壓產生 ®路132被用以產生任選之讀出電壓。 WL解碼器1〇6被用Μ接受高電壓產生電路110及負電壓產 生電路112之输出，Μ便在寫入動作時將指定正電壓供給 於所選之字線，而在抹除動作時將負電壓供給於所選之字 媒〇 非揮發性半専體記憶裝置1 000又包含：寫入/抹除霣路 122，資料輪入/输出媛街器124，資料驅動器126，謓出（ 感測）放大器128W及寫入電路130。 寫入/抹除霣路122被用以控制對記憶格之寫入動作及抹 除動作。資料_入/_出媛銜器124被用以接受從外部來之 資料而輪出至内部電路•或被用以接受從記憶格讀出之資 本紙張尺度逋用中國國家揉準（CNS ) Α4規格（210X297公嫠） 1«--·.--U----裝------.^1------鯓 *· (請先閲饋背面之注f項再填寫本頁) -22 - 經濟部中央標準局貝工消费合作社印輦 A7 ________B7____ 五、發明説明（20) 料而予以输出至外部◊資料驅動器126被用Μ接受對資料 输入/输出媛衡器124输入之寫入資料而驅動所對應之元線 霣位。讀出放大器128被用Κ在資料之謓出時，經過讚出 主元媒RMBL1 *響應所選記憤格之記憶資訊以_出所對應 之讀出資料。寫入霣路130被用Μ接受及保持從資料驅動 器126來之寫入資料而將負霣壓產生雷路112之負®壓供給 於所對應之元線。 資料驅動器126經過横列選擇IWPSLGiai接於程式主元線 PMBL1，而讀出放大器128經過横列選擇闞RSLG1連接於讀 出主元線RMBL2。横列選擇閛PSLG1及RSLG1之電位受到Y解 碣器108之控制。從而，響應從位址嫒衡器102來之内部横 列位址信號Ay使所選之主元線（M下，將程式主元嬝及讀 出主元線統稱為主元嬝）與讀出放大器128或資料驅動1^6 連接。 圔2為進一步詳细展示該麵1所示之記植格104所具结構 之霣路蘭。 在4條副元線SBL1〜SB L4各別連接有饜芦記憶格電晶艚 之複數個浮閛型電晶體之汲極。 在連接於4條副元線之記憶格霣晶體中*靨於同一縱行 之記憶格霄晶體之閘極均共同連接於所對應之字線。 4條副元媒之一端各別利用第一轉換電路200選擇埋接於 程式主元線。第一轉換電路200經通選擇線PSL1〜PSL4接 受SG解礴器114之控制。 第一轉換霣路200包含各別被連接於所對應之副元線 本紙張尺度逋用中國國家揉準（ CNS ) A4规格（210X297公釐） ： 一 2 3 - (請先W讀背面之注$項再填寫本頁) • Γ— •絮. t 餚· 經濟部中央梯準局貝工消费合作社印裝 A7 B7 五、發明説明（21.) SBL1〜SBL4與程式主元線PMBL1之間之選擇閛PSG1〜PSG4。 選擇閛PSG1〜PSG4之閛極各別連接於所對應之選擇線 PSL1 〜PSL4〇 4條副元線之另一端各別利用第二轉換電路210選擇連接 於雙極式®晶體之基極。第二轉換電路經過選擇線RSL1〜 RSL4接受SG解碼器114之控制。 第二轉換霣路210包含各別被連接於所對應之副元媒 SBL1〜SBL4與程式主元線RMBL1之間之選擇閛RSG1〜RSG4。 1擇閛RSG1〜RSG4之閘極各別連接於所對應之選擇線 PSL1 〜RSL4 〇 [P道浮閛型記憶格之動作] 如上所述，在圓2所示之例子中，記惺格電晶髓為p道型 之浮閘型電晶髓〇 因此，在下文中首先簡單說明p道型之浮閘型電晶體對 記憶格電晶體之寫入及消除動作暨其特激。 園3為展示p道浮閘型記憶格之構造之斷面圖。p道浮閘 型記憶格在η型井域1之表面形成有p型之源極領城2及p型 之汲極領域3。又按，在圖3中，在源極領域2及汲極領域3 與η型井域1之境界各別形成有ρη接面2a,3a。 在被夾於源極領域2與汲極領域3之間之通道領域8之上 方，隔著透納氧化膜4形成有浮閛霣極5。在此浮閘®極5 之上方•隔著絕緣膜6形成有控制閘電極7。又按，一般而 言，為絕錄膜6使用由氧化膜、氮化膜以及氧化膜所構成 _g三暦積層膜。 本纸張尺度適用中國國家樣準（CNS ) A4规格（2丨0X297公釐） 裝 I訂 線 -* (請先閱讀背面之注項再填寫本頁) -24 - 五、發明説明（22) A7 B7 之 置 装 憶 記 艚 導 半 性 發。 揮明 非說 之M 成加 構作 所動 造出 構謓 述及 上以 由除 於抹 翡、 茲入 寫 經濟部中失揉準局貝工消费合作社印簟 首先在寫入時，在參照騸3及晒6之下，對控制閘霣極7 施加4〜11V程度之正霣位，對汲極領域3施加-3〜-10V程 度之負霣位，使源極領域2形成開放狀態，而將n井域1設 定為接地電位。即，在與習知之使用η道型MOS霣晶體之 DIHOR型速讀記憶格之寫入之情況相反極性之霣位配置下 振加電位。 此際之画3之Α所示領域之寫入動作之示意圔被示於醒4 中0 在汲捶領域3中，產生帶-帶間透纳電流，而生成霣子-®洞對9。其中S子9a藉横商電場往通道8之方向加速，而 成為具有高能量之热霣子。此時，由於正霣位施加於控制 閘7，該電子9a可容易注入透納氧化膜4而到達浮閛霣極5 。箱此種帶-帶間透納霣流所引起之熱霣子之注入（作用） ，實現®子對浮閛霣極5之注入，而施行記憶格之寫入動 作。 由於此項寫入動作，記億格形成"Low Vt”（Vth低之狀態 。但由於使用p道型霣晶體，在負之符號時絕對值變小。） 其次，闢於抹除動作在參照圖5及圈6之下加以說明。在 抹除動作時，對控制阐霣極7施加-5〜-12V程度之負霣位 ，對源極領域2及η井域1施加5〜12V程度之正霣位，且使 汲極領域3形成開放狀態。即，依照與使用η道型M0S霣晶 艚之DIN0R型速讀記憶格之抹除之情況相反極性之S位配 本紙張尺度逋用中國«家揉準（CNS ) A4规格（210x297公釐) (請先Μ讀背面之注$項再填寫本頁) -裝· -·" -25- A7 經濟部中央橾準局貝工消费合作社印装 B7 _五、發明祝明（23) 置*在通道部8形成電洞之通道層。由於上逑電位配置， 有強電場施加於通道層與浮閘電極5之間之透納氣化膜4, 而由於FN透納現象，浮閘電極5中之電子往電洞通道層被 抽出去。由於此項抹除動作，記憶格形成"High Vt”（Vth 高之狀態，但由於使用p道型電晶體，在負之符號時絕對 值變大。） 再者，在讀出動作時，如圖4所示，對控制閘電極7施加 -1.5〜-5V程度（約略為”High Vt"與”Low Vt"之中間）之負 電位，並使源極領域2及η井域1成為接地電位，而對汲極 領域3施加-0. 1〜-2V程度之負電位。 藉此電位配置，依照是否有電流流於非揮發性半導體記 憶裝置之情形來判定該非揮發性半導體記憶裝置是否處於 "Low Vt”o 如此，在p道浮閘型記憶格中，由於依照如圖6所示之電 位條件施行動作，在寫入時汲極領域3附近之帶-帶間透納 電流所促成之電子-電洞對9中之電洞9b被拉往汲極領域3 ，然後在汲極領域3中，由於電洞之濃度高，使電洞發生 散亂而被奪去能量，因此不會成為具有高能悬之熱電洞。 再者，即使可假定熟電洞存在之場合，亦由於浮閘5處於 正電位，不可能發生熱電洞之注入。 從而*不會發生熱電洞對透納氧化膜4之注入，而有可 能防止熱電洞對透納氧化膜之注入所引起之透納氧化膜之 顯著劣化（惡化），其在習知之η道M0S型記憶格方面成為大 間題者。 (請先閲讀背面之注意事項再填寫本頁) .裝· 、-» 線· 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -26 - 經濟部中央揉準局貝工消费合作社印簟 A7 B7__ 五、發明説明（24 ) 又由於不會發生热電洞對透納氧化膜之注入，關於習知 之η道MOS型記憶格確保有效閘長之問題，亦不箱要形成如 習知之該記憶格所形成之電埸缓和層，因此與習知之η道 MOS型記憶格之構造相較，更有可能實現進一步之细微化 ，即有可能賁現高集積化。 [非揮發性半導髖記億裝置1000之動作] 其次，翮於實施形態1之非揮發性半導體記憶装置 之動作加Μ簡單說明。 [程式動作] 在想要將資料寫入記憶格之場合，將指定待選之記憶格 之位址之位址信號Α0〜Ai供給於位址媛衡器102。另一方 面，對資料输入/輪出媛衡器12 4供給待寫入之資料。随之 ，資料驅動器126驅動所對應之元線之電位位準。寫入® 路130從資料驅動器126經遇程式元媒BL1接收寫入資料。 茲關於在記憧格電晶體MT11施行資料之寫入之場合加Μ 說明。首先對於含有記憶格®晶體ΜΤ11之扇區施行抹除動 作。在此，”扇區”係指同一井域內形成之記憶格群而言， 其相當於圖2所示之記憧格區段。 Μ下，針對記憶格電晶髓ΜΤ11加以說明。 由於寫入/抹除控制電路122之控制，程式主元線p MB L1 形成浮動狀態，而高電Μ產生霣路110及負霣壓產生霣路 112各別產生所指定之高®颸及負霣壓。随之，源檯解碼 器116經過源極線SL使記憶格霣晶級ΜΤ11之源極霣位達到 所指定之正霣位（例如8V)。另一方面，井域電位產生霣路 本纸張尺度適用中國困家梯準（CNS ) Α4規格（210X297公釐) — -27 - (請先閲讀背面之注$項再填寫本頁) 柒· 經濟部中央標準局貝工消费合作社印«. A7 B7____ 五、發明(説明（25 ) 120亦使記憶格電晶賭之井域霣位達到與記億格霣晶體MT 11之源極電位相同之正電位（例如8V)。 SG解碼器114將所指定之霣位供給於同一扇區内之選擇 線PSL1〜PSL4，而使副元媒SBL1〜SBL4與程式主元線 PM'BLl斷開。 WL解碼器106受到寫入/抹除控制電路122之控制，而將 負霣壓產生電路112所输出之負霣壓（例如-10V)供給於扇 區內之字線。因此，記憶格電晶體QC11之浮閛霄極中之電 子被注入基板供，使此等記憶格霣晶艚MT11之閥值之絕對 值上升。«於扇區內之其他記憶格霣晶髑亦同° 其次，關於寫入動作加Μ說明。寫入霄路13 0受到寫入/ 抹除控制m路122之控制，而驅動元線BL1之電位位準。源 極解碼器116使源極線SL1形成浮動狀態。井域S位產生® 路120受到寫入/抹除控制電路122之控制，而使井域電位 達到例如0 V。 SG解碼器114響應内部位址信號Ay以對與所選之横列相 對應之格選擇線PSL1供給所指定之電位。 WL解碼器106受到寫人/抹除控制S路122之控制，而將 高電壓產生霣路110所供之霣位（例如8V)供給於字線WL1。 寫入電路130亦受到寫入/抹除控制霣路122之控制•而根 據負霣壓產生電路112所輪出之負霣壓使程式主元媒PMBL1 之位準達到所指定之高®位（例如-5V)。 其结果，賁琨霣子對記憶格《晶體MT 11之浮閛霣極之注 入，使記憧格霣晶髓MT11之閥值發生變化·藉此施行資料 本纸張尺度適用中國國家梂準（CNS ) A4規格（2丨0X297公釐） --------^------?7------^ ·* (請先聞讀背面之注意事項再填寫本頁) -28 - ΑΊ Β7 經濟部中央標準局貝工消费合作社印製 五、發明説明 (26) 1 1 | 之 寫 入 〇 1 1 1 另 — 方 面 ，在 習知之 N0R型速讀記憶器之情況 ，即使在 1 I 請 1 Γ 僅 對 — 條 元 線BL 之記憶 格電晶體施行 資 料 之 寫人 之 埸 合， 先 閲 1 ! 亦 有 高 電 壓 施加 於興同一 元媒連接之非 選 擇 狀 態之 記 憶 格苗 讀 背 面- 1 ί | 晶 體 之 汲 極 。因 此*使 用一元線上之 非 選 擇 狀態 之 記 憧格 之 注 愈 1 r 霣 晶 髖 之 浮 閘中 之電荷 S發生變化， 在 最 惡 劣之 場 合 ，造 Ϋ * 項 1 I 再 1 Ι 成 所 寫 入 之 資料 發生變 化之問題。 寫 本 I 裝 但 在 實 施 形態 1之記憶格陣列104之 情 況 由於 使 用 選擇 頁 1 I 閛 霣 晶 體 可僅 使換寫 時所選之副元 媒 與 程 式主 元 線 PHBL1 1 1 1 〇 從 而 其 對記 憶格電 晶體之換寫動 作 可 減 輕對 其 他 記憶 1 1 格 霣 晶 骽 之 閥值 之影響 0 1 訂 [讀出動作] 1 1 在 想 要 從 記憶 格讀出 資料之場合， 將 指 定 待選 之 記 憶格 1 I 之 位 址 之 位 址信 號Α0〜 Ai供給於位址 媛 衝 器 102 >從位址 1 1 I 媛 m 器 102输出内部位址信號Αχ。 1 線 茲 設 記 憶 格電 晶體ΜΤ11為被選擇者 0 SG解 TJB QB 姆益 11 4W應 1 1 内 部 位 址 信 號Ay將指定 電位供給於與 讀 出 選 擇之 横 列 相對 1 1 應 之 選 擇 媒 RSL1 ，藉此 使副元線S B L 1與 雙 極 式電 晶 體 BT1 1 I 之 基 極 連 接 0 1 1 I WL解 碼 器 106響應内部位址信號Αχ將指定®位（例 如 -1.8 1 1 V)供 給 於 被 讀出 選擇之 字線WL1。 1 1 然 後 讀 出主 元線RMBL1被供給例如-1 . 8V 之電 位 而源 1 1 極 媒 SL被 供 給指 定電位 (例如0V)。 1 I 在 記 憶 格 霣晶 體 ΜΤ11 在上述字線之 霣 位 即 控制 閘 之 霣位 1 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -29 - 經濟部中央樣準局貝工消费合作社印裝 A7 B7 五、發明説明（27 ) 下形成道通狀態之場合，雙極性霣晶體BT1之基極電位則 從讀出主元線RMBL1之電位（-1.8V)偏移於正俩之霣位例如 1 . 0V 〇 從而，雙極性霣晶艚BT1之射極，基極間顒向偏壓，而 記憧格霣晶體MT11之通道霣流Μ基槿電流流於雙極性電晶 體 ΒΤ1。 隨之，與此雙極性電晶艚之射極接地霣流放大率相對應 地*基極«流被放大後之®流流於讚出主元線RMBL1。 讀出放大器128經過横列選擇M RSLG1檢測該讓出主元線 RMBL12霣位之變化。 從而，在實施形態1之非揮發性半導體記億装置1〇〇〇中 ，為流於記憶格電晶體之霣流，僅充電副元線即可，至於 大容量之讀出主元線之充m電流，由其雙極性電晶涯供給 之0 因此，即使在降低霣源電壓之場合亦有能藉主元線之充 霣霣流來實現高珐之讀出動作。 [»施形態1之記憶格结構之第一變形例] 7為展示如Η 2所示記憶格區段之第一麥形例之结構之 電路画。與圖2所示之结構不同的是，本變形例形成一種 在記憶格霣晶體ΜΤ之汲極與所對應之副元線之間連接有格 龌擇霣晶賵MS之结構。茲設，格選擇霣晶體MS之閘極霣位 經通格選擇線MSL接受SG解碼器114之控制。 即，SG解碼器114響應從外部來之位址信號使格選擇線 活性化，藉此使所選擇記憧格中之格選擇電晶體形成導通_ 本紙張尺度適用中國國家標率（CNS ) A4规格（210X297公釐） (請先閱讀背面之注^^項再填寫本頁) • h! -輋. " -30 - A7 B7 經濟部中央標率局貝工消費合作社印製 五、發明税明（28 ) 1 1 I 狀 態 0 1 1 1 Μ 下 9 將 由 1涸記憶格電晶體所構成之記憶格稱為1電晶 W 1 I 體 型 記 憶 格 而 將 如上 述之記憶格稱 為2電晶體型記憶格〇 請 先 1 1· 再 者 將 一 種 在 記憶 格電晶體ΜΤ之 汲極領域與副元線 WJ 讀 1 Γ 面. | SBL之間E置有格選擇電晶體MS之連接予K稱為汲極選擇 之 注 1 卜 型 連 接 0 意 事. 項 1 | 至 於 其 他 各 點 > 均與 圈2所示之記憶格區段之结構相同 再 填 1 ，而不重複說明。 寫 本 9 因 此 對 相 同 之 部 分蹁 Μ相同之符號 頁 1 構 成 如 上 述 之 结 構時 所產生之效果 為如下： 1 1 第 — 之 效 果 為 2電晶體型記憶格由於使用格選擇電晶 1 1 體 9 在 寫 入 時 可 僅 使所 選之記憶格電 晶體與元媒連接。從 1 ii 1 I 而 1涸記憶格電晶體之寫入動作不會影響其他記憶格電 晶 體 之 閥 值 〇 即 不 會發 生汲極播亂之 問題。 1 1 I 第 二 之 效 果 為 可得 到下述益處。 1 1 即 » 在 讀 出 動 作 時， 有可能將對記 憶格電晶體ΜΤ之控制 1 鯓 閛 電 極 施 加 之 霣 壓 設定 為任選之電壓 ，又在備用時*有可 1 I 能 將 與 讀 出 動 作 時 之電 壓相同之電壓 施加於所有之記憶格 1 | 電 晶 體 0 - 1 1 1 匾 8為展2電 晶 體型 記憶格之記憶 格部之閥值分布例之 * 1 1 圈 0 如 圔 8所示 >記憶格霉晶體之低閥值側之分布例如為 1 1 OVM 上 亦 可 0 随 之 ，可 任意選擇對記 憶格電晶體之控制閘 1 | 霣 極 施 加 之 電 壓 (讓出電壓）。 1 I 此 係 由 於 2霣晶體型記憶格中之每- -記憶格電晶體連接 1 1 I 有 格 選 擇 霣 晶 體 « 使連 接於與選擇狀 態記憧格電晶體所連 1 1 -3 1 - 本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公釐） A7 B7 經濟部中央揉準局貝工消费合作社印製 五、發明説明 (29 ) 1 1 I 接 者 相 同 之 元 線 之 非 選 擇 狀 態記 憶格笛晶體 所對應 之格選 1 1 1 擇 霣 晶 體 全 部 形 成 斷 開 狀 態 即可 防止來自非 選擇狀 態記憶 • I I 請 1 · 格 霣 晶 體 之 涯 霣 流 所 致 〇 先 閲 I 茲 Μ 於 2霣晶體型記憶格之記億格電晶體部之讀出霣壓 讀 背 面 1 Γ 與 備 用 時 之 電 壓 之 關 係 加 以 說明 〇 之 注 意 I* 圔 9為展示汲極選擇型連接之2電晶體型記 憶格被 施加之 1 項 I 再 1 各 種 霄 壓 之 電 壓 條 件 之 画 0 其中 ，Veg表示記憶格電晶體 填 寫 本 1 裝 之 控 制 閜 霣 極 被 施 加 之 電 壓 (讀出電壓），Vs 表示連 接於源 1 1 極 線 之 源 極 領 域 被 m 加 之 電 壓， Vd表示連接 於副元 媒之汲 1 1 I 極 領 域 被 施 加 之 電 壓 Vs ^表示格選擇電晶體之閘霣極被 1 1 I 施 加 之 壓 0 1 訂 如 圖 9所示 在備用時 有可能將與讀出動作相同之電 1 1 壓 施 加 於 記 憶 格 電 晶 體 之 控 制閘 電極。因為 ，使所 有之記 1 I 憶 格 電 晶 體 所 對 應 之 格 選 擇 電晶 體形成斷開 狀態即 可實現 1 I 記 憧 格 轚 晶 體 與 元 線 之 非 連 接狀 態*而不需 要施行 備用時 1 線 與 讀 出 時 之 電 壓 調 整 0 1 1 又 按 在 使 用 外 部 電 源 電 壓Vc cM外之任選之罨壓為讀 1 出 電 壓 Vc g之場合 ，則在圃1所示 之讀出電壓 產生電 路132 I 產 生 讀 出 電 壓 Vc S 以供給於WL解碼器106。 1 I 即 將 讓 出 電 壓 Vc s設定為任選之電壓時有可能實現寫 1 1 入 速 度 或 抹 除 速 度 之 調 整 〇 1 1 再 者 f 由 於 入 後 之 記 憶 格電 晶體之閥值 之限界 被攘大 1 1 9 在 低 電 源 電 懕 動 作 上 有 利 0 1 I 此 外 f 由 於 在 與 讀 出 電 壓 V eg相同之電膣下準備使用， 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -32 - 經濟部中央梂準局員工消费合作社印氧 A7 _B7__ 五、發明説明（30 ) 在讀出動作時僅將格遘揮霣晶體之閘極電壓充®至指定® 艇即可。從而，不必改變讀出電壓Vcg (對字線施加之霣壓 )即有可能實規謓出動作，因此不必以鋁配媒對字皞施行 打椿即有可能賁現高速讀出動作。 [實.施形態1之記憶格结構之第二變形例] 圏10為展示如晒2所示記憶格區段之第二變形例之结構 之霣路圃。與圓2所示之结構不同的是，本變形例形成一 棰在記憧格m晶骽mt之源極與所對懕之源極線之間連接有 格選擇轚晶體MS之结構。格選擇電晶艚MS之蘭槿霣位經通 格選擇線MS L接受SG解碼器114之控制。 即，SG解碼器Π4響應從外部來之位址信號使格選擇嬢 活性化，藉此使所選記憧格中之格選擇霣晶體形成導通狀 態0 再者，將一種在記憶格電晶體MT之源極領域與源極媒SL 之間配置有格選擇遒晶體MS之連接予K稱為滙極缠揮型連 接。 至於其他各點，均與圖2所示之記憶格區段之结構相同 ，因此對相同之哿分孀K相同之符號，而不重複說明。 構成如上述之结構時，與汲極選擇型之場合一樣，將讀 出霣壓Vcg設定為任選之電壓即有可能實現寫入速度或抹 除速度之調整。 再者，由於寫入後之記價格電晶體之閥值之限界被擴大 ，在低霣源®壓動作上有利。 此外*由於在與讀出霣壓Vcg相同之電壓下準儀使用， 本纸張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） L-I.- — L----^------1T------0 r· (請先閱讀背面之注項再填寫本頁) -33 五、發明説明（31 ) A 7 B7 壓 }打 霄壓行 定霣嫌 指之線 至加字 鬣施對 充線線 壓字配 S(SIB MboK 之VC必 鱧懕不。 晶霣此作 電出因動 擇讀，出 遘變作讀 格改動速 將必出高 僅不謓琨 時，現實 1 作而實能ΪΙ2 動從能可 W 出。可有 讀可有即 U 在即即椿[€ 在下文中，藺於圃1及園2所示之非揮發性半導髓記億裝 置1000之製造方法，在使用圔11〜钃22之下加K說明。 _ 11〜圔22為展示具有上述_造之非揮發性¥導髓記憶 装置1000之製造方法上之第一至第十二步驟之斷面圈。 首先，請參照圓11，在p型矽基板201主表面上形成一具 有膜厚300 λ程度之底基氣化臢202。灌之·在此底基氧化 篇 202上，利用 CVD(Chemical Vapor Deposition)法形成 一具有膜厚500¾程度之多晶矽膜203。在此多晶矽腠203上 ，利用CVD法等形成1000¾程度之矽氮化（物）嫫204。繼之 *在此矽氮化膜204上以可霣出元件分離領域之方式形成 光刻膠205。在此光刻膠205為掩横之下施行異方性蝕刻處 理，Μ蝕刻該元件分離領域上之矽氮化膜2 0 4及多晶矽膜 (请先»讀背面之注意事項再填寫本頁) -裝. 訂 肄 經濟部中央標隼局貝工消费合作社印輦 203 〇 其後，除去光刻膠205，在使用矽氮化膜204為掩模之下 施行選揮氧化處理，W形成如豳12所示..之區域氧化膜206 。姐之，除去上述之多晶矽膜203及矽氮化膜204。 其次，如臞12所示，將磷（Ρ)藉離子注入記憶格霣晶艚 領域，在lOOOt：程度之溫度下施行不純物之驅動，Μ形成 η井域207 〇 本紙張尺度適用中國國家標準（CNS M4规格（2丨0X297公釐） 34 Α7 Β7 五、發明說明（32) 後 值今 閲然 之2» 等20 體膜 晶化 電氣 格基 憶底 記去 各除 制， 控後 在入 ， 注 13之 η 物 照純 參不 講行 , 施 之下 0 的 目 經濟部中央揉率局貝工消费合作社印製 施加热氧化處理，藉此在p型矽基板201上全面形成一具有 .膜厚150〗程度之閘氧化膜211。繼之，K覆蓋選擇閛雷晶 體形成領域之方式形成光刻膠212。在使用此光刻膠212為 掩横之下施行蝕刻* K除去該選擇閘霣晶》形成領域以外 之閛氧化膜2 11。 請參照醒14，除去上述光刻膠212，再次施加熱氧化處 理，藉此在P型矽基板201上全面形成一具有膜厚100&程度 之W氧化縝213。因此·在遵擇閛霣晶《形成領域形成一 具有膜厚250&程度之阐氣化膜。繼之，在此W氣化膜213 上，利用CVD法等形成一具有膜厚120〇X程度之第一多晶矽 m 214 〇 在上述第一多晶矽膜21 4上，利用CVD法等形成一具有膜 厚100¾程度之高溫氧化膜，在此高溫氧化膜上利用CVD法 等形成一具有膜厚100i程度之矽氮化膜，然後1此矽 氮化 膜上利用CVD法形成一具有膜厚15〇ί程度之高溫氣化膜。 藉此，形成0Ν0膜215。 其次，在上述ΟΗΟ膜215上利用CVD法以120〇i程度之厚度 形成一導入有不純物之多晶矽靥◊ Ml之，在此多晶矽曆上 利用濺鍍法K120〇i程度之厚度形成矽化鎢（WSi)»。藉此 等處理形成一可成為控制閘®檯之導《雇216。 在此導霣層216上利用CVD法形成一具有膜厚2000&程度 I 之 TE0S膜 217。 本紙張尺度適用中國國家榡率（CNS ) A4規格（210X297公釐） _文ς _ L-I*- — L----¢------ΐτ------^ -·w Μ (請先聞讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作社印氧 A7 B7_ 五、發明説明（33) 其次，請參照«15，在上述TEOS膜217上在鼷15之横向 斷鑛形成光刻膠218a。繼之，在使用此項光刻膠218a為掩 横之下，蝕刻TEOS旗217、導®臢216、0H0膜215、W及第 一多晶矽臢214。藉此，形成浮蘭笛掻219以及控制閛電槿 220 » 其次，謫參照圃16*在選擇閘電晶體領域及記憶格霣晶 艚領域利用CVD法形成具有膜厚2000&程度之高溫氧化膜。 缅之，對此項高溫氧化膜施加異方性蝕刻處理，藉此在電 晶髓之閛極供壁部形成側壁225。 其次，請參照麵17，在利用此項側垩225及光刻膠圓型 218b為掩横之下施行BF2 SB之注入，而在選擇閛霣晶髓部 形成一具有潇度1E17〜lE20cm - 3及深度0.1〜0.3«·之p 型不肫物層。藉此，形成選擇閛轚晶體及記憶格霣晶體之 源極領域224a及汲極領域223a暨源極領域224b及汲極領域 2 2 3b。同時亦形成雙極性電晶熥之基極領域。 又按，雖然並未特別受到限制，不過較佳的是*將源極 領域223a之不純物澹度設定為低於源極領域223b之不鈍物 濃度。 因為，源極領域223a亦具有被用作雙極性®晶體之基極 領域之功能，若此領域之不純物濃度太高*射極之注入效 率則會降低。 其後，如圓18所示，除去上述光刻膠218b後，在記憶格 霣晶思及埋揮閛霣晶體上利用CVD法形成由TE0S膜等所構 成之矽氡化（物）膜225。__ 本紙張尺度適用中國國家揉率（CNS ) A4规格（210X297公釐） ---.—K----¢------1T------.^ 1 - t · (請先Μ讀背面之注$項再填寫本頁) -36 - A7 _____B7_ 五、發明説明（34) 其次，形成光刻膠圖型，其僅於記憶格霣晶體之汲極領 域上暨選擇閜霣晶體之源槿領域中之基極接觸領域及選揮 w«晶*之窳極領域中之基極接觸領域以外之領域以及汲 極領域開孔者，Μ形成如_ 19所示之接«孔。 其次，如麵20所示，形成僅於選擇_電晶髓之源槿領域 中之基捶接觸領域Κ外之領域開孔之光刻膠圔型218c ,在 此光刻膠掩横及絕掾縝225為掩棋之下施行砷（As)或磷（p) 之離子注人，而形成一具有η型不純物濃度1E19〜1E21 cb_ 3及深度0.05〜0.2tfn之射極領域。 其次，如圈21所示，利用與圔20倒反之光刻應圈型218d 施行BFZ注入或B注入，而形成接觸用之P +領域28 0。 即，在除去光刻膠218d後，以由選擇閘霣晶艚之p型滙 植領域包匯之方式形成H +射極領域282。 之 物 純 不 型 性形 活則 之80 物 純 不 之現 行實 所M 側理 面處28 表火域 域退領 領行極 極施射 源，之 之後强 體成.曰g 晶完電 ® 理性 閜處極 擇入雙 壤注， 在子時 離化 層 觸 接 極 基 及 I*--.--L----^------tr------Μ • *· (請先閱讀背面之注$項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 形 等 法 光 竣± ^ 之 0 ^ Μ 面用 。形 1利曆谘γ Λ 鼉 5 」 找 #22h S 半膜W堆 之化-a上 域氧1靥 領矽1金 極在 Ϊ 合 源，度鋁 ； 一 灌2 程敍膝。 之22A1層IJfi3 第 體noo. $ 3 : 晶照 IO 霣參厚 閛諝膜 擇，有 港次具 於其一 成 成 ο 3 3 2 線 元 成» , 杉 \1/ 之示K mIB, 未化 等 此 在 光 此 在 第 使 下 之 模 掩 為 型S _ IB 金 合 鋁 層 刻 光 之 用 所 化 型層 麵緣 之絕 層間 金層 合成 鋁形 層上 0 元 之該 述在 上 而 , 去 後除 其以 予 示 園 未 本紙張尺度逍用中國國家揉準（CNS ) A4规格（210X297公釐） 37 - A7 B7 經濟部中央標率局貝工消费合作社印裝 五、發明説明（3Γ)) 1 1 I 然 後，形 成第二層銘合贪靥、層間 絕 緣 貘 Μ 及 第三層鋁合 1 1 I 金 層 ，藉此 形成一具有如匾23所示 之 斷 面 構 造 之非揮發性 •4 A 1 1 半 導 骽記憶 装置1000。實際上，其 後 m 續 施 行 鈍化膜之形 請 先 1 • 1 聞 1 成 步 驟。 讀 背 1 面 在 圃23中 ，藉第三層鋁合金層形 成 主 元 媒 0 之 注 1 1 依 照Μ上 所逑之方法，有可能在 抑 制 記 憶 格 面積之擴大 1 項 I 髓共同擁有 再 1 I 之 下 • 每一 記植格區段形成一種與 選 揮 蘭 苗 晶 i 1 源 寫 本 極 領域之 雙極性霣晶艚。 頁 1 1 [井域構造] 1 1 I 麵 24為展 示一種被用於實施形態 1之非揮發性半導粗記 1 1 憧 装 置1000之形成之井域構造之斷 面 圈 〇 在 _ 24所示之结 1 11 構 中 •待形 成周邊霣路之N道霣晶«之井域係被設計成一 1 1 種 在 形成於 P型基板表面側之H井域 中 又 形 成 有 Ρ型井域之 1 I 结 構 0 I 1 I 從 而，構 成周邊苗路之CMOS霣晶 體 乃 形 成 於 所諝三重井 1 鯓 域 型 之井域 0 1 1 由 於設計 成此種并構造，可提高 對 抗 周 邊 霣 路之離子化 1 放 射 (產生光S流）作用（latch-up) 之 射 性 等 0 t 1 I _ 25展示 一種在N型基板上形成圓1所 示 非 揮 發性半導體 1 記 憧 裝置1000之場合之其他井域構 造 之 斷 面 明 0 1 1 在 顯25中 ，記值格陣列形成用之 領 域 為 — 種 在形成於Ν 1 1 型 基 板表面 之P井域内所形成之N型 井 域 之 領 域 0 1 I 從 而*在 此場合，有可能將記憧 格 霣 晶 體 形 成用之Ν型 1 I 井 域 設計成 一種按每一抹除區段分 割 并 域 之 結 構。 1 1 本紙浪尺度適用中國國家揉準（CNS)A4规格（ 210X297公釐） -38 - 經濟部中央橾率局貝工消费合作杜印製 A7 B7 五、發明説明（36) 此外，在構成周邊S路之CMOS®路中，使p道霣晶艚形 成於一形成在N型基板表面上之N井（領）域內。周邊霣路之 CMOS霣路中之N道M0S®晶體乃形成於一形成在η型基板表 面上之P型井（領）域內。 由於使用如上所說明之圈24及_25所示之井域構造，無 論對P型基板或N型基板均有可能形成如圃1所示之非揮發 性半導«記憶装置1000。 尤其在使用P型基板之場合有下述優點：即在形成P道記 憧格之際，可容易按每一抹除區段分割其用於P道記憶格 霣晶«之形成之井域。 [實施形戆3] 圏26為展示本發明之货施形態3之非揮發性半導《記愠 装置之記憶格區段304所具结構之霄路麵，乃與實施形態1 之 2對照之_。 與實施形態1之記憶格區段104之结構不同的是，該區段 304具有使程式主元線PMBL1與副元線SMBL1〜SMBL4各別遘 揮連接或使讀出主元媒RMBL1與副元線SMBL1〜SMBL4理擇 連接之结構。 即，在·26所示之記憧格匾段304中，藉轉換霣路320腌 行主元烺與副元線之連接。 轉換霣路320包含：以遍布記愠格區段所含之副元線 SBL1〜SBL4之方式共同設置之内部S段配線LBH;被設在 内部區段Ε媒LBN與副元媒SBL1之間之遘擇閘霣晶體SG1; 被設在内部區段配線LBN與副元線SBL2之間之堪揮閛« 本紙張尺度適用中國國家揉準（CNS > Α4規格（210X297公釐） I---------^------1Τ------^ Μ «* (請先«9讀背面之注$項再填寫本荑) 39 經濟部中央橾準局貝工消费合作社印氧 A7 ____B7__ 五、發明説明（37) 艚SG2;被設在内部區段配線LBH與副元媒SBL3之間之選擇 閛霣晶HSG3;被設在内部匾段配媒LBN與副元線SBL4之間 之鱺揮閘電晶邇SG4。 遘揮閜霣晶髖SG1〜SG4之閘極電位各別經過選擇線SL1 〜SL 4接受SG解碼器114之控制。 轉換®路320又包含：被設在內部區段配媒LBN與程式主 元嬝P MB L1之谰之程式選揮閛霣晶臞PSG0; Μ及被設在內 部匾段配線LBH與讀出主元媒RMBL1之間之讀出選揮閛霣晶 體 RSG0 〇 程式選擇閛霣晶體PSG0之閜極及讀出選擇Μ霣晶艚RSG0 之閛檯各別經遇程式選擇線PSL0及讀出選擇鑲RSLO接受SG 解碼器114之控制。 至於其他各點均與圓1及圃2所示之實施形態1之结構相 同，因此對相同之部分編Κ相同之符號，而不重複說明。 即，在«施形態3之記憶格區段304之情況，在程式動作 時，SG解碼器11 4使程式選擇閘PSG0形成導通狀態，並且 響應從外部供給之位址信號使對應於所選之横列之選擇閜 «晶邇SG1〜SG 4中之任一遘擇闊電晶體形成導通狀態。 另一方面，在讀出動作時，SG解碼器114使纊出選揮Μ RSG0形成導通狀籣，並且使對應於所選之梢列之邐擇閘霣 晶《SG1〜SG4中之任一壤擇蘭霣晶《形成通狀態。 依照以上之结構，有可能與實施形態1之圓2所示之記憶 格區段一樣胞行程式動作及讀出動作1 況且有下述特戡·•即由於將實施形態2之記憧格區段之 本紙張尺度適用中國國家標率（CNS ) A4规格（210X297公釐） I,--------^------#------ • b h (請先聞讀背面之注項再填寫本霣) -40 - 經濟部中央標準局貝工消費合作社印製 A7 B7 _ 五、發明説明（38) 结構中SG解碼器.必需控制之選擇線數由8條減為6條，在高 集積化上有利。 [實施形態3之變形例] 在霣施形態3之記憶格區段304亦有可能將記憶格電晶體 各別設計成汲極選擇型之2電晶體型之記憶格或源極遘擇 型之2霣晶體型之記憶格。 圈27展示一種在圖26所示之記憶格區段之结構中，使記 憶格電晶體成為源極選擇型之2電晶體型之記憶格之場合 之结構，而圖28展示其成為汲極選擇型之2電晶體型之記 憶格之埸合之結構。 依照圈27及圖28所示之各结構亦有可能與實施形態1中 所述者一樣，抑制汲極擾亂或企求讀出動作之高速化。 [實施形態4] 圖29及圈30為被用Μ說明實施形態4之記憶格區段中之 讓出動作及程式動作時之動作情形之概念圖。 圓29為展示實施形態4之記憶格陣列區段中之雙極性電 晶體之電位配置例之概念_。 在實胞形態4中，在主元媒與副元線之間串聯配置有閘 電晶體TG1及TG2。 雙極性電晶體之基極被連接於該等串聯配置之閘電晶體 TG1及TG2之副元媒側。雙極性鬣晶體之射極被連接於二個 閘®晶體TG1與TG2之連接節點。 雙極性電晶體之集極接受接地霣壓。 請參照圖29，在讀出動作時，連接於雙極性電晶體之射 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ297公釐) _ . 1 _ I I I I I I I I I I I I I 訂— —線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局貝工消费合作社印製 A7 B7__ 五、發明説明（39) 極-基極間之閘電晶通TG 2則形成斷開狀態。 其结果，在閘®晶體TG1形成導通吠態時，主元線則與 雙槿性霣晶體之射槿連接。 另一方面，雙極性電晶髓之基極被連接於副元媒側。 從而，例如在讀出動作時*將主元線之電位位準設定為 -1.8V之埸合，雙極性電晶骽之射極亦偏移-1.8V。此時， 雙極性霣晶髓之基極K雙極性霣晶髏之上升電壓分達到較 高之®位例如-1.0V。 其结果，雙極性霣晶體將從副元線側流入基極之基極霣 流予K放大後*將霣流供給於主元線° 亦即，與實施形態1之楨況一樣，在流於副元媒之來自 所選記憧格之通道電流作為基極霣流之下’流於主元線之 霣流被雙極性電晶體放大。 鼷30展示程式動作時之電位配置之例子。 在程式動作時，閘霣晶體TG1及TG2均形成導通狀態。 從而，雙極性電晶體之基極-射極間被短路’而雙極性 霣晶體並未施行放大動作。 在程式動作中，主元镍之m位位準被保持於例如-6V。 其结果，經過由N道型M0S電晶體所構成之閛電晶賬TG1及 TG2，使副元線亦偏移-6V。 即，在程式動作時，有可能在雙極性霣晶髏之pn接面部 不致產生很大之霣位差之下，將程式動作時所需要之負霣 位從主元線傳檐至副元線。 _圃31為展示實施形態4之非揮發性半導體記憧裝置之記 本紙張尺度逋用中國國家椹準（CNS > A4規格（210X297公釐) ' *42- ----------泰------訂------線 » > k (請先閲讀背面之注$項再填寫本頁) A7 B7 鯉濟部中央橾準局負工消费合作社印製 五、發明説明（40) 憶格區段404所具结構之®路麵。 霣施形態4之非揮發性半導體記憶装置之结構除了下述 各點外，均與實施形態1之非揮發性半導通記憶裝置10〇〇 之结構相同。 在記億格區段404中，每條副元線配置有一個雯搔性電 晶髖。 況且，此項雙槿性霣晶體形成一種在副元線之兩傅對副 元媒交互配置之結構。 即其结構為，與副元媒SBL1相對應之雙極性爾晶《ΒΤ1 被設在副元線之一端側，而與副元線SB L2相爵懕設置之雙 棰性電晶ffiBT2被設在與雙極性電晶艚BT1相反之一方。 記憶格為1電晶髖型之記植格。 以與使用圈29及圈30所述者相同之方式，在主元線KBL1 與節點H1之間設有閘電晶體TG1，而在節點N1與雙極性霣 晶髓之基極之間設有閘霣晶體TG2。雙捶性®晶娌之基極 被連接於所對應t副元線SBL1。闞於副元線SBL2亦同樣構 成之。 從而，如使用画29及圖30所述之說明，在讀出動作時’ 流於副元線之電流藉雙極性霣晶體放大之電流流於主元媒 MBL。在程式動作時，雙極性霣晶體之動作被停止’而主 元線之電位位準被傳輪至所選之副元媒。 在實施形態4之記憶格區段中，構成一種按每個記憶格 區段配置一條主元媒之結構。 32為被用K說明對画31所示記憶格區段404施行2 $ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） I---------装------^------鉑 •-* (請先閱讀背面之注f項再填寫本頁) 43 A7 B7 經濟部中央樣準局負工消费合作社印製 五、發明説明（u) 出動作之時序圈。 茲設時刻to之備用狀態時之下述電位位準皆為ov :即主 元嬢MBL之轚位位準，閑®晶雜了“及1^2之關極®位位準 ，字線之爾位位準，以及源極線及N型井城之電位位準。 在時刻tl時’主元線之電位位準變為-1.8V° 繼之，在時刻t2時*第一閘S晶體TG1之閘極霄位位準 下降至-2.5V。因此’主元線與雙極性電晶班BT1之射極連 在此，第一閛電晶驩TG1之閘極電位位準被設定為-2. 5V 係由於該霣晶體TG1為P道型S晶體且為了不發生該® 之電位上升所致之影響’必需使其閘極電位偏移於比主元 镍之霣位位準更注負側之電位。 缗之，在時刻t3時，字線之霣位位準下降至-1.8V。因 此，經過所灌之記憶格’依照所記憶之資料將基極®流從 源極嬢供給於雙極性罨晶體之基極。随之’讀出放大器 128檢測出根據流於主元線之雙極性電晶體之射棰電流之 電位變化。 在時刻t4時，字線之電位位準恢復0V。在時刻t5時’第 一閘電晶體TG1之閘極霣位位準恢復0V，在時刻t6時’主 元線之®位位準悛復0V。於是，謓出動作被終止。 圓33為被用以說明對圃31所示記憶格區段40 4施行之寫 入動作之時序圃。 從時刻tO之備用狀態開始，在時刻tl時，第二閘S晶體 TG2之W極霣位位準下降至-7V。隨之，雙極性霣晶體之射 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） — ———— I n^nli I KH I I 訂 I i I I 線 (請先閱讀背面之注^^項再填寫本頁) 44 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明 (42) 1 1 I 極 -基極間被短路< > 1 1 1 在 時 刻 t2時 9 主 元 線 之 電 位 位 準 被設定為-6V。 1 | 請 1 m 之 在時 刻 t3時 第 —* 閘 電 晶 通TG1之閘極笛位位準 先 閲 1 I 亦 下 降 至 -7V ( >随之， 主元線之電位位準被傳輸至所選之 讀 背 1 1 £r | 副 元 線 0 < 注 意 1 在 此 9 第一 閘 電 晶 體 TG1之電位位準偏移於比主元線之 事 項 1 1 再 1 | 位 位 準 更往 負 側 之 電 位 亦 係 為 了 避免該電晶通電位上升 寫 本 1 篆 之 影 響 所 致。 頁 1 I m 之 在時 刻 t4時 所 選 字 媒 之 電位位準上升至10V。 1 1 | 此 時 源極線 形 成 開 放 狀 態 且 N型井域之電位位準為 I 1 | 0V 0 1 17 皤 著 字 線之 電 位 位 準 達 到 正 之 高 電壓，有電子注入記憶 1 1 格 電 晶 體 之浮 閘 中 而 開 始 寫 入 動 作。 1 I 又 按 在丽 33中 itk — 定 之 位 準 繪出寫入時間之字線電 I | 位 為 10V 此係為了簡單說明所致 實際上在寫入期間係 1 鲂 脈 銜 方 式施 加 学 線 之 電 位 位 準 〇 再者，在複數次之脈衝 1 1 性 之 字 線 電位 位 準 之 上 升 後 9 實 際 上亦施行檢驗動作等。 1 ! 在 時 刻 t5時 字 線 之 電 位 位 準 下 降至0V。 1 I 在 時 刻 t6時 第 — 閘 電 晶 體 TG1之電位位準上升至0V。 1 1 I 皤 之 主 元線 與 副 元 線 分 雄 0 1 1 在 時 刻 t7時 主 元 媒 之 電 位 位 準 恢復0V。 1 1 在 時 刻 t8時 第 二 閘 電 晶 體 TG2之電位位準恢復0V。随 1 1 之 « 寫 入 動作 被 終 止 0 1 | 又 按 9 第二 閛 電 晶 體 TG 2之電位位準比其他配媒之電位 1 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -45 - 經濟部中央標準局貝工消费合作社印装 Α7 Β7 五、發明説明（ 43) 位準之變化優先達到-7V而在其他配線之®位位準之變化 终了後恢復0V係藉該第二閘電晶體TG2之導通狀慇來保護 雙極性霣晶通所致。 _34為被用Μ說明對圆31所示記億格區段404施行之抹 除動作之時序圓。 茲設時刻to時主元媒形成開放狀態而下逑電位位準皆為 0V:即第一及第二闥電晶體TG1及TG 2之閛極電位位準’字 線之霣位位準，源極媒K及N型井域之電位位準。 在時刻tl時，僅字線之霣位位準下降至-18V。 嫌之，浮閛中之霣子被注入基板側，而施行所寫入之資 料之抹除。 在時刻t2時，字媒之電位位準恢復〇V而完成抹除動作。 又按，在記植格區段40 4被配置於分割之井域中之一井 域之場合，亦有可能僅控制此記憶格區段404所存在之井 域之電位，以使施加於字線之負電位之絕對值成為更小之 數值。 依照K上之動作，對醑31所示之記億格區段40 4施行讀 出動作、寫入動作Μ及抹除動作。 圈35為展示一種在画1所示之記憶格陣列之结構中從井 域電位產生®路120對井域供姶霄位之配線之結樽之概略 部分_。 茲設該圏35所示之記憶格陣列在施行抹除動作時已存在 於同一抹除區段（1)內。 即*例如在每一抹除區段施行井城之分割之埸合•設定 本紙張尺度適用中國國家橾率（CNS ) A4現格（210X297公釐） 46 (請先閱讀背面之注項再填寫本頁) •裝· 線 A7 B7 經濟部中央揉率局貝工消费合作社印装 五、發明説明 (44) 1 1 I 該 圈 展 示 已 存 在 於 同 — 井 域 内 之 記 憶格 陣 列 〇 1 1 1 在 圖 35所 示 之 例 子 中 展 示 此 同 一抹 除 區 段 内 至 少 有2 請 先 聞 讀 背 1 I 條 從 井 域 電 位 產 生 電 路 120供給并域電位之K媒之存在。 1 I 井 域 霣 位 之 供 給 配 線 乃 表 示 對 N井域供給接地電位或正 1 I Λ I 之 高 電 位 之 配 線 9 其 在 供 電 點 Pv s與N井 域 接 觸 0 之 注 會 1 1 在 記 憶 格 霣 晶 通 之 源 棰 領 域 擁 有 射極 領 域 之 雙 極 性 電晶 1 項 1 I 再 1 I 髏 由 於 Μ 該 井 (領）域 為 集 極 領 域 * 從井 域 電 位 供 給 配 烺所 4 寫 士 1 供 之 電 位 位 準 對 該 雙 極 性 電 晶 體 之 動作 有 很 大 之 影 響 〇 本 頁 1 I 即 例 如 在 抹 除 區 段 中 僅 有 一 條 井域 電 位 供 給 m 線 之場 1 1 I 合 以 遠 離 該 井 域 電 位 供 給 配 線 與 井域 表 面 接 觸 之 位 置存 1 1 在 之 雙 極 性 霣 晶 體 而 言 9 在 實 效 上 增加 集 捶 電 阻 〇 1 訂 從 而 造 成 雙 極 性 晶 想 之 飽 和 特性 之 惡 化 9 而 有 可能 1 1 難 於 實 現 正 常 之 讀 出 動 作 等 0 1 J 從 而 如 圖 35所 示 將 複 數 條 之 井域 電 位 供 給 配 線 配置 1 1 於 抹 除 區 段 時 有 可 能 減 少 上 逑 雙 極 性電 晶 體 之 飽 和 現 象0 線 | [霣施形態4之 變 例 ] 1 1 圈 36為 展 示 圆 31所 示 記 憶 格 IS 段 404之结構之變形例之 1 1 霣 路 圈 〇 1 1 與 圔 31所 示 記 憶 格 區 段 之 結 構 不 同的 是 本 變 形 例 之記 1 1 憶 格 電 晶 體 為 源 極 埋 擇 型 之 2電晶體型者 ) 1 1 1 即 9 對 各 記 憧 格 除 配 罝 有 字 線 VL外 亦 配 置 有 格 選擇 1 1 線 SG 0 1 1 在 圓 36所 示 之 例 子 中 » 使 對 應 於 所遘 之 記 憶 格 之 格 選擇 1 1 線 SG形 成 活 性 狀 態 時 » 所 對 應 之 記 憶格 之 格 m 擇 霣 晶 髓則 1 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） 47 -/17- 經濟部中央棣準局員工消费合作社印製 Α7 Β7 五、發明説明（45) 形成導通狀態。 其他各點均與園31所示記憶格區段404之结構相同*因 此不重複其說明。 豳36所示之结構亦可得到與實施形態1之變形例中所述 者相同之效果。 此外，其記憶格亦有可能成為汲極選擇型之2電晶通型 之記憶格。 在此場合亦可得到與實施形態1之變形例中所述者相同 之效果。 [實施肜態5] 181 37為展示本發明之實施形態5之非揮發性半導®記憶 裝置之記憧格區段50 4所具结樽之霣路圖。 其與實施形態4之記憶格區段40 4不同之處為如下所述。 在實施肜態4之記憶格區段404中構成之结構為*按每一 副元媒配置雙極性電晶體，而此等雙極性轚晶®可名別獨 立施行使基極-射極間短路之動作。 然而，Μ被含在一個記憧格區段内之記億格而言f由於 構成一種對該記憧格區段僅配置一條主元線之结構，不會 同時進行寫入動作及抹除動作Μ及讀出動作。從而，有可 能設計為可將被含在一個記憶格區段内之雙極性霣晶體之 使基極-射極間短路之動作同時進行之结構。 在圔37中，與實施形態4之記憶格區段40 4不同的是*藉 埋擇線SL2共同所控制之第二閘霣晶體TG2來施行與各副元 線SBL1及SBL2相對應設置之雙極性®晶體ΒΤ1及ΒΤ2之基棰 本紙張尺度逋用中國國家梯準（CNS ) Α4規格（210Χ297公釐） -4 8 - (請先聞讀背面之注意事項再填寫本頁) i 經濟部中央標準局貝工消費合作社印拏 A7 B7 五、發明説明（4⑴ -射極間短路之動作。 選擇線SL2被SG解碼器114控制。 此外，在實施形態5之記憧格區段504中，又有一種在雙 極性霣晶體之基極與所對應之主元線之間，與雙極性電晶 體之基極-射槿間短_路用之第二閘電晶體TG2串聯地連接有 閘電晶體TGla及TGU之结構。 阐霣晶體TGU之閘霣位經過選擇線SLla接受SG解碼器 114之控制。 閘霣晶體TGlb之閘罨位經通選擇線SLlb接受SG解碼器 114之控制。 與副元媒SBL1相對應之阐11晶體TG la為一種褒減型霣晶 體，而與副元媒SBL1相對應之閘電晶體TGlb為一種增強型 霣晶嫌。 相對地，與副元線SBL2相對應之閘電晶體TGla為一種增 強型罨晶艚，而與副元線SBL2相對應之閛電晶體TGlb為一 種裹減型電晶體。 由於與副元線SBL1及副元線SBL2相對懕之閘«晶體TGla 與TGlb為具有互相不同之動作横態（坩強型及衰減型）之電 晶體，如下所述，有可能實現此等閘電晶體GTU及GT lb之 形成用之平面圈型之簡化。 圈38為展示在晒37所示之霣路圓之结構中與閘轚晶髓 GTla及GTlb暨TG2有闞之部分之平面臞型之圓。 茲設該_38中，元嬢SBL1及SBL2為由第一»之鋁合金S 嬝所形成。在閛霣晶體TG2之源檯領域與元孃SBL1及SBL2 本紙張尺度適用中困國家梂準（CNS ) A4規格（210X297公釐） ---------裝— (請先閱讀背面之注f項再填寫本真) 訂 線 -49 - 經濟部中央揉隼局負工消费合作社印裝 A7 B7_ 五、發明説明（1Y) 各別接觸用之接觭孔CH11及CH12之部分肜成有雙極性霣晶 體之射極。 由於閘電晶髖TG 2之Ρ型源極領域亦兼作雙極性電晶體之 基檯領域，當該閛電晶體TG2形成導通狀態時，元線則經 過閘電晶體TG 2之通道，與雙極性霣晶體之基極連接。即 «槿性電晶體之射極與基極形成短路狀搌。 W電晶通TG lb及TG la形成於被分離領域RI包画之活性領 域Ralla,Rallb,Ral2aM及Ral2b之領域。在電晶體之閥值 電壓調整用之不钝物注入處理之際，關於此等領域K各別 可成為增强型及衮減型之方式按調整好之不純物量施行離 子注入。 從而，例如K活性領域Ralla可成為衮減型而活性領域 Rallb可成為增強型之方式調整不純物之濃度。由於在此 領域上，形成與副元線SBL1相對應之閛曾晶體之閘電槿 PLla及PLlb，得Μ平面圖型實現如麵37所示之電路结構。 由於檐成如圔38所示之结構而不必施行配媒上之短路處 理，不需要在閛電晶體TG1之擴敗層領域形成觸頭（觸黏） *有可能在更小之面積中形成此等閘電晶體。 在圈38所示之例子中，電晶體TGla之汲極領域經過第一 雇之鋁合金配媒連接於第三廢之鋁合金®媒即主元線。 [實施形慇5之變形例] 圃39為展示實施形態5之變形例之霣路圔。 與圔37所示之簧施形態5之霣路结構不同的是*本變形 例之記憶格為源極選擇型之2霣晶體型之記懞格。 本紙張尺度適用中國國家橾準（CNS ) A4規格（2丨0X297公釐） -5 0 - ： I 裝 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消费合作社印装 A7 B7___ 五、發明説明us) 在此場合亦有可能κ與實施形態1相同之方式使記憶格 成為汲極選擇型之2電晶體型記憶格。 無論在源極選擇型或汲極選擇型之埸合均可得到與實施 形態1中所述者相同之效果。 [實施形態6] 画40為展示本發明之實施形態6之非揮發性半導通記憶 裝置之記憶格區段604所具结構之霄路_ β 其與實施形態5之記憶格區段504之结構不同之處為如下 所述。 即，在實施形態6中，將實施形態5之採取衮減型笛晶體 式之閘電晶體改為一種藉配媒使其源槿··汲極間短路之方 式之電晶體。 其他各點均與圔37所示之實施形態5之结構相同’因此 對相同之都分έΒΜ相同之符號，而不重複說明。 Μ下關於構成如圖40所示之結構時之優點根據其平面圖 型加以說明。 匯41為展示被用Κ實現圔40所示之電路圔之平面_型之 圖。 在圖41中，閘®晶體TGla及TGlb形成用之活性領域為被 分離領域RI包圃之具有均匀不純.物濃度之領域 在_41中，例如，將副元線SBL1經過接觸孔CH31連接於 閘霣晶«TGlb之源極領域，而將閘S晶體TGlb之汲極領域 經過配媒U1(第一層之鋁合金配線）連接於主元線MB Ll° 從而，Μ於副元線S B L 1 ·形成如圖4 0所示之3路结構。副 }紙張纽逍用中_國家標準（CNS )A4胁（2_297公着) -51 - ~~ I I I I -~裝 訂 ϋ —線 (請先閱讀背面之注$項再填寫本頁) 經濟部中央標準局員工消費合作社印袈 A7 B7 _ 五、發明説明（H) 元線SBL1與閘電晶體TG2之源極領域接觸用之接觸孔CH11 之領域成為雙極性電晶體之射極領域，此點與圖38之结構 相同。 闞於副元線SBL2，該副元線SBL2經過接觸孔CH32連接於 閘電晶體TGla之源極。從而，當閘電晶體TGla形成導通狀 態時，副元線S B L 2則經過閘電晶體T G 1 a連接於配線L a 1， 因而連接於主元線MBL。 從而，如圖40所示之電路结構係藉此平面圖型被實現者 。由於設計如圖41所示之平面圖型，具有下逑優點。 即，有可能使閘電晶體TG 1 a及TG 1 b之閘寬成為副元線之 2間距分之寬度。 因此，有可能減低此等閘電晶體TGU及TGlb之接通時之 電阻。 圖42為展示被用>乂實現圖40所示之電路圖之平面圖型另 一例之圖。 其與圖41所示之平面圖型不同之處為，構成一種在對懕 於第一副元線SBL1之閘電晶通TGla與TGlb之間Μ及在對應 於第二副元線SB L2之閘電晶體TG la與TGlb之間設有分離領 域之结構。 因此，在圖42所示之平面圖型中，閛電晶體TG la及TGlb 之閘寬成為副元媒之1間距之寬度。 但，由於構成此種结構，閘電晶體TG 2與閘電晶體TG la 間之分離領域則變為不需要設置者。 _加之，與屬於彼此相鄰之二個記憶格區段之副元線相對 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -52 - 装 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（50) 應之閘霄晶體TG lb之間亦不需要設置分離領域。 因此其具有下述優點：即與圖41所示之平面圖型相較， 有可能沿元媒方向K更小之面積形成圖型。 [實施形態6之變形例] 圓43為展示圖40所示實施形態6之變形例之结構之電路 画。 與圖40所示之结構不同的是，本變形例之記憶格為源極 選擇型之2電晶體型之記憶格。 此外，亦有可能使其記憶格成為汲極選擇型之2電晶體 型記憶格。 在構成此種結構之場合亦可得到與實施形態1之變形例 中所述者相同之效果。 [實施形態7] 匾44為展示本發明之實施形態7之非揮發性半導體記憶 裝置之記憶格區段704所具结構之電路圖。 其與圏31所示之實施形態4之記憶格區段404之结構不同 之處為如下所述。 即，在實施形態4之記憶格區段404中，第一閘電晶體 TG1為P道型M0S電晶體。 與此相對地，在圆44所示之實施形態7之記憶格區段中 ，第一閘電晶體為形成於P型井域内之H道型M0S電晶體。 至於其他各點均與圖31所示之實施形態4之記憶格區段 之结構相同，因此對相同之部分編Μ相同之符號，而不重 複說明。_ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） ! I II I I I 裝— — I —訂 I I I I —線 (請先閲讀背面之注意事項再填寫本頁) -53 - 五、發明説明（5.1) A7 B7 經濟部中央橾準局貝工消費合作社印策 由於使第一閘霣晶體TG1成為N道型MOS苗晶體，有可能 避免此電晶體之閥值電壓分之電位上升之影響。 即，例如在讀出動作中，將主元線之霣位位準設定為負 電位（例如-1.8V)。從而，使第一閘®晶體TG1成為N道型 M0S電晶髓時，有可能減低該電晶體TG1之閘極在讀出動作 時被施加之電位之絕對值。 圈45為被用Μ說明對圈44所示記憶格區段704所行之讀 出動作之時序画。 玆設時刻tO之備用狀態時，下述電位位準皆為0V:即主 元線之®位位準，第一閘電晶通TG1之閘極電位位準，P型 井域之罨位位準，第二閘電晶3ITG2之霣位位準，字線之 電位位準，源極線之電位位準K及N型井域之霣位位準。 在時刻tl時，P型井域之霣位位準被設定為-1.8V。同時 ，在時刻tl時，處於選擇狀態之第一閛電晶髓TG1之閛極 霣位位準仍然維持0V，而處於非選擇狀態之第一閘電晶體 TG1之閘極電位位準被設定為-1.8V。陲之，僅Μ處於選擇 狀態之第一閘霄晶SSTG1形成導通狀態。從而，對應於所 選之副元線之雙極性電晶體之射極與主元線連接。 在時刻t2時，主元線之電位位準下降至-1.8V。遒之， 在時刻t3時，所選之字線之霣位位準下降至-1.8V。 随之，雙極性電晶體將流於所選之記憶格電晶體之通道 之®流以基極電流接受，而使放大之電流流於主元媒。 在時刻t4時，字線之霣位位準恢復0V*在時刻t5時，主 元線之霣位位準悛復0V。然後，在時刻t6時，非選揮狀態 (請先聞讀背面之注$項再填寫本頁) -装. 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央樣準局貝工消费合作社印家 A 7 ___B7__ 五、發明説明（52) 之第一閛霣晶體TG1之閘極電位位準及P型井域之霣位位準 恢復0V* (因此）讀出動作被終止。 匾46為被用Μ說明對圈4 4所示記憧格區段70 4所行之寫 入動作之時序圖。 在時刻tl時，Ρ型井域之電位位準下降至-6 V。另一方面 ，非選擇狀態之第一閘電晶髓TG1之閘槿電位亦下降至-6 V 。然後*第二閘電晶體TG 2之閘極電位下降至-7V，因此， 第二閛霣晶體TG2形成導通狀態。 皤之，雙極性電晶體之射極-基極間被短路。 在時刻t2時，主元線之電也也準下降至-6V。 在時刻t3時，所選之字線之電位位準上升至10V。 又按，雖然在醒46中Μ —定之位準繪出時刻t3至時刻t4 之寫入時間内之字線電位位準，但實際之字線之霣位位準 在此寫入期間係以脈衝式發生變化。再者，在施加指定次 數之寫入脈衝後*實際上亦施行檢驗動作。在時刻14時， 寫入動作被完成、而字媒之電位位準恢復0V。 纖之，在時刻t5時，主元線之電位位準恢復0V。 然後，在時刻t6時，第一閘霣晶艟TG1之電位位準及P型 井域之笛位位準暨第二閘電晶體TG 2之電位位準均诙復0V ，而寫入動作被終止。 圈47為被用Η說明對画4 4所示記憶格區段704所行之抹 除動作之時序圈。 玆設時刻to時主元線形成開放狀態而下述電位位準皆為 0V:即第一 Μ電晶髓TG1之閘極霣位位準· P型井域之霣位_ 本紙張尺度適用中國國家梂準（CNS >Α4規格（2丨0X297公釐) ~ ： -5 5 -
In H ί I 装 I —— I I I Ί I I I i I I 線 (請先M讀背面之注f項再填寫本頁) 經濟部中央橾準局負工消費合作社印製 A7 ______B7 五、發明説明（53) 位準，第二Μ霣晶IBTG2之Μ極霣位位準，字媒之®位位 準，源極埭Μ及Ν型并域之霣位位準。 在時刻tl時，字媒之霣位位準下降至-18V。嫌之*浮閛 中之霣子被注入基板側，而施行抹除動作。 在時刻t2時，字線之《位位準伖復〇v而完成抹除動作。 又按，在記憶格區段7 0 4被配置於分割之井域内且可獨 立控制此井域之霣位位準之場合*亦有可能由井域霣位之 調整來減低施加於字烺之霣位之絕對值。 依照用圖45〜47之（上述）說明，可在圖45之記憶格E段 704中各別施行讀出動作、寫入鼬作Μ及抹除動作。 況且，有可能避免第一 晶體之《值霄壓分之®位上 升之影響。 [竇施形態7之變形例] 匾48為展示實施形態7之變形例之结構之霣路顯。 與 44所示之實施形態7之記憧格區段704之结構不同的 是，本變形例之記憶格為源極選擇型之2霣晶》型之記億 格。 在匾48亦有可能與實腌形態1—樣使記憧格成為汲極理 擇型之2霣晶艚型記價格。 由於成為源極遘擇型或汲極選擇型，可得到與實施形態 1之變形例中所述者相同之效果。 [實雎形懸8] 園49為展示本發明之實施形態8之非揮發性半導想記憧 装置之記植格區段804所具鯓構之霣路_ ° 其與圈37所示實豳形態5之記憧格匾段504之结構不同之 本紙张尺度適用中國國家標準（CNS ) Α4規格（210Χ297公« ) 56 ---------1------ίτ------^ (請先閱讀背面之注意事項再填寫本頁) A7 A7 經 中 央 橾 準 局 貝 费 合 作 社 印 % B7 五、發明説明（54) 處為，閛®晶髓TG la及TG l b為形成於P型井域内之N道型 M〇sm晶體。 至於其他各點均與鼷3 7所示之實施形態5之記憶格區段 504之結構相同，因此對相同之部分鏞Μ相同之符號，而 不重複說明。 由於櫬成如圈49所示之结構’在讀出動作時’將主元媒 之«位位準設定為負轚位之場合’有可能邇兔此等Μ霣晶 驩TGla及TGlb之閥值轚壓分之鼋位上升之影響。 [實施形態8之變形例] 躔50為展示實施形態8之記憶格區段804之變形例之锺路 圓。 與_49之结構不同的是，本變形例之記憧格為源極選擇 型之2霣晶《型之記憶格。 在画50亦有可能設法使記億格成為汲極選擇型之2電晶 髏型記憶格。 由於構成此種结構’可得到與實施形態1之變形例中所 述者相同之效果。 [實施形態9] 圖51為展示本發明之實施形態9之非揮發性半導體記憶 装置之記憶格區段904所具结構之電路鬮。 其與參照圈40之下所述實施形態6之記憶格區段6 04之结 構不同之處為，閘電晶體TG la及TG lb為形成於P型井域内 之N道型M0S笛晶髓。 至於其他各點均與參照圈40之下所述實施形態6之記憶 本紙張又度適用中國國家橾率（CNS > A4規格（210X297公釐） 57 - — ————— I 裝 . 訂— 線 (請先W讀背面之注iipm-項再填寫本頁) A7 B7 經濟部中央梂準局負工消費合作社印装 本紙張尺度適用中困國家標準（CNS ) A4規格（210 X 297公釐） 五、發明説明（55) 格區段604之结構相同，因此對相同之部分编以相同之符 號，而不重複說明。 由於嫌成如圆51所示之结構，在謓出動作時，將主元媒 之電位位準設定為負S位之場合，有可能避免此等閛霣晶 體TG la及TG lb之閥值罨壓分之電位上升之影響。 [實施形態9之變形例] 匾52為展示圖51所示之記憶格區段904之變形例之®路 匾。 與記憶格區段904之结携不同的是，本變形例之記憶格 為源極邐揮型之2電晶體型之記憶格。 在圏52亦有可能設法使記憶格成為汲極選擇型之2霣晶 通型記憶格。 由於構成此種結構，可得到與實施形態1之變形例中所 述者相同之效果。 [實施形態10] 匯5 3為展示本發明之實施形態10之非揮發性半導體記憶 装置之記憶格區段100 4所具结構之電路圖。 其與參照圓31之下所述實施形態4之記憶格區段404之结 構不同之處為，形成其雙極性®晶體BT1由互相鄰接之二 個記憶格區段共有之结構。 在圓53所示之實施形態10之記憶格區段中*形成一種使 雙極性《晶體BT1之射檯直接與主元線連接，而該雙極性 霣晶體BT1之射極-基極間被P道型之第二閘電晶體TG 2控制 而形成短路狀態之结構。 -C Q - ---------^------1T------.^ (請先聞讀背面之注$項再填寫本頁) 58 經濟部中央棵準扃貝工消费合作社印笨 A7 _B7 五、發明説明（Γ)6) 雙極性霣晶通ΒΤ1形成其基極藉第一閘電晶體TG1可選擇 地與互相鄢接之副元線SBLla及SBLlb中之任一方结合之结 構。 由於構成如上述之结構，有可能減少供第一及第二閘電 晶體之控制用之選擇線之數目，而達成班於更高度集積化 之梅造。 [實施形慇10之變形例] 麵54為展示圔53所示實施形態10之記憶格區段1〇<Α之爱 形例之電路圓。 與園53之结構不同的是，本變形例之記億格為源極選擇 型之2S晶艚型記憶格。 在圈54亦有可能設法使記憶格成為汲極選擇型之2S晶 體型記憧格。 由於構成如上述之结構，可得到與實施形態1之變形例 中所述者相同之效果。 [實施形態11] 圈55為展示本發明之實施形態11之非揮發性半導體記憶 装置之記憶格區段1104所具结構之電路圈。 其與參照圖37之下所述實施形態5之記憶格區段504之结 構不同之處為，形成其雙極性電晶體BT1由互相鄰接之二 個記植格區段共有之结携。 在圖55中，雙極性電晶體BT1之射極直接與主元線埋接 ，而該雙極性電晶體BT1之射檯-基極間被第二閘S晶賭 TG2控制而形成短路狀態。 本紙張尺度通用中國國家標率（CNS)A4规格（2丨0X297公釐） 59 ---------參-------tr------痒 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局—工消费合作社印裝 A7 B7 五、發明説明（57) 雙極性電晶通BT1之基極被閛霣晶髓TGla及TGlb控制而 可選擇地被連接於互相鄹接之二俚記憶格區段中之任一副 元镍。 在圖55中亦可構成如下：例如，與副元線SBLla相對應 之W鼋晶體TGlb為靥於衰減型，而閘電晶趙TG la為靥於增 強型*相對地，與副元線SBL2a相對應之閘霣晶暖TGlb為 靥於增強型，而閛電晶體TG la為觴於裹減型。 由於構成如上述之结構，除了可得到實施形戆5所述之 效果外，又可實現遘於更高度集積化之構造。 [實施形態11之變形例] 画56為展示實施形態11之變形例之電路麵。 與圃55所示之结構不同的是，本變形例之記憶格為源極 選擇型之2霣晶體型之記憶格。 在釀56亦有可能設法使記憶格成為汲極選揮型之2¾晶 埋型記憶格。 由於構成如上述之結構*可得到與實施形態1之變形例 中所述者相同之效果。 [實施形態12] 園57為被用Μ說明本發明之實施形態12之非揮發性半導 體記憶装置之記憶格區段804所具结構之電路麵。 其與參照圖40之下所述實施形態6之記憶格區段604之结 構不同之處為*形成其雙極性電晶體ΒΤ1由互相鄰接之二 個記憶格區段共有之结構。 _在圃57中，雙極性電晶體之射極直接與主元線埋接，而 本紙張尺度適用中國國家梂準（CNS ) Α4规格（210 X 297公釐） * 6 0 - --------------^------^ (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作杜印装 Α7 Β7 五、發明説明（5S) 該雙極性鬣晶髓之射極-基極間被閘霣晶體TG2控制而形成 短哮狀態。 在画57中亦可構成如下：例如，與副元線SBLU栢對應 之阐霣晶體TGlb之射極-基極間被短路，而與副元線SBLlb 相對應之閛電晶體TG la之射極-基極間被短路。 由於構成記憶格區段1 204之结構，除了。:T#到簧施形態6 之記憶格區段之效果外，又可S現一種逋於更高度集積化 之電路结構。 [實施形態12之變形例] 圖58為展示鬮5 7所示霣施形態12之記憶格區段1204之變 形例之電路鬮。 與圃57之结構不同的是，本變形例之記憶格為源極選擇 型之2霄晶體型之記憶格。 在圆48亦有可能設法使記憶格成為汲極選擇型之2系統（ 霣晶體）型記憶格。 由於構成如上述之结構，可得到與實施形態1之變形例 中所逑者相同之效果。 又按，在Μ上之說明中，始終將記憶格電晶體當作靥於 Ρ道型電晶體之電晶體。然而，本案發明並未受到此種場 合之限制，例如在記憧格電晶體為Η道電晶體之場合亦由 霣位配置之極性等之變更即有可能被懕用。 [發明之效果] 在第一發明有闞之非揮發性半導體記憶裝置中，在寫入 /抹除動作時，由於元媒之構造為由主元線與副元媒所構 本紙張尺度適用中國國家標準（CNS ) Α4規格（2lOX297公釐） 61 ---------^------1Τ------0 (請先閲讀背面之注項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 (59) 1 1 I 成 之 階 層 構 造 有 可 能 抑 制 汲 極 擾 亂 0 1 1 1 在 讀 出 動 作 時 由 於 流 於 副 元 線 之 電 流 被 雙 極 性 電 晶 體 讀 先 閲 1 | 放 大 即 使 在 低 電 源 電 壓 動 作 時 亦 有 可 能 實 現 高 速 動 作 〇 1 I 第 二 發 明 有 關 之 非 揮 發 性 半 導 體 記 憶 裝 置 在 謓 出 動 作 時 讀 背 面 1 1 I $ 可 選 擇 地 雙 極 性 電 晶 體 將 流 於 副 元 線 之 電 流 放 大 而 使 之 注 意 1 1 之 流 入 第 一 主 元 線 另 在 寫 入 動 作 時 9 將 寫 入 或 抹 除 電 壓 項 1 I 再 1 | 經 過 第 二 主 元 線 施 加 於 記 憶 格 0 從 而 f 寫 入 或 抹 除 動 作 時 4 寫 本 1 裝 之 高 電 壓 不 會 直 接 施 加 於 雙 極 性 電 晶 體 〇 頁 1 I 第 三 發 明 有 關 之 非 揮 發 性 半 導 體 記 憶 裝 置 乃 與 第 二 發 明 1 1 I 有 關 之 非 揮 發 性 半 導 體 記 憶 裝 置 相 較 有 可 能 使 副 元 線 與 1 1 主 元 媒 之 结 合 所 需 之 選 擇 線 之 數 百 減 少 5 而 提 供 一 種 適 於 1 訂 更 高 度 集 積 化 之 结 構 0 1 1 在 第 四 發 明 有 關 之 非 揮 發 性 半 導 體 記 憶 装 置 關 於 讚 出 1 I 動 作 f 藉 雙 極 性 電 晶 體 將 流 於 副 元 線 之 電 流 放 大 而 予 Μ 傳 1 1 I 輪 至 主 元 線 另 在 寫 入 或 抹 除 動 作 時 雙 極 性 電 晶 體 之 射 1 線 極 -基極間被短路 不會有高電壓施加於雙極性電晶體 ) 1 1 在 第 五 發 明 有 闞 之 非 揮 發 性 半 導 體 記 憶 装 置 關 於 讀 出 1 1 動 作 藉 雙 極 性 電 晶 體 將 流 於 副 元 線 之 電 流 放 大 而 予 傳 1 I 輸 至 主 元 線 另 在 寫 入 或 抹 除 動 作 時 雙 極 性 電 晶 體 之 射 1 1 | 掻 -基極間被短路 不會有高電壓施加於雙極性電晶通 1 1 1 在 第 發 明 有 闞 之 非 揮 發 性 半 導 體 記 憶 裝 置 關 於 謓 出 1 1 動 作 藉 雙 極 性 電 晶 體 將 流 於 副 元 媒 之 電 流 放 大 而 予 傳 1 1 輸 至 主 元 媒 另 在 寫 入 或 抹 除 動 作 時 雙 極 性 電 晶 體 之 射 1 I 極 -基極間被短路 •不合有高電懕施加於雙極性電晶體 > 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -62 - A7 B7 經濟部中央樣準局貝工消費合作社印製 五、發明説明（60) 1 1 I 第 t發 明 有闞之非揮 發 性半 導體記 憶 装 置 由 於 雙 極 性 電 1 1 1 晶 體 為由 鄰 接之二區段 所 共有 ，可提 供 一 種 適 於 高 集 積 化 1 I 請 1 I 之 結 構。 先 閲 1 I 第 八發 明 有關之非揮 發 性半 導體記 憶 装 置 由 於 其 記 憶 格 背 1 1 面 I 電 晶 體形 成 2電晶體型記憶格‘ 可企求其謓出動作之高速 之 注 1 化 〇 事 項 1 I 再 I I 第 九發 明 有關之非揮 發 性半 導體記 億 裝 置 由 於 雙 極 性 電 填 寫 本 1 裝 晶 髖 為由 鄰 接之二區段 所 共有 ，可提 供 — 種 適 於 高 集 積 化 頁 1 I 之 结 構。 1 1 | 第 十發 明 有醆之非揮 發 性半 導體記 億 裝 置 由 於 其 記 憶 格 I 1 I 電 晶 體形 成 2電晶體型記憶格 可企求其謓出動作之高速 1 訂 化 〇 1 1 [圈式之藺單說明] 1 I 園 1為展示本發明之實施形態1之非 揮 發 性 半 導 體 記 憶 裝 1 | 置 1000 所 具 结構之概略 方 塊圖 〇 1 線 圖 2為展示記憶格區段104所 具结構 之 電 路 圖 0 1 1 圖 3為被用Μ說明P道 型 記憶 格電晶 體 之 寫 入 動 作 之 概 念 1 1 圖 〇 1 I 圖 4為被用Κ說明Ρ道 型 記憶 格電晶 體 之 寫 入 動 作 時 之 霄 1 1 I 子 電 洞對 產 生過程之概 念 圖0 1 1 園 5為被用以說明Ρ道 型 記憶 格電晶 體 之 抹 除 動 作 之 概 念 1 1 圈 0 1 1 圖 6為展示Ρ道型記憶 格 電晶 通之寫 入 抹 除 及 讀 出 動 作 1 I 之 霣 位配 置 之圃。 1 本紙浪尺度逋用中國國家標準（CNS > A4規格（210X29?公釐） -6 3 - A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明（61) 1 1 I 圈 7為被用以進- -步詳细說 明 記 憶 格 區 段 104所具结構之 1 1 1 電 路 圓。 1 I 请 1 I Η 8為展示Ρ道 型 記 憶 格電晶體之閥值分布之圄 3 先 閲 1 I 圖 9為展示Ρ道 型 記 憶 格電晶體在備用時及諝出時之電位 讀 背 1 1 面 | 配 置 之圓。 之 注 意 1 圖 10為展示本 發 明 之 實施形態1 之 變 形 例 之 電 路 圖 0 1 項 1 I 再 1 I 圈 11為展示實 施 形 態 2之非 揮 發 性 半 導 體 記 憶 裝 置 製 造 填 寫 本 1 裝 1 過 程 之第一步驟 之 斷 面 圖0 頁 1 I 圃 12為展示實 施 形 態 2之非 揮 發 性 半 導 體 記 憶 裝 置 製 造 1 I 遇 程 之第二步揉 之 斷 面 圖0 1 1 I 圈 13為展示實 施 形 態 2之非 揮 發 性 半 導 體 記 憶 装 置 製 造 1 訂 過 程 之第三步驟 之 斷 面 圖0 1 1 圃 14為展示實 施 形 態 2之非 揮 發 性 半 導 體 記 憶 装 置 製 造 1 I 過 程 之第四步驟 之 斷 面 圖。 1 I 圃 15為展示實 施 形 態 2之非 揮 發 性 半 導 體 記 憶 装 置 製 造 1 線 I 過 程 之第五步驟 之 斷 面 圖0 1 1 圔 16為展示货 施 形 態 2之非 揮 發 性 半 導 體 記 憶 裝 置 製 造 1 1 過 程 之第六步驟 之 斷 面 圖。 1 | _ 1 7為展示實 施 形 態 2之非 揮 發 性 半 導 通 記 憶 裝 置 製 造 1 | 過 程 之第七步驟 之 斷 面 圖0 1 1 圔 18為展示實 施 形 態 2之非 揮 發 性 半 導 熥 記 憶 裝 置 製 造 1 1 過 程 之第八步驟 之 斷 面 圖。 1 1 圔 19為展示實 施 形 態 2之非 揮 發 性 半 専 體 記 憶 裝 置 製 造 1 | 過 程 之第九步驟 之 斷 面 圈。 1 本紙張尺度適用中國國家梯準（CNS > A4規格（2H)X297公釐） -64- Α7 Β7 經濟部中央揉準局貝工消费合作社印掣 五、發明説明（62) 圔20為展示實施形態2之非揮發性半専賭記憶装置製造 過程之第十步驟之斷面圈。 圓21為展示實施形態2之非揮發性半導髓記憶裝置製造 遇程之第十一步驟之斷面圔。 圓22為展示霣施形態2之非揮發性半導體記憶裝置製造 邊程之第十二步驟之斷面圈。 圖23為展示非揮發性半導髖記憶装置之斷面構造之斷面 圔。 晒24為展示非揮發性半導體記憶装置之井域構造之第— 圈。 圈25為展示非揮發性半導賭記憶装置之井域構造之第二麵。 画26為展示實雎形態3之記憧格區段30 4所具结梅之電路 鼷。 圈27為展示實施形態3之第一變形例之電路圖。 鼸28為展示實施形態3之第二變形例之®路腯。 圈29為被用K說明》施形態4之績出動作之概念圈。 圓30為被用以說明竇施形態4之程式動作之概念Η。 圓31為展示實施形態4之記憶格區段40 4所具结構之電路 _ 0 圓32為被用Μ說明簧施形態4之非揮發性半導髓記億裝 置之講出動作之時序圈。 圈33為被用Κ說明實施形態4之非揮發性半導艚記憶裝 置之寫入動作之時序圈。 (诗先Μ讀背面之注意事項再填寫本頁) 裝. 訂 線 本紙張尺度適用t國國家標率（CNS > Α4規格（210Χ297公嫠） 65 A7 B7 經濟部中央槺準局貝工消费合作社印製 五、發明説明 (63) 1 1 圈 34為 被 用 Μ 說 明 實 施形態4之 非 揮 發性半導體記憶装 1 1 1 置 之 抹除 動 作 之 時 序 圖 0 1 圔 35為 展 示 非 揮 發 性 半導體記憶装置之井域電位供給配 請 先 1 嬢 之 配置 之 電 路 圃 〇 聞 讀 背 1 | 圓 36為 展 示 實 施 形 態 4之變形例 之 霉 路圈。 面 之 1 注 1 國 37為 展 示 實 施 形 態 5之記憶格 區 段 504之電路圈。 $ 1 項 1 麵 38為 展 示 I 37所 示 記億格區域504之圖型之平面圖。 再 填 1 圓 39為 展 示 實 施 形 態 5之變形例 之 路圈。 寫 本 頁 裝 1 圈 40為 展 示 實 施 形 態 6之記憶格 區 段 604所具結構之®路 1 1 圈 0 1 1 圈 41為 展 示 實 施 形 態 6之記憶格 區 段 604之第一平面圈型 訂 之 型 圔。 1 I 圔 42為 展 示 實 施 形 態 6之記憶格 區 段 604之第二平面圖型 1 1 之 平 面圔 0 1 1 函 43為 展 示 實 施 形 態 6之變形例 之 電 路翻。 1 線 圓 44為 展 示 實 施 形 態 7之記憶格 區 段 704所具结構之«路 1 I 圔 0 1 1 | 圖 45為 被 用 Μ 說 明 實 施形態7之 非 揮 發性半専體記憶装 1 1 置 之 讀出 動 作 之 時 序 圈 0 1 1 圖 46為 被 用 Μ 說 明 實 施形態7之 非 揮 發性半導體記憶装 1 1 置 之 寫入 動 作 之 時 序 園 0 1 I Η 47為 被 用 Μ 說 明 實 施形態7之 非 揮 發性半専賵記憶装 1 I 置 之 抹除 動 作 之 時 序 圈 0 1 1 I 圏 48為 展 示 霣 施形 態 7之變形例 之 霣 路圖。 1 1 本紙張尺度適用中國困家揉準（CNS ) A4規格（210X 297公釐） -66 - 經濟部中央橾準局負工消费合作社印It A7 B7 五、發明説明（64) 圈49為展示霣施形態8之記愠格區段80 4所具结構之電路 圈。 圈50為展示實施形態8之變形例之電路麵。 圈51為展示簧施形態9之記憶格區段904所具结構之霣路 圄〇 圓52為展示實施形態9之變形例之電路圃。 圓53為展示實施形態10之記憶格區段1004所具结構之霣 路圆。 圓5 4為展示實施形態10之變形例之霣路圈。 圔55為展示實施形態11之記憶格區段110 4所具结構之S 路函。 圖56為展示實施形態11之變形例之電路圔。 圈57為展示實施形態12之記憧格區段120 4所具结構之® 路圔。 画58為展示實施形態12之變形例之罨路圖。 圔59為展示習知之H0R型速讀記憶器之記憶格陣列所具 结橼之電路圈。 匾60為被用Μ說明習知之非揮發性半導賭記憶装置之記 憶格霣晶通所具構造之斷面示意匾。 圃61為展示習知之N0R型速謓記憶器之記憧格電晶體之 閥值分布之圓。 _62為展示習知之N0R型速鱭記憶器之記憶格霣晶鼉之 閥值分布之圈。 匾63為被用K說明習知之N0R型速謓記憶器中之過度抹 本紙張尺度適用中a國家標準（CNS ) A4規格（210X297公釐） y- I I I I 装— I I __ I I 訂 i I —線 (請先閲讀背面之注f項再填寫本頁) -67 - 經濟部中央標準局貝工消费合作社印装 A7 B7 五、發明説明（65) 除之問題之圃。 圖64為展示習知之DINOR型速讚記憶器之記憶器结構之 電路腿。 園65為展示習知之DIHOR型速讀記憶器之記憶格電晶體 之閥值分布之圖。 匾66為展示習知之DINOR型速讀記憶器之記憶格電晶體 之閥值分布之圈。 圔67為展示記億格電晶體之控制閘極電壓與謓出電流之 闞係之圈。 画68為展示記憶格電晶體之控制閘極電壓與特性值G之 闢係之圃。 [符號之說明] 102...位址媛衝器， 104,204,304...記憶格陣列， 106. ..VL解碼器， 108. ..Y解碼器， 114...記憶格SG 解碼器（114)， 116...源極解碼器， 110...高電壓產 生霣路， 112...負電懕產生電路， 120...井域電位產 生電路， 132 ...讀出電壓產生電路， 122...寫入/抹 除控制電路， 124...資料輸入/輸出鍰衡器， 126... 資料驅動器， 128...讀出放大器， 130...寫入電路， 205. ..SG解碼器（205)， 207,208...源極解碼器， 100 〜200...非揮發性半導體装置， L...信號線， WL... 字媒， 81^...元線，51^..源槿線， MC...記憶格電晶 體， MS...格選擇電晶體，SG...選擇閘， 1...半導體 基板， 12...源極領域， 13,23...汲極領域· 14...
本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐） Q I II 裝 I I II 訂 I I — 線 (請先·Μ讀背面之注意事項再填寫本頁) 五、發明説明（66) ， 極 膜電 化閘 氧剌 極 霣 0 浮 A7 B7 膜 緣 絕 控 ---------^— (請先閲讀背面之注項再填寫本頁) 訂 線 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) Ad規格（210X297公釐） 69