TW382713B - Color palette memory and D/A converter - Google Patents

Color palette memory and D/A converter Download PDF

Info

Publication number
TW382713B
TW382713B TW087109591A TW87109591A TW382713B TW 382713 B TW382713 B TW 382713B TW 087109591 A TW087109591 A TW 087109591A TW 87109591 A TW87109591 A TW 87109591A TW 382713 B TW382713 B TW 382713B
Authority
TW
Taiwan
Prior art keywords
output
digital
signal
circuit
current
Prior art date
Application number
TW087109591A
Other languages
English (en)
Inventor
Junichi Yanagihara
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW382713B publication Critical patent/TW382713B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2011Display of intermediate tones by amplitude modulation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/06Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Memory System (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)

Description

3402PIF.DOC/002 β? 3402PIF.DOC/002 β? 好溁部中决標lf局Ν Τ;消费合竹社印51 五、發明説明(ί ) 本發明係有關彩色調色盤記億體以及數位/類比轉換 器。特別係有關彩色調色盤記憶體以及圖形應用之電流輸 出型之數位/類比轉換器。 習知之彩色調色盤記憶體之電路圖係顯示於圖24。如圖 24所示,習知之彩色調色盤記憶體10具有儲存彩色資料之 記憶體11以及保持經由位址輸入端而輸入之位址,以及將 該位址輸出至記憶體11之位址暫存器12。在時脈脈衝CLK 之上升邊緣時,位址暫存器12將位址輸入保持,以及將該 位址輸出至記憶體11。接著,在下一個時脈脈衝CLK之上 升邊緣,記憶體11將有關於位址暫存器12所輸出位址之 彩色資料輸出。 此外,圖25代表習知技術中,圖形應用之電流輸出型 數位/類比轉換器之電路圖示。要注意,在圖25之例子中, 數位/類比轉換器具有4位元之解析度。如此圖所示,4位 元彩色資料係經由彩色資料輸入端而輸入至資料暫存器23 之D[0 : 3]端,從資料暫存器23之OUT[0 : 3]端輸出之信 號係輸入至解碼器22之D[0 : 3]端。從解碼器22之 SELECT[0 : 14]端輸出之解碼信號係輸入至電流轉換電路 21之SELECT[0 : 14]端,從電流轉換電路21之AN_OUT 端輸出之信號係構成數位/類比轉換器輸出信號。此外’時 脈脈衝CLK係經由CLK輸入端而輸入至資料暫存器23與 解碼器22。 將彩色資料轉換成輸出電流之電流轉換電路21之電路 圖示係顯示於圖26中。如圖26所示’複數電流輸出電路 4 本紙張尺度適用中國國家標率(CNS ) A4規格(21〇X297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T B7 3402PIF.DOC/002 五、發明説明(> ) COC,也就是15個電流輸出電路COC,各電流輸出電路 COC輸出定電流,係提供於電流轉換電路21中’且電流輸 出電路COC係用解碼器22輸出之SELECT信號以相關於 輸入彩色資料之量所選擇,使得SELECT信號所選擇之電 流輸出電路COC之總電流輸出係從電流轉換電路21之 AN_OUT端輸出,而構成數位/類比轉換器之輸出信號。 此外,圖27顯示電流輸出電路COC之電路圖。如圖27 所示,電流輸出電路COC係具有輸出定電流之電流源30, 其包括PMOS電晶體30a以及PMOS電晶體30b,藉此以 根據解碼器22提供之SELECT信號來選擇是否電流源30 之輸出電流係從I_〇UT端輸出,或由開關元件(PMOS電晶 體31與PMOS電晶體32)放電至接地端。 採用上述之架構是因爲,當根據SELECT信號來控制電 流源30之操作/停止時,在電流源30從停止態轉換成操作 態之後,需要一段時間使得電流源30之輸出電流變穩定, 以及,爲了高速操作數位/類比轉換器,必需使得數位/類比 轉換器一直輸出定電流。 其次,圖25所示之數位/類比轉換器之操作係參考圖28 而解釋。在圖28中,顯示相關於圖25中之電路圖之時序 圖。如圖28所示,當彩色資料“0〇〇〇,,經由彩色資料輸入端 而輸入時,資料暫存器23將彩色資料“〇〇〇〇,,保持,以及在 下--個CLK上升邊緣時,將其輸出至解碼器22。接著,在 下一個CLK上升時’解碼器22輸出SELECT信號以根據 資料暫存器23輸出之彩色資料來選擇電流轉換電路21中 _____ 5 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I 11— H 訂 11 — I-^、 (請先閱讀背面之注意事項再填寫本頁) A7 B7 3402PIF.DOC/002 五、發明説明(,) 之電流輸出電路COC。 經由此過程,當彩色資料“〇〇〇〇”係經由彩色資料輸入端 而輸入時,解碼器22之SELECT[0 : 14]端之輸出信號係 “OOOOh”,且沒有一個電流轉換電路21中之電流輸出電路 COC受選擇。這將數位/類比轉換器之類比輸出端所輸出之 電流電位設定成〇。 然而,當彩色資料“〇〇〇1”係經由彩色資料輸入端而輸入 時,解碼器22輸出信號“OOOlh”,其相關於SELECT[0 : 14] 輸出之彩色資料“0001”,導致電流轉換電路21中之電流輸 出電路COC[l]受選擇,將類比輸出端所輸出之電流電位設 成1 〇 同樣地,當輸入彩色資料“0010”時,SELECT[0 : 14]端 之輸出信號係“〇〇〇3h”,導致兩個電流輸出電路COC,也就 是電流輸出電路COC[l]與電流輸出電路COC[2]受選擇, 將類比輸出端所輸出之電流電位設成2。 另外,當輸入彩色資料“1000”時,SELECT[0 : 14]端之 輸出信號係“〇〇〇8h”,導致8個電流輸出電路COC,也就是 電流輸出電路COC[l]至電流輸出電路COC[8]受選擇,將 類比輸出端所輸出之電流電位設成8。 甚至,當輸入彩色資料“1111”時,SELECT[0 : 14]端之 輸出信號係“7FFFh”,導致所有的電流輸出電路COC受選 擇,將類比輸出端所輸出之電流電位設成15。 要注意的是,因爲未受選擇之電流輸出電路COC中之 電流源30以及未停止操作,如先前所描敘般,未受選擇之 ___6 本紙張尺度適國國^率(CNS ) A4規格(^10X297公釐) ^ (請先閱讀背面之注意事項再填寫本頁) 裝. -9 經沪部中决樣準局Η消赀合竹.=fl印紫 A7 A7 3402PIF.DOC/0()2 _ B7 1 * 五、發明説明(Υ ) 電流輸出電路COC中之電流源30係放電至接地端。 如上所述,習知之電流輸出型數位/類比轉換器中,係具 有資料暫存器23 ’解碼器22與電流轉換電路21,而資料 暫存器23將輸入之彩色資料保持,以在CLK脈衝之上升 時,將其輸出至解碼器22。接著,在下一個CLK脈衝之上 升處,解碼器22將有關於資料暫存器23所輸出之彩色資 料之SELECT信號輸出至電流轉換電路21,接著,電流轉 換電路21根據解碼器22輸出之SELECT信號而輸出電流。 然而,在如上述架構之習知彩色調色盤記憶體中,即使 當單一位址持續輸入時,因爲時脈脈衝係輸入至記憶體1, 導致彩色調色盤記憶體之輸出資料沒有改變,如預充電之 操作係持續進行。持續進行這些操作將造成功率消耗之增 加,而違反了將功率消耗減少之需求。 此外,在如上述架構之習知彩色調色盤記憶體中,其中 電流係從解碼器22所選擇之電流轉換電路21中之電流輸 出電路COC之I_OUT端輸出,而未受選擇之電流輸出電路 COC之輸出電流係放電至接地端,使得電流將穩定地從所 有電流輸出電路COC中之電流源30流出,而不管所輸入 之彩色資料爲何。因此,此操作將造成功率消耗之增加, 而違反了將功率消耗減少之需求。 爲解決習知之彩色調色盤記憶體中之問題,本發明之目 的係提供一種新且改良型之低功率消耗型彩色調色盤記憶 體’其藉由當持續輸入單一位址時,將記憶體設定在失能 態’以減少在預充電操作與類似操作中所消耗之功率量。 ___ 7 本紙張尺度適用中國國家標率(CNS ) Λ4規格"T 210X297公楚) 一 I In r (請先閱讀背面之注意事項再填寫本頁) A7 B7 3402PIF.DOC/002 五、發明説明(爻) 本發明之另一目的係提供一種新且改良型之低功率消 耗型彩色調色盤記憶體,其藉由有效地控制電流轉換電路 中之電流輸出電路之操作/停止態,以將未受選擇之電流輸 出電路保持在停止態,以及將所選擇之電流輸出電路設定 在操作態,以確保穩定之電流輸出。 本發明之另一目的係提供一種新且改良型之多用途之 圖形應用之電流輸出型數位/類比轉換器,其能支援較高之 操作頻率,也能有效地減少功率消耗,特別當彩色資料不 變時,而不增加電路規模。 爲達成上述目的’在本發明之第一觀點中,其提供輸出 彩色資料之彩色調色盤記憶體。此彩色調色盤記憶體之特 徵在於具有儲存彩色資料之記憶體,保持輸入位址以及將 位址輸出至該記憶體之一位址暫存器,以及一比較電路, 其將該輸入位址與該位址暫存器所輸出之該位址相比較, 當該位址係符合時’輸出一符合信號,以根據該符合信號 而終止記憶體之操作。 在此架構中’當該彩色調色盤記憶體中之相同位址係持 續存取時,也就是相同彩色之圖素係彼此相鄰,記憶體可 設定在失能態,因而可減少預充電操作與相類似操作之功 率消耗。 此外,藉由將該彩色調色盤記憶體架構成使得位址暫存 器也根據該比較電路所輸出之該符合信號而停止,該位址 暫存器可被停止,以及該記憶體設定在失能態,以更進一 步減少該彩色調色盤記憶體之功率消耗。 _ 8 本紙張尺度適用中國國家標率(CNS ) Α4^ΤΤϊ^ 297公^^ ' " —^1 I I、湯 I I n^ (請先閱讀背面之注意事項再填寫本頁) 34D2PIF.DOC/002 A7 B7__ 五、發明説明(6 ) 甚至,在本發明之第二觀點中,係提供將數位信號轉探 成電流値之數位/類比轉換器。該數位/類比轉換器之特徵在 於,其具有:一解碼器,輸出相關於數位資料之一第一解 碼信號;一解碼信號暫存器,將該解碼器輸出之該第一解 碼信號保持’以及輸出一第二解碼信號;一位兀加法電路, 其將該解碼器輸出之該第一解碼信號與該解碼信號暫存器 輸出之該第二解碼信號中之相同位元相加以產生具有相同 於該第一與第二解碼信號之位元長度之一第三解碼信號; 以及一電流轉換電流,其具有複數電流輸出電路,該電流 輸出電路之操作/終止態之開關係有關於該第三解碼信號, 其輸出符合於該第二解碼信號所選擇之電流輸出電路之數 量之一電流値。 在此架構中,因爲未選擇之電流輸出電流係待機於終止 態中,功率消耗係減少。此外,即使當要選擇終止態中之 電流輸出電路時,有可能在真正選擇之一個時脈脈衝前, 將其開關至操作態,因而確定電流輸出電路之輸出電路變 穩定所需之時間周期。 此外’該解碼信號暫存器可架構成藉由將複數解碼信號 副暫存益以複數制串接而成,使得該位兀加法電路藉由將 該複數之獨立解碼信號副暫存器之複數第二解碼信號以及 該弟一解碼信號中之共同位兀相加而產生該第三解碼信 號。 在此架構中,即使當操作時脈頻率變得較高,藉由將複 數解碼丨§號副暫存器以複數制串接’以在任意數量之時脈 9 本紙张尺度^州中國國家榡石7cNS ) ( 210X297公廣 1 '-- I I I . r I I I 訂 I I-r (請先閱讀背面之注意事項再填寫本頁) 紂"部中央標準而消費合作社印裝 w?"部中央標綷^β·τ·消贽合竹‘衫印來 3402PIF.DOC/002 β? 1 " ~ --- - 五、發明説明(^| ) 脈衝前’將所選擇之電流輸出電路預先設定成操作態,以 支援此系統中之較高速操作。 甚至,在本發明之第三觀點中,係提供將數位信號轉換 成電流値之數位/類比轉換器。此數位/類比轉換器之特徵在 於其具有:一資料暫存器,其保持已輸入之一第一數位資 料’以及輸出一第二數位資料;一第一解碼器,其輸出相 關於該第二數位資料之一第一解碼信號;一資料選擇單 位,其將該第一數位資料之大小與該資料暫存器輸出之該 第二數位資料之大小相比較’以及輸出一第三數位資料; 一第二解碼器,其輸出相關於該第三數位信號之一第二解 碼信號;以及一電流轉換電路,其具有複數電流輸出電路, 該電流輸出電路之操作/終止態之開關係有關於該第三解碼 信號’其輸出符合於該第二解碼信號所選擇之電流輸出電 路之數量之一電流値。 在此架構中’因爲未選擇之電流輸出電流係待機於終止 態中,功率消耗係減少。此外,即使當要選擇終止態中之 電流輸出電路時’有可能在真正選擇之一個時脈脈衝前, 將其開關至操作態’因而確定電流輸出電路之輸出電路變 穩定所需之時間周期。 此外,該解碼信號暫存器可架構成藉由將複數解碼信號 副暫存器以複數級串接而成,使得該資料選擇單位將輸入 至該各別資料副暫存器之該複數第一數位資料與該各別資 料副暫存器所輸出之該複數第二數位資料相比較。 在此架構中,即使當操作時脈頻率變得較高,藉由將複 _ 10 i紙張尺度適用中Ϊ國家標率(CNS ) Λ4規格(210乂297公^:) - I^— 訂"~ I —^ (讀先閱讀背面之注意事項再填寫本頁) Α7 Β7 3402PIF.DOC/002 五、發明説明(客) 數解碼信號副暫存器以複數制串接,以在任意數量之時脈 脈衝前,將所選擇之電流輸出電路預先設定成操作態,以 支援此系統中之較高速。 此外,藉由在電流轉換電流中所提供之由2n(n=0, 1,2···) 所加重之複數電流輸出電路,電流轉換電流之尺寸可減 小,達成功率消耗上之減少,以及更進一步減少數位/類比 轉換器所佔之面積。 甚至,在將數位信號轉換成電流値之本發明之數位/類比 轉換器中,數位信號可分成複數數位副信號,而各自之數 位副信號在合倂之前,可由結構相同於上述之數位/類比轉 換器之數位/類比副轉換器而轉換成特殊之電値副値。 圖式之簡單說明: 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,以及配合所附圖式,作詳細說明如 下: 圖1係本發明之第一實施例中之彩色調色盤記憶體之圖 示; 圖2係本發明之第一實施例中之彩色調色盤記憶體之操 作之時序圖; 圖3係本發明之第二實施例中之彩色調色盤記憶體之圖 示; 圖4係本發明之第二實施例中之彩色調色盤記憶體之操 作之時序圖; 圖5係本發明之第三實施例之數位/類比轉換器之電路 11 (請先閱讀背面之注意事項再填寫本頁) -\a 丁 好滴部中决標準局只J-消费合竹社印來 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公f ) ^"'部中央標卑局”只-τ消於合作社印繁 A7 3402PIF.DOC/002 β? 五、發明説明(^ ) 圖示; 圖6係用於本發明之第三至第六實施例中之數位/類比 轉換器中之電流轉換電路之電路圖示; 圖7描繪圖6所示之電流輸出電路之端點結構; 圖8係顯示圖6所示之電流輸出電路之電路圖; 圖9係本發明之第三實施例中之數位/類比轉換器之操 作之時序圖; 圖10係本發明之第四實施例之數位/類比轉換器之電路 圖示; 圖11係本發明之第四實施例中之數位/類比轉換器之操 作之時序圖; 圖12係本發明之第五實施例之數位/類比轉換器之電路 圖示; 圖13係用於本發明之第五與第六實施例中之數位/類比 轉換器中之資料選擇電路之電路圖示; 圖14描繪圖13所示之資料選擇單位中之決定値態; 圖15係本發明之第五實施例中之數位/類比轉換器之操 作之時序圖; 圖16係本發明之第六實施例之數位/類比轉換器之電路 圖示; 圖17係本發明之第六實施例中之數位/類比轉換器之操 作之時序圖; 圖18係用於本發明之第七與第八實施例中之數位/類比 轉換器中之加重電流轉換電路之電路圖7, 12 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -么. 、νβ A7 A7 3402PIF.DOC/002 B7 _ 五、發明説明(W ) 圖19係本發明之第七實施例之數位/類比轉換器之電路 圖示; 圖20係本發明之第七實施例中之數位/類比轉換器之操 作之時序圖; 圖21係本發明之第八實施例之數位/類比轉換器之電路 圖示; 圖22係本發明之第八實施例中之數位/類比轉換器之操 作之時序圖; 圖23係本發明之彩色調色盤記憶體之另一實施例之電 路圖示; 圖24係習知彩色調色盤記憶體之電路圖; 圖25係習知之圖形用之電流輸出型數位/類比轉換器之 電路圖; 圖26係習知電流轉換電路之電路圖; 圖27係習知電流輸出電路之電路圖;以及 圖28係習知之圖形用之電流輸出型數位/類比轉換器之 操作之時序圖。 符號說明: 100.,200 :彩色調色盤記憶體 101,201 :記憶體 102,202 ··位址暫存器 103,203 ··比較電路 104,204 : D型正反器 105,205,207 : D 型鎖相器 13 I I I " Ί I I I^. (請先閱讀背面之注意事項再填寫本頁) 妓"—部中央標率^m-T消费合竹社印來 本紙张尺度適用中國國家標率(CNS ) Λ4規格(210X 297公釐) A7 3402PIF.DOC/002 B7 五、發明説明(丨丨) 208 :雙輸入AND閘 300,400,500,600,700,800 :數位/類比轉換器 32丨,421,521 ’ 621,72丨,821 :電流轉換電路 22,322,422,522,528,622,628 :解碼器 23,323,423,523,623,723,823 :資料暫存器 324,424,724,824 :位元加法電路 325,425 :解碼信號暫存器 326,426,726,826 :第一選擇電路 327,427,727,827 :第二選擇電路 529,629 :資料選擇電路 較佳實施例 參考所附圖示之詳細解釋本發明之彩色調色盤記憶體 與數位/類比轉換器之較佳實施例。要注意的是,在底下之 描敘中,相同之參考號碼係用以代表具有相同結構與功能 之元件,以避免重覆解釋。 (第一實施例) 首先,參考圖1與圖2,其描繪本發明之第一實施例中 之彩色調色盤記憶體之結構與操作。 圖1係本發明之第一實施例之彩色調色盤記憶體1〇0之 結構之電路圖。如圖1所不,位址輸入端係共同連接至位 址暫存器1〇2之D端以及比較電路103之b端。位址暫存 器102之OUT端係連接至記憶體1〇1之ADDRESS端以及 比較電路103之A端。此外’比較電路1〇3之Eq端係連接 至D型正反器104之D端,而D型正反器1〇4之〇υτ端 14 本紙張尺度適扣中國國家標隼(CNS ) Α4規格(210X 297公釐) I I I II i I I— 111 I-^h (諳先閱讀背面之注意事項再填寫本頁) A7 3402PIF.DOC/002 B7 五、發明说明(P) 連接至D型鎖相器1〇5之D端,D型鎖相器1〇5之OUT端 係連接至記憶體1〇1之CE端。 此外,CLK輸入端係連接至記憶體101之CLK端,位 址暫存器1〇2之CLK端,D型正反器104之CLK端’以及 D型鎖相器1〇5之G端。 甚至,記憶體1〇1之DATA端係連接至資料輸出端,使 得記憶體所輸出之資料構成彩色調色盤記憶體之輸出 資料。 其次,圖1所示之彩色調色盤記憶體之操作係參考圖1 之時序圖而描敘。如圖2所示,當位址A係經由位址輸入 端而輸入時’位址暫存器1〇2將位址A保持’以及在下一 個CLK之上升時,將位址A輸出至記憶體101舆比較電路 103。記憶體1〇1接收到位址A之輸入,在CLK之下一個 上升時,將儲存於位址A之彩色資料輸出。 此外,當位址輸入信號符合於位址暫存器102輸出位址 A時之點時,比較電路1〇3之輸出信號從高電位移位至低 電位。接著,當下個位址B經由位址輸入端而輸入時,比 較電路103之輸出信號係再度設定至高電位。 同樣地,當位址暫存器102所輸出之位址B輸入至記憶 體丨01時,在CLK之下一個上升時,記憶體1〇1將儲存於 位址B之彩色資料輸出。同樣地,此外,當位址輸入信號 符合於位址暫存器102輸出位址B時之點時,比較電路103 之輸出信號從高電位移位至低電位,當下個位址C經由位 址輸入端而輸入時,比較電路103之輸出信號係再度設定 ____ 15 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨0X297公釐) I ,0¾ ^,5 * I I (讀先閱讀背面之注意事項再填寫本頁) A7 A7 B7 3402PIF.DOC/002 五、發明説明(丨夕) 至高電位。同樣地,當下一個位址c經由位址輸入端而 輸入時,在CLK之下一個上升時,記憶體101將位址C輸 出,以將比較電路103之輸出信號設定至低電位。接著’ 在CLK之下一個上升時,記憶體101將儲存於位址C之彩 色資料輸出,以及D型正反器104之輸出信號係設定至低 電位。當D型正反器104之輸出信號係設定至低電位時, 在下個CLK之下降時,D型鎖相器1〇5之輸出信號係設定 至低電位。此將記憶體101設定在失能態以保持輸出信號。 其次,當位址D經由位址輸入端輸入時’比較電路103 係設定至高電位。接著,在下個CLK之上升處,位址暫存 器102將位址D輸出,D型正反器1〇4之輸出信號係設定 至高電位。當D型正反器〗〇4之輸出信號係設定至高電位 時,在下個CLK之下降時,D型鎖相器105之輸出信號係 設定至高電位,以將記憶體設定在致能態,而儲存於 位址D之彩色資料係在CLK之下次上升處從記憶體101輸 出。 如上述,本發明之第一實施例之彩色調色盤記憶體1〇〇 中,當連續輸入相同位址時,D型正反器104與D型鎖相 器1〇5係將記憶體101設定在失能態,因而停止時脈脈衝 輸入至記憶體101。所以,預充電操作與類似操作之功率消 耗係減至最小。因爲相同彩色之圖素彼此相鄰之機率係很 高,在彩色調色盤記憶體中之單一位址連續取存之可能性 也爲高,在此實施例中之彩色調色盤記憶體100之優點係 很明顯,特別在文字爲基礎之應用中,如文字預備,表計 _ 16 本ϋ尺度國國家標準(CMS ) A4規格(210X 297公釐)^~ I I I I Ixi衣 I I n 、1Tn I I {諳先閱讀背面之注意事項再填寫本頁} 好"部中决"準局只工消费合作牡印製 3402PIP.DOC/002 _^__ 五、發明説明(If) 算,以及相類似情況中。 (第二實施例) 而在上述之第一實施例之彩色調色盤記憶體100中,當 輸入相同位址時,只有記憶體101係處失能態,彩色調色 盤記憶體可架構成使得位址暫存器102也終止操作。本發 明之第二實施例之彩色調色盤記憶體200之電路結構係顯 示於圖3,當輸入相同位址時,其能將記憶體201設於失能 態,以及終止位址暫存器202。 如圖3所示,在第二實施例之彩色調色盤記憶體200 中,位址輸入端係連接至位址暫存器202之D端與比較電 路203之B端。此外,位址暫存器202之OUT端係連接至 記憶體201之ADDRESS端以及比較電路203之A端。比 較電路203之Eq端係連接至D型正反器204之OUT端與 D型鎖相器205之D端。甚至,D型正反器204之OUT端 係連接至D型鎖相器205之D端,D型鎖相器207之OUT 端係連接至記憶體201之CE端,D型鎖相器205之OUT 端係連接至雙輸入AND閘208之一輸入端,雙輸入AND 閘208之輸出端係連接至位址暫存器202之CLK端。 此外,CLK輸入端係連接至記憶體201之CLK端,D 型正反器204之CLK端,D型鎖相器2〇5之〇端,d型鎖 相器207之G端’以及雙輸入AND閘208之另一個輸入端》 甚至,記憶體201之DATA端係連接至資料輸出端,使 得記憶體201之輸出信號構成彩色調色盤記憶體2〇〇之輸 出資料。 17 1紙張尺度適中國標率(CNS ) Α4^Γ7210Χ297公釐)—- , I I — 、\'云 n (請先閱讀背面之注意事項再填寫本頁) 經部中决標準局M.T消贽合作社印取 3402PIF.DOC/002 B7 五、發明説明(f) 其次,圖3所示之彩色調色盤記憶體200之操作將參考 圖4之時序圖來解釋。如圖4所示,當位址A經由位址輸 入端而輸入時,位址暫存器202將位址保持,並在雙輸入 AND閘208之輸出信號之下次上升處,將之輸出至記憶體 201與比較電路203。記憶體201接收到位址A,在下次CLK 之上升處,將儲存於位址A之彩色資料輸出。 此外,當位址輸入信號符合於位址暫存器2〇2輸出位址 A時之點時,比較電路203之輸出信號從高電位移位至低 電位。接著,當下個位址B經由位址輸入端而輸入時,比 較電路203之輸出信號係再度設定至高電位。 同樣地,在CLK之下一個上升時,當位址暫存器202 所輸出之位址B輸入至記憶體201時,記憶體201將儲存 於位址B之彩色資料輸出。同樣地,當位址輸入信號符合 於位址暫存器202輸出位址B時之點時,比較電路203之 輸出信號從高電位移位至低電位,當下個位址C經由位址 輸入端而輸入時,比較電路203之輸出信號係再度設定至 高電位。同樣地,當下一個位址C經由位址輸入端而輸入 時,在雙輸入AND閘208之輸出信號之下一個上升時,位 址暫存器202將將位址C輸出,以將比較電路203之輸出 信號設定至低電位。接著,在CLK之下一個上升時,D型 鎖相器207之輸出信號係設定至低電位,雙輸入AND閘208 之輸出信號係固定在低電位。因此,時脈脈衝停止輸入至 位址暫存器202,位址暫存器202將輸出信號保持。 在位址暫存器202已輸出位址C之CLK之下次上升處, ________ 18 本紙張尺度通用中國國家標準(CNS ) A4規格(2】OX297公釐) (請先閱讀背面之注意事項再填寫本頁) -58 绨 A7 B7 3402PIF.DOC/002 五、發明説明(ί&) 儲存於位址C之彩色資料係從記憶體201輸出,D型正反 器204之輸出信號係設定至低電位。接著’因D型正反器 204之輸出信號係設定至低電位,在CLK之下次上升處,D 型鎖相器205之輸出信號係低定至低電位。記憶體201將 設定在失能態,而輸出信號係被保持。 其次,當位址D經由位址輸入端輸入時,比較電路203 係設定至高電位。接著,在下個CLK之下降處,D型鎖相 器207之輸出信號係設定至高電位,使得時脈脈衝輸入至 位址暫存器202,位址暫存器202在雙輸入AND閘208之 輸出信號上升處將位址D輸出。此外,在下次之CLK上升 處,在比較電路203已移位至高電位後,D型正反器204 之輸出信號係設定至高電位,下次之CLK下降處,D型鎖 相器2〇5之輸出信號係設定至高電位。當D型鎖相器205 之輸出信號設定至高電位時,記憶體201進入致能態,以 及在下次之CLK上升處將儲存於位址D之彩色資料輸出。 如上述,本發明之第二實施例之彩色調色盤記憶體200 中,因爲當輸入相同位址時,D型正反器204, D型鎖相器 2〇5與D型鎖相器207係將位址暫存器202之操作終止, 以將憶體201設定在失能態’減少功率消耗之優點係更 佳於本發明之第一實施例之彩色調色盤記憶體100所能達 成之程度。 (第三實施例) 其次’參考圖5至圖7,其描繪本發明之第三實施例之 數位/類比轉換器300之結構與操作。要注意的是,在參考 __;_ 19 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) ' -- ---------嚷------訂------絲 (請先閱讀背面之注意事項再填寫本頁) 經"部中央標準局κ-τ消费合竹社印來 經#部中央楫丰局β Τ;消於合竹社印來 3402PIF.DOC/002 Α7 --- Β7 五、發明説明(”) ' ' 第三實麵時,係解釋將本發明應用在具4位元解析度之 數位/類比轉換器中。 如圖5所示,本發明之第三實施例之數位/類比轉換器主 要包括電流轉換電路32卜解碼器322,資料暫存器323, 位兀加法電路324,解碼信號暫存器325,第一選擇電路 326,以及第二選擇電路327。 在圖5所不之第三實施例之數位/類比轉換器3〇〇中,4 k元彩色資料係經由彩色資料輸入端而輸入至資料暫存器 323之D[0 : 3]端,資料暫存器Mg之D[〇 : 3]端之輸出信 虛係輸入至解碼器322之D[0 : 3]端。此外,資料暫存器 323之SELECT[0: 14]端之輸出信號係輸入至解碼信號暫存 器325之D[0 : 14]端以及位元加法電路324之輸入端,而 解碼信號暫存器325之〇UT[0 : 14]端之輸出信號係輸入至 第一备擇電路326之D[0 : I4]端以及位元加法電路324之 另一輸入端。位元加法電路324之輸出信號係輸入至第二 選擇電路327之D[0 : 14]端。第一選擇電路326之 SELECT[0: 14]端之輸出信號係輸入至電流轉換電路321 之 SELECT[0 : 14]端,第二選擇電路 327 之 ACTIVE[0 : 14] 端之輸出信號係輸入至電流轉換電路321之ACTIVE[0: 14] 端,以及電流轉換電路321之ANJ3UT端之輸出信號構成 數位/類比轉換器之輸出信號。 此外,時脈脈衝係經由CLK輸入端而輸入至資料暫存器 323,解碼器322,解碼信號暫存器325,第一選擇電路326 以及第二選擇電路327。 20 本紙張尺度適用中國國家標率(CNS >Λ4%格(2丨0X29*?公釐) 0¾ (請先閱讀背面之注意事項再填寫本頁) 'τ A7 B7 3402PIF.DOC/002 五、發明説明([分) (請先閱讀背面之注意事項再填寫本页) 將輸入彩色資料轉換成輸出電流之電流轉換電路321之 一例係描繪於圖6。在電流轉換電路321中,具有特殊數量 之電流輸出電路COC,也就是15個電流輸出電路COC, 各輸出定電流,如圖7所示,電流輸出電路COC係由第一 選擇電路326所輸出之SELECT信號以符合於輸入彩色資 料之數量下做選擇。 此外,在電流轉換電路321中,電流輸出電路COC之 操作/終止態係由第二選擇電路327所輸出之ACTIVE信號 所控制,控制之細節將於底下描敘。要注意的是,此實施 例中之電流輸出電路COC之接腳排列係包括:接收第一選 擇電路326輸出之SELECT信號之SELECT端,接收第二 選擇電路327輸出之ACTIVE信號之ACTIVE端以及將電 流源之輸出電流輸出之I_〇UT端,如圖7所示。 圖8描繪此種電流輸出電路COC之一例。如圖所示, 電流輸出電路COC具有輸出定電流之電流源330,其由 PMOS電晶體330a與PMOS電晶體330b所構成。第二選 擇電路327輸出之ACTIVE信號係經由其ACTIVE端而輸 入,第一選擇電路320輸出之SELECT信號係經由其 SELECT端而輸入。 在此結構中,當ACTIVE信號爲低電位時,雙輸入NAND 閘333與334之輸出信號皆設爲高電位,因而將開關元件 (PMOS電晶體331與PMOS電晶體332)皆設於關閉態以終 止電流源330之操作。 相反地,當active信號爲高電位時’操作之執行係藉 21 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公楚) 3402PIF.DOC/002 ^ D / 五、發明説明(θ ) 由根據SELECT信號而控制開關元件以選擇電流源330之 輸出電流是否從LOUT端輸出或放電至接地端。也就是 說,電流源330之操作/終止態係受控於第二選擇電路327 所輸出之ACTIVE信號,如果電流源330係處操作態,電 流源330之輸出電流之輸出目的係根據第一選擇電路326 所輸出之SELECT信號而轉變。 此外’圖5所示之位元加法電路324藉由輸入解碼器322 與解碼信號暫存器325之輸出信號,以及將共同位元相同 以產生與解碼器322與解碼信號暫存器325之輸出信號胃 有相同位元長度之I5位元資料。藉由此位元加法電g各 324,有可能產生設定電流輸出電路COC之電流源之操作 態之資料,該電流輸出電路COC係根據下一資料(解碼器 3U之輸出解碼信號)而由第一選擇電路326之輸出信號所 選擇,此外又根據解碼信號暫存器325之輸出信號而設定 第一選擇電路326之輸出信號所選擇之電流轉換電路321 中之電流輸出電路COC之操作態,參考圖9來更進一步描 敘。換句話說,在此實施例中,下一組資料所選擇之電流 輸出電路COC之電流源係預充設定在操作態以等待下〜組 資料輸入至電流轉換電路321。 要注意的是,如先前所述’第二選擇電路327根據位元 加法電路324之輸出信號而控制電流轉換電路321中之電 流輸出電路C0C之電流源330之操作/終止態。比如說,位 元加法電路324可由15個OR閘所組成。此外,比如說, 第一選擇電路326與第二選擇電路327可包括暫存器,暫 22 本紙张中國國家標準( CNS ) Λ4規格(210X 297^41 " — ---------5衣------、玎------絲 (請先閱讀背面之注意事項再填寫本頁} A7 3402PIF.DOC/002 枝溁部中决樣彳局只工消贽合竹.^印繁 B7 五、發明説明(2㈧ 存器可採用與解碼信號暫存器325具有相同電路架構。 其次,圖5所示之數位/類比轉換器300之操作將參考圖 9之時序圖而解釋。 如圖9所示,當彩色資料“0000”經由彩色資料輸入端而 輸入時,資料暫存器323在下個CLK之上升處將彩色資料 “0000”保持,以及將其輸出解碼器322。其次,解碼器322 輸出SELECT信號,以在下個CLK上升處,根據資料暫存 器323所輸出之彩色資料而選擇電流轉換電路321中之電 流輸出電路COC,如果彩色資料係“0000”,解碼器322之 SELECT[0 : 14]端之輸出信號係“OOOOh”。 接著,在下個CLK上升處,解碼信號暫存器325保持解 碼器322之SELECT[0 : 14]端所輸出之信號“〇〇〇〇h”,以及 將之輸出至第一選擇電路326與位元加法電路324。相同 地,當彩色資料“〇〇〇1”經由彩色資料輸入端而輸入時,解 碼器322從SELECT[0: 14]端而輸出相關於彩色資料“0001” 之信號“〇〇〇1 h”。 此時,解碼信號暫存器325之輸出信號“〇〇〇〇h”,以及 在下個CLK上升處將輸入至解碼信號暫存器325之解碼器 322之輸出信號“〇〇〇lh”,係輸入至位元加法電路324,位 元加法電路324接著將包括此兩信號中之共同位元 (“0000h”)之OR之信號輸出至第二選擇電路327。 第--選擇電路326將解碼信號暫存器325所輸出之信號 “000h”保持,以及在下個CLK上升處,將選擇電流轉換電 路321中之電流輸出電路COC之SELECT信號從第一選擇 23 11 I, 11 I I 11 J0 11 I— I n » (请先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 3402PIRDOC/002 Β7 五、發明説明(if) 電路326之SELECT[0 : 14]端輸出至電流轉換電路321之 SELECT[0 :丨4]端。此外,第二選擇電路327將位元加法電 路324所輸出之信號“OOOlh”保持,以及將控制電流輸出電 路COC中之電流源330之ACTIVE信號從第二選擇電路 327之ACTIVE[0: 14]端輸出至電流轉換電路321之 ACTIVE[0 : 14]端。 經由上述之操作,資料“OOOOh”係傳送至電流轉換電路 321之SELECT[0 : 14]端,而圖6所示之電流轉換電路321 中之電流輸出電路COC沒有一個被選擇,因而將數位/類比 轉換器之類比輸出端所輸出之電流電位設定爲0。然而,因 爲資料“OOOlh”係輸入至電流轉換電路321之ACTIVE[0 : 14]端,電流輸出電路COC[l]進入操作態。 經濟部中央標隼局員工消費合作社印装 (請先閱讀背面之注意事項再填寫本頁) 在此態中,在下個CLK上升處,資料“OOOlh”係輸入至 電流轉換電路321之SELECT[0 : 14]端,如圖9所示,導 致電流輸出電路COC[l]被選擇,因而將數位/類比轉換器之 類比輸出端所輸出之電流電位設定爲1。此外,因爲資料 “00〇3h”係輸入至電流轉換電路321之ACTIVE[0 : 14]端, 兩個電流輸出電路COC,也就是電流輸出電路COC[l]與電 流輸出電路COC[2]將進入操作態。 現在,爲解釋當彩色資料“mi”輸入時所發生之事,相 關於彩色資料“〗111”之信號“7FFFh”係從解碼器322之 SELECT[0 :丨4]端輸出。接著,信號“7FFFh”係從第一選擇 電路326輸出以選擇電流轉換電路321中之所有電流輸出 電路COC,因而將數位/類比轉換器之類比輸出端所輸出之 24 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) 34G2PIF.DOC/002 Λ7 B7 五、發明説明(24 電流電位設定爲15。然而,在此實施例中,信號“7FFFh” 從第二選擇電路327輸出之時間比信號“7FFFh”從第一選擇 電路326輸出之時間早了一個時脈脈衝。因此,電流轉換 電路321中之所有電流輸出電路COC係設成操作態。 如上述般,在此實施例之數位/類比轉換器中,因爲具有 將解碼器322與解碼信號暫存器325之輸出信號中之共同 位元相加之位元加法電路324,以及控制電流轉換電路321 中之電流輸出電路COC之操作/終止態之第二選擇電路 327,即使當相關於輸入彩色資料之第一選擇電路326所選 擇之電流輸出電路COC係處終止態,電流輸出電路COC 被第二選擇電路327轉換成操作態之時間係以一個時脈脈 衝早於相關於輸入彩色資料之第一選擇電路326真正選擇 電流輸出電路COC之時間。因此,可確認電流輸出電路 COC之輸出電流變穩定所需之時間。此外,未被第二選擇 電路327選擇之電流輸出電路COC之操作係設定在終止 態,因而可在不降低數位/類比轉換器之特徵下’將功率消 耗減少。 (第四實施例) 接著,參考圖10與11 ’其解釋本發明之第四實施例中 之數位/類比轉換器400之結構與操作。 在本發明之第三實施例之數位/類比轉換器300中’當相 關於輸入彩色資料之第一選擇電路326所選擇之電流輸出 電路COC中之電流源330處於終止態時’在電流源330被 第二選擇電路327設定在操作態之後,於電流源330真正 25 本紙張尺度適用中國國家標率(CNS ) A4規格(2丨〇><297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂
V 經濟部中央榡準局員工消費合作社印裝 A7 B7 3402PIF.DOC/002 五、發明説明(衫) 爲第一選擇電路326所選擇之前,將經過等於一個時脈脈 衝之時期。然而,當數位/類比轉換器之操作速度變得更高 時’一個時脈脈衝之時期對輸出電流要變穩定而言可能不 夠,即使電流源330已從終止態轉變爲操作態。比如說, 如果電流源330之輸出電流要變穩定之時期在操作頻率爲 彩色調色盤記憶體100MHz之數位/類比轉換器中爲30ns, 對輸出電流要穩定需要三個時脈脈衝之時期。 爲解決此問題’在本發明之第四實施例之數位/類比轉換 器400中’解碼信號暫存器425(425a至425c)係具有複數 級,這些解碼信號暫存器425a至解碼信號暫存器425c之 輸出信號係輸入至位元加法電路424,位元加法電路424 係將各自輸出信號中之共同位元相加。藉此結構,在符合 解碼信號暫存器42h至425c之輸出信號情況下,有可能 只有第一選擇電路426所選擇之電流輸出電路COC之電流 源(未示出)設定在操作態,以及在電流源由第二選擇電路 427設定在操作態之後,於其真正爲第一選擇電路426所選 擇之前,有複數個時脈脈衝之時期經。 底下將參考圖10來解釋本發明之第四實施例之數位/類 比轉換器400之結構。 在圖10所示之本發明之第四實施例之數位/類比轉換器 400中,經由彩色資料輸入端而輸入之4位元資料係輸入至 資料暫存器423之D[0 : 3]端,資料暫存器423之〇UT[0 ·· 3]端所輸出之信號係輸入至解碼器422之D[0: 3]端。此外, 解碼器422之SELECT[0 : 14]端所輸出之解碼信號係輸入 26 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) ·=·β 經濟部中央標準局貝工消費合作社印製 3402PIF.DOC/002 A7 經濟部中央標準局貝工消費合作衽印聚 B7 ___ 五、發明説明(对) 至解碼信號暫存器425a之D[0 : 14]端與位元加法電路424 之輸入端,解碼信號暫存器425a之OUT[0 : 14]端所輸出 之信號係輸入至解碼信號暫存器425b之D[0 : 14]端與位元 加法電路424之輸入端,解碼信號暫存器42%之OUT[0 : 14]端所輸出之信號係輸入至解碼信號暫存器425c之D[0 : 14]端與位元加法電路424之輸入端,解碼信號暫存器425c 之OUT[0 : 14]端所輸出之信號係輸入至第一選擇電路426 之D[0 : 14]端與位元加法電路424之輸入端。 此外’位元加法電路424之輸出信號係輸入至第二選擇 電路427之D[〇 : 14]端。第一選擇電路426之SELECT[0 : 14]端所輸出之信號之輸入至電流轉換電路421之 SELECT[0 ·· 14]端,第二選擇電路 427 之 ACTIVE[0 : 14] 端所輸出之信號係輸入至電流轉換電路421之ACTIVE[0 : 14]端’電流轉換電路421之AN_OUT端所輸出之信號係構 成數位/類比轉換器400之輸出信號。 甚至’ CLK輸入端所輸出之時脈脈衝係經由CLK輸入 端而分別輸入至資料暫存器423,解碼器422,解碼信號暫 存器425a’解碼信號暫存器425b與解碼信號暫存器425c, 第一選擇電路426以及第二選擇電路427。 其次’參考圖U之時序圖,其解釋第四實施例中之數 位/類比轉換器400之操作。要注意的是,因爲在彩色資料 經由彩色資料輸入端輸入後,到SELECT信號從解碼器422 輸出時所執行之操作係相同於本發明之第三實施例之數位/ 類比轉換器300所執行之操作,其已參考圖9而解釋於前, ___ 27 本ϋ尺度適用中國國家標準(CNS ) A4規格(210X297公兹) '— --- (請先聞讀背面之注意事項再填寫本頁) '参' 、ν'° Λ7 B7 3402PIF.DOC/002 五、發明説明(4) 故在此省略。 如圖1〗所示,當信號“OOOOh”在CLK上升時從解碼器 422之SELECT[〇 : 14]端輸出時,解碼信號暫存器425a將 解碼器422從SELECT[0: 14]端所輸出之信號“OOOOh”保 持’以及在下次CLK上升處,將其輸出至解碼信號暫存器 425b與位元加法電路424。此外,下個信號,也就是信號 “OOOlh”係從解碼器422輸出。 同樣地,解碼信號暫存器425a將解碼器422從 SELECT[0 : 14]端所輸出之信號“〇〇〇ih”保持,以及在下次 CLK上升處,將其輸出至解碼信號暫存器425b與位元加法 電路424。同時,解碼信號暫存器425b在下次CLK上升前, 將解碼信號暫存器425a所輸出之信號“〇〇〇〇h”保持,以及 將其輸出至解碼信號暫存器425c與位元加法電路424,而 下個信號,也就是信號“〇〇〇3h”係從解碼器422輸出。 接著’再度地,在下次CLK上升處,解碼信號暫存器 425a將信號“〇〇〇3h”輸出至解碼信號暫存器425b與位元加 法電路424,解碼信號暫存器425b將信號“OOOlh”輸出至解 碼信號暫存器425c與位元加法電路424,解碼信號暫存器 425c將信號“OOOOh”輸出至第一選擇電路426與位元加法電 路424,下個信號,也就是“OOOFh”係從解碼器輸出。 經由此操作,解碼器422,與解碼信號暫存器425a, 425b,以及425c之輸出信號係輸入至位元加法電路424, 位元加法電路424接著將包括此四個信號中之共同位元進 行OR邏輯之信號(“〇〇〇Fh”)輸出至第二選擇電路427。 28 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 、-° 經濟部中央標隼局貝工消費合作社印製 3402PIF.DOC/002 3402PIF.DOC/002 經濟部中央標準局員工消費合作社印聚 B7 五、發明祝明(d) 其次,第一選擇電路426保持解碼信號暫存器425c所 輸出之信號“OOOOh”,以及在下個CLK上升處,將選擇電流 轉換電路421中之電流輸出電路COC之SELECT信號從第 一選擇電路426之SELECT[0 : 14]端輸出至電流轉換電路 421之SELECT[0 : 14]端。與這同時,第二選擇電路427 將位元加法電路424所輸出之信號“OOOFh”保持,以及將控 制電流輸出電路COC中之電流源之操作態之ACTIVE信號 從第二選擇電路427之ACTIVE[0 : 14]端輸出至電流轉換 電路 421 之 ACTIVE[0 : 14]端。 因爲資料“OOOOh”係經由此操作而輸入至電流轉換電路 421之SELECT[0 : 14]端,將沒有任何一個電流轉換電路 421中之電流輸出電路COC被選擇,因而將數位/類比轉換 器400之類比輸出端所輸出之電流電位設爲〇。此外,因爲 資料“OOOFh”係在此時輸入至電流轉換電路421之 ACTIVE[0: 14]端,電流輸出電路COC[l]至[4]進入操作態。 要注意的是,因爲熟知此技者可藉由參考上述描敘來推出 圖U中之後續操作,其詳細解釋將在此省略。 現在,對當彩色資料“1111”輸入時之操作,相關於彩色 資料“11U”之信號“7FFFh”係從解碼器422之SELECT[0 : I4]端輸出,藉由將信號“7FFFh”從第一選擇電路426輸出 來選擇電流轉換電路421之所有電流輸出電路C0C,因 此,數位/類比轉換器400之類比輸出端所輸出之電流電位 經由上述過程而設爲I5。然而,因爲在此實施例中,信號 IFFFh”從第二選擇電路427輸出之時間係以三個時脈脈衝 29 本紙張尺度適用中國國家系準(CNS ) A4規格(2丨OX297公釐) '" -— (請先閱讀背面之注意事項再填寫本頁) 、νβ Λ7 B7 3402PIF.DOC/002 五、發明説明(Μ) 早於信號“7FFFh”從第一選擇電路426輸出之時間,以將電 流轉換電路421之所有電流輸出電路COC設爲操作態,可 得到穩定之輸出電流。 如上述般,在本發明之第四實施例之數位/類比轉換器 400中,其具有爲複數級之解碼信號暫存器425(425a至 425c),當將電流輸出電路COC從終止態轉換至操作態時, 可輕易地確認輸出電流變穩定所需之時間。此外,當數位/ 類比轉換器之操作頻率變得更高時,藉由增加解碼信號暫 存器之數量而不改變電流轉換電路421之結構,可確認電 流輸出電路COC之輸出電流變穩定所需之時間。因此,可 避免增加功率消耗,而不將數位/類比轉換器400之特徵降 級,而能提供多用途之數位/類比轉換器。此外,此實施例 中之數位/類比轉換器400係特別有效於連續之相同彩色資 料之例子中,如包括文字準備與表計算之以文字爲基礎之 應用軟體中,其中相同彩色中之圖素彼此相鄰之機率係很 高。 (第五實施例) 其次,參考圖12與I3,其詳細描敘本發明之第五實施 例之數位/類比轉換器500。 在第三與第四實施例之數位/類比轉換器300與400中, 係包括將解碼器322與422所輸出之解碼信號保持之解碼 信號暫存器325與425,將解碼器322與422以及解碼信號 暫存器325與425之輸出信號中共同位元相加之位元加法 電路324與424,選擇從其輸出端將電流輸出之電流轉換電 30 (請先閱讀背面之注意事項再填寫本頁) 、-0 經濟部中央標準局工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公簸) 3402PIF.DOC/002 Λ7 B7 五、發明説明(必) 路321與421中之電流輸出電路C〇c之第一選擇電路326 與426,以及控制電流轉換電路321與421中之電流輸出電 路COC之操作/終止態之第二選擇電路327與427。當電流 轉換電路321與421中之電流輸出電路COC之數量隨著數 位/類比轉換器之解析度增加而增加時,解碼器322與422 中之位元數量也隨著電流輸出電路COC之數量增加而增 加。當數位/類比轉換器之解析度增加時,解碼器322與422 之位元數量所增加之程度將超過輸入彩色資料之位元數量 所增加之程度。因此,解碼信號暫存器325與425,位元加 法電路324與424,解碼信號暫存器325與425,第一選擇 電路326與426以及第二選擇電路327與427之電路規模 將變大。 所以’在本發明之第五實施例之數位/類比轉換器500 中’兩個解碼器,也就是第一解碼器522與第二解碼器 528 ’非在在符合一個解碼器所輸出之解碼信號下將 SELECT信號與ACTIVE信號輸入至電流轉換電路,而是在 符合輸入彩色資料下,SELECT信號由第一解碼器522輸 出’而ACTIVE信號由第二解碼器528輸出。 圖12係描敘第五實施例之數位/類比轉換器500之電路 結構圖。底將描解釋圖12中之數位/類比轉換器500,其爲 4位元解析度之數位/類比轉換器,如同本發明之第三與第 四實施例之數位/類比轉換器300與400般。 如圖12所示,4位元彩色資料係從彩色資料輸入端輸入 至資料暫存器523之D[0: 3]端與資料選擇電路529之B[0 : ___ 31 本紙張尺度適用中國國家操準(CNS ) A4規格(210x 297公楚) (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標準局貝工消费合作社印聚 3402PIF.DOC/002 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(a) 3]端。此外’從資料暫存器523之OUT[0 : 3]端所輸出之信 號係輸入至第一解碼器522之Α[0 : 3】端與資料選擇電路 529之Α[0 : 3]端。資料選擇電路529之Υ[〇 : 3]端所輸出 之信號係輸入至第二解碼器528之D[0 : 3]端。 甚至’第一解碼器522之SELECT[0 : 14]端所輸出之解 碼信號係輸入至電流轉換電路521之SELECT[0 : 14]端, 而第二解碼器528之ACTIVE[0 : 14]端所輸出之解碼信號 係輸入至電流轉換電路521之ACTIVE[0 : 14]端,以及電 流轉換電路521之AN_OUT端之輸出信號構成數位/類比轉 換器500之輸出信號。 在本發明之第五實施例之數位/類比轉換器500中,電流 源之操作/終止態之控制係根據第二解碼器528所輸出之 ACTIVE信號,不同於本發明之第三與第四實施例之數位/ 類比轉換器300與400,如果電流源係處於操作態,從此電 流源輸出之電流之目的係符合於第一解碼器522輸出之 SELECT信號而轉換。此外,時脈脈衝係經由CLK輸入端 而輸入至資料暫存器523,第一解碼器522與第二解碼器 528 ° 在此架構中,資料暫存器523之輸入彩色資料與輸出信 號係輸入至資料選擇電路529,資料選擇電路5M將此兩信 號之大小相比,以及輸出關於較高階信號之資料。藉此, 可產生相符於資料暫存器523之輸出信號之較高階資料與 下--個彩色資料(彩色資料經由輸入端而輸入)之資料’該資 料係僅將第一解碼器5〗2所選擇之電流輸出電路COC中之 32 本紙張尺度適用中國國家榡準(CNS ) A4規格(2丨〇'乂297公釐) ---------.丄衣— (請先閱讀背面之注意事項再填寫本頁) 訂 3402PIF.DOC/002 Λ7 B7 經濟部中央標準局員工消費合作社印聚 五、發明説明(今d) 電流源設成操作態。如上述般’在合資料選擇電路529之 輸出信號下,第二解碼器528控制電流轉換電路521中之 電流輸出電路COC之電流源之操作/終止態。要注意的是’ 在圖13中,其顯示資料選擇電路529之電路圖示’其真値 表係顯示於圖14中。此外’第一解碼器522與第二解碼器 528可由相同電路構成。 其次,參考圖15之時序圖’其解釋本發明之第五實施 例之數位/類比轉換器500之操作。 如圖15所示,當彩色資料“〇〇〇〇”經由彩色資料輸入端 而輸入時,資料暫存器523將彩色資料“0000”保持,以及 在下次CLK上升處將其輸出至第一解碼器522與資料選擇 電路529。此外,當下個彩色資料“〇1〇〇”經由彩色資料輸入 端而輸入時,資料選擇電路529將資料暫存器523之輸出 信號與所輸入之彩色資料之大小相比較,以及將較高階資 料“0100”輸出至第二解碼器528。 而在下次CLK上升處,第一解碼器522將選擇電流轉換 電路521中之電流輸出電路COC之SELECT信號輸出至電 流轉換電路521,如果資料暫存器523之輸出信號係 “0000”,從第一解碼器522之SELECT[0 : 14]端輸出至電 流轉換電路521之SELECT[0 : 14]端之信號係“OOOOh”。在 這同時,第二解碼器528將控制電流輸出電路COC中之電 流源之ACTIVE信號輸出至電流轉換電路521,且如果資料 選擇電路529之輸出信號係“〇1〇〇”,從第二解碼器528之 ACTIVE[0 : 14]端輸出至電流轉換電路521之ACTIVE[0 : 33 (請先閱讀背面之注意事項再填寫本頁) 、-° 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公着) A7 A7 3402PIF.DOC/002 B7 五、發明説明(》| ) 14]端之信號係“OOOFh”。 所以,因爲資料“OOOOh”係輸入至電流轉換電路521之 SELECT[0 : 14]端,將沒有一個電流轉換電路521中之電流 輸出電路COC被選擇,因而將數位/類比轉換器500之類比 輸出端所輸出之電流電位設爲〇。此外,因爲資料“OOOFh” 係輸入至電流轉換電路521之ACTIVE[0 : 14]端,電流輸 出電路COC[l]至[4]係進入操作態。甚至,在相似於上述操 作之過程中,當資料暫存器523之輸出信號係“0100”,且 經由彩色資料輸入端而輸入之彩色資料係設成“〇〇1〇”,資 料選擇電路529之輸出信號係“0100”,第一解碼器522之 輸出信號與第二解碼器528在下個CLK上升處所輸出之信 號係設成“〇〇〇Fh”與“000Fh”,因而選擇電流輸出電路 COC[l]至[4],以將數位/類比轉換器500之類比輸出端所輸 出之電流電位設爲4,而電流輸出電路C〇C[1]至[4]係處操 作態。 相同地,當資料暫存器523之輸出信號係“0010”,且經 由彩色資料輸入端而輸入之彩色資料係設成“1〇〇〇”,資料 選擇電路529之輸出信號係“1〇〇〇”,第一解碼器522之輸 出信號與第二解碼器528在下個CLK上升處所輸出之信號 係設成“〇〇〇3h”與“OOFFh”,因而選擇兩個電流輸出電路 COC,也就是電流輸出電路COC[l]與[2],以將數位/類比 轉換器500之類比輸出端所輸出之電流電位設爲2,而電流 輸出電路COC[l]至[8]係處操作態。因熟知此技者可參考圖 15而推出後續操作,其詳細描敘在此省略。 34 本紙張尺度適用中國國家榡準(CNS) A4規格d〇x297公釐) " I ^^^^1 ————— —^ϋ· ^^^^1 一,.' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局貝工消費合作社印製 經濟部中央標準局貝工消费合作社印家 Λ7 3402PIF.DOC/002 β? 五、發明説明(多ι) 現在,考慮彩色資料設成“ιπι”之情況。當輸入彩色資 料“1111”時,關於彩色資料“1111”之信號“7FFFh”係依上述 過程而從第一解碼器522之SELECT[0 : 14]端輸出,數位/ 類比轉換器500之類比輸出端所輸出之電流電位設爲15。 在此情況中,信號“7FFFh”從第二解碼器528輸出之時間係 以一個時脈脈衝早於信號“7FFFh”從第一解碼器522輸出之 時間,電流轉換電路521中之所有電流輸出電路COC係設 成操作態。 如上述般,在本發明之第五實施例之數位/類比轉換器 500中包括:資料選擇電路529,其將輸入彩色資料與資料 暫存器523之輸出信號之大小相比較,以及輸出較高階之 信號;以及第二解碼器528,其控制電流轉換電路521中之 電流輸出電路COC之操作/終止態,即使當符合於輸入彩色 資料下,第一解碼器522所選擇之電流輸出電路COC係處 終止態,在符合於輸入彩色資料下,其被第二解碼器528 轉換至操作態之時間係以一個時脈脈衝早於第一解碼器 522對電流輸出電路COC之真正選擇之時間,因而確保在 電流輸出電路COC之輸出電流變穩定之前有足夠時間經 過。此外,因爲未被第二解碼器528選擇之電流輸出電路 COC係處終止態,在不將數位/類比轉換器之特徵降級下可 減少功率之消耗,如本發明之第三實施例之數位/類比轉換 器300般。 甚至,在本發明之第五實施例之數位/類比轉換器500 中’當數位/類比轉換器之解析度增加時,本發明之第三實 ) A4^ ( 210X297^^ ) : (請先閱讀背面之注意事項再填寫本頁) % .π 3402PIF.DOC/002 ΑΊ Β7____ 五、發明説明($ ) (請先閲讀背面之注意事項再填寫本頁) 施例之數位/類比轉換器中之解碼信號暫存器325,位元加 法電路324,第一選擇電路326與第二選擇電路327之電路 尺寸變得較大,因爲第—解碼器522所輸出之解碼信號中 之位元數之增加程度係高於輸入彩色資料之位元數之增加 程度,只需稍做改變便能使得資料選擇電路529與第二解 碼器528能達成在相同於數位/類比轉換器500之解析度之 位元數下執行操作,因而在相比於本發明之第三實施例之 數位/類比轉換器300下,可限制電路尺寸之增加。 (第六實施例) 其次,參考圖16與17,其描敘本發明之第六實施例之 數位/類比轉換器之結構與操作。 經濟部中央標準局員工消費合作社印裝 在本發明之第五實施例之數位/類比轉換器500中,當在 符合輸入彩色資料之情況下,將被第一解碼器522所選擇 之電流輸出電路COC中之電流源係處終止態時,電流源係 由第二解碼器528設成操作態,在第一解碼器522真正選 擇之前,可有約一個時脈脈衝之時期經過,如本發明之第 三實施例之數位/類比轉換器300般。因此,當數位/類比轉 換器變得更快時,將電流源從終止態轉換至操作態時,對 輸出電流要穩定而言,一個時脈脈衝之時期可能不夠。 在本發明之第六實施例之數位/類比轉換器中,其包 括爲複數級之資料暫存器623,以及從各個資料暫存器之輸 出信號中選出最高階資料之資料選擇電路629,只有將被第 一解碼器622所選擇之電流輸出電路COC之電流源在符合 最高階資料下由第二解碼器628設爲操作態,在電流源被 36 本紙張尺度適用中國國家標準(CNS ) Λ4ίϊ格(210父297公楚_) 3402PIF.DOC/Q02 Λ7 B:________一- 五、發明説明) 第二解碼器628設成操作態後,而第一解碼器622真正選 擇之前,將有複數時脈脈釋之時期經過。 圖16描繪本發明之第六實施例之數位/類比轉換器 之結構。如圖16所示,4位元彩色資料係經由彩色資料輸 入端而輸入至資料暫存器623a之D[0 : 3]端。 資料暫 存器623a之OUT[0 : 3]端所輸出之信號係輸入至資料暫存 器623b之D[0 : 3]端與資料選擇電路629a之B[〇 : 3]端。 資料暫存器623b之OUT[0 : 3]端所輸出之信號係輸入至資 料暫存器623c之D[0 : 3]端與資料選擇電路629a之A[〇 : 3]端。資料暫存器623c之〇UT[0 : 3]端所輸出之信號係輸 入至資料暫存器623d之D[0: 3]端與資料選擇電路629b之 B[〇 : 3]端。資料暫存器623d之OUT[0 : 3]端所輸出之信號 係輸入至第一解碼器622之D[0:3]端與資料選擇電路629b 之 A[0 : 3]端。 甚至,資料選擇電路629a之Y[0 : 3]端所輸出之信號係 輸入至資料選擇電路629c之Β[0: 3]端,資料選擇電路629b 之Y[〇 : 3]端所輸出之信號係輸入至資料選擇電路629c之 A[0 : 3]端,以及資料選擇電路629c之Y[0 : 3]端所輸出之 信號係輸入至第二解碼器628之D[0 : 3]端。 第一解碼器622之SELECT[0 : 14]端所輸出之信號係輸 入至電流轉換電路6U之SELECT[0 : 14]端,第二解碼器 628之ACTIVE[0: 14]端所輸出之信號係輸入至電流轉換電 路621之ACTIVE[0 : 14]端,以及電流轉換電路621之 AN_OUT端所輸出之信號構成數位/類比轉換器6〇〇之輸出 _ 37 本紙張尺度賴巾關家標準(CNS ) A4規格(21GX297公釐)~ ---------瓜-- (請先閱讀背面之注意事項再填寫本頁)
,1T 經濟部中央標準局貝工消費合作社印製 3402PIF.DOC/002 3402PIF.DOC/002 經濟部中央標準局貝工消费合作社印製 B7 五、發明説明(多;) 信號。此外,時脈脈衝係經由CLK輸入端而輸入至資料暫 存器623a,資料暫存器623b,資料暫存器623c與資料暫 存器62;3d,第一解碼器622以及第二解碼器628。 其次,參考圖Π之時序圖,其解釋本發明之第六實施 例之數位/類比轉換器600之操作。 如圖Π所示,當彩色資料“0000”經由彩色資料輸入端 而輸入時,資料暫存器623a將彩色資料“0000”保持,以及 在下次CLK上升處將其輸出至資料暫存器623b與資料選 擇電路629a。同樣地,當下個彩色資料“〇1〇〇”經由彩色資 料輸入端而輸入時,資料暫存器623a將彩色資料“0100”保 持’以及在下次CLK上升處將其輸出至資料暫存器623b 與資料選擇電路629a,而在這同時,資料暫存器623b將彩 色資料“0000”保持,以及在CLK上升之前將其輸出至資料 暫存器623c與資料選擇電路629a。
依此方法,當彩色資料“0010”輸入時,資料暫存器623a 將信號“0010”輸出至資料暫存器623b與資料選擇電路 629a’資料暫存器623b將信號“〇1〇〇”輸出至資料暫存器 62k與資料選擇電路629a,資料暫存器623c在下個CLK 上升處將信號“0000”輸出至資料暫存器623d與資料選擇電 路 629b 。 同樣地,當下個彩色資料“1000”輸入時,資料暫存器 623a將信號“1 〇〇〇”輸出至資料暫存器623b與資料選擇電路 629a’資料暫存器62;3b將信號“〇〇1〇”輸出至資料暫存器 623c與資料選擇電路629a,資料暫存器623c將信號“〇1〇〇” __ 38 本紙張尺度朝巾關準(CNS ) Μ規格(21Gx 297公麓) " (請先閱讀背面之注意Ϋ項再填寫本買) -* A7 A7 3402PIF.DOC/002 B7 五、發明説明(外) 輸出至資料暫存器623d與資料選擇電路629b,資料暫存器 623d在下個CLK上升處將信號“0000”輸出至第一解碼器 622與資料選擇電路629b。 在此情況下,資料暫存器623a之輸出信號“1000”與資料 暫存器623b之輸出信號“0010”係輸入至資料選擇電路 629a,使得此兩個信號中之較高階信號“1000”係輸出至資 料選擇電路629c,而資料暫存器623c之輸出信號“0100” 與資料暫存器623d之輸出信號“0000”係輸入至資料選擇電 路629b,使得此兩個信號中之較高階信號“0100”係輸出至 資料選擇電路629c。 因此,資料選擇電路629a之輸出信號“1000”與資料選擇 電路629b之輸出信號“0100”係輸入至資料選擇電路629c, 資料選擇電路629c接著將此兩個信號中之較高階信號 “1000”輸出至第二解碼器628。在下次CLK上升處,第一 解碼器622將選擇電流轉換電路621中之電流輸出電路 COC之SELECT信號輸出至電流轉換電路621,且如果資 料暫存器623d之輸出信號係“0000”,從第一解碼器622之 SELECT[0 : 14]端輸出至電流轉換電路621之SELECT[0 : 14]端之信號將會是“〇〇〇〇h”。 在這同時,第二解碼器628將控制電流輸出電路COC 中之電流源之操作態之ACTIVE信號輸出至電流輸出電路 COC,且如果資料選擇電路629c之輸出信號係“1000”,從 第二解碼器628之ACTIVE[0 : 14]端輸出至電流轉換電路 621之ACTIVE[0 : 14]端之信號將會是“OOFFh”。 39 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ^裝 訂 紫 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印黎 3402PIF.DOC/002 A7 3402PIF.DOC/002 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明(^) ) ~' 經由此過程,資料“〇〇0h”係輸入至電流轉換電路621之 SELECT[0 : 14]端,而沒有一個電流轉換電路621之電流輸 出電路COC被選擇,將數位/類比轉換器600之類比輸出端 所輸出之電流電流設成〇。 此外,因爲資料“OOFFh”係輸入至電流轉換電路621之 ACTIVE[0 : 14]端,電流輸出電路c〇c[1]至[8]係進入操作 態。當彩色資料“0001“經由彩色資料輸入端而輸入,來依 照上述過程分別將資料暫存器623a,623b,623c與623d 之輸出信號設成”0001“,”1〇〇〇“,,,〇〇1〇“與,,〇10〇“,資料選 擇電路629c之輸出信號將設成” 1〇〇〇“,而在下次cLK上升 處,第一解碼器622與第二解碼器628之輸出信號將分別 設成’’OOOFh“與’’OOFFh“,以選擇電流輸出電路c〇C[l]至 [4] ’因而將類比輸出端所輸出之電流電位設成4,而電流 輸出電路COC[l]至[8]係處操作態。要注意的是,因爲藉由 參考圖1? ’習知此技者可輕易地推出後續步驟,其詳細解 釋在此省略。 現在’考慮彩色資料設成“mi”之情況。當輸入彩色資 料“uii”時,關於彩色資料“nil”之信號“7FFFh”係依上述 過程而從第一解碼器622之SELECT[0 : 14]端輸出,數位/ 類比轉換器600之類比輸出端所輸出之電流電位設爲15。 在此情況中,信號“7FFFh”從第二解碼器628輸出之時間係 以一個時脈脈衝早於信號“7FFFh”從第一解碼器622輸出之 時間,電流轉換電路621中之所有電流輸出電路COC係設 成操作態。 40 本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) I裝— — 訂 嫁* (請先閱讀背面之注意事項再填寫本頁) 3402PIF.DOC/002 Λ7 經滴部中央標準局員工消費合作社印製 B7 * * * "' ~~ 五、發明説明(穷) 如上述般,在本發明之第六實施例之數位/類比轉換器 6〇〇中包括:爲複數級之資料暫存器623,當將電流輸出電 路COC從終止態轉換至操作態時,可確保在電流輸出電路 COC之輸出電流變穩定時所需之時間,如本發明之第四實 施例之數位/類比轉換器400般。此外,當數位/類比轉換器 之操作頻率變得更高時,藉由增加資料暫存器623之數量 可確保在電流輸出電路COC之輸出電流變穩定時所需之# 間而無需改變電流轉換電路621之結構。因此,可避免功 率消耗之增加,且不會將數位/類比轉換器之特徵降級,而 能提供多用途之數位/類比轉換器。 甚至,在本發明之第六實施例之數位/類比轉換器6〇〇 中,相較於本發明之第四實施例之數位/類比轉換器400 , 開始輸入彩色資料與結束輸出類比信號之周期期間可獲得 減少,如本發明之第五實施例之5 00般。 甚至,當數位/類比轉換器之解析度增加時,解碼信號暫 存器425a,42处與425c,位元加法電路424,第一選擇電 路426以及第二選擇電路427之電路大小需要增加,因爲 第一解碼器622所輸出之解碼信號中之位元數增加之程度 大於輸入彩色資料之位元數所增加之程度,如上述解釋 般,在本發明之第四實施例之數位/類比轉換器400中。相 反地,只需稍做改變便能使得資料選擇電路629與第二解 碼器628能達成在相同於數位/類比轉換器600之解析度之 位元數下執行操作,因而在相比於本發明之第四實施例之 數位/類比轉換器400下,可限制電路尺寸之增加,如本發 41 (請先聞讀背面之注意事項再填寫本頁} % -s 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 3402PIF.DOC/002 Λ7 ____B?
五、發明説明(fP 明之第五實施例之數位/類比轉換器500般。 (第七實施例) m ji —^1 - II —^― - - - I.*良 I ......- - .^ϋ I 1^1 XV 、1' (請先閲讀背面之注意事項再填寫本頁) 其次,參考圖18至20,其詳細解釋本發明之第七實施 例之數位/類比轉換器700之結構與操作。 當圖6所示之電流轉換電路中之電流輸出電路c〇C在 本發明之第三,第四,第五與第六實施例之數位/類比轉換 器300 ’ 400,500與600中,全部顯示相同之値時,電流 轉換電路可能包括由2n(n=0,1 ’ 2,…)所加重之電流輸出 電路LCOC,如圖18所示般。圖18顯示在4位元解析度之 數位/類比轉換器中使用電流輸出電路LCOC之加重電流轉 換電路740之電路圖,而圖19顯示使用加重電流轉換電路 740之數位/類比轉換器700之電路圖。 經濟部中央標率局員工消費合作社印製 在圖18中,加重電流轉換電路740係包括由1級 LSB(level 1 LSB),2 級 LSB,4 級 LSB 與 8 級 LSB 所加重 之四個電流輸出電路LCOC,在8級LSB電流輸出電路 LCOC中之電流源之輸出電流之終點係由SELECT[3]信號 所轉換,而在4級LSB電流輸出電路LCOC中之電流源之 輸出電流之終點係由SELECT[2]信號所轉換,在2級LSB 電流輸出電路LCOC中之電流源之輸出電流之終點係由 SELECT[1]信號所轉換,在1級LSB電流輸出電路LCOC 中之電流源之輸出電流之終點係由SELECT[0]信號所轉 換。 此外,8級LSB電流輸出電路LCOC中之電流源之操作 /終止態係由ACTIVE[3]信號所控制,4級LSB電流輸出電 42 本紙張尺度適用中國國家標準(CMS ) A4規格(2丨0X297公釐) 3402PIF.DOC/002 Λ7 B7 經濟部中央榡準局員工消費合作社印簟 五、發明説明(午力 路LCOC中之電流源之操作/終止態係由ACTIVE[2]信號所 控制,2級LSB電流輸出電路LCOC中之電流源之操作/終 止態係由ACTIVEH]信號所控制,1級LSB電流輸出電路 LCOC中之電流源之操作/終止態係由ACTIVE[0]信號所控 制。 因爲各電流輸出電路COC所輸出之電流電位之決定係 由電流輸出電路COC中之電流源30之電晶體,藉由改變 電流源30之電晶體之尺寸’電流可設定在丨級LSB,2級 LSB,4 級 LSB 與 8 級 LSB。 此外,如圖19所示,在包括加重電流轉換電路74〇之 數位/類比轉換器700中’ 4位元彩色資料係經由彩色資料 輸入端而輸入至資料暫存器723之D[0: 3]端與位元加法電 路724之輸入端。資料暫存器723之〇UT[0 : 3]端之輸出 信號係輸入至第一選擇電路726之D[0: 3]端與位元加法電 路724之另一輸入端。位元加法電路724之輸出信號係輸 入至第二選擇電路727之D[0 : 3]端。 接著,第一選擇電路726之SELECT[0 : 3]端之輸出信 號係輸入至加重電流轉換電路740之SELECT[0 : 3]端,第 二選擇電路727之ACTIVE[0 : 3]端之輸出信號係輸入至加 重電流轉換電路740之ACTIVE[0 : 3]端,加重電流轉換電 路740之AN_OUT端之輸出信號構成數位/類比轉換器700 之輸出信號。甚至,時脈脈衝係經由CLK輸入端而輸入至 資料暫存器723,第一選擇電路726與第二選擇電路727。 要注意的是,第-選擇電路726與第二選擇電路727可包 43 (請先閱讀背面之注意事項再填寫本頁) 、vs 尽紙張尺度適用中國國豕標準(CNS ) A4規格(210X297公釐) A7 3402PIF.DOC/002 B7 五、發明説明() 括暫存器,其電路結構相同於資料暫存器723。 其次,參考圖20之時序圖,其解釋本發明之第七實施 例之數位/類比轉換器700之操作。 如圖20所示,當彩色資料“0000”經由彩色資料輸入端 而輸入時,資料暫存器723保持彩色資料“0000”,以及在 下個CLK上升處將之輸出至第一選擇電路726與位元加法 電路724。接著,當下個彩色資料“0001”經由輸入端而輸入 時,位元加法電路724輸入此輸入彩色資料與資料暫存器 723之輸出信號,以及將包括此兩信號之共同位元之〇Rg 算結果之信號(“0001”)輸出至第二選擇電路727。 在下個CLK上升處,第一選擇電路726保持資料暫存器 723之輸出信號“0000”,以及將選擇加重電流轉換電路74〇 中之電流輸出電路LCOC之SELECT信號從第一選擇電路 726之SELECT[0: 3]端輸出至加重電流轉換電路74〇 $ SELECT[0 : 3]端,而第二選擇電路727保持位元加法電路 724之輸出信號“0001”,以及將控制電流輸出電路Lc〇c中 之電流源之ACTIVE信號從第一選擇電路726 & ACTIVE[0 : 3]端輸出至加重電流轉換電路74() & ACTIVE[0 : 3]端。 所以,因爲資料“〇〇〇〇”係輸入至加重電流轉換電路?4〇 之SELECT[0 : 3]端,圖18所示之加重電流轉換電路74〇 中之電流輸出電路LCOC將沒有一個被選擇,而將數位/類 比轉換器700之類比輸出端所輸出之電流電位設定舄 外,因爲資料“0001”係輸入至加重電流轉換電路74() $ 44 本紙張1度適用中國國家標準((^)八4規;^( 210/ 297公麓) ^---〜^__ ---I ---1 n I I n - n - n (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消費合作社印裝 B7 3402PIF.DOC/002 五、發明説明(fi) ACTIVE[0 ·· 3]端,1級LSB電流輸出電路LCOC係設成操 作態。 甚至,如圖20所示,在下個CLK上升處,資料“0001” 係輸入至加重電流轉換電路740之SELECT[0 : 3]端,導致 1級LSB電流輸出電路LCOC被選擇,將類比輸出端所輸 出之電流電位設成1。此外,因爲資料“〇記憶體11”係輸入 至加重電流轉換電路740之ACTIVE[0 : 3]端,1級LSB電 流輸出電路LCOC與2級LSB電流輸出電路LCOC將處操 作態。 接著,在下個CLK上升處,因爲資料“〇〇1〇”係輸入至加 重電流轉換電路740之SELECT[0 : 3]端,導致2級LSB電 流輸出電路LCOC被選擇,將類比輸出端所輸出之電流電 位設成2,且因爲資料“記憶體110”係輸入至加重電流轉換 電路740之ACTIVE[0: 3]端,2級LSB電流輸出電路LCOC 與4級LSB電流輸出電路LCOC係處操作態。因爲由參考 圖20,熟知此技者可推出後續過程,其詳細解釋將在此省 略。 現在’考慮輸入彩色資料“1111”時之情況。當彩色資料 “un”與信號“mi”依上述過程而從第一選擇電路726輸 出時,加重電流轉換電路740內之所有電流輸出電路LCOC 將被選擇’將數位/類比轉換器700之類比輸出端所輸出之 電流電位設成15,且因爲信號“1Π1”從第二選擇電路727 輸出之時間係以一個時脈脈衝早於信號“1 η丨”從第一選擇 電路726輸出之時間,在加重電流轉換電路74〇中之所有 45 本紙張尺度適用中ίΐ家標準(CNS > Α4· ( 210X297公釐) ^ifn mf Bn^ 1 n (^1 ^^^^1 一、 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 3402PIF.DOC/002 A7 B7 經濟部中央標準局貝工消費合作杜印製 五、發明説明(分) 電流輸出電路LCOC係以一個時脈脈衝之時間而預先設定 在操作態。 如上述般’在本發明之第七實施例之數位/類比轉換器 700中’功率消耗可減少而不會降低數位/類比轉換器之特 徵,如本發明之第三實施例之數位/類比轉換器300般。 此外,在本發明之第七實施例之數位/類比轉換器700 中’相比較於如本發明之第三實施例之數位/類比轉換器 3〇〇 ’彩色資料輸入開始與類比信號輸出之結束之周期可減 短’如本發明之第五實施例之數位/類比轉換器500般。 甚至,因爲構成本發明之第七實施例之數位/類比轉換器 7〇〇之電路係比構成本發明之第三至第六實施例之數位/類 比轉換器300,400,500與600之電路簡單,其將功率消 耗降低之效率係較大,同時,數位/類比轉換器在晶片所佔 之面積也可減少。 (第八實施例) 其次,將參考圖21與22來解釋本發明之第八實施例之 數位/類比轉換器800。 在本發明之第七實施例之數位/類比轉換器700中,當在 符合輸入彩色資料下,將被第一選擇電路726選擇之電流 輸出電路LCOC之電流源係處終止態時,在電流源被第二 選擇電路727設在操作態後,與電流源真正被第一選擇電 路726選擇之前,將有等於一個時脈脈衝之時期經過。然 而,當數位/類比轉換器之操作速度變得更高時,即使電流 源已從終止態變爲操作態,等於一個時脈脈衝之時期對輸 46 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、-β Μ 3402PIF.DOC/002 3402PIF.DOC/002 經濟部中央標準局員工消費合作社印聚 B7 五、發明説明(砰) 出電流要變穩定而言可能還不夠。 爲減少此問題’本發明之第八實施例之數位/類比轉換器 800係包括複數級資料暫存器823(823a,823b,823c與 823d),以及將各解碼信號暫存器所輸出之信號輸入至位元 加法電路824,位元加法電路824係將這些輸出信號中之共 同位元相加,使得在符合輸出信號下,只有第一選擇電路 826所選擇之電流輸出電路COC中之電流源係設成操作 態。此外,在電流源被第二選擇電路827設在操作態後, 與電流源真正被第一選擇電路826選擇之前,將有關於複 數個時脈脈衝之時期經過。 其次,參考圖21,其描繪本發明之第八實施例之數位/ 類比轉換器800之結構。如圖21所示,當4位元彩色資料 從彩色資料輸入端輸入至資料暫存器823a之D[0:3]端時, 資料暫存器823a之〇UT[0 : 3]端所輸出之信號係輸入至資 料暫存器823b之D[0: 3]端與位元加法電路824之輸入端, 資料暫存器823b之OUT[0 : 3]端所輸出之信號係輸入至資 料暫存器823c之D[0: 3]端與位元加法電路824之輸入端, 資料暫存器823c之OUT[0 : 3]端所輸出之信號係輸入至資 料暫存器823d之D[0: 3]端與位元加法電路824之輸入端, 以及資料暫存器823d之OUT[0 ·· η端所輸出之信號係輸入 至第一選擇電路8〗6之D[0 ·· 3]端與位元加法電路824之輸 入端。 位元加法電路824之輸出信號係輸入至第二選擇電路 827之D[0 . 3]端。第一選擇電路826之SELECT[0 : 3]端 47 本^氏張尺度適用中國準(~CNS ) A4規格(210X297公釐y ^^1 _ I m m i nn - n^i--eJ (請先閱讀背面之注意事項再填寫本頁) Λ7 B7 3402PIF.DOC/002 五、發明説明(β) 所輸出之信號係輸入至加重電流轉換電路840之 SELECT[0 ·· 3]端,第二選擇電路 827 之 ACTIVE[0 : 3]端所 輸出之信號係輸入至加重電流轉換電路840之ACTIVE[0 : 3]端,以及加重電流轉換電路840之AN_OUT端之輸出信 號構成數位/類比轉換器800之輸出信號。此外,時脈脈衝 係經由CLK輸入端而輸入至資料暫存器823a,823b,823c 與823d,第一選擇電路826以及第二選擇電路827。 其次,參考圖22所示之時序圖,其詳細解釋本發明之 第八實施例之數位/類比轉換器800。 如圖22所示,當彩色資料“〇〇〇〇”經由彩色資料輸入端 而輸入時,資料暫存器823a保持彩色資料“0000”,以及在 下個CLK上升處將之輸出至資料暫存器823b與位元加法 電路824。 相同地,當下個彩色資料“0001”經由輸入端而輸入時, 資料暫存器823a保持彩色資料“0001”以將其輸出至資料暫 存器823b與位元加法電路824,在這同時,資料暫存器823b 在CLK上升之前,將資料暫存器823a所輸出之信號“〇〇〇〇” 保持’以及在下個CLK上升處將其輸出至資料暫存器823c 與位元加法電路824。 依此方法,當下個彩色資料“0010”輸入時,資料暫存器 823a將信號“001〇”輸出至資料暫存器823b與位元加法電路 824,資料暫存器823b將信號“〇〇〇1,,輸出至資料暫存器823c 與位元加法電路824,資料暫存器823c將信號“〇〇〇〇”輸出 至資料暫存器823d與位元加法電路824。 _ 48 本紙張尺度通辭_家縣(CNS ) A4規格(训❿?公絶 C請先閱讀背面之注意事項再填寫本页) -'5 經濟部中央標隼局員工消費合作社印掣 3402PIF.DOC/G02 A7 經濟部中央標準局員工消費合作社印製 _______B7 五、發明説明( 同樣地’當下個彩色資料“0100”輸入時,資料暫存器 823a將信號“0100”輸出至資料暫存器82%與位元加法電路 824,資料暫存器823b將信號“〇〇1〇”輸出至資料暫存器823c 與位元加法電路824,資料暫存器823c將信號“0001”輸出 至資料暫存器823d與位元加法電路824,資料暫存器823d 在下個CLK上升處將信號“〇〇〇〇”輸出至第一選擇電路 826。因此,資料暫存器823a,823b,823c與823d之輸出 信號係輸入至位元加法電路824,使得包括此四個信號中之 共同位元之OR結果之信號(“記憶體111”)係輸出至第二選 擇電路827。 接著,在下個CLK上升處,第一選擇電路826將資料暫 存器823d所輸出之信號“〇〇〇〇”保持,以及將選擇加重電流 轉換電路840中之電流輸出電路LCOC之SELECT信號從 第一選擇電路826之SELECT[0 : 3]端輸出至加重電流轉換 電路840之SELECT[0: 3]端,在這同時,第二選擇電路827 將位元加法電路824所輸出之信號“0111”保持,以及將控 制電流輸出電路LCOC中電流源之操作態之ACTIVE信號 從第二選擇電路827之ACTIVE[0 : 3]端輸出至加重電流轉 換電路840之ACTIVE[0 : 3]端。因此,因爲資料“0000”係 輸入至加重電流轉換電路以0之SELECT[0 ·· 3]端,圖18 所示之加重電流轉換電路840中之電流輸出電路COC將沒 有一個被選擇,因而將數位/類比轉換器之類比輸出端所輸 出之電流電位設爲0。 此外,因爲資料“〇1丨1”係輸入至加重電流轉換電路840 49 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 Λ7 B7 3402PIF.DOC/002 五、發明説明(Μ) 之ACTIVE[0 : 3]端,丨級[SB電流輸出電路LCOC,2級 LSB電流輸出電路LCOC與4級LSB電流輸出電路LCOC 係處操作態。接著,如圖22所示,在下個CLK上升處,1 級LSB電流輸出電路LC〇c係被選擇,因而將數位/類比轉 換器之類比輸出端所輸出之電流電位設爲1,且因爲資料 “0111”係輸入至加重電流轉換電路84〇之active[o: 3] 端,1級LSB電流輸出電路LCOC,2級LSB電流輸出電路 LCOC與4級LSB電流輸出電路LCOC係處操作態。 接著’資料“0010”係輸入至加重電流轉換電路840之 SELECT[0 : 3]端以選擇2級LSB電流輸出電路LCOC,數 位/類比轉換器之類比輸出端所輸出之電流電位設爲2,且 因爲資料“1Π1”係輸入至加重電流轉換電路840之 ACTIVE[0 : 3]端,所有電流輸出電路LCOC係處操作態。 因爲後續動作可由熟知此技者參考圖22而推導出,其詳細 描敘在此省略。 現在,考慮當輸入彩色資料“1111”時之情況。當彩色資 料設定成“1111”,信號“mi”依上述過程而從第一選擇電 路826輸出,加重電流轉換電路840內之所有電流輸出電 路LCOC係被選擇以將數位/類比轉換器之類比輸出端所輸 出之電流電位設爲15,且因爲信號“1111”從第二選擇電路 827所輸出之時間係以三個時脈脈衝早於信號“1111”從第 一選擇電路826輸出之時間,加重電流轉換電路840內之 所有電流輸出電路LCOC係預先以三個時脈脈衝之時間設 定在操作態。 50 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公茇) (請先閱讀背面之注意事項再填寫本頁j 裂· 經濟部中央標準局員工消費合作社印製 3402PIF.DOC/002 Λ7 _______一 五、發明説明(作) 如上述般,在本發明之第八實施例之數位/類比轉換器 800中’輸出電流變穩定所需之時期可獲得確保,如本發明 之第四實施例之數位/類比轉換器400般,即使當數位/類比 轉換器之操作頻率變得更高,只需增加資料暫存器823之 數量,而不用改變加重電流轉換電路840之結構。因此’ 功率消耗可減少而不會降低數位/類比轉換器之特徵’而能 提供多用途之數位/類比轉換器。 甚至,在本發明之第八實施例之數位/類比轉換器 中,相比較於本發明之第四實施例之數位/類比轉換器 400,彩色資料輸入開始與類比信號輸出之結束之周期可減 短,如本發明之第五實施例之數位/類比轉換器500般。 甚至,因爲構成本發明之第八實施例之數位/類比轉換器 800之電路係比構成本發明之第三至第六實施例之數位/類 比轉換器300,400,500與600之電路簡單,其將功率消 耗降低之效率係較大,同時,數位/類比轉換器在晶片所佔 之面積也可減少,如本發明之第七實施例之數位/類比轉換 器7〇〇般。 綜上所述,雖然本發明之數位/類比轉換器與彩色調色盤 記憶體已以較佳實施例揭露如上,然其以及非用以限定本 發明,任何熟習此技藝者,在不脫離本發明之精神和範圍 內,當可作各種之更動與潤飾,因此本發明之保護範圍當 視後附之申請專利範圍所界定者爲準。 比如,當本發明之第一實施例之彩色調色盤記憶體100 具有將記憶體101設定在失能態之CE端,圖23所示之彩 51 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) '~ n*n. tl^i In fuF*. nn 1^1 ml- K n —^ϋ \ I、n^i In ^^^1 m^i 麥 (請先閱讀背面之注意事項存填寫本買) 經濟部中央標準局員工消費合作社印裝 Λ f Β7 3402PIF.DOC/002 五、發明説明(φ|) 色調色盤記億體900可具有相似優點,而無需包括CE端。 在圖23所示之彩色調色盤記憶體900中,當D型鎖相 器905之輸出信號爲低電位時,時脈脈衝係停止輸入至記 憶體901,其結構係包括雙輸入AND閘906,將D型鎖相 器905之OUT端與CLK輸入端連接至雙輸入AND閘906 之輸入端,以及將記憶體901之CLK端連接至雙輸入AND 閘906之輸出端。因爲電路操作之其他觀點係相同於第一 實施例之彩色調色盤記憶體100,其詳細解釋在此省略。經 由此結構,本發明之彩色調色盤記憶體100可具有相似優 點而無需改變習知技術之記憶體Π之結構。 此外,本發明之第二實施例中之彩色調色盤記憶體2〇〇 可具有相似優點而無需在記憶體201內提供CE端,如圖 23所示之電路般。在此電路變動中,如圖23所示之彩色調 色盤記憶體900般,當D型鎖相器905之輸出信號爲低電 位時,時脈脈衝係停止輸入至記憶體,其結構係包括雙輸 入AND閘,將D型鎖相器之OUT端與CLK輸入端連接至 雙輸入AND閘之輸入端,以及將記憶體之CLK端連按至 雙輸入AND閘之輸出端。 當本發明之第三與第四實施例中之數位/類比轉換器 300與400中之位元加法電路與424係由使用OR閛所 構成’如圖5與圖7所示,如果彩色資料係負邏輯資料, 數位/類比轉換器300與400將由AND閘所構成。然而,_ 5與圖7所示之位元加法電路324與424之電路結構僅爲例 子’只要位元加法電路324與424可藉由將解碼器322與 52 本紙張尺度適用中@國家梯準(CNS) A4規格(21GX297公楚) I I n ^ I I I^ (請先閱讀背面之注意事項再填寫本萸) 經濟部中央標準局員工消費合作社印製 3402PIF.DOC/002 Λ7 B7 五、發明説明(P) 422,以及解碼丨目咸暫存益325(325a,325b與325(1)與餘r 一 、哪石馬 信號暫存器425(424,42%與425c)之輸出信號中之與陶 位元相加而產生具有相同位元長度之資料,在考慮到位$ 加法電路324與424之結構下,不需要對本發明之第ミ與 第四實施例之數位/類比轉換器300與400做限制。 、 同樣地,在考慮到位元加法電路724與824之結構下, 不需要對本發明之第七與第八實施例之數位/類比轉換器 700與800做限制。 此外,本發明之第五與第六實施例之數位/類比轉換器 500與600中所用之資料選擇電路529與629之電路圖係顯 示於圖Π後,只要資料選擇電路529與629具有比較輸入 資料之大小以及將較高階資料輸出之功能,對本發明之第 五與第六實施例之數位/類比轉換器500與600中所用之資 料選擇電路529與629之結構無需做限制。 而本發明之第六實施例之數位/類比轉換器600中之資 料選擇電路629之結構具有三個電路,各電路比較兩組資 料之大小而將較高階資料輸出,其將此四組資料中之最高 階資料輸出,相反地,可使用立刻比較四組資料以及將最 高階資料輸出之結構,如上述般,只要資料選擇電路629 具有從複數組資料中輸出最高階資料之功能,對本發明之 第六實施例之數位/類比轉換器600而言,無需限制比較資 料大小之方法。 甚至,在本發明之第六實施例之數位/類比轉換器600 ’ 最高階資料係從資料暫存器623a,623b,623c與623d之 53 ^------1T------Μ f請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印聚 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) 3402PIF.DOC/002 Λ7 _ _ 五、發明説明(夕丨) 輸出信號中選出,而被資料選擇電路629a,629b與629c 所選擇,相反地,也可使用將最高階資料從包括經由彩色 資料輸入端而輸入之彩色資料之資料信號中選擇出之結 構。 本發明之數位/類比轉換器中所用之電流輸出電路COC 之電路圖係顯示於圖8,只要電流輸出電路COC具有根據 ACTIVE信號而控制電流源30之操作之功能,以及根據 SELECT信號而轉換電流源30所輸出之電流之目的,對本 發明而言無需限制數位/類比轉換器中之所用之電流輸出電 路COC之結構。 此外,本發明之第三至第六實施例中之數位/類比轉換器 300,400,500與600中所用之電流轉換電路321,421, 521與621之電路圖係顯示於圖6,本發明之第七與第八實 施例中之數位/類比轉換器700與800中所用之加重電流轉 換電路740與840之電路圖係顯示於圖18,只要電流轉換 電路321,421,521與621,以及加重電流轉換電路740 與840具有將彩色資料轉換至所需電流値之功能,對本發 明之數位/類比轉換器而言無需限制電流轉換電路321, 421 ’ 521與621,以及加重電流轉換電路740與840之結 構。 甚至,在上述之本發明之各別實施例中之數位/類比轉換 器係爲4位元解析度之數位/類比轉換器,對本發明之數位/ 類比轉換器而言無需對解析度做限制。 甚至’對最近之圖形應用與影像應用之數位/類比轉換器 54 本&張尺度適用中國國家( CNS ) A4規格(2Η)χ 297公釐)—" 裝 I —訂" (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作衽印聚 經濟部中央標準局員工消費合作社印製 3402PiF.DOC/002 n ____B7_ 五、發明説明(^) 係具8位元或更多位元之高解析度數位/類比轉換器,高解 析度數位/類比轉換器之構成可使用下列方法。顧名思義, 可處理8位元輸入彩色資料之8位元解析度數位/類比轉換 器之構成可用本發明之第五實施例中之兩個數位/類比轉換 器500將彩色資料分成高階之4位元與低階之4位元,數 位/類比轉換器500係示於圖12中,高階位元所控制之數位 /類比轉換器之類比輸出端與低階位元所控制之數位/類比 轉換器之類比輸出端係彼此連接,低階位元所控制之數位/ 類比轉換器之電流轉換電路中具有15個輸出1級LSB電流 之電流輸出電路LCOC,而高階位元所控制之數位/類比轉 換器之電流轉換電路中具有15個輸出16級LSB電流之電 流輸出電路LCOC。甚至,相反地,圖19所示之本發明之 第七實施例之數位/類比轉換器700可使用低階位元所控制 之數位/類比轉換器,也可使用各種之其他合倂,這些當然 也在本發明之技術範圍內。 甚至,本發明之數位/類比轉換器係不受限於使用於圖形 應用中,其可使用於具有電流源之所有電流輸出型數位/類 比轉換器中。 如上所述,根據本發明,其提供一種低功率消耗型彩色 調色盤記憶體,其藉由當輸入相同位址時,將記憶體設定 在失能態,而經由預充電操作或相似操作而將功率消耗程 度減至最小。 此外’本發明提供一種能輸出穩定電路之低功率消耗型 數位/類比轉換器,當電流輸出電路不被選擇時,其將電流 _ 55 本紙1尺度1^用中11國家蘇^~( 〇奶> 八4規格(210\197公楚] (請先閱讀背面之注意事項再填寫本頁) 裝· A7 3402PIF.DOC/002 B7 五、發明説明(5}) 輸出電路終止,而當電流輸出電路經由電流輸出電路之操 作/終止態之有效控制而被選擇時,將電流輸出電路設定在 操作態。 甚至,本發明提供多用途之一種電流輸出型數位/類比轉 換器,其能支援較高操作頻率,以及在不增加電路大小情 況下,有效地將功率消耗減至最小,特別當持續輸入相同 之彩色資料時。 在1997年8月7日提出申請之日本專利申請案第9-227216號之說明書,申請專利範圍,附圖以及目的係完整 揭露於此以供參考。 I 和衣 "訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2I0X29?公釐)

Claims (1)

  1. 88 C8 D8 34〇2PIF.D〇c/〇〇2 六、申請專利範圍 I一種輸出彩色資料之彩色調色盤記憶體’包括: 一記憶體,其儲存該彩色資料; (請先閲讀背面之注意事項再填寫本頁) 一位址暫存器’其保持一輸入位址以及輸出一位址至該 記憶體;以及 一比較電路,其比較該輸入位址以及該位址暫存器所輸 出之該位址,如果該輸入位址與該位址符合的話,輸出一 符合信號,以及根據該符合信號而終止該記憶體之操作。 2.如申請專利範圍第1項之彩色調色盤記憶體,其中: 該位址暫存器之操作也根據該比較電路所輸出之該符 合信號而終止。 3·—種將一數位信號轉換至一電流値之數位/類比轉換 器,包括: 一解碼器,其輸出相關於該數位信號之一第一解碼信 號; 一解碼信號暫存器,其將該解碼器所輸出之該第一解碼 信號保持,以及輸出一第二解碼信號; 經濟部中央標準局貝工消费合作社印製 一位元加法電路,其將該解碼器所輸出之該第一解碼信 號與該解碼信號暫存器所輸出之該第二解碼信號中之共同 位元相加,以及產生與該第一解碼信號以及該第二解碼信 號之位元長度相等之一第二解碼ί目號;以及 一電流轉換電路,具有根據該第二解碼信號而轉換於一 操作態與一終止態間之複數電流輸出電路,其輸出符合於 該第二解碼信號所選擇之電流輸出電路之數量之一電流 値。 57 本紙張尺度適用中國國家襟準(CNS) Α4规格(210Χ297公釐〉 Λ BCD 3402PIF.DOC/002 六、申請專利範圍 4. 如申請專利範圍第3項之數位/類比轉換器,其中: 該解碼信號暫存器之構成係由將一群解碼信號副暫存 器以複數級方法連接,以及該位元加法電路係將該群解碼 信號副暫存器所提供之複數第二解碼信號與該第一解碼信 號中之共同位元相加以產生該第三解碼信號。 5. 如申請專利範圍第3項之數位/類比轉換器,其中: 該電流轉換電路具有由2n(n=0,1,2,…)之因素所加重 之複數電流輸出電路。 6. —種將一數位信號轉換至一電流値之數位/類比轉換 器,包括: 一資料暫存器,其保持已經輸入之一第一數位信號,以 及輸出一第二數位信號; 一第一解碼器,其輸出相關於該第二數位信號之一第一 解碼信號; 一資料選擇電路,其將該第一數位信號與該資料暫存器 所輸出之該第二數位信號相比較,以及輸出一第三數位信 號, · 一第二解碼器,其輸出相關於該第三數位信號之一第二 解碼信號;以及 一電流轉換電路,具有符合該第二解碼信號而轉換於一 操作態與一終止態間之複數電流輸出電路,其輸出符合於 該第一解碼信號所選擇之電流輸出電路之數量之一電流 値。 7. 如申請專利範圍第6項之數位/類比轉換器,其中: 58 裝— I I I I I 訂— I 4' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Μ規格(210Χ297公釐) 3402PIF.DOC/002 AS B8 CS D8 六、申請專利範圍 該資料暫存器之構成係由將一群資料副暫存器以複數 級方法連接,以及該資料選擇電路係將輸入至該群資料副 暫存器之複數組該第一數位資料,以及從該群資料副暫存 器所輸出之複數組該第二數位資料相比較。 8. 如申請專利範圍第6項之數位/類比轉換器,其中: 該電流轉換電路具有由2n(n=0,1,2,…)之因素所加重 之複數電流輸出電路。 9. 一種將一數位信號轉換至一電流値之數位/類比轉換 器,包括: 一信號分割裝置,其將該數位信號分割成複數數位副信 號; 複數數位/類比副轉換器,其將各別之數位副信號轉換成 電流副値:以及 一合成裝置,其合成該電流副値;其中: 各數位/類比副轉換器係包括: 一解碼器,其輸出關於該數位副信號之一第一解碼信 號; . 一解碼信號暫存器,其保持該解碼器所輸出之該第一解 碼信號,以及輸出一第二解碼信號; 一位元加法電路,其將該解碼器所輸出之該第一解碼信 號與該解碼信號暫存器所輸出之該第二解碼信號中之共同 位元相加,以及產生與該第一解碼信號以及該第二解碼信 號之位元長度相等之一第三解碼信號;以及 一電流轉換電路,具有根據該第三解碼信號而轉換於一 59 ---------^------1Τ------線 (請先鬩讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS) Μ規格(210X297公釐) 3402PIF.DOC/002 B8 CS D8 六、申請專利範圍 操作態與一終止態間之複數電流輸出電路,其輸出符合於 該第二解碼信號所選擇之電流輸出電路之數量之一電流 値。 10.如申請專利範圍第9項之數位/類比轉換器,其中: 該解碼信號暫存器之構成係由將一群解碼信號副暫存 器以複數級方法連接,以及該位元加法電路係將該群解碼 信號副暫存器所提供之複數第二解碼信號與該第一解碼信 號中之共同位元相加以產生該第三解碼信號。 Π.如申請專利範圍第9項之數位/類比轉換器,其中: 該電流轉換電路具有由2n(n=0,1,2,…)之因素所加重 之複數電流輸出電路。 12.—種將一數位信號轉換至一電流値之數位/類比轉換 器,包括: 一信號分割裝置,其將該數位信號分割成複數數位副信 號; 複數數位/類比副轉換器,其將各別之數位副信號轉換成 電流副値;以及 一合成裝置,其合成該電流副値;其中: 經濟部中央標隼局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 各數位/類比副轉換器係包括: 一資料暫存器,其保持已經輸入之一第一數位信號,以 及輸出一第二數位信號: 一第一解碼器,其輸出相關於該第二數位信號之一第一 解碼信號; -資料選擇電路,其將該第一數位信號與該資料暫存器 60 本紙張尺度適用中i國家標準(CNS ) Α4規招210Χ297公釐) 3402PIF.DOC/002 六、申請專利範圍 所輸出之該第二數位信號相比較,以及輸出一第三數位信 號; 一第二解碼器,其輸出相關於該第三數位信號之一第二 解碼信號;以及 一電流轉換電路,具有符合該第二解碼信號而轉換於一 操作態與一終止態間之複數電流輸出電路,其輸出符合於 該第一解碼信號所選擇之電流輸出電路之數量之一電流 値。 13. 如申請專利範圍第12項之數位/類比轉換器,其中: 該資料暫存器之構成係由將一群資料副暫存器以複數 級方法連接,以及該資料選擇電路係將輸入至該群資料副 暫存器之複數組該第一數位資料,以及從該群資料副暫存 器所輸出之複數組該第二數位資料相比較。 14. 如申請專利範圍第12項之數位/類比轉換器,其中: 該電流轉換電路具有由2n(n=0,1,2,…)之因素所加重 之複數電流輸出電路。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 6 本紙張尺度逋用中國國家標準(CNS ) Α4規格(210X297公釐)
TW087109591A 1997-08-07 1998-06-16 Color palette memory and D/A converter TW382713B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22721697A JP4033948B2 (ja) 1997-08-07 1997-08-07 カラーパレット用ramおよびd/aコンバータ

Publications (1)

Publication Number Publication Date
TW382713B true TW382713B (en) 2000-02-21

Family

ID=16857323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087109591A TW382713B (en) 1997-08-07 1998-06-16 Color palette memory and D/A converter

Country Status (4)

Country Link
US (2) US6249839B1 (zh)
JP (1) JP4033948B2 (zh)
KR (2) KR100375577B1 (zh)
TW (1) TW382713B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE527139C2 (sv) * 2003-04-16 2005-12-27 Xcounter Ab Anordning och förfarande för dubbelenergi- och skanningbaserad detektering av joniserade strålning med stackade linjedetektorer och filter
JP2007299044A (ja) * 2006-04-27 2007-11-15 Renesas Technology Corp 半導体集積回路装置
JP2008042347A (ja) * 2006-08-02 2008-02-21 Canon Inc 撮像素子及びその制御方法、及び撮像装置
JP5979896B2 (ja) * 2012-02-09 2016-08-31 キヤノン株式会社 固体撮像装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099029A (en) * 1976-01-20 1978-07-04 Nippon Electric Co., Ltd. Asynchronous pcm common decoding apparatus
US4825390A (en) * 1986-04-28 1989-04-25 Texas Instruments, Inc. Color palette having repeat color data
US4885581A (en) * 1987-02-27 1989-12-05 Nec Corporation Digital-to-analog converter circuit
JPH0355642A (ja) * 1989-07-25 1991-03-11 Nec Corp メモリー制御方式
US5717697A (en) * 1990-06-27 1998-02-10 Texas Instruments Incorporated Test circuits and methods for integrated circuit having memory and non-memory circuits by accumulating bits of a particular logic state
US5389947A (en) * 1991-05-06 1995-02-14 Compaq Computer Corporation Circuitry and method for high visibility cursor generation in a graphics display
US5699087A (en) * 1991-06-24 1997-12-16 Texas Instruments Sequential access memories, systems and methods
US5438548A (en) * 1993-12-10 1995-08-01 Texas Instruments Incorporated Synchronous memory with reduced power access mode
US5604518A (en) * 1994-03-30 1997-02-18 International Business Machines Corporation Memory structure with multiple integrated memory array portions
US5696923A (en) * 1994-12-15 1997-12-09 Texas Instruments Incorporated Graphics processor writing to shadow register at predetermined address simultaneously with writing to control register
JP3180877B2 (ja) * 1995-01-26 2001-06-25 日本電気株式会社 メモリインターフェ−ス回路
US6041389A (en) * 1995-11-16 2000-03-21 E Cirrus Logic, Inc. Memory architecture using content addressable memory, and systems and methods using the same
US5757298A (en) * 1996-02-29 1998-05-26 Hewlett-Packard Co. Method and apparatus for error compensation using a non-linear digital-to-analog converter
JPH10256914A (ja) * 1997-03-11 1998-09-25 Toshiba Corp D/a変換器
JP3783892B2 (ja) * 1997-04-09 2006-06-07 ソニー株式会社 デイジタルアナログ変換器

Also Published As

Publication number Publication date
KR100375577B1 (ko) 2003-04-18
KR100392530B1 (ko) 2003-07-22
US6249839B1 (en) 2001-06-19
JP4033948B2 (ja) 2008-01-16
KR19990023257A (ko) 1999-03-25
US6225932B1 (en) 2001-05-01
KR20020064709A (ko) 2002-08-09
JPH1153255A (ja) 1999-02-26

Similar Documents

Publication Publication Date Title
TW306057B (zh)
TW382713B (en) Color palette memory and D/A converter
JPH05218880A (ja) サーモメトリック符号データの符号変換方法、並びにこの方法に用いるデコーダ及びコンバータ
US4999807A (en) Data input circuit having latch circuit
TW299444B (zh)
TW486876B (en) Digital-to-analog converter
US8214563B2 (en) Host computer, computer terminal, and card access method
KR0170720B1 (ko) 디지탈/아날로그 변환기 인터페이스 장치
US6065028A (en) Multifunctional macro
JPH11136130A (ja) デコーダおよびこれを用いたデジタルアナログ変換回路並びにマトリクス型液晶表示装置の駆動回路
JP2005033809A (ja) 一つのa/d変換器を使用するマルチポートインターフェース装置及びマルチファンクションインターフェース方法
TW200929218A (en) Memory point of a static memory and application to an image sensor
JPS58161420A (ja) モノリシツク・アナログ・デイジタル変換器
TW540060B (en) Power saving on the fly during reading of data from a memory device
US5577005A (en) Circuit for using chip information
JPH0329519A (ja) プログラマブル・ディジタル信号遅延装置
JPH10224208A (ja) データ変換回路及びこれを用いた同期式論理回路
US20220084601A1 (en) Semiconductor memory device and method for driving the same
KR100611917B1 (ko) 데이터 드라이버
US5485591A (en) Microprocessor wherein the number of register output signal liner connected to the buses are reduced reducing the load capacity of the buses
KR100254569B1 (ko) 내부 클럭 발생 회로를 갖는 동기형 반도체 메모리 장치
KR100261998B1 (ko) 아날로그-디지탈 변환기
TW323413B (en) Generating device and method for gray code
JPH0432823Y2 (zh)
KR890002144Y1 (ko) 레이저 프린터의 그래픽용 메모리 보오드

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent