立、發明説明（Ί ) 發明背景 本發明係關於半導體儲存裝置，且特別係關於具備一非 揮發i己憶體以執行一集中抹除檢查操作之一半導體儲存裝 置。 近年來非揮發性半導體儲存裝置已有顯著地發展，而特 别係在快閃记憶體的重寫次數上已有實質地縮短，然而約 一半地重寫次數係消耗在查詢—記憶格中之該資料是否已 重寫成與-期望傻一致之該檢查操作上，因而提供一種用 來減少此檢查操作時間之裝置。 有鑒有此，已有一種嘗試藉著提供相對應於接受一同時 寫入操作之記憶格數目之感藏放大器以減少該檢查操作時 間且同時地來榀查在該檢查操作中受到同時寫入操作之 該記憶格。 如该以上檢查方法，關於該上述重寫操作之寫入操作， 受到該同時寫入操作之記憶格之數目相應於约i位元至4 千位几’既，然寫入個別記憶格之資料彼此不肖，同時地檢 查受到該同時窝入操作約！位元至4千位元之該記憶格係 視爲有效率的。 經濟邡中央摞準扃員工消費合作社印^ (讀先閲讀背面之注意事項·""'寫本頁 —線 然而關於該重寫操作之該抹除操作，不少於2什位元至 5 1 2仟位元之記憶格係集中抹除且重寫同樣資料（"〇"或"i，，） 進入所有記憶格，因此該傳統檢查操作中，約】位元至4 仟位元之記憶格係藉由類似於該窝入操作之感測放大器來 加以驗證，故難以視爲有效率。 有鑒於此’提議如後之各種抹除檢査方法，此後提及之 -4 - 適用中國國家標準（CNS ) Λ4規格（ 210X 297 公釐） 經濟部中央標隼局員工消費合作社印緊 A7 B7 五、發明説明（2 ) 該”檢查”意即該抹除檢查係値得注意的。 保持在該非揮發性半導體儲存裝置中資訊之〇與1間之 該識別，通常係由檢測該記憶格電晶體之一開始電壓爲高 或低而來執行，然而敘述於下之該檢查方法係一記憶格陣 列之檢查方法，其中係定義該低起始電壓狀態爲一抹除狀 態，此例中之該檢查操作係要求要能集中地檢查所有該記 憶格電晶體之起始電壓已降低之事件（即當一介於高與低 起始電壓間之電壓施用於所有記憶格電晶體之閘極時流經 所有記憶格電晶體之一電流的一個事件）。 (1) 當一電流流經該顯示記憶格電晶體，檢測所有記憶格 電晶體間之最小起始電壓（日> 專利揭露發行號碼HEI 4-3395 ° ) (2) 連接至一字元線之該n(n :整數）記憶格係由該決策電 路之相同號碼來同時檢查（日本專利揭露發行號碼HEI 8-227590。）此檢查方法有如關連於先前技藝DRAM(動態隨 機存取記憶體）所建議的該線測試方法與其類似者相同的 概念。 (3) 在一虛擬接地型態記憶格陣列中，當應用一電壓串連 橫跨連接至一字元線之一些記憶格電晶體之該源極與汲極 藉而產生一電流流動時，已決定排除連接至該字元線之所 有記憶格（曰本專利揭露發行'號碼HEI 7-111901)。 然而前面所提及之先前技藝中，非揮發性半導體儲存裝 置有如下之問題：即如前面説明者，該以上檢查方法係當 位於高與低起始電壓間之中間電壓應用至所有記憶格電晶 -5- 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X 297公釐） ^1!-----1T-------線 * > I (請先閱讀背面之注意事項/-寫本頁) - A7 B7 經濟部中央標準局負工消費合作社印掣 五、發明説明（3 體心孩閘極時，藉著集中檢測是否—電流流經所有碎憶格 電晶體來執行。 然而操作集中檢查該事件，即對流經所有記憶格之一 電流’需要在—些有電流流過的記憶格之間檢測出沒有電 流流過之一記憶格，而這在物理學上係非常難以達到的。 例如根據列於項目（〇中之該檢查方法，藉著降低從一已 程式狀態Di來的記憶格電晶體之始初電壓至如圖13中所 顯717由為记憶格電晶體起始電壓所指示之一抹除狀態D2 來加執仃’接著該檢查操作之完成係由檢測該事件決定 P最可此袜除之琢記憶格^起始電壓A係已從一字元線 ，擇電壓C降低。相對應地了仍有如此之可能性即最不可 月匕抹ί之°己憶格之起始電壓B係大於選擇電壓C且在已程 式狀態保持不變，而此陳述了已檢查所有記憶格抹除之 題。 如歹J万；嚷目⑺中（孩檢查方法，連接至一字元線之該口 記憶格係藉著同樣數目的決策電路來同時檢查，因此該檢 查万法⑴的問題可加以解決，然而該方法具有一問題即區 域的增加’因爲針對要集中檢查的η記憶格需要有相等數 目2 η決策電路以及增加該檢查操作時間之問題，因爲— 循;衣中所需要之該檢查操作次數要有相同的字元線數 m(m :整數）。 如:!於該项目(3)中之該檢查方法，可解決該檢查 =題，然而，若考慮該記憶格電晶體之開 基質效應’讀方法有電流太微小的問題以及由於在起始： 6 (21 OX 297公釐） 裝 訂 線 - . - (請先閱讀背面之注意事項V』"本頁) ~ A7 B7 鯉濟部中央標準局員工消費合作社印^ 五、發明説明（4 値之增加，無法連接及同時檢查許多的記憶格電晶體之 題。 1 發明概述 因而本發明之該目的係爲了提供一半導體儲存裝置，發 裝置具備一非揮發性記憶體可在所有記憶格上正確集中= 執行抹除檢查操作。 爲了達成上述目的，本發明所提供之一半導體儲存裝 包含： ^ -記憶格陣列’該陣列具備非揮發記憶格，該記憶格中 複數個記憶電晶體之閘極與^極，每—個都具備一浮動間 極來連接至字元線與位元線f一矩陣方式來排列； 一列解碼器以在該記憶格陣列之字元線間作選擇： -行解碼器以在該記憶格陣列之位切間作選擇； 一感測放大器以輸出一檢測信號來檢測一翰入電壓或電 流是否已超過一參考値之一事件； 連接至該感測放大器之一輸入端子之一共同位元線； -切換電路以接收-檢查選擇信號及連接該記憶格陣列 之位元線至如該檢查信號選擇信號之共同位元線；以及一 預先充電電路以用-指定電壓來預先充電該共同位元線。 在該上述構造之中，該記憶格陣列之抹除係定義如藉射 電子進入所有記憶格電晶體之浮動間之内來執行；接著再 該指定電壓預先充電該共同位元線之後，對應於該檢查選 擇信號，所有該記憶格陣列之位元線係連接至該共同位元 線；接著，在選擇該記憶格陣列之所有字元 藉著監 f請先閲讀背面之注意事^h,,-cf本頁〕 ,-----、玎------0----
210X297公赘） A7 B7 五、發明説明（5 經濟部中央標準局I貝工消费合作社印製 視由該 作。 此案 之中， 體來放 來的該 本發 射電子 半導體 下步驟 藉著 線： 藉由 元線至 藉著 及執行 測放大 體β放 如該 列中時 操作係 於所有 感測放大器來的檢測信號，執行一 除檢查操 例之中，當至少一非抹除記憶格存在該記憶格陣列 該預先充電共同位元線係經由該非抹除記憶格電晶 电’且因此該抹除檢查操作係基於由該感測放大器 檢測信號正確地集中執行在所有記憶格之上。 明提供一集中抹除檢查方法以集中檢查一事件，即 進入所有記憶格電晶體之該浮動閘以抹除保存在該 儲存裝置之該記憶格陣列中之資訊，此方法包括以 該預先充電電路以一 4Ϊ定電壓預先充電該共同位元 如該檢查 該共同位 該列解碼 一進中抹 器來的一 電該預先 上述方法 ，放電該 基於由感 1己憶格之 本發明提供一 一記憶格陣列 選擇信號之切換電路連該 元線； 電路選擇該記憶格陣列之 除檢查操作以檢查一事件 檢測信號之基礎上的該非 充電共同位元線。 :當玉少一非抹除記憶格 預先充電共同位元線，且 測放大器來的該檢測信號 上。 半導體儲存裝置包括： ，該陣列具備非揮發記憶 6己‘fe格陣列之位 所有字元線；以 ，即經由從該感 抹除記憶格電晶 存在該記憶格陣 因此該抹除檢查 正確地集中執行 格 ，该i己憶格中 裝|_^-----ΐτ------^ * * I (請先閱讀背面之注意事項/"寫本頁) _ -8- 表紙張尺度適用中國國家標準（C.\s ) Λ4規格（2丨Ox 297公釐 A7 B7 ;、發明説明（6 經濟部中央標率局員工消費合作社印繁 複數個記憶電晶體之間極與排戌，每—個都具備—浮動問 極來連接至字元線與位元線而以—矩陣方式來排列； 一列解碼電路以根據—列位址信號在該記憶格陣列之字 元線之間選擇； 一行解碼電路以根據—行位址信號在該記憶格陣列之位 元線之間選擇JL包括心連接該選擇位元線至—資料線之 一切換元件； 一感測放大器以輪出一檢測信號來檢測一事件，即連接 該’、料.泉^_感/，、彳放大斋之一輸入端子以及由該資料線來的 一電壓或電流是否超過—參考彳直； 一切換電路以接收一檢查蓮擇信號以及無論行位址信號 爲何根據該檢查選擇信號打開切換元#，因&連接了該記 憶格陣列之位元線至該資料線：以及_預先充電電路以用 一指定電壓預先充電該資料線。 在以上構造之中，該記憶格陣列之抹除係定義如藉射電 子進入所有記憶格電晶體之浮動閘之内來執行；接著再以 該指足電壓預先充電該資料線之後’無論該行位址信號爲 何藉著打開對應於該檢查選擇信號之該行解瑪電路之切換 元件，連接該記憶格陣列之所有位元線至資料線，接著在 選擇該記憶格陣列之所有字線後，藉著監視由該感測器來 的檢測仏號，執行—集中抹除檢查操作。 此案例之中j當至少—非抹除記憶格存在該記憶格陣列 之中’該預先充電资料線係妹士； u ”竹.采你..工由孩非抹除記憶格電晶體來 放電，且因此該抹除檢杏換你在1 '丄 a防旦探彳F係基於由感測放大器來的該 -9 本紙張尺度適用中國國家標隼（CNS ) Λ4堤格（210X29*7公楚 (請先閱讀背面之注意事項^¾^本頁 裝·--Ί. 訂 線 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（ 檢測信號正確地集中執行在所有記憶格之上。 本發明提供一集中抹除檢查方法以集中檢查一事件，即 射電子進入所有記憶格電晶體之該浮動閉以抹除保持在該 半導體儲存裝置之該記憶格陣列中之資訊，此方法包括以 下步骤： 精者孩預先无電電路以一指定電壓預先充電該資料線； 無論該行位址信號爲何：藉著根據該檢查選擇信號之切換 電路打㈣行解碼電路之切換元件，因而連接減憶格之 位元線至資料線： 藉著根據该列位址k號之列解碼電路來選擇所有記憶格 陣列之字元m執行—“抹除檢查操作以檢查一事 件，即經由從孩感測放大器來的—檢測信號之基礎上的該 非抹除記憶格電晶體以放電該預先充電資料線。 如孩上述方法，當至少一非抹除記憶格存在該記憶格陣 列中時，放電該預先充電資料線，且因此該抹除檢查操作 係基於由感測放大器來的該檢測信號正確地集中執行於所 有記憶格之上。 簡單圖式説明 本發明從接下來所給的詳細敘述將變得更能完全瞭解而 該附圖僅供做舉例説明，且於是不受限於本發明，而其中： 圖1係如本發明之—半導體儲存裝置之—略圖； 圖2係一具體電路圖，顯示圖丨中一行解碼電路的實例： 圖3係不同於圖i之一半導體儲存裝置之一略圖； 圖4係一具體電路圖，顯示圖3中—行解碼電路的實例： 10- ‘紙痕尺度適用中國囷家標準（CNS〉Λ4規格（2〗0x 297公楚 (請先閱讀背面之注意事項孑"寫衣頁) 裝 線 經滴部中央標準局員工消費合作社印製 A7 B7 五、發明説明（8 ) 圖5係不同於圖1與3之一半導體儲存裝置之一略圖； 圖6係一具體電路圖，顯示圖5中一行解碼電路的實例； 圖7係不同於圖1，3及5 —半導體儲存裝置之一略圖； 圖8係一具體電路圖顯示圖7中一行解碼電路之一實例； 圖9係顯示圖7中該半導體儲存裝置之檢查操作之一時 序圖； 圖10係不同於圖1，3，5，7 —半導體儲存裝置之一 略圖； 圖1 1係自圖1 0延續來的一略圖； 圖12係顯示如本發明之該半導體儲存裝置之抹除操作 之記憶格電晶體之起始電壓f布之改變之一圖形；以及 圖13係顯示在該先前技藝半導體儲存裝置之該抹除操 作中，記憶格電晶體之起始電壓分布之一改變之一圖形。 較佳具體實例之詳細敘述 本發明將在參考該附圖較佳具體實例之基礎上詳述於後 。本發明係關於用來檢查一半導體儲存裝置之一抹除狀態 ，其中一個記憶格陣列之所有記憶格電晶體之起始電壓係 高於一指定値且沒有電流流動。 (第一具體實例） 圖1係如一第一具體實例，一半導體儲存裝置之一略圖。 一參考數字1表示一記憶格陣，其中（m X η)之記憶格電 晶體（場效應電晶體，任一皆具有一浮動閘極）ΜΤ係以一矩 陣形式排列。排列於該第一列中之記憶格電晶體ΜΤ00 ， …，MTOm之控制閘極係連接一字元線WL0至一列解碼 -11 - 本紙張尺度適用中國國家標準（CMS ) A4規格（210X297公釐） 枯衣--:-----1T------沒： - - I (請先閱讀背面之注意事項/，"'{-本頁) - 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（9 ) 電路之該第一輸出端子；相似地該最後列之記憶格電晶體 MTnO，...，MTnm之該控制閘極係連接一字元線WLn至 該列解碼電路2之該最後輸出端子。 更有甚者，排列在组成該記憶格陣列1之記憶格電晶體 MT之間第一行中記憶格電晶體ΜΤ00，…，MTnO之汲極 係連接至一位元線BL0而連接至一行解碼電路3之該第一 輸出端子。相似地該最未行之記憶格電晶體Μ Τ 0 m，…， MTnm之汲極係連接至一位元線BLm連接至一行解碼電路 3之該最末輸出端子。 從BL0到BLm之位元線係經由相應的電晶體TN0至TNm 一共同位元線5及一電晶體s 1連接至一感測放大器8之 輸入端子，該感測放大器8之輸入端子係經由一電晶體 TNs2連接至一資料線6，値得注意的是此資料線6係連接 至由該行解碼電路3所選擇之位元線B L。 更有甚者，該第一行之記憶格電晶體ΜΤ00，...MTnO之 該源極與該第二行之記憶格電晶體MT0 1，... MTn 1之該源 極係一起藉著一 V s s ’相似地該弟m行之記憶格電晶體 MTO(m-l)，…，MTn(m-l)之源極與該第m+1行之記憶格 電晶體MTOm，·.·，MTnm之源極係藉由該Vss線4連接至 接地V s s。 該共同位元線5係藉由一電晶體9連接至一預先充電電 源源極Vpre，電晶體9之一閘極接收一預先充電信號<j)pre 之一輸入，當該電晶體TNs2之閘極藉著一反向器接收該集 中抹除檢查模式選擇信號<j>aev時，該電晶體TNsI之閘極 -12 - 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） ---------裝--^-----ir-------^ ' _ (請先閱讀背面之注意事項尸\寫本頁) _ A7 B7 五、發明説明（ίο ) 接收一集中抹除查模式選擇信號φ3εν。從電晶體丁N〇至 T N m之閘極相同地接收該集中抹除檢查模式選擇信號ψ a e v。 該感測放大器8監視連接至輸入端子之該共同位元線5 處之電位於該檢查操作時間之間是否已從該預先充電電壓 Vpre降低超過一參考電壓Vref，接著緊接著檢測一電壓之 降低，該感測放大器8將它的輸出信號〇 u 丁之位準由，，η „ 改變至"L ”。 通常在一非揮發記憶體中，保持於記憶格中之資訊係藉 由應用一電壓至該記憶格電晶體ΜΤ之閘極，靠著一電流 是否流動來在1和0之間判別，在本具體實例中，爲了説 明的方便假設該案例即一電$流動係由資訊，，〇”來代表而 沒有電流流動之該例係由資訊"丨"來代表。本發明更進一步 假汉一狀悲即經過该抹除操作來確立沒有電流流經所有記 憶格電晶體（也就是説在本具體實例中確立一狀態” 1 ")。 該非揮發記憶體之一程式操作（於起始電壓中降低）係藉 由自該記憶格電晶體ΜΤ之浮動閘取出電子來執行，在此 例之中’自序動閘之電子取出係執行如下。 也就是說一負電壓Vnw(例如-8伏特）係應用之該記憶格 電晶體Μ T之控制閘，以及應用一正電塾v p p (例如4伏特） 至該汲極’在一記憶格陣列取得一虚擬接地系統之形式之 例中，該記憶格電晶體ΜΤ之源極係爲鄰近記憶格電晶體 ΜΤ之源極所共同，且因而源極處的電壓變成Vpp或一浮 動狀態（+1伏特係可接受的），在如此一應用電壓條件之下 ，電子係藉由FN随道現象從該浮動閘取出至;i：及極區域， -13- 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X 297公釐） 私衣— (請先閲讀背面之注意事項歹-寫本頁 訂 線 經濟部中央標隼局員工消費合作社印製 B7 五、發明説明（) 、冷始哥壓降低而完成了該程 栝果是該1己係份电叫 式操作。 4該非揮發性記憶體之該抹除操作（在起始電壓之增加）係 藉由射電子進入該記憶格電晶體MT來執行，在此例之中 射電子進入該浮動閘執行如下。 即應用一正電壓Vpe(例如+1〇伏特）至該記憶格電晶體 之控制間極，而應用一負電壓（例如_8伏特）至該汲極與源 極，接著藉ά FN隧道現象射電子進入該浮動問極之中， 因此該記憶格電晶體之起始電壓係增加而變得不低於3 特。 - ' 又 在該非揮發性記憶體之讀裟操作之中，應用—電力電壓 V:c至該控制問極’ 一電壓Vbias(例如"犬特)係應用：源 極（汲極）而接地電壓Vss係應用至該汲極（源極），接著靠著 —電流是否流經記憶格電晶體MT藉判別該保持資訊來加 以執行。 私式模式中，抹除模式與讀取模式之該應用電壓係 表1中。 、 經濟部中央蒙局負工消J作社印 表
-14- 尺 張 紙 I本 度適用中國國家榇毕_ (CNS ) A4規格（210X297公趦） A7 A7 經濟部中央標準局員工消f合作社印取 五、發明説明（12 ) ： 圖2係一具體電路圖顯示該行解碼電路3之一例子，圖2 ..·>、示j L元，.泉之部分電路而其他從至之位元線 '^分並不顯7F，此行解碼電路3係一已慣常使用的一般行 解碼電路。 孩位元線BLO及資料線6係經由一電晶體丨丨相互連接， =著此電晶體1 1之閘極係藉著一反向器12來接地而三個 電晶體13，14和15係序列地連接，該反向器12之輸入端 子係藉著一電晶體1 6連接至電源Vcc，更有甚者，該反向 签12之輸入端子係藉由一電晶體17連接至電源而電 晶體1 7的閘極係連接至該反向器丨2的輸出端子。 孩位元線BLO係藉著電晶$ 18連接至該預先充電源極 Vpre，電晶18藉著預先充電信號φρΓε來打開或關閉。 在具備以上構造之行解碼電路3之中，在程式抹除和讀 取操作中於一指足位址之例中選擇一指定位元線。於 圖2中所顯示例之該案例中，當行位址信號add〇，以“ 和add2之位準係在”H"(高位）時打開該電晶體u，以致選 擇該位元線B L 0來連接至資料線6。 對照於此，當孩預先充電信號φρΓε係於” L，，（低位）時，關 閉該電晶體1 1 ’以致位元線B L 0不連接至資料線6。 具備上述構造之半導體儲存裝置的記憶格陣列丨之檢杏 操作係根據以下步驟來執行。 第一’该集中抹除檢查信號之位準係造成，，低（l)m， 以關閉該電晶體從TNsl與TNO至TNm而打開該電晶_ TNs2。所以該共同位元線5係從該位元線bl〇至BLm與 -15- 本紙張尺度適用中國國家標辛（210X 297公嫠） ~~--~~ --
--------^--装--^-----,1Τ------^ (請先閱讀背面之注意事項κν%寫本頁) I 經濟部中央標準局員工消費合作社印繁 A7 B7 五、發明説明（13 ) 該感測放大器8來分離，更有甚者，使該預充充電信號φ p r e 的位置成爲低以關掉電晶體1 1，因而從該位元線BLO從資 料線6分離，同時打開該電晶體9和1 8以藉著預先充電電 壓Vpre個別地充電該共同線5及位元線BL0。其他從BL 1 至B L m之位係以同樣方式充電。 其次，使該預先充電彳§號<j>pre的位準成爲Η以打開電晶 體9，18，18，…，因而停止了該共同位元線5以及從位 元線BL0至BLm之預先充電，直到此階段正，所有從WL0 至WLn之字元線係在一非選擇狀態。 接下來使該集中檢查模式選擇信號<{)aeV之位準成爲”H” 以連接該共同位元線5至從BL0至BLm之位元線與感測放 大器8，接著藉著該列解碼電路2來選擇所有從WL0至WLn 之所有字元線，在此例中若抹除所有記憶格以具備資訊'· 1" 而所有記憶格電晶體ΜΤ00，...，MTnm係處於一種沒有 有電流流過的狀態中，則未降低該共同位元線5與所有從 BL0至BLm的位元線，所以從該感測放大器8來之輸出信 號OUT的位準保持在”H”。 與此相反當至少存在一非抹除記憶格時，該記憶格之記 憶格電晶體係處於 狀,¾、下5即流過一電流且在該共同位 元線5處之預先充電電壓V p r e係藉由該記憶格電晶體Μ T 與要降低之該Vss線4來放電，因此從該感測放大器8來 之該輸出信號OUT之位準變成”L”。 也就是説，並非抹除所有記憶格之該事件可由感測放大 器8之輸出信號OUT之位準變成”L”來正確地集中檢測， -16- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐) ---------裝--：-----訂------線 * I (請先閱讀背面之注意事項-"寫本頁) 一 A7 _ -- — B7 一 I — 一 · -- -- - _ .__ 五、發明説明（14) ~~~~ 因而允許在所有記憶格上正確而集中地執行該檢查操作。 如上述於本發明之具體實例中藉著從TNO至TNm之電 晶體來連接所有的從BLO至BLm之位元線至該感測放大器 8之輸入端子，由該集中抹除檢查選擇信號與共同位 元線5來打開或關閉電晶體，因而充許了藉著該集中抹除 檢查模式選擇信號(jjaev從該位元線BLO至BLm與感測放大 器8電氧式地連接和脱離共同位元線5，當由預先充電信 號(Jjpre打開或關閉之電晶體18，18，...，連接從BLO至 BLm之位元線至該預先充電電源時，藉著可由預先充電信 號<t>pre打開或關閉之電晶體來連接該共同位元線5至預先 充電電源Vpre。 當於孩記憶格陣列上執行一抹除操作時，該操作係根據 以下程序來執行。 (1) 使該集中抹除檢查選擇信號φκν及該預先充電信號 4)pre之位準成爲低”l”，以用預先充電電壓Vpre個別地充 電孩共同位元線5以及所有從BLO至BLm之位元線。 (2) 使孩預先充電信號φρΓε之位準成爲„H"以便停止共同 位光線5與所有從bl〇至BLm之充電。 (3) 使孩集中抹除檢查模式選擇信號之位準成爲，，H" ，以藉著列解碼電路2選擇所有從WL〇至WLn之字元線， 以及監視k感測放大器8來之輸出信號之位準成爲 "L"之該事件。 所以檢測了由於在記憶格陣列丨該非抹除記憶格之存在 而放電該共同位元線5之該事件。 _____ -17- 本紙張尺度適财關家料（( (諳先閱讀背面之注意事項孑从寫本頁 裝. 订 經濟部中央標準局員工消f合作社印掣 經滴部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（15 ) 在此例中，該共同位元線5之放電發生在至少一非抹除 記憶格電晶體MT於記憶格陣列中存在時，因而可正確而 集中地在所有記憶格上執行檢查操作。 (第二具體實例） 在該現存第二具體實例中，使該資料線具備顯示於圖1 中共同位元線5之功能。 圖3係該現存第二具體實例中該半導體儲存裝置之略圖。 一記憶格陣列3 1 ’ —列解碼電路3 2 ’ 一 V s s線3 4 ’ 一 資料線36以及一感測放大器38，具備如第一具體實例中 記憶格陣列1，列解碼電路2，V s s線4，資料線6與感測 放大器之相同構造與功能。 該現存第二具體實例當眞連接資料線3 6至感測放大器 3 8時，沒有任何東西相應於第一具體實例中之共同位元線 5，連接共同位元線5至從BLO至BLm之位元線之從TNO 至TNm之電晶體，連接該共同位元線5至感測放大器8、 反向器10以及電晶體TNs2。續而，藉由爲該預先充電信 號ct>pre來打開及關閉之一電晶體3 9，連接資料線3 6至該 預先‘充電電源Vpre。 圖4係一具體電路圖以顯示該現存第二具體實例之行解 碼電路之一例，値得注意的是圖4僅顯示該位元線BLO之 部分電路，而其他從BL 1到BLm的位元線之部分並沒有顯 示。 藉著一電晶體4 1，該位元線BLO以及資料線36相互連 接，接著當藉著串列連接之三個電晶體43，44，與45來 -18- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） - ^ :裝--------iT------^ (請先閔讀背面之注意事項"蟻寫本頁) _ 經滴部中央標隼局員工消費合作社印^ A7 B7 五、發明説明（16 ) 接地此NAND邏輯電路42之一輸入端子時，連接此電晶體 4 1之閘極至一 N AND邏輯電路42之輸出端子，更有甚者 ，藉著連接一電晶體47之閘極至該NAND邏輯電路42之 輸出端子及一電晶體46，連接該NAND邏輯電路42之一 輸入端子至該電源Vcc ’該NAND邏輯電路42之其他輸入 端子藉著一反向器48接收該集中揀除檢查模式選擇信號 ()>aev ° 更有甚者，藉著該預先充電信號<i>Pre打開與關閉之電晶 體49連接該位元線BLO至預先充電電源Vpre。 在具備該以上構造之行解碼電路3 3中，於程式操作，抹 除操作及讀取操作中一指定位址之 案例裡選擇一指定位元 線BL以連接資料線36，如圖4中顯示之例子的案例禮， 當該行位址信號addO，addl及add2之位準在"H”時，無論 該集中檢查模式選擇信號<j>aev及該預先充電信號φρι·ε之位 準爲何皆打開電晶體41，所以選擇該位元線BL0以連接至 資料線3 6。 當該預先充電信號<j>pre與集中抹除檢查模式選擇信號之 位举係位在低位"L”時，關掉該電晶體4 1而不連接位元線 BL0至資料線36。 對照於此，於檢查操作中，該行解碼電路33操作如下。 首先使該集中抹除檢查模式選擇信號φΜν及預先充電信 號(t>pre之位準成爲，，L"以關閉該電晶體4 i ，因而自該資料. 線36分離了位元線BL0，接著當藉著該電晶體39以該預 定電壓Vpre充電資料線36時，藉由該電晶體49以預先充 -19- 本紙锒尺度適用中國國家標準（CNS ) Λ4規格（210x 297公釐） ---------装·丨 _^-----1T------^ * - - (請先閱讀背面之注意事項#^·寫本！ ) ^ 經濟部中央標隼局員工消費合作社印繁 A7 B7 五、發明説明（17 ) 電電壓Vpre充電位元線BLO，値得注意的是其他從BLO 到BLm之位元線也以相似的方式充電。 其次，使該預先充電信號(|)pre之電壓位準成爲高”H”以關 掉電晶體46，39和49，因而停止了從BLO至BLm之位元 線與資料線36的充電，直到此階段所有從WLO至WLn之 字元線皆係處在非被選擇的狀態。 再接下來係使該集中抹除檢查模式選擇信號())aev之位準 成爲高”H”以打開電晶體41，41，...，因而連接了從BLO 到BLm的位元線至該資料線3 6，當藉著該列解碼電路2 選擇所有從WLO到WLn之字元線時，若有任何非抹除記 憶格存在時藉著相對應的記憶格電晶體MT及Vss線34， 在資料線36之該預先充電電壓Vpre，因此從該感測放大 器3 8來之輸出信號OUT之位準變成低位”L”。 也就是説在此現存第二具體實例中，使該資料線36之機 能作動類似於該第一具體實例之共同位元線5，因此正確 而集中地在所有記憶格上執行該檢查操作。 因此根據該第二具體實例，可以僅提供該N AND邏輯電 路4’2以及反向器48之簡單結構取代正常半導體儲存裝置 之行解碼電路（見圖2)之反向器12，因而相較於該第一具 體實例可達成實質的成本降低。 (第三具體實例） 該現存第三具體例係關於用以在所有記憶格上正確地集 中執行一檢查操作之一虛擬接地系統半導體儲存裝置。 圖5係該虛擬接地系統半導體儲存裝置之一略圖。 -20- 本紙張尺度適用中國國家榇準（CNS ) A4規格（210X 297公釐） ---------裝--^-----、1τ------線 . . - (請先閱讀背面之注意事項声坆寫本頁) 一 經滴部中央標準局員工消費合作社印製 A7 B7 五、發明説明（18 ) 一列解碼器，一 Vss線54，一共同位元線55，一資料 線56，一感測放大器58，一電晶體59，一反向器60，一 電晶體TNs 1以及一電晶體TNs2具備如該第一具體實例中 該列解碼電路2，Vss線4，共同位元線5，資料線6，感 測放大器8，電晶體9 ’反向器10 ’電晶體T N s 1與電晶 體TNs2之相同構造與功能。 該現存第三具體實例中一記憶格陣列5 1之一構造如下。 也就是説，组成該記憶格陣列5 1之記憶格電晶體ΜΤ00 ，…，MTnm.之控制閘極係連接至該字元線WL0，...， WLn，以相似於該第一具體實例之記憶格陣列之案例來連 接該列解碼器52之輸出端子。 連接排列於該第一行之該記憶格電晶體ΜΤ00 ，...， MTnO之汲極至·連接到一行解碼電路53之該第一輸出端子 之位元線BL0，在另一方面，連接該源極至連接到該行解 碼電路53之第二輸出端子之位元線BL連同以排列於第二 行中之記憶格電晶體ΜΤ0 1，…，ΜΤη 1之源極，排列於第 二行中記憶格電晶體Μ Τ 0 1，…，Μ Τ η 1之沒極係連同排列 於第三行中該記憶格電晶體ΜΤ02，...，ΜΤη2之汲極連至 連接到該行解碼電路53之該第三輸出端子的位元線BL2 ;相似地排列於相鄰兩行中記憶格電晶體ΜΤ之汲極與源 極係連接至一相同的位元線BL，而排列於最後（m+1)行該 記憶格電晶體之源極係連接至連接到該行解碼電路53之 最後第（m+ 1)輸出端子之一位元線BL(m+ 1)。 在從BL0到BL(m+l)之位元線中，偶數位元線BL0，BL2 -21 - 本纸張尺度適用中國國家標準（CMS ) A4規格（210X 297公釐） 扣衣--^-----訂------^ . - (請先K讀背面之注意事項Kf"【马本頁) _ 經濟部中央標準局員工消費合作社印紫 A7 B7 五、發明説明（19 ) ，...，BLm(既然它們以偶數表示則此後就視作"偶數位元 線”）係藉著電晶體TNO，TN2，…，TNm連接到共同位元 線55,在另一方面，奇數位元線BL1，BL3，...，BL(m+l)( 既然它們是以奇數表示則此後就視作”奇數位元線"）係藉 著電晶體TNI，TN3，…，TN(m+l)連接至該Vss線54。 圖6係一具體電路圖以顯示該現存第三具體實例之行解 碼電路5 3之一例，値得注意的是圖6中該偶和奇數位元線 係由一偶數號碼位元BLk來代表而以一數字k來指示（k爲 包括0之偶數）（以及相對地由一號碼（k+ 1)指示一奇數位元 線 BL(k+l)。 該偶數位元線BLk係藉著一電晶體6 1連接至一偶數位 址資料線68，接著連接此電晶體6 1之閘極至一 NAND邏 輯電路62之該輪出端子，以及藉由串列連接之三電晶體63 ，64和65來接地此NAN D邏輯電路62之一輸入端子。更 有甚者，該NAND邏輯電路62之一輸入端子係藉由閘極連 接至NAND邏輯電路62之輸出端子及一電晶體66之一電 晶體67連接至該電源Vcc，該NAND電路62之另一輸入 端手接收一從該位元線BL(k-l)側來之一行選擇信號 CSEL(k-l)。 該奇數位元線BL(k+l)係藉著一電晶體71連接至一奇數 位址資料線69，接著，此電晶體7 1之閘極係連接至一 NAND 邏輯電路72之輸出端子，而藉著串列連接之三個電晶體73 ，74與75來接地此NAND邏輯電路之一輸入端子。更有 甚者藉著連接一電晶體77之閘極至該NAND邏輯電路72 -22- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ---------裝，--^-----、1T------^ 1 · ' - (請先閱讀背面之注意事項一-^寫本頁) 一 經濟部中央標準局員工消費合作社印掣 A7 B7 五、發明説明（2〇 ) 之輸出端子與一電晶體76來連接該NAND邏輯電路72之 一輸入端子至該電源Vcc ;連接該NAND邏輯電路72之其 他輸入端子至該偶數位元線BLk側之NAND邏輯電路62 之一輸入端子，而輸入一輸入信號至該NAND邏輯電路62 之一輸入端子當作一行選擇信號CSELk。 接著輸入一輸入信號至該NAND邏輯電路72之一輸入 端子當作對下一個偶數位元線BL(k + 2)側之一行選擇信號 CSEL(k+l)。 更有甚者藉著由該集中抹除檢查模式選擇信號+aev來打 開及關閉之一電晶體70連接該偶數位元線BLk至預先充 電電源Vpre ;相似地藉著由該集中抹除檢查模式選擇信號 ())aev來打開及關閉之一電晶體78連接該奇數位元線 BL(k+l)至該預先充電電源Vpre。 當藉著一電晶體82連接該奇數位址資料線69至資料線 56時，藉著一電晶體8 1連接該偶數位址資料線68至資料 線56 ;更有甚者當藉著一電晶體84連接該奇數位址資料 69至該接地Vss時，藉著一電晶體83連接該偶數位址資料 線6‘8至該接地Vss ;接著當共同地供應一奇數位址選擇信 號<j)〇dd至該電晶體82與83時，共同地供應一偶數位址選 擇信號4>even至該電晶體8 1與84之閘極。 在具備以上構造之行解碼電路53中，於一指定位址之案 例選擇指定的鄰接之二位元元線並於該程式操作，抹除操 作及讀取操作中連接至該偶數位址資料線68及奇數位址 資料線69。 -23- 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐) .---_--^--一-----订------.^ I (請先閏讀背Vg之注意事項"^-寫本頁) _ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（21 ) 在圖6中顯示案例之例子裡，當該行位址信號addO ， addl，與add2之位準變爲高時，無論該預先充電信號())pre 與該行選擇信號CSEL(k-l)爲何，將該NAND邏輯電路62 之一輸入端子之位準變成低位”L"以打開該電晶6 1 ;更有 甚者，輸入位準爲”L"之該信號至該NAND邏輯電路62之 一輸入端子當作對該NAND邏輯電路72之輸入端子之行 選擇信號CSELk，因此無論該預先充電信號<j>pre與該行位 址信號addO#，add 1和add2之位準爲何打開該電晶體7 1。 所以當選擇該奇數位元線BL(k+l)以連接至該奇數位址 資料線69時，選擇該偶數位元線BLk以連接至該偶數位址 資料線68。 於此案例中，該行位址信號add#0之位準係在低位”L”， 因而該NAND邏輯電路72之一輸入端子之位準保持在高 位"H”，且該行選擇信號CSEL(k+l)對下一條位元線 BL(k + 2)之位準變成”H”，所以不選擇下一條之位元線 BK(k+2)。 當在以上案例中連接該偶數位元線68至資料線56，設 定該’偶數位址選擇信號(t>even之位準成爲”H"且設定該奇數 位址選擇信號(|>〇dd之位準成爲”L”是適當的·，當連接該奇 數位址資料線69至該資料線56時，設定該偶數位址選擇 信號eleven成爲"L”且設定該奇數位址選擇信號<{)〇dd成爲 "H”是適當的。 基本上在具備以上構造之半導體儲存裝置之記憶格陣列 5 1上執行一檢查操作如下而類似於該第一具體實例。 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 裝--------訂------線 (請先閱讀背面之注意事項再4寫本頁) _ 經漪部中央標準局員工消費合作社印製 A7 ___ —__B7 五、發明説明（22 ) ~ ~-— 在此案例中，供應該電源電壓Vcc當作—行選 CSELO ° 、 。 說 首先使孩集中抹除檢查模式之位準變成，，L"以從該偶數 位元線BLk與感測放大器58來分離該共同位元線55 ;更 有甚者使孩預先充電信號φρΓε之位準成爲，，L"以從該資科 線56分離所有的位元線BLk與BL(k+1)且以該預先充電電 壓vpre同時地個別充電該共同位元線55與該位元線: 和 BL(k+ 1)。 其次’使該預先充電信號(j)pre之位準成爲，’ Η，,以停止讀共 同位元線55與該字元線BLk土 BL(k+1)之預先充電，直^ 此階段，所有從WLO到WL；T之字元線皆係在非選擇狀態 之下。 “ 接下來使該集中抹除檢查模式選擇信號φ^ν之位準成爲 ”Η ”以連接該共同位元線νss至該偶數位元線βLk及感測 放大器58，並連接該奇數位元線BL(k+l)至Vss線54 ;更 有甚者藉著該列解碼器52來選擇所有從WLO到WLn之字 元線，接著若在該記憶格陣列5 1中存在任何非抹除記憶格 時，_藉由連接到相對應記憶格電晶體MT之源極之奇數位 元線BL(k+l)與Vss線54 ’將該共同位元線55之電壓從該 預先充電電壓Vpre降低，因此從該感測放大器58來之輸 出信號OUT之位準變成"L”。 即在該現存第三具體實例之虛擬接地系統中，BL1 ， BL3 ’ ...，BL(m+l)至 Vss 線 54 藉著該電晶體 TN0，TN2 ，…，TNm及共同位元線55連接該偶數位元線BL0，BL2 -25- 本紙張尺度適用中國國家榇準（CNS ) A4规格（2丨0XM7公釐） ! —-----IT------^ {請先閱讀背面之注意事項-^寫本頁〕 _ 經濟部中央梂淖扃員工消貧含作社印1i A7 B7 五、發明説明（23 ) ，…，B Lm至感測放大器5 8，因而允許了從該偶數位元 線BLO，BL2 ’…，BLm電氣式地連接而分離該共同位元 線55且允許了根據該集中抹除檢查模式選擇信號之 位準從奇數位元線BL1，BL3，…，BL(m+l)電氣式地連 接與分離該Vss線54，當在該記憶格陣列5 1上執行一檢 查操作係根據以下程序執行。 (1) 使該集中抹除檢查模式選擇信號φ3εν及該預先充電 信號<j>pre之位準成爲”L"以用該預先充電電壓Vpre個別地 充電該共同位元線55以及所有從BLO到BL(m+l)之位元線。 (2) 使該預先充電信號φρΓε之位準成爲"H"以停止該共同 位元線55以及所有從BLO至BL(m+l)之位元線之充電。 (3) 使*亥集中抹除知；查模式選擇信號之位準成爲"η ” ，藉著列解碼電路52選擇所有從WLO到WLn之字元線， 而監視從該感測放大器5 8來之輸出信號ουτ之位準變成 "L"之該事件。 所以檢測了由於記憶格陣列51中非抹除記憶格之存在 而放電了共同位元線5 5之該事件。 名此案例中，當至少一非抹除記憶格電晶體Μτ存在記 憶格陣列51中時’發生了共同線55之放電，因而可正確 集中地在該虛擬接地系統半導體儲存裝置之該記憶格陣列 51之上執行該檢查操作。 (第四具體實例） 在該現存第四具體實例中，使—偶數地址資料線愈一資 料線具備顯示在圖5中共同位元線Μ之—功能而且使一奇 ^紙張尺度適用中國國家榇準（G\S ) Λ4規格 . ；¾---------IT------^ (請先聞讀背面之注意事項再炊寫本頁) 一 -26- A7 A7 經濟部中央標準局員工消費合作社印製 B7 五、發明説明（24 ) 數位址資料線具備該Vss線54之功能。 圖7係孩現存第四具體實例之半導體儲存裝置之一略圖。 一記憶格陣列91，一列解碼電路92，一資料線94及一 感測放大器95具備如顯示於圖5中該第三具體實例之該記 憶格陣列5 1，列解碼電路52，資料線56及感測放大器58 相同之構造與功能。 該現存第四具體實例未具備圖5中顯示之第三具體實例 内所對應之共同位元線5 5，連接該共同位元線5 5至偶數 位元線 BLO ’ BL2，.·.，BLm 之電晶體 TNO，TN2， ’ TNm，連接共同位元線55至感測放大器58之電晶體 TNsl，反向器60，電晶體TNs2，Vss線54，及電晶體 TNI，TN3’.·，，TN(m+l)，連接該 Vss 線 54 至位元線 BL1 ，BL3，.··’ BL(m+l)而資料線94係直接連接至感測放大 器95 ;接著藉著由該預先充電信號φρΓ6打開與關閉之一電 晶體96連接該資料線94至該預先充電電源Vpre。 圖8係一具體電路圖顯示該現存第四具體實例之—行解 碼電路93之一例，値得注意的是圖8中分別由一號碼k(k :包括0之偶數）所指示之一偶數位元線BLk與由一號瑪 (k+1)所指示之一奇數位元線所代表之該偶與奇數位元線。 該現存第四具體實例之行解碼電路93基本上具備如該 第三具體實例之行解碼電路53之相同構造，俊得注意的是 藉著一反向器103，該現存第四具體實例之Nand邏輯電 路102與107接收一集中抹除檢查模式選擇信號φ3εν。 具備以上構造之該半導體儲存裝置執行如下之集中檢杏 -27- 本紙張尺度適用中國國家標準（CNS ) Λ7 210X29 -— - ----------β衣--^-----、玎------線 V I (請先閲讀背面之：1意事項#1^本頁) - 經濟部中央標準局員工消費合作社印製 Μ _____ Β7 五、發明説明（25 ) 操作，圖9是該檢查操作中信號之一時序圖，參考圖9説 明該檢查操作如下。 首先在一時點t0，使該集中抹除檢查模式選擇信號 與該預先充電信號φΡα之位準成爲"L”，以致使該1^八^^〇邏 輯電路102和1〇7之輸出信號之位準成爲”L”；所以當從一 奇數位址資料線105分離開奇數位元線BL(k+1)時，從—偶 數位址資料線104分離該偶數位元線BLk ;同時，以該預 先充電vpre個別地充電該資料線94與所有位元線BLk與 BL(k+1) 〇 其次在一時點tl，使該預色充電信號φρΓ6之電壓位準成 爲Η以停止充電孩資料線94與所有位元線BLk與BL (k+1) 〇 接下來在一時點t2，當使該奇數位址是選擇信號知化之 位準成爲L，使該偶數位址選擇信號φενεη之位準成爲"Η” ;所以當連接該偶數位址資料線1〇5至接地Vss時，連接 該偶數地址資料線94至偶數位址資料線1〇4，因此用該預 先充電電壓Vpre充電該偶數位址資料線1〇4。 接著在一時點t3，使該集中抹除檢查模式選擇信號私⑺ t位準成爲”H”，以致無論該行位址信號與預先充電信號 <f)pre之位準爲何，使該Nand邏輯電路和⑺7之輸出 成爲Η ,所以當連接該奇數位元線BL(k+i)至該奇數位址 資料線105時，連接偶數位元線BLk至偶數位址資料線1〇4 ，更有甚者，藉著該列解碼電路92來選擇所有從WL〇到 WLn之字凡線，當在該記憶格陣列9〗中存在任非抹除記 ---------^--裝—— (請先閱讀背面之注意事項再从寫本頁 訂-- 線——.
經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國囡家標準（CNS) A7 _____B7 ‘_ 五、發明説明（26 ) 憶格時，藉著連接至該相對應記憶格電晶體MT之奇數位 元線BL(k+ 1)及奇數位址資料線1 05來放電資料線94，藉 此而降低了該預先充電電壓Vpre，因此從該感測放大器95 來之輸出信號OUT的位準變成”l”。 即在該現存第四具體實例之中，使該偶數位址資料線1〇4 與資料線94具備類似於該第三具體實例之共同線55之一 類似功能，而使該奇數位址線105具備類似於該第三具體 實例之Vss線54之一類似功能，因此在所有的記憶格上正 確地集中執行該檢查操作。 因此，如該現存第四具體實例，可用該簡單構造，其中 僅提供反向器103該正常虛擬接地半導體儲藏装置之行解 碼電路（見圖6)在所有記憶格上正確地集中執行該檢查操 作，以致相較於該第三具體實例可達成一實質上的成本降 低。 (第五具體實例） 該現存第五具體實例係關於一虛擬接地系統半導體儲存 裝置以執行一串列式的存取且能夠在所有記憶格上正確集 中地執行一檢查操作。 圖^0係該現存第五具體實例之半導體儲存裝置之略圖。 -己隐格陣列11 i ’ 一列解碼電路i 12，電晶體到 丁仰十1)，一共同位元線115，— Vss.線U4，一感測放大 器116及-電晶體117具備那些如圖5中顯示該第三具體 A例之該允隐格陣列5丨，列解碼電路52，從TN〇到TN(m+ j) 之電晶體，共同位元線55，Vs“”4，感測放大器兄及 -29- Λ4規格（210X 297公釐） ^---^t----------1T------m - (請先¥讀背面之注意事項再.1:‘。·-瓦) - A7 B7 經滴部中央標準局員工消費合作社印繁 五、發明説明（27 ) 電晶體59的相同構造與功能。 該現存第五具體實例沒有具備任何對應於該第三具體實 例之電晶體TNsl，反向器60與電晶體TNs2，而直接連接 該共同位元線1 15至該感測放大器1 16。 該現存第五具體實例之一行解碼電路1 1 3具備一構造如 下。 即插入從電晶體12 1至125至該偶數位元線bl〇，BL2 ，…，BLm之中，插入從141到144之電晶體至該奇數位 元線BL1，BL3 ’…’ BL(m+l)之中，更有甚者藉著從ι31 至135之電晶體連接該偶數位元線BL0，BL2，...，BLm 至該接地Vss，藉著從13 1至135之電晶體連接該奇數位 元線 BL1，BL3，…，BL(m+l)至接地 Vss。 接著連接该電晶體121 ’ 132 ’ 123，124，135之問極 至該反向器137之輸入端子，且提供一行位址信號add丨至 該反向器137之輸入端子；更有甚者，連接該電晶體ι41 ，152，143及154之閘極至一反向器157之輸出端子，連 接該電晶體151 ’ 142，153 ’ 144與155之閘極至該反向 器157之輸入端子，且連接一互斥NOR邏輯電路158之輸 出端子至該反向器157之輸入端子，接著供應該行位址信 號addl至該互斥NOR邏輯電路158之一輸入端子，而提供 一行位址信號addO至該其他輸入端子。 藉著該預先充電信號(j)pre同步打開與關閉之電晶體15 9 ，用該預先充電電壓Vpre預先充電位於該行解碼電路11 3 與記憶格陣列11 1之間之所有從BL0到BL(m+ 1)之位元線 -30- (請先聞讀背面之注意事項再"-荇本頁 裝.
'1T 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公嫠） A7 B7 五、發明説明（28 ，更甚者，藉由如—集中袜除檢查模式選擇信號“ev之 電^體160來同步打開與關閉從BLO到BL(m+1)之位元線。 藉著由圖11中顯示—感測放大器部分161内任何一個從 (jicutO到（t>cut3之感測放大器切斷信號打開及關閉之一電晶 體連接任-個從BL0到BLm位元線至一感測放大器sA之 一輸入袖子；接著連接任一個感測放大器SA之其他輸入端 子至一參考電壓Vref，藉著由—資料傳送信號0〇ad來打 開及關閉I—電晶體連接該感測放大器sA之一輸入端子 至一移位暫存器。 具備以上構造之半導體儲存裝置操作如下。 即在该正常讀取操作中’使該集中抹除檢查模式選擇信 號《t>aeV之位準成爲” L”以關閉從τΝ0到TN(m+n)之電晶體 ，在此案例之中，該集中抹除模式選擇信號^^“之位準變 成” Η ” ’以致藉著電晶體16 0電氣式地連接所有從b L 0到 BL(m+l)之位元線至行解碼電路113，後續藉著要連接至該 感劍放大器部分16 1之該行位址信號add0至add 1來選擇依 照該讀取操作相對應於該記憶格之位元線BL，表格一顯 示了位在該行位址信號addO和add 1與該已選擇位元線 之間的關係。 ------·---^^ ------------、1T------線 ί (請先閱讀背面之注意事項""·寫本頁) 一 經濟部中央標準局員工消費合作社印紫 -31 - 尺度適财關綠準（CNS) ( 210X297公釐） A7 B7 經濟部中央標準局負工消費合作社印製 五、發明説明（29 ) 表2 I II III IV 行位址信號addO L L H H 行位址信號addl L Η L H 位元線BL0 SA Vss SA Vss 位元線BL1 SA Vss Vss SA 位元線BL2 Vss SA Vss SA 位元線BL3 Vss SA SA Vss 位元線BL4 SA 一 Vss SA Vss ... … … ... 註：SA :連接至感測放大器161 V s s :連接至接地V s s 例如，在該狀態II其中該行位址信號addO之位準係”L" 而行位址信號add 1之位準係”Η”，打開該電晶體13 1，122 ，Γ33，134 和 125 與電晶體 151，142，153，144 和 155 以連接位元線BL2，BL3，...，至該相對應之.感測放大器 SA以及連接該位元線BL0，BL1，BL4，…，至該接地 Vss ° 接著使該預先充電信號<j>pre之位準成爲”L”以藉著該電 晶體159用預先充電電壓Vpre來充電該位元線BL，當藉 由該列解碼電路1 12來選擇依照該讀取操作相應於該記憶 -32- 本紙張尺度適用中國國家標準（CNS ) Λ·4規格（210X 297公釐） :裝 -------"------^ . ί (請先閱讀背面之注意事項"故寫本頁) _ A7 B7 經漪部中央標率局員工消費合作社印" 五、發明説明（3〇 格之字元線WL時，檢測任—記憶格電晶體 之大小。 〜阳兒壓 即在狀態！中，檢測位於位元線叫和BL2之 格電晶體MT之起始電壓之大小，以及位於位 ^ BL4之間該記憶格電晶髀MT w和 孓起始電壓之大小等等，信 得注意的是在此案例中連接該位元線虹2，犯，，= 該接地V s s。 ’主 ^狀態Π中，檢測位於位M BL1和BL2之間該記憶格 電晶體MT之起始電壓之大小， 乂及么於位元線BL3和 之間該記憶格電晶體Μτ之起始兩 ― ^ 包墨 < 大小等等，倍借、、i 意的是在此案例中連接該位元 l仵'王 地Vss。 衆bLi，BL4，…，至該接 在狀態ΠΙ中，檢測位於位元線BLO和BL1之間該钱 格電晶體MT之起始電壓之以、，以及位隸 ^ 犯之間該記憶格電晶SMT之起始電壓之大小等等，: 得注意的是在此案例中連接該位元線如，BL2， 該接地Vss。 … 土 左狀態IV中，檢測位於位元線BL〇和BL1之間該記憶格 電始電壓之大小’以及位於位元線BL2和犯 U孩，己憶格電晶豸Μτ之起始電壓之大小等等，値得注 思的是在此案财連接該位元線BLG， 地Vss。 …芏涊按 資=照壓檢測儲存在記憶格電晶體-中之 貝訊係G ’因馬其超始電壓係低而打開該記憶格電晶體 33- 參紙張尺度制t關丨鮮（CNsTm^ ( 2I0X 297^i" --------^--裝--------訂------線 (請先閲讀背面之注意事項弄"'寫本頁} _ 經满部中央標準局I工消費合作社印繁 A7 ------ B7 五、發明説明（31 ) MT ’放電連接至感測放大器sa之位元線BL，當該保持 資訊係” 1 ”，放電該位元線且保持該預先充電電壓Vpre。 接下如該狀態I至IV之狀態來使該感測放大器切斷信號 ({jcutO至(|)cut3之位準成爲”l"以分離從該感測放大器sa來 之相對應位元線因而驅動了該感測放大器SA ,接著使在該 位元線B L處之電壓’相對應於位在位於線b l與參考電壓 Vref之間之該大小關係成爲一指定位準電壓，而傳送該資 料至該移位暫存器162而以該資料傳送信號φ1〇3(1之位準 成爲"H"。 所以從BL0到BLm之位元線以並列方式連續地輸出之資 料係藉著移位暫存器162轉換成串列資料而以一輸出信號 OUTdata來輸出。 基本上相似於该第一具體實例執行具備以上構造之半導 體儲存裝置之檢查操作如下。 首先使孩集中抹除檢查模式選擇之位準成爲，丄”以 從該偶數位it線BL0，BL2，··，，BLm分離該共同位元線 115,更有甚者使該預先充電信號之位準成爲，,L"以打 開茲電晶體117和電晶體159，因而以一預先充電電壓 個別地放電該共同位元線115與從BL〇到BLm之位元線。 接著使茲預先充電φρΓε之位準成爲，，H”以停止該共同位 元線U5及從BU)至BLm之位元線之預先充電，直到此階 段，所有從WL0到WLn之字元線係位於非選擇狀態。 接下來使孩集中抹除檢查模式φαν之位準成爲” H"以連 接孩共同位兀線115至該偶數位元sBL〇，BL2， ， -----·---^---裝----------IT-------線 I - (請先閎讀背面之注意事項再狄寫本頁) _ -34- 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（32 ) 以及連接孩奇數位元線BL1，BL3，.··，BL(m+l)至該Vss 線114 ’在此例中，該集中抹除檢查模式選擇信號 位準變成"L"’以到所有從丑“到BL(m+1)<位元線係藉由 電晶體160來從該行解碼電路113電氣式地分離；更有甚 者藉著該列解碼電路112選擇所有從WL0到WLn的字元線。 接著’若在該記憶格陣列丨丨丨中存在至少—非抹除記憶 格’藉著連接相對應於記憶格電晶體MT之源極至該奇數 位疋線BL及Vss線114來放電該共同位元線n5，以致從 該預先充電電壓降低在共同位元線115之電壓_，所以從感 測放大器116來的輸出信號〇 u 丁之位準變成"l π。 如上所述，執行該現存第^具體實例之串列存取之虛擬 接地系統半導體错存裝置之記憶格陣列1 1 1中，藉著由集 中抹除檢查模式選擇信號([jaev來打開與關閉之電晶體TN〇 ’ TN2 ’…，TNm連接偶數位元線bl〇，BL2，...，BLm 至省共同位元線BL0，BL2，. · _，BLm ;在另一方面藉著 由集中抹除檢查模式選擇信號φ&εν來打開與關閉之電晶體 TNI，TN3 ,…’ TN(m+l)來連接奇數位元線BL1，扯3 ，…’ BL(m+l)至Vss線114 ;更有甚者，允許位於記憶格 陣列1 11及行解碼器113之間’所有從BL0到BLm之位元 線集中地電氣式地藉著由集中抹除檢查信號來打開與 關閉之電晶體160來連接和分離。 更有甚者，當藉著由預先充電信號φρΓε來打開而關閉之 電晶體159連接從BL0到BLm之位元線至預先充電源極 Vpre時，藉著由預先充電信號φρΓε打開與關閉之電晶禮m -35- 本紙張尺度適财關轉（CNS ) Λ4規格（210X297公釐）— —-- --請先閱讀背而之泫意事項"'>--本貧) -装· 經濟部中央標準局員工消費合作社印聚 Α7 Β7 五、發明説明（33 ) 連接共同位元線115至預先充電源極Vpre。 當執行一檢查操作時要根據以下程序來執行。 (1) 使該集中抹除檢查模式選擇信號φΜν與預先充電信 號(jjpre成爲"L"以用預先充電電壓vpre個別地充電共同位 元線115以及從BLO到BL(m+l)之位元線。 (2) 使預先充電信號(j)pre之位準成爲”H，，以停止該共同位 元線115與從BLO至BL(m+n)之位元線之充電。 (3) 使集中抹除檢查模式選擇信號φ^ν之位準成爲，,H"以 連接偶數位元線BLO ’ BL2，...，BLm至共同位元線115 以及連接奇數位元線BL1，$3，…，BL(m+l)至Vss線 1 14 ,該集中抹除檢查模式選擇信號之位準變成”L”以 從行解碼電路113分離所有從BLO到BL(m+l)之位元線。 (4) 藉著列解碼電路112選擇所有從WL〇到WLn之字元 線，接著監視從感測放大器丨16來之輸出信號〇υτ之位準 變成低的一事件。 所以檢測由於在記憶格陣列ln中非抹除記憶格之存在 來放電共同位元線115之一事件。 索1此案例中，當該記憶格陣列i丨丨中存在至少—非抹除 圮憶格電晶體MT時，發生共同位元線丨15之放電，因而 在執行該串列存取之虛擬接地系統半導體儲存裝置之記憶 格1 Π之上正確地集中執行檢查操作。 如敘述於上，在任一前述具體實例中如顯示於圖者， 2著從該程式狀態Di至在檢查操作中電壓高於字線選擇 电壓Cl 一抹除狀態D3下增加記憶格電晶體MT之起始電 本紙張尺國家樣規格（ -----.---^— 裝-------11------^ I (請先聞讀背面之注意事項再钦寫本頁〕 一 經濟部中央榡準局員工消費合作社印^ A7 ^ ----------- B7 五、發明説明（34 ) 壓來執仃抹除操作；接著藉著檢測已抹除最小起始電壓d 己憶格之事件來決定該檢查操作之完成，因而可完全地 集中執行該檢查操作。 更有甚者’對於過抹除並不關切。 。該前述之具體實例在此案例之基礎上已敘述，此處該感 測放大态8，刊，58，95和i 16係電壓感測型式感測放 大器而根據位在從共同位元線5，55和115或資料線％ 與94之輸入電壓和該參考電壓1£之間大小關係來改變 輸出信號OUT之位準，然而該現存發明並不限於此，且任 一感測放大器可爲一現存感$型式感測放大器，在如此一 末例中，根據位於現存泥經共同位元線5，5 5和^丨5或資 料線36和94之電流和-參考電流間之大小關係來改變輸 出1§號OUT之位準是適當的。 任一前面提及之具體實例係基於該假設，即一電流已流 -二該记隐格％ 體MT之案例係由該資訊"〇„所代表，沒有 電流流過之案例則由資訊”來代表，而使所有記憶格經該 抹除操作來具備資訊，，！"；然而，該現存發明也基於該假設 而應用，即一電流已流經該記憶格電晶體Μτ之案例係由 咸 > 訊1代表，沒有電流流過之案例則由資訊，，〇 ”來代表 ，而使所有記憶格經該抹除操作來具備資訊，,〇,，；在如此一 案例中，位在共同位元線5，55，和U5或該資料線36 和94與參考電壓Verf之間的一個差異係由感測放大器8 ，38，58，95和116所檢測，或位於流經該共同位元線 5，55和115或資料線36和94與參考電流之間的一個差 _ -37- 本紙掁尺度適用中國國家^準（CNS )六4規格（ΖΙΟχΥπ公赴） ；---^-I^I-, (請先閱讀背面之注意事項再¥.艿本頁) 訂--- 線-----：---- A7 --—_____B7 五、發明説明（％ ) 經濟部中央標準局員工消費合作社印絜 異，由該相對的感測放大器來感測，以及當任—個感測放 大咨之輸出信號OUT之位準爲"L"時，相似地檢測未抹除 之任何一個記憶格之該事件。 前述具體實例中該行解碼電路33和93之構造並不限於 顯示於圖4和圖8中之該電路構造，當該集中袜除檢查模 式選擇信號(Mev具備作動位準時，提供一電路構造其中可 打開用以連接該位元線至資科線或該偶數/奇數位址資料 線之電晶體4 1，1 0 1和1 〇6是很必要的。 一如從上述係很明顯的，該現存發明之半導體儲存裝置藉 著射電子進入所有記憶格電^體之浮動閘極來執行該記憶 格陣列I抹除，接著藉著由該預先充電電路以該指定電壓 預定充電該共同位元線，藉著反應於該檢查選擇信號之切 換電路來連接記憶格陣列之所有字元線至共同位元線，藉 著列解碼電路來選擇記憶格陣列之所有字元線以及監視^ 感測放大器來之檢測信號，以此安排，當在記憶格陣列中 存在至少一非抹除記憶格時，經由該非抹除記憶格電晶體 放電該預先充電共同線。 因’此如該現存發明，可在所有記憶格之上正確地集中執 行該抹除檢查操作。 當集中檢查已射入電子進入所有記憶格之浮動閘與在該 前述發明之半導體儲存裝置之記憶格陣列中袜除保^之= 訊的該事件時，藉著該已指定電壓來預先充電共同位元線 ’根據該檢查選擇信號來連接記憶格陣列之所有位元線至 共同位元線以及選擇該記憶格陣列之所有字元線，基於從 (請先閱讀背面之注意事項再蜣寫本頁) -J--裝----- 訂--- 線 -38- 本紙法尺虎適用中國國家標準（CNS ) Λ4規格（2丨0X297公釐） 五、發明説明（36 A7 B7 經濟部中央標準局一貝工消资合作社印製 ，測放大器來的檢測信號以執行該集中抹除檢 實施該現存發明之該集中抹除檢查方法。以此 然：陣列中至少存在-非抹除記憶格‘： 事件，來放電該預先充電共同位元線。 邊 因此如該現存發明，可在所有記憶格 行該抹除檢查操作。 木ν地執 發明之半導體儲存裝置藉著射電子進人所 ：體心净動問拖中來執行記憶格陣列之抹除二 行集中抹除檢杏操；：；； =預先充電該資料線來執 _ —知作猎耆^應於孩檢查選擇信號以連接 、、子％線至位元線之該切換電路來打開該行解碼電路 7切換元件’藉著列解碼電路來選擇該記憶格之所有字元 ^及從感測放大器觀察該檢測信號，以此安 格陣列中存在至少—韭姑坠~ t 至7 #抹除纪憶格時，經由該非抹除記憶 格电阳體放電該預先充電共同位元線。 、因而如該現存發明可在所有記憶格上正確而集中 孩抹除操作。 τ 當集中檢查已射電子進入所有記憶格之浮動間與在該前 处發明 < 琢半導體錯存裝置之記憶格陣列中抹除保存之資 ^々濤事件時，藉著該已指定電壓來預先充電資料線，根 據用以連接記憶格陣列之所有位元線至資料線之檢查選擇 ^號與選擇所有記憶格陣列之字元線，基於從該感測放大 备來的檢測信號以執行集中抹除檢查操作，以實族該現存 發明之該集中抹除檢查方法。 ___ -39- 本紙張尺度剌帽财縣（⑽）_210χ 297讀)
f請先閲讀背面之>i意事項再填寫本12C ¾„17------ 媒-----------
I- 1 I -I 五、發明説明（37 A7 B7 以此安排，藉著可必然地檢測在該記憶格陣列中至少存 在一非抹除圮憶格之該事件，來放電該預先充電資料線。 因此如該現存發明可在所有記憶格上正確地集中執行該 抹除檢查操作。 ~ 如此敘述之該發明顯而易見的相同之物可以用許多方式 變化，這些變化不能視爲已偏離本發明之精神與範疇，1 對於熟習於此技藝之人顯而易見之如此改良將會包含在以 下申请專利範圍的範蜂之内。 參考數 字 : 1，31 51， 9 1和 111 ： 記憶格 陣列 2，32 52， 92， 112 ： 列解碼 電路 3，33 53， 93， 113 ： 行解碼 電路 4，34 54， 114， Vss線 5，55 7 115 :共同 位元線 6，36 ， 56， 94 ： 資料線 8，38 > 58， 95， 116 ： 感測放 大器 I-----------办衣____ (請先閲讀背面之注意事項再垓艿本 經濟部中央標準局〖貝工消費合作社印繁 9，39 ’ 59，96，117 :電晶體 42 : NAND邏輯電路 48，103 :反向器 6 8，1 〇 4 :偶數位址資料線 6 9 ’ 10 5 :奇數位址資料線 159 ’ 160 :電晶體 1 6 1 :感測放大器 16 2 :移位暫存器 訂. ----—___ __ - 40 - 本紙張尺度適财( CNS ) ^別公兹） ΑΊ Β7 五、發明説明（38 ) BL :位元線 WL :字元線 (Jjpre :預先充電信號 (j>aev :集中抹除檢查模式選擇信號 addO#，add0-add2 :行位址信號 (|)〇dd :奇數位址選擇信號 φeven :偶數位址選擇信號 <{)cut0-(j)cut3 :感測放大器切斷信號 (|)load :資料傳送信號 .-----,裝一卜 (讀先閱讀背面之.fi意事項再填寫本頁) 訂 經濟部中央標準局—工消費合作社印" -41 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公t )