TW380221B - Memory system and semiconductor memory device used in the memory system - Google Patents

Description

A7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 ) 本發明係有關於記憶系統及使用於記憶系統之半導體 記憶裝置’特別是有闢於能夠以高速大量傳送資料的高漣 汜憶系統，以及半導體記憶裝置。 微處理器（microprocessor)的性能提高，同時做爲記憶 裝置的動態隨機存取記憶體（Dyanrmc Rand〇m Access Memory，DRAM)之記憶容量也日漸增加。然而，drAM的 操作速度仍然比不上微處理器的速度，所以微處理器所需 要的大量資料’無法以高速方式從dram傳送到處理器。 因此，目前已提出一種高速的記憶系統，是將記憶體控制 為/處理為和數個dram以匯流排連接，以同步於時脈信 號的方式，連續性地進行資料傳送。以下，以一種這樣的 高速記憶系統爲例，亦即利用稱之爲“同步鏈”(sync lmk) 的高速記憶體介面之記憶系統加以説明。 第16圖表示一般同步鏈記憶系統之結構圖。在第 圖中，記憶系統包括控制器i、傳送鏈（sendlink)1〇、記 憶體（RAM)2~0至2_n、同步鏈2〇以及控制排線12。傳送 鍵10是用以傳送從控制器【所輪出的請求封包⑽㈣ packet)。彼此平行設置的記憶體2_〇至2 n則是以彼此並 聯的万式連接傳送鏈10，並且根據透過傳送鏈10所傳送 的請求封包，執行所指定的操作。同步鍵 —共同連接，並將被選擇的記憶體中所二的回 應封包（response packet)傳送到控制器i。 是用以傳送來自控制器1、做爲操作時序信號的旗卵ag) k號fig和閃控（strobe)信號srb。此控制信號排線12上的 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） (請先閱讀背面之注.意事項再填离本頁) 裝- 、ιτ i0. 立、發明説明（2) —-—_: 閃控信號srb規定了控制器1和 Λ 己^'體2_0至2-η的操作诖 度以及時序，旗標信號flg則表示在傳㈣ j作達 包的開始處。傳送鏈1〇是從控 専达封 封包;另-方面，_。則是將心== 出的回應料，以單—方向對控制器】進行傳逆二^ 封包中則包括用以識別各記憶體2-= (山ve)m(識別碼）、用以下達 從屬 ，和寫人資料等等情報。同步心„上==二=位 在一般的操作中僅包含讀出的資料。 〜包 從控制器1傳送請求封包到記憶體，以 過同步鏈2〇傳送回應封包的路徑中，對於各記情體 2-n所傳送的路徑長度均相 〜 土 記憶體w至並且將被選 同步鍵20包括結合 .^ 將破迭擇記憶體中輸出的回雇封 =远離控制器1的方向傳送的部分，以及將此回應封 等，所以對於各記憶體2_。至路徑的距離相 出請求封包到獲得回應封^^日^2制器1能«送 立起封包傳送的同步性。而的時間相同，便很容易建 並且’控制器1 —般即爲處理器。在以下的説日月中， 則將用以控制記憶體2_0至2_n存取的控制器，以及具有 運算處理功能的處理器，兩者合稱爲記憶體控制器（_㈣ controller) ° 通常傳送鏈1〇具有8位元或9位元的位元寬度，而同 步鏈20則具有傳送鏈1〇之位元寬度兩倍的位元。 A7 B7 五、發明説明（3 ) 第1 7圖則表示第16圖所示之記憶系統中資料讀取緩 衝的時序圖。以下，參考第Π圖，説明資料讀取時的操作。 在時間to中，出現了「列開啓」（row 〇pen)的請求。 在時間t0之列開啓封包送出之前，旗標信號fig則由“〇”上 昇爲“1”的狀態。藉由此旗標信號flg的上昇，來下達封包 傳达的指令。列開啓中包含用來指定記憶體2 〇至中 一者之從屬ID(識別碼）、表示列開啓的指令以及指定應開 啓列的^址。此列開啓的情況下，在被指定之記憶體h ^，被指定位址的列則設爲選擇狀態。在此狀態中，只有 早獨進行列的選擇操作，連接到被選擇列的記憶單元並不 會輸出資料。因此’回應封包讀被送㈣同步鏈？〇。 在時間U中，送出「讀取開啓」（read〇f〇pen)的請求。 :時間U亦即旗標信號flg由“〇”上昇爲“】，，，來下達封包 达=令。此讀取開啓則是從列開啓狀態時所選擇的列 人。’拖所需要的記憶單元，並下達資科讀取操作的指 7。 &<，此讀取開啓即對應於—般「 的狀態。傳送録ln 奴、相同」（Pagehn) 連10上的知求封包在閃控信號srb的上昇和 =邊，由被定址的記憶體取回。在時 被定址記憶體中，需要有-段時間區間用以 將被疋址的列轉換爲選 游⑽延遲時間⑽）。〜（對應於—般⑽鳩中. 利用讀取啓動，可以從被定址 記憶單元中讀取资拉Μ、 α體又對應的被定址 以被送到記憶單元的資料，在時間 (請先閱讀背面之注意事項再填寫本頁) 裝-------訂 I — -Mi. U!问步心。從時_至時間α所需的時間， ^度適用—中國 A7 五、發明説明（4 ) ' 則是藉由請求封包内所包含的資料來指定。在此同步鏈扣 上回應封包（讀出資料）則是在肉控信號srb的上昇和下降 ‘邊緣中之一時，由控制器〗取回。 傳送鏈10之位元寬度是同步鏈20之位元寬度的m， 另一方面，傳送鏈1〇上的取樣速度則是同步鏈2〇上取樣 速度的2倍，因此，兩者的資料傳輸速度是相同的。由於 請求封包和回應封包是分別在傳送鏈1〇和同步鏈2〇上進 行傳輸，所以即使在對一記憶體進行請求封包的傳送同 時，吓能夠由另一記憶體對記憶體控制器丨送出回應封 包。所以，能夠在記憶體控制器和記憶體之間進行連續性 的資料傳輸。 第18圖則表示第16圖所示之記憶系統中資料讀取時 操，的時序圖。在資料寫人時，亦是首先將旗標信號_ 由上昇爲“1”，通知請求封包的傳輸。接著在傳送鍵 上’將用來表示㈣啓的請求封包送出到傳送鏈^ g上。利 用列開啓指令，在被定址的記憶體内的被定址列 選擇狀態。 ' 經濟部中央標準局員工消费合作社印製 在經過列輸出時間之後(經過時間tRCD後）之時間u 中’送出表π寫人操作的請求封包。此—表示寫人操作的 請求封包，則包含識別記憶體的從屬ID、寫入資料、表示 寫入資料的指令以及表示寫入資料數的資料。在時刻u 中’雨送出寫入請求封包時，在被定址記憶體内之利用列 ，啓指令成爲選擇狀態的列上，將資料寫入被定址的記憶 單疋（行）。在寫入請求封包的情況中，因爲只有進行資料 本纸張尺度適用中國國210X29^7 五 B7 經濟部中央標準局員工消费合作社印製 、發明説明（5 的寫入而不會 '其 資料封包。回朗包，步鍵上便不會送出 在進行資料空 送虎請求封包。^過程中’亦僅使用傳送鏈10 送出回應封包的過程二=操:能夠與利用同步鍵-傳送。 進仃以❾1Uit的資料 第19圖則矣- (A)走于社龙+不空1姦收發封包値的示意圖。第19 g 區24以及資枓區％ 指令 令。請報表讀以操作的指 位元組數《及寫入資二f::應開始時間、傳輪資料 、 勺八貧秆寺寺的情報。第19 應封包的結構示意圖。回應封 求:回 送出，並且僅包含讀《料的情報。會㈣^封包而 如上―θ以哑包形，送出資料的結構時，各封# 内所包含的碟大#，先门、 各封I ^ ^ ^ ^ ^ ^ 1 ^ t^f ^ ‘、，、疋’L。所以，因爲n體控制器盔 構成記記憶體所具有的时資料（位址大小（= ……Λ 記憶庫(bank)數)，便鱗 ……、、t、心隐體需要全部是挺恩結槿，於是砉丈纪揞 .系統架構欠缺彈性的問題。換言之，當在記憶系统ϋ 動態隨機存取記憶體和非揮發性—_volatlle)記憶體等做 爲記憶體時’由於這些位址結構相異而使記憶系統無法建 ϋ，便產生了系統缺乏彈性的問題。 r--^ 装——(請先閱讀背面之··江意事項鼻填寫本買) 訂- —0! 本纸張尺度適用中國國家標隼（CNS ) Α4規格（ A7 B7 五、發明説明（6 另外，曷此記憶系統是使用 和處理圖像資枓的處理系統中時 =運算處理 對错存圖像資料的記憶體和儲存運算==是二別 加以摄作。士此、…. 、异處理用貪枓的記憶體 處理;’料存圖像資料的記憶體以㈣存運算 Ϊ不=Γ體各具有謂性時，物控制器因 各記憶纽構成要㈣記憶體㈣:便盖法 此記憶系統的用狳A ?，丨在，丨搞山 ^一'— ^用途冗到限制，便出現了系統通用性

問題。 '一一…' J 因此，本發明的目的在於提供一種記憶系統， 用具有不同特性的記億體，以及爲此目的科 I JV L. > .._, .-.-.S.TTUS^.. . pLj _憶裝置、 本發明之另一目的在於糁供—種半導體減裝置，能 夠輕易地被組裝到高速記憶系统中。 在申請專利範圍第1項的半導體記憶裝置中，包括用 以儲存表不固有特性之特定資料的裝置，以及根據透過匯 流排所給之傳送指示指令，將儲存在此儲存裝置中之特定 資料，傳送到匯流排上。 在申4專利範圍第2項的半導體記憶裝置中，此特定 資料係表示該半導體記憶裝置之記憶容量的資料。 在申請專利範圍第3項的半導體記憶裝置中，此特定 貪料係表示半導體1己憶裝置之列位址以及行位址的位元數 資料。 在申請專利範圍第4項的半導體記憶裝置中，此特定

請 先I 閲 I Μ I ί 注 意\ 事I 項 I 号。 填 I裝 頁I

I ί 丁 經濟部中央標隼局員工消費合作社印製 本紙張尺度適财H目家縣（CNS ) ( 210X297^" 經濟部中央標牟局員工消費合作·社印製 Μ Β7 五、發明説明（7 ) ~~^ 資料係表示半導體記憶裝置所含之記憶庫數量的資料。 在申請專利範圍第5項的半導體記憶裝置中’、傳奸 令的匯流棑和傳送固有特定資料的匯流排係爲分別設置。曰 在申請專利範圍第6項的記憶系统中，包括記憶體控 1器，，以及透過第—和第二匯流排，彼此並㈣接於此: 憶體控制器的數個半導體記憶裝置。每—個這些半導體記 憶裝置包括儀存該半導體記憶裝置之固有特定資料的^存 裝置’以及根據透過第—匯流排所給的傳送指示指令，將 错存於此儲存装置中的特定資料送出到第二匯流排的輸出 裝置。 在申請專利範圍第7項的記憶系統中，第6項記憶系 X中的4{資料係爲表示對應半導體記憶裝置之記憶容量 的資料。 在申凊專利範圍第8項的記憶系统中，第6項的特定 r科係爲表示該對應之半導體記憶裝置的列位址以及行位 址的位元數資料。 在申凊專利範圍第9項的記憶系紇中，在第6項中的 特足資料係爲表示半導體記憶裝置所含記憶庫數量之資 料。 藉由將各半導體記憶裝置的固有資料分別地傳達到記 憶體控制器上，記憶體控制器便能夠對每個記憶體（半導體 記憶裝置）的固有資料進行管理，並且能狗實現有效率的記 憶體映射（memory mappmg)。在記憶體控制器的管理下， 即使是以彼此不同特性的記憶體，亦能夠輕易地建構起記 本紙張尺度適;? f請先閲讀背面之注意事項再填寫本頁j k 1T_--------叫 A7 A7 B7 經濟部中央標率局員工消費合作社印製 五、發明説明（，8) --- 憶系統。 實施例： 第一實施例： 第二表示根據本發明之整個記憶體的概略架構圖。 59、:己;’V己憶體2中包括輸入緩衝器5〇、指令解碼器 衝:哭;。:1Γ4.、_部56和輪出緩衝器58。輸入緩 接:、1於自傳⑽1G的請求封包。指令解碼器52則 ==入緩衝器5。所傳送的請求封包，將包含在此請 求封包中的指令解碼出來，並根據該解 生 號。記憶髓部54中且友以^、^ _ ”人2中具有以仃列万式排列的複數個記憶單 Λ 器52的控制下’根據透過輸入緩衝器5。

Rem达m料，可對被定址的記料^進行存取。 ROM邵56則是儲存此記憶體2中固有的特定 指令解瑪器52的控制之下，讀取其所财子之固有特定資 料，=傳送到輸出緩衝器58上。在指令解碼器 制 下，輸出緩衝器58將記憶體部54和峨 ：： 的資料，以預定時序傳送到同步鏈2〇上。 者 料過傳送鏈H)所給的請求封㈠所含之從屬 別碼〇 )，與儲存於未圖示之識別碼暫存器中 ^ 同時，指令解碼器52會被啓動，並且對來自輪入緩^ 5〇的請求封包進行指令的解碼。記憶體2的_^^ 16圖「RAM」下所不，是在初始化程序中，八 憶體。此從屬m是從接近控制^處，由 增加1所構成。此初始化程序則是透過未圖示之路徑來實

II 本紙張尺度適用中國國家標ίΤ cns ) (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 五、發明説明（9 ) 施。從屬⑴的初始化程序包含以下的步驟。透過傳逆鏈 10給予初始化指令，並且將記憶體2的從屬 爲預定的初始値（62)。接著，控制器便在傳 定從屬m的指令以及從屬出，並且以 _、 I出政 A木圖不〈路徑，對 如第！6圖所示中接近控制器的記憶體輪出—從屬出輸入 :可信號。對最接近控制器的記憶體2_〇(參考第㈣而 吕，當從屬ID 1令可信號爲致能狀態時，便將傳送鏈上所傳 遞的資料當做自已的從屬ID加以儲存。在儲存從屬[D之 後，記憶體便對鄰接的記憶體傳達—從屬出輸入件可俨 號。記憶體只有在給予此從屬①冑入許可信號時，才奋將 傳送鏈上所傳義從屬ID取回，並纽是自㈣識別碼加 以儲存。在完成最後一個記憶體的從屬m儲存程序後，最 後一個記憶體便會將一識別碼儲存完成信號（從屬id輸入 許可信號）傳送到記憶體控制器。藉此，記憶體控制器便可 以知道已對記憶系統中包含的所有記憶體設定了從屬 ID。 " 在此初始化程序之後，記憶體控制器便將各記憶體2 所包含的固有資料讀出。記憶系統的結構則與第16圖所示 之結構相同。以下，參考第2圖加以説明，第2圖表示本 發明第一實施例之固有資料讀取程序之流程圖。 記憶體控制器（1)在完成初始化程序，亦即儲存了記憶 系統中所包含的全部記憶體從屬ID之後，即送出伴隨著從 屬ID的载入指令（load command)到傳送鏈]〇上（步驟si)。 傳送此载入指令之後，藉由從屬ID所指定記憶體的指令解 12 本紙張尺度適用中國國家標準（CNS ) A4規格（2ΐ〇χ297公楚） (請先閱讀背面之注意事項再填寫本頁) > ml - > n 、-=a Μ濟部中央槔準扃負工消f含作社印家

----— 發明説明（1() 作，解w人指令㈣職部56送出 下令。麵部56在指令解碼器52的控制 資52的㈣τ，以财轉將此固定 列被i、#到同步鏈2q上。被送出到同步鏈2q的固定資料 貝j被傳送到記憶體控制器。 1接^記憶體控制器判斷是否已對所有的記憶體發出 (步驟s2)。此判斷動作，是在記憶體控制器内 比較來從：id和記憶系統内從屬m的最大値進行 令。當尚未對所有記憶體完成载入指令的傳送 時’記憶體控制器便將從屬ID增加1(步驟s3)，返回步驟 si。當在步驟S2中判斷已對所有的記憶體完成载入指令 的傳达時’便完成了固有特定資料的载入動作。 ,由對記憶系統中所含的所有記憶體送出此载入指 令’圮憶體控制器便可以管理每個從屬ID的記憶體固有資 料，而有彈性地對記憶系統中固有資料進行管理。 第3圖表示當此时（特定）資料爲記憶體2之記憶容 量時’記憶體控制器内管理方法之圖示。在第3圖中，記 慎^控制器]包含用以控制請求封&和回應封包收發的控 制單元60，以及用以管理記憶系統所含各記憶體中固有資 料己憶體管理表7〇。此記憶M管理H則包含用以分 別儲存記億系統所含各記億體之從屬ID的識別碼區Μ， 用以儲存各記憶體記憶容量的記憶容量區74，以及用以儲 存各記憶體所配置之CPU位址空間的位址儲存區76。管 13 ( CNS ) A4^mT2w7297^~M ) --N靖先閑讀背面之注意事Ji再填寫本耳j

經濟部中央標準局員工消費合作社印製 五、發明説明（1 1 ) ，表70内則是分㈣記憶體冰⑽從 和哪位址空間所構成的項目（ :^里 在記憶體管理表70中包本了八動厂 办恃们G ?、a 】對應於記憶系統内所含 〜fe 體 2-0~2-n < 項目 ΕΝ0〜Enn。 以從屬麵做爲識別碼的記憶體2 量M#0，並配置在CPU位址空間#〇 具有。己匕、谷 控制早元60則參考 此記憶體管理表7〇，能狗辨織出處理器要求進行存取的位 址區城是對應那個記憶體，所以能夠輕易地送出請求封包 到错存著處理器（CPU)要求位址資料的記憶體。 藉由使用如第3圖所示之記憶體管理表川，來管理所 有記憶體的固有資料，即使在各記憶體2-0〜2_n具有不同 1己憶容量的情況下，亦能夠根據各記憶容量，配置其㈣ 位址空間。即使使用了不同記憶容量的記憶體，亦能约輕 易地建構出記憶系統。 此記憶體2-0〜2-n的條件，是必須具有結合於傳送鏈 10,的輸入緩衝姦（輸入界面），以及結合於同步鏈的輸出 緩衝器（輪出界面）。因此，在滿足此界面條件妁限制之下， 便能夠利用任何特性的記憶體來建構記憶系統。並且根據 各#己憶體的特性（固有的特定資料），記憶體控制器就可以 彈性地進行位址配置等工作。 對ROM部56中記憶資料的寫入，則是在此記憶體2 出貨則所完成的。ROM部56的限制是能夠以非揮發性的 方式來儲存資料，所以可以利用EPROM和稱之爲 EEPR〇M(Electrically Erasable PROM)的快閃記憶體（flash 14 本紙張尺賴财關 (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局—工消費合作社印製 A7 B7 五、發明説明（12 ) ΓΓΓΓΛ施。另外，亦刊w固定革幕(咖k)寫入記 憶貧料的罩幕式ROM來實施。 第4圖表示此記憶容量資料之輪出形態 =5?假設爲具有16個資料輪出節點(端點— 二OM伽，一定需要有16位元寬度的輸出結 P局8位凡的寬度’或在輪出緩衝器％中用 R〇M部56的8位元資料對16位元資料進行變換所構成（或 可以使用從R⑽部56依序讀出8以資料的結構）。如第 7圖輸出緩衝器58則假設是在同步鏈20上輪出16 =貧的情況。此時’如第4β圖所 = 並且其他位元dl〜dl5爲。的情況表示⑽位 谷里时，便能夠以1M位元爲單元表示最大63G位 凡的讀容量。因此，例如記憶體2的記憶容量爲刪位 元的情況，财示記憶容量的資料，仙: …因此，記憶體控制刚夠 根據此記憶資料，配置CPU位 則是藉由一個位址内包”计：二，址空間的配置 位址包…元::料V，：㈣ 占據一Μ的位=間:⑽元的記憶容量臟 -4上使用了做爲固有特定資料的記憶體容 二t Ρ使在利用不同記憶容量的記憶體來建構記憶系 洗體控制器仍能约輕易地對各記憶體配CPU 位址空間。所以，能夠利用具有數種記 來建構起記m ’ (請先閱讀背面之注意事項再填寫本頁) 裝 訂' 15

經濟部中央標準局！.貝工消費合作社印製 Α7 Β7 太、發明説明（13 ) 第二實施例： 第5 A圖表示在第1圖中記憶體部54中所含之記憶體 陣列54a之概略結構示意圖。在第5圖中，記憶體陣列54a 包含以行和列矩陣（matrix)狀所配置的數個記憶單元MC。 在記憶體陣列54中，記憶單元MC是以列位址和行位址來 加以指定。列位址是指定記憶體陣列54a的列，行位址則 是指定記憶體陣列54a的行。 如第5B圖所示，即使在具備相同記憶容量的記憶容 量中’列位址的位元數和行位址的位元數亦不相同。一般 而言，記憶體陣列54是預先分割爲數個區塊，爲了產生可 同時將不同區塊位置設爲選擇狀態的情況。在第5B圖中 所表示之位址配置之一例，是以列位址爲位址位元RA〇_ RA11所構成而行位址爲垃址位元ca〇-CA10所構成之記 憶體，以及列位址爲位址位元RA〇_RA丨2所構成之記憶體 而行位址爲位址位元C AO-C A9所構成的記憶體。在此各記 憶體中列位址和行位址的位元數不同的情況下，記憶體控 制器知道此位址位元數。 第6圖表示根據本發明第二實施例，在記憶體控制器 知道記憶體固有的特定資料的結構示意圖。在第6圖中與 弟4圖所示^結構相同，表示輸出緩衝器在同步鏈2〇上送 出之16位元dl 5〜d0之一例的情況。如第6圖所示之結構 中’則是使用上半部之位元組（8位元）dl5〜d8表示列位址 位元數的資料儲存區域，以及使用下半部之位元組d7〜d〇 表示行位址位元數的資料儲存區域。因此，列/行位址位元 16 用中國國豕樣準「CNS ) A規( 2ι〇χ297公釐)—' ~- (請先閱讀背面之注意事項再填寫本頁) 裝· A7 A7 經濟部中央標準局員工消f合作社印製 B7 五、發明説明（14 ) 數則能夠分別以1至2 5 5位元加以表示。例如，在列.位址 爲10位元並且行位址爲8位元的情況下，則爲以下之狀 態： D<15:0>=(〇, 〇, 〇, 〇, U 0, U 〇, 〇, 〇, 〇, 〇, u 〇, 〇, 〇) 此記憶體的位址位元數資料，如第7圖所示，被儲存在記 憶體管理表80内。此記憶體管理表80則包含用以儲存辨 識各1己憶體用之識別碼儲存區，以及用以儲存各記憶體的 歹J/行位址位元數資料的位址位元數儲存區84。以分別對 應各記憶體的項目EN0〜ENn來設置。因此，將對應各識別 碼的列/行位址位元資料進行儲存。 第8圖表示請求封包的結構圖。在第8圖中，請求封 包中包括用以儲存指定記憶系統所含記憶體的從屬ID <區90a，用以儲存表示應實施處理的指令之區9〇b，以 及用以儲存位址add〇〜add3的區9〇c〜9〇f。區9〇a〜9〇f則是 刀別同步於閃控信號srb的上昇邊緣和下降邊緣，依序進 行，送。區9〇a〜90f的位元數爲一定値（取決於傳送鍵的位 & °此時，如下所述’在記憶體中進行位址的分配。 …第9圖表示記憶體主要部分的結構圖。在第9圖中， 4體包含輸人暫存器95 ’指令解碼器52，位址再分配 暫存器96，列解碼器5朴和行解碼器^。輸入暫存器％ 同步於閃控信號_，依相存請求封包。指令解碼哭52 ，據1入暫存器95所給的從屬m和指令，當此記憶體被 疋η ，解碼出指令並產生所需的控制信號。位址二 暫存器％在指令解碼器㈣控制下，依序儲存輪入暫刀^ 本纸張尺度適用 (請先閱讀背面之注意事項再填寫本頁)

A7 B7 、發明説明（15 ) 器95所給的位址。列解碼器54b則將此位址再分配暫疒=。 96所給的列位址進行解碼，並選擇記憶體陣列的^态 行解碼器54c則把來自位址再分配暫存器％的行=址^二 解碼，並選擇記憶體陣列54a的列。位址再分配暫存^丁 在利用指令解碼器5 2加以啓動後，便依序把來自輸入暫广 器95所給的位址(例如從最高位元側開始)儲存起來。此： Z分配暫存H96<财位元數（記憶體g域元數^ 被傳达到列解碼器54b，其他的位址位元則被傳送到 碼器54c。列解碼器、娜和行解碼器54〇是啓動或 二則是根據來自指令解碼器52的控制信號(此路::未 因此，由於使用此位址再分配暫存器％，記 :接收，憶體控制器所傳送的請求封包中所二： 址，而能夠根據其本身而分配列/行位址。 在頁相同（page㈣時（讀取開啓）之操作中，只有 位址。此時，指令解碼器52㈤只有對位址再分 96中行位址的部分，^ 暫存為 儲存。 情人暫“ 95所給予的位址加以 經濟部中—局I消^^'

五 同的記億體，建構起記憶系統 '10圖表示記憶體控制部主要部分的結構 圖中，讀體控制丨包括記憶料縣8G = 刚以及買相同判斷部m。 記料料夂、r M 〇〇 中各讀體分別設爲選擇狀態U(雅址。： 18

經濟部中央標準局員工消費合作社印製 A7 ----__ B7 五、發明説明（16) ' ' - =同判斷部11G則接收處理器（cpu)所給的位址，並參考記 ::管理表8 0和買記憶體]〇 〇，判斷爲選擇狀態的頁是否 ‘足址。記憶體則假設爲動㈣機存取記憶體⑽獨。 =記憶體刚中包含用以儲存指定各記憶體之從屬⑴的識 另馬區102，以及用以儲存各記憶體中爲選擇狀態之買位 址（列位址）的頁位址區1〇4。頁相同判斷部ιι〇接收從處 埋器所給的位址（CPU位址），根據此咖位址，辨識出所 指定的記憶體爲何（可利用第二實施例），並參考記憶體管 理表80，檢索出此被定址記憶體的列/行位址位元數的資 料。接著，頁相同判斷部11〇則根據檢索出的列位址位元 數的資料，從CPU位址中抽出頁位址（列位址），再從頁記 憶體100中檢索出對應的買位址，來判斷此檢索出的買位 址和CPU位址中所含的頁位址是一致或不—致，再根據判 斷結果，致能/不致能頁相同指示信號PH。在判斷買相同 的過程中，未圖示之控制單元則根據記憶體管理表80所含 之行位址的位元數資料，從CPU位址中抽出行位址，產生 清求封包。 在記憶體管理表80内，由於預先對各記憶體儲存列/ 行位址的位元數資料，即使在記憶系統所含記憶體的位址 結各不相同的情況，亦能夠輕易地判斷頁相同/不同 (miss)，根據此判斷結果，便能夠輕易地從CPU位址產生 形成封包所需的位址。 因此，即使使用位址結構不同的記憶體，仍能夠對各 記憶體分別進行對應於此位址結構的頁模式存取（page 19 ^ (請先閱讀背面之注意事項再填寫本頁) ---r--厂、.裝-- 訂— -1^ 本纸張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） 五 經 濟 部 中 央 標 準 為 員 X 消 費 合 作 社 印 製 、發明説明（17 mode access)，並且能夠有 第三實施例： β地細記憶體存取。 第11圖表示根據本發明第=命 的砝媒R ^ « 弔—男'施例，1己憶體主要部分 的結構圖。在第丨丨圖中，今 w心體2疋由接收傳送鏈上請求 封包的輸入緩衝器1?0，Λ ^ B ^ 处,Μ 共冋連接於内部匯流排π丨並且 彼此間可以獨立地驅動A -1卫且 編抓、以 说/非致能狀態的記憶庫 刪：於内部資料匿流排⑵，並將透過内 邵貧料匯流排丨2〇被傳送到 心k叫步鏈上之資料，輪出做爲回 應封包的輸出緩衝器122所椹 Λ ^ ^ ^ ^ . ά 冓成。圮憶犀#丑〇〜記憶庫#丑111 、請β 0 / 下’根據記憶庫存取信號， 遙擇性且以彼此獨i的·4、 Ag。 、式，被驅動爲致能狀態/非致能狀 悲。ί己憶體2内所含之記|音痛办 ^庫組0〜_111數量則爲任意。免 憶體2則包含用以儲存此記惊 V 丨〜/丰#B〇〜犯m數量的R〇M部 】23。'此R〇M部123則對應於第！圖所示之臟部56。 儲存於此ROM部123的記憶庫數量料則是透過輸 衝器122傳送到同步鏈上，並傳達至記憶體控制器。' 第12圖表示從輸出緩衝器122所輸出的記憶庫數量資 料之格式示意圖。在第12圖中，輸出緩衝器122在同步鍵 上傳遞16位元之dI5〜dO。此時，如第12圖所示，記憶庫 的數量能夠被指定爲1到65535之間的數目。 第Π圖表不CPU位址以及由記憶體控制器輸出到記 憶體的位址間對應關係之示意圖。cpu位址包括：指定記 憶系統所含之記憶體的記憶體選擇位址、栺定記憶系統所 含之圮fe庫的記憶庫選擇位址、指定記憶庫所含之頁（列） 本紙張尺度適用+國國家標i7CNS) A4規格 (請先閱讀背面之注意事項再填寫本頁) -裝- 訂 ------ --- 20 經濟部中央標準局員工消費合作社印製 A7 _____B7_______五、發明説明（18 ) 的頁位址、以及指定此買上之行的行位址。若記憶庫的數 量不同時，記憶庫位址的位元數便不相同，此時頁位址的 位元數便相對地改變。記憶體選擇位址則是對應於從屬ID 來分配的。 第14圖表示記憶體控制器所含之記憶體管理表13 〇結 構圖之一例。在第14圖中，記憶體控制器13〇所含之記憶 體管理表130則具有用來指定各記憶體的從屬ID(從屬 ID#0〜從屬lD#n)之識別碼區132，以及用來儲存各記憶體 之記憶庫數量資料#〇〜#n的記憶庫數量資料儲存區丨34。 指足記憶體用的從屬ID和表示此記憶體記憶庫數量的記 憶庫數量資料，則儲存爲一,頁目EN(麵〜·η)。記憶體控 制器則參考此記憶體管理表13〇，對各記憶體的記憶庫數 量資料加以管理。 記憶體則根據從記憶體控制器所給的記憶庫位址、頁 位址以及行位址，進行記憶單元的選擇操作。此記憶體ΐ 結構則可以使用如第9圖所示之結構，利用位址再分配暫 存器96,將輸入暫存器95所給的位址分解爲記憶庫位址、 頁位址以及行位址。 第15圖表示頁記憶體的紝椹 』、、°稱圖。在第15圖中，酉記 憶體140包括用以儲存從屬m P 们减別碼區142，用以儲在 指定對應各從屬ID所設置的記愔鹿、，r、 祕仔 . . 丨心庫< 5己憶庫儲存區144， 以及對應各記憶庫，用以儲存妾_ 、、一、 存表不設爲選擇狀態之苜的苜 位址之貝位址區]46。守榜挪j、八 八 no所ft/ 器則根據記憶體管理表 130所儲存的記憶犀數量資枓 只竹，對各記憶體，在此頁記憶 21 木纸張尺度適用中國國家標準（CNS ) A4規格 (210x297公 釐） (請先閲讀背面之注意事項再填寫本頁) 裝---- 訂-- • m^i 00 —H 1 m · 經濟部中央標隼局員工消費合作社印製 A7 --B7 太、發明説明（19 體140内保留—用以儲存各記憶庫之頁位址的區域。在第 1)圖中代表性地表示與指定記憶體2_G的從屬⑽〇相 連之記憶庫#0，#1和#2，以及分別對應各記 之頁位址#〇，#1和#2。 叮垴存 頁相同判斷部的結構則能夠使用與第1〇圖所示結構 相同的結構。使用第15圖所示之頁記憶體14〇來代替頁記 億體100。此時，頁相同判斷部的操作則稍微有所不同。 ，、相同判if部η則根據儲存於記憶體管理表㈣中的記情 庫數量資料，從CPU位址中辨識出記憶庫位址位元。接^ 以記憶體選擇位址和記憶庫位址做爲參考位址，從此買記 憶體一14 0中讀出對應的頁位址，並且從c ρ π位址抽出買位 址。藉由判斷此c p U位址之頁位址和從買記憶體^ 4 〇所讀 取的頁位址是一致或是不一致的情況，進行買相同/頁不同' 狀態的判定。 在送出請求封包的過程中，記憶體控制器並不需要區 分記憶庫位址和頁位址。原因是在記憶體2内會進行此記 憶庫位址和買位址的分離。 如上所述，利用在記憶體内設置儲存記憶庫數量資料 的儲存區域，並將此記憶庫數量資料傳送到記憶體控制器 的方式，記憶體控制器即使在記憶系統中所含記憶體的= 憶庫彼此不同的情況下，仍能夠確實地管理各記憶體的兒 憶庫數量並且進行頁相同與否的判斷，所以能夠有效率地 進行存取操作。 另外’當頁己fe、體100和140是由内含可定址記悚體 22 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁} 裝 訂 經濟部中央標準局負工消費合作社印製 A7 __；_ B7_ 五、發明説明（20 ) (content addressable memory，CAM)所構成時，買相同判斷 部並不需要分別對記憶庫位址和頁位址進行辨識，只需要 單純地從CPU位址中抽出包含記憶體選擇位址、記情庫位 址以及頁位址的位址。但是，即使記憶庫的數量不同，= 位址的位置仍有需要相同。 另外，記憶體則可以使用動態隨機存取記憶體、非揮 發性的記憶裝置（例如快閃記憶體），或是不能進行買模式 存取（page mode access)，但能夠隨機進行存取的記憶體。 記憶體亦可具有連接到傳送鏈的輸入埠（輪入暫存器或輪 入緩衝器），以及連接到同步鏈的輸出埠（輸出暫存器或輪 出緩衝器）。 》 > 並且對於能夠適用於本發明的記憶系統而言，則可以 是不具有包含傳送鏈和同步鏈的匯流排結構，而根據記憶 體控制器的指令進行資料轉送的記憶系統。 如上所述，根據本發明，由於在記憶體内設置了用來 儲存此記憶體固有資料的儲存裝置，所以此記憶體若具有 圮憶系統的輸出入界面，便能夠組裝到記憶系統中。藉此， 即使用了規格不同的記憶體仍能夠建構起記憶系統，而且 能夠根據此1己憶系統的使用用途來選擇記憶體，建構起記

憶系統。 ’ V 並且，由於以位址位元數量資料、記憶容量資料以及 尤’丨思庫貧料做爲此固有特定資料，所以記憶體控制器能夠 根據這些記憶體的特性，配置cpu位址，並且能夠輕易地 實現頁相同/頁不同的判定。 (請先閱讀背面之注意事項再填寫本頁)

23

A7

五、發明説明（2 j 圖式之簡單説明·· 第1圖表示根據本發明之全部記杳 第2靥妾•立祕 〜體的概略架構圖。 第2圖表不記憶體控制器對 再圃 作流程圖。 1不〈死憶體的操 第3圖表示在本發明第一會施 ， 記憶體管理表的概略結構圖。 $ _控制器之 第4A圖表示在第1圖所示記憶體中， 出位元結構圖，第則表示此輪出緩衝二：：器的輸 記憶容量収對應關係圖。 讀“輪出位元和 圖，ΓΑ圖示第1圖所示記憶體中，阵列部之概略結構 (column)位財結構目。 】（_)位址和行 第6圖表示根據本發明篦-奋 的傳送形_。本發月第1施例 <位址位讀資料 第7圖表示在本發明第二實施例中，設置於記憶體控 制器内的記憶體管理表的概略結構圖。 、第8圖表π透過傳送鏈，從記憶體控制器傳送到記憶 體之請求封包之概略結構圖。 經濟部中央標準局員工消費合作社印製 第9圖表示本發明第二實族例中’記憶體主要部分之 概*各結構圖。 第10圖表不本發明第二實施例中，記憶體控制器之記 憶體管理表之一使用形態例之圖。 第11圖表示根據本發明第三實施例之記憶體主要部 分之輙略結構圖。 24 A7 A7 鯉濟部中央棣隼局員K消費合作.社印製 五、發明説明（22 第12圖表不本發明第三實施例中，所傳送之記憶庫數 量資料之傳送形態圖。 第b圖表不CPU位址和記憶體位址間之對應關係 圖。 第上4圖表不在本發明第三實施例中，記憶體控制器内 <記憶體管理表的概略結構圖。 第15圖表不本發明第三實施例中，記憶庫數量資料之 一形用形態例之圖。 第16圖表示習知枯你；、二^ 白丈技術 < 向速記憶系統之概略結構 圖。 第17圖表示第16圖脐_、v、/ q所不記憶系統中，在資料讀取時 之請求封包傳送程序圖。 第18圖表示第16圖所— ^ & 斤不疋‘丨思系統中，在爲了寫入資 料而送出請求封包程序的時序_。 ' 第19A圖表示請求封向的 勺、'告構圖，第19B圖表示回庫 封包的結構圖。 心 符號説明： 卜記憶體控制器；2〜龙梧_ 51 體；10〜傳送鏈；20〜同舟 鏈；50〜輸入緩衝器；52扣人A ⑼^步 2〜&令解碼器；54〜記憶體部； 56〜ROM部；58〜輪出緩衝哭， t ^ 。’ 60〜控制單元；70〜記憶鹘 管理表；543~記憶體陣糾..δΛ 、、 瑕 L< ’ 80〜1己憶體管理表；100〜苜兮 憶體；120〜輸入緩衝器；& 、己 .、 〜〜輸出緩衝器；〜記 億庳；123〜ROM邓仝；j3^

Ate'體官理表；140〜頁記憶 體。 、 25 本紙張尺度適用中國國家橾準（CNS ) A4規格 '公釐） (請先閲讀背面之注意事項再填寫本kc 襄-- 、βτ

Claims (1)

1. A8 B8 C8 D8 •申請專利範圍 匯流排所給 L —種半導體記憶裝置，其根據透過第 之指令進行操作，包括： 儲存农置，儲存上述半導體記棟繁署、 料;以及 導 '裳置《固有特定資 ---^ r裝-- (請先閱讀背面之注意事項再嗔寫本頁)， 輸出襞置，其根據透過上述第一匿流 士/今申請專利範圍第1項所述之半導體記憶裝置，里 特定資料係爲表示上述半導體記億裝置之記憶容量 的貧料。 3. 如申請專利範圍$ 1項所述之半導體記憶裝置，其 中上述半¥體力憶裝置包含記憶體陣列’其具有行列狀排 列的複數記憶單元，並利用複數位元之列位址以及複數位 元之行位址加以定址； 上述特定資料係爲表示上述複數位元之列位址以及上 述複數位元之行位址的位元數資料。 4. 如申請專利範圍第1項所述之半導體記憶裝置，其 中上迷半導體記憶裝置包含彼此獨立操作之複數記憶庫； 經濟部中央標準局員工消費合作社印製 上逑特定資料係爲表示上述記憶庫數量之資料。 5. 如申請專利範圍第1項所述之半導體記憶裝置，其 中上述第二匯流排係與傳送上述指令之第一匯流排分別設 tg 置0 6. —種記憶系統，其包括·· 記憶體控制器；以及 26 本紙張尺度適用) Α4· ( fox297公變） 申請專利範圍 複數半導體記憶裝置，彼此並列連接於卞 u，各:^過第―及第二匯 A 體控 ;，並且根據上迷記憶體控制資科的傳 達之指令進行操作； 4第-_排所傳 每一上逑半導體記憶裝置包括·· 料；=裳置’儲存上述半導體記憶裝置之固有特定資 流排2裳置’其根據上述記憶體控制器透過上述第—匯 資料透過送指令’將儲存於上述屬存裝置中之特定 祀第—匯流排，傳送到上述記憶體控制器。 特定資料m利範圍第6項所述之記憶系統，其中上逑 料。{ 、爲表示對應半導體記憶裝置之記憶容量的資 μ、、8:如申請專利範圍帛6項所述之記憶系統，其中每一 -逑半導體記憶裝置包含記憶體陣列，其具有複數記憶單 疋’並利用複數位元^位址以及複數位元<行位址分別 加以定址； .上述特足資料係爲表示上述對應之半導體記憶裝置的 上述複數位以列位址以及上述複數位元之行位址的位元 數資料。 9·如申請專利範圍第6項所述之記憶系統，其中每一 上述複數半導體記憶裝置，至少包含一記憶庫，當半導體 ν己fe1置包含複數記憶庫時，上述複數記憶庫能夠彼此獨 乂地分別加以驅動爲致能狀態或/及非致能狀態； 27 本紙張尺度適用中國國家^^ 、申請專利範圍 上迷待定資科係 含記億庫數量之資料上述對應的半導體記億裝置所 10·如申讀專利範周裳< 匯流排包含用以傳送上述指::=憶系統，其中上述 鏈分別設置，用以 §第—鏈，以及與上逑第一 到上述記憶體控制器之二裝置所輪出的特定資科傳送 請 閎 ik 背 之 注 意 事 項 弄 裝 訂 — ·^線 _ 經濟部中央標準局員工消費合作社印製 aΰ 8 2 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）