TW312840B - - Google Patents
Download PDFInfo
- Publication number
- TW312840B TW312840B TW085110587A TW85110587A TW312840B TW 312840 B TW312840 B TW 312840B TW 085110587 A TW085110587 A TW 085110587A TW 85110587 A TW85110587 A TW 85110587A TW 312840 B TW312840 B TW 312840B
- Authority
- TW
- Taiwan
- Prior art keywords
- pole
- item
- patent application
- doped
- electrode
- Prior art date
Links
- 238000002309 gasification Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 238000009834 vaporization Methods 0.000 claims description 5
- 230000008016 vaporization Effects 0.000 claims description 5
- 235000005206 Hibiscus Nutrition 0.000 claims description 4
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 240000007594 Oryza sativa Species 0.000 claims description 2
- 235000007164 Oryza sativa Nutrition 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 235000009566 rice Nutrition 0.000 claims description 2
- 241000221035 Santalaceae Species 0.000 claims 4
- 235000008632 Santalum album Nutrition 0.000 claims 4
- 241000196324 Embryophyta Species 0.000 claims 3
- 238000000752 ionisation method Methods 0.000 claims 2
- 235000001543 Corylus americana Nutrition 0.000 claims 1
- 240000007582 Corylus avellana Species 0.000 claims 1
- 235000007466 Corylus avellana Nutrition 0.000 claims 1
- 206010016275 Fear Diseases 0.000 claims 1
- 241000287828 Gallus gallus Species 0.000 claims 1
- 244000284380 Hibiscus rosa sinensis Species 0.000 claims 1
- 241000406668 Loxodonta cyclotis Species 0.000 claims 1
- 230000007850 degeneration Effects 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000011800 void material Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 13
- 230000005684 electric field Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000006731 degradation reaction Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 241000218033 Hibiscus Species 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 208000037516 chromosome inversion disease Diseases 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000010422 painting Methods 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 229910052695 Americium Inorganic materials 0.000 description 1
- 241000252233 Cyprinus carpio Species 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 241000237858 Gastropoda Species 0.000 description 1
- 241000233855 Orchidaceae Species 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- LXQXZNRPTYVCNG-UHFFFAOYSA-N americium atom Chemical compound [Am] LXQXZNRPTYVCNG-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 235000012149 noodles Nutrition 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 230000037351 starvation Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
經濟部中央橾準局員工消费合作社印装 312840 a7 __B7_ 五、發明説明（# ) ' 發明翎域 本發明有鼷一種半導讎元件，且較特別地，有鼸一種 具有改良元件可靠性之金屬氣化物半導醱場效霣晶鼸 (M0SFET) 〇 發瞄背軎 大致地，CMOS(互補型金ί «化物半導醱）電路之醮用 可提供很低的預備功.率，只有當狀臃之轉移發生時，電 流方流通於霄路中，此特性使得在CMOS設計中極容易處 理功率消耗。用於一 n通道MO S (金顯氣化物半導讎）元件… 之電流載讎條電子，而用於一 P通道M0S元件之載體則為 電洞。四種不同地區或緬子存在於一 M0S罨饑中：源槿 ，汲極，蘭極與基鼸。用於一般作業，相對於基膿所最 度之此源極，汲極舆Μ極之霄壓傜正值以用於一 η通道元 件而像負值以用於一 Ρ通道元件。输出總是連接於轚源供 應線之一，因為在任何所得之狀饑*只有一電晶釀導通（on) 而另一則簡閉（off)。此確保了邏輯振顆（Swing)将只由 霣源供應轚壓確定而非由諸元件之等效粗抗之比例來確 定，如具備有靜態nMOS設計之情形。 於半導髏技術中，多結晶矽（多晶矽）較常使用為一闊 極轚極，事實上，由於多晶矽於自行排齊之M0S製程（ self-registering M>0S pro cesses)中像特別適用之物 質，其中蘭極電極與源捶/汲極區域像由相同之光軍步 雄所確定，故多晶性之鼸及率條相當大的1於積腥電路 •中，多晶矽被使用於電路配線與閛極電極β (請先聞讀背面之注意事項再填寫本资) ---裝· 訂 線 本紙張尺度逍用中國颺家襟率（CNS ) Α4规格（210X297公釐〉 312840 A7 鲤濟部中央梂準局員工消费合作社印製 J B7 · ............ " \ .五、發明説明（2 ) 於實現蘭極氣化物厚度^欲）滅低之次撇米MOSFETs中 ,橘跨於薄電介質之相對應增加之電塲像一主要之考悬。 具備10η·(奈米）與較小之矚極氣化物厚度，刻供應電鼷 必須自5V(伏特）降低至k 3 V以便降低横跨於該電介貿之 , ,... - ·'' .......... 竃塲至一低於4MV/CB(毫伏/公分）之安金準位。然而， 由η+闕極輿Ρ+接面，或Ρ+ Μ極輿η+接面聞之作業功 效Uorkfunction)之差異所導致之霣場加強則變得相當 重要。維持恒常之1. leV (爾子伏特）之作業功效之羞興 及滅低供應電匾，此氣化物電場（Ε〇χ>可利用方程式1中^ 所示之公式計算，其中Vgate表示《Γ極霣壓，Vfb亵示平 坦爾（flatband)電壓，以及Tqx表示氣化物厚度， E 撕=〔（± Vgate > + ( 土 V fb)〕/ Τ〇χ ·…方程式 1 〇 平坦帮霣K (Vfb )可利用方程式2中所示之公式計算 ,其中於η*表示作業功效之差異，Q〇x表示氧化物之霣 荷以及C οχ表示氣化物之電容， V fb= ^,ηβ + 〇 ox / C ^.....方程式 2〇 如方程式1所證實，根據鼸極輿溉極之餳S,作業功 效之差興將增加或減少蘭極/接面地匾中之霣場 ，第1 HI描繪一 M0SPET 10之_極至接面之E域，此 H0SFET 10具有一 n+闊極12, n_基體14及具備一蘭極 氣化物厚度（Το^ΐδ之P+接面16β根镰方程式1,氧化物 霣場20像由作業功效之差異（參_)所膨響。 參照第2圈，所示為被開啓之導通狀態中之n+ PM0S 元件輿P+ f MO S元件之源極輿汲極間镇佑物電塲上鼷槿 -4 - (請先閲讀背面之注意事項再填寫本I.) 裝. 訂 I----- 線· 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） 經濟部中央棣準局貝工消費合作社印装 A7 B7 五、發明説明（3 ) 極性之效應。第3 _顯示沿着供被鼸閉之非導通狀態中 之PMOS元件輿p+ PMOS元件之遁道之棋擬氣化物霣場 ，大約IMV/cb供n+ PMOSFETs之電場加強傣由於增加之 作業功效之差異。第2輿3 中所示之銪果操以利用 HIHIM0S之兩度空藺電牖樓擬所獲得。於非導通之鼸躕 狀態中，當假設一表面上為1〇ηι之氣化物厚度時，此氣 化物霣場於n+颶極PM0S之扱極镅由作業功效之差奧而 增加至4.6MV/ c*。，當以10%之Τ〇χ之製程變化來說明時 ,將迪成5MV/c*之最大氣化物爾場，此加強之氣化物# 塲將增加諸如，氣化物崩潰輿元件不_定性之元件不良 之危繼。 具有相同鬮極輿接面雄雜ft形式之MOSFETs,亦却， p+蹣極PM0S輿n+蘭極MM0S,已被提出以避免上述之髙 «化物«塲。參照第2舆3 ,可見到ρ+闥極PM0S元 件之氣化物霣場保持低於3.6MV/C·。然而，在CMOS技 ，術中，此一對3^运件設計之實際施行會t質地_使製^^ 複雜，乃因需有雙作業功效颺極之技術。於製作雙閜 極CMOS元件之可行性之資訊可由參考C.Y. V〇ng等人之 論文，名稱為”雙關極CH0S製程中n+輿p+多晶矽之摻 _法”，1988年由IEEE出販之IEDM技術文摘238號中取得 ,—多晶矽之空乏發生於反轉傷歷處，此反轉軀壓迫成 元件電流降低，此效應於爾_氧化》厚度（Τπ)里較小 畤會變得較酸重，可參考Η, Ivase等人之出版於Ext.摘 要SSDM27 1 (1990)之雙阑棰對稱之CMOS結構用於.藉元件 本紙張尺度適用中圃國家標隼（CNS ) A4规格（210 X沙7公釐） ---------丨裝------^.許---p-------線 (請先閲讀背面之注$項再填寫本资) 312840 A7 '、 __B7_ 五、發明説明u) 上之空乏閛極所孰行之次黴米之集成與降级之資訊其諭 文名稱為” M0SFET性能之空乏多晶矽蘭極之效應"來連成。 因此，降低有鼸商氣化物電場之作業功效以用於諸如， 只供n+ Μ極舆只供P+閘極之單一作業功效颺極之技術 來用於CMOS僳离度地可予以期待的。一種解決方式像透 遇閜極鳥嘴形之控制形式，而此蘭極鳥嘴形具有在閘極 邊鐮處增加氣化物之傾向。然而，此種解決方式會導致 «導降飫而造成性能損失。 本發明之目的在於減低整《接商画域之氣化物電場。 發朗槪秫 經濟部中央樣準局貝工消費合你 (請先閲讀背面之注意事項再填寫本1) 本發明僳一種M0SFET元件/其利用闞極之空乏效應以 降低整傭接面區域之氣化物《壜β由於閘極空乏效應存 在於η+鬮極PM0S元件與Ρ_闞極NM0S元件之非導通臞閉 狀態中，所以克服了性能之劣化，而重要的是阑槿摻雜 之準位β為防止導通開啓狀戆中之鬮極空乏，NM0SFET必 須利用高度擔雜之n+鬮極，PKQSFET η+蘭極必須為非退 化性摻雜以便利用閘極空乏於非》通期顒狀態中之優點 ，此可由植入不同劑量之柑圆形成_雜物於不間之閜極 中予以達成。而11+閘極PK0S元件輿ρ+關極UM0S元件之 M0SFET元件均可良好對等地被施行。 本發明上述目的及進一步之特性舆優黏將結合附鼸詳 述如下，其中： 第1 顯示一 M0SFET元件之閘極一接面；^區域； ί中國國家橾準（CNS ) Α4規格（210X297公釐） & & 經濟部中央裸準局貝工消費合作社印裝 A7 B7_ _ 五、發明説明（5 ) 第2画顧示在氣化物霣場上鬮槿籀性之效應； 第3 顯示n+典p+ PMOSPETs之氧化物«場； 第4鼸顯示本發明之基本麒理； 第5醣顯示本發明之一種薄麵形； 第6醣顯示闊極堆鋈； 第7醞顯示在p+植入期間之轘狀層保嫌；以及 第8鼸顳示在！!+植入期藺之餹狀靥保嫌。
較·_佳1旅例詳.I 本發明於文中所摇述之習知n+擄雜_極PM0SFET，士 闻樣鳙用於P+ _極HM0SFET。本發明可使用於掩埋輿表 面通遒元件，雖然本潑明特別鳙用於"單作業功效”CMOS 躍極技術，但亦可使用於”雙作業功效”CMOS蘭極技術。 本發明使用鼷極空乏效鼴以降低整镰接面画域之氣化 物電場，由於此蘭極空乏效蠹只存在n+蘭槿PM0S元件 輿p+閘極HH0S元件之非導通調閉狀態中，故性能之劣 化可予以克腰。 第4鼷描繪本發明之基本原理，所示你一具有一 n + 闞極32, n_基鼸34, P+接面舆一具備有蘭極氣化物厚 度（Τ〇χ)40之空乏匾38之M0SFET元件30之鼸棰至接面之 Ε域。對於一非遒化性雄雑之多晶矽蘭極，當M0SFET元 件30於非導通之鬭閉狀籮畤•一具備厚度tf p〇ly之空乏匾 38形成於閛極中之整镝接面，而空乏B 38中之電位降落 會降低氣化物霣場（Εοχ)。 參照第4輿5画，可見到镄跨於蘭捶空乏寬度之電位 本紙張尺I逋用中國國家椟準（CNS > Α4規格（210X297公釐） ---------—裝------訂丨.-----線 j (請先閲讀背面之注f項再填寫本頁) · ^ M2840 A7 B7 · __ 五、發明説明（b ) 降落將滅低横跨於氣化物之電場〇棋擬顯示對於一閘極
中ifliSc·3之活化載鼸濃度而言，於P+地區中之氣化 物電場會降低〇 . 6MV/ CIU 當PMOS元件於導通之関啓狀態時，蘭極被驪動於累 積。因此，當此元件於導通之開啓狀籣時.不會有閘極 空乏效臛發生且不會有相對臟之性能劣化《進一步地， 此作業功效之差異（#ιηβ)像有益的，其舆第2圈中所示 之Ρ+闊極PMOS相比較•則具有一相反之符號可降低氣 化物《場。 於本發明資施例之CMOSFET元件中，閜極之摻雑準位 葆重要的，現將予以解説。為了防止於導通開啓狀籣中 之閛極空乏，1PSFET必須使用离摻雜0闥極,PMOSFET 之閜極必須為非退化性摻雜以便利用非導通藺閉狀 態中閜極空乏之優黏，此镍由檀入不同劑暈之相同摻雜 物形式於不同閛極而連成，此將導致一種額外光單之需 求〇 經濟部中央梂準局貝工消費合作社印家 (請先閲讀背面之注^^項再填寫本頁) 為避免額外之光單，CMOS製程須作修餘。於生長η-阱 ，Ρ-阱，場氣化物與鬧極氣化物之後•.澱稹蘭檣多晶矽 輿輻狀氧化物層。此多晶矽僳非退化性η摻雜，例如ΙΕ 18 Phos (8| ) /c« 3 〇 參照第6圏，僳描繪一 MOSFET 40·具有一具備一 ρ-阱區44與一 η-阱匾4 6之基騮42, η摻雜區，以及界定此 M0SFET閘極堆疊之輻狀層50。 -8 - 本紙張尺度遥用中國國家橾準（CNS ) Λ4规格（210X297公釐） % A7 B7 五、發明説明（7 ) 參照第7匾，顯示一可適用於對齊之第一光軍60·可 見到賴狀雕50保護箸阐板多晶矽以抵播界定p+灝極/ 汲極匾52之p+植入物截54之植入，此非退化性η摻雜 多晶矽保持供PM0SFET。 參賭第8圓，顧示一可镰用於對齊之第二光軍62。對 於HM0SFET,在去除轘狀麕之後，η攆雜多晶矽藉由來 自界定η+源棰/汲極接面61之η+檀入物源之檀入而被 轉換為退化性摻雜之η+多晶矽49。 供植入Ρ+輿η+不純物之來薰包含硼輿伸之離子植入 物，而其他用以植入不鈍物之來灝則熟知於一般研習此 技術者。為了提供良好之電氣接觸於高阻性之鬮極且使 蘭極之延遲呈最小，在霣氣上，此闊棰須伴以闞極表面 導電性之加強，因而降低蘭棰表面之蘭極霄阻。此可藉 由例如，閘極矽氣化處理（亦邸，鈦-SALICIDE製程）或 選擇性金雇毈積（例如，CVD-_)來逢成。 然後，完成製作遇程。剩下步驟包含内部金羼鬣介質 ,接觸孔，金颶化以及其他熟知於是項技術者之步驟。 經濟部中央棣準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 線--- 醮理解的是，文中所述之實施例只為解說用，而熱習 於是項技術者可予以變化與修飾而不曹背離本發明之精 神輿範《。所有之此種變化輿修飾均被視為包含在界定 於附錄之申請專利範園中之本發明之領域内。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐）
Claims (1)
- 經濟部中央標準局身工消費合作社印製 *ί284〇 Α8 Β8 C8 _ D8 ， 六·、申請專利範圓 1. 一穩改良之次微米MOSFET (金屬氣化物半導齷）半導體 元件，其特徽為： 一半導讎本臁，具有一頂表面； —相當薄之電介質層，形成一矚極霣介質之元件於· 該頂表面上ί 一攆雜半導讎物質之蘭極電極於該薄霉介質曆±上 ，其中在該半導醱本釅上之一表面電位#雄應該閘極 霣極；以及 用於電氣隔離該籣極霣極於該半導臁本髑之裝置， •該裝置含有一毗鄰該閛極霣介質之該W槿霣極之高竃 ifi 阻部分，該高《阻部分具有一充分摻雜之濃度輿一導 霣性形式，其中在該元件之作業期間，一空乏層被形成 為延伸自該_閜極電介質_至^MJ8L極霉極之高霣阻部分。 2. 如申誚専利範園第ί項之元件，其中該箱^霉介 質層少於IOhb(奈米）。 3. 如申讁專利範圈第1項之元件，其中該蘭極電極包含 一 η+非退化性摻雜之蘭極。 4. 如申請專利範麵第1項之元件，其中該閘極電極包含. 一 P +非退化性摻雜之閘極。 5. 如申餹専利範園第1項之元件，其中該摻雑濃度僳足 以降低一 P+匾中之氣化物爾場，而僳非退化性於一 n+區之中。 6. —種製造改良之次級米H0SFET半導餳元件之方法，其 特撤為下列步蹶： -ΙΟ- 本紙張尺度遠用中國國家標準（CNS ) Λ4规格（210X297公釐） (請先閲讀背面之注$項再填寫本頁) -裝-----II—訂—— 丨線. % 一 、申請專利範圍 上 Α8 Β8 C8 D8 鼸 基 一 於 物 化 氣 極 蘭 輿 物 化 * 場 阱 - Ρ 阱 - η 長 .U.1 5 上· 讎 Κ ί 之 畏 生 該 ·* 於砂 矽晶· 晶多 多極 極閜 闔詼 積雑 鱲摻 上 矽 晶 多 櫥 0 之 雑 摻 ； 該物 於Μ 層不 狀 | 輟銪 1 1 積入 m 植 骤 步 列 下 括 包 尚 法 方 之 及 C 項 以物 eo ;鈍第 層不園 狀二範 顇第利 該一專 除入餹 去植申 如 及 以 ·» ο睪罩 光光 一 一 MM 一 該 位除 定去 I P 前後 之之 物物 純鈍 不不 1 1 ξ 0 Ms ΛΛ 該該 入入 檀植 於於 及 : 以 鼸 步單 列光 下·二 括第 包 一 尚位 ,定. 法， 方前 之之 項物 7 鈍 第不 麵二 範第 利該 專入 餹植 申於 如 8 。« 罩步 光列 二下 第括 該包 除尚 去 ， ,法 後方 之之 物項 攄 不 二 第 該 人 植 於 園 ； 範物 利雜 專摻 讅化 申.活 如 9 8 0 及 以 經濟部中央梂準局貝工消費合作社印裝 降低閛極霣阻性。10.如申謫專利範圍第9項之方法，其中降低醐極霣阻 性包括下一步鼸： 執行颺極矽氣化。11·如申請專利範園第6項之方法，其中所檀入之該第一不純物像一 P+植入物。12.如申讅專利範蘭第7項之方法，其中晐第二獪人物 像一 n+檀入物β ' -11- (請先閲讀背面之注^項再填寫本頁)本紙張尺度逋用中國國象標準（CNS ) Α4規格（210X297公釐） 經濟部中央揉準局WC工消費合作社印製 A8 Βδ C8 _ D8 六、申請專利範圍 13. 如申讅專利範匯第6項之方法，其中該轜狀層像一 氣化物靥。 14. 如申餹専利範園第11項之方法，其中該p+植入物榛 由離子植入法所配置β 15_如申讅專利範麵第12項之方法，其中核η+檀入物镞 由離子檀入法所配置。 16. 如申請専利範酾第14祺之方法，其中該離子檀入法 像硼離子檀入法》 17. 如申請專利範麵第15項之方法，其中該雄子檀入法 傜砷_子檀入法。 18·—種次微米MOSFET(金屬氣化物半導龌）半導體元件 ，其特徽為： 一半導《本«，具有一頂表面； 一少於ΙΟηΒ (奈米）厚度之薄霣介質層形成一Μ®電 介質元件於該頂表面上； 一摻雜半導臞物霣之隋極霄棰於該薄電介質靥之上 ，其中在該半導臞本體上之一表面霣位僳馨應該Μ極 竃捶；以及 用於電_隔雞該閜極霣極於詼半導讎本鼸之裝置， 該、裝置含有一 fft鄰該蘭極鬣介質之該蘭槿爾植之离電 阻部分，該离《阻部分具有一充分摻雜之濃度舆一導 電性形式，其中在該元件之作業期間，一空乏*被形 成為延伸自該閑極《介質至該蘭極《極之离霣阻部分； 其中該摻雜濃度像足以降低一 P+匾中之氣化物霣 -1 2 - 本紙張尺度適用中國國家梂準（CNS ) A4规格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) --1 —I _ ----訂------線------------u-t----- ABCD 々、申請專利範圍 場，而像非退化性於一 n+區之中。 19. 如申_專利範圍第18項之元件，其中該閘槿轚極包含 一 n+非退化性摻雜之闢極。 20. 如_請專利範園第18項之元件，其中該闞極電極包 含一 P+非退化性摻雜之晡極。 (請先閱讀背面之注$項再填寫本頁) -裝- 、1T' 線· 經濟部中央標準局員工消費合作社印製 1 3 _ 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/519,669 US5602410A (en) | 1995-08-25 | 1995-08-25 | Off-state gate-oxide field reduction in CMOS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW312840B true TW312840B (zh) | 1997-08-11 |
Family
ID=24069285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW085110587A TW312840B (zh) | 1995-08-25 | 1996-08-30 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5602410A (zh) |
| EP (1) | EP0870332B1 (zh) |
| JP (1) | JP2002509642A (zh) |
| KR (1) | KR100468070B1 (zh) |
| CN (1) | CN1150627C (zh) |
| DE (1) | DE69637697D1 (zh) |
| TW (1) | TW312840B (zh) |
| WO (1) | WO1997008755A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0175390B1 (ko) * | 1995-07-14 | 1999-02-18 | 김광호 | 다결정 규소 박막 트랜지스터 및 그 제조 방법 |
| US5900664A (en) * | 1997-02-11 | 1999-05-04 | Advanced Micro Devices, Inc. | Semiconductor device with self-aligned protection diode |
| US5966605A (en) * | 1997-11-07 | 1999-10-12 | Advanced Micro Devices, Inc. | Reduction of poly depletion in semiconductor integrated circuits |
| US5937325A (en) * | 1997-11-07 | 1999-08-10 | Advanced Micro Devices, Inc. | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits |
| US6933554B1 (en) | 2000-07-11 | 2005-08-23 | Advanced Micro Devices, Inc. | Recessed tunnel oxide profile for improved reliability in NAND devices |
| US6436749B1 (en) | 2000-09-08 | 2002-08-20 | International Business Machines Corporation | Method for forming mixed high voltage (HV/LV) transistors for CMOS devices using controlled gate depletion |
| JP2006108251A (ja) * | 2004-10-01 | 2006-04-20 | Rohm Co Ltd | 半導体装置の製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151635A (en) * | 1971-06-16 | 1979-05-01 | Signetics Corporation | Method for making a complementary silicon gate MOS structure |
| JPS5145438B1 (zh) * | 1971-06-25 | 1976-12-03 | ||
| US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
| US4047215A (en) * | 1975-01-31 | 1977-09-06 | Texas Instruments Incorporated | Uniphase charge coupled devices |
| US4454524A (en) * | 1978-03-06 | 1984-06-12 | Ncr Corporation | Device having implantation for controlling gate parasitic action |
| NL8203870A (nl) * | 1982-10-06 | 1984-05-01 | Philips Nv | Halfgeleiderinrichting. |
| JPS62160754A (ja) * | 1986-01-09 | 1987-07-16 | Nippon Gakki Seizo Kk | 集積回路装置の製法 |
| JPS6480070A (en) * | 1987-09-21 | 1989-03-24 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| EP0390184B1 (en) * | 1989-03-31 | 1993-06-02 | Kabushiki Kaisha Toshiba | Improvements in variable-voltage & variable-frequency power converter |
| US4992840A (en) * | 1989-09-21 | 1991-02-12 | Hewlett-Packard Company | Carbon doping MOSFET substrate to suppress hit electron trapping |
| AU638812B2 (en) * | 1990-04-16 | 1993-07-08 | Digital Equipment Corporation | A method of operating a semiconductor device |
| JPH0555560A (ja) * | 1991-08-23 | 1993-03-05 | Fujitsu Ltd | 半導体装置 |
| JPH05267654A (ja) * | 1992-03-23 | 1993-10-15 | Nec Corp | Ｍｏｓトランジスタ |
| US5468666A (en) * | 1993-04-29 | 1995-11-21 | Texas Instruments Incorporated | Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip |
| EP0657929B1 (en) * | 1993-12-07 | 2004-08-18 | Infineon Technologies AG | Method of fabricating MOSFETS with improved short channel effects |
-
1995
- 1995-08-25 US US08/519,669 patent/US5602410A/en not_active Expired - Lifetime
-
1996
- 1996-08-08 JP JP51006597A patent/JP2002509642A/ja active Pending
- 1996-08-08 EP EP96928636A patent/EP0870332B1/en not_active Expired - Lifetime
- 1996-08-08 DE DE69637697T patent/DE69637697D1/de not_active Expired - Lifetime
- 1996-08-08 CN CNB961976314A patent/CN1150627C/zh not_active Expired - Lifetime
- 1996-08-08 WO PCT/IB1996/000929 patent/WO1997008755A1/en active IP Right Grant
- 1996-08-08 KR KR10-1998-0701376A patent/KR100468070B1/ko not_active IP Right Cessation
- 1996-08-30 TW TW085110587A patent/TW312840B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100468070B1 (ko) | 2005-05-16 |
| JP2002509642A (ja) | 2002-03-26 |
| WO1997008755A1 (en) | 1997-03-06 |
| EP0870332A1 (en) | 1998-10-14 |
| US5602410A (en) | 1997-02-11 |
| KR19990044143A (ko) | 1999-06-25 |
| EP0870332B1 (en) | 2008-10-01 |
| CN1200197A (zh) | 1998-11-25 |
| DE69637697D1 (de) | 2008-11-13 |
| CN1150627C (zh) | 2004-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW577147B (en) | SOI complementary MOS semiconductor device | |
| JP4194237B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
| TWI330307B (en) | Folded cascode bandgap reference voltage circuit | |
| TWI493318B (zh) | Internal supply voltage generation circuit | |
| US9213415B2 (en) | Reference voltage generator | |
| JPS62188255A (ja) | 基準電圧発生回路 | |
| US10534393B2 (en) | Two-transistor bandgap reference circuit and FinFET device suited for same | |
| TW312840B (zh) | ||
| JP2002140124A (ja) | 基準電圧回路 | |
| JP3717388B2 (ja) | 基準電圧発生回路及びその出力値調整方法並びに電源装置 | |
| CN106816438A (zh) | 半导体器件及其制造方法 | |
| KR100314486B1 (ko) | 반도체 기억장치 및 그 제조 방법 | |
| JP4729081B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
| JP4194637B2 (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
| JPS6269664A (ja) | 相補ｍｏｓ型半導体装置 | |
| JP6013851B2 (ja) | 基準電圧発生装置 | |
| JPS645327B2 (zh) | ||
| JPS60243715A (ja) | 電子装置 | |
| KR101131553B1 (ko) | 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 | |
| Yang et al. | Edge hole direct tunneling leakage in ultrathin gate oxide p-channel MOSFETs | |
| JPS6319884B2 (zh) | ||
| KR830000875B1 (ko) | 전압 발생장치 | |
| JPS60242658A (ja) | 半導体集積回路 | |
| JPS6121515A (ja) | 半導体集積回路装置 | |
| JP2004013330A (ja) | 電界効果トランジスタを用いた基準電圧源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |