TW308690B - - Google Patents

Description

A7 B7 s〇^69〇 五、發明説明（1 ) 發明領域 ^^^1 n 1^^1. m 1^1 ^n. -1-y U3 、ye (请先聞讀背面之注意事項再填寫本頁) 本發明一般係有關於一種半導體記憶體電路，特別有關 於一種用於驅動多個多餘（redundancy)記憶體單元以取代 正常記憶體單元中不良元件之多餘電路，該多餘電路適合 使用在例如非同步記憶體裝置之記憶體裝置中，而在該等 非同步§己憶裝置中’定址是以高速方式執行的。 發明背景 如習知技藝中爲人所熟知的，半導體記憶裝置具有非常 多的成排（column)及成列（row)式的記憶體單元，而且此等 記憶體單元被組合成許多記憶體陣列（array)。隨著電子系 統積體化程度的增加，記憶體裝置的密度也随之增加。因 此’單一 S己憶趙單元所能佔據的面積就會變得更小些’在 高达、度的記憶體裝置中，多餘技術普遍地用於提昇產品良 率（yield)。 經濟部中央樣準局貝工消費合作杜印製 多餘技術可用來提供多個備用的或多餘的記憶體單元， 而此等多餘的記憶體單元可換掉在正常記憶體單元陣列中 之不良元件。在測試記憶體裝置的電氣性質時，不良的記 憶禮單元會被找出’而且多餘的單元會被驅動以取代不良 的元件’而該等多餘的單元也成列及成行排列。在成行的 多餘電路中，在正常記憶體單元中的不良單元可藉由解碼 與該不良元件相關之行位址並藉由僅驅動一個多餘單元來 換掉。究竟是多餘的單元被驅動還是正常的無缺陷記憶體 單疋被驅動可藉熔線（fuse)電路（或多餘電路）來決定，該 溶線電路被分成兩類：如圖〖所示之動態型熔線電路及如 _ 4 · 卜紙狀度埴用中國國家棣準（CNS ) A巧格（210x297公釐「 ^08690 A7 B7 經秦部中央標準局負工消费合作社印製 五、發明説明（2 ) 圖3所示之靜態型溶線電路。 目前，動態型熔線電路已做爲列多餘電路之用，而列多 餘電路是藉由解碼同步記憶體裝置及非同步裝置中的列位 址而來修理不良的記憶體單元（雖然在此裝置中，列位址 是以參考信號或列位址選通信號來同步驅動）。另—方面 ，靜態溶線已被用在行及列多餘電路中。 圖1是習用的用在記憶體裝置中動態熔線電路之電路圖 "b參考圖1 ’動態溶線電路包括兩個口_通道型金屬氧化 物半導體（PMOS)電晶體1_丨及丨_2、一個反相器3_ι、複數 個熔線fl〜fn '切換電路、輸出驅動電路。pM〇s電晶體 1 _ 1及1 _2以及反相器3_ 1係做爲預充電元件，而此元件是 當同步記憶體裝置中的外部時鐘信號CLK (或非同步裝置 中的L號RAS)保持在低電壓位準.時，用來預充電節點nd 1 至高的電壓位準（Vcc)。熔線f丨〜fn係並聯且其各端皆接在 節點ND 1上。切換電路包括數量與熔線數量相同的nm〇s 電晶體，每個NMOS電晶體具有：一個連接至接地電壓Vss 的源極、一個連接至每—個熔線另一端的汲極、一個閘極 。列位址信號Al、/Al、A2、M2、...、Am及/Am會施加在 滅閘極上，其中/ ”代表互補信號，亦即，如果A 1是高位 準時，貝1j /A 1必須是低位準，反之亦然。設有兩個串聯的 反相器3_2及3一3的輸出驅動電路是用來緩衝或放大在節點 ND1上的電壓信號並且用來輸出可驅動選定的多餘記憶體 單元之多餘定址信號REDn。 圖2顯tf圖1中習用動態熔線電路的時序圖。請參考圖2 HI *^^|« n m m· n m· ml In (請先閱讀背面之注意事項再填寫本頁) Κ纸張尺度適用中國國家揉準< CNS ) A4規格 5- (210X297公羞） 經濟部中央標準局貝工消費合作社印褽 A7 _B7 五、發明説明（3 ) 及圖2，下文將詳細描述動態炫線電路的運作。 當時鐘信號CLK或RAS在低電壓位準時，PM〇S電晶體 1_1會導通，使得節點ND1電壓昇高至它的預充電位準Vcc 。假設記憶體單元被發現有缺陷，有些對應於不良記憶體 單元之位址的溶線就必須使用例如雷射切割方法來打開或 切開。例如，假如不良的記憶體單元具有列位址A1、A2、 A3、…Am_ 1而且A m是"0 11... 1 1 ·’時，則該等溶線中的溶 線f 2、及f3、f5、f7、· _.、f(n-1)就必須被切開。換言之， 與NMOS電晶體相連的熔線接收到包括互補信號的位址位 元時，此等熔線就必須被切斷，其中該等互補信號具有邏 輯値"1 "(亦即，高的電壓位準）^這樣做的目的是要使節 點ND 1及接地Vss不處於連接狀態，結果導致ND 1的高電 壓位準。當位址信號被啓動時，時鐘信號CLK依然處於高 位準，結果使得PMOS電晶體1_1被切斷電源。然而，ND 1 的高電壓位準可藉由反相器3_1及PMOS電晶體1_2所组成 的鎖相電路加以保持’蓋正電荷會經由PM〇S電晶體1_2的 導通而持續地供應至ND 1。當ND 1保持在高位準時，列多 餘定址信號REDn會輸出高電壓信號，以至於不良的列會 被停止運作而且多餘列會被定址a 當然，如果沒有不良的記憶體單元，則無須切斷熔線。 此時’因爲NMOS電晶體2—1〜2_n中之至少一個電晶體會 啓動’所以節點ND 1會放電成Vss。結果，一低多餘定址 信號REDn會自輸出驅動電路3_2及3」輸出，以至於沒有 一個多餘記憶體單元會被選出。 I. 1 - 1- - ^^1 I— f I- - i—I ^^1 ^^1 I I Ty (請先閲讀背面之注意事項再填寫本頁) -6 · 衣紙張纽適用中國國家揉準（CNS ) A4规格717^^7 公釐） 經濟部中央樣準局貝工消费合作社印製 3〇869〇

前述之動態溶線電路有相當小的佈局面積，但是各作號 CLK變低之後，節點NDI的預放電動作應有後繼的各各位 址重設作業。這樣難免會使得動態熔線電路只限用於具有 南速位址輸入的s己憶體裝置’亦即’如在非同步記憶體裝 置中一樣’具有非常短或者沒有位址重設時間。 圖3是用於記憶體裝置中的習用靜態型熔線電路的電路 圖。靜態溶線電路包括許多熔線〇〜仏，其中兩個相鄰的 溶線被連在一起；此一電路尚包括：COMS傳送閘、傳送 閘控制電路、切換電路、輸出邏輯電路。C〇MS傳送閘 11一 1/2 1 — 1、11—2/12—2、…、11—η/Ι2_η 具有導通路徑於熔 線及位址輸入節點Al、/Al、Α2、/Α2、...、人爪及/八爪之 間。傳送閘控制電路包括：主熔絲fm、PM〇s電晶體1 4、 NMOS電晶體16_1及16_2、反相器14一 1〜14_4。切換電路 是複數個NMOS電晶體17_1〜1 7_m，每一個電晶體具有： 連接至節點ND2的閘電極以及分別連接至一對溶絲（亦 即’兩相鄰連接的熔絲）與接地端子V s s的源極與汲極。輸 出邏輯電路包括：NAND閘18_1、18—2及18_3 , NOR閘 19_ 1及丨9 2 ’以及一反相器14_5。該輪出邏輯電路的輸入 係連接至該切換電路丨7_ 1〜1 7_m的汲極，以至於如果全部 的没極是處於高電壓位準時，則輸出信號REDn會變成高 位準狀態；然而，如果這些汲極的任何一個變成低位準狀 態’則輸出邏輯電路的輸出REDn會被轉換成位低電壓。 當輸出REDn保持在高位準狀態時，則列或行多餘定址信 號會運作起來’因而多餘記憶體單元的對應字組（w〇rd線 巧張繼用中國國家揉準(

袈· *1T (請先閱讀背面之注意事項再填寫本頁) m. - .1 0 經濟部中央樣準局貝工消費合作社印製 A7 B7 _ _ 五、發明説明（5 ) 或位元（bit)線會被驅動。在兩個相鄰的CMOS傳送閘之間 ，PMOS電晶體（例如：標示著11_1及112者）具有共同連 著節點ND2的閘電極，而且NMOS電晶體（例如：標示著 12_1及12_2著）具有多個連接著反相器14_4之輸出的閘電 極，此一反相器反置節點ND2的電壓位準。 藉著靜態熔線電路的結構，當多餘的記憶體單元被用來 取代不良的記憶體單元時，與不良位址位元（A1、/A 1、·.. 、Am以及/Am)之低” 0 "位址信號相關的炫線必須被切開’ 此情形與動態熔絲開關相反。例如，假如不良的A1，/A1 ，A2，/A2，...，Am及/Am的列位址位元是"〇 1... 11"，則 熔線f 1以及溶線f4，f6，f8，…，f η (亦即，標示著偶數 下標的熔線）必須被開，然而熔線f2，f3，f5，f7，...， f(n-1)不打開。這也就是説，要被切開的·是與接收位址位 元〇之傳送閘相連之炫線，而該位元包括互補的位址信 號。 當由靜態熔線電路所驅動的多餘記憶體單元未被使用到 時，亦即’沒有不良記憶體單元時，則主熔線fm會透過兩 相鄰且連接在一起的傳送閘來防止兩個互補信號（例如： A 1及/A1 )衝突。 當靜態熔線電路未被使用到時，熔線Π〜fn (以下稱"後 熔線）的全部以及主熔線在閉合狀態。因此，如果有一初 始化信號V丨NIT輸入的話’則節點ND2會經由傳送閘控制 電路的PMOS電晶體〗4的導通而變成高位準。這樣會使得 傳送閘11_1〜1 l_n以及12_1與12—n電源關掉而且切換電口曰 (請先閲讀背面之注意事項再填寫本頁)

A7 B7 經濟部中央標準局貞工消费合作社印製 五、發明説明（6 ) 17一1〜17_m電源打開。結果，切換電晶體丨？」〜i7 m 的/及極節點會變成低位準，這樣會使得該輸出邏輯電路輸 出一低位準的多餘定址信號REDn。 圖4是一用在習用靜態熔線電路中之各種信號的時序圖 。如上所述，當多餘記憶體單元被使用到時，連接著傳送 閘的半僕懷線及该主溶線會被例如雷射切割方法所打開 。叙如，初始化信號vINIT保持低位準時，則傳送閘控制 電路的NMOS電晶體電源開啓，節點ND2因此而變成低位 準。因此，所有的傳送閘電源開啓，然而NM〇s切換電晶 體17_1〜I7_n電源關閉。 另一方面，假如供正常無缺陷記憶體單元用的位址信號 (例如·掭7F著’’ 1 〇..·〇 1 "者）輸入時，至少—個低位址位元 會透過未打開的熔絲而放到NMOS電晶體17— 1〜17_m的對 應汲極節點上。因此，輸出邏輯電路會供應低位準，亦即 ，未運作的列多餘定址信號REDn，以至於對應於該輸入 位址信號的正常字組線會被啓動。 當不良的位址信號（例如："0111")輸入時，高位址位 儿（例如：’7A1 ’ A2，A3 ’ ’ Am")會將高電壓施加在 NMOS電晶體17— 1〜17—m的汲極節點上，這樣會使得全部 的NAND閘18_ 1〜18一m接收高的輸入，以至於輸出邏輯電 路REDn的輸出會變成高位準。 接著，當初始化的信號VINIT變成高位準時，則傳送閘控 制電路的NMOS電晶體16_1及16_2電源關閉，但是節點 ND2依然保持低位準，這是因爲切掉主熔絲fm以及晶體 —— — — —-•I I ......- - -- - I - I 1--!...... (請先《讀背面之泣意事項并填寫本

A7 B7 經濟部中央梂準局負工消费合作社印製 五、發明説明（7 16_2及反相器14_2的鎖相動作。因此，傳送閘全部都被開 啓；然而，切換用的NMOS電晶體1 7 i〜1 都被關掉電 源。在此狀態中，假如，供多餘記憶體單元用之不良位址 信號URA輸入時，NMOS電晶體17 1〜17 m的至少一汲極 節點會透過閉合的熔線來接收高位址位元，這樣會使得該 輸出邏輯電路輸出低多餘位址號REC)n。 另一方面，當不良位址信號（，，〇丨丨i")輸入且保持信號 VINIT在咼位準時，則高位址位元（，，/Al，A2，A3，…，

Am")會被送到該等切換用電晶體17—1〜l7_m的汲極節點 而且多餘定址信號REDn會因而變成高位準。 如上所述的’因爲费態溶線電路不像動態熔線電路，故 f —f .f重設伯:址信號或蟫.充電一用以決定多餘定址信號的 f壓値之節點，所以靜態熔線電路可以用在高速的記憶體 赛置中，例如，其定址工作可在高頻率下執行定址的同步 DRAM及SRAM中。然而，它的嚴重缺點爲其佈局比動態 溶線電路大很多。 發明總結 有鑑於習知技藝的缺點’本發明的目的在提供—種具有 小佈局尺寸且可應用在高速定址記憶體裝置中的多餘電 路。 爲了克服位址重設及第-節點預充電的問題，並中 一節點用以決定該多餘電路的多餘定址輸出信號，可^被 ⑽㈣置的時鐘㈣㈣㈣外切換用電 地節點與-連著複數㈣線的切換用電路之間，^妾^ ( CNS ) A4*JL#. (

nn t^n n —^ϋ m mA' m· n —.* 0¾-* (請先聞讀背面之注意事項再填寫本頁J 10- 經濟部中央棟準局貝工消費合作社印製 A7 ---____B7 五、説明（8 ) " — ~~~ -- 預充電該第一點成高電壓位準的預充電路也可被時時鐘信 鍊控制^ 藉著這種結構，就有可能在時鐘信號保持在第二電壓位 準（例如：低電蜃位準）時，來預充電該第—節點，而且也 可控制此種情況：當時鐘信號保持在第一電壓位準（例如 :高電壓位準）時’在第一節點上的預充電位準被轉移至 多餘定址輸出信號’而此轉移就好像它被改變成接地低電 壓k準’而該保持在第一電壓位準的工作由複數個溶絲完 成的’而該等溶絲中的一些熔絲被切開以便辨識用以選擇 不良s己憶體單元的信號。從第一節點至輸出的信號轉移工 作是由一也被時鐘信號控制的傳送閘來執行。 根據本發明的特徵，本發明設有一多餘電路，此電路包 括：第一節點，用以決定一多餘定址輸出信號的電壓位準 :複數個熔絲，並聯至該第一節點，·第一切換用電路，用 以在一供不良記憶體單元用之位址信號被輸入時，使第_ 節點與第三節點不相連，而該第一切換用電路是連接在第 三節點與該等熔絲之間並且可接收一多位元的位址信號； 一預充電電路，視半導體記憶體裝置的控制信號之電壓位 準來預充電該第一節點至第一電壓位準，該預充電電路係 連接在該第一節點與一可接收該第一電壓位準的第二節點 之間；第二切換用電路，用以決定該第一節點的電壓位準 ，該第二切換用電路係連接到第三節點並用以接收該控制 信號；以及一傳送閘，視該控制信號的電壓位準而定來轉 移該第一節點的電壓位準至該多餘定址信號。 ___-11- ~ 本紙張 Uit 财 ® 國家標準（2]〇χ29ϋ -— --— f請先閲讀背面之注意事項再填寫本頁) 裝. 訂

經濟部中央標準局負工消费合作社印裝 根據本發明的另一個特徵，本發明設有一種多餘電路， 此電路包括：第—節點，用以決定一多餘定址輸出信號# 電壓位準；一内部控制信號產生電路，用以在收到該半马 體6己憶體裝置的第一控制信號時產生一内部控制信號；-預充電電路’視該記憶體裝置之内部控制信號及第二控帝 信號而定來預充電該第—節點至一第一電壓位準，該預充 電電路係連接在該第一節點與該可接收該第一電壓位準的 第二節點之間；第一切換用電路，連接在該第一節點與該 可接收一接地電壓位準的第三節點之間，該第一切換用電 路可接收該内部控制信號；複數個熔絲，並聯至該第—節 點；第二切換用電路，用以在—供該等不良的記憶體單元 用之位址信號被輸入時使該第一節點與第四節點不相連， ’亥第—切換用電路係連接在該第四節點與該等熔絲之間且 用以接收一多位元的位址信號：第三切換用電路，連接在 該等第三與第四節點之點。並且用以接收該第二控制信號 ，傳运閘，視該第二控制信號的電壓位準而定來連接該 第—節點至該第五節點；第四切換用電路，連接至該第: 節點，視該第一控制信號而定來連接該等第三與該=五節 點：以及-鎖相電路，用以保持該第五節點的電壓位準。即 圖式簡要描诚 本發明的其他目的可藉以下之説明及 ·*久附圖而顯現，其中 乂^1係做爲一多餘電路用之習用動態 4各研电路的電路圖 ------- .12- 本紙張纽制巾囷國家揉车（CNS >八4胁（21〇 ><297公7^ (請先閲讀背面之注意事項再填寫本頁) ^------------- --- A7 B7 、發明説明（ 係圖1中之動態 . 4 、糸电路之各種信號的時序圖； 圖3 {r、做馬多餘電狄、 ./SI 用又習用靜態熔絲電路的電路圖； ^圖4係圖3之靜賤熔袜+ J电得圓， 〜 4电路之各種信號的時序圖； ^ 5係根據本發明之〜每 實施例的多餘電路之電路圖； ^ 6係圖5之多餘·雷致 、電路的各種信號之時序圖；以及 _7係根據本發明之另 .., 另—實施例的多餘電路的電路圖。 松 例的詳細敘述 <第一實施例> 广及圖6顯示本發明的實施例。請參考圖5，本發明的 夕餘電路包括：-預充電電路i G，複數個炫絲f i〜加，第 切換用電路2 〇，第二切換用電路3 〇，一傳送間* 〇，一 鎖相電路5 0，以及—輸出驅動電路6 〇。 預充電電路1 〇係連接至第—節點ND1 i，而第二節點可 接收電源供應電壓Vcc。當時鐘信號CLK變成低Vss電譽位 準時，第一節點ND11會透過PM〇s電晶體21j的導通而預 充電至高電壓位準。複數個熔絲fl〜fm並聯在該第一個節 點ND11與第一切換用電路2 〇之間。

第一切換用電路2 0係連接在第一節點nd 13與該等熔絲 Π〜fm之間’該電路並且视位址輸入信號，，a 1，M 1，A2， /A2，…，Am及/Am"而來決定節點ND13與該等熔絲之間 的電氣連接。連接在節點ND 13與該可接收接地電壓信號 Vss的第四節點ND 14間的第二切換用電路3 0在時鐘信號 CLK變成高位準時，用以連接該第三節點nd 13與該第四 節點ND 14。另一方面，當傳送閘4 0接收高時鐘信號CLK (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局員工消費合作社印製 卜紙張尺度適用中國國家梂準丨^^以规格丨:^乂撕公釐） 經濟部中央樣準局員工消費合作社印製 14- 五、發明説明（H ) 時，它會連接第一點節ND1丨與第五節點1^1)丨5。 鎖相電路50與輸出驅動電路6〇係_聯在第五節點ndi5 與供應多餘定址信號REDn的輸出端子之間。鎖相電路5〇 是用以維持或鎖住已供應至該輸出驅動電路6 〇的輸入信號 ，而該供應作業是在第一節點ND1丨與第五節點NDl5被傳 送閘4 0切斷其間之連接時進行的。 在圖5中，與圖】中之元件相對應的元件使用類似的標號 ，例如：圖1中所用的元件i—Ι對應於元件2—1。比較圖i 與圖5後，吾人可瞭解兩個切換電路2〇與3〇以及一鎖相電 路5 0已添加至習用的熔絲電路中。因此，下文將集中描述 這些添加的構成元件。 第二切換電路30包括：一 NMOS電晶體25一1，此電晶體 具有一連接著該第一切換用電路20之NMOS電晶體22_1〜 22一η的全部源極之汲極、一連接著Vss的電源 '一接收該 時鐘信號CLK的閘極。 傳送間4 0包括：一反相器23一4以及一連接在該第一節點 ND11與第五節點ND15之間的COMS傳送閘，其中該時鐘 信號CLK係供應該NMOS電晶體25_2的閘極並供應給該反 相器23—4的輸入，而且反相器23_4的輸出係連接著pm〇S 電晶體2 1 _3的閉極。 鎖相電路5 0包括兩個反相器，其中一個反相器3 2 2係連 接在節點ND15之輸入端子與該輸出驅動電路6〇之輸入端 子之間；而另一個反相器23_5係並聯著反相器23_3但方向 相反。 表紙張尺度適用中囷國家標準（CNs ) A4規格（210X297公釐） I. n I— In —Is -- -I I I - ., 11 ....... I ——d T 、T (請先聞讀背面之注意事項再填寫本頁)

Μ /考圖5及圖6 ’當時鐘信號CLK保持在低位準時，則 PMOS電晶體2 1_2電源開啓，因此節點nd丨1變成高預充電 位準。另一方面，如果多餘記憶體單元是用以換掉不良的 -己隐體單元時’則在炫絲fl〜fn中的—些對應熔絲會被切 開。以潯用的熔絲電路爲例，假設不良的記憶體單元的列 位址爲"01…11”，那麼與NM〇s電晶體22—丨〜22—η的熔絲 (fn及f3 ’ f5 ’ Γ7 ’ ’如心））就必須被切開，其中該等電 ΒΘ體了接收包括互補位元的高位址位元。在不良的位址信 號被輸入時，亦即，在不良的記憶體被定址時，這樣做可 (請先閲讀背面之注意Ϋ項再填寫本頁)

Ψ I HI · • I I » I I 1 _ —^------- 經濟部中央揉準局員工消費合作社印製 五、發明説明（13 ) 25 — 2以及該傳送間40電源會關掉。這會使得該第—節點 被預充電至高位準狀態；但是在節點NDn上的電壓無法 轉移至第五節點ND 15。結果’可用鎖相電路5〇將第五節 點NDI5保持在低電壓位準，而不管在第—節點ν〇ι丨上的 電壓，以至於多餘定址信號尺£；〇11能夠保持在低位準，而 且多餘記憶體單元不會被驅動。

Vl/著節點ND11被預充電至高位準且時鐘信號Clk是高位 準’當不良的位址信號RA輸入至該第—切換用電路2〇的 電晶體22_1〜22一η的閘極時，該第一節點NDU保持在高 位準，其理由是連接著電晶體22j〜22—n的熔絲已被切開 而且第一節點ND1丨也因而不與節點ND13及接地Vss相連 ，其中該等電晶體係接收包括互補位元的高定址位元。當 時鐘信號CLK與節點ND11保持在高位準時，則預充電^ 路1 0的PMOS電晶體2 1一2及傳送閘4 0的PMOS電晶體2 1 3 電源開啓，使得該等節點ND 11及ND 15連接在一起，而且 使得第五節點ND 15變成高位準。結果，多餘定址信號 REDn變成高位準’而對應的多餘記憶體單元被驅動。 接著，當時鐘信號CLK變成低位準而沒有位址重設動作 時’然而保持信號REDn在高位準時，預充電電路丨〇的 PMOS電晶體2 1一2會開啓以便使節點ND 11變成高位準。然 而’第一節點ND 1 1及第五節點ND 15會被關掉的電晶體 2 5 _ 1 ’ 2 1 _ 3及2 5 一 2切斷其間的連接。因此，藉由鎖相電路 50,該第五節點NDI5可保持它的先前電壓位準，且與第 一節點ND 11的電壓位準無關。結果，多餘定址信號REDn _____-16- 本紙張尺度通用中國國家揉準（CNS ) A4规格（210X297公釐） -- (請先閲讀背面之注意事項再填寫本頁) 訂 -----------—I___

——-I —m I- 1 A7 _____B7_ 五、發明説明（14 ) 會依然保持在高位準，而且被定址的是多餘記憶體單元。 藉由節點ND11及ND15處於高位準，當未修理過的正常 位址被輸入第一切換電路2 0而且時鐘信號CLK變成高位準 時，第一節點ND 1 1會變成低位準，蓋該預充電電路1 〇的 電晶體會被關閉而且第一切換用電路2 0的NMOS電晶體 22_1〜22_n的至少一個電晶體以及第二切換用電路電晶體 25 J會開啓。此時，因爲傳送閘4 0的傳送電晶體2 1_3及 2 5 _2被開啓，所以第五節ND 15也會變成低位準。因此， 多餘定址信號REDn會變成低位準而且對應的多餘記憶體 單元會被驅動。 如上所述’即使時鐘信號CLK被改變成低位準而沒有位 址重設動作’該熔絲電路的輸出REDn在第一節點ND 11被 預充電時不會被改變。這樣就可使得具有小佈局面積的動 態熔絲電路施加至以高定址速度運作的記憶體裝置。 </二實施例> 經濟部中央標準局貝工消费合作社印装 圖7顯示本發明的另一實施例。與先前之實施例比較後 ，有兩個額外的電路出現在本實施例中：一控制信號產生 電路100及兩個切換用電路。控制信號產生電路1〇〇包括一 主熔絲f m。當主熔絲在閉合狀態時，控制信號產生電路 100輸出一高控制信號以回應—初始化信號乂丨⑴了的輸入。 相反地’如果主熔絲f m是打開時，來自控制信號產生電路 100的控制信號會變成低位準以回應該輸入Vm丨τ。 第一切換用電路110具有用以接收該控制信號的端子， 以至於第一節點ND2 1與第三節點ND23可視該控制信號的 本紙張尺度適用中國國家標準（CNS ) A4規格（ n m I m n n I —J. n n n n I n T ^ U3-3 (請先閲讀背面之注意事項再填寫本頁) _-J7- ' 21〇><297^* ) 一 s〇S69〇

五、發明説明（15 ) 電壓位準而連接在一起。 -- f碕先閲讀背面之注意事項再填寫本頁) 連接在第一節點ND2 1與第二節點ND22間的預充電電路 120可接收控制信號與時鐘信號CLK ^當該來自控制信號 產生電路100的控制信號與該時鐘信號CLK是低位準時， 第一節點ND21會被預充電電路丨]。預充電至vcc。 第一節點ND2 1與第二切換用電路丨3 〇係並聯至複數個僕 熔絲f 1〜fn。第二個切換用電路丨3〇會視位址輸入A i，/A i ，A2，/A2，…，Am及/Am而定而來電氣連接或切斷該等 僕熔絲與第四節點ND24之連接。 連接在第三節點ND23與第四節點ND24之間的第三切換 用電路140是視預充電電路CLK的位準而定來切換節點 ND23與ND24的電氣連接情況。 另一方面’傳送閘150係連接在第一節點ν〇2 1與第五節 點ND25之間，以至於節點ND2 1及ND25的連接可由時鐘信 號CLK的位準來決定。一鎖相電路丨6〇係連接至第五節點 ND25 ’而此電路係用以保存或鎖住來自該第一節點nd2【 的信號°孩鎖相電路160的輸出是透過輸出驅動電路1 7〇而 被驅動成多餘定址信號REDn。 經 濟 部 .中 央 標 準 局 Ά 工 消 費 合 作 社 印 % 第四切換用電路1 80是連接在第三節點Ν〇23與第五節點 ND25之間，並可控制節點ND23與ν〇25的電氣連接以回應 該初始化信號vINIT。 在圖7中，對應的標號用以標示與圖丨，3及5的元件相似 者。例如··圖1的元件1 —!對應於圖7的元件3】」，而且圖 3的元件14_1及圖7的元件34_1可視爲執行相同功能的元 -18-

s〇869〇 A7 — * -. B7 五、發明説明（16 ) ----- 件0 下文將説明圖7之多餘電路的運作。 如果實施多餘電路的記憶體裝置沒有不良的元件，而且 不需要使用多餘記憶體單元，則在控制信號產生電路 的主熔絲fm及該等僕熔絲fl〜fn*會被切開而是處於閉 合狀態。因此’當初始化信”而(或某—具有高電壓値 的控制k號）被送達時，控制信號產生電路丨〇〇會輸出高抑 制信號而且第四切換用電路18〇的NM〇S電晶體35 3電源 會關掉。第一節點ND21會變成低位準（Vss)，其原因爲： 高控制信號使得PMOS電晶體3 1一3電源關掉並使NM〇s電 曰£»體35一4電源開啓。同時，_施加在第_節點1^1)21上的電 壓信號僅在時鐘信號CLK保持在高位準時才轉移至第五節 點ND25。然而在時鐘信號CLK變成低位準時，節點ND25 可藉鎖相電路丨60而來保持它的先前低電壓位準。結果， 只要第五切換用電路180的NMOS電晶體35_3被保持在斷 電狀態，則第五節點ND25會保持在低位準.，結果可產生 一 REDn之輸出的不運作信號。 經濟部中央樣準局負工消費合作社印«. ^------II {請先閲讀背面之注意事項再填寫本頁) 另一方面，假如多餘記憶體單元需換掉不良元件的情形 發生時，熔絲Π〜fn的一半熔絲及該主熔絲會被切開。就 像先前的例子一樣，吾人假設不良的元件之位址爲 "10…11"的A1 ’ A2，·..，Am-1及Am，那麼在健溶絲f 1〜fn 中，熔絲f2及熔絲f3，f5，f7，…，fn-1 (亦即，標有大於 2之奇數下標者）以及主熔絲必須被切開。 j初始化信號VINiT未被供應而且時鐘信號CLK變成低位 -19- ~ 本紙張尺度適用中國國家揉率（CNS > A4规格（210X297公釐）. A7 B7 s〇S69〇 五、發明説明（17 ) (請先閲讀背面之注意事項再填寫本頁) 準時，控制信號產生電路100會輸出控制信號，以至於使 得第一切換用電路110的NMOS電晶體35_4電源關掉而使 得預充電電路120的PMOS電晶體3 1_1電源開啓。因此，第 一節點ND2 1會連接至Vcc並被預充電至高電壓。又，第三 切換用電路140的NMOS電晶體35_1及傳送閘150的電晶體 3 1_3都在導通狀態，故可使第一節點ND2 1與第五節點 ND25之間的連接被切斷。此時，第五節點ND25的電壓値 無法保持它的先前値，而是透過第四切換用電路180的 NMOS電晶體35_3的導通而被放電成低電位，而該導通是 因爲有低的VINIT。結果來自輸出驅動電路1 70的多餘定址 信號REDn會變成低的不運作狀態。 同時，假如以供應中的初始化信號VlNIT來使時鐘信號變 成低位準時，控制信號產生電路100的輸出依然保持在低 位準，蓋主熔絲f m被打開：因此，開啓的PMOS電晶體34 無法經由打開的熔絲來提供正電荷。因此，第一節點 ND2 1依然保持在高位準。然而，施加在節點ND2 1上的高 電壓無法轉移至第五節點ND25，蓋低時鐘信號會關掉傳 送閘3 1_3及3 3_4。 經濟部中央標準局員工消費合作社印製 果，第五節點ND25依然被鎖相電路160保持它的先前 低電壓値，蓋第四切換用電路180的NMOS電晶體35_3現 在是非導通狀態。 在此情況時（亦即，在高節點ND2 1及低REDn時）’如果 時鐘信號CLK變成高位準而沒有設定位址信號的循環時， 預充電電路的全部電晶體3 1_2及3 1_3以及第三切換用電路 -20- ' 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央樣準局員工消費合作社印製 五、發明説明（18 ) 【4〇與傳送閘〖5〇的電晶體35_1，33及35_2會被開啓。 因此，第一節點ND2 1與第五節點ND25會被電氣連在一 起’而使第五節點ND25與節點ND2 —樣變成高位準。結 果’輸出驅動電路1 70可提供高電壓信號REDn，使得多餘 記憶體單元被驅動。 此時’吾人須注意：上述的情形是在與不良記憶體單元 相關的不良位址透過第二切換用電晶體的閘而收到之時。 換言之，第一節點ND2 1可與接地Vss端子隔絕，結果就可 維持它旳高電壓位準’蓋在節點ND2 1與接地Vss之間的路 徑被選擇性地切開僕这絲而阻絕開來，此等溶絲與前述的 高（"1")位址位元有關。當然，可瞭解的是：當正常的位址 信號是以被切開的儂熔絲既定零件供應時，則該第二切換 用電路130的至少一 NMOS電晶體被開啓，而且經由導通 的NMOS電晶體35_1的節點ND2 1與接地Vss間的電氣路徑 就可形成，而使得第一節點ND2 1及第五節點ND25變成低 位準，進而導致不運作的低信號REDn。 當該輸出驅動電路170的多餘定址信號REI)n保持在高位 準而該時鐘信號CLK回到低電壓時，則第一節點ND2〖與 第五ND25的連接就可被傳送閘1 50切斷。然而信號REDn 保持不變’而因鎖相電160之故多餘記憶體單元就會被驅 動。 另一方面’如果下面的正常位址位元被輸入第二切換用 電路130且時鐘信號CLK變成高位準而節點ν〇21及ND25 是高位準時，則在第二切換用電路13〇中的至少一電晶體 本紙張尺度適用中國國家樣準（CNS ) A4規格（2丨〇X297公| ) n' I n I m n m I I 丁 U3-d (請先閲讀背面之注意事項再填寫本頁) A7 五、發明説明（19 以及在第三组楚 —、弟四切換用電路140及150中的電晶體35_1， 3 1_3及35 2會褚祕 〜百仪间啓，而使得節點ND2 1及ND25變成低位 準。因此，多# 夕踩疋址k號REDll會變成低位準，而且多餘 記憶體單元不會 疚選出’然而正常的字組線或字元線會被 驅動。 口 JL. 户斤，t** -*#- » ^ οβ 精考本發明，就有可能使用以驅動多餘記憶 .〇 2 ο夕餘私路來取代在半導體記憶體裝置中的不良記 憶體單元，而得到較小的佈局面積而且可適合用在高頻定 址技術中。 口 _’、：、上的私述已儿整地揭露本發明之較佳實施例，可 疋有各種修正態樣，替代結構及相當特徵可加以利用。因 此’以上的描述及解説並非用以限定本發明，％本發明係 以下所附的申請專利範圍來加以界定。 Κ I I I - - ! I- i - — j 入 - I— I------II - I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -22-

Claims (1)

1. A8 B8 C8 D8 申請專利範圍 ^一種多餘電路，可提供一多餘定址信號以便驅動多餘記 憶體單元，俾取代在半導體記憶體裝置中的不良記憶體 單元，該多餘電路包括： 第一節點，用以決定一多餘定址輸出信號的電壓位 準： 複數個熔絲，並聯至該第一節點； 第一切換用裝置，用以在一供不良記憶體單元用之位 址信號被輸入時，使該第一節點與第三節點不相連，而 該第一切換用電路是連接在第三節點與該等熔絲之間並 且可接收一多位元的位址信號； 一預充電裝置，視半導體記憶體裝置的控制信號之電 壓位準來預充電該第一節點至第一電壓位準，該預充電 裝置係連接在該第一節點與一可接收該第一電壓位準的 第二節點之間； 第二切換用裝置，用以決定該第一節點的電壓位準， 該第二切換用裝置係連接到第三節點並用以接收該控制 信號；以及 一傳送閘，視該控制信號的電壓位準而定而來轉移該 第一節點的電壓位準至該多餘定址信號。 /如申請專利範圍第1項之多餘電路，尙包括一用以保持 該傳送閘之輸出電壓位準的鎖相裝置。 N3/如申請專利範圍第1項之多餘電路，其中該第一切換用 裝置包括複數個NMOS電晶體，每一電晶體具有：一可 接收位址信號之一位元的閘電極；一與該等熔絲連接之 23- 本紙張尺度逋用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注項再填寫本頁) •案- Γ 經濟部中央樣準局男工消費合作社印製 A8 B8 C8 D8 經濟部中央標率局員工消費合作社印裝 、申請專利範圍 '汲極；以及一連接著該第三節點的源電極。 Nd/如申請專利範圍第1項之多餘電路，其中該第二切換用 裝置包括：一NMOS電晶體，此電晶體具有一可接收該 控制信號的閘電極；一連接著該第三節點的汲極；以及 可接收接地電壓位準的源電極。 β如申請專利範圍第1項之多餘電路，其中該傳送閘是一 CMOS傳送閘，此閘具有一可接收該控制信號的共同閘 電極。 V如申請專利範圍第1項之多餘電路，其|中在該等熔絲 中，有些與該第一電壓位準之位址位元有關的熔絲被切 開。 y如申請專利範圍第3項之多餘電路，其中在該等熔絲 中，有些連接著該第一切換用裝置的NMOS電晶體被切 開，而此第一切換用裝置可接收第一電壓位準的位址位 元。 /如申請專利範圍第1項之多餘電路，其中該控制信號是 一時鐘信號，此時鐘信號具有可週期性重覆的第一及接 地電壓位準。 么/ 一種多餘電路，可提供一多餘定址信號以便驅動多餘記 億體單元，俾取代在半導體記憶體裝置中的不良記憶體 單元，該多餘電路包括： 第一節點，用以決定一多餘定扯輸出信號的電壓位 準； 一內部控制信號產生電路，用以在收到該半導體記憶 -24- 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝. 訂 線 3〇8β9 Ο A8 Βδ C8 D8 經濟部中央標準局貝工消費合作社印製 夂、申請專利範圍 體裝置的第一控制信號時產生一内部控制信號； —預充電裝置，視該記憶體装置之内部控制信號及第 二控制信號而定來預充電該第一節點至一第一電壓位準 ’該預充電裝置係連接在該第一節點與該可接收該第一 電壓位準的第二節點之間； 第一切換用裝置，連接在該第一節點與該可接收接地 電壓位準的第三節點之間，該第一切換用裝置可接收該 内部控制信號； 複數個熔絲，並聯至該第一節點； 第二切換用裝置，用以在一供該等不良的記憶體單元 用之位址信號被輸入時使該第一節點與第四節點不相連 ，該第二切換用裝置係連接在該第四節點與該等熔絲之 間且用以接收一多位元的位址信號； 第三切換用裝置，連接在該等第三與第四節點之點。 並且用以接收該第二控制信號： 一傳送閘，視該第二控制信號的電壓位準而定來連接 該第一節點至該第五節點； 第四切換用裝置，連接至該第五節點，視該第一控制 信號而定來連接該等第三與該第五節點：以及 一鎖相裝置，用以保持該第五節點的電壓位準。 如申請專利申請專利範圍第9項之多餘電路，其中該内 部信號產生電路包括：一反相器，用以接收該第一控制 信號；一 PMOS電晶體，具有一可接收該第一電壓的源 極，一連接著該反相器之輸出的閘極，以及一汲極；一 25 良紙張尺度適用中國國家標準（CNS ) Α4規格（21 Οχ297公釐） „---! -^------1Τ------~ ^ (請先聞讀背面之注-^項再填寫本頁) 經濟部中央棣準局貝工消費合作社印製 A8 B8 C8 D8 i、申請專利範園 主炫絲’連接著該PM〇S電晶體的汲極；以及一 nm〇s 電晶體，具有一用以接收接地電壓的源極，一連接著該 反相器輸出的閘極，以及一連接著該主熔絲的汲極，而 且其中該内邵控制信號的電壓位準是由該NMOS電晶體 的汲極決定。. 沙如申請專利申請專利範圍第9項之多餘電路，其中該預 充電裝置包括：一第一 PMOS電晶體，具有：一連接著 该第—節點的源極’一可接收該内部控制信號的閘極， 以及一汲極；一第二PM〇s電晶體，具有：一連接著該 第一 PMOS電晶體之汲極的源電極，一接收該第二控制 信號的閘極’以及—連接著該第一節點的汲極：一第三 PMOS電晶體，具有：一連接著該第一 pM〇s電晶體之 及極的源極，一閘極，以及一連著該第一節點的没極： 以及一反相器’連接在該第三PMOS電晶體與該第一節 點之間。 以如申請專利申請專利範圍第9項之多餘電路，其中該第 一切換用裝置包括一 NMOS電晶體，此電晶體具有一連 接著該第一節點的汲極，一接收該内部控制信號的閘電 極，以及一接收該接地電壓位準的源極。 如申請專利申請專利範圍第9項之多,餘電路，其中該第 一切換用裝置包括一 NMOS電晶體，此電晶體具有一可 接收該接地電壓位準的源極，一可接收該第二控制信號 的閘極’以及一連接著該第四節點的没極。 如申請專利申請專利範圍第9項之多餘電路，其中該第 -26- 表紙張尺度適用中國國家標準（CNS ) A4規格（21〇 X 297公羞） I I n I n n I I n I c请先聞讀背面之注意事項存填寫本育) 訂 A8 B8 C8 D8 申請專利範圍 四切換用裝置包括：_可接收該第一控制信號的反相器 _s電晶體，此-電晶禮具有：―可接收該接地 %譽位準的源極，—連接著該反相器之輸出的閘極，以 及一連接著該第五節點的汲極。 ^如申請專利申請專利範園第9項之多餘電路，其中該第 一杈制L號是一時鐘信號，此一時鐘信號具有週期性重 覆的第一與接地電壓位準。 如申請專利申請專利範圍第9項之多餘電路，其中該第 二切換用裝置包括複數個NMOS電晶體，每一個電晶體 具=一接收一位元位址信號的閘極，—連接著該等熔絲 之每一個的汲極，以及一連接著該第四節點的源極。 ^如申請專利申請專利範圍第1 6項之多餘電路，其中在 該等熔絲中，有些連接著該第二切換用裝置之1^1^〇§電 晶體之熔絲被切開，而該第二切換用裝置可接收該第一 電壓位準的位址位元。 A ^ 如申請專利申請專利範圍第9項之多餘電路，其中該傳 送閘包括：一 NMOS電晶體，此—電晶體具有：_連接 著該第一節點的源極，一接收該第二控制信號的閘極， 以及一連接著該第五節點的汲極；以及_ pM〇s電晶體 ，此一電晶體具有：一連接著該第五節點的源極，—可 接收該第二控制信號的閘極，以及一連接著該第—節點 的没極。 27- --------ί i------ΐτ------1 Μ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作社印裂 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0父297公着）