TW307064B - - Google Patents

Description

307064 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（3 ) 本發明大體上係有關於邏輯介面和轉移電路，尤指 ECL至CMOS之轉移電路。 發明背暑 在計算機資料處理条統方面，不同型式之數位邏輯電 路被使用於不同之處理集統部份。不同的電路型式作用於 不同的轉換速度，而使之具有最佳之處理糸統性能。為了 從具有一種電路型式通輯之處理糸統的一部份（譬如射極 耦合邏輯（ECL)轉換至具有另外一種電路型式邏輯之處理 条統的另一部份（臀如互補型金屬氣化物半導體（CMOS))， 經常需要從一種電路型式轉換至另一種電路型式，這是固 為以不同之輸入/輸出電壓操作之電路型式相對應於不同 之高和低邏輯位準之緣故。 雙極EC L S壓位準有相對較小之，大約只有〇 . 8 V之電 壓擺動。CMOS電壓位準具有較大之，大約5V之電壓擺動。 因為許多之處理系統僳由ECL和CMOS邏輯電路設計成，需 要有譬如ECL至CMOS轉換電路之介面電路，以使得此二種 不同形式之電路能夠彼此相互構通。例如，ECL至CMOS轉 換電路被用於偏移ECL輸入邏輯倍號之電壓位準至能由 CMOS邏輯電路所認知之電壓位準。 習知之轉移電路並不具備對稱追踪ECL輸入之CMOS輸 出。例如，希望ECL信號上升波緣和CMOS信號上升波綠之 間之延遲能夠相等於ECL信號下降波緣和CMOS信號下降波 緣之間之延遲。習知之ECL至CMOS轉移信號並不具備信號 上升和下降對稱追踪。E C L輸入信號轉移和C Μ 0 S輸出信號 本紙張尺度適用中國國家標準（CNS)甲4规格（210x297公釐） {請先閲讀背面之注意事項再填寫本買) 裝 .訂 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明（4 ) 轉移之間之延遯經常是不對稱的。例如，ECL输入和CMOS 輸出之間之下降至下降延遲可以少於ECL輸人和CMOS輸出 之間之上升至上升延羥，這是由於要求轉換邏輯位準之間 電壓位準差之緣故。於一般之先前轉換器中，此下降至下 降延遅和上升至上升延遲之間的差能夠大於1 N S (奈秒，毫 徹秒）。欲提供一對稱延遲，則下降至下降延遲和上升至 上升延遲之間之差應為0 . 3奈秒或更少。 此外，習知之轉換器對於處理棼數、電源供應電壓、 溫度和製造容許度之變化很靈敏。此卺敏度對於信號上升 和下降之對稱追踪有顯着的影轡。 於許多應用中，並不需要有信號之上升和下降對稱追 踪。然而，當ECL輸人信號是使用ECL差示輸人信號形式時 ，此輸入信號被用於載送条統之資料資訊和鐘訊頻率（ colock frequency),譬如非回至0,反相至l(HRZI)或資 料/頻率信號，此由電晶體所産生之CMOS輸出信號因缺乏 對稱性將導致偵測之鐘訊頻率不夠精確。 因此，於本技藝方面需要一對於處理參數、電源供應 電壓、溫度和製造容許度改變有較小靈敏度之電路。本技 蕤亦需要一具有於上升至上升和下降至下降延遲之間之對 稱追踪之電路。 發明槪要 本技餒所需之電路以一包括有一第一信號線，和互補 於第一信號線之一第二信號線和使用之電源線之具有對稱 轉換延羥之徼分放大器電路來作說明。本發明包括有耦接

本紙張尺度適用中國國家標準（CNS)甲4规格（210X297公釐) I (請先閲讀背面之注意事項再填窝本頁) -裝 -訂 % 經濟部中央標準局貝工消费合作社印製 307064 A6 B6 五、發明説明（5 ) 至第一信號線和電源電壓線之第一電壓鉗位電路，用來限 制電源電壓線和第一信號線之間之電壓差。一第二電壓鉗 位電路耦接至電源電壓線和第二信號線，用涞限制電源電 壓線和第二信號線之間之電壓差。 於一待定實施例電路中進而包括一 I»接至第一信號線 和第二信號線之第三電壓鉗位電路，用來限制第一信號線 和第二信號線之間之電壓差。 於另一待定實施例中第一信號線和第二信號線為相容 之互補型金鼷氧化半導體。 於另一特定賁施例中第一和第二電壓鉗位電路各又包 括有第一電晶體，此第一電晶體之汲極和閘極耦接至電源 電壓線，和第二電晶體，此第二電晶髏之汲極和閛極耦接 至第一電晶體之源極，而其源極耦接至第一信號線。 於另一替代實施例中此第三電壓鉗位電路進而包括串 聯耦接於第一信號線和第二信號線之間之第一對P - η二極 體，用來限制第一和第二信號線之間之電壓差。第二對Ρ-η二極體串聯耦接於第二信號線和第一信號線之間，用來 限制第二和第一信號線之間的電壓差。 於另一特定實施例中一轉移電路産生輸出信號，此電 晶體為互補式金屬氣化半導體，可相容於反應於徹分輸入 射極耦合邏輯信號之徹分放大器，以産生第一信號和互補 於第一信號之第二信號。此轉移電路包括耦接至上電源電 壓和第一信號之第一電壓鉗位電路，用來限制上電源電壓 和第一信號之間之電壓差。一第二電壓鉗位電路耦接至上 本紙張尺度逋用t國國家標準（CNS)甲4規格（210X297公釐) 5 {請先閲讀背面之注意事項再填寫本頁) 裝 -訂 -Γ 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明（6 ) 電源電壓和第二信號，用來限制上電源電壓和第二信號之 間之電壓差。 於另一特定實施例中轉移電路更進而包括耦接至第一 信號線和第二信號線之第三電壓鉗位電路，用來限制此二 信號線之間之電壓差。 本發明之電路具有對處理參數、電源供應電壓、溫度 和製造容許度變化等之ϋ敏度減少的效用。本電路亦具有 對上升至上升和下降至下降延遲之間之對稱追踪功能。 圖式之簡屋説明 第1_為一習知之用CMOS電晶體製成之ECL至CMOS轉移 電路之說明圖； 第2圖為一習知之用雙極體和CMOS電晶體製成之ECL至 CMOS轉移電路之説明圖； 第3圖為一習知之ECL至CMOS轉移電路之ECL輸人信號 和CMOS輸出信號之關偽之時序説明圖； 第4圖為依照本發明之ECL至CMOS轉移電路具有對稱之 上升至上升和下降至下降延遅之說明圖； 第5圖為依照本發明之具有對稱之上升至上升和下降 至下降延遅之ECL至CMOS轉移電路之ECL輸入信號和CMOS輸 出信號之關偽之時序說明圖。 較佳窨掄例_紬說明 本發明m有關一種改良之轉移電路。以下之說明將使 得本技藝方面之一般技術人員能夠製造並使用如說明書中 所提内容要求之本發明技術。對此較佳實施例所作之各種 本紙張尺度逋用中國國家標準（CNS)甲4规格（210X297公釐) 6 (請先閲讀背面之注意事項再填寫本頁) -裝 經濟部中央標準局貞工消費合作社印製 A6 B6 五、發明説明（7 ) 修飾，很顯然地亦應鼷於本技蕤之範轉，而本實施例中所 應用的相關原理，其亦可應用於其它實施例中。因此，本 發明並不受所示之較佳實施例之限制，而將依照所掲示包 含之原理和創新特擞作最廣範圍的解釋。 第1圖為習知之由CMOS電晶肩ϋ成之ECL至CMOS轉移 電路1 0的説明圖。此電路具有包含了 E C L輪入正V p 1 2和 E C L輸入/負Vn l 4之徹分輸入。這些輸入倍號分别決定了電 路節點16和電路節點18的狀態。電路節點16為至電晶體 2 0之閘極的輸入，而電路節點1 8為至電晶體2 2閘極的輸入 。電晶體2 0用來放大信號而電晶體2 0的源極連接至電路節 點2 4。電路節點2 4為電晶體2 6之閘極輸入，和電晶體2 6的 汲極耦接至電晶體2 8 ,而此電晶體2 8之源極為此C Μ 0 S電晶 髏的輸出34。 此習知電路有許多的缺點。第一値缺點為當此二値 E C L之輸入差要低於正常電壓時，則此電路無法操作，此 種情況可能發生於假如ECL輸入是在低共同模式（made)電 壓時。假如ECL輸入正Vp 12和ECL輸入負14二者分別低 於電晶體1 1和1 4的門限值（t h r e s h ο 1 d ),則電晶體1 1和1 4. 將「導通」和電晶體20和22將「導通」，此即為此電路之 缺點情況。 第二傾缺^是於正常操作期間，電路節點2 4由電源 V d d 3 0擺動至接地V s s 3 2之間，其檫稱倌分別為5 V和0 V。可是，電晶體2 6的門限電壓為1 V。將電晶體2 6「導通 j此節點2 4必須僅能在0〜1 V之間轉移，但是欲將電晶體 {請先閲讀背面之注意事項再填寫本頁) 裝 -訂 ^ 本紙張尺度逋用中國國家標準（CNS)甲4规格（210X297公釐） 7 3G7064 A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) 2 6「斷路」，則電路節點2 4必須從5 V钱移到1 V。因為電路 節點24的迴轉率於轉移區間内本質上為一常數，電晶體 2 6之轉換並非對稱，這是因為電晶體26「導通」時之轉換 要較電晶體「斷路J時之轉換要來得快得多。於相同之情 形電晶體28之轉換亦非為對稱，這是因為電晶體28之「斷 路」轉換要較電晶體28之「導通」轉換來得快的緣故c 缺乏之對稱性轉換説明於第3圖中。如圖所示於E C L £ 輸入5 6和E C L負輸入5 8之間之延遲，和C Μ 0 S輸出6 0並非對 稱。詳言之，在此例子中下降至下降延遲6 2要較上升至上 升延遲64短得多。 ECL至CMOS電晶體電路10的第3個缺點是假如電路節點 16或電路節點18的高電壓等於電源Vdd 30 - IV,那麼電 晶體20或電晶體22將分別不完全為「斷路」。這將使得電 晶體轉成「導通」快速而轉成「斷路」慢速。這一特性會 造成非對稱之轉換延遲發生。 第2圖是用雙極體和CMOS電晶體所製成之習知ECL至 CMOS輸人缓衝器40的說明圖。於此電路中輸人是ECL信號 輸入42,其經由撤分放大器43和電晶體45和電晶體47所放 大。這些電晶體驅動一個ECL至M0S位準之偏移電路，此包 括了電晶體49。輸出為CMOS輸出信號50。 此ECL至CMOS輸入緩衝器40之缺點為，於信號44和信 號46之電壓為相依於電源電壓Vcc 41的任何變動。信號 4 8亦相依於電源電壓V c c 4 1之任何變_。並且信號4 8轉移 於電源電壓Vcc至接地5 2之5V大電壓區間，由此構成了第 (請先閲讀背面之注意事項再蜞寫本頁) 裝 訂 ^ 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 8 經濟部中央標準局貝工消费合作社印製 A6 ______ B6 ____ 五、發明説明（9 ) 3鼸所示電路的，非對稱上升至上升和下降至下降信號轉 換問題。 綜合習知之ECL至CMOS轉換器電路並不具有對稱之 ECL輪入信號和CMOS輸出信號之間之上升至上升和下降至 下降轉換延羥。此所呈現之ECL至CMOS轉換器亦因太卺敏 而不能忍受對處理參數、電源供應電壓、溫度和製造允許 度之费動。 第4圖為依照本發明之具有對稱之上升至上升和下降 至下降延羥ECL至CMOS轉換器電路70之說明圖。ECL正輸人 7 2和E C L負輸入7 6分別輸人至電晶體7 4和電晶體7 8之閘極 。此二個電晶髏將ECL輸人位準向下轉換（down convert) .参 V s β位準，此V s β位準為c m 〇 s電晶體之閘極和源極之間的 電壓差。電晶體74之源極和電晶體78之源極分別輸人到電 晶體80和電晶體82之閘極。電晶體80和8 2形成一撤分放大 器。由電晶體86、90和88所實施之電流源，分別連接至電 晶體78,電晶體74、電晶體80和電晶體8 2之源極。 霄晶體80之汲極連接至電路節點76,和電晶體82的汲 極連接至電路節點98。電路節點76亦連接至Ρ -通道電晶體 1 0 〇之源極和Ρ -通道電晶體1 0 2之閘極1 〇 6。同樣地，電路 節點98連接至ρ-通道電晶體102之源極和Ρ-通道電晶體 100之鬧極104。 於操作時，當電晶體80「導通」，那麼電路節點96被 拉低和Ρ -通道電晶體1 0 2「導通」。將電路節點9 8拉至電 源電壓\/cc 94,而轉換Ρ -通道電晶體1〇〇成為「斷路」。 {請先閲讀背面之注意事項再填窝本頁) 裝 訂 -4. 本紙張尺度適用tB國家標準（CNS)T4规格<210X297公釐） 9 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明（]〇 ) 因為ECL信號輸入為差動，當電晶體80為「導通」時電晶 體82為「斷路」，如此亦使電路節點78外為電源電壓Vcc 94,而轉換P -通導電晶體100成為「斷路」狀態。 本發明之ECL至CMOS轉換器70之關鍵目的為要獲得對 辑之上升至上升和下降至下降延遲。欲達成此持獻目的， 電壓鉗位使用於電路節點96和電源電壓Vcc 94之間，和電 路節點9 8和電源電壓V c c 9 4之間，以避免電路節點9 6和電 路節點98降落低於電源電壓Vcc 94 - 2 Vss伏特（Vcc -2 Vss)。如前文所述之，電壓Vss為CMOS電晶體的閘極和 源極之間之電壓。電壓鉗位由電晶體]1 6和電晶體1 1 8實施 於電源電壓V C C 9 4和電路節點9 6之間，和由電晶體1 2 0和 電晶體122實施於電源電壓Vcc 94和電路節點98之間。藉 由限制電路節點96和電路節點98之低位準狀態，電路節點 96和電路節點98的電壓擺動被限制於電源電壓Vcc 94和電 源電壓V c c 9 4減2 V s s即（V c c - 2 V s β )之間之小範圍内。 如未使用電壓鉗位，電路節點96將轉換於例如大約0〜5 V之電源電壓Vcc 94和接地92之間。相較於較大的電壓擺 動，較小之電壓擺動將獲致較小之對處理參數、電源供應 電壓、溫度和製造容許度等變化之靈敏度。一較小之電壓 擺動亦將産生ECL信號輸入和CMOS輸出之間對稱之上升至 上升和下降至下降延遲。 ECL至CMOS轉換器70有另一種設計方式能進一步限制 電壓擺動，此一裝置以一電壓鉗位來限.制電路節點96和電 路節點98之間的電壓差。此電壓鉗位由設於電路節點98和 本紙張尺度適用中國國家標準（CNS)甲4规格（210x297公釐) ~ {請先閲讀背面之注意事項再璜窝本頁) .裝 -訂 ^ 經濟部中央標準局貝工消费合作社印製 A6 B6 五、發明説明（1 ]) 電路節點96之間之P-n二極膿10 β和p - η二極體1 1 0 ,和電路 節點96和電路節點98之間之ρ-η二極體112和p-η二極體 1 1 4所賁施。此增加之電壓鉗位的效果，是使得電路節點 96和電路節點98之電壓變化為在低位準電壓之電源電壓 V c c 9 4減去二倍V s s電壓（V c c - 2 V s s )，和高位準電壓之 電源電壓Vcc 94減去二倍Vge再加上二倍VPn電壓”^- 2 V g s + 2 V ρ η )之間變化。此V ρ η電壓為跨於P - η二極體上 的電壓降，如說明之Vse電壓為CMOS電晶體之從閛極至源 極之電壓降。由進一步限制電路節點96和電路節點98之電 壓擺動，則對電源電壓位準和其它參數之瘗敏度就會降低 ,而上升及下降延遲的對稱性就會增加。 對於一 CMOS電晶體其電壓Vse大約為1 V,而二極體電 壓V p „則大約為0 . 8 V。例如，就一 5 V之電源電壓V c C而言 ，電路節點96之高電壓為（5-2x1+ 2x0.8)=4.6 V,和霄路 節點96之低電壓為（5-2xl)=3 V。因此電路節點96之高和 低電臟差為1.6 V,或大約為正常CMOS擺動電壓5 V之1/3 Ο 電路節點9 6控制p -通道電晶體〗2 6之閘極，而電晶體 126之源極耦接至CMOS輸出信號140。電路節點98耦接至P-通道電晶體124之閘極，而此P -通道電晶體124之源極锅接 至P-通道電晶體128之汲極。P -通道電晶體128之源極連接 至電晶髖]3 0之閘極和汲極。串聯之P -通道電晶體1 3 2 , 1 3 4 , 1 3 5和]3 6 ,偽從電源電壓V c c, 9 4連接至p -通道電晶 體1 2 8之源極。這些P -通道電晶體，因為他們的闊極保接 本紙張尺度逋用中國國家標準（CNS)甲4规格（210X297公釐) Π (請先閲讀背面之注意事項再填寫本頁) .裝 訂 ^ 307064 A6 B6 經濟部中央標準局員工消费合作社印製 五、發明説明（1 2 ) 合在一起接地而總是成「導通」狀態，而因此他們提供一 徹流（trichle)電流以保持電晶體130的輕撤「導通」。同 樣地，P -通道電晶髏128總是在「導通」位置，這是因為 其閘極接於地9 2之關傣。當p -通道電晶體1 2 4是在「導通 」狀態，那麼電晶體130轉成「導通」，而p -通道電晶體 1 2 8提供於p -通道電晶體1 2 4和電晶體1 3 0之間一電阳負載 。當P -通道電晶體1 2 4「斷路」時，則電晶體1 3 0為「斷路 」。但是，流經串聯之P -通道電晶體132、 134、135和 136之微流電流將保持電晶體130輕徹地「導通」。此效果 為實際上使倍號經過P -通道電晶體128沒有延遲。亦然， P -通道電晶體]2 4之源極直接锅接至電晶體1 3 8之閘極，而 電晶體138之汲極耦接至CMOS輸出信號140。 第5圖為說明依照本發明之具有對稱之上升至上升和 下降至下降延遲之ECL至CMOS轉換器70, ECL輸人信號和 C Μ 0 S輸出信號之間關僳的時序_。如圖所示，E C L正輸入 150和ECL負輸人152和CMOS輸出154間之延遲為對稱者。尤 其是，此下降至下降延遲156為相等於上升至上升延遲 1 58 〇 本發明之電路具有對處埋參數、電源供應電壓、溫度 和製造容許度等變化之靈敏度有減少之功用。本電路亦具 有對上升至上升和下降至下降延遲之間之對稱追踪待性。 由計算機模擬已顯示上升至上升延遲和下降至下降延遅之 間的差要小於0 . 3 n s。 由是，本發明已就待別應用之相關待別實施例作了説 本紙張尺度逋用中國國家標準（CNS)甲4规格（210x297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝 ‘訂 五、發明説明（13 A6 B6 飾利 修專 之本 作於 所屬 書應 明皆 説施 本實 對和 或用 術應 技、 般飾 一 修 之加 面增 方之 @ 作 技所 本其 就知 但認 〇 應 明 ， 供所 源明 電發 之本 它 ， 其此 用因 可 。 壓圍 電範 應之 供 明 源發 電本 之離 明偏 發不 本並 , 而 如代 例替 〇 來 圍壓 範電 之應 實 體 具 和 飾 修 用 應 之 能 可 有 所 括 包 將 圍 範 利 專 請 申 〇 之例 附施 (請先閲讀背面之注意事項再填寫本頁) 裝 -訂 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)甲4规格（210X297公釐）

Claims (1)

1. 丨年3_丨 . H3 μ 第83102398號專利申請案 附 $ 申請專利範圍修Ε本 (86年3月20日） 1. 一種具有微分放大器能提供對稱轉換延«之轉移電路， 包括第一信號線和互補於第一信號線之第二信號線， 此電路包括耦接至第一信號線和第二信號線之第一電 . 壓钳位機構，用來限制該第一信號線和第二信號線之 間的電壓差，此第一電壓绀位機構包括： 第一對ρ-η二極體，串聯耦接於第一信號線和第二 信號線之間，用來限制第一信號線和第二信號線之間 第 和 線 號 信 二 第 於 接 耦 聯 串 體 極二 及 η ΜΡ- ; 對 差二 壓第 電 之 間 之 線 號 信1 第 掻 ίο二tt 線 C 稱 號P-對 信對之二 二 S 第第延 制和降 限 一 下 來第和 用中升 , 其上 間 ，之 之差出 線壓輪 號電路 信的電 移 轉 從 加 增 更 體 極 第 該 中 其 路 霄 移 轉 之 項 11 體 導 半 (b 氧 鼷 金 式 補 互 之 容 相 第可 園係 範線 利號 專 信 請二 申第 如和 線 號 信 經濟部中央標準局員工福利委：®會印製 路 -電線 移 號 轉 信 之 二 遲第 延 之 換線 轉號 稱信 對 一 供第 提於 能補 器互 大和 放線 分號 微信 有一 具第 種括 一 包 3 構 機 位 鉗 壓 電1 第及 之M : 線； 括源差 包電壓 路和電 電線的 此號間 , 信 之 線一線 源第二 電至此 1 接制 用耦限 使 來 並 用 第 之 線 。 號差 信K 二 電 第的 和間 線之第 源線圍 電 二 範 至此利 接制專 耦限請 來 申 用如 路 電 移 轉 之 項 構 機 位 紺 壓 S 第 至 接 耦 括 包 尚 1 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐) HI 制 3X ί— 來 用 構 機 位 紺 壓 電 三 第 之 0 線差 號壓 信電 二的 第間 和之 線線 號二 信此 路 電 移 轉 之 項 臑 金 式 補 互 之 容 4 相 第可 圍 係 範線 利號 專信 請 二 申第 如 和 5 線 號 信 - 第 該 中 其 S 0 導 半 化 氧 機 位 紺 壓 電 該 中 其 路 電 移 轉 之 項 5 第 圍 範 利 專 請 串 如 6 括 包 尚 構 及 之 以體 ; 晶 線電 源一 電第 至 至 接接 耦耦 極極 閘閘 和和 掻極 汲汲 其其 體體 晶 晶 電電一 二 第第 第 至 接 耦第 極圍 源範 其利 而專 » 極申 源如 項 6 線 號 信 绀 慝 電二 第 該 中 其 路 I电 移 轉 之 及 Μ 線 源 電 至 接 耦 極 閘 和 極 汲 . 其 體 括 晶 包 電 尚 三 構第 機 位 之 體 晶 電 三 第 至 接 。 耦線 極號 閘 信 和二 極第 汲至 其接 , 耦 體極 晶 源 電其 四 而 第 ， 極 源 紺 壓 電 三 第 該 中 其 路 電 移 轉 之 項 7 第 圍 ： 範括 利包 專尚 請構 申機 如位 8 對間 一 之 第線 號 信 第 和 線 號 信1 第 於 接 耦 聯 串 體 極 間 之 線 號 信二 第 和 線 號 信1 第 制 限 來 用 經濟部中央標準局員工福利委員會印製 ft η ΚΡ-, ; 對間 差 二 之 壓第線 電 號 之 信 第 和 線 號 信 二 第 於 接 耦 瞄 串 體 極 間 之 線 號 信i 第 和 線 號 信二 第 制 限 來 用 括 包 尚 路 電 移 轉 之 項 8 第 圍 範 〇 利 差專 壓請 電 申 的如 9 第 第 於 應 反二 及第 接於 耦應 並反 , 並 線載 號負 信 態 一 動 第 一 至 供 接提 耦來 - 用 構 ， 機線 換號 轉信 本紙張尺度適用中國國家標準（CNS )Α4規格（210 X 297公釐) S〇7〇e4 H3 經濟部中央標準局員工福利委員會印製 反一 至其換 ，電 汲 和晶 和至 喚 及第 接而 轉線至 其 極 電 極 接 接於 ，耦- 二號接 而 汲 八 源 耦； 耦應 一極線 第信耦 ：， 之 第 ：的 棰極 及並反 源號 該二極 括線 .，體 和 括體 閘汲 Μ , 並1¾之信 中第汲 包號 壓晶 極 包晶 ，的 :線載 。申體二 其至其 尚信 電電 源 尚電和線體 線號負線 晶第 ，接而 -二 源八 之 ，八.，源晶 源信態源 ，電至 路耦， 路第 電第 體 路第壓電電 I# 二動電路五接 電極線 電至 低和 晶 電至電至九 至第一至電第耦 移源號 移接 至線 電 移接源接第 移 接至供接 此並 轉其信 轉耦 耦源 七 轉耦電耦至 耦接提耦_ ，應 之 ，一 之極 極電 第 之極低極接 線耦來線之體反 項體第 項閘 源於 於 。項閘至汲耦 號，用號9m晶極。10晶至11其 其接 接間12其接其極 信構 -信第電閘線第電接 第 ，； ，耦 耦之第 ，耦 ，源 一 機線二圍五其源圍六耦 園體線體 ，及 ，極圍體極體而 第換號第範第 ，電範第並 範晶源晶載以載閘範晶源晶 . 將轉 信將利 括線至 利括應 利電 電電負.，負和利電 其電線 而二一而專包號接專包反 專七至八阻間阻極專九而十號 線第第線請尚信耦請尚極 。請第接第電之電汲請第 ，第信 號 於號申構一極申構閘線申 耦 極 之申 極 一 信 應信如機第汲如機其源如 極 閘 體如 汲 第 本紙張又度適用中國國家標準（CNS )A4規格（210 X 297公釐) 3 H3 其中第十電晶體的源極和第九電晶體的汲極為一 可相容之互補式金屬氧化半導體之镝出信號線。 14.如申請專利範圍第]3項之轉移電路，尚包括： 二個微分射極耦合邏輯信號線；和 向下轉換機構，耦合至微分放大器和微分射極耦 合運輯信號線，用來作位準偏移微分射極耦合理輯信 號線。 】5.如申請專利範圍第丨4項之轉移電路，其中微分放大機 構尚包括第一電流源耦接至低電源電壓。 16. 如申請專利範圍第15項之轉移電路，尚包括： 第二電流源機構，用來提供耦接至向下轉換機構 之電流。 17. —種用來產生輪出信號之轉移電路，其為可相容之互 補式金賵氧化半導體，具有反應於微分輪入射横耦合 運輯信號之微分電路，以產生第一信號和互補於第一 信號之第二信號，此轉移電路包括： 第一電壓柑位機構，耦接於上電源電壓和第一信 號，用來限制上電源電壓和第一信號之間之電壓差； 經濟部中央標準局員工福利委員會印製 信 。壓限 二 差電來 第II三用 和電第 ， 壓 之括線 ： 電間包號 中 源 之尚信 其 電號 ，二 ， 上 信咯第 路 於 二電和 電 接第移線 移 耦和轉號 轉 , 壓之信 。之 構電項一 差項 機源17第壓18 位 電第至 電第 鉗上圍接的圍 壓制範耦間範 電限利 ，之利 二 來專構 線專 第用請機二請 及 ，申位 此申 以號如鉗制如 本紙張尺度適用中國國家標準（CNS )A4規格（210 X 297公货) H3 0 極 電而- 電而， 串一 一一來 二 ，掻 四 ，極 —第 η 用 賴 I 第線源 第線源 k 制 Ρ, 極 和源的 和源的 一一限對間 C 體電體 體罨體 η 來 二之差 晶至晶 晶至晶Ρ-用第線壓 電接電 電接電 對 ，和號電 一耦一 三耦三 一間 ，信的 第極第 第極第 第之 差一間 括閘至 括閘 至及括 線壓第 Ν 包和接 包和接 Μ 包號電和線 尚極耦：尚極耦.，尚信 的線號 , 汲極線 ，汲極線 ，二 間號信 構之閘 號構的 閘號 構第 之信 一 機體和信機體和信機和線二第 位晶極 一 位晶 極二位 線號 第和 绀電汲第鉗電汲第鉗號信於線 壓一 之至 壓三之 至 壓信二 接號 電第 體接電 第體 合電一 第耦信 1 此晶耦 二此晶耦三第和聪二 第 ，電極第 ，電 極第於線串第 體二源 體四源 接號-制 晶第和 晶第和 耦信體限 Μ濟部中央標準局員工福利委員會印製 本紙張尺度適用中國圉家摞準（CNS )Α4规格（210Χ 297公釐) 5