TW304265B - - Google Patents
Download PDFInfo
- Publication number
- TW304265B TW304265B TW085112122A TW85112122A TW304265B TW 304265 B TW304265 B TW 304265B TW 085112122 A TW085112122 A TW 085112122A TW 85112122 A TW85112122 A TW 85112122A TW 304265 B TW304265 B TW 304265B
- Authority
- TW
- Taiwan
- Prior art keywords
- bit
- memory
- memory cell
- gate array
- patent application
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims description 32
- 230000004913 activation Effects 0.000 claims 2
- 238000005065 mining Methods 0.000 claims 1
- 238000003491 array Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Description
304285 A7 _____— B7 經濟部中央標率局員工消費合作社印製 五、發明説明(〗) 發明之技術領域 本發明係概括關於記憶體胞元設計,尤指一種高密度雙 埠記憶體胞元。 發明之背景 圖1例示一種習知雙埠記憶體胞元之實例。圖1之實例 迄至目前爲止,有Texas instruments Incorporated所發 售之TGC3000閘陣列產品。圖1之記憶體胞元提供一種在 該TGC3000閘陣列產品需要二閘陣列基極部位所完成之單 一雙埠SRAM位元。其中示圖1中之各電晶體以微米計之寬 度°其中所揭示之所有例證性電晶體,爲供解釋目的,均 假定爲具有0.6微米閘長度。 圖1之單一雙埠記憶體位元,係使用TGC3000閘陣列產 品中來自二相鄰閘陣列基極部位之電晶體所構成。因此, 雙埠記憶體之每一位元需要二閘陣列基極部位。 因此宜提供一種就位元基極部位比而言,位元密度高於 圖1之記憶體胞元設計之雙埠記憶體胞元設計。 本發明提供一種雙埠記憶體胞元設計,其具有高於圖1 之先前技藝胞元之位元基極部位比。 附圖之簡要説明 V/圈1例示一種以來自二相鄰閘陣列基極部位之電晶體, 以習知方式所完成之單一雙埠記憶體位元。 V倒2例示一對根據本發明,使用來自二相鄰閘陣列基極 部位之電晶體所完成之雙埠記憶體位元。 v商3略示在圖1及2中所使用之二相鄰閘陣列基極部位 〇
(請先閲讀背面之注意事項再填寫本頁) -裝—1 訂 線 經濟部中央標準局員工消費合作社印裝 A7 __B7 五、發明説明(2 ) 詳細説明 例證性之圖2例示根據本發明,使用TGC3〇〇〇閘陣列產 品中二相鄰閘陣列基極部位之電晶體所完成之雙埠SRAM位 元。其中示圈2之以微米計之電晶體之閘寬度。雖然在囷 2中略示反相器,但符號WN及WP分别示其η溝道及p溝道 電晶體之閘寬度◊比較圖1及2,顯示圖1之所有電晶體 連同四另外η溝道電晶體,均使用於圖2之設計,二另 外電晶體具有3.9微米閘寬度,及二另外電晶體具有4.6微 米閘寬度。圖2中所例示之18電晶體,代表TGC3000閘陣 列產品之二相鄰閘陣列基極部位所有現有之電晶體。相鄰 基極部位之一包括二具有9微米閘寬度之η溝道電晶體, 二具有9微米閘寬度之ρ溝道電晶體,二具有3.9微米閘 寬度之η溝道電晶體及二具有2,4微米閘寬度之ρ溝道電 晶體,並且2.4微米ρ溝道電晶體之汲極予以連接在一起 。其他之相鄰基極部位包括四具有4.6閘寬度之ρ溝道電 晶體,四具有4.6微米閘寬度之η溝道電晶體,及二具有 3.9微米閘寬度之η溝道電晶體。上述相鄰基極部位在圈 3中例示於51及53。 在圈2中,列Α寫入字線控制至位元Α之數據寫入。列 A寫入字線爲有效高時,寫入位元線原碼上之數據通過通 閘21轉接至反相器23之輸入,並且寫入位元線補碼上之數 據通過通閘25轉接至反相器27之輸入。列B寫入字元線爲 有效高時,寫入位元線原碼及寫入位元線補碼上之數據同 樣經由通閘31及35加至位元B之反相器33及37。因此,寫 本紙張尺度適用中國國家橾準(CNS〉A4規格(2丨Ο X 297公釐) I— I— I H ^ ΙΊ I n n n n I I n ^ (請先閲讀背面之注意事項再填i本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 入位元線原碼及寫入位元線補碼爲位元A及位元B所共用 〇 上述汲極連接之2.4微米p溝道電晶體用作圖2中之讀 出通閘41及43。此等通閘之連接汲極予以連接至位无A及位 元B所共用之讀出位元線。列A讀出字線爲有效低時,反 相器45之輸出經由通閘41驅動共用之讀出位元線。同樣,列 .B讀出字線爲有效低時,反相器47之輸出經由通閉43驅動 共用之讀出位元線。 因爲在相鄰閘陣列基極部位之電晶鱧之限制可利用性, 故汲極連接之2.4微米p溝道電晶體用作讀出通閘41及43 ,以驅動共用之讀出位元線。垂直方向路徑選定在閘陣列 產品諸如JGC3000—般十分密集,並且圖2之共用讀出位 元旅及共用寫入位元線(原碼及補碼),使得無法提供記 憶體之二位元,其有利使用在圖1之單一位元胞元所使用 之三垂直控制路徑,亦即btr (讀取位元線),btw (寫入 位元線原碼)及bcw (寫入位元線補碼)。因此,圖2之 二位元記谭體胞元爲與圖1之單一位元記憶體胞元垂直相 似,因爲二設計均爲二閘陣列部位寬,並且均有一垂直讀 取位元線及一對垂直寫入位元線。這允許配合國2之設計 重複使用與先前技藝圖1關聯之讀及寫行多工電路。其減 少產生一種具有圈2之二位元記憶體胞元結構所需之布局 工作至少百分之50。 產品諸如TGC3000上之水平方向路線選定一般較垂直方 向路徑選定較不密集,故列A讀出字線及列B讀出字線宜水乎· 本紙張尺度適用中國國家梯準(CNS ) A4规格(21OX 297公釐) (請先閲讀背面之注意事項再填貧.本頁) -裝· 、ye 304^6^___^B7_^____ 五、發明説明(4 ) 提供爲選擇位元A抑或位B控制共用之讀出位元線。列A 及列B字線與通閘41及43合併有效提供一種列啓動控制之 内建2:1多工器。請予察知,圖2胞元僅包括較圖1單元 多 水平控制線。 位元A及B之個别交聯反相器對23,27及33,37就一致 之搮作及較容易之特徵化予以平衡。讀出由反相器的及〇 予以缓衝,俾不影響寫入操作。 囷2之例證性記憶體設計利用與圖1之單一位元記憶禮 胞元相同之二相鄰閘陣列基極部位,提供雙埠記憶體之> 位元。因此,圖2之記憶體設計提供兩倍圖1中之先前扶 藝設計之位元密度。 雖然以上説明本發明之一種例證性實施例,但此項教明 益不限制能以各種實施例予以實施之本發明之範囲。 (請先閲讀背面之注意事項真填r冬寅) 装-T丨 — 11·—ii. 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家榡準(CNS > A4規格(210X297公釐)
Claims (1)
- 304265 A8 B8 C8 D8 六、申請專利範圍 一種閘陣列結構,包含: (請先閱讀背面之注意事項再填寫本頁) 許多電晶體,互相連接爲形成一二位元記憶體胞元; 以及 該許多電晶體之第一及第二互相連接電晶體分别設於 閘陣列結構之相鄰基極部位。 义一種記憶體胞元,其佔據一閘陣列之相鄰基極部位,包 • 含: 一第一記憶體位元; 一第二記憶體位元;以及 一共用寫入埠,耦合至該二記憶體位元。 '3. —種記憶體胞元,其佔據一閘陣列之相鄰基極部位,包 含: 一第一記憶體位元; 一第二記憶體位元;以及 一共用讀出埠,耦合至該二記憶體位元。 少.根據申請專利範園第3項之記憶體胞元,包括一耦合至 上述二Ϊ己憶體位元之讀出埠。 經濟部中央標準局員工消費合作社印製 矿根據申請專利範圍第3項之記憶體胞元,包括一連接在 上述位元與共用讀出埠中間之多工器,及一對連接至該 多工器,以選擇性將任一上述位元連接至該共用讀出埠 之啓動線。 V.根據申請專利範園第5項之記憶體胞元,其中上述諸啓 動線在閘陣列内水平延伸。 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US159495P | 1995-07-27 | 1995-07-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW304265B true TW304265B (zh) | 1997-05-01 |
Family
ID=21696870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085112122A TW304265B (zh) | 1995-07-27 | 1996-10-04 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0756284B1 (zh) |
JP (1) | JPH09120679A (zh) |
KR (1) | KR100431478B1 (zh) |
DE (1) | DE69620688T2 (zh) |
TW (1) | TW304265B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7295487B2 (en) * | 2005-05-19 | 2007-11-13 | Freescale Semiconductor, Inc. | Storage circuit and method therefor |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4377856A (en) * | 1980-08-15 | 1983-03-22 | Burroughs Corporation | Static semiconductor memory with reduced components and interconnections |
US4613958A (en) * | 1984-06-28 | 1986-09-23 | International Business Machines Corporation | Gate array chip |
JP2837682B2 (ja) * | 1989-01-13 | 1998-12-16 | 株式会社日立製作所 | 半導体記憶装置 |
EP0434852B1 (en) * | 1989-12-23 | 1995-05-17 | International Business Machines Corporation | Highly integrated multi-port semiconductor storage |
EP0473819A1 (en) * | 1990-09-05 | 1992-03-11 | International Business Machines Corporation | Multiport memory cell |
US5289432A (en) * | 1991-04-24 | 1994-02-22 | International Business Machines Corporation | Dual-port static random access memory cell |
-
1996
- 1996-07-25 KR KR1019960030245A patent/KR100431478B1/ko not_active IP Right Cessation
- 1996-07-26 JP JP8198063A patent/JPH09120679A/ja active Pending
- 1996-07-29 EP EP96305546A patent/EP0756284B1/en not_active Expired - Lifetime
- 1996-07-29 DE DE69620688T patent/DE69620688T2/de not_active Expired - Lifetime
- 1996-10-04 TW TW085112122A patent/TW304265B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR980011461A (ko) | 1998-04-30 |
KR100431478B1 (ko) | 2004-08-25 |
EP0756284B1 (en) | 2002-04-17 |
DE69620688T2 (de) | 2002-08-14 |
EP0756284A3 (en) | 1997-02-12 |
DE69620688D1 (de) | 2002-05-23 |
EP0756284A2 (en) | 1997-01-29 |
JPH09120679A (ja) | 1997-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW301726B (zh) | ||
KR100820294B1 (ko) | 반도체기억장치 | |
TW412747B (en) | Semiconductor storage device | |
KR100824798B1 (ko) | 에지 서브 어레이에 전체 데이터 패턴을 기입할 수 있는 오픈 비트 라인 구조를 가지는 메모리 코어, 이를 구비한 반도체 메모리 장치, 및 에지 서브 어레이 테스트 방법 | |
KR900008660B1 (ko) | 메모리 테스트 패턴 발생회로를 포함한 반도체 장치 | |
US7430134B2 (en) | Memory cell structure of SRAM | |
US6480437B2 (en) | Semiconductor memory device permitting improved integration density and reduced accessing time | |
TW550595B (en) | Semiconductor memory device having error correction function for data reading during refresh operation | |
EP0107387A2 (en) | Semiconductor memory device | |
TW315470B (en) | Semiconductor memory device with an increased band width | |
TW399218B (en) | Sense amplifier for complementary or non-complementary data signals | |
US5517461A (en) | Semiconductor storage device having latch circuitry coupled to data lines for eliminating through-current in sense amplifier | |
TW527716B (en) | Semiconductor integrated circuit device | |
JP4156706B2 (ja) | 半導体記憶装置 | |
JP2002025251A (ja) | 半導体記憶装置 | |
CA1160742A (en) | Static ram memory cell | |
TW304265B (zh) | ||
KR100652415B1 (ko) | 1 로우 액티베이션 구조 또는 2 로우 액티베이션 구조를선택할 수 있는 반도체 메모리 장치 및 2 로우 액티베이션방법 | |
KR0182341B1 (ko) | 반도체 기억장치 및 반도체 기억장치의 직렬 데이터 판독방법 | |
US6201741B1 (en) | Storage device and a control method of the storage device | |
KR0172518B1 (ko) | 싱글 에스램 셀을 사용한 이중 포트 에스램 | |
KR102391131B1 (ko) | 글로벌 래치 및 로컬 래치를 가진 메모리 디바이스 | |
JP3198584B2 (ja) | スタティック型半導体記憶装置 | |
JPH01112593A (ja) | 半導体記憶装置 | |
KR950001765A (ko) | 반도체 기억장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |