KR100431478B1 - 고밀도2포트메모리셀 - Google Patents

고밀도2포트메모리셀 Download PDF

Info

Publication number
KR100431478B1
KR100431478B1 KR1019960030245A KR19960030245A KR100431478B1 KR 100431478 B1 KR100431478 B1 KR 100431478B1 KR 1019960030245 A KR1019960030245 A KR 1019960030245A KR 19960030245 A KR19960030245 A KR 19960030245A KR 100431478 B1 KR100431478 B1 KR 100431478B1
Authority
KR
South Korea
Prior art keywords
bit
memory
transistors
memory cell
gate array
Prior art date
Application number
KR1019960030245A
Other languages
English (en)
Other versions
KR980011461A (ko
Inventor
브라이언 디 쉐필드
존 디 드루몬드
Original Assignee
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍사스 인스트루먼츠 인코포레이티드 filed Critical 텍사스 인스트루먼츠 인코포레이티드
Publication of KR980011461A publication Critical patent/KR980011461A/ko
Application granted granted Critical
Publication of KR100431478B1 publication Critical patent/KR100431478B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

게이트 어레이 구조는 2 비트 메모리셀을 구성하기 위하여 상호 연결된 복수의 트랜지스터들(21-47)을 포함한다. 제 1과 제 2의 상호 연결된 복수의 트랜지스터들은 각각 게이트 어레이 구조의 인접한 베이스 사이트들 (51, 53)내에 제공된다.

Description

고밀도 2 포트 메모리 셀{High Density Two Port Memory Cell}
본 발명은 일반적으로 메모리 셀 디자인, 및 특히, 고밀도 2 포트 메모리 셀에 관한 것이다.
도 1은 종래의 2 포트 메모리셀의 한 예를 도시한다. 도 1의 예는 지금까지 Texas Instruments, Incorporated에 의해 시판되는 TGC3000 게이트 어레이 제품으로 유용화되고 있다. 도 1의 메모리셀은 TGC3000 게이트 어레이 제품에서의 2개의 게이트 어레이 베이스 사이트들의 구현을 요구하는 단일 2 포트 SRAM비트를 제공한다. 도 1내에서 다양한 트랜지스터들의 미크론 게이트 폭이 그 안에서 보여진다. 본 명세서에 개시된 트랜지스터들의 모든 예는 설명의 목적상 0.6미크론 게이트 길이를 가지는 것으로 가정된다.
도 1의 단일 2 포트 메모리 비트는 TGC3000 게이트 어레이 제품 내의 2개의 인접한 게이트 어레이 베이스 사이트들로부터의 트랜지스터들을 사용하여 구성된다. 따라서 2개의 게이트 어레이 베이스 사이트들은 2 포트 메모리의 모든 비트를위해 요구된다. 그러므로 도 1의 메모리셀 디자인보다 비트 대 베이스 사이트들의 비가 높은 비트 밀도를 가지는 2 포트 메모리셀 디자인을 제공하는 것이 바람직하다.
도 1은 2개의 인접한 게이트 어레이 베이스 사이트들로부터의 트랜지스터들로 구현된 종래의 단일 2 포트 메모리 비트를 도시하는 도면.
도 2는 2개의 인접한 게이트 어레이 베이스 사이트들로부터의 트랜지스터들을 사용하여 본 발명을 따라 구현된 한 쌍의 2 포트 메모리 비트들을 도시하는 도면.
도 3은 도 1과 도 2에서 사용된 2개의 인접한 게이트 어레이 베이스 사이트들을 도식적으로 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
21 : 기록 패스 게이트
23 : 인버터
25 : 패스 게이트
27 : 인버터
31 : 패스 게이트
33 : 인버터
35 : 패스 게이트
37 : 인버터
41 : 판독 패스 게이트
43 : 판독 패스 게이트
45 : 인버터
47 : 인버터
본 발명은 도 1의 종래 기술의 셀보다 높은 비트 대 베이스 사이트들 비를 가지는 2 포트 메모리셀 디자인을 제공한다.
도 2의 예는 TGC3000 게이트 어레이 제품 내의 2개의 인접한 게이트 어레이 베이스 사이트 트랜지스터들을 사용하여 본 발명에 의해서 구현된 한쌍의 2 포트 SARM비트를 도시한다. 도 2의 트랜지스터들의 미크론 게이트 폭이 그 안에 보여진다. 도 2에서 인버터가 도식적으로 보여짐에도 불구하고, n-채널과 p-채널 트랜지스터의 게이트 폭은 각각 기호 WN과 WP에 의하여 표시된다. 도 1 및 도 2를 비교해 보면 도 1의 모든 트랜지스터들은 도 2의 4개의 추가 n-채널 트랜지스터들의 설계에 사용됨을 알 수 있는데, 추가 트랜지스터들 중 2개는 폭이 3.9 미크론인 게이트를 가지며, 추가 트랜지스터들 중 2개는 폭이 4.6 미크론인 게이트를 갖고 있다. 도 2에 도시된 18개의 트랜지스터들은 TGC3000 게이트 어레이 제품의 2개의 인접한 게이트 어레이 베이스 사이트들내의 모든 유용한 트랜지스터를 나타낸다. 인접한 베이스 사이트들 중의 하나는 9 미크론 게이트 폭을 가지는 n채널 트랜지스터 2개, 9 미크론 게이트 폭을 가지는 p채널 트랜지스터 2개, 및 3.9 미크론 게이트 폭을 가지는 n 채널 트랜지스터 2개와 2.4미크론 게이트 폭을 가지는 p 채널 트랜지스터 2개를 포함하며 2.4미크론 p채널 트랜지스터의 드레인이 함께 연결된다. 인접한 베이스 사이트들중 다른 것은 4.6미크론 게이트 폭을 가지는 p채널 트랜지스터 4개, 4.6미크론 게이트 폭을 가지는 n 채널 트랜지스터 4개, 및 3.9미크론 게이트 폭을 가지는 n 채널 트랜지스터 2개를 포함한다. 위에 설명된 인접한 베이스 사이트들은 도 3에서 참조번호(51과 53)로 도시된다.
도 2에서 행 A 기록 워드선은 비트 A에의 데이타 기록을 제어한다. 행 A 기록 워드선이 활성 하이(high)일때, 기록 비트선 참(true)위의 데이타는 기록 패스 게이트(21)을 통하여 인버터(23)의 입력에 스위치되고, 기록 비트선 보수위의 데이타는 패스 게이트(25)를 통하여 인버터(27)의 입력에 스위치된다. 기록 비트선 참과 기록 비트선 보수위의 데이타는 행 B 기록 워드선이 활성 하이일때 마찬가지로, 패스 게이트(31과 35)를 통하여 비트 B의 인버터(33과 37)에 인가된다. 따라서 기록 비트선 참과 기록 비트선 보수는 비트 A와 비트 B에 의하여 공유된다.
전술한 드레인-접속 2.4미크론 p채널 트랜지스터는 도 2에서 판독 패스 게이트(41과 43)로서 기능한다. 이들 패스 게이트의 연결된 드레인은 비트 A와 비트 B의 둘에 의하여 공유된 판독 비트선에 연결된다. 행 A 판독 워드선이 활성 로우(low)일때, 인버터(45)의 출력은 공유된 판독 비트선을 패스 게이트(41)를 통해 구동시킨다. 마찬가지로, 행 B 판독 워드선이 활성 로우일때, 인버터(47)의 출력은 공유된 판독 비트선을 패스 게이트(43)를 통해 구동시킨다.
인접한 게이트 어레이 베이스 사이트들내의 트랜지스터의 한정된 유용성 때문에 드레인-접속 2.4 미크론 p채널 트랜지스터는 공유된 판독 비트선을 구동시키기 위해 판독 패스 게이트(41과 43)로서 사용된다. 수직 방향 루팅은 TGC3000과 같은 게이트 어레이 제품내에서 전형적으로 매우 혼잡하고 도 2의 공유된 판독 비트선과 공유된 기록 비트선(참과 보수)은 도 1의 단일 비트 셀내에서 사용되는 동일한 3개의 수직 제어 경로들 즉, btr(판독 비트선), btw(기록 비트선 참)과 bcw(기록 비트선 보수)를 편리하게 사용하는 메모리의 2개의 비트들을 제공하는 것을 가능하게 만든다. 따라서, 도 2의 2 비트 메모리 셀은 2개의 게이트 어레이 사이트들이 넓고 하나의 수직 판독 비트선 및 한 쌍의 수직 기록 비트선을 갖는다는 점에서 도 1의 단일 비트 메모리셀과 수직적으로 유사하다. 이것은 종래 기술 도 1과 연관된 판독 및 기록 행 멀티플렉싱 회로를 도 2의 디자인으로 재 사용되게 하여 도 2의 2 비트 메모리 셀 구조를 가지는 메모리 어레이를 제조하는데 필요한 작업의 적어도 50%를 감소시킨다.
TGC3000과 같은 제품 내의 수평방향 루팅은 전형적으로 수직방향 루팅보다 덜 복잡하다. 그래서 행 A 판독 워드선과 행 B 판독 워드선은 공유된 판독 비트선을 제어하는 비트 A이거나 비트 B를 선택하기 위하여 수평적으로 유리하게 제공된다. 패스 게이트들(41, 43)과 결합하여 행 A와 행 B 판독 워드선은 열 인에이블 제어식 빌트 인(built-in) 2 : 1 멀티플렉스를 효과적으로 제공한다. 도 2의 셀이 단지 도 1의 셀보다 하나 더 수평적 제어선을 포함한다는 것에 주목하게 될 것이다.
비트 A와 비트 B의 각각 교차 결합된 인버터 쌍(23, 27)과 (33, 37)은 균일한 동작과 쉬운 특성화로 균형이 있다. 판독은 기록 동작에 영향을 주지 않기 위해서 인버터 (45와 47)에 의하여 버퍼링된다.
도 2의 실례 메모리 디자인은 도 1의 단일 비트 메모리셀로서 동일한 인접한2개의 게이트 어레이 베이스 사이트들을 활용하는 2 비트의 2 포트 메모리를 제공한다. 따라서 도 2의 메모리 디자인은 도 1의 종래 기술 디자인의 2배의 비트 밀도를 제공한다.
본 발명의 실례의 실시예가 위에 설명되었음에도 불구하고 이 설명은 다양한 실시예로 실행될 수 있는 것으로 본 발명의 범위를 제한하지 않는다.

Claims (7)

  1. 게이트 어레이의 인접한 베이스 사이트를 점유하는 메모리 셀에 있어서,
    제1 메모리 비트;
    제2 메모리 비트;
    상기 제1 및 제2 메모리 비트에 의해 공유된 판독 포트;
    상기 제1 메모리 비트로부터 상기 판독 포트로 신호 패스를 제공하기 위해, 상기 제1 메모리 비트와 상기 판독 포트 사이에 직접 접속된 제1 트랜지스터; 및
    상기 제2 메모리 비트로부터 상기 판독 포트로 신호 패스를 제공하기 위해, 상기 제2 메모리 비트와 상기 판독 포트 사이에 직접 접속된 제2 트랜지스터
    를 포함하는 것을 특징으로 하는 메모리 셀.
  2. 제1항에 있어서,
    상기 제1 및 제2 메모리 비트의 양방에 결합되고 공유되는 기록 포트를 포함하는 것을 특징으로 하는 메모리 셀.
  3. 제1항에 있어서,
    상기 제1 및 제2 트랜지스터는 각각 제1 및 제2 제어 입력을 가지며, 상기 제1 및 제2 제어 입력에 각각 접속되는 제1 및 제2 인에이블 선을 포함하는 것을 특징으로 하는 메모리 셀.
  4. 제3항에 있어서,
    상기 인에이블 선은 상기 게이트 어레이 내에서 수평으로 연장하는 것을 특징으로 하는 메모리 셀.
  5. 제1항에 있어서,
    상기 제1 및 제2 메모리 비트는 각각 교차 결합된 한쌍의 인버터를 포함하고, 상기 제1 및 제2 메모리 비트는 각각 상기 교차 결합된 인버터와 상기 트랜지스터의 각각 사이에 접속된 버퍼를 포함하는 것을 특징으로 하는 메모리 셀.
  6. 제5항에 있어서,
    상기 버퍼는 인버터인 것을 특징으로 하는 메모리 셀.
  7. 제5항에 있어서,
    상기 판독 포트는 상기 제1 및 제2 트랜지스터의 양방에 접속된 단일 노드를 포함하는 것을 특징으로 하는 메모리 셀.
KR1019960030245A 1995-07-27 1996-07-25 고밀도2포트메모리셀 KR100431478B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US159495P 1995-07-27 1995-07-27
US60/001,594 1995-07-27

Publications (2)

Publication Number Publication Date
KR980011461A KR980011461A (ko) 1998-04-30
KR100431478B1 true KR100431478B1 (ko) 2004-08-25

Family

ID=21696870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030245A KR100431478B1 (ko) 1995-07-27 1996-07-25 고밀도2포트메모리셀

Country Status (5)

Country Link
EP (1) EP0756284B1 (ko)
JP (1) JPH09120679A (ko)
KR (1) KR100431478B1 (ko)
DE (1) DE69620688T2 (ko)
TW (1) TW304265B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295487B2 (en) * 2005-05-19 2007-11-13 Freescale Semiconductor, Inc. Storage circuit and method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377856A (en) * 1980-08-15 1983-03-22 Burroughs Corporation Static semiconductor memory with reduced components and interconnections
KR900012278A (ko) * 1989-01-13 1990-08-03 가부시끼가이샤 히다찌세이사꾸쇼 반도체 기억장치
US5289432A (en) * 1991-04-24 1994-02-22 International Business Machines Corporation Dual-port static random access memory cell
JPH06342593A (ja) * 1990-09-05 1994-12-13 Internatl Business Mach Corp <Ibm> マルチポート・メモリセル

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613958A (en) * 1984-06-28 1986-09-23 International Business Machines Corporation Gate array chip
DE68922738T2 (de) * 1989-12-23 1996-01-25 Ibm Hochintegrierter Halbleiterspeicher mit Mehrfachzugang.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377856A (en) * 1980-08-15 1983-03-22 Burroughs Corporation Static semiconductor memory with reduced components and interconnections
KR900012278A (ko) * 1989-01-13 1990-08-03 가부시끼가이샤 히다찌세이사꾸쇼 반도체 기억장치
JPH06342593A (ja) * 1990-09-05 1994-12-13 Internatl Business Mach Corp <Ibm> マルチポート・メモリセル
US5289432A (en) * 1991-04-24 1994-02-22 International Business Machines Corporation Dual-port static random access memory cell

Also Published As

Publication number Publication date
KR980011461A (ko) 1998-04-30
DE69620688T2 (de) 2002-08-14
EP0756284A2 (en) 1997-01-29
TW304265B (ko) 1997-05-01
JPH09120679A (ja) 1997-05-06
DE69620688D1 (de) 2002-05-23
EP0756284B1 (en) 2002-04-17
EP0756284A3 (en) 1997-02-12

Similar Documents

Publication Publication Date Title
US6091626A (en) Low voltage, low power static random access memory cell
US5089992A (en) Semiconductor memory device and a data path using the same
US5831897A (en) SRAM memory cell design having complementary dual pass gates
KR100297324B1 (ko) 반도체 집적회로의 증폭기
US5886943A (en) Semiconductor memory having a hierarchical data line structure
EP0115128A2 (en) Block-divided semiconductor memory device
US7986547B2 (en) Semiconductor memory device
KR100804431B1 (ko) 글로벌 비트 라인을 가진 스택틱 램덤 액세스 메모리
US4888737A (en) Semiconductor memory device
US20100277970A1 (en) Static random accee memory device
US5517461A (en) Semiconductor storage device having latch circuitry coupled to data lines for eliminating through-current in sense amplifier
US5793669A (en) High density two port memory cell
KR100431478B1 (ko) 고밀도2포트메모리셀
EP0801397A2 (en) Improvements in or relating to semiconductor memory devices
US20080151606A1 (en) Semiconductor memory device
US5570312A (en) SRAM cell using word line controlled pull-up NMOS transistors
US6134163A (en) Semiconductor memory device with independently operating memory banks
IT8322952A1 (it) Memoria ad accesso casuale di tipo mos
US5544122A (en) Multiplexed multi-write port semiconductor memory
KR940004819A (ko) 반도체 집적회로 장치
JP5073541B2 (ja) 半導体記憶装置
KR0172518B1 (ko) 싱글 에스램 셀을 사용한 이중 포트 에스램
KR0172340B1 (ko) 듀얼포트 메모리의 코아 쎌회로
KR100418577B1 (ko) 반도체메모리장치
KR0158113B1 (ko) 비트라인 프리차아지회로와 등화회로 및 그 배치방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 13

EXPY Expiration of term