TW303545B - Gain controlled amplification circuit having differential amplifier - Google Patents
Gain controlled amplification circuit having differential amplifier Download PDFInfo
- Publication number
- TW303545B TW303545B TW085106719A TW85106719A TW303545B TW 303545 B TW303545 B TW 303545B TW 085106719 A TW085106719 A TW 085106719A TW 85106719 A TW85106719 A TW 85106719A TW 303545 B TW303545 B TW 303545B
- Authority
- TW
- Taiwan
- Prior art keywords
- input terminal
- resistance
- input
- semiconductor
- power supply
- Prior art date
Links
- 230000003321 amplification Effects 0.000 title claims abstract description 26
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 39
- 230000000295 complement effect Effects 0.000 claims description 7
- 230000002079 cooperative effect Effects 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 6
- 238000006243 chemical reaction Methods 0.000 claims 3
- 210000000941 bile Anatomy 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 240000002853 Nelumbo nucifera Species 0.000 description 12
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 12
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100449067 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) cbs-2 gene Proteins 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
- H03G3/04—Manually-operated control in untuned amplifiers
- H03G3/10—Manually-operated control in untuned amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Analogue/Digital Conversion (AREA)
Description
經濟部中央標準局貝工消費合作社印製 A7 B7_五、發明説明(1 ) 發明背景 1. 發明領域 本發明係有關一種具差動放大器之放大電路,持別是 供影響裝配於積體電路之用的增益控制放大電路。 2. 相關技術描述 一般而言,具有差動放大器之放大電路的放大因數 Anf就一典型反柑放大電路的情況而論偽以-Rf/Rs表示。 此處* 表示一輸入電阻而Rf表示一回授電阻。當Rs= Rf 時,能獲得-Anf = - 1的反相放大電路。換言之,放大因 數f可根據R s及R f (電阻值)的值獲得。 為滿足放大的可變程度(放大增益),尤其是積體電 路實現,已知有一藉多數個串聯的電阻構成每個s輸入電 阻值R s及回授電阻R f的放大電路,且該放大電路藉打開/ 關閉(ON/OFF)多數個半導髏類tb開關能調整其等之電阻 值。 倘若構成各個輸入電阻R s及回授電阻的多數値電阻 器之電阻值被設定為上述電路結構中的合適值,放大因數 則能容易地透過根據半導體類比開關的ΟΝ/OFF組合數目的 數値级而獲得。 然而,於足以得到上述增益控制的放大電路中,依然 存有一値問題,即輸出電壓關於電壓源改變之變動的比( 所諝的 “SVRR: Supply Voltage Rejection Ratio) ” 像 是會惡化,因為半導髏類比開關僅與差動放大器之諸輸入 端的其中之一連接而已。 (請先閲讀背面之注意聿項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) r_
A7 B7_ 五、發明説明(2 ) 當一 MOS開關作為一典型半導體類比開關使用時, 其電路則藉平行連接兩脑互補MOS電晶體、施加互補控制 信號(二信號當其中一値於“ 1 ”準位時,另一個於“ 0 ”準位)於各閘、將P通道MOS電晶體之反向閘連接至 於高電位側的壓源VDD、以及將N通道MOS電晶體的反向閘 連接至於低電位側的電源VSS。 根據此一結構,當其中一値控制信號被設為“ 0 ” 準位而另一痼信號設為“ 1 ”準位時,則可獲得預期的操 作,g卩兩痼MOS電晶體被打開。然而,因為二個電晶體之 閘皆分別連接至高電位的電源VDD及低電位的VSS,並不能 總是確保“ 1 ”準位=VDD及“ 0 ”準位=VSS的等式關 偽。因此,二値電晶體之閘與反向閘之間的電壓時常變動 。於此情況,各個電晶體之汲極與源極之間的電阻值(通 道ON電阻Ron)隨著電壓源的變動而改變,而産生一値問 題,即該變動的頻率成份與差動放大器的輸入信號重叠。 當電壓源的頻率成份高時,其頻率成份通過M0S開關 的諸電極間,重曼被操作上放大者之輸入信號且被被放大 〇 上述問題同樣地發生於使用雙極電晶體或二極體之類 比開關被用作為半導體開關時。 發明槪沭 本發明之目的在於提供一放大電路,供達成增益控制 放大之用,其具有一差動放大器且能改良輸出電壓闋於電 壓源之變動的變動比。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ! I I I I I 裝 —訂 I I I ~線 ^ * (請先¾讀背面.V注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製
經濟部中央標準局貝工消費合作社印装 五、發明説明(3 ) 本發明乃為達成上述之目的而完成。用以逹成增益控 制放大之放大電路,具有差動放大器,該放大電路透過一 輸入電阻輸入一输入信號至差動放大器之第一輸入端且輸 入一參考電位至第二輸入端。此一放大電路藉一半導體類 比開關轉換輸入電胆的電阻值及回授電阻的電阻值將一放 大比轉換為多重級。於一放大電路中,本發明佈設一第一 電容元件於差動放大器之第一輸入端與一高電位電源之間 及佈設一第二電容元件於差動放大器之第二輸入端與一低 電位電源之間。 當此一放大電路中的電壓源變動時,變動成份俗透過 半導體類比開關加在差動放大器的第一輸入端,而該半導 體類比開關切換輸入電阻及回授電阻。同時,電壓源的變 動成份亦透過第一及第二電容元件加在差動放大器的第二 輸入端。由於差動放大器具有將加在第一及第二輸入端之 相同相位成份移除的功能,電壓源的變動成份乃被消除, 且對放大级數的影響得以被限制。 本發明的第二靥面,於具有一差動放大器之放大電路 中,為達成增益控制放大,一電阻元件及一半導體類比開 關偽串聯地連接於第二輸入端與一參考電位之間。一具有 與用以切換輸入電阻及回授電阻之半導體類比開關有實質 相同恃性之半導體類比開關係作為此一半導體類比開關。 於此放大電路中,電壓源變動成份被透過半導體類比 開關輸入差動放大器的第二輸入端,而電壓源之變動的影 響則被限制。再者,與第二輸入端連接的半導體類比開關 -6 ~ ---------裝--% . (請先閱^·背面^注意事項再填寫本1) 二-5 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 經濟部中央樣準局員工消費合作社印装 A7 B7 五、發明説明(4 ) 的ON電阻值隨電壓源的變動而改變,而補償與差動放大器 之第一輸入端連接的半導體類比開關之0H電阻值的變動成 圃式簡沭 本發明之上述目的與特性將由以下參照附圖之較佳實 施例的說明而變得明瞭,其中: 第1圖係顯示根據習知技術之反相放大電路之電路圖 » 第2圖偽顯示根據習知技術之用以達成增益控制放大 之反相放大電路的電路圖; 第3圖偽顯示一 M0S開關之電路圖; 第4圖偽顯示第3圖所示之M0S開關之等效電路的電 路圖; 第5圖係顯示一類比開關之電路結構的電路圖; 第6圖偽顯示第5圖所示之類比開關之等效電路的電 路圖; 笫7圖傺顯示根據本發明之一實施例之放大電路的電 路圖; 第8圖係顯示第7圖所示之電路的等效電路的電路圖 » 第9圖偽顯示根據本發明之第二實施例之放大電路的 電路圖。 較佳奮旆例説明 在描述本發明之實施例之前,相關技術及缺點將參照 -7 - 本紙張尺度適用中國國家橾隼(CNS > A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 線 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 相關圖式加以說明。 一具有差動放大器(典型上,一蓮算放大器2)之諸 如第1圖所示之典型反相放大電路之放大電路的放大因數 Anf,偽給定為一Rf/Rs。此處Rs代表一輸入電阻而Rf代表 一回授電阻。當1^=|^時,可得到一具有Anf = — 1之反 相放大電路,且當Rf/Rs = η時,可得到一具有Anf=-n 的反相放大電路。換言之,可根據電阻值R f及R s得到A n f =一 η放大因數。 為滿足可變程度放大的要件,一諸如第2画所示者之 放大電路經常被應用。於此一電路中,多數個(圖示中有 三値)電阻R s t至R s 2串連而構成一輸入電阻,而多數値( 圖示中有三傾)電阻Rfl至Rf2串連而構成一回授電阻。再 者,R s及R f的電阻值可被OH/OFF分別被多數値類比開鼸 S31與Ss2及Rfl與Rf2的切換而被調整。 於上述的電路結構中,可容易地根據類比開關S s 1與 Ss2及Sfl與Sf2藉合宜地預先設定多數個構成輸入電阻Rs 及回授電阻R f之電阻值得到多级放大因數。 然而,於足以得到上述多级的放大程度,諸類比開關 連接至蓮算放大器21之其中一痼輸入端(第2圖所示之負 輸入端)。因此,存在有一個問題,即輸出電壓之改變比 電壓源之改變的比有可能惡化。 第3圖傜一典型使用MOS電晶體之類比開關的結構圖 。二個互補MOS電晶體1及2係彼此並聯,且互補控制信 號(一組信號,當其中之一信號在“ ”準位時,另一信 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公嫠) - ^ 裝 訂 線 (請先閱本背面之汝意事項再填寫本頁) 五、發明説明(6 A7 B7 經濟部中央標準局負工消费合作社印製 號在“ 1 ”準位)Sa及sb偽施加於各閘極。一 P通道MOS 電晶體1的反向閘傜與在高電位側的電源VDD連接,而 N通道型M0S電晶體2則與在低電位側的電源VSS連接。 根據此一電路結構,可以藉將控制信號53及51>分別設 定為“ 0 ”及“ 1 ”準位而得到想要之導通M0S電晶體1 及2的操作。然而,因為二電晶體皆偽與在高電位側的電 源VDD及在低電位側的電源VSS連接,在二個電晶體之反向 閘極間的電壓變動,於某些情況下,由於並不總是能確保 “ 1 ”準位=VDD及“ 0 ”準位=VSS的等式闊係在賁際的 電子電路中。於此情況中,在° n時間的汲極一源極電阻值 (通道ON電阻R。》)隨箸電壓源的變動而改變,而發生問 題,E卩其頻率成份與蓮算放大器的輸入信號重叠。 第4圖係第3圖所示之電路的等效電路圖。參考標號 1 '對應於P通道M0S電晶體1而參考標號2 ’對應於N通 道M0S電晶體2。符號B、D及S分別表示反向閘、源極 及源極。在反向閘B與汲極D間的電容係由Cb d i表示(i =1、2 ;以下皆同),反向閘B與源極S間的電容係由 Cb s,表示,且汲極D與源極S間的電容偽由R d s i表示。 SVRR之惡化的機構可於下述二値機構藉由電源變動的 頻率而獲得解釋。換言之,(a)當頻率為低時,機構偽閘 極B與汲極D間之B — D電壓的變化、反向閘B與源極S 間之B — S電壓的變化、閘極G與汲極D間之G — D電壓 的變化、閘極與源極間之G — S電壓的變化、R d s i (通道 ON電阻Ron)的變化、輸入電阻Rs的變伕及放大因數九^的 -9 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面之ίί·意事項再填寫本頁) -裝· 、νβ 線 A7 B7 經濟部中央橾準局男工消费合作社印製 五、發明説明(7 ) 變化及(b)當頻率為窩時,機構則為頻率成份通過電容 Cbcn及電容CbSi且與蓮算放大器的輸入信號重叠且被放大 Ο 為限制機構(a)(通道ON電阻1?。《),設計M0S電晶體 有效,故能被減至最小。然而,根據此種設計方法, M0S電晶體的尺度變大且電極間的電容(“^及“31)增 加,所以機構(b)偽增進的,且應用至操作頻率為高之應 用的SVRR惡化。因此,此方法涉及一性質上的限制。 上述說明解釋了 M0S開關被用作為半導體類比開關的 例子。接著,將說明使用一雙極電晶體作為半導體開關的 類比開闢的例子。 第5圖傜使用雙極電晶體之類比開關的結構圖。PNP 電晶體3或NPN電晶體4的集極及射極被使用為信號電極 且控制信號54或Sb傜透過電阻R加於各基極B。雖然在高 電位側的電源VDD及在低電位側的電源VSS並未顯示於第3 圖,加在雙極電晶體之基極上的電源有賴於二種電晶體型 式(PNP或NPN)及其結構(橫向或垂直的)。此一類 比開關的操作與第3圖所示之M0S開關的操作相同。 第6圖偽第5圖的等效電路圖。符號E、C及S分別 代表射極、集極及基極。在基極S與射極E間的電容係由 C s e i表示,而基極S與集極間的電容則由C s c i表示。 S V Μ惡化的機構傺分為(a)機構其中集極與射極間之 電阻R e c i由於基極電壓的變動而改變且(b .)機構其中基極 S與射極E間的電容C s e i及基極S與集極C間的電容C s。, (請先閲讀背面之ίί·意事項再填寫本頁) -裝· -" 線 本紙張尺度適用中國國家搮準(CNS ) Α4規格(210X297公釐) 經濟部中央樣準扃系工消费合作社印装 303545 π B7 五、發明説明(8 ) ,及最後,射極E與集極C間的電容,當電晶體區係增加 以便降低集極C與射極E間的電阻Re(;i以及電壓變動之頻 率成份透過此電容與蓮算放大器之輸入信號重叠時,增加 〇 以下,本發明之較佳實施例將會參照圖式說明。 第7圖係顯不根據本發明第一實施例之一放大電路的 電路圖。 於第7圖中,参考標號20表示以· Rf /Rs倍增輸入信號 Vs及輸出該信號的反相放大電路。參考標號21表示一具有 正輸入端21a、一負輸入端21b及一輸出端21c的運算放大 器。輸入信號V s偽透過輸入電阻R s加在頁輸入端21 b ,而 一參考電源V f傜透過電阻元件R P加在正輸入端21 a。輸出 信號傺由輸出端21c取出,而一回授電阻器Rf傜插置於輸 出端21 a與負輸入端21b。 此處,輸入電阻R s包括三値串聯的電阻元件R s i至R s 3 ,及回授電阻R f包括三個串聯的電阻元件R f i至R f 3。此等 電阻元件的串聯能分別被M0S開關Ss i與Ss 2及M0S開關Sf i ,Sf2調整至一到三個電阻器。換言之,Rs的電阻值可被 調至 “Rsl” (Rsl〇N,Rs2〇FF) 、(UFF ,Rs2〇N)及 “Rsi~(~RS2~|~Rs3” (Rsi、Rs2二者皆 OFF) 。同樣地,Rf的電阻值可·被調至“ Rfi” (Rf !0Ν,Rf2〇FF )、(Rfsl0FF,RfzON)及 + 1^3”(1^1、1^2二者皆(^1)。順帶一提,電阻元件的 數目僅是實驗性而非待別受限於上述者。 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) · ^ 裝 訂 線 (請先閱t背面之:Λ·意事項再填寫本頁)
五、發明説明(9 ) 經濟部中央橾準局貝工消費合作社印裝 此實施例的待徵部分為圖式中虛線範圍。換言之,此 實施例的持徽部分在於··一第一電容元件Ct傜連接於運算 放大器21之正輸入端21a與在高電位側之電源VDD之間, 及第二電容元件C2偽連接於正輸入端21a與在低電位側之 電源VSS之間,以及一電阻元件RP偽連接於正輸入端21a與 一預定參考電源V f之間。電阻元件R p被插置以便增加正輸 入端21a與參考電源之間的阻抗,且倘若參考電源\^的 内部阻抗足夠高則不需要RP。因為電壓源的内部阻抗一般 遠低於有效電阻器,插入電阻元件RP乃此實施例的一必要 條件。 第8圖係第7圔所示之電路的等效電路圖。符號Rs’及 典型上代表當MOS開關Ssl、Ss2、Sf t及Sf2假設一隨意 組合之輸入電阻R s及回授電阻R f。符號C·»«典型上代表第 4 b圖所示之P通道MOS電晶體之反向閘極B與汲極D間之 電容的並聯值及反向閘極B與源極S間之電容值Cb s i。再 者,苻號CmS典型上代表第4圖所示之N通道MOS電晶體之 反向閘極B與汲極D間的電容Cb d 2以及反向閘極B與源極 S間之電容Cbs2。 於上述電路結構中,當在高電位側之電源VDD或在低 電位側之電源VSS變動時,變動成份係透過電容Cm或Cras (機構(a))與蓮算放大器的負輸入端21b重叠。結果,
SVRR即將於此實施例中惡化,相同相位的變動成份係透電 容器(^及(:2加於蓮算放大器21的正輸入端21a 。因此,SVRR 的惡化能藉蓮算放大器21之相同相位信號排除作用而避免 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — I — I I I 裝 i I I I 訂 I I I ^ * X (請先閱欢背面之注意事項再填寫本頁) A7 B7 五、發明説明(1G ) •且此實施例能獲得利益,SVRR能改善而無關於電源之電 壓變動的頻率。 背‘ φ 之 注. 意 事 項 再 填 本衣 页 此處,蓮算放大器21之輸出信號V。能以下述等式⑴來 表示,其中Δν(-)傜透過MOS開關之電容Cw及CmS加在蓮 算放大器21之負輸入端21b之電壓源VDD或VSS之變動成份 ,而Λν( + )則傜透過電容(^或(:2加在正輸入端21a的變動 成份: V。= Vs (-Rf/Rs) +-A ( △ V ( + )-△ V ㈠) …⑴ 其中條件為:A為蓮算放大器21之差動放大因數。假設 △ \Π+) = Δν(-)傜由調整電容C1與C2值及電阻元件R,值 ,等式⑴的第二項變成零(〇),且能獲得等式(2): 訂 V〇= Vs ( -Rf/Rs) …(2) 以此方式,電源變動成分於是可自V。移除。 第9圖偽顯示根據本發明第二實施例之放大電路的電 路画。順便一提的是,類似的標號係使用於第9圖以辨識 類似於第7圖的構件。 經濟部中央標準局負工消费合作社印製 此實施例與第一實施例(第7圖所示)之差異在於二 個M0S開關30及31傜並聯於蓮算放大器2 1與其中之一個開 關(於圖式下端之類比開關3 1)之電阻元件R P ’永遠保持 為0N且另一値開關(於圖式上端之類比開關30 )永遠保持 為 OFF。 類比開關31及31包含P通道M0S電晶體及N通道電晶 體,與用以調整(見第3圖)之M0S開關Ssl、Ss2 、S f 1及S f 2相同。 -13 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) A7 s_____B7__ 五、發明説明(11 ) 除了以與第一實施例相同之方式移除MOS開關ss i、
Su、sf i及sf2之電極電容所感應之電壓變動所重叠之移 除信號的作用外,此一簧施例具有獨恃的效用,即由於電 壓源VDD或VSS變動之M0S開關的ON電阻1?。„所造成之SVRR的 惡化,或由於回授電咀R f (機構(a))的電阻值能被避免 0 此處假設P通道M0S電晶體的尺寸為P30,M0S開關30 之N通道M0S電晶髏的尺寸為30,P通道M0S電晶體的尺寸 俗Pu且M0S開關31之N通道M0S電晶體係N31,且P通道M0 S電晶體之尺寸為Psl、Ps2、Pfl及Pf2且Ssl、Si!2、Sil及 sf2之N通道MOS電晶體之尺寸為NS1、Ns2、Nn及NfZ,構 成MOS開關30及31之P及N通道MOS電晶體(p3D、N3〇 ; P3 i及Μ 31)的較佳尺寸可以下列等式(3)至(6)表示: 〔類比開關30 (永遠OFF )〕 P 3 η = K ( P S 1 十~P S 2 ·]—P f 1 *|—p f 2 ;在 〇 H 狀態下的條件像 消除的) …(3) N 3 〇 = K ( N s 1 -)—N s 2 -j—N11 -j—N f2 ;在 ON 狀態下的條件係 消除的) …⑷ P 31 = Κ ί P s 1 十~P s 2 ~j~P f 1 十~Ρ ;在 OFF 狀態下的條件 係消除的) ··‘⑸ Η 31 = K ( N s 1十41 s 2十~N f 1十-N f 2 ;在〇 F F狀態下的條件 消除的) …⑹ 此等等式⑶至(6)所代表的意義,簡言之,即永遠是 OFF的類比開關30的電晶體尺寸(P3D、M3a)偽取決於⑽ -14 * 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐} (請先閱讀背面之注意事項再填寫本頁)
•裝-I 訂· 經濟部中央樣準局貝工消费合作社印製
經濟部中央梯準局員工消費合作社印裝 五、發明説明(w) 電晶體的總尺寸。順帶一提,符號K代表一與電晶體減縮 率配合的常數,且當K = 1、P3D;、N3(3、p31或N31與上述 之尺寸一致且電源變動的限制效應到逹最大。另一方面, MOS開鼷30及31的尺寸變大,且妨礙整體化。職是,顧及 電源變動之所需的限制準位,K可以被設定成一個小於1 的值。 根據本發明,電壓源的變動成份可以被加在差動放大 器之一或另一個輸入端,且能藉使用差動放大器之移除效 應的相同相位成份而被取消。 雖然以上所給定之說明顯示一如半導體類比開關的範 例,可使用一利用諸如第5圖所示之雙極電晶髏之類比開 關0 -15 - 本紙張尺度逋用中國國家揉準(CNS ) Α4规格(2丨0X297公釐) (请先閲讀背面之注意事項再填莴本頁) •絮. '-β 線
Claims (1)
- 經濟部中央標率局爲工消費合作社印裝 3〇3545 μ8 C8 - D8 六、申請專利範圍 1 .一種放大電路,其用以對多重级轉換放大參數,其係 藉,對一差動放大器之第一輸入端經由一輸入電阻施 以一輸入信號,對第二輸入端施以一參考電位,以及 藉一半導體類比轉換,轉換該輸人電胆之值及回授電 阻之電阻值,其包括·· 一第一電容元件,其連接該差動放大器之第二輸 人端及一高電位電源;及 一第二電容元件,其連接該差動放大器之第二輸 入端及一低電位電源。 2. 如申請專利範圍第1項之放大電路,其中,將一供增 加該第二輸入端之抗阻之電阻元件連接至該差動放大 器之第二輸入端。 3. 如申請專利範圍第丨項之放大電路,其中,每一該輸 入電阻及該回授電阻包含眾多連鑛連接之電阻,且, 該電阻類比轉換器傜連接於每一該輸入電阻及該回授 電阻之該電阻連接器與該差動放大器之該第一輸端之 間。 4. 如申請專利範圍第1項之放大電路,其中,每一該半 導體類比轉換器包含半導体元件,該一半導體元件之 基材偽連接於該高電位電源,且,該其它半導體元件 之基材係連接至該低電位電源。 5 .如申請專利範圍第1項之放大電路,其中,每一該半 導體類比轉換器包含兩互補MOS電晶體之一平行電路, 該MOS電晶體之一的反向閘極偽連接至該高電位電源, -16 - 本紙張尺度適用中國國家梂準(CNS ) A4規格(210X297公釐} --------—------、*τ------i ·* (請先閱讀_背面之法意事項再填寫本頁)經濟部中央橾準局貞工消费合作社印装 :;· · A8 B8 C8 _ _____ D8 ________六、申請專利範圍 且•其它之該MOS電晶體的反向閘極傜連接於低電位電 源) 6 .—種放大電路,其用以對多重级轉換放大比例,其係 藉,對一差動放大器之第一輸入端經由一輸入電阻施 以一輸入信號,對第二輸入端施以一參考電位,以及 藉一半導體類比轉換,轉換該輸入電阻之值及回授電 阻之電阻值,其包括: 一具有大致如該半導體類比轉換器者之同樣持擻 的半導體類比轉換器,其連接至該第二輸入端,供對 該第二輸入端施以該参考電位。 如申請專利範圍第6之放大電路,其中,將一供增 加該第二輸入端之抗胆之電阻元件連接至該差動放大 器之第二輸入端。 8. 如申請專利範圍第6項之放大電路,其中,毎一該輸 入電阻及該回授電阻包含眾多連缠連接之電阻,且, 該電胆類比轉換器偽連接於毎一該輸入電阻及該回授 電阻之該電阻連接器與該差動放大器之該第一輸端之 間。 9. 如申請專利範圍第6項之放大電路,其中,每一該半 導體類l:b轉換器条連接於第一輸入電阻及該第一輸入 端,且該連接於該回授電阻及該第一輸入端之間的該 半導體類比轉換器包含兩互補M0S電晶體之一平行電路 ,該M0S電晶體之一的反向閘極俗連接至該高電位電源 ,且,其它之該M0S電晶體的反向閘極傜連接於低電位 -17 - (請先聞讀背面之注意事洗再填寫本頁) 、言 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央梯準局貝工消费合作社印製 A8 Βδ C8 _ D8六、申請專利範圍 電源。 10.如申請專利範圍第9項之放大電路,其中,連接於該 參考電位及該第二輸入端之間的該半導體類比轉換器 包含兩M0S轉換器之平行電路,其中之一為”開”,另一 為”關” M0S轉換器包含一兩互補M0S電晶體之一 平行電路\* '^該M0S電晶體之一的反向閘極傜連接至該 \ ....V、 . 高電位電,其它之該M0S電晶髏的反向閘極係連 接於低電位電% Π .如申請專利範圍第6項之放大電路,其中*連接於該 輸入電阻及該第一輸入端之間的該半導體類比轉換器 ,以及連接於該回授電阻及該第一輸入端之該半導體 類比轉換器,包含半導體元件、該一半導體元件之基 材係連接於一高電位電源,且·該其它半導體元件之 基材傜連接於一低電位電源。 12.如申請專利範圍第11項之放大電路,其中•連接於該 參考電位及該第二輸入端之間的該半導體類比轉換器 包含兩類比轉換器之平行連接,其中之一為”開”,另 一為”關”,每一類比轉換器包含一半導體元件,且該 一半導體元件之基材俗連接至該髙電位電源,且,其 它之該半導體元件之基材傜連接於低電位電源。 丨· ^ · 装 訂線 (請先閲讀背面之>i意事項再填寫本頁) 一 18- 本紙柒尺度逋用中國國家梂準(CNS ) A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29232595A JP3573849B2 (ja) | 1995-11-10 | 1995-11-10 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW303545B true TW303545B (en) | 1997-04-21 |
Family
ID=17780327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085106719A TW303545B (en) | 1995-11-10 | 1996-06-05 | Gain controlled amplification circuit having differential amplifier |
Country Status (6)
Country | Link |
---|---|
US (1) | US5721513A (zh) |
EP (1) | EP0774834B1 (zh) |
JP (1) | JP3573849B2 (zh) |
KR (1) | KR100198237B1 (zh) |
DE (1) | DE69617369T2 (zh) |
TW (1) | TW303545B (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973566A (en) * | 1998-03-31 | 1999-10-26 | Hewlett Packard Company | Discrete step variable gain inverting amplifier with constant ratio between adjacent gains |
WO1999059243A1 (fr) | 1998-05-14 | 1999-11-18 | Mitsubishi Denki Kabushiki Kaisha | Circuit a semi-conducteur |
US6696892B1 (en) | 1999-11-11 | 2004-02-24 | Broadcom Corporation | Large dynamic range programmable gain attenuator |
AU1658501A (en) | 1999-11-11 | 2001-06-06 | Broadcom Corporation | Gigabit ethernet transceiver with analog front end |
US6731160B1 (en) * | 1999-11-11 | 2004-05-04 | Broadcom Corporation | Adjustable bandwidth high pass filter for large input signal, low supply voltage applications |
US6680640B1 (en) * | 1999-11-11 | 2004-01-20 | Broadcom Corporation | High linearity large bandwidth, switch insensitive, programmable gain attenuator |
JP4015903B2 (ja) | 2002-08-02 | 2007-11-28 | Necエレクトロニクス株式会社 | 入力保護回路 |
TWI230503B (en) * | 2003-05-20 | 2005-04-01 | Mediatek Inc | Amplifier with fixed input impedance operated in various gain modes |
CN1321496C (zh) * | 2003-06-11 | 2007-06-13 | 联发科技股份有限公司 | 具有固定输入阻抗的放大器及相关方法 |
JP4460862B2 (ja) | 2003-09-05 | 2010-05-12 | ヴェリジー(シンガポール) プライベート リミテッド | 半導体スイッチを用いた増幅装置 |
US7132893B2 (en) * | 2004-05-07 | 2006-11-07 | Microchip Technology Incorporated | Selectable gain amplifier |
JP4774707B2 (ja) * | 2004-09-29 | 2011-09-14 | ミツミ電機株式会社 | 増幅回路及び入力回路 |
JP5025171B2 (ja) * | 2005-09-29 | 2012-09-12 | エスケーハイニックス株式会社 | 差動増幅装置 |
JP4697052B2 (ja) * | 2006-05-26 | 2011-06-08 | 株式会社デンソー | ガス濃度検出装置 |
US8333875B2 (en) * | 2007-02-05 | 2012-12-18 | Denso Corporation | Sensor control device |
JP4899992B2 (ja) * | 2007-03-30 | 2012-03-21 | ソニー株式会社 | フロントエンド集積回路 |
JP4512632B2 (ja) | 2007-12-19 | 2010-07-28 | Okiセミコンダクタ株式会社 | Dc−dcコンバータ |
EP3861634A4 (en) | 2019-01-24 | 2022-01-12 | Samsung Electronics Co., Ltd. | AMPLIFIER HAVING A SWITCH AND A SWITCH CONTROL PROCESSOR CONTROL SWITCH |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4068185A (en) * | 1976-03-01 | 1978-01-10 | Varian Associates, Inc. | Current balancing circuit for use with chromatographic system detector |
US4350959A (en) * | 1980-04-14 | 1982-09-21 | The United States Of America As Represented By The Secretary Of The Navy | Feedback signal amplifier |
DE3472871D1 (en) * | 1983-09-22 | 1988-08-25 | Bbc Brown Boveri & Cie | Circuit arrangement for the conversion of an input voltage lying within a predetermined frequency range of operation into a proportional output voltage |
JPS60167420U (ja) * | 1984-04-13 | 1985-11-07 | 日本電気株式会社 | 半導体装置 |
JPS60236509A (ja) * | 1984-05-10 | 1985-11-25 | Fujitsu Ltd | 差動可変増幅回路 |
JPH071870B2 (ja) * | 1984-07-31 | 1995-01-11 | 日本電気株式会社 | ディジタル/アナログ変換回路 |
JPS61129964A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の出力回路 |
JPS62173809A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 増幅装置 |
US4855685A (en) * | 1987-09-30 | 1989-08-08 | Texas Instruments Incorporated | Precision switchable gain circuit |
JP3060496B2 (ja) * | 1990-07-31 | 2000-07-10 | ソニー株式会社 | スイツチ回路 |
JPH04131014U (ja) * | 1991-05-21 | 1992-12-01 | 富士通テン株式会社 | 演算増幅器用バイアス回路 |
US5138280A (en) * | 1991-12-05 | 1992-08-11 | Ford Motor Company | Multichannel amplifier with gain matching |
JPH05315870A (ja) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | 情報処理装置 |
-
1995
- 1995-11-10 JP JP29232595A patent/JP3573849B2/ja not_active Expired - Lifetime
-
1996
- 1996-05-30 US US08/656,420 patent/US5721513A/en not_active Expired - Lifetime
- 1996-05-31 DE DE69617369T patent/DE69617369T2/de not_active Expired - Lifetime
- 1996-05-31 EP EP96303946A patent/EP0774834B1/en not_active Expired - Lifetime
- 1996-06-05 TW TW085106719A patent/TW303545B/zh not_active IP Right Cessation
- 1996-06-10 KR KR1019960020538A patent/KR100198237B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0774834B1 (en) | 2001-11-28 |
KR100198237B1 (ko) | 1999-06-15 |
DE69617369T2 (de) | 2002-05-08 |
US5721513A (en) | 1998-02-24 |
DE69617369D1 (de) | 2002-01-10 |
KR970031232A (ko) | 1997-06-26 |
JP3573849B2 (ja) | 2004-10-06 |
EP0774834A1 (en) | 1997-05-21 |
JPH09135132A (ja) | 1997-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW303545B (en) | Gain controlled amplification circuit having differential amplifier | |
US6313704B1 (en) | Multi-stage signal amplifying circuit | |
EP2696511A1 (en) | High Bandwidth equalizer and limiting amplifier | |
US9263993B2 (en) | Low pass filter with common-mode noise reduction | |
US20090066417A1 (en) | High bandwidth apparatus and method for generating differential signals | |
EP3145079B1 (en) | Switched capacitor circuit | |
US20060044023A1 (en) | Integrated circuit comparators and devices that compensate for reference voltage fluctuations | |
US7532069B2 (en) | Differential amplifying circuit | |
US20160173086A1 (en) | Sampling circuit and sampling method | |
EP4164124A1 (en) | High-linearity input buffer | |
US20180331667A1 (en) | Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device | |
US20110051850A1 (en) | Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided | |
JP2010220195A (ja) | カレントコンベアベースの計器増幅器 | |
US7402989B2 (en) | Capacitor multiplier | |
JPH1141064A (ja) | バランス/シングル変換回路 | |
US20160181997A1 (en) | Signal amplifying circuit | |
JP4707099B2 (ja) | 差動出力回路 | |
US9413377B1 (en) | Switched capacitor circuit and compensation method thereof, and analog to digital converter | |
US7368982B2 (en) | Balanced output circuit and electronic apparatus utilizing the same | |
CN212723057U (zh) | 电流感测电路 | |
TW466392B (en) | Current compensating bias generator and method therefor | |
JP4725472B2 (ja) | 引き算回路および演算増幅器 | |
JP2006109059A (ja) | 電子回路 | |
US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit | |
US20060001471A1 (en) | Linear multiplier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |