TW301767B - - Google Patents
Download PDFInfo
- Publication number
- TW301767B TW301767B TW085100212A TW85100212A TW301767B TW 301767 B TW301767 B TW 301767B TW 085100212 A TW085100212 A TW 085100212A TW 85100212 A TW85100212 A TW 85100212A TW 301767 B TW301767 B TW 301767B
- Authority
- TW
- Taiwan
- Prior art keywords
- titanium
- barium
- mentioned
- dielectric
- precursor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Inorganic Insulating Materials (AREA)
Description
301767 A7 B7 五、發明説明(l 經濟部中央標準局員工消費合作社印褽 〔相關申請案之交互參照〕 下列相關申請案ά與本發明同時提申: 色_^申請案號申請日發明人 名 TI-19674 -- -- Tsu等人藉餌施髖掺雜之鈦酸 鋇锶薄膜之改良 TI-19675 -- — Tsu等人藉鈥施鱧摻雜之鈦酸 鋇錤薄膜之改良 下列申請案係相關於本發明: TI-19554 08/283,441 8/01/94 Summerfelt高電介質常數材料電極用之 導電非晶形氮化物障壁層 〔發明領域〕 本發明有w於微電子裝置用之高*r介質常數薄膜,且更 特别有關於增進此等薄膜之電介質特性。 〔發明背景〕 動態随機存取記憶體(DRAM)積體電路,例如,係普遍用 於數位電腦中以儲存資料。目前可得之DRAM可含有於單一 晶片上製造之超遇16百萬記憶單元,各記憶單元大體上包 含單一電晶體與一小型電容器連接。於操作中,各電容器 可個别予以充電或放電,以"儲存••一位元資訊。DRAM之動 態係意謂充電之記憶單元必須周期地予以更新或再充電以 保持資料之完整性;否則,充電之記憶單元會快速地(通 常在1秒之幾分之幾内)經由淺漏而放電至不再爲設定之 充電狀態處。 稱 (請先閲讀背面之注$項再填寫本頁) -裝. 訂 錄 A7 __ B7 五、發明説明(2 ) 爲有利於構建具有相對應較小記憶單元之64百萬位元、 256百萬位元、1十濾位元(Gbit)及更大之DRAM,吾人需 求可於較小晶片空間中儲存必要電荷之電容器結構與材料 ;最有希望之研究途徑之一在於高嘗介質常數材料(此處 係界定爲具有大於50之耄介質常數 > 之領域。餚酸鈦酸鉛 (PZT)、鈦酸鋇、鈦酸热、以及鈦酸鋇锶係此等材料之一 些一般實例。吾人意欲,若此等材料供DRAM及其他微嘗子 用途時,可形成在重極與基礎結構上(對於任一結構無顴 著傷害)、具有低漏電流特性及長電介質壽命、以及供大 部分用途時在數百萬赫(MHz)至數十德赫(GHz)頻率下具有 高電介質常數。 〔發明概要〕 本發明有關於具有增進特性之鈦酸鋇及/或錤電介質薄 膜(以下稱爲BST)之製造方法及含有該電介質薄膜之結構 。吾人現相信,可使用碉作爲添加物而製造此薄膜,以達 成此增進,例如,硼酸可加入一液體先質(precursor)中 用於金屬-有機物之分解(meta卜organic decomposition, MOD),以形成BST薄膜。吾人已發現,硼酸颟然並未負面 影響此MOD BST之沉積特性,且當BST晶粒形成時,硼實質 上保持不溶於BST晶粒中。大醴上,於最終薄膜結構中, 氧化硼(B2 〇3 )以介於BST晶粒(其形成第一相)間之第 二 相或邊界區域方式存在。 吾人相信,以此第二相方式存在之氧化用j可於電壓施加 至電介質薄膜時沿BST晶粒邊界阻止電荷茂漏(即漏電流) 本紙張尺度適用中國國家操準(CNS ) /U規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 線 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明(3 ) 。此可能並非降低漏電流之唯一解释:藉由摻雜物之空偉 或空間電荷之補償%能減少隧道洩漏而保持高蕭特基 (Schottky)障壁高度。又,有一些證據爲鳙特基發射 (emission)可主導高壓範团,例如高於2伏,之洩漏,而 鬆弛極化(relaxation polarization)則造成較低重壓之 洩漏。 類然,於先質中或於退火期間形成之氧化硼亦可有益於 BST薄膜退火期間(於此期間之氧化硼第二相很可能係流 動者,若B 2 〇 3之熔點係450·〇 >減少溫度需求及應力。 另,吾人十分瞭解半導體製程中硼之使用,且硼添加物可 易於適用於許多型式之BST沉積例如:使用旋轉塗佈(spin -on)先質之MOD、使用氣相傳輸之MOD以及溶膠-凝膠技術〇 因此,本發明含有一種在微電子裝置上形成鈦酸鋇及/ 或热電介質薄族之新穎方法。於此方法中,藉由组合元素 硼、鈦以及至少鋇及/或锶之一者之化合物,以製備先質 ,較佳於此先質中使硼與鈇之莫耳(molar)比介於0.001輿 0.1之間。一或更多層此先質可予以沉積或稠密化以形成 一先質薄膜於該裝置上。随後在一預定溫度(大體上高於 450TC且較佳介於600TC舆80(TC之間)之含氧環境中將此先 質薄膜退火。此退火形成實質上均勻分佈之二相電介質薄 膜:第一相含有多個BST晶粒;第二相主要包含氧化硼或 氧化硼及氧化鈦(第二相據信爲大體上非晶形〉。 此先質可,例如,藉由於一般水溶液中组合酷酸鎖、錯 酸锶、乳酸鈦銨以及硼酸而製備。其他有機溶劑可予以加 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注$項再填寫本頁) .裝· -訂 經濟部中央標準局貝工消費合作社印裝 Α7 Β7 五、發明説明(4 ) 入該先質以,例如,調整黏度。所製得之BST晶粒可自寬 廣範囲之鋇-锶组‘(較佳使晶粒中介於40%與70%間之鋇-锶晶格位置由鋇佔據)中選捧。此電介質薄膜可特意地予 以構建爲富含鈦;即,僅須此先質中93¾至99.9%之鈦以製 造化學計量(stoichiometric)之BST;吾人相信,其餘存 在於邊界區域者爲氧化之鈦。, 本發明亦包含一種於微雹子裝置上形成重容性結構之方 法;此電容性結構大髏上具有一電介質疊層安置於第一電 極與第二電極之間。此方法可包含於基板上形成第一電極 。此方法復包含於第一電極上沉積二或更多薄膜,各薄膜 包含鈦以及至少鋇與锶之一者。此外,至少此薄膜之一另 包含硼,較佳爲對於鈦之比至少係0.001。此方法又包含 於高於Β 2 0 3之溶點溫度之含氧環境中將此薄膜退火。此 相信可形成踅介質疊層,包含多個具有鈣鈦礦晶饉結構之 晶粒,各晶粒包含鈦、氧以及至少鋇與锶之一者;且,所 有硼本質上存在於介於晶粒例如Β 2 0 3間之邊界區域中。 此方法可進一步包含形成第二電極於此電介質疊層上。 依據本發明,可於微電子裝置上形成電容性結構。於此 結構中,電介質疊層係安置於第一與第二電極之間β概言 之’此書介質疊層包含二或更多晶粒(且典型爲大量晶粒 >,具有鈣鈦礦晶體結構,各晶粒包含鈦、氧以及至少鋇 與锶之一者。此疊層之至少一次層中介於晶粒間之邊界區 域中可另包含Β2〇3。較佳地,此次層具有硼與鈦之比介 於0.001與0.1之間。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意ί項再填寫本頁) -裝. 301767 Α7 __ Β7 五、發明説明(5 ) 此晶粒可進一步包含掺雜物材料(受體、施饉或二摻雜 物、一受體舆一施《)以取代鈣鈦礦晶體結構中至少200 Pi>n(百萬分率)之鋇、錤或鈦。較佳地,此疊層中之晶粒 具有介於10毫微米與50毫微米間之中間尺寸。又,此結構 可如前述者製成爲富含鈦。 〔圈式簡要説明〕 本發明所含各種特徵及優點藉由參照下列圈式可有最佳 瞭解,其中: 國1A-1D顧示依本發明方法製造之電容性結構實施例之 剖面正視圈; 國2類示如國1電容性結構之剖面片段圈,描燴二相電 介質疊層;以及 圖3顧示一電介質疊層製造成具有各種组成之3個BST 層之實施例之剖面片段圈。 〔較佳實施例詳細説明〕 經濟部中央樣準局員工消費合作社印製 X請先閲讀背面之注$項再填寫本頁) 高電介質常數(HDC)材料具有許多微電子應用,例如DRAM 、靜態RAM以及紅外線檢測器。典型地,此等應用使用HDC 材料於電容性結構中,值管本發明可用以製造具增進特性 之HDC薄膜其並非電容器之一部分。爲討論起見,含有HDC 薄膜之電容性結構係顯示於圈1中。 微電子裝置10之部分結構颟示於圈1Α中。此裝置包含半 導體基底12(例如矽),具有疊置之绝緣層14(較佳爲二 氧化矽)。第一電極18 (較佳爲鉑)係電連接至基底經由 擴散障壁16 (例如氮化鈦),此結構係用以防止基底12中 本紙張尺度適用中國國家標準(CNS ) Α4規格(210x297公釐) 經齊坏中夹蜾隼局貝工消費合作社印製 A7 B7 五、發明説明(6 ) 之矽擴散通過電極18且於電極-BST介面處形二氧化矽。 用於薄膜之BST先質溶液可予以製備爲適當之個别先質 例如醋酸鋇、醋酸錤以及乳酸鈦銨之水溶液。個别之先質 較佳係予以過濾(例如至0.2微米程度)以除去可能損害 薄膜整合之微粒。此等個别先質接著予以摻合,且此先質 溶液之化學計量(即莫耳比)係調整至所欲BST薄膜之需 求者(例如Ba〇.67SrG.33Ti〇3)。於此處,溶液典型含有10% 至15¾重量之氧化物。 曰本應用物理期刊(Japan Journal of Applied Physics)第 32卷(1993)第 2020-2024頁之C.H. fang等人之 論文"磷酸鉛玻璃-一種用於BaTi03昀瓷之新燒結劑·· (Lead Borate Glass-A New Sintering Agent for BaTi〇3 Ceramics)揭露一種用於大型鈦酸鑛之添加物。 此硼酸鉛玻璃添加物係顦示爲於大型鈦酸鋇之稠密化、晶 粒尺寸及晶粒尺寸分佈上具有顯著效果。不幸地,此技術 對於薄膜半導體電介質應用具有缺點:燒結溫度高(大於 1150TC);大型材料對於薄膜形成方法;鉛於半導體應用 中可能有間題。 然而,吾人已發現,用於此薄膜之BST先質溶液可予以 修正加入硼。例如,硼酸可加入上述之先質溶液,使得溶 液中硼與鈦之莫耳比大約爲0.04。或者,粉狀之硼酸 (B2 〇3 )可直接溶解於先質溶液中。 就旋轉塗佈技術之應用而言,先質溶液可予以蒸發以除 去大部分水份。剩餘物可與额外之溶劑(典型之剩餘物與 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇><297公釐) I I I I I I I 裝— I I I I —^ 訂 I I I I 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明(7 ) 溶劑之比係1 : 1至1 : 2)例如甲氧基乙酵(EGME, ethylene glycol monomethyr ether)、異丁酵、或甲氧基甲醇 (methoxymethanol)混合以調整黏度及沉積厚度。然後此 先質溶液可經由0.2微米之注射器(syringe)予以過濾並旋 轉塗佈(典型爲每分鐘2000至3500轉(rpm),依所欲薄膜 厚度而定)至含有例如裝蕙10之晶圆上。 第一先質薄膜20於旋轉塗佈至裝置10上後係顏示於圈1B 中。此薄膜可,例如,予以限制爲10-50毫微米之厚度; 於大厚度下,随後之MOD反應難以完成。典型地,於旋轉 塗佈後,係使用稠密化步驟(例如在80¾至200¾之氮環 境中)自薄膜20中去除溶劑而有助於防止在薄膜20中形成 空穴。其後可施以燒製(firing)(例如在氧環境例如0 2 、N2 〇或〇3中400¾至500¾下,較佳爲45〇t;),以分解 金屬-有機物而進一步將薄膜20稠密化。 藉由上述之方法,第二先質薄膜22 (於此實例中係相同 之先質 > 於旋轉塗佈及稠密化後係顯示在圈1C中。於最後 之退火前,可增加數種更多先質薄膜以得到所欲之厚度。 最後之退火溫度範園大體上自600¾至800·〇 (較佳係700 •C),且退火係於氧環境例如〇2、N2〇或〇3中實施。 於此退火期間,鈣鈦礦相(phase)之BST晶體於非晶形BST 薄膜中形成晶核並生長至10毫微米至50毫微米之典型尺寸 。吾人相信,於退火期間,B2 〇3保持爲流動之第二相非 晶形(8 2 0 3在450^!"熔解",且8於晶態((:1^81^11丨1^) BST中實質上不溶解),且當晶粒生長時沿晶粒邊界流動 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) I I I I — 裝I I I I I 訂 i __ I 線 (請先閱讀背面之注意事項再填寫本頁) A7 ____B7 五、發明説明(8 ) 。此有利於退火及随後冷卻期間減少應力、沿著晶粒邊界 減少BST晶體結構之‘變形、且於退火期間允許晶粒之一些 重新定向及移位。 電介質薄膜24,類示於圈1D中,係具有第二相非晶形 B 2 〇3之結晶BST薄膜。此薄膜係自先質薄膜2〇及22所形 成’上述先質薄膜相信於退火期間緊密結合(一些bst晶 艘係形成爲含有來自該薄膜二者之材料)。爲完成裝sl〇 之電容器結構,第二(例如頂部)電極26 (較佳爲始)可 予以沉積在電介質薄旗24上。於沉積電極26後,較佳可將 裝S 10後退火(post-anneal)(例如在550·〇之氧中1小時 ),以除去可能於BST-第二電極介面中所吸收之水份。注 意,此後退火亦可能暫時軟化薄膜24中之Β2 〇3第二相。 圈2係描缯圖1D之一部分,予以放大以類示電介質薄膜 24之細部。於此薄膜中,顯示晶粒28 (例如BST者)之大 約3個次層,僂管此薄膜中存在更多或更少者,且晶粒可 予以生長爲較顯示者更爲柱狀。晶粒28於薄膜24中形成不 連績之第一相,沿著晶粒邊界具有非晶態介面。當於薄膜 24中加入不溶解之材料例如Β2 〇3時,吾人相信介於生長 中晶粒間之"邊界區域"中形成第二相30。當晶粒生長而用 盡可得之非晶形BST時,可將第二相30迫入凹處(pocket) ,或更徹底地塗佈個别晶粒,依晶粒尺寸、形狀及蝴加入 之有關量而定。 顯然,多晶(polycrystal line) HDC材料中之至少一部 分洗漏依晶粒邊界组成而定。儘管未十分明瞭,但蝴酸類 -10 - 本紙張尺度適用中國國家橾準(CNS ) Α4規格(210X297公釐) I. I I I 裝 ^ nn 線 (請先閲讀背面之注意事項再填寫本頁) A7 _ B7 五、發明説明(9 ) 然將晶粒間之不連績純化(passivate)並減少電介質洩漏 。不幸地,氧化硼第二相亦可能減少一層之電介質常數。 於一些時候,加入較多硼變成不佳者;電介質常數開始較 漏電流更快速減少。硼與鈦之比爲0.001至0.1係有利者, 依據晶粒尺寸而定•對於晶粒尺寸爲數十亳微米範团而言 ,0.01至0.05之比係較佳者。 一種進步之電介質結構可形成爲圈3中顯示者》此結構 顯示電介質薄膜24包含三個個别(但無必要不同)之次層 32、34及36。利用例如此處描述之MOD沉積成層技術,可 使用具有不同成分比之先質形成此結構。例如,可由退火 時形成Bao.67Sr〇.33TiO 3晶粒之化學計量紀合少量或無 第二相硼而沉積次層34。此一次層具有接近室溫之居里點 (Curi*point>,從而使電介質常數最大(但具有大電介質 漏洩值)。然而,可,例如,由退火時形成具有4%氧化确 第二相之鈦酸鋇锶(可能具有不同於層34之Ba-Sr比)之 化學計量而沉積次層32及36,其具有較低一些之電介質常 數但顯著增進之漏洩特徵。 若可使用薄次層32及36控制漏洩,則此電容性結構可’ 例如,使用相當厚之次層34。於退火期間,可發生一些層 之交互混合,使得就此特定實例而言,可存在缓變過渡 (graded transition)區域介於相鄰次廣32、34及36間’ 具有緩變之硼第二相。此疊層結構随後可予以視爲具有增 進電介質特性之單一電介質薄膜β 本發明之詮釋並非受限於此處描述之特定實例,因其被 本紙張尺度適用中國國家样準(CNS ) A4規格(2丨0X297公釐) 111111 装 Ί 線 (請先閲讀背面之注意事項再填寫本頁) 301767 A7 B7 五、發明説明(10 ) 視爲例示性’而非限制性。值管於上述詳細説明中描述特 定材料及方法,但存在許多其他可行者。例如,電極可由 Pt、Pd、Rh、Au、lr、RuO 2、TaSiN、TiSiN或此等合金 所製成。障壁層16可另由例如ZrN、NfN、TaSiN或TiSiN所 製成。此處討論之電容性結構之形狀係爲例示者,因爲本 發明可應用於廣泛種類之HDC電容器結構。該等電介質次 層可予以交換,使得含有硼之次層夹在二未含硼次層之間 。類似地,可使用各類型之一次層,或者可使用總數超過 三層之次層。同樣地,電極與電介質之形成順序可不同於 上述者(例如可於一BST層形成後形成二電極),於此情 沉則可使用其他上述未提及之電極材料(例如低溶點)。 富含鈦之先質,其亦可於邊界區域中形成氧化之鈦,以及 BST可溶解之施體或受體掺雜物,係包含於本發明中。具 摻雜物薄膜沉積方法之BST並未受限於MOD,而含有CVD例 如M0CVD、電漿增強之Cvd以及物理氣相沉積例如濺射 (sputtering) 〇 ---------1^------ir------^ (請先閱讀背面之注意事項再填寫本頁) 適 12
Claims (1)
- 申請專利範圍 A8 B8 C8 D8 W76 煩請委員明示本案是否變更實質内容 經濟部中央標準局員工消費合作社印製 專利申請案第85100212號 ROC Patent Λρρίη. No.85100212 修正之申請專利範圍中文本-附件一 —Amended Claims in Chinese - Enel. I (民國85年12月2日送呈) (Submitted on December 2,1996) 】· 一種於微電子裝置上形成鈦酸鋇及/或錤電介質薄膜之 方法,上述方法包含: (a) 藉由組合元素碉、鈦及至少鋇與緦之一者之化合物 以製備先質,使得上述先質中碉與鈦之莫耳比介於 0.001與0.1之間; (b) 沉積並稠密化上述先質之一或更多層,以於上述裝 置上形成先質薄膜;以及 (c) 在一預定溫度之含氧環境中將上述先質薄膜退火, 從而形成上述電介質薄膜包含實質上均勻分佈之第一 及第二相,上述第一相含有多個鈦酸鋇及/或热晶粒 且第二相主要含有氧化觸,從而上述先質中之蝴類然 降低製造上述鼓酸晶粒所須要之溫度,Η從而蝴之加 入減少上述電介質薄膜之電介質漏電流。 2. 如申請專利範圍第1項之方法,其中介於93%與99.9¾間 之上述欽係納入上述晶粒中,而其餘鈇則包含氧化之欽 且存在晶粒邊界處。 3. 如申請專利範圍第1項之方法’其中晶粒中介於與 70¾間之鋇-锶晶格位置由鋇佔據。 4. 如申請專利範圍第1項之方法,其中氡化硼之形成係於 先質薄膜稠密化步驟期間完成。 5. 如申請專利範圍第4項之方法,其中退火步驟之預定溫 度係大於450eC。 6. 如申請專利範圍第1項之方法,其中製備先質步驟包会組 1 乳酸鈦銨、硼酸以及至少醋酸鋇與醋酸鎅之一者,於一 -13 - ϋ張尺度適用中國國家標準(CNS > Α4規格(2丨〇乂297公釐 (請先閲讀背面之注意事項再填寫本頁} ,-c. 經濟部中央標準局員工消費合作社印袈 A8 B8 C8 D8 ~、申請專利範圍 般水溶液中。 如申請專利範園舍6項之方法,其中水溶液復包含有機 溶劑。 8. ~種於微電子裝置上形成電容性結構之方法,上述電容 性結構具有電介質叠層安置介於第一電極與第二電極之 間,上述方法包含: (a) 形成上述第一電極於一基底上; (b) 沉積二或更多薄膜於上述第一電極上,上述薄膜包 含鈦及至少鋇與锶之一者,至少上述薄膜之一者復包 含硎其對於鈦之比至少爲0.001 ; (c) 在高於45〇C溫度之含氧環境中將上述薄膜退火, 從而形成上速電介質疊層包含多個具有鈣鈇療晶體結 構之晶粒,各晶粒包含欽、氧及至少領與热之一者, 上述所有蝴本質上存在於上述晶粒如B 2 0 3間之邊界 區域中;以及 (d) 形成第二電極於上述電介質疊層上。 9·如申請專利範圍第8項之方法,其中介於93%與99.9%間 之上述鈦係納入上述晶粒中,而其餘鈦則包含氧化之鈦 並存在於上述邊界區域中。 M·如申請專利範圍第8項之方法,其中晶粒復包含捧雜 物材料取代至少200ppm之上述鈣鈦礦晶體結構中之領、 緦及鈦之至少之一者。 —種電容性結構於微電子裝置上,上述電容性結構包 含: -14 本紙張纽適用中關家標準(CNS) M規格(2獻297公兼 (請先閲讀背面之注意事項再填寫本頁) ,、1T* 3〇1767'申請專利範圍 (a) 第一與第二導電性電極; (b) 電介質疊層去置於上述第一與第二電極之間,上述 電介質疊層包含具有鈣鈦礦晶體結構之二或更多個晶 粒,各晶粒包含鈦、氧及至少鋇與緦之一者;以及 (c) 上述電介質疊層復於電介質疊層之至少一次層中介 於上述晶粒間之邊界區域中包含B2〇3,上述次層具 有碉舆鈦之比介於0.001與0.1之間,從而上述b2 〇3 減少上述電介質疊層之漏電流。 12·如申請專利範園第11項之結構,其中晶粒復包含掺雜 物材科取代至少200ppm之上述鈣鈦礦晶體結構中之鋇、 錄及妖之至少之一者。 如申請專利範圍第^項之結構,復包含氧化之鈦在上 述邊界區域中介於上述電介質疊層之至少—部分中之上 述晶粒間,上述氧化之鈦中之鈦包含上述電介質昼層中 含有全部鈇之0.1%與7%之間。 14·如申請專利範圍第〗丨項之結構,其中晶粒係大約安置 爲二或更多次層介於第一與第二電極之間,上述相鄰次 層具有不同之鋇對於緦之相對濃度。 15.如申請專利範圍第^項之結構,其中電介質叠層中之 晶粒具有介於1〇毫微米與5〇毫微米間之中間尺寸。 本紙张用中ϋ国家標率(CNS)八4麟_ (21QX297公兼) (請先閲讀背面之注意事項再填寫本頁)經濟部中央標準局員工消費合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/315,454 US6331325B1 (en) | 1994-09-30 | 1994-09-30 | Barium strontium titanate (BST) thin films using boron |
Publications (1)
Publication Number | Publication Date |
---|---|
TW301767B true TW301767B (zh) | 1997-04-01 |
Family
ID=23224510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085100212A TW301767B (zh) | 1994-09-30 | 1996-01-10 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6331325B1 (zh) |
EP (1) | EP0705918B1 (zh) |
JP (1) | JPH08239264A (zh) |
DE (1) | DE69514305T2 (zh) |
TW (1) | TW301767B (zh) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1050960A (ja) * | 1996-07-26 | 1998-02-20 | Texas Instr Japan Ltd | 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法 |
DE19630883A1 (de) * | 1996-07-31 | 1998-02-05 | Philips Patentverwaltung | Bauteil mit einem Kondensator |
US6251720B1 (en) * | 1996-09-27 | 2001-06-26 | Randhir P. S. Thakur | High pressure reoxidation/anneal of high dielectric constant materials |
US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
US6178082B1 (en) * | 1998-02-26 | 2001-01-23 | International Business Machines Corporation | High temperature, conductive thin film diffusion barrier for ceramic/metal systems |
US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
US6730559B2 (en) * | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
US20060219157A1 (en) * | 2001-06-28 | 2006-10-05 | Antti Rahtu | Oxide films containing titanium |
FI108375B (fi) | 1998-09-11 | 2002-01-15 | Asm Microchemistry Oy | Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi |
JP2000236075A (ja) * | 1999-02-12 | 2000-08-29 | Sony Corp | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 |
TW577857B (en) * | 1999-07-14 | 2004-03-01 | Winbond Electronics Corp | A method for growing a barium titanate layer |
US6780704B1 (en) | 1999-12-03 | 2004-08-24 | Asm International Nv | Conformal thin films over textured capacitor electrodes |
US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
US20050191765A1 (en) * | 2000-08-04 | 2005-09-01 | Cem Basceri | Thin film capacitor with substantially homogenous stoichiometry |
US6617266B2 (en) | 2001-04-12 | 2003-09-09 | Applied Materials, Inc. | Barium strontium titanate annealing process |
US6900498B2 (en) * | 2001-05-08 | 2005-05-31 | Advanced Technology Materials, Inc. | Barrier structures for integration of high K oxides with Cu and Al electrodes |
US6917511B1 (en) * | 2001-08-14 | 2005-07-12 | Neophotonics Corporation | Reactive deposition for the formation of chip capacitors |
US6534326B1 (en) * | 2002-03-13 | 2003-03-18 | Sharp Laboratories Of America, Inc. | Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films |
US7011726B1 (en) * | 2004-09-27 | 2006-03-14 | Intel Corporation | Method of fabricating thin dielectric film and thin film capacitor including the dielectric film |
JP2007234726A (ja) * | 2006-02-28 | 2007-09-13 | Sony Corp | 半導体装置および半導体装置の製造方法 |
US7582549B2 (en) | 2006-08-25 | 2009-09-01 | Micron Technology, Inc. | Atomic layer deposited barium strontium titanium oxide films |
US20090035946A1 (en) * | 2007-07-31 | 2009-02-05 | Asm International N.V. | In situ deposition of different metal-containing films using cyclopentadienyl metal precursors |
US8383525B2 (en) * | 2008-04-25 | 2013-02-26 | Asm America, Inc. | Plasma-enhanced deposition process for forming a metal oxide thin film and related structures |
US20110293830A1 (en) | 2010-02-25 | 2011-12-01 | Timo Hatanpaa | Precursors and methods for atomic layer deposition of transition metal oxides |
US9062390B2 (en) | 2011-09-12 | 2015-06-23 | Asm International N.V. | Crystalline strontium titanate and methods of forming the same |
TW201342678A (zh) * | 2011-11-01 | 2013-10-16 | Stephen R Forrest | 製備用於有機感光裝置之金屬基板表面之方法 |
KR102621751B1 (ko) | 2016-06-02 | 2024-01-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US11329389B2 (en) * | 2018-07-26 | 2022-05-10 | Board Of Regents, The University Of Texas System | Method for fabricating a hyperbolic metamaterial having a near-zero refractive index in the optical regime |
KR102623548B1 (ko) * | 2018-09-19 | 2024-01-10 | 삼성전자주식회사 | 집적회로 장치 |
KR20220030010A (ko) * | 2020-09-02 | 2022-03-10 | 삼성전자주식회사 | 반도체 소자 및 이를 포함하는 반도체 장치 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59125B2 (ja) * | 1978-10-20 | 1984-01-05 | ティーディーケイ株式会社 | 非直線性誘電体素子 |
US4379854A (en) * | 1981-02-06 | 1983-04-12 | Erie Technological Products, Inc. | Low temperature firing (1800°-2100° F.) of barium titanate with flux (lead titanate-bismuth titanate-zinc oxide and boron oxide) |
US4408254A (en) * | 1981-11-18 | 1983-10-04 | International Business Machines Corporation | Thin film capacitors |
US4485094A (en) * | 1983-01-28 | 1984-11-27 | Westinghouse Electric Corp. | Method of making ABO3 of the cubic perovskite structure |
US4863883A (en) * | 1986-05-05 | 1989-09-05 | Cabot Corporation | Doped BaTiO3 based compositions |
US4959089A (en) * | 1988-05-03 | 1990-09-25 | Alfred University | Process for preparing a barium titanate film |
US4963390A (en) * | 1988-10-05 | 1990-10-16 | The Aerospace Corporation | Metallo-organic solution deposition (MOSD) of transparent, crystalline ferroelectric films |
US4988650A (en) * | 1989-06-23 | 1991-01-29 | Murata Manufacturing Co., Ltd. | Auxiliary agent for sintering ceramic material |
DE4017518A1 (de) * | 1990-05-31 | 1991-12-05 | Philips Patentverwaltung | Verfahren zur herstellung von monolayer-kondensatoren |
JP2613722B2 (ja) * | 1991-09-27 | 1997-05-28 | 日本碍子株式会社 | 低温焼成用誘電体磁器組成物の製造法 |
US5368834A (en) * | 1993-08-13 | 1994-11-29 | Texas Instruments Incorporated | Method for producing titanate powder and product made thereby |
US5378667A (en) * | 1993-12-10 | 1995-01-03 | Korea Institute Of Science And Technology | Intercrystalline semiconductive ceramic capacitor |
-
1994
- 1994-09-30 US US08/315,454 patent/US6331325B1/en not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/485,258 patent/US5617290A/en not_active Expired - Lifetime
- 1995-09-29 EP EP95115417A patent/EP0705918B1/en not_active Expired - Lifetime
- 1995-09-29 DE DE69514305T patent/DE69514305T2/de not_active Expired - Fee Related
- 1995-10-02 JP JP7290239A patent/JPH08239264A/ja active Pending
-
1996
- 1996-01-10 TW TW085100212A patent/TW301767B/zh active
Also Published As
Publication number | Publication date |
---|---|
DE69514305T2 (de) | 2000-08-10 |
DE69514305D1 (de) | 2000-02-10 |
EP0705918B1 (en) | 2000-01-05 |
US6331325B1 (en) | 2001-12-18 |
EP0705918A2 (en) | 1996-04-10 |
JPH08239264A (ja) | 1996-09-17 |
US5617290A (en) | 1997-04-01 |
EP0705918A3 (en) | 1997-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW301767B (zh) | ||
TW297148B (zh) | ||
US5731220A (en) | Method of making barium strontium titanate (BST) thin film by erbium donor doping | |
US6172385B1 (en) | Multilayer ferroelectric capacitor structure | |
US8542523B2 (en) | Method for fabricating a DRAM capacitor having increased thermal and chemical stability | |
CN102132367B (zh) | 电容器及其制造方法 | |
US5160762A (en) | Method of manufacturing mono-layer capacitors | |
US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
WO2002102709A1 (fr) | Film ceramique et procede de production et condensateur ferro-electrique, dispositif a semi-conducteurs et autres elements | |
US8647943B2 (en) | Enhanced non-noble electrode layers for DRAM capacitor cell | |
JP3628041B2 (ja) | 半導体装置の製造方法 | |
WO2013070427A1 (en) | Blocking layers for leakage current reduction in dram devices | |
US6639262B2 (en) | Metal oxide integrated circuit on silicon germanium substrate | |
US6507060B2 (en) | Silicon-based PT/PZT/PT sandwich structure and method for manufacturing the same | |
JP2001107238A (ja) | プラチナ電極上の単相ペロブスカイト強誘電体膜およびその形成方法 | |
US8853049B2 (en) | Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices | |
KR19990082374A (ko) | 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브 | |
TW456027B (en) | Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory | |
JP3239852B2 (ja) | 高誘電率キャパシタ及びその製造方法 | |
JPH0536931A (ja) | メモリ素子及びその製造方法 | |
JPH05299365A (ja) | Cvd法による酸化物系誘電体薄膜の製法 | |
JPH09312381A (ja) | 半導体装置およびその製造方法 | |
JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
Narayanan et al. | Properties of Pb (0.92) La (0.08) Zr (0.52) Ti (0.48) O (3) thin films grown on SrRuO (3) buffered nickel and silicon substrates by chemical solution deposition | |
KR20190087895A (ko) | 박막 커패시터 및 그 제조방법 |