TW297148B - - Google Patents

Download PDF

Info

Publication number
TW297148B
TW297148B TW085100213A TW85100213A TW297148B TW 297148 B TW297148 B TW 297148B TW 085100213 A TW085100213 A TW 085100213A TW 85100213 A TW85100213 A TW 85100213A TW 297148 B TW297148 B TW 297148B
Authority
TW
Taiwan
Prior art keywords
grains
dielectric
titanium
item
precursor
Prior art date
Application number
TW085100213A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW297148B publication Critical patent/TW297148B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

五、發明説明(1 ) Λ7 B7 相關申請案之交互參照〕 下列相關中請案係與本發明同日提中且併入此處供參考 编號 申請案號 申請曰 發明人 一 A-40446 08/315,454 9/30/94 Kulwichi^.^ TI-19674 08/315,725 9/30/94 Tsu等人 下列申請案係相關於本發明: TI-19554 08/283,441 8/01/94 Summerfeit 名稱 使用硼之鈦酸鋇錤 薄膜之改良 藉铒施體摻雜之鈦 酸鋇锶薄膜之改良 高電介質常數材料 電極用之導電非晶 形氮化物障壁層 〔發明領域〕 本發明有關於微電子裝置用之高電介質常數薄膜,且更 特别有關於增進此等薄膜之電介質特性。 ' 〔發明背景〕 動態随機存取記憶體(DRAM)積體電路,例如,係普遍用 於數位電腦中以儲存資料。目前可得之DRAM可於單—晶片 上製造含有超過16百萬記憶單元,各記憶單元大體上包含 一電晶體與一小型電容器連接。於操作中,各電容器可個 别予以充電或放電,以”儲存"一位元資訊。DRAM之動態係 意謂充電之記憶單元必須周期地予以更新或再充電以保持 資料之完整性;否則,充電之記憶單元會快速地(通常在 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) — ———— i I I I 裝 I I I 訂 I 線 (請先閲讀背面之注意事項再填寫本頁) 經濟郎中央捸窣局員工消費合作枉印製 Α7 Β7 五、發明説明(2 ) 1秒之幾分之幾内)經由洩漏而放電至不再爲設定之充電 狀態處。 爲有利於構建具有相對應較小記憶單元之64百萬位元、 256百萬位元、1十億位元(Gbit)及更大之dram,吾人需 求可於較小晶片空間中错存必要電荷之電容器結構與材料 ;最有希望之研究途徑之一在於高電介質常數材料(此處 係界定爲具有大於50之電介質常數)之領域。藉酸欽酸鉛 (PZT)、鈇酸鎖、鈇酸银、以及欽酸賴銳'係此等材料之一 杳一般實例。吾人意欲,若此等材料供DRAM及其他微電子 用途時》可形成在電極與基礎結構上(對於任一結構無顯 著傷害)、具有低漏電流特性及長電介質壽命、以及供大 部分用途時在數百萬赫(MHz)至數十億赫(GHz)頻率下具有 高電介質常數。 〔發明概要〕 本發明有關於具有進步特性之妖酸頻及/或錄電介質薄 膜(以下稱爲BST)之製造方法及含有該電介質薄膜之結構。 儘管以前已製成大型BST材料,但當其形成爲薄膜(大體 上小於5微米),即在半導體裝置上時,尚未徹底瞭解此 等材料之特性。吾人已知,未掺雜之大型BST電介質常數 於大約介於0.7微米與1 ·0微米間之中間晶粒尺寸時爲最大 ,且於較小晶粒尺寸時,電介質常數迅速減少(因此具有 相當小晶粒之BST通常係非所欲者)。不幸地,於次微米 微電路(例如DRAM電容器)中之BST應用在BST晶粒尺寸上 有特殊限制。首先,BST薄膜之退火溫度必須大體上保持 尽紙張尺度適用中國國家標準(CNS ) Μ規格(2丨OX297公釐) I. II 裝 I 訂I 線 (請先閲讀背面之注意事項再填寫本頁) «δ $ A ή A7 B7 五、發明説明(3 ) 遠低於通常用於燒結大型BST陶瓷之溫度(大髏上小於7〇〇 •C對比於大型BST之典型大於1100·<〇>,以避免損壞下面 之装置結構,從而限制晶粒之晶核成長(nucleation)及生 長動力學(kinetics)。其次,所欲之薄膜厚度可能遠小於 5微米(較佳介於〇.〇5微米與0.1微米之間),且已發現 須要大體上小於BST薄膜厚度一半之中間晶粒尺寸,以控 制電介質之均勻性,例如越過大量電容器,及避免電容器 短路。 於0.7微米至1‘0微米尺寸範圍中之BST晶粒構成至少數 十偬個以鈣鈦礦晶體結構連接之單元晶格(cell) ; (^(^微 米尺寸之小型BST晶粒可能僅含有數千個晶格。較大之晶 粒典型具有少於0.5¾之單元晶格位於其外殼上,而較小之 晶粒則可能具有25¾或更多之單元晶格在其外殼上。吾人 相信,小晶粒因此在晶粒邊界组成上遭受較大之晶格扭曲 及靈敏度。此外,極化程度依BST晶粒尺寸、結晶性及組 成而定,且於如此小型晶粒尺寸加入BST摻雜物之效果難 以預測,因爲其可能不會遵循大型陶瓷所習知者。 今已發現鈥對於由小型(10毫微米至50毫微米中間尺寸) 晶粒組成之薄膜可作爲有益之摻雜物。目前吾人相信,於 大體上小於700¾溫度下退火之薄膜中之鈥溶解度可遠大 於大型陶瓷者。此等薄膜之數種性質不同於陶瓷:晶粒尺 寸遠較小且晶粒表面積遠較大;薄膜於短時間低溫下形成 ’使得離子擴散受限制且熱平衡可能未建立;以及由於未 與基底匹配而存在高應力。令人驚奇地,目前已發現數個 本紙張尺度it用f SU家標準(CNS ) A4規格(21QX 297公楚) I I I I I I 裝 I I I 訂—— I I 線 (請先閱讀背面之注意事項再填寫本頁) A7 -----— Β7 五、發明説明(4 ) — 百分比之鈥摻雜物對於此小型晶粒BST薄膜可有利地降低 電介質漏洩及/或增加電介質常數。例如,醋酸鈥可加入 一液體先質(precursor)中用於金屬-有機物之分解(metal -organic decomposition,MOD)以形成BST薄膜。此技術 似乎容易地適用於許多型式之BST沉積例如:使用旋轉塗 佈(spin-on)先質之MOD、使用氣相傳輸&m〇d、m〇D化學氣 相沉積、溶膠_凝膠以及減射(sputtering)。 因此,本發明含有一種在微電子裝置上形成鈦酸鋇及/ 或热電介質薄膜之新穎方法。於此方法中,藉由組合元素 鈦、鈦以及至少鋇及/或錤之一者之化合物,以製備先質 ,較佳於此先質中使鈥與鈦之莫耳(m〇lar)比介於〇.〇1與 0.05之間。一或更多層此先質可予以沉積或稠密化以形成 一先質薄膜於該裝置上。隨後在小於700·〇溫度(較佳小 於650¾,且更佳小於600¾ )下之含氧環境中將此先質薄 膜退火。此退火形成一電介質薄膜,包含多個摻雜鈥之鈦 酸鋇及/或锶晶粒,較佳具有介於10毫微米與50毫微米間 之中間晶粒尺寸。 此先質可,例如,藉由於一般水溶液中組合醋酸鋇、醋 酸錤、乳酸鈦銨以及硝酸鈥及/或醋酸钬而製備。其他有 機溶劑可予以加入該先質以,例如,調整黏度。所製得之 BST晶粒可自寬廣範園之鋇-锶組合(較佳使晶粒中介於40 %與70%間之鋇-錤晶格位置由鋇佔據)中選擇。此電介質 薄膜可特意地予以構建爲富含鈦;即,此先質中僅93%至 _ 99.1%之鈦可予以集積至BST晶粒中;吾人相信,其餘存在 ' 6 - 本紙張尺度適用中國國家標隼(CNS ) A4规格(2!0Χ297公釐) I I I I I I I I I 裝I I I 訂 I I 1 —線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央梂準扃貝工消費合作社印製 A7 _______B7 7、發明説明(5 ) 於邊界區域者爲氧化鈦。此先質之製備可進一步包含加入 元素鏟之化合物,此使得先質中之鋥與鈥之莫耳比介於 〇.1與1.0之間。 本發明亦包含一種於微電子裝置上形成電容性結構之方 法;此電容性結構大體上具有一電介質疊層安置於第一電 極輿第二電極之間。此方法可包含於基底上形成第一電極 。此方法復包含於第一電極上沉積二或更多薄膜,各薄膜 包含鈦以及至少鋇與锶之一者。此外,至少此薄膜之一另 包含鈥,較佳爲對於鈦之比介於〇·〇1與0.05之間。此方法 又包含於低於700¾溫度之含氧環境中將此薄膜退火。此 相信可形成電介質疊層,包含多個具有鈣鈦礦晶體結構之 晶粒,各晶粒包含鈦、氧以及至少鋇與錤之一者;且,此 等晶粒較佳具有介於10毫微米輿5〇毫微米間之晶粒尺寸。 於退火步驟期間,在電介質疊層之至少一次層中形成摻雜 鈥之晶粒。此方法可進一步包含形成第二電極於此電介質 疊層上。 依據本發明,可於微電子裝置上形成電容性結構。於此 結構中,電介質疊層大體上係安置於具有最外層鉑表面之 第一與第二電極之間。概言之,此電介質疊層包含二或更 多晶粒(且典型爲大量晶粒),具有鈣鈦礦晶體結構及介 於10毫微米與50毫微米間之中間晶粒尺寸,各晶粒包含鈦 、氧以及至少鋇與锶之一者。此電介質疊層之至少一次層 中之晶粒較佳係掺雜鈇。較佳地,此次層中鈥與鈥之比介__ 於0.01與0.05之間。 ----------装------^ίτ—*-----^ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺賴财關家標率(cns 公瘦) A7 B7 物148 五、發明説明(6 ) 此摻雜之晶粒可進一步包含鏟,其對於鈥之莫耳比介於 0.1與1.0之間。又,此結構可如前述者製成爲富含鈇。 〔圖式簡要説明〕 本發明所含各種特徵及優點藉由參照下列圈式可有最佳 瞭解,其中: 圖1A-1D顯示依本發明方法製造之電容性結構實施例之 剖面正視國;以及 圈2顯示一電介質疊層製造成具有各種组成之3個BST 層之實施例之剖面片段圖。 〔較佳實施例詳細説明〕 高電介質常數(HDC)材料具有許多微電子應用,例如DRAM 、靜態RAM以及紅外線檢測器。典型地,此等應用使用HDC 材料於電容性結構中,儘管本發明可用以製造具進步特性 之HDC薄膜其並非電容器之一部分。爲討論起見,含有HDC 薄膜之電容性結構係顯示於圖1中。 微電子裝置10之部分結構顯示於圖1^中。此裝置包含半 導體基底12 (例如矽),具有疊置之絶緣層14 (較佳爲二 氧化矽)。第一電極18(較佳爲鉑)係電連接至基底經由 擴散障壁16(例如氮化鈦),此結構係用以防止基底12中 之矽擴散通過電極18且於電極-BST介面處形二氧化矽。 用於薄膜之BST先質溶液可予以製備爲適當之個别先質 例如醋酸鋇、醋酸媳以及乳酸鈦銨之水溶液。個别之先質 較佳係予以過濾(例如至0.2微米程度)以除去可能損害 薄膜整合之微粒。此等個别先質接著予以摻合,且此先質 本紙張尺度適用中國國家標率(CNS ) A4規格(210X 297公釐) I- I — — — —- I I I I I 訂 I— i I 線 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明(7 ) A7 B7 夸 平 ΪΤ 票 % h :土 Ρ 溶液之化學計量(即莫耳比〉係調整至所欲BST薄膜之需 求者,例如(Ba〇_67,Sr〇.33)Ti〇3。於此處,溶液典型含 有10%至15%重量之氧化物。 此先質溶液可予以修正加入欽。例如,醋酸鈥及/或硝 酸鈥可加入溶液,使得溶液中鈥與鈦之莫耳比大約爲〇 〇15 。吾人相信,加入計量(B/A=1) BST溶液之鈥可減少漏洩 及/或增進電介質常數。較佳者係補償鈥加入之先質溶液 ,藉由:⑴加入额外之鈦(例如乳酸鈦)至先質溶液以供 鈇之補償;⑵加入一受體摻雜物,例如錳(例如醋酸鏟及 /或硝酸鋥);或者,⑶組合⑴及⑵。目前已發現此補償 有利於進一步增進上述之電介質特性。 就旋轉塗佈技術之應用而言,先質溶液可予以蒸發以除 去大部分水份。剩餘物可與额外之溶劑(典型之剩餘物與 溶劑之比係1 : 1至1 : 2)例如甲氧基乙醇(EGME,ethylene glycol monomethyl ether)、異丁醇、或甲氧基甲醇 (methoxymethanol)混合以調整黏度及沉積厚度。然後此 先質溶液可經由0.2微米之注射器(Syr jnge)予以過德並旋 轉塗佈(典型爲每分鐘2000至3500轉(rpm),依所欲薄膜 厚度而定)至含有例如裝置10之晶圓上。 第一先質薄膜20於旋轉塗佈至裝置1〇上後係類示於圈π 中。此薄膜可,例如,予以限制爲Κ)·5〇毫微米之厚度;於 大厚度下’隨後之MOD反應難以完成。典型地,於旋轉塗 佈後,係使用稠密化步驟(例如在80TC至2001〇之氮環境 中)自薄膜20中去除溶劑而有助於防止在薄膜2〇中形成命_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -裝. -訂 A7 B7 五、發明説明(8 ) 穴。其後可施以燒製(firing)(例如在氧環境例如〇2、 N2 0或03中4〇〇·0至500¾下,較佳爲450*C ),以分解金 屬-有機物而進一步將薄膜20稠密化。 藉由上述之方法,第二先質薄膜22 (於此實例中係相同 之先質)於旋轉塗佈及稠密化後係顯示在圖1C中。於最後 之退火前,可增加數種更多先質薄膜以得到所欲之厚度。 最後之退火溫度範園大體上自550·〇至70(TC (較佳小於 650eC,更佳爲小於60〇eC,若未受限於非晶形BST之晶核 成長溫度),且退火係於氧環境例如02、N2 〇或〇3中實 施例。於此退火期間,鈣鈦礦相(phase)之BST晶體於非晶 形?ST薄膜中形成晶核並生長至ίο毫微木與5〇毫微米之典型尺 寸。於此處,並不十分明瞭BST薄膜中之鈥摻雜物之特定 分佈;吾人相信,在此溫度及小晶粒尺寸下形成之薄膜可 承受遠較大型BST爲高之缺陷濃度,而無鈥沉澱至第二相。 電介質薄膜24,顯示於圖1D中,係具有鈥摻雜物之結晶 BST薄膜。此薄膜係自先質薄膜20及22所形成,上述先質 薄膜必然於退火期間緊密結合(一些BST晶體係形成爲含 有來自該薄膜二者之材料)。爲完成裝置10之電容器結構 ,第二(例如頂部〉電極26 (較佳爲鉑)可予以沉積在電 介質薄膜24上。於沉積電極26後,較佳可將裝置10後追火 (post-anneal)(例如在5501〇之氧中1小時),以除去可 能於BST-第二電極介面中所吸收之水份。 於類似於圈1構造之結構上實施電容性測量之實驗資料 係予以提出。大約100至150毫微米厚度及20毫微米晶粒尺 -10 - (請先閱讀背面之注意事項存填寫本頁) Γ 適 I度 尺 張 紙 I本 準 橾 家 |釐 公 B7 五、發明説明(9 ) 寸之MOD BST電介質薄膜24係沉積在一具有鉑頂層及Zr〇2 障壁層16之電極18上。此ZrO 2障壁係非導電者,且較佳 於例如DRAM應用中可由導電障壁如TiN所取代。第二鉑電 極26係沉積在薄膜24上以形成大約1 〇〇〇〇平方微米面積之 電容器。此結構在一測試晶圓上重覆許多次。一系列測試 晶圓予以製備,其使用具有鈥之計量BST先質溶液,以鈦 及/或链予以補償,在三種掺雜等級下加入;對各晶圓上 數種電容性結構實施測量,施加1.6伏直流偏壓及1〇〇仟赫 、10毫伏振盪器信號且在25·(〇溫度下。各晶圓之此等測量 予以平均並與未摻雜之BST晶圓測量比較而得到表1之資 料。 表 1 BST摻雜物 電介質常數 漏電流 (所有 B/A=l) (安培/平方公分) 未摻雜 220 1.0Χ 10-3 0.6% 鈥 330 1.Οχ 10-5 1.5% 鈥 350 1.3Χ 10-9 0.5%鈥+0.1%鋥 350 1.8Χ 10-7 此等特定結果顯示鈥掺雜之所有等級在電介質常數上較 未摻雜之BST增加至少50%。同時,該測試等級之鈥摻雜較 未摻雜之BST減少10 2至10 6因子之漏電流。儘管未全然 瞭解,但於此小晶粒薄膜中加入窄範園(例如0.3至3莫耳 % >之鈥濃度明顯地降低電介質漏洩,同時增強電介質常 數。尤其,此等結果亦證明’具有相當小等級補償性鏟摻 -11 - ____\______ 本纸張尺度適用中國國家標準(CNS ) Α4規格(210X297公嫠 如148 A7 _______B7_ 五、發明説明(1〇 ) 雜之鈥摻雜顯得有益於達成此等電介質增進。 一種進步之電介質結構可形成爲圖2中顯示者。此結構 顯示電介質薄膜24包含三個個别(但無必要不同)之次層 32、34及36。利用例如此處描述之m〇D沉積成層技術,可 使用具有不同成分比之先質形成此結構。例如,可由退火 時形成(Bao.67, Sr〇.33)Ti03晶粒之化學計量配合少量 或無接·雜物材料而沉積次層34。此一次層具有接近室溫之 居里點(Curie point),從而使電介質常數最大(但具有 大電介質漏我値)。然而,可,例如,由形成具有15%欽 接雜物之BST (可能具有不同於層34之Ba-Sr比)之化學計 量两沉積次層32及36’其於此等實驗中產生顯著增進之漏 淺特徵。 若可使用薄次層32及36控制漏洩,則此電容性結構可, 例如,使用相當厚之次層34。於退火期間,可發生一些層 之交互混合,使得就此特定實例而言,可存在緩變過渡 (graded transition)區域介於相鄰次層32、34及36間, 具有類似之緩變鈦濃度。此疊層結構隨後可予以視爲具有 進步電介質特性之單一電介質薄膜。 本發明之詮釋並非受限於此處描述之特定實例,因其被 視爲例示性,而非限制性。儘管於上述詳細説明中描述特 定材料及方法,但存在許多其他可行者。例如,電極可由 Pt、Pd、Rh、Au、Ir、Ru02、TaSiN、TiSiN或此等合金 所製成。障壁層16可另由例如ZrN、HfN、TaSiN或TiSiN所一 製成。此處討論之電容性結構之形狀係爲例示者,因爲本 -12 - 本紙張尺度適用中國國家標準(CNS )八4規格(210X297公釐) ----------1------1T------# (請先閲讀背面之注意事項再填寫本S·) A7 ______—_B7__ 五、發明説明(U) 發明可應用於廣泛種類之HDC電容器結構。該等電介質次 層可予以交換,使得含有鈇之次層夾在二未含鈇次層之間 。類似地,可使用各類型之一次層,或者可使用總數超過 三層之次層。同樣地,電極與電介質之形成順序可不同於 上述者(例如可於一BST層形成後形成二電極),於此情 況則可使用其他上述未提及之電極材料(例如低溶點)。 富含鈦之先質,其亦可於邊界區域中形成氧化之鈦,係包 含於本發明中。具掺雜物薄膜沉積方法之BST並未受限於 MOD,而含有CVD例如MOCVD、電漿增強之CVD以及物理氣相 沉積例如錢射。 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公廣)
In I I I n 裝 I 訂I I I 線 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 8 8 8 8 ABCD 六、申請專利範圍 1. 種於微電子裝置上形成妖酸鎖及/或錄電介質薄膜之 方法,上述方法包含: (a) 藉由组合元素鈦、鈥及至少鋇與錤之一者之化合物 以製備先質,使得上述先質中鈥與鈦之莫耳比介於 〇.與〇.〇5之間; (b) 沉積並稠密化上述先質之一或更多層,以於上述装 置上形成先質薄膜;以及 (〇在小於700·〇溫度之含氧環境中將上述先質薄膜退 火,從而形成上述電介質薄膜包含多個摻雜鈇之鈦酸 鋇及/或锶晶粒,上述晶粒具有介於1〇毫微米(nm)與 50毫微米間之中間尺寸,從而鈥之加入增加上述電介 質溥膜之電介質常數且減少上迷電介質薄膜之電.介質 漏電流。 2. 如申請專利範团第J項之方法,其中製備先質之步驟復 包含將上述化合物與元素鋥之化合物組合,使得上述先 質中鏟與鈥之莫耳比介於0.1與1.0之間。 3. 如申請專利範園第1項之方法,其中介於9狀與99抓間 之上述鈦係納入上述晶粒中,而其餘鈦則位於晶粒邊界 處。 4·如申請專利範園第1項之方法,其中晶粒中介於40%與 70%間之鋇-锶晶格位置由鋇佔據。 5·如申請專利範園第1項之方法,其中追火步驟發生在小 於 650·(〇 處。 6·如申請專利範園第1項之方法,其中追火步驟發生在小 -14 - 本紙張尺度適用中國國家標準(CNS )八4規格(2!〇Χ297公釐) ---------^-- (請先閲讀背面之注$項再填寫本頁) l·訂_Γ 線 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 經濟部中央標隼局員工消f合作社印製 六、申請專利範圍 於600eC處。 7.如申請專利範園第1項之方法,其中製備先質之步驟包含 乳酸鈦銨、綃酸鈇及/或醋酸鈥、以及至少醋酸鋇與醋 酸锶之一者於一般水溶液中。 8'.如申請專利範園第7項之方法,其中水溶液復包含有機 溶劑。 9.一種於微電子裝置上形成電容性結構之方法,上述電容 性結構具有電介質疊層安置介於第一電極與第二電極之 間,上述方法包含: (a) 形成上述第一電極於一基底上; (b) 沉積二或更多層薄膜於上述第一電極上,上述薄膜 包含鈦及至少鋇與锶之一者,至少上述薄膜之一者復 包含鈥其對於鈦之莫耳比介於0.01與0.05之間; (c) 在低於700¾溫度之含氡環境中將上述薄膜退火, 從而形成上述電介質疊層包含多個具有鈣鈦礦晶體結 構之晶粒,上述晶粒包含鈦、氧及至少鋇與銳'之一者 並具有介於10毫微米與50毫微米間之中間晶粒尺寸, 上述電介質疊層之至少一次層中之晶粒係摻雜之晶粒 且復包含鈇;以及 (d) 形成第二電極於上述電介質疊層上。 10·如申請專利範園第9項之方法,其中介於93%與99.9% 間之上述鈇係納入上述晶粒中,而其餘欽則包含氧化之 鈦並存在於上述邊界區域中。 11.如申請專利範園第9項之方法,其中至少包含鈇之薄 -15 - 本紙張尺度適用中國國家標準(CNS〉A4規格(210x297公漦) (請先聞讀背面之注意事項再填寫本頁) 裝. —訂 線 8 »0- 1 7 ABCD 經濟部中央榇隼局員-Χ.消費合作、社印製 、申請專利範圍 膜之一者復包含錳,使得於上述退火步驟後,上述掺雜 之晶粒復包含鋥其對於鈥之莫耳比介於0.1與1.0之間。 12. —種電容性結構於微電子装置上,上述電容性結構包 含: (a) 第一與第二導電性電極,上述電極具有最外層鎖表 面; (b) 電介質疊層安置於上述最外層鉑表面之間,上述電 介質疊層包含具有鈣鈦礦晶體結構,之二或更多個晶粒 ’各晶粒包含鈦、氧及至少鋇與锶之一者,上述晶粒 具有介於10毫微米與50毫微米間之中間尺寸;以及 (c) 至少上述電介質疊層之一次層具有上述晶粒其係接 雜之晶粒,上述摻雜之晶粒復包含鈥且具有介於〇 〇1 與〇.〇5間之鈥與鈦之莫耳比,從而鈥之加入增進上迷 電介質疊層之電介質常數且減少上述電介質疊層之漏 電流。 13. 如申請專利範固第12項之結構,其中掺雜之晶粒復包 含錳其對於鈥之莫耳比介於;為0之間。 14. 如申請專利範園第包含氧化之鈇在上 述邊界區域中介於上述電介質疊層之至少一部分中之上 逑晶粒間,上述氧化之鈦包含上述電介質曼層中含有全 部鈦之0.1%與7%之間。' / 玷·如申請專利範圍第12項之_%丨其中晶粒係大约安置 爲二或更多次層介於第一與第二電極之間,上述相鄰次 層具有不同之鋇對於锶之相對濃度。 - 16 - 通用中國國家橾隼(CNS > Α4規格(210X297公釐 ---------裝------^訂I、-----線 (請先閲讀背面之注意事項再填寫本頁)
TW085100213A 1994-09-30 1996-01-10 TW297148B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/315,648 US5453908A (en) 1994-09-30 1994-09-30 Barium strontium titanate (BST) thin films by holmium donor doping

Publications (1)

Publication Number Publication Date
TW297148B true TW297148B (zh) 1997-02-01

Family

ID=23225418

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085100213A TW297148B (zh) 1994-09-30 1996-01-10

Country Status (5)

Country Link
US (1) US5453908A (zh)
EP (1) EP0704550A3 (zh)
JP (1) JPH08204156A (zh)
KR (1) KR960012366A (zh)
TW (1) TW297148B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3007795B2 (ja) * 1994-06-16 2000-02-07 シャープ株式会社 複合金属酸化物誘電体薄膜の製造方法
US5635741A (en) * 1994-09-30 1997-06-03 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by erbium donor doping
US5656329A (en) * 1995-03-13 1997-08-12 Texas Instruments Incorporated Chemical vapor deposition of metal oxide films through ester elimination reactions
JPH09331020A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
CN1234137A (zh) 1996-08-20 1999-11-03 株式会社日立制作所 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
US6096127A (en) * 1997-02-28 2000-08-01 Superconducting Core Technologies, Inc. Tuneable dielectric films having low electrical losses
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
US6139780A (en) * 1998-05-28 2000-10-31 Sharp Kabushiki Kaisha Dynamic random access memories with dielectric compositions stable to reduction
ES2156692B1 (es) * 1998-12-21 2002-03-01 Univ Madrid Complutense Procedimiento de elaboracion de peliculas sobre titanato de estroncio mediante tecnicas electroquimicas, sin necesidad de capa metalica intermedia.
US6194229B1 (en) * 1999-01-08 2001-02-27 Micron Technology, Inc. Method for improving the sidewall stoichiometry of thin film capacitors
US6952029B1 (en) 1999-01-08 2005-10-04 Micron Technology, Inc. Thin film capacitor with substantially homogenous stoichiometry
US6541806B2 (en) 1999-01-14 2003-04-01 Symetrix Corporation Ferroelectric device with capping layer and method of making same
US20050191765A1 (en) * 2000-08-04 2005-09-01 Cem Basceri Thin film capacitor with substantially homogenous stoichiometry
KR20020079045A (ko) * 2001-04-12 2002-10-19 김상섭 누설전류 억제 구조의 메모리 소자
US6617266B2 (en) 2001-04-12 2003-09-09 Applied Materials, Inc. Barium strontium titanate annealing process
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
US6917511B1 (en) * 2001-08-14 2005-07-12 Neophotonics Corporation Reactive deposition for the formation of chip capacitors
US7413912B2 (en) * 2005-05-11 2008-08-19 Instrument Technology Research Center, National Applied Research Laboratories Microsensor with ferroelectric material and method for fabricating the same
US7795663B2 (en) * 2005-06-21 2010-09-14 E. I. Du Pont De Nemours And Company Acceptor doped barium titanate based thin film capacitors on metal foils and methods of making thereof
US20060287188A1 (en) * 2005-06-21 2006-12-21 Borland William J Manganese doped barium titanate thin film compositions, capacitors, and methods of making thereof
KR100649755B1 (ko) * 2005-11-07 2006-11-27 삼성전기주식회사 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US11329389B2 (en) * 2018-07-26 2022-05-10 Board Of Regents, The University Of Texas System Method for fabricating a hyperbolic metamaterial having a near-zero refractive index in the optical regime
US20220013288A1 (en) * 2018-11-13 2022-01-13 Jonathan E. Spanier Nanocrystalline high-k low-leakage thin films
CN111618312B (zh) * 2020-04-28 2022-11-08 哈尔滨理工大学 棒状Ag粉体的制备方法及棒状Ag@BST核壳粒子的制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444797A (en) * 1977-09-16 1979-04-09 Murata Manufacturing Co Barium titanate semiconductor porcelain
US4863883A (en) * 1986-05-05 1989-09-05 Cabot Corporation Doped BaTiO3 based compositions
DE4017518A1 (de) * 1990-05-31 1991-12-05 Philips Patentverwaltung Verfahren zur herstellung von monolayer-kondensatoren
EP0571948B1 (en) * 1992-05-29 2000-02-09 Texas Instruments Incorporated Donor doped perovskites for thin film dielectrics
JP3227859B2 (ja) * 1993-01-08 2001-11-12 株式会社村田製作所 非還元性誘電体磁器組成物
DE69404189T2 (de) * 1993-03-31 1998-01-08 Texas Instruments Inc Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante

Also Published As

Publication number Publication date
US5453908A (en) 1995-09-26
EP0704550A3 (en) 1998-01-07
EP0704550A2 (en) 1996-04-03
JPH08204156A (ja) 1996-08-09
KR960012366A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
TW297148B (zh)
US5731220A (en) Method of making barium strontium titanate (BST) thin film by erbium donor doping
TW301767B (zh)
US7862857B2 (en) Scalable lead zirconium titanate (PZT) thin film material and deposition method, and ferroelectric memory device structures comprising such thin film material
US6172385B1 (en) Multilayer ferroelectric capacitor structure
US6372286B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
US20150087130A1 (en) DRAM MIM Capacitor Using Non-Noble Electrodes
TW473902B (en) Thin film capacitors on silicon germanium substrate and process for making the same
US8541868B2 (en) Top electrode templating for DRAM capacitor
US20130143379A1 (en) Leakage reduction in dram mim capacitors
US6639262B2 (en) Metal oxide integrated circuit on silicon germanium substrate
WO2008050271A2 (en) Ferroelectric varactor with improved tuning range
US8652927B2 (en) Integration of non-noble DRAM electrode
TW550757B (en) Method for improving the resistance degradation of thin film capacitors
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
JP3353833B2 (ja) 半導体装置およびその製造方法
US20130071989A1 (en) Single-sided non-noble metal electrode hybrid mim stack for dram devices
JPH10152398A (ja) 強誘電体薄膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees