TW301082B - - Google Patents

Download PDF

Info

Publication number
TW301082B
TW301082B TW084112081A TW84112081A TW301082B TW 301082 B TW301082 B TW 301082B TW 084112081 A TW084112081 A TW 084112081A TW 84112081 A TW84112081 A TW 84112081A TW 301082 B TW301082 B TW 301082B
Authority
TW
Taiwan
Prior art keywords
signal
latch
pulse
trigger signal
data
Prior art date
Application number
TW084112081A
Other languages
English (en)
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW301082B publication Critical patent/TW301082B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037Bistable circuits

Landscapes

  • Logic Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

經濟部中央橾準局貝工消費合作社印製 A7 _ B7 五、發明説明(1 ) 發明領域 本發明係有關電子電路之领域。更具體而言,本發明係 有關正反器電路之設計。 發明背景 正反器電路係用於半導體裝置中,其目的係在輸入信號 指示切換狀態之前保持一個二進位狀態。時脈式正反器電 路是基本正反器電路的一種變形,此種時脈式正反器電路 係回應一時鐘信號而對輸入位準起反應。以此種方式使用 時,脈波式正反器電路係作爲一抽樣裝置,當時脈電路指 市脈波式正反器電路執行讀取作業時,脈波式正反器電 路只從其輸入信號線讀取資訊《在讀取資訊之後,此電 路儲存該資訊,並將該資訊輸出到輸出信號線。在所有 其他的時間中,此電路並不回應輸入信號,且於輸入信 號線上的信號狀態有所變化時將保持不變。 雖然典型的正反器有其用途,但也有許多缺點。一種 此類典型的正反器即是主從式正反器。主從式正反器包 含兩個鎖存器:一個主控鎖存器、及一個從屬鎖存器。 由於有兩個鎖存器,可將主從式正反器設計成波緣觸發 =裝置,不論是正波緣觸發式或是負波綠觸發式皆可。 提供给一主從式正反器的資料信號係傳送通過主控鎖存 器’並傳送通過從屬鎖存器。主控鎖存器及從屬鎖存器 系耦0到一時鐘信號。當時鐘信號處於第一信號狀態時 二:控鎖存器儲存資料信號;當時鐘信號處於第二信號 狀-時,從屬鎖存器错存來自主控鎖存器的信號。在此 ____一 ― ~ 4 - 本級尺度適用中11¾¾ ( CNS U4規格~ ---- (請先閱讀背面之注意事項再填寫本頁) 訂 Λ— ·
五、發明説明(2 經濟部中央標準局員工消費合作社印裝 種方式下,主從式正反器於正時脈波緣或負時脈波緣時 抽樣並保持一資料信號。 雖然習用的主從式正反器速度較慢,但也滿足了 —此 現存的設計需求。在處理器裝置中,主從式正反器係5 於暫存器中。一處理器中各暫存器之速度及該處理器中 相關組合邏輯電路之速度都是決定該處理器工作時脈頻 率之因素’並因而決定了該處理器之能力。在習用的處 理器中,組合遲輯電路耗用了大部份的時脈週期時間。 然而,在新的架構下,處理器中所用的組合運輯電路在 速度上已有了改良β因此,組合邏輯電路所耗用的時脈 週期百分率已減少,而正反器所耗用的時脈週期百分率 則增加。因此,因爲正反器的時間延遲耗用了較大百分 率的時脈週期,所以爲了要增強處理器的整體效能,提 高正反器的速度已是愈形重要。 此外’習用的主從式正反器也耗用了較大量的電力。 以往的極大型積體(Very Large Scale Integration ;簡稱 VLSI)電路(例如微處理器)較爲簡單,只有較少的儲存元 件。然而’當微處理器及其他VLSI電路的複雜性增加時 ’儲存元件的數目成比例地增加,因此,所使用正反器 的數目也增加了。正反器的數目增加時,以時脈觸發正 反器所用的電力消耗比例也增加了。因此,減少諸如微 處理器等VLSI電路中所用正反器之電力消耗,變得愈形 重要了。在此種方式下,可以減少VLSI電路的電力消耗 -5- 本纸ft尺度適财關家辟(CNS )罐格(2:[7公慶)— ί------- 机------訂-----Ί、I *-* f , · ( (請先閲讀背面之注意事項再填寫本頁) . . A7 A7 經濟部中央樣準局貝Η消費合作社印製 五、發明説明(3 因此,我們需要一種具有較快速度及較高效能的正反器 電路。我們也需要一種具有較低電力消耗之正反器電路。 發明概述 本發明説明了 一種創新的正反器電路。此正反器電路包 含:一觸發信號輸入端,用以接收觸發信號;一資料信號 輸入端’用以接收資料信號;一耦合到該觸發信號輸入端 之脈波產生器,用以回應該觸發信號之一波緣而產生脈波 信號;以及一耦合到該脈波產生器之鎖存器,用以回應該 脈波信號而接收該資料信號並儲存該資料信號。 在一替代實施例下,此脈波產生器包含一鎖存器,亦包 含一自該脈波產生器的一輸出端到該脈波產生器的該鎖存 器之回授線路。 在另一替代實施例下,此正反器電路包含:一觸發信號 輸入端,用以接收觸發信號;一資料信號輸入端,用以接 收資料信號;一耦合到該資料信號輸入端之鎖存器,用以 接收該資科信號,並儲存該資料信號;以及一耦合到該觸 發信號輸入端之觸發抑制器,用以在該資料信號輸入端所 接收之資料信號與該鎖存器所儲存之資料信號一致時抑制 該觸發信號》 在又—替代實施例下,此觸發抑制器包含一耦合到該資 料信號輸入端及該鎖存器之比較器,用以將該資料信 入端所接收之㈣信號與該鎖存器所料之資料信號 在又一替代實施例下;此觸發抑制器包含一 -6 - (210X297^^')' 閘,用以在 I:-------么户------訂-----.—气— t-- - · - ΐ (請先閲讀背面之注意事項再填寫本頁) ’ A7 A7 經濟部中央樣準局負工消費合作社印裝 __87 --一 五、發明説明(4 ) 該資料信號輸入端所接收之資料信號與該鎖存器所儲存之 資料信號一致時抑制該觸發信號。 本發明也説明了一種在一正反器電路中接收並儲存一資 料信號之方法。此方法包含下列各步驟:自一資料輸入端 接收一資料信號;自一觸發輸入端接收一觸發信號;回應 該觸發信號之一波緣而產生一脈波信號;以及回應脈波而 儲存該資料信號。 在一替代實施例下,回應該觸發信號之一波緣而產生一 眼波信號之步驟包含下列各步驟:產生一經過延遲的觸發 信號;將該經過延遲的觸發信號與該觸發信號比較,以便 產生該脈波信號之一上升波緣;以及將該經過延遲的觸發 信號與該觸發信號比較,以便產生該脈波信號之一下降波 緣。 在另一替代實施例下,產生一經過延遲的觸發信號之步 螺·又包含下列步騄:將該脈波信號回授到產生該脈波的脈 波產生器之一鎖存器。 在又一替代實施例下,回應該觸發信號之一波緣而產生 一脈波信號之步驟又包含下列步驟:將該脈波信號回授到 該鎖存器之一重定輸入端。 在又一替代實施例下,該方法包含下列各步驟:經由一 資料輸入端接收一資料信號;經由一觸發輸入端接收—觸 發信號’將该資料信號儲存在一.鎖存器中;將該鎖存器所 儲存之資料信號與經由該資料輸入端所接收之接收之資料 信號比較;以及當該鎖存器所儲存之資料信號與經由該資 本紙張尺度適用中國國家橾準(CNS )八4規格(21(^297公釐) t請先閱讀背面之注意事項存填寫本育) 訂 \1 . 經濟部中央標隼局員工消費合作社印裝 A7 _______B7 五、發明説明(s ) 料輸入端所接收之資料信號一致時,抑制該鎖存器之觸發 信號。 附圖簡述 對本發明之説明係經由一些實例,但本發明並不受限於 這些實例,在各附圖中,相同的代號表示類似的元件,這 些附圖有: 圖1是本發明一實施例的電腦系統之方塊圖。 圖2是本發明第二實施例的正反器電路之方塊圖。 圖3是本發明第三實施例的正反器電路之方塊圖。 圖4是本發明第四實施例的正反器電路之邏輯電路圖。 圖5是本發明第五實施例的正反器電路之邏輯電路圖。 圖6是圖5所示脈波產生器的作業之時序圖。 圖7是本發明第六實施例的正反器電路之方塊圖。 圖8是本發明第七實施例的正反器電路之方塊圈β 圖9是本發明第八實施例的正反器電路作業之流程圖。 詳細説明 本發明説明了 一種創新的正反器。在下列的詳細説明中 ,述及許多特定知節,以便本發明可以徹底被了解。然而 ’熟悉本門技術者當可了解,在不利用這些特定細節的情 形下,亦可實施本發明。在其他的情形中,並未詳述習知 的方法、程序、組件、及電路,以便不會模糊了本發明。 下文中某些部份的詳細説明,係以演算法及對電腦記憶 體内备資料位元運算的符號表示法之方式提出。熟悉資料 處理這門技術的人士使用這些演算法描述及表示法,以便 -8 - 本紐尺度賴巾S ϋ家i隼(CNS〉Α4規格( --------.L.A------訂——;---Ί、- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 ---—__ B7 五、發明説明(6 ) 在最有故的方式下將其工作之内涵傳遞給熟悉這門技術的 其他人士。在本文及一般性的認知中,演算法(alg〇rithm) 是一系列有條理並可得到所需結果之步驟。這 些步驟是需 要對物理量作物理操作的步驟。雖非必然,但在一般的情 況中,这些物理量之形式爲可被儲存、傳送、結合、比較 、殳以他種方式操作之電氣信號或磁性信號。將這些信號 稱爲位元、數値、元素、符號、字元、項數字等時,已 證明經常是較便利的,主要也是爲了普遍使用之故。然而 ’我們當謹記於心’所有這些術語及其他類似的術語都與 適當的物理量有關,而且只是適用於這些物理量的便利性 標記而已。在下列説明中除非有其他特別的陳述,否則我 們當了解’在整個本發明中,使用Η處理I,、"運算"、,•計 算"、"決定"、或"顯示"等術語之討論,皆係論及電腦系 統或類似電子計算裝置之動作及處理,且此種電腦系統係 將該電腦系統的暫存器及記憶體内表現爲物理(電子)量之 資料操作並變換成該電腦系統的記憶體、暫存器、或者資 訊儲存裝置、傳送裝置、或顯示裝置内同樣表現爲物理量 之其他資料。 圖1是本發明一實施例的電腦系統之方塊圖。電腦系統 (10)包含處理器(100)、匯流排(101)、大量儲存裝置(102) 、記憶體(103)、鍵盤控制器(1〇4)、及顯示裝置(1〇5)。記 憶體(103)、鍵盤控制器(1〇4)、及顯示裝置(1〇5)係耦合到 匯流排(10 1),匯流排(1 〇 1)又係耦合到處理器(丨00)。在此 種方式下,記憶體(103)、鍵盤控制器(104)、及顯示裝置 -9- 本紙張尺度適用中國國家橾準(CNS ) Α4規格(ΓΐΟ乂297公釐〉 I:-------,衣------訂-----丨' — (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 ^〇1〇82 五、發明説明(7 ) (105)係與處理器(10Q)互通訊息。此外,處理器(100)係與 記憶體(103)、鍵盤控制器(104)、及顯示裝置(105)互通訊 息。匯流排(101)可以是一單一匯流排、或多重匯流排之結 合。舉例而言,匯流排(101)可包括一工業標準架構 (Industry Standard Architecture;簡稱ISA)匯流排、一擴充 工業標準架構(Extended Industry Standard Architecture ;簡稱 EISA)匯流排、一系統匯流排、一 X匯流排、一 PS/2匯流排 、一周邊組件互連(Peripheral Components Interconnect ;簡 稱PCI)匯流排、一個人電腦記憶卡國際協會(Personal Computer Memory Card International Association ;簡稱 PCMCIA) 匯流排、或其他匯流排。匯流排(101)提供電腦系統(10)中 各組件間之信號傳送鏈路。大量儲存裝置(102)可以是硬碟 機、軟碟機、光碟機、快閃記憶體裝置、或其他儲存裝置 。大量儲存裝置(102)將資訊提供給記憶體(103)。記憶體 (103) 可包含一動態隨機存取記憶體(DRAM)裝置、一靜態 隨機存取記憶體(SRAM)裝置、快取記憶體裝置、或其他 記憶體裝置。記憶體(103)儲存來自大量儲存裝置及 處理器(100)之資訊,以供處理器使用。鍵盤控制器 (104) 可以是一專用装置,亦可設於匯流排或其他控制器等 另一装置之中。鍵盤控制器(104)可讓一鍵盤耦合到電腦系 統(10),並將信號自一鍵盤傳送到電腦系統(1 〇)。顯示裝 置(105)可以是一電視機、一電腦監視器、一平面顯示器、 或其他顯示裝置。顯示装置(105)自處理器(1〇〇)接收資訊 ,並將資訊顯示給電腦系統(10)之使用者。 -10- 本紙張尺度適用中國國家橾率(CMS ) A4規格U10 X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) Γ 經濟部中央標準局貝工消費合作社印製 A7 __ B7_ 五、發明説明(8 ) 處理器(100)可以是複雜指令集電腦(Complex Instruction Set Computing ;簡稱CISC)微處理器、精簡指令集電腦 (Reduced Instruction Set Computing ;簡稱 RISC)微處理器 、或其他處理器裝置。在圖1中,處理器(100)包含正反器 電路(15),用以接收並儲存資料信號。正反器電路(15)包 含:一觸發信號輸入端,用以接收觸發信號;一資料信號 輸入端,用以接收資料信號·,一耦合到該觸發信號輸入端 之脈波產生器,用以回應該觸發信號之一波緣而產生脈波 信號;以及一鎖存器,用以回應該脈波信號而接收該資料 信號並儲存該資料信號。此外,正反器電路(15)亦可包含 :一觸發信號輸入端,用以接收觸發信號;一資料信號輸 入端,用以接收資料信號;一耦合到該資料信號輸入端之 鎖存器,用以接收該資料信號並儲存該資料信號;以及一 耦合到該觸發信號輸入端之觸發抑制器,用以在該資料信 號輸入端所接收之資料信號與該鎖存器所儲存之資料信號 一致時抑制該觸發信號。此觸發信號可以是一時鐘信號, 而觸發信號之波緣可以是一上升波緣、或一下降波緣。 圖2是本發明第二實施例的正反器電路之方塊圖。正反 器電路(20)包含脈波產生器(210)、鎖存器(211)、資料輸 入端(212)、資料輸出端(213)、及時脈輸入端(214)。酿波 產生器(2 10)係耦合到時脈輸入端(2 14),也係搞合到鎖存 器(211”脈波產生器(210)經由時脈輸入端(214)接收時鐘 信號。當一上升波緣出現在時鐘信號時,脈波產生器 回應時鐘信號中之上升波緣而產生鎖存器(211)之膝波信號 -11 - 本紙張尺ϋ用中國國家標準(⑽)Α^Γ[7^~Γ297Λν^-~~ ------- HI ί m m n^i I - n ^^^1 ^ m m am ^ 穿-# * . -- - ,. (請先閱讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作杜印製 A7 ______B7 五、發明説明(9 ) 。當一下降波緣出現在時鐘信號時,脈波產器器並不產生 鎖存器(2 11)之脈波信號。鎖存器(2 u )係鶴合到資料輸入 端(2 12)及資料輸出端(213)。鎖存器(2 11)正常是不回應資 料輸入端(212)上出現的資料信號。然而,當鎖存器(211) 自酿波產生器(210)接收一脈波信號時,鎖存器(2U)於脈 波信號的持續時間中傳送資料輸入端(212)上出現的資料 信號。在拖後波緣上,鎖存器(211)保持資料信號。鎖存 器(2 11)也將資料信號傳送到資料輸出端(2 i 3 ),並繼續傳 送資料信號,直到鎖存器(2 11)自脈波產生器(2 1〇)接收到 一脈波信號爲止《當鎖存器(211)因時鐘信號之—上升波緣 而自脈波產生器(2 10)接收次一脈波信號時,鎖存器(211) 於新脈波信號的持續時間中傳送資料輸入端(212)上出現的 新資料信號,並將此新的資料信號傳送到資料輸出端(2丨3) 〇 因爲當一上升波緣出現在時鐘信號時脈波產生器(21〇) 只產生鎖存器(2 11)之脈波信號,所以當一上升波緣出現 在時鐘信號時鎖存器(211)只保持並傳送資料輸入端(212) 上出現的資料信號。因此,正反器電路(2〇)是一種波緣 觸發式裝置。此外,若與習用的主從式正反器電路比較, 正反器電路(2 0 )的速度也較快。對於較快效能的獲得,一 種可用的方式是減少在接收一個新的資料信號之後正反器 電路將該新的資料信號輸出所需之時間。減少將資料信號 自正反器電路的輸入端傳送到輸出端所需的閘數及相關之 閘延遲時間,即可減少所需之時間。 -12- 本紙乐尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I.-------.:1------訂 -, 广 1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標準局貝工消費合作社印製 Α7 _______ Β7 _ 五、發明説明(1〇 ) 在正反器電路(20)中,只有一個鎖存器,亦即是鎖存器 (2 11)係介於資料輸入端(212)與資料輸出端(2 13)之間。當 一上升波緣出現在時鐘信號中時,資料輸入端(212)上出現 的資料彳s號只需要傳送通過一個鎖存器,亦即傳送通過鎖 存器(2 11)而到達資料輸出端(213)。若與習用的主從式正 反器比較時,正反器電路(20)的速度是快了許多,這是因 爲在習用的主從式正反器中,資料信號必須傳送通過兩個 鎖存器,亦即一個主控鎖存器及—個從屬鎖存器。習用主 從式正反器之資料信號因而會碰到與此額外鎖存器有關的 額外閘及閘延遲時間,這是正反器電路(2〇)所不會碰到的 在一替代實施例下,脈波產生器(2 1〇)並不回應時鐘信號 中之上升波緣,而是回應時鐘信號中之下降波緣,而產生 鎖存器(2 11)之脈波信號β於此脈波信號之持續時間中,鎖 存器(2 11)回應此脈波信號,而儲存資料輸入端(212)上出 現的資料信號。鎖存器(2 u)也將所儲存之資料信號傳送 到貪料輸出端(213)’並繼續傳送所儲存之資料信號,直 到鎖存器(211)自脈波產生器(210)接收到次一脈波信號爲 止0 圖3是本發明第三實施例的正反器電路之方塊圖。正反 器電路(30)包含脈波產生器(310)、鎖存器(311)、資料輸 入端(312)、資料輸出端(313)、時脈輸入端(3m)、以及回 授線路(315)。脈波產生器(310)係耦合到時脈輸入端(31句 、回授線路(315)、及鎖存器(311)。鎖存器(3u)係核合到 -13 - 本紙張尺度ϋ用t S ®家料(GNS )—八4規格(21(^297.公釐) ------- (請先閲讀背面之注意事項再填寫本頁)
A 訂
.ml ml 1 I i^n fn · 經濟部中央標準局負工消费合作社印製 A7 B7 五、發明説明(11 ) 資料輸入端(312)及資料輸出端(313卜脈波產生器(310)、 鎖存器(311)、資料輸入端(312)、資料輸出端(313)、及時 脈輸入端(314)之動作類似於圖2所示之脈波產生器(21〇)、 鎖存器(211)、資料輸入端(212)、資料輸出端(213)、及時 脈輸入端(214)。回授線路(31 5)在一端上係耦合到脈波產 生器(3 10)之一輸出端,而在另一端上係辑合到脈波產生器 (310)之第一輸入端。回授線路(315)將脈波產生器(31〇)輸 出端上出現的脈波信號傳送回到脈波產生器(3丨〇)之第一輸 入端。當脈波產生器(310)經由第二輸入端接收時鐘信號之 一上升波緣時’脈波產生器(310)輸出一上升波緣。因爲脈 波信號之上升波緣出現在脈波產生器(3 1 〇)之輸出端,所以 脈波信號之上升波緣係經由回授線路(3 1 5)傳送回到脈波產 生器(310)之第一輸入端。當脈波產生器(3 ι〇)經由第一輸 入端接收脈波信號之上升波緣時,脈波產生器(3 1 〇)產生脈 波信號之下降波緣。在此種方式下,脈波產生器(3 10)產生 一上升波緣及一下降波緣,因而形成一脈波信號。 圖4是本發明第四實施例的正反器電路之運輯電路圖。 正反器電路(40)包含脈波產生器(410)、鎖存器(411)、資料 輸入端(412)、資料輸出端(413)、及時脈輸入端(414)。脈 波產生器(410)係耦合到時脈輸入端(414)及鎖存器(411)。 鎖存器(4 11)係耦合到资料輸入端(412)及資料輸出端(413) 。脈波產生器(410)包含反相器(420)、反相器(421)、反相 器(422)、及"反及••閘(423)。反相器(420)係耦合到時脈輸 入端(414)及反相器(421)。反相器(421)係耦合到反相器 -14 - 本紙張尺度逋用中國國家榡隼(CNS ) A4規格(210X297公釐) --------丄衣------訂 -. 1 , (請先閱讀背面之注意事項再填寫本頁) A7 B7 3〇1〇82 五、發明説明(12 ) ^^^1- mu ^^^1 nn. —^ϋ ^ϋκ tuv nn 一eJ -,_· --- (請先閲讀背面之注意事項再填寫本頁) (422),而反相器(422)係耦合到"反及,•閘(423)。脈波產生 器(410)經由時脈輸入端(414)接收一時鐘信號。此時鐘信 號係提供作爲”反及•'閘(423)之一輸入。”反及"閉(423)係作 爲一起動遲輯電路。亦可使用其他適用的電路。此外,此 時鐘信號傳送通過反相器(420)、反相器(421)、及反相器 (422) 。反相器(420)及反相器(421)係用來延遲時鐘信號。 反相器(422)反相並延遲時鐘信號。經過延遲及反相的時鐘 信號亦係提供作爲"反及,,閘(423)之一輸入。當脈波產生器 (410)接收時鐘信號中之一上升波緣時,此上升波緣係直接 傳送到”反及”閘(423)之一輸入端。,,反及,,閘(423)之另一輸 入端接收一經過延遲及反相的上升波緣,因此,,,反及,,閘 (423) 輸出一下降波緣。當"反及,•閉(423)接收到經過延遲 及反相的上升時脈波緣時,”反及”閘(423)輸出一上升波緣 。在此種方式下,下降波緣及後續的上升波緣形成一腺波 信號’且該脈波信號被傳送到鎖存器(411)。 鎖存器(411)包含傳輸閘(424)、反相器(425)、及反相器 (426)。傳輸閘(424)係耦合到脈波產生器(410)之"反及"問 (423),亦係耦合到反相器(425)及反相器(426)。反相器 經濟部中央揉準局員工消費合作社印製 (425) 係耦合到反相器(426)及資料輸出端(413)。反相器 (426) 亦係耦合到資料輸出端(413)。反相器(425)及反相器 (426)係以背靠背之方式置放,並執行鎖存器(41丨)之儲存 功能。當傳輸閘(424)自脈波產生器(410)接收脈波信號之 上升波緣時,傳輸閘(424)開啓,並讓資料信號出現在資 料輸入端(412),以便傳送到反相器(425)。反相器(425)及 -15- 本紙張尺度適用中國國家標準·; CNS ) Λ4規格(210X29?公釐) 經濟部中央標準局貝工消費合作社印製 Α7 Β7 五、發明説明(13 ) 反相器(426)儲存經由傳輸閘(424)傳送的資料信號,並將 此資料信號傳送到資料輸出端(4丨3)。當傳輸閘(424)接收 脈波信號之下降波緣時,傳輸閘(424)閉合,且資料輸入端 (412) 上出現的資料信號不再傳送通過反相器(425”反相 器(425)及反相器(426)繼續儲存經由傳輸閘(424)而傳送的 上一資料信號’並繼續將_h:—資料信號傳送到資料輸出端 (413) 。當傳輸閘(424)回應脈波信號的後續上升波緣而再 度開啓時,反相器(425)及反相器(426)儲存資料輸入端 (412)上出現的一個新的資科信號^在此種方式下,脈波 產生器(410)所產生的脈波信號使鎖存器(4U)儲存在資料 輸入端(412)上出現的資料信號。脈波產生器(41〇)可用來 取代圈2所示之脈波產生器(21〇)。 鎖存器(411)可包含其他適用的電路。例如,可以諸如D 型正反器、其他適用的鎖存器儲存電路、或抽樣及保持儲 存電路取代傳輸閘及各反相器。此外,遲輯閘可包括雙極 性閘、CML/ECL閘、CMOS閘、或其他適用的邏輯電路技 術。鎖存器(411)可以是傳輸閘鎖存器、多工鎖存器、,,反 及反及”鎖存器、,,反或,,-"反或”鎖存器、三態鎖存器、 或其他適用的鎖存器。 然而,正反器電路(40)易受到與電晶體製程有關的製程 變化之影響。製程變化時將出現某些具有較低跨導的電晶 禮、及某些具有較高跨導的電晶體。當較高的跨導發生在 構成反相器(420)、反相器(421)、及反相器(422)的電晶體 時,這些反相器以較快的速度換,並較早將經過延遲的時 -16- 本紙張尺度適用中國國家樣準(CNS ) Λ4規格(21 〇 X 29"7公釐) wn H— - ....... ——.I - I-V1^1 HI I HI HI u (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _____ B7_ 五、發明説明(14 ) 鐘信號輸出到"反及”閘(423)。經過延遲的時鐘信號之較早 輸出也導致經過延遲的上升波緣較早到達"反及"閘(423)。 因爲時鐘信號的上升波緣並未較早到達"反及"閘(423),所 以經過延遲的時脈波緣之較早到達造成來自”反及,•閘(423) 而脈波寬度較小的脈波信號。在製程變化的極端狀況中, 此脈波寬度可能並未大到可讓鎖存器(411)有足夠的時間儲 存來自資料輸入端(412)之資料信號《在製程變化的更極 端之狀況中,脈波高度可能不足以開啓傳輸閘(424)。 圖5是本發明第五實施例的正反器電路之邏輯電路圖。 正反器電路(50)包含脈波產生器(510)、鎖存器(511)、資 料輸入端(512)、資料輸出端(513)、及時脈輸入端(514)。 脈波產生器(510)回應經由時脈輸入端(514)接收的時鐘信 號之一上升波緣,而產一脈波信號。此脈波信號被傳送到 鎖存器(511)。脈波產生器(510)包含回授線路(515)、反相 器(520)、”反及,,閘(523)、反相器(527)、及鎖存器(528)。 鎖存器(528)又包含”反或”閘(521)及"反或,,閘(522)。本實 施例中之鎖存器(528)是一重定-設定型鎖存器。當脈波產 生器(5 10)經由時脈輸入端(5 14)接收時鐘信號之一上升波 緣時’此上升波緣被傳送到反相器(520)及”反及"閘(523) 。因爲傳送到反相器(520)之上升波緣必須傳送通過"反或" 閘(52 1 ),所以傳送到反相器(520)之上升波緣並不改變, 反或"閘(522)之輸出,且"反及"閘(523)只在一個輸入端上 接收一上升波緣。因此,”反及”閘(523)回應時脈輸入端 (5 1 4)上的時鐘信號之上升波緣,而開始傳送一下降波緣。 -17 - 本蚨張尺度適财8Ιϋ家料(CNS ) ( 210X297公產] ~" n 1- I - !| 1 —II I! - -I V - - - !- - - ———II 丁 一 W3 、-, _ - ~ , 一 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局貝工消費合作社印製 —______ B7 五、發明説明(π ) 此下降波緣傳送通過反相器(527),並將脈波產生器(510) 之輸出變成一上升波緣。回授線路(515)將此上升波緣傳送 回到鎖存器(528)之R輸入端。鎖存器(528)回應r輸入端上 的上升波緣,而將一下降波緣輸出到"反及"閘(523)。,,反 及”閉(523)將一上升波緣輸出到反相器(527),而該上升波 緣在脈波產生器(510)之輸出端變成一下降波緣。在脈波產 生器(5 10)輸出端之上升波緣及在脈波產生器(51〇)輸出端 的後續下降波緣形成由脈波產生器(5丨〇)產生的脈波信號。 由脈波產生器(510)產生的此脈波信號傳送到鎖存器(5U) 。在此種方式下,”反及,,閘(523)係作爲一起動邏輯電路。 其也適用的電路亦可用來取代”反及,•閉(423)。 在本實施例中,回授線路(515)係耦合到脈波產生器(5 1〇) 之輸出端、及脈波產生器(510)之重定輸入端。我們當了解 ,回授線路(515)若不耦合到脈波產生器(51〇)之輸出端時 ’可核合到鎖存器(5 11)»例如’可將回授線路(5 1 5)核合 到傳輸閘(524)、或三狀態緩衝器(526)(及必要時的一反相 器)。 鎖存器(511)包含傳輸閘(524)、反相器(525)、及三狀態 緩衝器(526)。鎖存器(511)之動作類似於圖4所示之鎖存器 (411) ’但不同點在於三狀態緩衝器(526)減少了與背對背 式反相器有關的資料衝突。當鎖存器(511)自脈波產生器 (510)接收一脈波信號時,三狀態緩衝器(526)成爲斷路狀 態。在此種方式下’三狀態緩衝器(526)並不,,爭取"'經由傳 輸閘(524)傳送的新資料信號。當脈波產生器(51〇)不再將 -18 - 本紙張从適财ϋ®嫌M CNS ) A4規格(2iGX 297公釐) —--- 1—·——— n I I n I V ^ I 1 n I _ I T i . -! (請先聞請背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A7 _____B7 五、發明説明(16 ) 一脈波信號傳送到鎖存器(5 11)時,三狀態緩衝器(526)係 作爲一反相器,並配合反相器(525)執行鎖存器(511)之儲 存功能。亦可用脈波產生器(5 1〇)取代圖3所示之脈波產生 器(310)。 销存器(528)可包含其他適用的電路。例如,可以諸如D 型正反器、其他逋用的鎖存器儲存電路 '或抽樣及保持儲 存電路等取代重定-設定式鎖存器。此外,逯輯閘可包含 雙極性閘、CML/ECL閘、CMOS閘、或其他逋用的邏輯電 路技術。鎖存器(528)可以是一傳輸閘鎖存器、多工鎖存器 、”反及反及”鎖存器、,,反或,,-,,反或"鎖存器、三態鎖存 器、或其他適用的鎖存器。 在一替代實施例下’脈波產生器(5 10)並非回應時鐘信號 之上升波緣,而是回應時鐘信號之下降波緣,而產生鎖存 器(511)之脈波信號。鎖存器(5 11)回應此脈波信號,而於 此脈波信號之持續時間中儲存資料輸入端(5 12)上出現的資 料信號。鎖存器(5 11)也將所儲存之資料信號傳送到資料 輸出端(513) ’並繼續傳送所儲存之資料信號,直到鎖存 器(511)自脈波產生器(510)接收到次一脈波信號爲止。 正反器電路(50)與圈4所示之正反器電路(40)不同,並不 易受到通道長度變化的影響》在正反器電路(50)中,當時 鐘信號之上升波緣傳送通過"反及”閘(523)及反相器(527) 時,即產生脈波信號之上升波緣。當脈波信號之上升波緣 傳送通過"反或"閘(522)、"反及•’閘(523)、及反相器(52*7) 時,即產生脈波信號之下降波緣。因此,在構成"反及"閘 -19- 本紙尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) ---------' 表------訂-----.I % I -., { h 一 (請先閲讀背面之注意事項再填寫本頁) A7 A7 經濟部中央棟準局員工消费合作杜印製 B7 五、發明説明(17 ) (523)及反相器(527)的各電晶體之通道長度變化並不會影 響到脈波信號之脈波寬度,因爲脈波信號之上升波緣及下 降波緣都依賴經過"反及”閘(523)及反相器(527)的信號傳 送。因"反及"閘(523)或反相器(527)的通道長度變化所造 成的脈波信號下降波緣之較早來到,將由此脈波信號上升 波緣的較早來到予以補偾。因此,在正反器電路(50)中, 共有••反或”閘(522)這一個裝置的通道長度變化會影響到脈 波信號之脈波寬度。若與上述的正反器電路比較,在正反 器電路(40)中反相器(420)、反相器(421)、及反相器(422) 等三個裝置的任一裝置之通道長度變化都可影響到脈波信 號之脈波寬度。因此,正反器電路(50)較不易受到通道t 度變化的影響。 此外,因爲脈波產生器(5 10)係在經由回授線路(5 1 5)接 收到一上升波緣之後才傳送一下降波緣,所以正反器電路 (50)較不易受到通道長度變化的影響。在圖4所示下降波緣 的產生係獨立於下降波緣之正反器電路(40)中,因通道長 度變化所引發的"較遲發生"或”較慢上升"之上升波緣可能 造成一個具有較小脈波宽度或較小脈波高度之脈波信號, 尤其在伴隨著因通道長度變化所引發的”較早發生”或,,較 快上升••的延遲後上升波緣時更是如此《在通道長度變化 的極端狀況中,脈波寬度可能並未大到足以讓鎖存器(411) 有足夠的時間儲存來自資料輸入端(412)之資料信號。在 通道長度變化的更極端狀況中,脈波高度可能並不足以開 啓傳輸閘(424)。另一方面,正反器電路(50)在產生下降波 -20- —^n t^i^i —^n ϋϋ ftH Hal I *^—^1 ϋν flu· ^—Bn TJ (請先閱讀背面之注意事項再填寫本頁) 木紙张尺歧财關家料(CNS ) 格"ΰΐί)Χ297公釐) 第84112081號專利申請案 中文説明書修正頁(沾年8月) 五、發明説明(1S) 緣之前先"等候"將經由回授線路(515)而傳送的上升波緣。 因此,一個”較遲發生”或"較慢上升”之上升波緣伴随著一 個”較遲發生”之下降波緣。在此種方式下,可維持適當的 脈波寬度及脈波高度,並可減輕通道長度變化之影響。 圖6是圖5所示脈波產生器的作業之時序圖。波形clk代表 在時脈輸入端(5 14)上出現的時鐘信號。波形CLK也代表反 相器(520)之輸入信號、及"反及"閘(523)之一個輸入信號。 波形R代表在鎖存器(528)的R輸入端及反相器(527)的輸出端 上出現的輸入信號。波形R也代表回授信號。波形S代表在 鎖存器(528)的S輸入端上出現的輸入信號、及反相器(52〇) 之輸出信號。波形Q代表在鎖存器(528)的Q輸出端上出現的 輸出信號、及”反及,,閘(523)的一個輸入信號。波形Q代表" 反或”閘(521)的輸出信號、及"反或"閘(522)的一個輸入信號 。波形NAND代表”反及"閘(523)之輸出信號、及反相器(527) 之輸入信號。 經濟部中央標準局員工消費合作社印製
A7 B7 請 先 Μ 讀 背 ϊέ ί 事 項-再 填 本衣 頁 訂 Λ 當時鐘信號處於諸如邏輯零之第一信號狀態時,反相 器(527)將一第一信號狀態輸出到鎖存器(528)之r輸 入端(波形R )。反相器(5 2 0 )將一諸如,,1,,之第二信號狀 態輸出到鎖存器(5 2 8 )之S輸入端(波形S )。鎖存器 (5 2 8 )亦將—第二信號狀態輸出到"反及,,閘(5 2 3 )之一 個輸入端(波形q )。”反或"閘(5 2丨)將一第一信號狀態 輸出到,’反或,’閘(5 2 2 )的一個輸入端(波形Q )。"反及"閘 21 - ^01082五、發明説明(19 ) A7 B7 經濟部中央橾準局員工消费合作社印製 (5 23)也在因閘延遲時間所耗用的短時間之後輸出第一信號 狀態(波形NAND)。反相器(527)回應•,反及”閘(523)之輸出 ,而輸出一第二信號狀態(波形R)。來自反相器(527)之信 號狀態被傳送到鎖存器(5 11),也經由回授線路(5 15)而傳 送回到鎖存器(528)之R輸入端。"反或"閘(522)回應反相器 (527)之輸出而輸出一第一信號狀態,該第一信號狀態也是 鎖存器(528)之輸出。•,反或•,閘(522)之輸出被傳送到”反及” 閘(523)及·•反或,,閘(521)回應,,反或”閘(522)之輸出而輸出 一第二信號狀態(波形Q),且,,反及"閘(523)亦輸出一第二 信號狀態(波形NAND)。如上文所述,"反及•,閘(523)之輸 出被傳送到反相器(527)。反相器(527)回應"反及"閘(523) 之輸出而輸出一第一信號狀態(波形R)〇如波形R所示,反 相器(527)回應時鐘信號自第一信號狀態轉變成第二信號狀 態,而自一第一信號狀態轉變成一第二信號狀態,並自第 一 k號狀態轉變回到第一信號狀態。在此種方式下,反相 器(527)及脈波產生器(5 10)產生一脈波信號,且該脈波信 號被傳送到鎖存器(5 11)。 在脈波產生器(510)產生脈波信號之後,波形R、S、Q、 Q及NAND停留在各別的現有信號狀態,直到時鐘信號自 第二信號狀態轉變回到第一信號狀態爲止。當時鐘信號自 第一 k號狀態轉變到第一信號狀態時,反相器(520)回應來 自時脈輸入端(514)之第一信號狀態,而輸出一第二信號狀 態。”反或"閘(521)回應反相器(520)之輸出而輸出一第一 信號狀態。"反或"閘(522)回應”反或"閘(521)之輸出而輸出 -22- 本么張尺度適用中國國家標準(CNSTA4規格(2!0乂 297公釐)
In n* 1^1 In I ^^1 L· ^^1 1^1 Hi leu .^n * 一 淨 .1 (請先閲讀背面之注意事項再填寫本頁) A7 ____ B7 五、發明説明(2〇 ) 一第二信號狀態。”反及”閘(523)保持不受時鐘信號自第二 信號狀態轉變到第一信號狀態之影響,並繼續輸出一第二 信號狀態。因此,反相器(527)也保持不受時鐘信號自第二 信號狀態轉變到第一信號狀態之影響,並繼續輸出一第— 信號狀態。因爲反相器(527)不受時鐘信號自第二信號狀態 轉變到第一信號狀態的影響,所以並不產生任何的脈波信 號。因此,當時鐘信號(於時鐘信號的下降波緣中)自第二 信號狀態轉變到第一信號狀態時,脈波產生器(5 1 0)並未產 生一脈波信號。 經濟部中央橾準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本貫) 在個別的組件以上文所述之方式動作下,反相器(527)輸 出來自"反及••閘(523)的經過延遲及反相之脈波信號(波形R) 。反相器(520)輸出經過延遲及反相的時鐘信號(波形S)。,, 反或"閘(522)也輸出經過延遲及反相的時鐘信號。然而, 來自"反或"閘(522)的信號比來自反相器(520)經過更長時 間的延遲(波形Q)。當反相器(520)及"反或"閘(522)輸出一 個爲邏輯零的信號時,"反或"閘(521)輸出一個爲邏輯一之 信號。”反及”閘(523)回應時鐘信號之上升波緣,而輸出— 個負脈波信號(即下降波緣及一後續之上升波緣)。脈波信 號的上升波緣產生此負脈波信號之下降波緣。當"反或,'閘 (522)輸出一個經過延遲及反相的時鐘信號時,"反或”閘 (5 22)所產生的下降波緣產生此負脈波信號之上升波緣。 圖7是本發明第六實施例的正反器電路之方塊圖。正反 器電路(70)包含脈波產生器(710)、鎖存器(711)、資料輸 入端(712)、資料輸出端(713)、時脈輸入端(714)、互斥,,反 -23- 本紙張尺度適用中國國家標隼(CMS ) A4規格(210X297公釐---- A7 A7 經濟部中央標準局員工消費合作社印裝 五、發明説明(21 ) 或"閘(7丨6)、及"反或"問(717)β互斥"反或,,閉(716)之第— 輸入端係耗合到鎖存器(711),且互斥,,反或”閘之第 二輸入端係耦合到資料輸入端(712)。互斥"反或,,閘(716) 係作爲一比較器,並將鎖存器(711)所儲存之信號狀態與資 料輸入端(712)上出現的信號狀態比較。當鎖存器(7ιι)所 儲存的信號狀態與資料輸入端(712)上出現的信號狀態並不 一致時,互斥"反或,,閘(716)輸出一個諸如遲輯零的第一信 號狀態。另一方面,當鎖存器(711)所儲存的信號狀態與資 料輸入端(71 2)上出現的信號狀態一致時,互斥"反或,.閘 (716)輸出一個諸如邏輯一之第二信號狀態。互斥"反或,,閘 (716)之輸出係提供作爲"反或,,閘(717)之第—輸入。"反或" 閘(717)係經由第二輸入端而耦合到時脈輸入端(714)。當,, 反或’’閘(717)自互斥"反或"閘(716)接收一第二信號狀態時 ,’•反或"閘(717)係作爲一時脈抑制器,用以抑制來自時脈 輸入端(714)之時鐘信號》當,,反或,,閘(717)自互斥,,反或,,閘 (716)接收一第一信號狀態時,"反或,,閘(717)輸出所接收 時鐘信號之反相。"反或"閘(717)反相時鐘信號傳送到脈波 產生器(710)。在此種方式下,互斥"反或,,閘(7丨6)將鎖存 器(711)所儲存之信號狀態與資料輸入端(712)上出現的信 號狀態比較,並於鎖存器(711)所儲存的信號狀態與資料輸 入端(712)上出現的信號狀態一致時,配合,,反或,,閘(717) 抑制來自時脈輸入端(714)之時鐘信號。 圖8是本發明第七實施例的正反器電路之方塊圖。正反 器電路(80)包含主控鎖存器(810)、從屬鎖存器(811)、資 -24 本紙張尺度逋用中國國家標準·( CNS ) A4規格(210X 297公慶) I. : It 麥 ί . m . (請先閲讀背面之注意事項再填寫本頁) 訂 A7 A7 經濟部中央樣準局負工消費合作社印製 五、發明説明(22 ) 料輸入端(812)、資料輸出端(813)、時脈輸入端(814)、互 斥"反或”問(816)、及"反或,,閘(817)。在正反器電路(80)中 ,主控鎖存器(810)及從屬鎖存器(811)都係耦合到時脈輸 入端(814),並接收時鐘信號。互斥"反或,,閘(816)及"反或" 閘(8 17)之動作類似於圈7所示之互斥”反或,•閘(716)及"反或 "閘(717)。當從屬鎖存器(8 n)所儲存的信號狀態與資料輸 入端(81 _2)上出現的信號狀態一致時,互斥,,反或"閘(gig) 配合”反或"閘(817)抑制時鐘信號。 阑9是本發明第八實施例的正反器電路作業之流程圈。 如步驟(950)所示,正反器電路自一資料輸入端接收一資 料信號。如步驟(951)所示,此正反器電路亦自一觸發輸 入端接收一觸發信號。如步驟(952)所示,此正反器電路 回應觸發信號之一波緣而產生一脈波信號。於產生脈波信 號時,其方式如下:產生一個經過延遲的觸發信號:將此 經過延遲的觸發信號與觸發信號比較,以便產生脈波信號 之上升波緣;以及將此經過延遲的觸發信號與觸發信號比 較,以便產生脈波信號之下降波緣。此外,於產生脈波信 號時,亦可利用下列方式:將觸發信號提供給一鎖存器的 一設定輸入端;以及將此鎖存器之輸出與觸發信號比較。 如步驟(953)所示,正反器電路回應脈波信號而儲存資料 信號。回應脈波而鎖存資料信號,即可儲存資料信號;此 外,亦可回應脈波信號而開啓一傳輸閘,並將資料信號傳 送到一像存電路’而儲存此資料信號。 在前述説明十,係參照一些特定實施例而説明本發明。 -25 - 本紙狀度適用中國國家標準(CNsy“格(21〇><297公4 ------ I I - - ...... I I II 1^--1 - - I -- - I I I * 丁 (請先閲讀背面之注意事項再填寫本頁) A7 _____ B7_ 五、發明説明(23 ) 然而,我們當了解,在不脱離下列申請專利範圍所述及本 發明的廣義精神及範圍下,亦可對本發明作出各種修改及 變化。因此,係將本説明書及各圖示視爲舉例,而並非對 本發明加以限制。 然而熟悉本門技術者在參閲前述説明之後,將可了解本 發明的許多變化及修改,因而我們當了解,以舉例方式示 出及説明的一些特定實施例並非對本發明加以限制。因此 ,參照這些特定實施例之目的並非在限制申請專利之範圍 ,而這些申請專利範圍係述及本發明的重要特徵。 經濟部中央標準局貝工消費合作社印裝
In 1^1 m n HI i ^^^1 i 一 (請先閲讀背面之注意事項再填寫本頁) -26 - 本紙張尺度適用中國國家橾準(CNS ) A4说格(210X297公釐)

Claims (1)

  1. 經濟部中央標準局男工消費合作社印製 A8 B8 C8 ___ D8 六、申請專利範圍 1·—種正反器電路,包含: —鴒發信號輸入端,用以接收一觸發信號; —資料信號輸入端,用以接收一資料信號; —耦合到該觸發信號輸入端之脈波產生器,用以回應 該觸發信號之一波緣而產生一脈波信號;以及 一耦合到該脈波產生器之鎖存器,用以回應該脈波信 號而接收該資料信號並儲存該資料信號。 2·根據申請專利範圍第1項之正反器電路,其中該觸發信 號是一時鐘信號。 3_根據申請專利範圍第1項之正反器電路,其中該觸發信 號之該波緣是一上升波緣。 4. 根據申請專利範圍第丨項之正反器電路,其十該觸發信 號之該波緣是一下降波緣。 5. 根據申請專利範圍第1項之正反器電路,其中該脈波產 生器包含一第二鎖存器。 6. 根據申請專利範圍第5項之正反器電路,其中該脈波產 生器又包含一自該脈波產生器的一輸出端到該第二鎖存 器之回授線路。 7 .根據申請專利範固第5項之正反器電路,其中該鎖存器 是一重定-設定式鎖存器。 8_根據申請專利範圍第5項之正反器電路,其中該正反器 電路又包含一自該第一鎖存器到該脈波產生器之回授線 路0 9· 一種在一正反器電路中用於接收並错存資料信號之方、去 -27- 本紙張尺度逋闱中國國家標準(CNS、A4規格(210父29?公釐) ··" -—— (請先閱讀背面之注意事項再填寫本頁)
    A8 8 -_ ___D8 六、申請專利範圍 ’包含下列各步螺·: 自一資料輸入端接收該資料信號; 自一觸發輸入端接收—觸發信號; 回應該觸發信號之一波緣而產生—脈波信號;以及 回應該狐波而儲存該資料信號。 1 〇_根據申請專利範圍第9項之方法,其中該波緣是一上升 波緣。 11. 根據申請專利範圍第9項之方法,其中該波緣是一下降 波緣。 12. 根據申請專利範圍第9項之方法,其中該觸發信號是一 時鐘信號。 13·根據申請專利範圍第9項之方法,其中回應該脈波而儲 存該資料信號之步驟包含下列步樣: 回應該腺波信號而鎖存該资料信號。 根據申請專利範圍第9項之方法,其中回應該脈波信號 而儲存該資料信號之步裸包含下列各步驟: 回應該脈波信號而開啓一傳輸問;以及 將該資料信號傳送到一儲存電路。 經濟部中央標準局員工消費合作社印製 vm In— mV flm I 一 J. - · 二穿 .i - . ' i * (請先閱讀背面之注意事項再填寫本頁) 根據申請專利範圍第9項之方法,其中回應該觸發信號 之一波緣而產生一脈波信號之步樣包含下列各步骤: 產生一經過延遲的觸發信號; 將該經過延遲的觸發信號與該觸發信號比較,以便產 生該脈波信號之一上升波緣;以及 將該經過延遲的觸發信號與該觸發信號比較,以便產 -28- 本紙張Wifi财酬家料(CNS_〉A4_( 210X297公疫〉 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 生該脈波信號之一下降波緣。 16. 根據申請專利範圍第1 5項之方法,其中產生一經過延遲 的觸發信號之步驟包含下列步驟: . 鑌存該觸發信號。 17. 根據申請專利範圍第16項之方法’其中產生一經過延遲 的觸發信號之步驟又包含下列步驟: 將該脈波信號回授到產生該脈波的脈波產生器之一鎖 存器。 18. 根據申請專利範圍第15項之方法,其中將該經過延遲的 觸發信號與該觸發信號比較以便產生該脈波信號的一上 升波緣之步驟包含下列步驟: 將該經過延遲的觸發信號及該觸發信號提供給一起動 遲輯電路。 19. 根據申請專利範圍第15項之方法,其中將該經過延遲的 觸發信號與該觸發信號比較以便產生該脈波信號的一下 降波緣之步驟包含下列步驟: 將該經過延遲的觸發信號及該觸發信號提供給一起動 邏輯電路。 20·根據申請專利範圍第9項之方法,其中回應該觸發信號 之一波緣而產生一脈波之步驟包含下列各步驟: 將該觸發信號提供給一鎖存器之一設定輸入端;以及 將該鎖存器之一輸出與該觸發信號比較。 21.根據申請專利範圍第20項之方法,其中回應該觸發信號 之一波緣而產生一脈波信號之步驟又包含下列各步驟: -29 - ^紙張尺度適用中國困家橾2&.( CNS ) A4規格(210X297公釐) ~ ~ (請先閱讀背面之注意事項再填寫本頁) ^ \ ! 經濟部中央標準局負工消費合作社印裝 A8 B8 C8 -__ _ D8 六、申請專利範圍 使該觸發信號反相。 22. 根據申請專利範圍第2〇項之方法,其中回應該觸發信號 之—波緣而產生一脈波信號之步蠊又包含下列各步驟: 將該脈波信號回授到該鎖存器之一重定輸入端。 23. —種正反器電路,包含: —觸發信號輸入端,用以接收一觸發信號; —資料信號輸入端’用以接收一資料信號; 核s到該資料信號輸入端之鎖存器,用以接收該资 料信號,並儲存該資料信號;以及 一核合到該觸發信號輸入端之觸發抑制器,用以在該 資料信號輸入端所接收之該資料信號與該鎖存器所儲存 之該資料信號一致時抑制該觸發信號。 24. 根據申請專利範圍第23項之正反器電路,其中該觸發抑 制器包含一耦合到該資料信號輸入端及該鎖存器之比較 器,用以將該資料信號輸入端所接收之該資料信號與該 鎖存器所儲存之該資料信號比較。 25_根據申請專利範園第23項之正反器電路,其中該觸發抑 制器包含一閘用以在該資料信號輸入端所接收之該資科 信號與孩鎖存器所儲存之該資料信號一致時抑制該觸發 信號。 26.—種在一正反器電路中用於接收並儲存資料信號之方法 ,包含下列各步驟: 經由一資料輸入端接收一資料信號; 經由一觸發輸入端接收一觸發信號; -30- 本紙張尺度逋用中國國家梯準(CNS ) Μ規格(2ι〇χ297公^· -u^—— I 1 訂—— — -^ • .*二- : (請先閣讀背面之注意事項再填寫本貰) Λ8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 ^01082 六、申請專利範圍 將該資科信號儲存在一鎖存器中; 將該鎖存W料之該資料信號與經 接收之該資料信號比較:錢 貧枓輸入端 當該鎖存器所儲存之該資料信號與經由該资料輸入端 接收之該資料信號—致時,抑制該鎖存器之該觸發信號 本紙张Wf興固家棟丰Ws-)14胁(210 X 297公釐)
TW084112081A 1994-12-30 1995-11-15 TW301082B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/367,103 US5557225A (en) 1994-12-30 1994-12-30 Pulsed flip-flop circuit

Publications (1)

Publication Number Publication Date
TW301082B true TW301082B (zh) 1997-03-21

Family

ID=23445947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084112081A TW301082B (zh) 1994-12-30 1995-11-15

Country Status (7)

Country Link
US (1) US5557225A (zh)
EP (1) EP0800719A4 (zh)
JP (1) JPH10512112A (zh)
CN (1) CN1175327A (zh)
AU (1) AU4742696A (zh)
TW (1) TW301082B (zh)
WO (1) WO1996021272A1 (zh)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867718A (en) * 1995-11-29 1999-02-02 National Semiconductor Corporation Method and apparatus for waking up a computer system via a parallel port
US5825225A (en) * 1996-02-09 1998-10-20 Intel Corporation Boosted differential latch
US6173379B1 (en) * 1996-05-14 2001-01-09 Intel Corporation Memory device for a microprocessor register file having a power management scheme and method for copying information between memory sub-cells in a single clock cycle
US5999029A (en) * 1996-06-28 1999-12-07 Lsi Logic Corporation Meta-hardened flip-flop
US6064246A (en) * 1996-10-15 2000-05-16 Kabushiki Kaisha Toshiba Logic circuit employing flip-flop circuit
KR100258855B1 (ko) * 1997-01-08 2000-06-15 김영환 데이타 유지 회로
US6026496A (en) * 1997-12-31 2000-02-15 Micron Technology, Inc. Method and apparatus for generating a pulse
US6185720B1 (en) * 1998-06-19 2001-02-06 Intel Corporation Slaveless synchronous system design
US6326829B1 (en) * 1999-10-14 2001-12-04 Hewlett-Packard Company Pulse latch with explicit, logic-enabled one-shot
KR100516693B1 (ko) * 2003-04-02 2005-09-22 주식회사 하이닉스반도체 불휘발성 프로그래머블 로직 회로
US6369631B1 (en) 2000-06-29 2002-04-09 Intel Corporation High performance impulse flip-flops
US6346828B1 (en) 2000-06-30 2002-02-12 Intel Corporation Method and apparatus for pulsed clock tri-state control
SE519113C2 (sv) * 2000-11-10 2003-01-14 Ericsson Telefon Ab L M Anordning för fångning av data
JP2004246525A (ja) * 2003-02-13 2004-09-02 Matsushita Electric Ind Co Ltd 順序回路、記憶素子、クロック発生回路およびクロック制御方法、ならびに回路変更方法および回路設計支援装置、半導体集積回路およびそれを備えた電子装置、ならびに電子制御装置およびそれを備えた移動体
US7173475B1 (en) * 2003-03-26 2007-02-06 Cypress Semiconductor Corp. Signal transmission amplifier circuit
US6937079B1 (en) 2003-07-28 2005-08-30 University Of Louisiana At Lafayette Single-transistor-clocked flip-flop
JP3958322B2 (ja) * 2004-01-28 2007-08-15 シャープ株式会社 シフトレジスタ、およびアクティブマトリクス型表示装置
KR100604847B1 (ko) * 2004-04-26 2006-07-26 삼성전자주식회사 저-전력 고속 래치와 이를 구비하는 데이터 저장장치
KR100612417B1 (ko) * 2004-07-21 2006-08-16 삼성전자주식회사 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
US7109776B2 (en) * 2004-09-23 2006-09-19 Intel Corporation Gating for dual edge-triggered clocking
JP5355665B2 (ja) * 2005-05-25 2013-11-27 株式会社東芝 半導体集積回路装置
US7193444B1 (en) * 2005-10-20 2007-03-20 Chris Karabatsos High speed data bit latch circuit
US7319344B2 (en) * 2005-12-15 2008-01-15 P.A. Semi, Inc. Pulsed flop with embedded logic
DE102005063097B4 (de) * 2005-12-30 2014-09-04 Infineon Technologies Ag Gepulstes statisches Flip-Flop
US7622965B2 (en) * 2006-01-31 2009-11-24 International Business Machines Corporation Dual-edge shaping latch/synchronizer for re-aligning edges
WO2007141896A1 (ja) * 2006-06-05 2007-12-13 Panasonic Corporation 半導体集積回路
JP2007336482A (ja) 2006-06-19 2007-12-27 Toshiba Corp 半導体集積回路装置
US7982521B2 (en) * 2006-10-03 2011-07-19 Freescale Semiconductor, Inc. Device and system for reducing noise induced errors
KR20080065122A (ko) * 2007-01-08 2008-07-11 삼성전자주식회사 고속 동작을 위한 플립플롭
US7583103B2 (en) * 2007-03-30 2009-09-01 Altera Corporation Configurable time borrowing flip-flops
US7746137B2 (en) * 2007-08-28 2010-06-29 Qualcomm Incorporated Sequential circuit element including a single clocked transistor
US7391250B1 (en) * 2007-09-02 2008-06-24 United Microelectronics Corp. Data retention cell and data retention method based on clock-gating and feedback mechanism
US7724058B2 (en) * 2007-10-31 2010-05-25 Qualcomm Incorporated Latch structure and self-adjusting pulse generator using the latch
WO2009063542A1 (ja) 2007-11-12 2009-05-22 Fujitsu Microelectronics Limited 半導体装置
US7962681B2 (en) * 2008-01-09 2011-06-14 Qualcomm Incorporated System and method of conditional control of latch circuit devices
US7872516B2 (en) * 2008-11-25 2011-01-18 Oracle America, Inc. Precision pulse generator
EP2234272A3 (en) * 2009-03-23 2015-09-30 Oticon A/S Low-power dual-edge-triggered storage cell with scan test support and clock gating circuit therefor
US7816966B1 (en) * 2009-04-16 2010-10-19 Oracle America, Inc. Economy precision pulse generator
JP2010273322A (ja) * 2009-04-23 2010-12-02 Nec Engineering Ltd 多数決回路付きフリップフロップ回路
JP5359521B2 (ja) * 2009-04-24 2013-12-04 ソニー株式会社 バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム
US8067971B2 (en) * 2009-09-18 2011-11-29 Arm Limited Providing additional inputs to a latch circuit
US8791739B2 (en) 2009-10-28 2014-07-29 Freescale Semiconductor, Inc. Flip-flop having shared feedback and method of operation
US8143929B2 (en) 2009-10-28 2012-03-27 Freescale Semiconductor, Inc. Flip-flop having shared feedback and method of operation
FR2963687A1 (fr) * 2010-08-06 2012-02-10 Dolphin Integration Sa Arbre d'horloge pour bascules commandees par impulsions
US8063685B1 (en) 2010-08-08 2011-11-22 Freescale Semiconductor, Inc. Pulsed flip-flop circuit
US8564354B2 (en) * 2011-08-03 2013-10-22 Qualcomm Incorporated Circuits and methods for latch-tracking pulse generation
US8952740B2 (en) * 2013-02-01 2015-02-10 Industrial Technology Research Institute Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof
US8841953B2 (en) * 2013-02-22 2014-09-23 Nvidia Corporation Low clock energy double-edge-triggered flip-flop circuit
US9590602B2 (en) 2014-06-13 2017-03-07 Stmicroelectronics International N.V. System and method for a pulse generator
US9564881B2 (en) * 2015-05-22 2017-02-07 Qualcomm Incorporated Area-efficient metal-programmable pulse latch design
US9979394B2 (en) * 2016-02-16 2018-05-22 Qualcomm Incorporated Pulse-generator
CN113282531B (zh) * 2021-05-28 2023-08-11 福州大学 基于脉冲触发的二端口串行数据收发电路及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1256752A (zh) * 1968-06-08 1971-12-15
JPS56104529A (en) * 1980-01-24 1981-08-20 Yamatake Honeywell Co Ltd Flip-flop circuit
JPS5979630A (ja) * 1982-10-29 1984-05-08 Hitachi Ltd 論理回路
JPH0763135B2 (ja) * 1986-09-05 1995-07-05 日本電気株式会社 半導体集積論理回路
IT1221969B (it) * 1987-07-07 1990-08-31 Montedison Spa Registro asincrono ad ingressi mutlipli
JPH02205110A (ja) * 1989-02-03 1990-08-15 Matsushita Electric Ind Co Ltd フリップフロップ回路装置
IT1236578B (it) * 1989-07-04 1993-03-16 Ind Face Standard S P A Milano Dispositivo per la trasformazione di un flip flop di tipo d in un flip flop denominato di tipo b in grado di campionare i dati sui fronti di salita e sui fronti di discesa del segnale di clock.
US5038059A (en) * 1990-02-20 1991-08-06 Vlsi Technology, Inc. Status register with asynchronous set and reset signals
US5023486A (en) * 1990-03-30 1991-06-11 Atmel Corporation Logic output control circuit for a latch
US5059818A (en) * 1990-06-01 1991-10-22 Advanced Micro Devices, Inc. Self-regulating clock generator
JPH05110391A (ja) * 1991-10-18 1993-04-30 Sharp Corp Dフリツプフロツプ回路
DE4206082C1 (zh) * 1992-02-27 1993-04-08 Siemens Ag, 8000 Muenchen, De
JPH06104701A (ja) * 1992-09-24 1994-04-15 Nec Ic Microcomput Syst Ltd フリップフロップ回路

Also Published As

Publication number Publication date
AU4742696A (en) 1996-07-24
EP0800719A4 (en) 1999-12-22
CN1175327A (zh) 1998-03-04
US5557225A (en) 1996-09-17
WO1996021272A1 (en) 1996-07-11
JPH10512112A (ja) 1998-11-17
EP0800719A1 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
TW301082B (zh)
EP0863461B1 (en) Self-timed pipelined datapath system and asynchronous signal control circuit
US5774005A (en) Latching methodology
US20160109901A1 (en) Low Power Asynchronous Counters in a Synchronous System
TW425766B (en) Non-integer frequency division device
TW200541214A (en) Method and/or apparatus for generating a write gated clock signal
KR100612417B1 (ko) 펄스-기반 고속 저전력 게이티드 플롭플롭 회로
TW527597B (en) Internal clock generating circuit of synchronous type semiconductor memory device and method thereof
TW308691B (zh)
JP2008278482A (ja) マルチスピードリングオシレータ
JPH09120672A (ja) 同期式半導体メモリ
JP2579237B2 (ja) フロースルーラッチ回路を有する状態素子回路、該状態素子回路を有するvlsi回路、及びラッチをマスタースレーブフリップフロップの機能的代替物として作動する方法
CN104202032A (zh) 单相位时钟低电平异步复位低功耗触发器及其控制方法
TW417250B (en) Semiconductor integrated circuit
TW507418B (en) Synchronization element for converting asynchronous pulse signal into synchronous pulse signal
TW317617B (zh)
JPS6045828A (ja) シングルチツプマイコン
JP3339562B2 (ja) フリップフロップ回路
TW420905B (en) Clock monitor circuit and syncuronous semiconductor memory device using this circuit
Oklobdzija Clocking in multi-GHz environment
TW382086B (en) Internal clock generation circuit of synchronous semiconductor device
CN115865050A (zh) 一种cmos低功耗边沿触发器
JP3001475B2 (ja) 半導体記憶装置
TW393642B (en) A synchronous memory device having a plurality of clock input buffers
US20210184657A1 (en) Apparatus for Asynchronous Latch with Improved Performance and Associated Methods