TW299529B - - Google Patents

Download PDF

Info

Publication number
TW299529B
TW299529B TW081108916A TW81108916A TW299529B TW 299529 B TW299529 B TW 299529B TW 081108916 A TW081108916 A TW 081108916A TW 81108916 A TW81108916 A TW 81108916A TW 299529 B TW299529 B TW 299529B
Authority
TW
Taiwan
Prior art keywords
source
current
power
control
flow
Prior art date
Application number
TW081108916A
Other languages
English (en)
Original Assignee
Philips Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Nv filed Critical Philips Nv
Application granted granted Critical
Publication of TW299529B publication Critical patent/TW299529B/zh

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0016Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

29公529 Λ 6 Π6 五、發明説明(1 ) 經濟部屮央標準,^Α工消作合作社印51 發明鮪圃 本發明有W於具有第一和第二電力供應節點用Μ分別接 受第一和第二電力供應電壓,及具有電路連接於其第一與 第二電力供應節黏間之鼋子裝置者。此項裝置更包括有可 程式控制裝置與此罨路相速接,而經由電力供應節點Μ控 制此電路之電力消耗。 背昼坊術 有許多電子裝置,尤其所諝之PLD (可程式理輯裝置)類 者,烴提出作為一般棵準部件•用Μ在較大型装置中遂行 埋輯功能。此等裝置通常係與性HE,即工作速度和電力消 耗相闞。一般而言,高速度和低電力消耗係相互抵觭之需 求*尤其在可程式邏輯行列(PLA)方面。 檷準的乃是,PLA在功能上其後跟»有固定或可程 式之”或”平面之可程式”及”平面構成。每一此等平面包 括具有許多输入之許多理輯W。由於速度和密度上之顧嫌 •此等閘通常皆依"有線及”或”有線或”之姐構所構成,亦 即有霣流源(例如,電胆器)相向之許多並聯電晶體。 ”有線或/及”姐構之特點係為高速度埋作及高閘密度。 其主要缺點則為高《力消耗,即使是最普通结構之CMOS型 通常消耗多達每一部份500«瓦。如此乃使此一類型之 PLD不迪合在K堪池為動力之用途上使用,而且會使熱控 特性及《源之箱求播加。 核頒予一翁氏申請人之美國專利察4,645,953掲示一種 具有可程式轚力消耗控制裝置之PLA。此一巳知PLA包括有 ih 先 Μ 背 而 之 注 意 事 項 再 蜞· 本 頁 裝 玎 線 本紙張尺度逍用中a B家標毕(CNS) Ή規格(2〗0父297公货) 81. 6. 10,000¾ (H) Π6 五、發明説明(2 ) 鼋流源,毎一霣流源供應轚力予行列之相闞產生項。PL A 並包括有電力消耗控制之可程式控制裝置。此可程式控制 裝置包括有熔絲於每一產品項與相闞電流源之間。當須於 PLA中實施之布耳函數不需要有特定產品項參與時,此等 項乃烴由使相對應熔絲燒斷之方式而予失效間斷。依此方 式,其罨力消耗乃經常的及依選擇的使電流源與產品項切 斷之方式而使之減少。 如傳播延遲與電力消耗間之折衷協調係在糸統設計人員 控制下之微晶粒比先前技術狀況下者尤為细小時,設計人 員乃有另一種工具用Μ達到更接$於速度與能量間之最佳 逋平衡。 益明曰的 因此本發明之目的乃為提供=種電子裝置,比先前技術 有更多之自由,在速率與轚力消^標準方面,建立此裝置 之最佳逋調整。 發明«诚 經濟部屮央榡準/i.JKX工消设合作杜印¾ 為逹成此一目的,本發明提供一種具有第一種第二電源 節點Μ分別接受第一和第二霣源霣颳之電子裝置。此裝置 包括有霉路連接於第一與第二電源節點之間,此裝置更包 括有與此罨路相連接之使用人可程式控制裝置,用Μ在施 加於控制裝置上之程式信號控制下依增量方式變更其霉力 消耗。 - 電力消耗之増量變化乃使使用人能予修改本發明裝置之 Φ力消耗與性能特性曲線,比先前技術中所能者更為精確 8]· 6. 10,〇〇〇張(Η) 本紙5fc尺度边用中Η國家標準(CNS)TM規格(210X297公;«:) Λ 6 It 6 五、發明説明(3) 。而且製造廠商能使此產品檷準化,使之在製成之後留待 使用人去為裝置纗訂程式。 通常此轚路,除速度臨界部份外,尚有在速度及冗餘部 份較少臨界性部份。每一類別之電力消耗作個別程式,乃 使其能於速度/電力消耗之相互關係最佳建化。 PLA,例如•規埸可程式閘行列(FDGA)或現埸可程式理 輯完序器(FPLS),典型的包括有許多的理輯閘。尤其在此 一技術方面,烴由依照速度方面臨界性程度而使閘區分姐 群·並依每一姐電力消耗情形予Μ個別程式之方式,乃使 本發明之層次结構等致相當可観g轚力消耗減少,而在速 度方面則無何寘質損失。 注意轚力消耗之修改,可能以罨路部份之區分比臨界速 度,非臨界速度及冗餘電路等#份之區分更為精密為基礎 。並注意本發明並不限於PL AS。& 附圃簡銳明 玆Μ«例,參照附圖說明本發明於下,其中: 圖1所示為本發明裝置之第一項實例•顕示有線”或”或
Tk 先 wi 讀 背 之 意 事 項 •ff % 本 η 裝 線 線 有 極 集 式 經濟部屮央標準XJA工消作合作社印5i 項 二 第 之 ®置 (W裝; 埋發邏 之本之 型為型 類示類 及所及 2 圖 線 有 輯 理 極 吸 或 " 線 有 示 顯 f 例 賞 ; 例 例 》 賁 單 之 簡 礎 之 基 源 為 流0m 理 式 換 程 轉.可 流' 之 « 用 M使 置 所 裝 中 S S 發 發 本 本 為 為 示 示 所 所 3 4 圈 圖 及 81. 6. 10,000¾ (Η) 本紙5k尺度边用中8困家榀準(CNS)>M規格(210X297公;it) 299529 Λ 6 ___[ϊ_6_ 五、發明説明(4 ) 柱iffl銳明 右迪《麟第一 g例 圓1所示為根據本發明之PLA中罨路第一實例。此 PLA 使用所謂之有線理輯。上拉裝置10及可程式電力下拉裝置 20係串聪S置於高壓電源節點VH與低壓罨源節點之間。 上拉裝置10包括有許多開闢Sl-Sn·分別由输入信號 L卜Ln控制,下拉裝置20包括有電流源Il-Im 。當下拉裝 置20為有源時,亦即由输出節點30吸取電流至電湄節點 Vu時,輸出節點30提供输出罨壓 f (Ll,...,Ln)*係為输 入信號U-Ln之函數。 输出電壓 f之特性亦視使用開WS卜Sn之類型而定,例 如開闢S卜Sn可能各包括有各別雙極npn電晶體或N頻 道FET之主電流通路。電晶體1控制電極於是接受输入 信號U-Ln 。因此,乃產生轤出、壓f (L1.....Ln),表 示輪入信號L卜Ln之理輯”或”函數(有線"或”)。或者,開 闞S卜Sn可各包括有各別雙極pnp電晶體或P頻道FET之 主霣流通路,於是输出信號係為输入信號Ll-Ln之理輯” 反及”函數(有線反及;開放集極/関放吸槿理輯)。 經濟部屮央標準杓Π工消费合作社印51 為期U-Ln狀況而提供输出信號f視_入信號,電力減 少裝置20須為有源,亦即霣力減少裝置20係由输出節點 30抽取®流。當输入信號L卜Ln須使節點30朝高® VH變動 時,其增加裝置10必須抵消減少.裝置20。在此狀況下*由 於經由《加裝置10和滅少裝置20之®流經路使節點VH與節 點VL·相連接而使電路消耗罨力。在此狀況下,其霣力消耗 一 6 - 81. 6. 10,000張(Η) 先 閲 in 背 而 之 注 意 市 項 硯 %, 本 線 本紙張尺度逍用中a租家榫毕(0Ν5)Ή規格(210X297公«:) ΙΪ 6 五、發明説明(s) 置大部份須視經由減少装置所歧取之電流而定。 當此罨流大時,其電力消耗乃高。但是,當闋闞S卜Sn 斷開時,減少裝置使節點放罨之時間乃低。亦即是說,經 由所示電路所表示之傳播延遲*對於節點30由高壓低壓之 過渡時間乃短。或者,減少裝20之低電流吸取能力乃使電 力消耗減少,但是係K傳播延遲之增加為代價。 本發明中,電力減小裝置20係經由程式信號P卜Pb而程 式之。亦即是說•由输出節點所吸取之罨流量,係經由選 定逋當電流源Il-Im為有源而建立,或為每次一儷或為逋 當之姐合,依此方式,使用人乃ψ逐步準確調整霣路之電 力消耗,端視其認為此電路理作與裝置其他部份相配合之 時間臨限程度如何而定。 注意,可予個別接通或個別斷之許多N種不同電流源 乃可生2^個不同之電流值。這與=電流源之數位控制很能配 合。或者,可使用經由施加於來源控制输入之程式信號而 予漸次控制之單一電流源(未顯示)。 經濟部屮央榀半XJCX工消仰合作社印¾ 並予注意施加於滅少裝置之信號Ρ1-Ρ»表示所示電路之 暫時電力消耗•但為所示電路為有源時•則不致影響所實 施之埋輯功能。祗須將可有轚源予Μ翮斷,即可在功能上 將霣路由裝置中消除掉。 在PLA ,構成可程式理輯閘之功能部份之霣流源可經由 霉力控制裝置予以個別控制。或·者可將可程式理輯閜依區 段纒姐|則毎一倨別區段之電流源乃可均勻一致的予Μ控 制0 81. 6. 10,000¾ (H) 本紙尺度逍用中國s家棕準(CNS)«IM規格(210x297公;《:) Λ 6 Π 6 經?^部屮央榀準而A工消"合作社印^ 五、發明説明(6 ) 鼋力控制裝置本身琦包括有苟稈式理輯閛,增加之PL A 或PL A之保留部份用Μ儲存資訊Μ控制電力消耗。另外· 此罨力控制裝置可包括有記憶器*諸如EEP ROM。其霉力消 耗須由使用人經由可程式電力控制裝置予Μ控制之電路, 可以快速技術,諸如雙極技術(ECL,佈線理輯)付諸實施 。於是罨力控制可依低電力技術,例如,利用互補傳導率 型之FET,實施之。可使用BiCMOS技術Κ實施本發明之裝 置。 佈埴典饈第二苜俐 圈2所示為圔1電路之補充。牲互補轚路包括有高壓電 源節黏V„與低壓電源節點Vu間之可程式霣力增加裝置和減 小裝置60之串聪®置,此減少裝置60包括有許多由输入信 號L卜Ln所分別控制之開闞S卜。增加裝置50包括有W源 II-I»。當增加装置50為有源時P亦即有電流由節點70供 應至输出節點70時,節點70乃提供轤出電® (L1.....Ln) ,此電壓係為输入信號 L卜Ln之函數。 為開MS卜Sn各包括有各別npn雙極電晶《或N頻道 FET時,输出電壓g乃成為理輯N0R函數。npn雙極電晶《 可為蕭特基箝位電晶《,因此増加轉換速度。 闞於電力與消耗之調整之圖1中電力減小裝置相類似之 說明亦適用於®力壜加裝置50,經由有源霣流源Il-In之 逋當姐合,其笛力消耗,由於與裝置其他部份(未顯示)相 配合與所需要速度狀況下予Μ修正。 置i轉換湃輯 (請先則讀背而之注意事項#塡一本頁) 裝· 線· ~ 8 - 本紙張尺度边用中a Η家榀iMCNS)TM規格(210X297公 經濟部屮央榀準XJEX工消赀合作社印31 Λ 6 _ η 6_ 五、發明説明(7 ) 圃3所示為本發明_置中射極辨合理輯(ECL)電路之電 晶體圖解。此轚路埋作係Μ轚流轉換理輯為基礎。同樣逋 用於與來灌相連接之埋輯(SCL)及電流横式理輯(CML)。注 意此等罨路之電力消耗狀態穩定。 基本上,此鼋路包括有使罨流響應於输入信號L卜Ln於 電流路徑110和120間轉換之電流轉換部份100°可程式轚 流源130係與電流轉部份100串聯E置於窜源節點V„與之 間Μ驅動轉換部份100。 電流路徑110包括有雙極電晶體Sl-Sn集極射極路徑並聯 裝置,此等電晶體係經由输入信號U-Ln予K控制。電流 路徑120代表基準路徑,且包括有經由基準信號VREF•偏壓 之基準電晶體140。由於一項事實,即在電路邇作期間, 霉晶體皆脫離其飽和範圍,此^構利用npn霣晶99,提供 最快速可用理輯。在所示結構中%输出信號h (L1.....Ln)係為蝓入信號U-Ln之理輯”反或”函數。 可程式電流源130係與圓1之可程式霣力減小裝置20及 圔2之可程式電力增加裝置50相若。一如在圃1和2之佈 線係調係 述P1此 所號在 中信合 例式姐 實程此 輯由。 缠經整 合 迪 為 流 霣 之 應 供 所 ο 3 源 流 « 式 程 可 由 經 源 流 I 合 配 相 予下 而況 定狀 選耗 之消 合力 姐霣 Im及 [1-度 t速U 有 路 16 定 特 IL 3 置1 裝源 加流 増霣 力式 霣程 式可 程3 可Β 1 及 圖, 為60 示置 所裝 4小 圖滅 力 式 程 可 2Η 簡 之 例 施 實 之 等 9 本紙张尺度边用中S國家樣毕(CNS) Ή規怙(210x297公;it) 81. 6. 10,000張(Η) B 6 五、發明説明(8 ) 單實例。基本上,每一電流源I 1 _____I»皆分別包含有® 阻器R1____Rm。更有開闞C卜C·與每一電阻器IU-Rb相串聯 K置。斷開或閉合更進一步轉換(n-cB依預定方式控制經 由可程式轚力裝置20和60之®電流。 霣阻器ΙΠ-Rm宜具有相互不同電阻,俾倕可能具有許多 不同總電流值可供使用。 進一步之開期C卜Cm各包括有,例如,各別進步電阻器 之電流路徑,用以在其控制電極上接受各別之程式信號。 此等程式信號係由控制器(未顯示)所供應。控制器包括, 例如,R A Μ,R 0 Μ,E P R 0 Μ或_ E E P R 0 Μ ,或位移暫存器,用 Μ儲存程式信號Ρ卜Pm 。控制器位置於,例如,電子裝置 ,或裝置外之罨路上。在裝置邇作期間,控制信號可為固 定的。另外,在裝置埋轉過程f,此控制信號可為動態的 ,從而逋應電路之電力消耗,端^,例如PLA係為其功能 部份之裝置所實施之程式中之副程式而定。 在另一項實施例中,進一步開WCl-Cm,各包括有熔絲 或抗熔絲。程式钃訂係不可反逆方式設定所想定之進一步 式 方 之 態 狀 之 Μ 閭 經濟部屮央榀準XJE:工消1\··合作社印31 明份 發部 本換 在轉 ’流 意霣 注之 3 置 裝 小 減 之 中 圖 面 。方 之一 成造 完之 或 反 或 輯 埋 要 主 示 顯 要 須 不 如 諸 型 類 之 性 般. 一 較 種 一 為.…" 0可。 但向 ,反 能一 功或 及一 反及 或, 8】.6. 1〇,〇〇〇張(H) 本紙尺度边用中围81家榀毕(0昍)平4規怙(2〗0父297公放)

Claims (1)

  1. 第8 11 Ο 8 9 1 6號專利申請案 Α8 Β8 中立由g畜專利節圚修TP太(83年1 1月)G D8 丨修正 \4Μ -Λλ 彬年上/ a 申請專利範圍 經濟部中央標準局負工消费合作社印製 電 置耗電 有分制 有電以 括信 第流 括開 源 制消, 括流控 括別予 包式-應電 包二 電 控力路。包電號 包各下 路程 供二 路第 二 力電電整置二信 置有制 分由 源第 支與 第 電之作調装第式 裝括控 流經 流和 流關 與 .,至路操地源之程 源包號 電可 電一 電開 一 路加電供量流源在 流路信 一關 一第 二一 苐 電施正源增電流可 電分式 第開 第其 第第 受 之在修流而其電源 其別程 其此 其, 其其 接 間能式電驟-二流 ,各在 ,而 ,流 ,, 別 之,方一步置第電 置一地 置, 置電 置聯 分 點置量少三裝與一 装每立 裝關 裝二 裝串 以IP装增至少之路第 之,獨 之開 之第 之相 用 源制以括至項分其 項路可 項之 項應 項源 : 電控下包之 1 流度 1 分源 2 聯 4 供4流 含點 二力制置號第電限 第流流 第串 第源。第電 包節 第電控装信圍一低 圍電電 圍相 圍流值圍二 , 源 與之之制式範第至 範之別 範源 範電之範第 置電 一式號控程利之,.:·利置各 利流。利二同利與 装二 第程信力著專源置正專配每 專電制專第不專關 子第 於可式電藉請流装修請聯而 請一控請而互請開 |电與 合者程中可申電聯以申並,。申-#M申流相申二 種一;耦用一其源據一並予據干源正據與予據電有據第 一 第壓 一使之,流根第路下根若流修根有號根一具根有 L2--3·4-5·3· (_請先閲讀背面之注意事項再填☆本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 申請專利範圍 關可涇由程式 根據申請專利 元件之一:一 8. 9. 10. LL 12 徑,一 根據申 電流源 力控制 根據申 電源之 電力控 根據申 理輯装 輯閘所 根據申 步編組 致地予 根據申 至少f 用以接 請專利 之佈線 装置依 請專利 電流轉 制装置 請專利 置|其 包括電 請專利 為若干 Μ控制 請專利 另外之 信號予 範圍第 熔絲; 受程式 範圍第 邏輯電 增量及 範圍第 換邏輯 依增量 範圍第 電路包 流源皆 範圍第 邏輯區 A8 B8 C8 D8 以單濁控制 4項之装置 一抗溶絲; 信號之 1項之 路,其 單獨方 1項之 電路, a單獨 1項之 括有若 可經由 10項之 域,其 電晶體 装置, 每一電 式予以 装置, 其每一 方式予 装置, 干可程 電力控 装置, 每一區 其開關 為電阻 之控制 其電路 流源f糸 控制。 其電路 電流源 Μ控制 其實拖 式之邏 制裝置 其可程 域之電 包括有 器之主 電極。 包括具 經由可 包括具 係娌由 〇 成為一 下列諸 電流路 有若干 程式電 有若干 可程式 可程式 其每邏 輯閘, 予Μ控制。 式遴輯閘進 流源可均勻 範圍第1Q項之装置,其電力控制装置包括 使用者可程式邏輯閘。 請 先 閲 讀 背 Λ 之 注 意 事. 項 再 填 寫· 本 頁 訂 經濟部中央標準局貝工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐)
TW081108916A 1991-11-27 1992-11-07 TW299529B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79950091A 1991-11-27 1991-11-27

Publications (1)

Publication Number Publication Date
TW299529B true TW299529B (zh) 1997-03-01

Family

ID=25176064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW081108916A TW299529B (zh) 1991-11-27 1992-11-07

Country Status (6)

Country Link
US (1) US5757206A (zh)
EP (1) EP0544362B1 (zh)
JP (1) JPH05250052A (zh)
KR (1) KR100270943B1 (zh)
DE (1) DE69214776T2 (zh)
TW (1) TW299529B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2731570B1 (fr) * 1995-03-07 1997-05-23 Sgs Thomson Microelectronics Circuit logique a etage differentiel
JP3699764B2 (ja) * 1996-01-31 2005-09-28 株式会社東芝 ドライバ回路装置及びインターフェース
FR2755804B1 (fr) * 1996-11-08 1999-01-29 Sgs Thomson Microelectronics Mise en veille d'un regulateur lineaire
US6314549B1 (en) * 1998-01-09 2001-11-06 Jeng-Jye Shau Power saving methods for programmable logic arrays
JP2002015569A (ja) * 2000-06-27 2002-01-18 Mitsubishi Electric Corp 半導体装置
DE10120789B4 (de) * 2001-04-27 2004-01-15 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Reaktivierung eines Schaltkreises aus dem Standby-Zustand
DE102004019336A1 (de) * 2004-04-21 2005-11-10 BSH Bosch und Siemens Hausgeräte GmbH Verfahren und Schaltungsanordnung zur Vermeidung oder zumindest zur Reduzierung von Störsignalen beim Abschalten einer Spannungsabgabeschaltung, insbesondere eines Hausgerätes
FR2940474B1 (fr) 2008-12-22 2011-03-18 Inst Nat Rech Inf Automat Dispositif de commande numerique pour un tableau de transistors pmos en parallele

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52137229A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Programmable logic array
JPS52137228A (en) * 1976-05-12 1977-11-16 Hitachi Ltd Programmable logic array
JPS58105489A (ja) * 1981-12-16 1983-06-23 Toshiba Corp ダイナミツクrom
US4506137A (en) * 1983-02-18 1985-03-19 Meister Jack B Temperature responsive control circuit for electric window de-fogger/deicer heater
US4645953A (en) * 1984-07-03 1987-02-24 Monolithic Memories, Inc. Current source which saves power in programmable logic array circuitry
US4763020B1 (en) * 1985-09-06 1997-07-08 Ricoh Kk Programmable logic device having plural programmable function cells
US4801820A (en) * 1986-05-02 1989-01-31 Motorola, Inc. LSI array having power down capability
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JPS635617A (ja) * 1986-06-25 1988-01-11 Hitachi Ltd 半導体回路
JPH01147915A (ja) * 1987-12-04 1989-06-09 Hitachi Ltd 半導体回路
JP2547436B2 (ja) * 1988-04-11 1996-10-23 富士通株式会社 Pla制御方式
US4959564A (en) * 1989-01-06 1990-09-25 Sgs-Thomson Microelectronics, Inc. Sense amplifier power down circuitry for programmable logic device
JPH02301219A (ja) * 1989-05-15 1990-12-13 Nec Corp 出力バッファ回路
US4999516A (en) * 1989-07-17 1991-03-12 At&E Corporation Combined bias supply power shut-off circuit
US5045717A (en) * 1989-07-17 1991-09-03 At&E Corporation Combined bias supply and power shut-off circuit with selective biasing
US5128558A (en) * 1989-10-18 1992-07-07 Texas Instruments Incorporated High speed, low power consumption voltage switching circuit for logic arrays
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
JPH04146650A (ja) * 1990-10-08 1992-05-20 Mitsubishi Electric Corp 半導体集積回路装置
US5099148A (en) * 1990-10-22 1992-03-24 Sgs-Thomson Microelectronics, Inc. Integrated circuit having multiple data outputs sharing a resistor network
US5122691A (en) * 1990-11-21 1992-06-16 Balu Balakrishnan Integrated backplane interconnection architecture
JPH1147915A (ja) * 1997-08-01 1999-02-23 Sintokogio Ltd 抜枠鋳型の解砕装置

Also Published As

Publication number Publication date
JPH05250052A (ja) 1993-09-28
DE69214776T2 (de) 1997-04-24
US5757206A (en) 1998-05-26
DE69214776D1 (de) 1996-11-28
EP0544362B1 (en) 1996-10-23
KR100270943B1 (ko) 2000-11-01
KR930010664A (ko) 1993-06-23
EP0544362A3 (en) 1993-08-25
EP0544362A2 (en) 1993-06-02

Similar Documents

Publication Publication Date Title
US5457407A (en) Binary weighted reference circuit for a variable impedance output buffer
TW299529B (zh)
JPH0428175B2 (zh)
EP0632594A2 (en) Latch controlled output driver
TW453031B (en) Active undershoot hardened fet switch
JP3590269B2 (ja) ヒュージング装置
TW297188B (zh)
CN101097454B (zh) 电压调节器
JP3081754B2 (ja) プログラマブル半導体集積回路
US4607175A (en) Non-inverting high speed low level gate to Schottky transistor-transistor logic translator
US5287016A (en) High-speed bipolar-field effect transistor (BI-FET) circuit
JP2637294B2 (ja) センスアンプ回路
JP2754906B2 (ja) 半導体集積回路
US5003203A (en) Adaptive reference voltage generation circuit for PLA sense amplifiers
TWI264813B (en) Function selection system
JPH09191578A (ja) 集積回路出力バッファ
US5841704A (en) Static RAM
JPH01284114A (ja) バイポーラcmosレベル変換回路
JPH11330949A (ja) 半導体装置
JP2561479B2 (ja) 半導体回路
EP0912978B1 (en) Programmable logic device having a sense amplifier with varying capabilities
JP2663732B2 (ja) 論理判定回路
JP3847787B2 (ja) 電流ワンショット回路
JPH03198295A (ja) 半導体メモリ装置
JPH086656A (ja) 基準電圧回路の誤動作防止回路