TW297187B - - Google Patents

Download PDF

Info

Publication number
TW297187B
TW297187B TW084112889A TW84112889A TW297187B TW 297187 B TW297187 B TW 297187B TW 084112889 A TW084112889 A TW 084112889A TW 84112889 A TW84112889 A TW 84112889A TW 297187 B TW297187 B TW 297187B
Authority
TW
Taiwan
Prior art keywords
signal
output
pulse
node
input
Prior art date
Application number
TW084112889A
Other languages
English (en)
Original Assignee
At & T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & T Corp filed Critical At & T Corp
Application granted granted Critical
Publication of TW297187B publication Critical patent/TW297187B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008Arrangements for reducing power consumption
    • H03K19/0019Arrangements for reducing power consumption by energy recovery or adiabatic operation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

經濟部中央標準局員工消费合作社印製 A7 B7 五、發明説明(1 ) 相關應用之前後參照: 1 993年5月28日入楢之A.G. Dickinson之標題爲絕熱 動態邏輯之申請序號第08/068926號。 1 993年5月28日入楢之J.S. Denker之標題爲絕熱動 態之非反相式電路之申請序號第08/069944號。 1 993年5月28日入檔之J.S. Denker之檩題爲絕熱動 態之預充電式升壓電路之申請序號第08/069944號。 1993 年 12 月 30 日入槽之 S.C. Avery、A.G. Dickinson、 T.J. Gabara 與 A.H. Kramer 之標題爲具有多输出能 力之擬靜態電阻式耗散所用之二極耦合式互補型金屬氧化 物半導體(CMOS )之邏輯設計之申請序號第 08/175709號。 技術頜域: 本發明與邏輯電路有關。較明確言之,本發明涉及具 有低能置消耗與簡化拓撲之邏輯電路。 背景: 諸如靜態與動態互補型金屬氧化物半導體之邏輯等標 準邏輯電路中,藉著使節點充電至第一電位且使節點放電 至第二電位之開關之助以完全不可逆之耗散方式來將節點 充電及放電。已提議者爲將此種節點附著於迴轉率受限制 之脈衝,此脈衝在理論上以逐漸、絕熱、與可逆之方式將 節點充電及放電。使用此技術之邏輯電路迄今仍太過複雜 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) —訂 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(2 ) 且使用太多之電晶體以致於在正常之操作速率下因過多之 電晶體被用來完成簡單之邏輯操作的事實而會損失各電晶 體之任何能置節約。此外,有些習知之設計已無可能完全 避免非絕熱之轉移。整個電路之總能量消耗因此不會遠小 於非絕熱式邏輯中所使用者。 概述: 上述前後參照之專利應用揭示且主張具有低能量消耗 及降低複雜性之絕熱動態邏輯電路。本申請者已發展出另 外之嶄新邏輯電路,此電路具有動態邏輯電路之某些特性 以及靜態邏輯電路之某些特性。與前後參照之應用中所揭 示並主張之動態邏輯電路相比,本邏輯電路已降低能量耗 散並減少複雜性。本發明之特定舉例中,邏輯電路如同動 態電路般作脈衝,但此電路之邏輯輸出爲靜態且除非電路 之輸入改變否則該靜態輸出不會改變。諸如反向功能、反 及(NAND)功能、反或(NOR)功能、和合成功能 等種種邏輯功能皆可依照本發明之特定舉例而作補充。本 申請者亦證明移位暫存器與儲存元件如何可依照本發明之 理論而被補充。 依照本發明之一例,一電子電路含有輸入節點與輸出 節點。輸入節點所載入之訊號以絕熱形式在兩電位之間變 化而無耗散能量之大量損失。輸出節點所載出之相應輸出 訊號則以類似之絕熱形式在兩電位之間變化。輸入與輸出 節點所承載之訊號性質使其至少可於兩種可能之邏輯狀態 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-5 - I i —II - — - --j I-1- - ml ml 11 -1 -- ----- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印裝 A7 ΒΊ_五、發明説明(3 ) 或位準中有效。.依照本發明之此例的電子電路亦具有脈衝 節點,此節點可連接能量來源,此能量來源所產生之至少 —脈衝訊號以絕熱之形式在兩锾位之間變化。此電子電路 亦內含一種機構,此機構以可選擇之方式容許脈衝節點與 輸出節點間之電流流動以便在回應於輸入訊號之狀態下所 作之脈衝訊號的預定部分期間選擇性地將輸出節點充電。 此機構亦以可選擇之方式防止輸出節點與脈衝節點間之電 流流動以便以在回應於輸入訊號之狀態下選擇性地防止输 出節點之放電。輸入節點可被防止在脈衝週期之某些時間 中於電位之間作轉移以便强化電子電路之絕熱性質。基於 上述之概念,便發展出完整之邏輯族。 與習知之邏輯電路相比,所達成之能量消耗之減少可 多至一個級次之大小或更多。依照本發明之利用邏輯電路 所作之絕熱計算被預期能對自電池能量產品至高性能系統 等能量耗散爲重要之考量的廣泛應用上造成極大之衝擊。 附圖之簡要說明: 附圖1爲依照本發明之絕熱反向器之一例的示意圖。 附圖2爲顯示與附圖1之反向器相連之輸入、輸出、 及脈衝電壓等的時間圇。 附圖3爲依照本發明之絕熱反及(NAND)閘的示意圖。 附圖4爲依照本發明之絕熱反或(NOR)閘的示意圚。 附圇5爲依照本發明之絕熱反及(NAND) /反或(NOR) 閘的示意圇。 (請先閱讀背面之注意事項再填寫本頁) 士衣· -s 本紙張尺度適用中國國家橾準(CNS ) Λ4規格(2丨0X297公釐) 經濟部中央標準局員工消费合作社印製 A7 B7五、發明説明(4 ) 附圖6爲依照本發明之多級絕熱邏輯電路的示意圖。 附圖7爲顯示附圖6中所示之多級邏輯電路所用之終 脈衝電壓的時間圖。 附圖8爲依照本發明之儲存元件的示意圖。 附圖9爲依照本發明之非反向器的示意圖。 詳細說明: 附圖1顯示依照本發明之邏輯閘的一例。附圖1中所 示之閘爲反向器且包含成兩可控制式開關之形式的邏輯元 件,其附圖1所顯示者爲一般使用於習用之互補型金靥氧 化物半導體(CMOS)電路中之η通道場效應電晶體(π-channel FET) 1 0及ρ通道場效應電晶體1 1。.附圖1 之反向器具有輸入節點1 2、輸出節點1 3、及脈衝節點 1 4。場效應電晶體1 0和1 1之閘或控制端子連接於輸 入節點1 2。附圖1之電路中之脈衝節點1 4連接至脈衝 訊號產生器1 5 ,此產生器產生脈衝訊號,此脈衝訊號之 波形以附圖2中之上波形表示。輸入節點連接至產生輸入 訊號之訊號源,該輸入訊號可具有代表兩種可能輸入邏輯 位準之兩電位之其中之一。输入邏輯位準間之轉移可意味 兩預定電位位準間之轉移。如附圖2中所示,輸入訊號可 在兩邏輯位準間以絕熱方式作轉移,即以降低之電壓改變 率之方式,此方式使附圚1中之電路的能量耗散減至至最 少。 明確言之,當造成轉移之儀器中耗散之能量大體上小 (請先閱讀背面之注意事項再填寫本頁) —訂 本紙張尺度適用中國國家標隼(CNS ) A4規格(210 X 297公釐) ^07^87 ΑΊ Β7 五、發明説明(5 ) 於兩狀態間之能量差時,本發明中之訊號或節點便在一種 狀態至另一種狀態間作絕熱之轉移。例如,若一邏輯位準 與另一邏輯位準間之能量差爲0 . 5CV2,其中C爲與節點相 關聯之有效電容而V爲節點自一邏.輯位準轉移至另一邏輯 位準之結果所造成之電壓或,電位變化,則若與作出轉移有 關之能量耗散大體上爲諸如〇_ 25 CV至低到0 . 05 CV2等少於 0.5CV2的話,自一邏輯位準至另一邏輯位準所作之轉移便 爲絕熱式。 各場效應電晶體10與11之一輸出端子連接至脈衝 節點1 4 ,此節點連接至上述之脈衝訊號源1 _5。如附圖 2中所示,來自訊號源1 5之脈衝訊號在兩狀態或電位位 準之間變化。如同輸入訊號之變動地,脈衝訊號之變動以 降低變化率之絕熱方式發生以便將附圖1之電路中所耗散 之能量減至最少。 經濟部中央標準局員工消費合作社印裝 H. I- - —I— II - - —ii - - —^^- I— I— I 1 - - I i— - I— (請先閲讀背面之注意事項再填寫本頁) 輸出節點13載出之输出訊號具有兩種可能輸出邏輯 位準之其中之一。如同輸入訊號與脈衝訊號地,邏輯位準 間之輸出訊號的轉移意味著兩預定電位間之轉移。輸出邏 輯位準間之轉移以非耗散之絕熱形式發生,此絕熱形式類 似於與輸入訊號及脈衝訊號有關所發生之形式。二極體 1 6如附圖1中所示地連接於場效應電晶體1 〇之另一輸 出端子與輸出節點13之間。另一二極體17則連接於電 晶體1 1之另一輸出端子與輸出節點1 3之間。雖然附圖 1中所示之可控制式開關1 〇和1 1爲場效應電晶體,但 諸如雙極電晶體等任何可控制式開關皆可用在相應之電路 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐)~ Q ' 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(6 ) 配置中以達成依照本發明之反向器的功能。 附圖2爲圖示附圊1之邏輯閘之操作的時間圖。當出 現在邏輯閛之輸入端子處之訊號處於高位準時,其大體上 可爲預定大小之不變之電壓位準或電位,則出現在邏輯閘 之輸出端子處之訊號便處於低位準,其大體上可爲預定大 小之另一不變之電壓位準或電位。反之,當邏輯閘之輸入 端子處出現之訊號爲低位準,則輸出端子處出現之訊號便 爲高位準。如附圖2中所示,當輸入訊號如參考數字1 8 處所示地自低位準變換至高位準時,則輸出訊號如參考數 字2 0處所示般隨著脈衝訊號之下次背向緣19向下到達 低位準。蕪論脈衝訊號位準是否進一步變動,只要輸入訊 號高,則輸出訊號便維持於不變之(靜態)低位準。若輸 入訊號如參考數字2 1處所示般從高變至低,則輸出訊號 如參考數字2 3處所示地隨著脈衝向上直到脈衝之下次前 引緣2 2上之高位準。無論脈衝訊號位準是否進一步變動 ,只要輸入訊號持續地低,則輸出訊號便維持於不變之( 靜態)高位準。 附圖2圖示應用於附圖1之邏輯閘中之絕熱脈衝訊號 之性質。此脈衝訊號爲具有預定周期T之重覆式訊號。脈 衝訊號在附圚2中以A標示之時段期間內自低位準開始逐 漸增加至高位準。然後脈衝在附圖2中以B標示之某時段 內維持於高位準。此時段可爲任何預定之時間量,甚至可 爲零。接著脈衝訊號在附圖2中以C標示之時段期間內逐 漸回返低位準。脈衝訊號在附圖2中以D標示之預定時段 本紙張尺度適用中國國家棟準(CNS ) Λ4規格(210X 297公釐) ~ ' (請先閱讀背面之注意事項再填寫本頁) .4. 卜訂 經濟部中夬橾率局員工消費合作社印製 A7 B7五、發明説明(7 ) 期間內維持於低位準,自此之後便重覆前述之週期。雖然 此處顯示之脈衝訊號爲梯形,但其無疑地可依照諸如正弦 波形等類似形狀之波形。正弦波形之一優點爲其可輕易地 由習知之感容(LC )振盪器電路產生。 就分析其對諸如尤其是附圖2中所示之輸入邏輯訊號 與脈衝訊號等開關訊號之回應而言,可以簡單之串聯阻容 (RC)電路來近似諸如附圖1中所示者之邏輯電路。若 附圖1之《路中所施加之輸入訊號欲作一m壓位準至另一 電壓位準間之急遽變化的話,則緊接電壓變化之後將出現 一電壓尖峰通過阻容電路中之串聯電阻。此電壓尖峰因阻 容電路中串聯電容之充電或放電而會隨著時間逐漸減小。 因通過m阻之電壓之故,能量在電壓尖峰期間以無法取還 之方式耗散於電阻之中。若附圖1電路中之訊號的迴轉率 範圍可被限制成使得通過電容之電壓能緊跟著開關電壓之 變化的話,則可將經由電阻所耗散之能量減至最少。因此 ,附圖1電路中諸如輸入訊號和脈衝趴號等訊號之斜率被 降低成使得附圖1之電路以絕熱之形式操作。明確言之, 該斜率之變化足夠平緩使得與附圖1電路相關聯之電容大 體上能與變化中之電壓訊號一致地加以充電和放電。例如 ,自低態達至高態或反之亦然之脈衝或其他變化之訊號所 需之時間('坡行時間#)可大於前述阻容電路之時間常 數。本發明之一特定例中,坡行時間可至少爲時間常數之 十倍。此將意謂著在與變化之訊號有關之充電與放電路徑 中可發現有最小之電壓出現通過電阻。此亦將意謂著變化 ---------ί ------^訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 297公釐) 10 經濟部中央標準局員工消贤合作社印製 A7 B7 五、發明説明(8 ) 之訊號的操作所產生之充電與放電期間有最小之能量耗散 。如此將確保附圖1電路中之輸入及輸出節點上之狀態轉 移爲絕熱,即儀器中以無法取還之方式耗散之能置將大體 上小於兩狀態間之能置差。 欲將諸如附圖1中所示之反向器等邏輯電路之絕熱性 質盡置保留,則大體上應防止輸入訊號自一狀態陡然轉移 至另一狀態。亦應在附圖1之脈衝訊號的預定部分期間防 止其作任何狀態之改變。例如可將輸入訊號局限成僅在由 高至低之輸入轉移之案例(例如D時段)中脈衝訊號低時 且僅在由低至高之輸入轉移之案例(例如B時段)中脈衝 訊號高時方作出自一邏輯狀態或位準至另一邏輯狀態或位 準的轉移。最佳的是,依照本發明之電路中之訊號僅被容 許從一電位變換至另一電位使得在開關上有大量電壓通過 時開關不會關閉且在開關上有大量電流流過時開關不會開 啓。若遵循此規則的話,則在有些例子中便不需要大大地 限制某些訊號之變化率以保留該電路操作之絕熱性質。例 如,若通往諸如附圖1中之場效應電晶體1 〇和1 1等受 控制之開關的輸入訊號被局限成僅當沒有電壓通過這些受 控開關之輸出端子時方改變狀態的話,則沒有必要將欲獲 得之絕熱操作所需之這些輸入訊號的變化率加以大量之限 制0 附圖3圚示依照本發明之理論所建構之代表性反及閘 。此反及閘包含兩串聯之可控制式開關,此開關成η通道 場效應電晶體2 4及2 5之形式,此場效應電晶體與二極 (請先閱讀背面之注意事項再填寫本頁) 訂 本纸張尺度適用中國國家標準(CNS ) Α4规格(210Χ 297公釐) 11 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0 _X 297公釐) A7 ___B7__ _ 五、發明説明(9 ) 體2 6串聯,此二極體位於脈衝節點2 6與输出節點2 7 之間。附圚3之電路亦含有並聯之兩p通道場效應電晶體 2 7及2 8之組合。場效應電晶體2 7與2 8之並聯組合 與二極體2 9串聯,此二極體位於脈衝節點2 6與輸出節 點2 7之間。脈衝節點2 6如上所述地連接至訊號源1 5 。附圖3之電路在兩输入訊號A和B上實施反及操作,此 兩訊號如附圖3中所示地集中於與場效應電晶體2 4、 2 5、2 7、及2 8之控制端子相連接之各個輸入節點 3 0和3 1。此邏輯操作之結果出現於輸出端子2 7。藉 著設置額外之可控制式開關便可建構出能在超過A和B等 兩個以上之輸入訊號上實施反及操作的閛。伴隨於反及操 作中之各輸入集中至個別之輸入節點以及各可控制式開關 之相應控制端子。雖然附圖4之反及閘被顯示成含有場效 應電晶體,但仍可使用含η ρ η及ρ η p式雙極電晶體等 等在內之其他種類之可控制式開關。 附圖4顯示依照本發明之理論所建構之代表性反或閘 。附圖5之反或閘包含諸如一對η通道場效應電晶體3 3 及3 4等與二極體3 5串聯的一對並聯之可控制式開關。 開關與二極體之此組合連接於脈衝節點3 6與輸出節點 3 7之間。ρ通道場效應電晶體4 0、ρ通道場效應電晶 體4 1、及二極體4 2之串聯組合亦連接於脈衝節點3 6 與輸出節點3 7之間。類似附圖1及附圖3電路中之脈衝 訊號的脈衝訊號集中於附圖4中之脈衝節點3 6 °附圖4 -12 - I— I - HH ^^^1 n «^1— 1^1 i- ^-- - .1 - ml In I (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ___B7__ 五、發明説明(10) 之電路在節點3 7處產生輸出訊號,此訊號爲兩輸入訊號 A與B之邏輯反或,該兩輸入訊號集中至附圖4中反或閘 之各個輸入節點3 8和3 9。雖然附圖4之反或閘使用場 效應電晶體當作開關裝置,但利用含η ρ η及ρ η p式雙 極電晶體等等在內之其他種類之可控制式開關所作之反或 閘仍可被用來取代場效應電晶體3 3、3 4、4 0、及 4 1 〇 附圖5圖示依照本發明之絕熱邏輯電路,此電路在一 組輸入訊號A、Β、及C上實施複合之邏輯操作。附圖5 之電路包含與η通道場效應電晶體4 5並聯的兩串聯之η 通道場效應電晶體4 3和4 4。二極體4 6以串聯方式與 此三件場效應電晶體之組合相連。三件場效應電晶體4 3 、4 4、4 5及二極體4 6連接於脈衝節點4 7與輸出節 點4 8之間。此外,附圖5之電路含有與ρ通道場效應電 晶體5 1串聯的兩並聯之ρ通道場效應儷晶體4 9和5 0 。三件場效應電晶體4 9、5 0、及5 1在脈衝節點4 7 與輸出節點4 8之間與二極體5 2串聯。脈衝訊號集中於 脈衝節點4 7。脈衝訊號與集中於上述其他邏輯電路之脈 衝節點的脈衝訊號相類似。附圖5之電路在輸出節點4 8 處產生輸出訊號,此訊號爲施加於附圖5裝g中輸入節點 處之輸入訊號A、B、及C的A . B + C之邏輯作用。其 他之可控制式開關可被用來取代附圖5中所示之場效應電 晶雔。 附圖6顯示利用前述絕熱邏輯之建構方塊所作之邏輯 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐).^ - (請先閱讀背面之注意事項再填寫本頁) 士本· 訂 咖187 Α7 Β7 經濟部中央標準局員工消费合作社印製 五、發明説明(11) 電路之一例。附圖6之電路包含作用如同移位暫存器的四 個反向器級5 3、5 4、5 5、與5 6之串聯。級5 3詳 細地顯示於附圖6之中且爲與附圖1中所示之反向器相類 似的反向器。此反向器包含輸入節點5 7,此節點與η通 道場效應電晶體5 8及ρ通道場效應電晶體5 9之控制端 子相連接。二極體6 1將場效應電晶體5 8之输出端子連 接至反向器5 3之輸出節點6 0。場效應電晶體5 8之另 一輸出端子連接至脈衝節點6 2。脈衝節點6 2連接至能 量來源,此能量來源所產生之脈衝訊號Φ與附圖1電路中 之脈衝訊號類似。此脈衝訊號被描繪爲附圖7中所示之最 上方波形Φ。二極體6 3將場效應電晶體5 9之一輸出端 子連接至輸出節點6 0。場效應電晶體5 9之另一輸出端 子連接至脈衝節點6 2。 各反向器5 4、5 5、及5 6與反向器5 3完全相同 。反向器5 3之輸出節點6 0連接至反向器5 4之輸入節 點。反向器5 4之输出節點連接至反向器5 5之輸入節點 、反向器5 5之輸出節點連接至反向器5 6之輸入節點、 而反向器5 6之輸出節點則連接至附圚6中移位暫存器之 输出端6 4。 脈衝節點6 5連接至反向器5 4中場效應電晶體之輸 出端子並接收能量來源所產生之脈衝訊號Φ。脈衝訊號Φ 類似於附圖6中所示之反向器5 3的脈衝訊號Φ且在附圖 7中明確顯示爲以Φ標示之上方第二個波形。本發明之.此 例中的脈衝訊號Φ相關於脈衝訊號Φ地延遲了四分之三個 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明(12) 脈衝週期。附圖7中所示之脈衝訊號Φ集中於反向器5 5 之脈衝節點6 6 °此脈衝訊號Φ相關於脈衝訊號Φ地延遲 了四分之三個脈衝週期。(因此脈衝訊號Φ爲脈衝訊號Φ 之反相。)脈衝訊號Φ集中於反向器5 6之脈衝節點6 8 。脈衝訊號Φ之細部顯示爲附圖7中最底下之波形。脈衝 訊號Φ相關於脈衝訊號Φ地延遲了四分之三個脈衝週期。 雖然附圚7顯示之輸出端6 4與輸入節點5 7並未連接, 但應指出的是輸出端6 4可安全地連接至反向器5 3之輸 入節點5 7。 附圖8顯示依照本發明之儲存元件。此儲存元件包含 類似於附圖1中所示者的兩反向器。兩反向器皆通往脈衝 訊號產生器所產生之共同脈衝訊號,該脈衝钒號產生器與 附圚1中所示之脈衝訊號產生器15相類似。包含η通道 場效應電晶體Q 1、Ρ通道場效應電晶體Q 2、二極體 D1、及二極體D2等之反向器的输出節點連接至包含η 通道場效應電晶體Q 3、ρ通道場效應電晶體Q 4、二極 體D 3、及二極體D 4等之反向器的輸入節點。Q 3、 Q4、D3、D4反向器之輸出節點反饋回至Q1、Q2 、D 1 、D 2反向器之輸入節點。 有些例子之中,需要給定之邏輯位準,此邏輯位準在 其反相之邏輯位準有效且可用的同時亦有效而可用。此需 要可藉如附圖9中所示依照本發明之理論所作之非反向器 電路來達成。附圖9之非反向器包含兩串聯之反向器6 9 和7 0 ,每一反向器皆與附圖1及附圖2中所示之反向器 -15 - 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) -II. —^ϋ —^1. ί ί In I」1· - - t I I— (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明() 13 相同。兩反向器6 9和7 0連接至同一脈衝,此脈衝與附 圖1及附圖2中之脈衝訊號產生器1 5相同。反向器7 0 之輸出爲輸入反向器6 9者之非反相版本。 上述之本發明之所有舉例中,邏輯電路皆簡單且具有 大量減少之能量耗散。 m (n Kt a^—1 it ^nw m — I -- - n^i— 一 V -¾ i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 16

Claims (1)

  1. 經濟部中央標準局爲工消費合作社印製 六、申請專利範圍 1、一種邏輯電路,包含·· 輸入節點,用來接收輸入訊號,此訊號爲第一及第二 輸入邏輯位準間之變量; 輸出節點,用來產生輸出訊號,此訊號爲第一及第二 輸出邏輯位準間之變量; 脈衝節點,用來接收脈衝訊號,此訊號在第一及第二 電位之間以絕熱方式變化,此脈衝訊號界定出第一時段與 第二時段’其中第一時段期間內脈衝訊號以絕熱方式自第 —電位變換至第二電位而第二時段期間內脈衝訊號以絕熱 熱方式自第二電位變換至第一電位; 第一路徑,介於脈衝節點與輸出節點之間,此路徑容 許輸出訊號在輸入訊號處於第一輸入邏輯位準時以絕熱方 式跟隨著自第一電位變換至第二電位的脈衝訊號直到輸出 訊號達到第二輸出邏輯位準爲止,只要輸入訊號處於第一 輸入邏輯位準,則無論脈衝訊號是否作出任何進一步之變 動,輸出訊號仍維持於第二輸出邏輯位準;與 第二路徑,介於脈衝節點與輸出節點之間,此路徑容 許輸出訊號在輸入訊號處於第二輸入邏輯位準時以絕熱方 式跟隨著自第二電位變換至第一電位的脈衝訊號直到輸出 訊號達到第一輸出邏輯位準爲止,只要輸入訊號處於第二 輸入邏輯位準,則無論脈衝訊號是否作出任Μ進一步之變 變動,輸出訊號仍維持於第一輸出邏輯位準。 本紙張尺度適用中國國家標隼(CNS)Α4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -17 -
TW084112889A 1995-03-30 1995-12-04 TW297187B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/413,658 US5521538A (en) 1995-03-30 1995-03-30 Adiabatic logic

Publications (1)

Publication Number Publication Date
TW297187B true TW297187B (zh) 1997-02-01

Family

ID=23638109

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084112889A TW297187B (zh) 1995-03-30 1995-12-04

Country Status (9)

Country Link
US (1) US5521538A (zh)
EP (1) EP0735688A2 (zh)
JP (1) JPH08335873A (zh)
KR (1) KR960036332A (zh)
CA (1) CA2172096A1 (zh)
IL (1) IL117641A0 (zh)
MX (1) MX9601147A (zh)
SG (1) SG83641A1 (zh)
TW (1) TW297187B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431910B1 (en) 2015-03-31 2016-08-30 National Chiao Tung University Energy recycling system and recycling method thereof

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473526A (en) 1994-04-22 1995-12-05 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
USRE38918E1 (en) 1994-04-22 2005-12-13 University Of Southern California System and method for power-efficient charging and discharging of a capacitive load from a single source
US5670899A (en) * 1994-11-21 1997-09-23 Yamaha Corporation Logic circuit controlled by a plurality of clock signals
JPH08148982A (ja) * 1994-11-21 1996-06-07 Yamaha Corp 半導体集積回路
US5602497A (en) * 1995-12-20 1997-02-11 Thomas; Steven D. Precharged adiabatic pipelined logic
US5841299A (en) * 1997-02-06 1998-11-24 Intel Corporation Method and apparatus for implementing an adiabatic logic family
US5986476A (en) * 1997-08-08 1999-11-16 Intel Corporation Method and apparatus for implementing a dynamic adiabatic logic family
US6242951B1 (en) * 1997-09-05 2001-06-05 Shunji Nakata Adiabatic charging logic circuit
US6985142B1 (en) 1998-09-03 2006-01-10 University Of Southern California Power-efficient, pulsed driving of capacitive loads to controllable voltage levels
FR2796224B1 (fr) 1999-07-08 2001-09-07 Suisse Electronique Microtech Circuit logique adiabatique
US7005893B1 (en) * 1999-07-19 2006-02-28 University Of Southern California High-performance clock-powered logic
US6415181B1 (en) * 2000-02-25 2002-07-02 Medtronic, Inc. Implantable medical device incorporating adiabatic clock-powered logic
EP1303881A1 (en) * 2000-06-02 2003-04-23 Advanced Micro Devices, Inc. Silicon on insulator logic circuit utilizing diode switching elements
US6433389B1 (en) 2000-06-09 2002-08-13 Advanced Micro Devices, Inc. Silicon on insulator logic circuit utilizing diode switching elements
JP3632151B2 (ja) * 2000-06-06 2005-03-23 日本電信電話株式会社 断熱充電レジスタ回路
DE10101951A1 (de) * 2001-01-17 2002-08-01 Infineon Technologies Ag Transistor-Dioden-Anordnung
CN101087128B (zh) * 2006-06-07 2010-08-25 黑龙江大学 绝热锁存器和无绝热门的绝热cmos时序电路
JP5239501B2 (ja) * 2008-05-15 2013-07-17 セイコーエプソン株式会社 2相駆動cmos断熱的論理回路
KR101722558B1 (ko) * 2015-08-28 2017-04-04 서울과학기술대학교 산학협력단 단일 다이오드를 사용한 adcl 인버터

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3651340A (en) * 1970-06-22 1972-03-21 Hamilton Watch Co Current limiting complementary symmetry mos inverters
US4142251A (en) * 1977-11-21 1979-02-27 Hewlett-Packard Company Field programmable read-only-memory
US4985643A (en) * 1988-06-24 1991-01-15 National Semiconductor Corporation Speed enhancement technique for CMOS circuits
US5121003A (en) * 1990-10-10 1992-06-09 Hal Computer Systems, Inc. Zero overhead self-timed iterative logic
US5208490A (en) * 1991-04-12 1993-05-04 Hewlett-Packard Company Functionally complete family of self-timed dynamic logic circuits
WO1994002993A1 (en) * 1992-07-17 1994-02-03 Massachusetts Institute Of Technology Recovered energy logic circuits
US5378940A (en) * 1993-03-12 1995-01-03 Massachusetts Institute Of Technology Charge recovery logic including split level logic
US5422582A (en) * 1993-12-30 1995-06-06 At&T Corp. Diode coupled CMOS logic design for quasi-static resistive dissipation with multi-output capability
US5426382A (en) * 1994-05-03 1995-06-20 Motorola, Inc. Complementary logic recovered energy circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431910B1 (en) 2015-03-31 2016-08-30 National Chiao Tung University Energy recycling system and recycling method thereof

Also Published As

Publication number Publication date
IL117641A0 (en) 1996-07-23
KR960036332A (ko) 1996-10-28
EP0735688A2 (en) 1996-10-02
MX9601147A (es) 1997-02-28
SG83641A1 (en) 2001-10-16
CA2172096A1 (en) 1996-10-01
JPH08335873A (ja) 1996-12-17
US5521538A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
TW297187B (zh)
US4017741A (en) Dynamic shift register cell
US4185321A (en) Semiconductor memory with pulse controlled column load circuit
JPH0369095A (ja) 2導体のデータカラムを有する記憶論理アレイに使用する記憶セル
GB2102646A (en) Power-on reset circuit
US5473269A (en) Adiabatic dynamic logic
JPH0457129B2 (zh)
US5473270A (en) Adiabatic dynamic precharge boost circuitry
JP2000357943A (ja) ラッチ回路とレジスタ回路
JP2685203B2 (ja) 遅延回路
US5477164A (en) Adiabatic dynamic noninverting circuitry
JPH1074390A (ja) 半導体集積回路
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
JPH11514164A (ja) しきい値式によって表わすことができる論理エレメントを実現するための回路装置
Hu et al. Complementary pass-transistor adiabatic logic and sequential circuits using three-phase power supply
JPH07221631A (ja) Cmos回路
US6346841B2 (en) Pulse generator
KR100530929B1 (ko) 반도체 소자의 시모스 출력 버퍼 회로
US5546024A (en) Dynamic NOR decoder using current mode sensing techniques
JP3572700B2 (ja) Mos型スタティックフリップフロップ
KR930004271B1 (ko) 바이너리 카운터
JPS5846797B2 (ja) 半導体メモリ
JPH10335990A (ja) 入力回路
JPS62248196A (ja) レジスタ回路
Kumar et al. A novel approach for power reduction in asynchronous circuits by using AFPT