TW214608B - - Google Patents
Download PDFInfo
- Publication number
- TW214608B TW214608B TW081103184A TW81103184A TW214608B TW 214608 B TW214608 B TW 214608B TW 081103184 A TW081103184 A TW 081103184A TW 81103184 A TW81103184 A TW 81103184A TW 214608 B TW214608 B TW 214608B
- Authority
- TW
- Taiwan
- Prior art keywords
- difference
- detection
- circuit
- oversized
- item
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 50
- 239000013078 crystal Substances 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 34
- 238000007689 inspection Methods 0.000 claims description 27
- 238000012545 processing Methods 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 15
- 238000012360 testing method Methods 0.000 claims description 13
- 238000005259 measurement Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000000047 product Substances 0.000 claims description 8
- 240000002853 Nelumbo nucifera Species 0.000 claims description 5
- 235000006508 Nelumbo nucifera Nutrition 0.000 claims description 5
- 235000006510 Nelumbo pentapetala Nutrition 0.000 claims description 5
- 239000013589 supplement Substances 0.000 claims description 4
- 244000227633 Ocotea pretiosa Species 0.000 claims description 3
- 235000004263 Ocotea pretiosa Nutrition 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000002079 cooperative effect Effects 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 241000233805 Phoenix Species 0.000 claims 2
- 238000000691 measurement method Methods 0.000 claims 2
- 238000006748 scratching Methods 0.000 claims 2
- 230000002393 scratching effect Effects 0.000 claims 2
- 235000015170 shellfish Nutrition 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 241001331845 Equus asinus x caballus Species 0.000 claims 1
- 241000272168 Laridae Species 0.000 claims 1
- 206010033799 Paralysis Diseases 0.000 claims 1
- 206010034912 Phobia Diseases 0.000 claims 1
- 235000014676 Phragmites communis Nutrition 0.000 claims 1
- 241000270295 Serpentes Species 0.000 claims 1
- 208000004350 Strabismus Diseases 0.000 claims 1
- 238000009825 accumulation Methods 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 208000019899 phobic disease Diseases 0.000 claims 1
- 238000005303 weighing Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000008685 targeting Effects 0.000 description 2
- 241000272470 Circus Species 0.000 description 1
- 230000000735 allogeneic effect Effects 0.000 description 1
- 230000001447 compensatory effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 235000003642 hunger Nutrition 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
21460^ Λ 6 Π 6 五、發明説明(/ ) 經濟部屮央栉準而Α工消"合作社印製 偽 元檢償 如影 檢話 序法步 ,寸 影導稱整 地路異補 例會 上電 程無阻中尺 於將標 -別電差流 ,異 片少 使即光驟之 式況於此 持 體上電 寸差 晶減 以術於步域 方情大因 較積 Η 或 尺等 之此 計技生刻區 同理常。 且測晶 \ 件此 異藉 設刻發蝕刻 相處通應 , 檢一及 元而 差且 行光會及蝕 敗弱度效 造以於壓 成- 程劃 進之異驟或 偽 ,長般 製用關電 造異 製計 來統差步入 而即極 一 之其係施 會差 類償 件傳序入植 機亦閘之 路法明實 異之 此補 元用程植, 隨 。而反 電方發為 差度 為施 配採 ,,積 非生值相 體及本如 序長 題實 匹 ,如 } 沈‘ 並發稱有 積路 ,例 程極 問者 用而例影種 異中標·恰 於II地異 之閘 定計。利然。顯各 差驟於卻 關測別差 中體 特設應傜。異及之 寸步小況 偽 檢待程 造晶 之路效路化差間路 尺序常情 般 異更製 製電 .,用電之電小序時電 類程通理 1 差。測 。路或能適體異體最程光體 此之度處 明上異檢為電度性明積差積應之曝積 ,件寬強 發片差其而髏寬之發使之數效著括成 外元器而 本晶之術的積器路本便上多性顯包形 。此數阻然 於 中技目 阻電 以能 化免丨致異 多電, 關件測之 電饗 測性 變避驟導差W致值 要 重 形 更 能 性 路 電 體 積 對 : 者 鎏他 影其 受較 會異 能差 性理 路處 電些 體某 積 體 边 ΚΑ 張 紙 I本 /V 毕 標 家 一難 81. 4. 10,000¾ (II) (請先閲請背而之·注意卞項#填寫木頁) ^ Λ ίί _HG_ 五、發明説明(/ )- 例如,雙極處理情形中對性能之最顯著衝擊可歸因於電 阻器寬度之差異,而在MOSEET處理情形中者則可歸因於 閘極長度之差異。 持別地,雙極延遲及功率為電阻值之函數而該等霣 阻值為電阻器寬度之函數。類似地,MOSEET延遲,端緣 速率,及功率為閘棰長度之函數。採用傅統光刻製程時 ,對具有3撖米之標稱電阻器寬度或0.8徹米之標稱閘 極長度之典型元件尺寸而言,電咀器寬度及閘極長度基 於範圍為0.4-G.5撤米之電阻器寛度差異及範圍為0.15 撤米之閘極長度差異而通常顯現出範園為15-203:之差異 Ο 經濟部中央榀準局κχ工消赀合作杜印製 減少程序差異之最通用技術係增加標稱元件之尺寸 ,雀得一既定尺寸差異為檫稱值之一較小百分比,旦因 此具有對元件性能之較小衝擊。換言之,程序差異之一 共通结果為元件尺寸不能被減少至一最小值以下而該最 小值係由歸因於處理差異而非製程技術之性能考量來設 定。此一設計限制之不利點在於其提升晶片面積而該面 積須配置給受程序差異顯著影«且甚至有可能負面影響 積體電路之性能的該等元件。 程序差異之衝擊可藉著針對該等因設計規格而生之 差異最具有f性之元件與相關電路之方式而略檝減輕。 81. 2. 20,000 本紙張尺度边用中B S家榣準(CNS) TM規格(2丨0X297公;«:) 214608 A 6 B 6 五、發明説明($ ) 亦即元件尺寸可為該類電路,例如調節器,振盪器及其 他性能輸出恃別重要之高速邏輯,而遞增。舉例而言, 在一積體電路設計中雙極電路用之標稱電阻器寬度為3 徹米之情形下,選定之電路可以30微米之電阻器寬度製 得以減少積體電路性能上之程序差異之效應。 此種方式之不利點在於對許多積體電路設計而言, 電路之一顯著部分將須擴大尺寸。此外,此一方式未能 解決程序差異限制之問題而該等限制會進一步限縮積體 電路元件之技術上可行之減少尺寸之程序,此外,此一 方式並未注意到由過大尺寸之選定元件例如增加之寄生 電容所産生之性能問題。 據此,一積體電路設計技術存有一需求以檢測製程 差異,藉此可實施程序差異補償計劃。 本發明係一晶Η上差異檢測技術其用以檢測積體電 路元件中之差異例如,由製程變動所産生者。檢測此類 差異之作法可容許實施補償計劃,例如於積體電路運作 中或積體電路之選定部分内進行電壓及/或電流之調整 經济部屮央栉準^工消"合作杜印製 (請先閱讀背而之注意事項再填寫木頁) 本發明之一觀點中,差異檢測技術包含製造差異檢 測電路其包括至少一標稱檢測元件及至少一過大尺寸之 撿測元件使得檢測電路之運作應偽相關於標稱及過大 尺寸檢測元件上之差異之阔別效應β標稱檢測元件偽以 本紙張尺度逍用中8困家樣毕(CNS) 規格(210x297公;《:) 81. 4. 10,000¾ (II) 214608 Λ 6η ο 五、發明説明(+ ) 過關 ο 相 造之 製用 以件 加元 寸1C 尺關 之相 寸於 尺大 稱分 標充 之一 用少 件至 元以 1C偽 關測 相檢 供之 於寸 關尺 相大 標 較 件 元 測 。 檢饗 之影 寸之 尺異 大差 過件 中 一兀 其1C 造到 製受 以少 加地 寸著 尺顯 之件 寸元 尺测 稱檢 標稱 該公 將的 並表 應代 鬱號 作 信 運示 之指 路異 電差 測之 檢關 該相 測路 檢電 著體 藉積 係與 測一 檢成 異換 差轉 應 锻 路 電 體 積 與 償 補 以 用 可 號 信 示 指 異 差 此 箸 接 〇 〇 異 成差 完之 而關 式相 藉採 可藉 , 或 路施 電實 測輯 檢邏ΜΟ 異極為 差雙式 -為方 中式之 點方件 觀之元 定件測 特元檢 較測作 1 檢充 之作體 明充晶 發器電 本阻ΕΤ 在電SF ! ο 用 Μ 採用 施 實 輯 理 之 異 差 程 製 施 實 以 中 路 電 體 積 至 入 併 可 路 i 測 檢 。 種償 此補 之度路 度寬電 寬器測 稱阻檢 標電 , 具之 一 值 括稱 包標 可於 路大MO 電質對 測實 檢具器 ,一 阻 ^13及電 而 ,測 用器檢 應阻之 極電,寸 雙測尺 對檢大 稱過 標之 言 而 用 應 (請先閲讀背而之注意事項#填、寫木頁) 裝< 訂· 線' 經濟部屮央標準局!3:工消#合作杜印3i 具晶尺 一 電大 及 S 過 體MO之 晶測件 電檢元 S 之測 MO寸檢 測尺稱 檢大標 稱過於 標之對 之度相 度長接 長極跨 極閘 , 閘之中 稱值況 標稱情 具檫一 1 於任 括大在 包質 。 可實體 便 以 源 流 電 或 源 壓 δ 一 至 。 加號 施'信 可示 降指 壓異 電差 之之 件 當 元適 測 一 檢致 寸獲 及 極差 雙 一 為 . 以 言 用而 偽用 例應 施極 實雙 範對 示 。 之 術 技 測 檢 異 差 之 明 發 本
應 S 償 補 異 差 序 程 供 提 用 本紙5良尺度边用中明國家標準(CNS)T4規格(210x597迟;《:)- 81. A. 10,000?^ (Ιί) 214608 λ6 II 6 五、發明説明(义) B S 得償 使補 器一 阻供 電提 測可 檢其MO 之使對 寸數 〇 尺函 大一出 過之輸 及異壓 稱差穩 標序稱 括程檫 包為一 器應非 壓饗而 穩作 < 償蓮出 補之輸 異路壓 0 言 而 用 應 之過 元及 出 S 輸標 OS括 / 包 〇 TLii制 --Ti?控 源以 流加 電路 I 電 每測 而來 ,異 t態差 SS狀之 o rj T Μ 高 E 償 \SF 補低Mo 異及之 差低寸 之 \ 尺 別高大 區 靨 以 用 偽 源 流 傜 劃 計 一 另 之 動 變 之 中 源 壓 電 及 9C 理 處 S ο Η 撿 以 用 部流 一 電 之極 用雙 源至 流連 電極 極汲 雙與 一 極 應閘 供之 以ET F 用 S 使MO 之出 ET輸 F , S 一 ο Μ ο 聯求 並需 一 流 於電 基份 ο Μ 聯 並 而 極 集 之 源 之 流 電 之 源 流 電 極 雙 至 應 供 得供 使提 -來 處ΕΤ 源SF 流ΜΟ 電聯 該並 至及 連出 亦輸 極由 汲係 異 差 1 供 提 極 閘 之 Τ Ε F S ο Η 出 輸 並 成 造 故 者 定 恒 為 設 假 源 流 電 極流 雙 電 因之 〇 應 出供 輸所 壓體 電 晶 償電 補聯 供偽異 所變差 ΕΤ改一 SF反供 ΗΟ相提 出該此 輸·?« II消以 需抵 , 動衡應 變平反 源以來 壓加變 電變改 及改之 理反中 處相壓 S 一 電 ΜΟ之極 之中閘 變流ΕΤ 改電SF 之之ΜΟ 中應以 (請先閲讀背而之注意事項#填寫本頁) 裝- 經濟部中央標準局β工消^合作杜印製 可 術 技 檢 異 差 0 項 各 列 下 括 包 點 優 術 〇 技 出之 輸明 壓發 電本 償 補 異晶 差施 之實 中分 件 部 元定 定選 選之 之路 路 電 電為 體者 積計 一 設· 測路 檢電 以體 , 積 施-'使 實:可 上一術 Η |技 晶i本 在广 於 J,基 IIJ偽 計術 償技 補本 上 。 Η 應 設 路 電 少 減 此 藉 以 寸 尺 稱 標 具 於 對 相 效之 之大 異過 差寸 件尺 元言 之而 上件 計元 本紙5良尺度边用中a國家樣準(CNS)T4規格(210x297公;¢) 81. 4. 10,000張(|[)
A fi Π G 2^4608 五、發明説明(冬) (請先閱讀背而之注意事項#埙寫本·^ 1C元件所顯現出之對差異遞減敏感性而得。在另一技術 中,程序差異傜依據非類似1C元件之程序變動所诰成之 運作W應中之相對改變來進行檢測&在又一技術中,電 壓源及M0S處理中之變動像利用一電流源之電流供應網 路中之並聯II晶髖加以檢测。 為較完全瞭解本發明及其進一步待性及優點,現參 考下列本發明之示範實施例之詳細說明及圖式,其中: 圖1係一示範差異檢測雙極電路之示意圖; 圖2傜一示範差異檢測M0SFET電路之示意圖; 圈3傜一具差異檢測雙極霣路之示範差異補償穗壓器之 7ΙΪ意圔; 圖4偽一具差異補償電流源控制之示範TTL/M0S輸出元 之示意圖; 圖5係一示範差異檢測及補償M0SFET電路之示意圖,該 電路用以提供差異補償鷂®至圖4中之輸出元處;以及 圖6a-6c係利用不同元件以檢测製程差異之示範檢測電 路之意圖。 經沭部屮央榀準而只工消价合作社印Λ4 晶片上差異檢测技術之示範實施例之詳細說明组嫌 如下: 1 .程序差異檢測 1 . 1雙極處理差異 1 . 2 M0S處理差異 -8 ~ S1. 2. 20,000 本紙張尺度边用中《囤家標平(CNS)T4規格(210x297公«:) Α (ί 〇-^AfiO〇__ 五、發明説明(p 2.示範差異補償電路 2: 1雙極補值電路 2 . 2 M0S補償電路 3 .不同實施例 3 . 1利用不同元件之差異檢测 3.2溫度/ ¾壓源補償 4 .结綸 示範差異檢測技術像針對積體電路(1C)元件用之製 程中之變動所産生之差異進行檢測。差異檢測技術具有 對晶Η上差異檢測及相關補償計割之一般適用性,且包 含於待定實施中之設計選擇對本發明而言並非重要。 1.程序差異檢測 示範程序差異檢測技術可用以決 定製程變動影響積體電路之選定元件之程度。該技術偽 基於相對於待定積醱霣路設計用之具標稱尺寸之類似元 件而言尺寸過大之元件(例如電阻器或M0SFET)所顯現 之對處理變動之遞減敏感性而得。 (請先閲請背而之注意事項#填寫木f 裝* 訂- 線- 經濟部屮央標準而卩工消赀合作杜印製 稱測之其 電 標檢弱且 對 具之或-。針 括寸強件箸箸 包尺由元顯葙 其大可1C為傜 路過異耱更術 電及差影件技 測稱作式元測 檢標運方之檢 造測類同寸異 製檢此相尺差 含及。以大序 包 ,異況過程 術件差情镶 , 技元之等影言 測測中該其而 檢撿應而較件 異之留生件元 差寸作産元極 序尺運況稱雙 程大之情標對 過件理湛 及元處影 本紙張尺度边用中國困家標华(CHS)1?*!規ffi(21〇x297公放) S1. 2. 20,000 Λ 6 η β 214608 五、發明説明(¾ ) 阻器之尺寸且尤指電阻器寬度之方式而實施。對M0S元 件而言,程序差異檢測技術係藉著針對M0SFET閑極尺寸 且尤指P0極長度之方式而寶施。 1.1 mm η « i 用之示範雙極差異檢測雷路之一簡化示意圈。 差異檢測電路包括一霉阻橋及一放大器。霉阻橋包 括電阻器R11,R12, R13及放大器包括雙棰電晶fiQll ,Q12及Q13,以及偏壓電阻器RH R16及R17,以及一二 極匾D1 1。 就示範组態而言,樣稱檢测霄阻器R1i係以一積體 電路設計用之檫稱寬度例如U塒米而製得。R12.R13及 R14係以一相當大之霣阻器寬度例扨6橄米所M Jf之過大 ,·. + 尺寸檢測霣阻器。所有電阻值均相同,例如HK。因此 樣稱檢测轚阻器R11對處理變動較過大尺寸之檢測電阻 器R12,R13及R14為相對地敏烕。 為掲示差異檢測《路之蓮作,假設VCC為5 . QV摞稱 ,且假設弱製程導致約Q·15撤米過窄之電阻器寬度。標 稱霣阻器RU约過窄而過大尺寸之電阻器約2.5¾¾窄 0 當電阻值改變且尤其是檫稱電阻器R11中有較大比 例之差異時,A之電壓約為2.4V,而Bi電®約為2.5Vc, 此0.1V之差異可藉電晶體〇11,£112及913加以放大使得來 -1 0 - 本紙5艮尺度边用中β國家《毕(CNS) T4規格(210x297公;¢) (請先閱讀背而之注意事項再碭寫本jf、 裝· 線 經濟部屮央榣準局β工消代合作社印5i S1. 2. 20,000
Λ (j 15 G 214608 五、發明説明(q) 自雙極電晶匾Q14之差異指示輸出《Ε將較標稱值& # 0 藉箸遘取R15、R16及R17之適當比例,差異指示輔1 出電壓可為下補償,上補償或準確補償而遘出。 1 . 2 . HDS處理差異 2係檢測M0SFET爾晶饑中之 製程差異用之示範M 0S差異檢测電路之一示意_。 装· 差異檢測電路包括一 M0SFET電路其由Ν-通道M0SFET 電晶醭H21,N22,N23及N24所形成。對示範組態而言,胃 稱檢測罨晶體N21傜以一稹驩電路設計用之標稱蘭極I 度例如1橄米而製得。N 2 2 , N 2 3及N 2 4係以一相當長之1^ 極長度例如3微米所製得之過大尺寸之檢潮轚晶18 晶體N 2 5係供位準設定之用。 操作時,因榡稱檢測電晶髓N21對處理變動而言較 遇大尺寸之檢測電晶讎N22,N23及N24為相當敏威,故在 閘極長度大於標稱值之弱處理情況下,跨接《”之^降 將較跨接N22者為大,導致一介於節點A與B之間的菜® 偏移。此一«蹏褊移可提供一差異指示電壓其可依所希 者放大之。 經沭部屮央桴準/-JCX工消伢合作杜印製 2.示範差異補償電路。採用本發明之程序差異檢洪1 技術可使稹體電路設計者補償此類差異,及其所造成之 1C性能中之變動。圖3、4及5偽掲示示範雙極及M0S補償 電路其採用程度差異檢測技術。 -1 1 - S1. 2. 20,000 本紙5fc尺度逍用中国Η家楳毕(CNS) Ή規怙(210x297公ΐ) A 6 Η 6 214608 五、發明説明(卩) (請先閲讀背而之注意事項洱项窍本頁) 2,1雙極補僂電路 圖3係一穩壓器之簡化示意圖 ,該穩壓器用以提供一電壓輸出VREG其可用以補髖其他 雙極電路中之製程差異。穩壓器包括一雙極電晶體Q31 及一由R31,R32,R37f|尚特基二極髏D31所組成之偏壓網 路。 ' 在標稱製程倩況下,R31,R32及R33偽以相同之標稱 寬度例如3微米製得。假設R31之典型值為4K ,且為達 成一相乘效果,R32之值為8K,另假設D31之電壓為0.4V 而Q31之基極電壓及0.8V ,接著約100微安培流經R31及 R32且穩壓輸出VREG约1.6V。 在強處理情況下而電阻器寬度加寬例如10%時,R31 及R32之值分別提升約10%而達4.4K及8.8K。流經R31之 電流及因此流經R32之電流遞減约91微安培。因此,VREG 仍約1 . 6 V。 然而,強製程會影繼受穩壓器供應之其他電路中之 電阻值。依據本發明之差異檢測技術,穩壓器可設計成 檢測處理差異並提供一來自穩壓器之補償電壓輸出而該 穩壓器將實施對其他電路之相關補償 經濟部屮央標準局A工消价合作社印31 持定地,假設R 3 1較R 3 2為寬,其對處理差異即相對 地較不敏感。亦即,電阻器R 3 1可提升尺寸而足以較R 3 2 為寬,使得處理差異將僅造成過大尺寸電阻器R 3 1中之 5 %改變相對於標稱電阻器R 3 2中之1 0 %改變。另在強 -1 2 - 81. 4. 10,000¾ (II) 本紙5t尺度边用中8困家搮準(CNS) T4規格(210X297公没) 214608 Λ 6 It 6 經濟部屮央標準而Α工消货合作社印製 五、發明説明(丨丨) 處理情況下,過大尺寸之電阻器R31之所得值將為4. 2K (:而非4 . 4 K )而愫稱電阻器R 3 2之值將仍為8 . 8 K。 操作時,因程序差異之故,過大尺寸電阻器R31中 之電流下降至約為9 5微安培。此流經標稱電阻器R 3 2 ( 其因處理差異而具一 8. 8K之有效值)之相同電流可産生 一 1.64V之輸出電壓VREG。此供應至其他電路之VREG之 遞增可實施對強製程之補償。 2 . 2 M0S補償電路。.圖4及5分別為TTL/M0S輸出元 及一相關偏壓産生器之示意圖。偏壓産生器包括程序差 異檢測電路且提供差異補償偏壓以控制輸出元之低/高 (LH)及高/低(HL)之交換。 圖4偽一 TTL/M0S輸出之簡化示意圖,該輸出元包括 LH及HL雙極電晶體Q41及Q42,Q41之驅動網路包括P -通道 電晶體P41及反饋電容器CLH,而Q42之驅動網路包括η -通 道電晶體N 4 1及反饋電容器C H L。 Ρ 4 1 ,其驅動Q 4 1 ,偽藉一 η -通道電流源N C S加以控 制--Ρ -通道電晶體Ρ 4 2被包括使得當輸出電晶體Q 4 1未交 換時該電流源N C S可被關閉。類似地 ,N 4 1其驅動Q 4 2 , 傜藉-P -通道電流源P C S加以控制--η -通道電晶體N 4 2被 包括使得當輸出電晶體Q 4 2未交換時,電流源P C S可被關 閉。電流源N C S之閘極係藉偏壓V L Η加以驅動,而電流源 -1 3 - (請先閲婧背而之注意事項#项寫本頁) 裝· 訂 線. 本紙張尺度边用中B B家標準(CNS> T4規格(210x297公龙) 81. 4. 10,000張(H) Λ 6 Π 6
S1460B 五、發明説明(|7〇 P C S之閘極則藉一偏壓V H L加以驅動。 此類偏壓,其偽藉差異補償偏壓産生器(圖5)所 提供,傜程序差異之一函數--其使電流源補價:輸出元之 性能上之程序差異之效應。亦即,在弱MOS處理(閘極 長度大於標稱值)之情形下,來自TTL/MOS輸出元之輸 出通常會缓慢下來。為提供補償,偏壓産生器提升VLH 並遞減VHL,遞增健別電流源中之電流。 圖5係差異補償偏壓産生器之簡化示意圖,該産生 器包括一由雙極電晶體Q51 ,電阻器R51 ,雙極電晶體 Q 5 2所形成之一輸入级。偏壓産生器偽藉一 V I N偏壓加以 驅動而該電壓偽設計成經由¢)51及52而與罨壓源無關地 産生一恆定電流。 經由Q52之恆定電流偽反映在雙極電晶體Q53 、Q54 、Q55, &Q56中。經由Q53之電流傜藉P -通道電晶饈P51 (請先閱讀背而之注意事項#填窍本頁) , 供 供提 提而 β 2 ^ 5 Ν 2 , 5 及 Ρ 1—I 體Ν5 晶 體 電 晶 道電 通道 Ρ 通 ►I0 - δ: Π 流 0 電傜 之流 4 5 ιρβτ 流Q5 而經 供流 提時 而同 經濟部中央櫺準局β工消赀合作社印製 測 檢 以 路Ρ5體 電體晶 測晶電 檢電測 異測檢 差檢之 序異寸 程差尺 含,大 包地過 52定而 Ρ 及特’ 1 〇 得 Ρ 動製 體變度 晶之長 電中極 理閘 處稱 閘 之 下 況Ρ5 情 及 I 1 理 5 fiip 長Mo晶 當 稱電 相標接 下在跨 之 成 較 造 壓 〇Q5等 得 ,相 製,.之 度 長 極 及 降 標 相 一 以 以 則 係52 將尺 流大 電過 等因 目 车 , 之而 中然 81. 4.丨0,000¾ (II) 本紙5艮尺度逍用中Η因家《毕(CNS)«P4規格(2丨0父297公龙) Λ 6 Ι\6 ^ΐ4θ〇Β 五、發明説明(I*)) 寸之電晶體Ρ52顯然較標稱電晶體Ρ51更對程序變動不敏 —. : ............... .. 先 閲 背 而 -t. 事 項 填 % 本 感,故程序變動將造成跨接此類電晶體之壓降不同。 舉例而言,在弱MOS處理情況下,跨接標稱電晶鹾 Ρ51之壓降大於跨接過大尺寸之電晶體者。因此,Ν52之 閘極處於一較Ν 5 1之閘極為高之電位處,造成額外電流 流經Ν2,降低一射極追随電晶髏Q57之基極處之電位。 降低Q 5 7之基極處之電位可降低Ρ -通道電流源Ρ 5 3之 閘極處之電位。因此,流經Ρ 5 3之電流隨箸弱處理而以 正比於標稱及過大尺寸之檢測電晶體Ρ 5 1及Ρ 5 2所檢測到 之程序差異之程度的方式遞增,提供一程序差異指示。 電晶體Ρ53所提供之差異指示傜藉著控制TTL/HOS偏 壓産生器所輸出之傭壓VLH及VHL之方式而用以補償程序 差異之效應。 流绖電流源Ρ53之差異指示電流亦流經雙極電晶髏 Q58,且該電流反映於雙極電晶髏Q59中,Q59中之多數 電流偽藉Ρ -通道電晶體Ρ54而提供,其産生偏壓VHL。因 此,偏壓V H L偽相關於流經電流源Ρ 5 3之差異指示電流。 經濟部屮央櫺準^β工消许合作社印奴 Ρ -通道並聯電晶體Ρ55之功能偽描述於3. 2節中。通 常,此並聯電晶體提供額外程序差異補償及電壓源變動 之補償。 差異補®偏壓線路VHL偽分配至每一 TTL/MOS輸出元 15 - 81. 4. 10,00〇5fc(H) 本紙張尺度边用中Β國家標準(CNS}T4規格(210X297公;¢) 五、 發明説明(丨 每體 至晶 配罨 分經 地流 定 , 特此 且因 I Ο 4)極 圖閑 ί 之 Λ 6 Η 6 體 晶 電 源 流 電 道 通 映 反 係 流 電 償 補 異 差 之 極 閘ϋΐ ΰ 補Ρ5 異體 差晶 到電 受道 可通 此Ρ- 因入 其餓 ,亦 L 中 Η S V PC壓 醱槭 晶償 電補 源異 流差 ε 於 償 補 異3, 差Ν5 到體 受晶 流電 電道 之通 髏η-晶經 電流 此亦 經流 流電 得償 使異 經 壓 流偏 生 産 其 差 之 經濟部屮央榀準局Μ工消费合作社印製 (請先閲請背而之注意事項孙堝窍本頁) Μ / 元之在 出CS映 輸 Ν 反 Me 係 流 電 償 補 異 差 之 體 晶 電 TT源 一 流 每電 至道 配通 分 Π 係 一N5 LH每體 丨至晶 配電 分經 地流 定 , 持 且 路 線 壓 偏 償 t1r' 補1 ί此 且 異 因 差 4 Ο 画極 ( 間 償 補 異 差 到 受 此 因 其 中 S C Ν 體 晶 源 流 電 及 稱 標 含 包 其 路 電 测 檢 異 差 括 包 器 生 産 壓 鶴 之 總 3 電 Ρ5經 體流 晶立 電建 源地 流據 電且 及異 以差 2 I 5 理 Ρ處 測 Ρ5檢 體52 3 · 晶 電 測Ρ5 檢體 之晶 寸電 尺測 大檢 過 〇 及 裝- 及 電定 示決 指序 異依 差其 之 , 3 5 兗 Ρ 铲 體電 晶 償 電補 自異 來差 ο 之 4* 流 5 ? Ε iper 示 指 異 差 之 體 晶 電 經 流 定 P5決 源可 流流 vl·例 I 壓施 偏實 之同 償不 補 異 差 及 示 之 術 技 償 補 及 测 檢 異 差 之 明 發 本 程其 製及 上異 件差 元 同 似不 類 , 之言 態而 組用 寸應 尺定 同特 不就 具 3 測得 檢而 於應 基效 係同 例不 施之 實異 範差 之 異 差 序 〇 程償 之補-6 件源6a 元壓画 同電 不與測 用度檢 採溫異 括之差 包.體之 , 晶 件 用電元 採聯同 以並不 加一用 可用利 劃採 計及 償償 K9 βΗ 補補 地 意 示 偽 線. 本紙張尺度逍用中ΗΒ家橒毕(CNS)TM規格(210X297公;《:) 81. 4. 10,000¾ (H) 214608 Λ fi Β6 經沭部屮央楳準局β工消伢合作社印製 五、發明説明(f彡) 掲示程序差異檢測電路其採用與不同元件相關之程序差 異。例如,基於不同元件之檢測電路可針對此類參數如 雙極電晶髏之Vbe及尚持基二極體之Vf。 圖6a偽掲示一差異檢測電路其包括一 η -通道電晶體 Ν61及一二極體D61。圖6b係掲示一差異檢測電路其包括 一二極體D 6 2及一均持基二極體D 6 3。_ 6 c係揭示一檢測 電路其包括一 π -通道電晶體H62及一 P -通道電晶體P61。 每一情形下,製程差異依據此類處理差異如何可預 測地影鬱不同撿測元件而造成電壓A及B中之偏移。該電 壓鵂移可用以提供一程序差異指示。 3 . 2雷魅漉補衡。除製程差異外,積體電路亦受到 電壓源改變所産生之差異,例如,對M0S處理而言,提 升電壓源之作法造成TTL/M0S輸出元之輸出加速——補 僂此一差異需要遞減電流源NCS與PCS中之電流且因此, 遞減偏壓VLH及遞增偏壓VHL。 參看圖5 ,並聯電晶體P 5 5負責電壓源補償及偏壓 産生器之部分程序補償。雖電晶體P54提供電晶體Q59中 之多數電流(其將差異指示電流反映於電流源p 5 3中) ,然某些Q 5 9之電流仍由並聯電晶體P 5 5來供應。 對電壓源差異而言,當電壓源增加時,流經並聯電 晶體P55之電流即遞增。因流經Q59之電流仍實質恆定, 故流經電晶體P 5 4之電流必須遞減,以遞增V H L。偏壓線 -1 7 - (請先閲請背而之注意事項#填寫本頁) 裝· 訂- 線· 本紙張尺度逍用中a«家樣準(CNS)T4規格(210X297公使) 81. 4. 10,000¾ (II) Λ 6 Η 6 五、發明説明(丨(7) 路電壓VHL中之遞增可造成輸出元中之流經電流源PCS之 電流中之補僂式遞減。 就程序差異而言,並聯電晶體P55協助補償P54 PCS 中之程序差異。亦即,若無並聯電晶體P55,實際上Q59 中之所有電流將流經電晶髏P 5 4並反映在電流源P C S中, 未受該等電晶髏中之程序差異之影轡。將並聯電晶體?55 納入時,Q59中之某些電流係由並聯電晶體供應,在弱 處理情況下,例如,並聯電晶體P55供應較少之電流, 因此電晶體P54所供應之電流遞增。此電流之遞增造成 偏壓VHL中之相關遞減,其增加流經輸出元中之電流源 PCS之電流。 4 .結論 雖本發明之詳細說明乃相關於特定之示範 實施例,惟此類示範實施例之各種改良以及不同實施例 將對熟於本技Μ者有所提示。吾人應明瞭本發明包含落 入隨附申請專利範圍内之任何改良或不同賁施例。 (請先閲讀背而之注意事項#填容本頁) 經濟部中央梂準局C5工消赀合作社印驳 81. 4. ΙΟ,ΟΟΟ^(ίί) 本紙張尺度边用中Β國家楳毕(CN5)Ή規格(210X297公龙)
Claims (1)
- 21460B 專利申謅案第81103184號 ROC Patent Appln. No.81103184 修正之申明專利範圈中文本一附件一 A職ended Claiis i n Chingse - Enel, I (民囲82年6月#曰送里) S ί 園 1 . 一 種 晶 片 上 差 異 檢 測 方 法 其 用 以 測 m 定 積 饈 電 路 (I c)元 件 中 之 差 異 1 例 如 由 製 程 變 動 所 産 生 者 , 包 含 下 列 步 驟 : 將 撿 剷 電 路 製 造 於 I C上 » 該 檢 測 電 路 包 括 至 少 —· 稱 測 元 件 及 至 少 __- 過 大 尺 寸 之 檢 測 元 使 得 該 檢 測 電 路 之 運 作 逛 應 相 關 於 該 標 稱 及 過 大 尺 寸 撿 測 元 件 上 之 差 異 之 値 別 效 ’應 該 檫 稱 撿 測 元 件 以 相 m 於 相 關 IC元 件 用 之 標 稱 尺 寸 之 尺 寸 製 得 1 該 過 大 尺 寸 檢 測 元 件 傜 以 至 少 二 種充贫大於相 關1C呑, 件 用 之 相 關 檫 稱 尺 寸 之 尺 寸 製 得 而 該 過 大 尺 寸 之 撿 測 元 件 較 擦 稱 檢 測 元 件 頭 妖 /*»> 受 到 較 少 之 影 Μ .該 檢 m f 路 之 蓮 作 覓 應 -ϊ * 且 將 該 蓮 作 逛 應 轉 換 成 .三 表示與相關1C元件至少在 二 «尺寸有關 之 差 異之差異指 示 信號 〇 2 如 申 言賫 專 利 圍 第 1 項 之 差 異 檢 测 方 法 t 其 中 I c元 件 差 異 主 要 由 與 I C ,元 件 相 m 之 製 程 差 異 所 産 生 而 該 經 濟 等 I C元 件 相 關 於 標 m 與 過 大 尺 寸 之 檢 g'l 元 件 〇 部 屮 .3 .如 Φ Μ 利 *-*· m m 1 m 之 盖 测 方 法 其 中 央 樣 準 該 至 少 — 標 m 檢 測 元 件 偽 — 興 稱 尺 寸 之 η m 器 ) 局 貝 工 及 消 费 過 大 尺 寸 之 檢 测 元 件 偽 一 具 η η 大 於 m m ίίι 之 合 作 社 印 製 1 9 本紙張尺度逍用中國國家標準(CNS)甲4規格(210x297公釐) 請 先 閲 讀 背 之 注 意 事 項 再 瑱 寫 本 頁 A7 B7 C7 D7 經濟部中央樣準局貝工消费合作社印製 六、申請專利範面 寬度之電阻器。 、 4.如申請專利範圍第1項;^差異檢測方法,其中: 該至少一檫稱檢测元件傜一具標稱閘極長度之Η 0 S F E T 電晶醴;及 該至少一過大尺寸之檢測元件偽一具較標稱值實質 為央之間每長度之MOSFET電晶饈。 5 .如申請專利範圍第1項之差異檢_製方法,另包含下 列步驟: 迆應差異指示佶號,補倂與稍艄泔路相關之楚異。 6 . 一视品)ί上箜興檢測馆跆其用以檢丨!!Ufi舫祀路(I C) 元件中之差異,例如由製程變籼所賄生者,包含: «— — j" _ —·— 〇. .. - 檢測電路其包括至少一擰稱檢測元件及至少一過大 尺寸之檢測元件; > 該檫稱撿測元件具有相關於類似I C元件用之樣稱尺 寸之尺寸; 該過大尺寸檢測元件具有至少二種充分大於類似1C元 件用之相關標稱尺寸之尺寸而該過大尺寸之檢測元 件較檫稱檢測元件顯然受到I C元件差異之較少影铹 • » 因此.該檢測電跆之迎作逛憋偽柑關於該標稱及過 大尺寸檢测元件上之差異之個別效陡; 该檢测ΪΤ!路産生一表示k 1C元件至少在二種尺寸相矚之 2 0 本纸張尺度適用中臞釀家標準(CNS>甲4规格(210X297公鲁) .................................(................it..............................訂.......(..................線 (請先聞讀背面之注意事項再填寫本百) 經濟部中央搮準扃貞工消費合作社印製 A7 Sl^608 C7 _D7_ 六、申請專利範園 * 丫 . 一厂 Ν .το Λ 差異之差異指示信號。 7 .如申請專利範圍第6項之差異檢測電路,其中I c元 件差異主要傜由與相關該標稱及過大尺寸之檢测元 件之IC元件相關之製程變勋所産生者。 8.如申請專利範圍第6項之差異檢測電路,其中: 該至少一標稱檢測元件為一具檫稱尺寸之電阻器, 以及 該過大尺寸之檢測元件傜一具實質大於檫稱值之電 阻器寬度之裙阻器。 9 ·如Φ誚洱利範闹汸8項之筘界檢洲丨泔跆,具小該檢 测馆路另包含一圯颳源其逛應;柃接於該相對於過大 尺寸之檢测馆阻器之檩稱檢测馆p]l器處之馆IK以便 提供該差異指示倍號。 ' 1 0 .如申請專利範圍第8項之差異檢測電路,其中該檢 副電路包括一電阻橋其包括該樣稱檢測電阻器及過 大尺寸檢測電阻器,傜如此組成使得该等檢測電阻 器之寛度中之差異造成跨接該標稱及過大尺寸檢測 電阻器之電壓中之値別變勖。 1 1 ·如申諸舆利範圃第6項S差異檢測蜇路,其中: 該至少一-擦稱檢测元件你一具瞭刖〖:ι:Μδ畏度之Η 0 S F E T 踅晶體,以及 該至少一過大尺寸之檢剷元泮傜一興筲質大於標捆 -21- (請先閱讀背*之注砉事項再填寫本页) .装. •打. 本纸張尺度適用中國國家櫟準(CNS)T4規格(210X297公釐) A7 3146^8 C7 _D7_ 六、申請專利範® 值之閛極長度之HOSFET馆晶體。.. 12.如申請專利範圍第11項之差異檢測電路,其中該檢 測罨路另包含一電流源其辍應由元件差異所造成之 跨接該檫稱與過大尺寸之檢測Η 0 S F E T之閜極至源極 電壓中之相對差異而提供該差異指示信號。 1 3 .如申請專利範圍第1 1項之差異檢測電路,其中該檢 測電路另包含一 II晶體網路其包括該檫稱撿測Η 0 S F Ε 霉晶鱧及該過大尺寸之檢測Η 0 S F Ε Τ電晶饈,其如此 組成使得閛極長度差異造成該檢測電晶體用之閘極 至源極電壓中之値別變動。 14.如申請埤利範圍第6項之差異檢測馆跆,另包含補 牌馆路其铹應盖異指示倍號以提供I C元件差異之選 ✓ 定補值程度之一輸出代表。 1 5 ·如申骑苺利範圃第1 4 1|{之差異檢測错路,其中該補 潰電路包含一電壓源其逛應該差異指示信號以提供 一差異補償踅IS輸出。 16.如申請專利範圍第14項之差異檢拥1電跆,其中該補 值蜇路包含一踅流源其遒應該差異指示信號以提烘 .一差異補俄铝流輸出。 1 7 · —種具差異補值輸出元之秸脰馆路,包含: 至少一輸出元其製於楨聘蜇路基質之上,包括高/ 低及低/高5?極輸出茁晶體其由傾別之H L及L Η -2 2 - 本紙張尺度適用中國Η家楳準(WS)甲4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁 .装_ 經濟部屮失櫺準"Jw工消费合作社印製 .線· A B c D 214608 六、申請專利範園 Η 0 S F E T裙流源加以控制; , 差異補償渑路其用以檢测Η 0 S F Ε Τ元件中之變動並提 供個別之H L及L Η差異補償信號以控制該H +L及L Η馆流 源; 該差異補償電路包括至少一具標稱閘極長度之嗉稱 撿測H0SFET及至少一具充分大於檫稱值之過大尺寸 之閘極長度之過大尺寸之檢測 Μ 0 S F Ε Τ而該過大尺 寸之H0SFET較該-稱H0SFET受到顯然較少之1C元件 差異之影瓣; 使得該差異補償電路之差異補(S倌號輸出像相關於 該摞稱及過大尺寸之檢測Μ 0 S F Ε Τ上之差異之値別效 應。 .18 .如申請專利範圍第1 7項之具差異補偾λ出元之積體 馆路,其中該差異補筘fll路另包括一迪至該標稱及 過大尺寸之檢测H0SFET處之箜異補值裙流源以逛睢 由元件差異所造成之跨接該標稱及過大尺寸之檢測 Η 0 S F E T之閘搔至源極裙壓中之相對差異而提供該差 異補償信號。 19.如申諸毋利範圍第1 8項之具差犸捕泊:輸出元之楨脰 電路,其中該差異補胼茁流源包含一H 0 S F Ε Τ。 2 0.如申請專利範圆第1 8項之興垫異補胼抝出元之積苊 電路,其中該差異補笛踅路另包括: -2 3 - 、本紙張尺度適用中國國家標準(CNS)甲4規格(210x297公釐) (請先閑讀背面之ΐί意事項再填寫本百) •装. •線. 經濟部中央標準局貝工消费合作社印製 214608 B7 C7 _____D7_ 六、申請專利範園 (請先閲讀背面之主意事項再填寫本頁) 一電流鏡面元件其連至該差異補1標稱電流源處; 以及 一 _出H 0 S F E T其閘極與汲極連至該霜流鏡面元件處 使得\其供應堪流至該粑流较而元件且其閛丨i堪脃提 供一差異補償信號。 21. 如申請專利範圍第20項之具差異補償_出元之積體 電路,其中该電流鏡面元件包含一雙極爾晶體。 22. 如申請專利範圍第20項之具差異補滇_出元之積體 電路,其中該差異補償電路另包括一並聯M0SFET其 汲極連至該電流鏡面元件且其閛極接地使得造成供 應至該電流鏡面元件處之電流中之一變化之H0S處 理及電壓源變動係藉著由該_mM0SFET所供應之電 流中之一相對變化來平衡,其以閛極電壓中之一改 變而反應出來,以藉此提供一差異補償倍號。 2 3 .—種積體踅路其具一差異補笛電壓源以檢測電阻元 件中之變動並提供積體電路一差異捕®電壓; 至少一雙搔電晶體; 經濟部中央標準局貝工消费合作社印製 W 一差異檢測蜇阻撟其迚至該2極觅晶體使得其集極 • ίΙΓ壓提供一差異補餌踅懕; 该差異檢測范阻橋包括至少一嗦稱檢測踅阻器及至 少一寬度充分大於傺稱ίβ之過大尺寸之檢测踅阻器 而該過大尺寸之踅阻器較糜fPMil阻器受到顯然較少 ->4 - 本紙張尺度適用中困國家標準(CNS)甲4規格(210X297公釐) 214608 B7 C7 ___D7_ 六、申請卑利範圊 之I C元件差異之影逛; 、 因此,差異補償電壓係相關於該檫稱及過大尺寸之 檢測電阻器上之差異之_別效應。 2 4 . —種積體電路其具一差異補償電壓源以檢測Η 0 S F E T 元件之變動並提供稹體電路一差異補償電壓,包含 一罨流源其製於積體爾路基質之上.以及 —輸出H0SFET其閛極與汲捥迚至該祀流源使得其供 陋馆流至抜馆流蔽凤扒阳丨沏馆脫榀供筘興袖倂艰 2 5 .如申訪跑利範圍第2 4項之興差異補愤裙壓源之稍脰 電路,其中該堪流鏡面元件包含-雙極霜晶體。 26.如申請專利範圍第24項之具差異補償電k源之積體 電路,另包含一並聯H0SFET其汲極迪至該電流源且 其閛極接地使得造成供應至該電流源之電流中之一 變化之差異可藉箸由該輸出H0SFET所供應之罨流中 之一相對變化來平衡,其係以閘極電壓中之一改變 而反應出來,以鞀此提供差異補值霜壓。 經濟部中央標準局貝工消费合作社印製 (請先閲讀背面之主意事項再填寫本頁) 2 7 .—晶片上差異檢測铝路其用以檢測桢體圯路(I C )元 件中之差異,例如由製程變_所症生者,包含: 檢測茁路包括至少第一及第二檢测元件; 恃一檢测元件均A —因製柺资则所引起之·可预测 * -1 5 - 本紙張尺度適用中國國家楳準(CNS) f 4規格(210x297公釐) 214608 A7 B7 C? D7 六、申請專利範園 經 部 中 央 標 準 局 貝 工 消 費 合 作 社 印 製 之相對差異; ... 因此,該檢潮霣路之運作鬱應偽相關於該第一及第 二檢測元件上之差異之錮別效應; 該檢測電路産生一相關差異指示信號。 28. —棰晶片上差異檢測方法,用Μ檢拥灌定積釀霣路(1C )元件中之差異•例如由製程變勘所產生者•包含下 .列步驟: 在1C上製进檐澜«路·此檐测«路包括至少二鵃不同 之檢澜元件Μ使得該檢澜霣路之蓮作響醮相鼷於該等 不同之檢拥元件上之差異之催別效醮;Μ及 檢拥該檢澜«路之理作·且將賅理作懂應轉換成 一表示與相W 1C元件有關之楚異之弟玛指示估號。 29. 如_請專利範阐第28項之差異檢测方法•其中1C元件 差異主要由與1C元件相鼷之製程差異所ilk ·該赛1C 元件相鼷於賅等不冏之檢拥文件。 30. 如申請專利範圓第28項之差異檢澜方法,其中: 該等不同之檢澜元件之一係M0SFET電晶龌;Μ及 另一不同之檢拥元件係二極體。 31. 如申請専利範園第28項之差異檢测方法•其中: 該等不冏之檢测元件之一係二極鼸;以及 另一不间之檢澜元件係均特基(Schottky)二棰體。 32. 如申謫專利範園第28項之差異檢測方法•其中: 該等不同之檢测元件之^係η通道M0SFET霄晶體;以及 另一不间之檢测元件係P通道M0SFET霄晶鼸。 33. —播晶片上差異檢测方法•用Μ檢澜稹髖霣路(1C)元 26 -本紙張尺度適用中困Η家標準(CNS)平4規格(210x297公货) (請先閲讀背面之注意事項再填駕本頁) f .装. •訂· •綠· A7 2^4608 ^ _ D7_ 六、中請專利範園 件中之差興•例如由親程變動所查生者•包含: 橡钃電鷗·其包括至少二縝不两之檢测元件; Μ使得該檢觸電路之麵作響騮相_於該等不_之檢㈣ 元件上之差異之籲拥效應; 該撿_電路衋生一表示與1C元件有鼷之差異之差異指 示倍猜。 34. 如申謫專利鼸第33項之差異橡测方法•其中1C元件 差興主饔由與1C元件有Η之製程差輿所逢成,該等1C 元件相矚於»等不_之檢测元件。 35. 如申謫専利範_第33項之差興檢测方法•其中: 該等不同之渝獼元件之一係MOSPET電ft讎;Μ及 另一不冊之槺獮元件係二《讎。 3L如申請專利缠園第35項之差異檐钃方法,其中該檐癱 電路另包含一電壓灞其礬麵該MOSFET霉Α讎相對於該 二極讎之矚極至灞極電歷Μ便提供該差異指示隹彍。 37. 如申謫専利範第33項之差輿檢澜方法•其中·· 該等不同之檢澜元件之一係二極體;Μ及 另一不拥之搶澜元件係肖特基(Schottky)二極鼸。 较濟部中央櫺準灼爲工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 38. 如申講専利範鼷第37項之差異檢_方法,其中該檢拥 電輅另包含一鼋壓嫌其娜應跨接於該相對於尚特基二 極讎之二極讎處之«壓Η便提供該差異拖示倍轚。 39. 如申請専利繡第33項之差興檢澜方法*其中: 該等不同之裱瀏元件之一镍η遍道M0SFET電晶黼:Μ及 另一不两之榆_元件係(>通道M0SFET電晶麵。 40. 如申請専利範圏第39項之差異檢獼方法•其中該檢澜 電路另包含一霣醱蘼其響應該η通道M0SFET9晶讎相 對於该Ρ通道M0SPET電矗讎汲棰至颺極鼋釅之醐檯至 顬植《S。 -—......:,,2? :____ 本紙》尺度適用中國Η家樣準(CNS)f4規格(210x297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US63681991A | 1991-01-02 | 1991-01-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW214608B true TW214608B (zh) | 1993-10-11 |
Family
ID=24553461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW081103184A TW214608B (zh) | 1991-01-02 | 1992-04-23 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5517107A (zh) |
EP (1) | EP0493828A3 (zh) |
JP (1) | JP3017871B2 (zh) |
KR (1) | KR920015628A (zh) |
TW (1) | TW214608B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5717340A (en) * | 1996-01-17 | 1998-02-10 | Xilink, Inc. | Circuit for testing pumped voltage gates in a programmable gate array |
JP3011095B2 (ja) * | 1996-03-15 | 2000-02-21 | 日本電気株式会社 | 自己診断機能を有する半導体集積回路装置 |
US6437594B1 (en) * | 2000-03-17 | 2002-08-20 | International Business Machines Corporation | SOI pass gate leakage monitor |
GB0030346D0 (en) * | 2000-12-13 | 2001-01-24 | Mitel Semiconductor Ltd | Integrated circuit test structure |
DE102005040494B4 (de) * | 2005-08-26 | 2010-09-02 | Infineon Technologies Ag | Verfahren zum Erfassen der Schädigung eines Bauelementes durch einen Herstellungsschritt und integrierte Schaltungsanordnungen |
US7342406B2 (en) * | 2005-12-08 | 2008-03-11 | International Business Machines Corporation | Methods and apparatus for inline variability measurement of integrated circuit components |
DE102006025351B4 (de) * | 2006-05-31 | 2013-04-04 | Globalfoundries Inc. | Teststruktur zur Überwachung von Leckströmen in einer Metallisierungsschicht und Verfahren |
DE102006051489B4 (de) | 2006-10-31 | 2011-12-22 | Advanced Micro Devices, Inc. | Teststruktur für durch OPC-hervorgerufene Kurzschlüsse zwischen Leitungen in einem Halbleiterbauelement und Messverfahren |
GB2506538B (en) * | 2009-07-28 | 2014-07-02 | Skyworks Solutions Inc | Process, voltage and temperature sensor |
US9977073B2 (en) | 2016-06-10 | 2018-05-22 | Integrated Device Technoloy, Inc. | On-die verification of resistor fabricated in CMOS process |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2232274C2 (de) * | 1972-06-30 | 1982-05-06 | Ibm Deutschland Gmbh, 7000 Stuttgart | Statischer Halbleiterspeicher mit Feldeffekttransistoren |
US3808527A (en) * | 1973-06-28 | 1974-04-30 | Ibm | Alignment determining system |
US3970875A (en) * | 1974-11-21 | 1976-07-20 | International Business Machines Corporation | LSI chip compensator for process parameter variations |
US4144493A (en) * | 1976-06-30 | 1979-03-13 | International Business Machines Corporation | Integrated circuit test structure |
FR2473789A1 (fr) * | 1980-01-09 | 1981-07-17 | Ibm France | Procedes et structures de test pour circuits integres a semi-conducteurs permettant la determination electrique de certaines tolerances lors des etapes photolithographiques. |
US4516071A (en) * | 1982-07-26 | 1985-05-07 | The United States Of America As Represented By The Administration Of The United States National Aeronautics And Space Administration | Split-cross-bridge resistor for testing for proper fabrication of integrated circuits |
US4542340A (en) * | 1982-12-30 | 1985-09-17 | Ibm Corporation | Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells |
US4672314A (en) * | 1985-04-12 | 1987-06-09 | Rca Corporation | Comprehensive semiconductor test structure |
US4835466A (en) * | 1987-02-06 | 1989-05-30 | Fairchild Semiconductor Corporation | Apparatus and method for detecting spot defects in integrated circuits |
FR2618021B1 (fr) * | 1987-07-07 | 1990-01-05 | Thomson Semiconducteurs | Structure et procede de test pour circuit integre permettant la determination des effets de surface de couches |
US4855253A (en) * | 1988-01-29 | 1989-08-08 | Hewlett-Packard | Test method for random defects in electronic microstructures |
US4918377A (en) * | 1988-12-05 | 1990-04-17 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Integrated circuit reliability testing |
US4933635A (en) * | 1988-12-22 | 1990-06-12 | International Business Machines Corporation | In-line process monitors for thin film wiring |
US4956611A (en) * | 1989-04-26 | 1990-09-11 | Ron Maltiel | Electrical measurements of properties of semiconductor devices during their manufacturing process |
US4967146A (en) * | 1989-05-15 | 1990-10-30 | Rockwell International Corporation | Semiconductor chip production and testing processes |
US4994736A (en) * | 1989-11-06 | 1991-02-19 | Motorola, Inc. | Method and structure for extracting lateral PNP transistor basewidth data at wafer probe |
US5082792A (en) * | 1990-08-15 | 1992-01-21 | Lsi Logic Corporation | Forming a physical structure on an integrated circuit device and determining its size by measurement of resistance |
US5247262A (en) * | 1992-03-13 | 1993-09-21 | The United States Of America As Represented By The Secretary Of Commerce | Linewidth micro-bridge test structure |
-
1991
- 1991-12-26 JP JP3360223A patent/JP3017871B2/ja not_active Expired - Fee Related
- 1991-12-30 EP EP19910122372 patent/EP0493828A3/en not_active Ceased
- 1991-12-31 KR KR1019910025631A patent/KR920015628A/ko not_active Application Discontinuation
-
1992
- 1992-04-23 TW TW081103184A patent/TW214608B/zh not_active IP Right Cessation
-
1994
- 1994-04-11 US US08/226,246 patent/US5517107A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR920015628A (ko) | 1992-08-27 |
JP3017871B2 (ja) | 2000-03-13 |
JPH05209927A (ja) | 1993-08-20 |
EP0493828A2 (en) | 1992-07-08 |
EP0493828A3 (en) | 1993-02-03 |
US5517107A (en) | 1996-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW214608B (zh) | ||
US6957910B1 (en) | Synchronized delta-VBE measurement system | |
US8409867B2 (en) | Ultra low-power CMOS based bio-sensor circuit | |
JP4549372B2 (ja) | 漏れ電流測定方法及び装置 | |
JP2011099877A (ja) | イオン感応電界効果トランジスタを含む信号処理回路および流体の性質をモニタするための方法 | |
JP2006133217A (ja) | 静電容量検出装置及びスマートカード | |
JP6474492B2 (ja) | 半導体圧力センサ | |
JPH0210269A (ja) | 電流測定回路 | |
CN103472114B (zh) | 带补偿功能的多通道isfet传感器读出电路 | |
JP2007148530A (ja) | 基準電圧発生回路およびそれを内蔵した半導体集積回路 | |
US6811309B1 (en) | Thermal sensor circuit | |
Havránek et al. | Measurement of pixel sensor capacitances with sub-femtofarad precision | |
CN109828192A (zh) | 半导体器件和半导体系统 | |
CN106374551A (zh) | 在电子设备中对电流检测元件进行电阻控制的装置及方法 | |
US20060222049A1 (en) | Substrate based temperature sensing | |
CN110352395A (zh) | 用于集成电路装置的改进的电流感测 | |
CN103063949B (zh) | 一种电容失配检测电路及方法 | |
CN110007124B (zh) | 一种高线性度的自举电压检测电路及其检测方法 | |
KR101729685B1 (ko) | 이온 농도 검출 방법 및 장치 | |
KR100707586B1 (ko) | Mos 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법 | |
US9429607B2 (en) | Low gds measurement methodology for MOS | |
JPH0369159A (ja) | 半導体装置 | |
CN105372302B (zh) | 半导体生化感测器及其控制方法 | |
CN109638772A (zh) | 温度判断电路以及电源管理电路 | |
CN209495779U (zh) | 一种多功能温度测量仪电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |