TW202418892A - 電路板結構及其製作方法 - Google Patents
電路板結構及其製作方法 Download PDFInfo
- Publication number
- TW202418892A TW202418892A TW111139982A TW111139982A TW202418892A TW 202418892 A TW202418892 A TW 202418892A TW 111139982 A TW111139982 A TW 111139982A TW 111139982 A TW111139982 A TW 111139982A TW 202418892 A TW202418892 A TW 202418892A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- dielectric layer
- surface treatment
- openings
- metal layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000010410 layer Substances 0.000 claims abstract description 466
- 229910052751 metal Inorganic materials 0.000 claims abstract description 134
- 239000002184 metal Substances 0.000 claims abstract description 134
- 239000002335 surface treatment layer Substances 0.000 claims abstract description 131
- 239000010409 thin film Substances 0.000 claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 24
- 239000010408 film Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000007747 plating Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000012792 core layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007654 immersion Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Abstract
一種電路板結構，包括一承載板、一配置於承載板上的薄膜重佈層、電性連接薄膜重佈層與承載板的多個銲球及一表面處理層。薄膜重佈層包括多個接墊、一第一介電層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。第一介電層的多個第一開口暴露出部分接墊，且第一介電層的第一表面高於每一接墊的一上表面。銲球配置於薄膜重佈層的第三介電層的多個第三開口內，其中銲球電性連接薄膜重佈層的第二金屬層與承載板。表面處理層配置於每一接墊的上表面上，其中表面處理層的一頂表面高於第一介電層的第一表面。
Description
本發明是有關於一種基板結構及其製作方法，且特別是有關於一種電路板結構及其製作方法。
現今電子產品功能多元且效能更強，產品需求的I/O數也隨之升高，因而使得產品接點尺寸（pad size）及接點間距（pad pitch）越來越小。此外，上述需求也造成表面處理製程不易製作，尤其是在細間距（fine space）的產品上，因在移除暫時載板後即進行表面處理程序，易導致架橋問題（bridge issue）而產生電性短路。
本發明提供一種電路板結構，其具有較佳的結構可靠度。
本發明還提供一種電路板結構的製作方法，用以製作上述的電路板結構。
本發明的電路板結構，其包括一承載板、一薄膜重佈層、多個銲球以及一表面處理層。薄膜重佈層配置於承載板上。薄膜重佈層包括多個接墊、一第一介電層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。第一介電層具有彼此相對的一第一表面與一第二表面以及從第二表面往第一表面延伸的多個第一開口。第一開口暴露出部分接墊，且第一表面高於每一接墊的一上表面。第一金屬層配置在第一介電層的第二表面上且延伸至第一開口內。第二介電層覆蓋第一介電層及第一金屬層且具有暴露出部分第一金屬層的多個第二開口。第二金屬層配置於第二介電層上且延伸至第二開口內與第一金屬層電性連接。第三介電層覆蓋第二介電層及第二金屬層且具有暴露出部分第二金屬層的多個第三開口。銲球配置於薄膜重佈層的第三介電層的第三開口內，其中銲球電性連接薄膜重佈層的第二金屬層與承載板。表面處理層配置於每一接墊的上表面上，其中表面處理層的一頂表面高於第一介電層的第一表面。
在本發明的一實施例中，上述的表面處理層包括一第一表面處理層與一第二表面處理層。第一表面處理層的一第一厚度大於第二表面處理層的一第二厚度。
在本發明的一實施例中，上述的第一介電層還具有從第一表面往第二表面延伸的多個第四開口。第四開口至少暴露出每一接墊的上表面。第一表面處理層配置於每一第四開口內且突出於第一介電層的第一表面。第二表面處理層包覆於第一表面處理層上。
在本發明的一實施例中，上述的第一介電層還具有從第一表面往第二表面延伸的多個第四開口。第四開口暴露出部分第一金屬層而定義為接墊。第一表面處理層配置於每一第四開口內，而第二表面處理層配置於第一表面處理層上且突出於第一介電層的第一表面。
在本發明的一實施例中，上述的電路板結構還包括一圖案化種子層，配置於第一金屬層上。第一介電層還具有從第一表面往第二表面延伸的多個第四開口。第四開口暴露出部分圖案化種子層而定義為接墊。第一表面處理層配置於每一第四開口內且切齊第一介電層的第一表面。第二表面處理層配置於第一表面處理層上。
在本發明的一實施例中，上述的電路板結構還包括一底膠，填充於薄膜重佈層的第三介電層與承載板之間且覆蓋銲球。
在本發明的一實施例中，上述的薄膜重佈層的周圍表面切齊於底膠的周圍表面以及承載板的周圍表面。
本發明的電路板結構的製作方法，其包括以下步驟。形成一薄膜重佈層於一暫時載板上。薄膜重佈層包括一金屬層、一第一介電層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層。金屬層與第一介電層形成於暫時載板上。第一介電層具有暴露出部分金屬層的多個第一開口。第一金屬層形成在第一介電層上且延伸至第一開口內與金屬層電性連接。第二介電層覆蓋第一介電層及第一金屬層且具有暴露出部分第一金屬層的多個第二開口。第二金屬層配置於第二介電層上且延伸至第二開口內與第一金屬層電性連接。第三介電層覆蓋第二介電層及第二金屬層且具有暴露出部分第二金屬層的多個第三開口。透過多個銲球將薄膜重佈層組裝至一承載板上。銲球位於第三介電層的第三開口內，且銲球電性連接第二金屬層與承載板。將薄膜重佈層組裝至承載板上之後，移除暫時載板而暴露出第一介電層的一第一表面以及金屬層，且至少移除部分金屬層而形成多個接墊。第一介電層的第一表面高於每一接墊的一上表面。形成一表面處理層於每一接墊的上表面上，其中表面處理層的一頂表面高於第一介電層的第一表面。
在本發明的一實施例中，上述的暫時載板包括一玻璃基板、一離型膜以及一種子層。離型膜位於玻璃基板與種子層之間。形成薄膜重佈層於暫時載板上的步驟包括：形成金屬層於種子層上。形成第一介電層於離型膜上，第一介電層覆蓋金屬層，且第一開口暴露出部分金屬層。形成一第一圖案化種子層及其上的第一金屬層於第一介電層與金屬層上。形成第二介電層於第一介電層上。形成一第二圖案化種子層及其上的第二金屬層於第二介電層上以及第二開口內。形成第三介電層於第二介電層上。
在本發明的一實施例中，上述的電路板結構的製作方法還包括於移除暫時載板之後，且至少移除部分金屬層而形成接墊之前，形成一電鍍種子層於承載板相對遠離薄膜重佈層的一側。形成一抗鍍膠層於電鍍種子層上，且暴露出部分電鍍種子層而形成多個電鍍接點。
在本發明的一實施例中，上述的形成表面處理層的步驟包括：以電鍍接點進行一電鍍程序，而形成表面處理層於每一接墊的上表面上。表面處理層包括一第一表面處理層與一第二表面處理層。第一表面處理層的一第一厚度大於第二表面處理層的一第二厚度。
在本發明的一實施例中，上述的至少移除部分金屬層的步驟包括：以蝕刻的方式移除種子層與部分金屬層而形成接墊，而第一介電層形成從第一表面往第二表面延伸的多個第四開口。第四開口至少暴露出每一接墊的上表面。第一表面處理層形成於每一第四開口內且突出於第一介電層的第一表面，而第二表面處理層包覆於第一表面處理層上。
在本發明的一實施例中，上述的至少移除部分金屬層的步驟包括：以蝕刻的方式完全移除種子層、金屬層以及部分第一圖案化種子層，而暴露出部分第一金屬層以定義為接墊，而第一介電層形成從第一表面往第二表面延伸的多個第四開口。第四開口至少暴露出每一接墊的上表面。第一表面處理層形成於每一第四開口內，而第二表面處理層形成於第一表面處理層上且突出於第一介電層的第一表面。
在本發明的一實施例中，上述的至少移除部分金屬層的步驟包括：以蝕刻的方式完全移除種子層以及金屬層，而暴露出部分第一圖案化種子層以定義為接墊，而第一介電層形成從第一表面往第二表面延伸的多個第四開口。第四開口至少暴露出每一接墊的上表面。第一表面處理層形成於每一第四開口內且切齊第一介電層的第一表面，而第二表面處理層形成於第一表面處理層上。
在本發明的一實施例中，上述的電路板結構的製作方法還包括於移除暫時載板之前，填充一底膠於薄膜重佈層的第三介電層與承載板之間且覆蓋銲球。
在本發明的一實施例中，上述的電路板結構的製作方法還包括於形成表面處理層的步驟之後，進行一單體化程序，以切割薄膜重佈層、底膠以及承載板，而使薄膜重佈層的周圍表面切齊於底膠的周圍表面以及承載板的周圍表面。
基於上述，在本發明的電路板結構的設計中，第一介電層的第一表面高於每一接墊的上表面，即第一介電層可視為一天然屏障（dam），可有效地避免後續形成在接墊上的表面處理層因細間距導致架橋問題而產生電性短路。因此，本發明的電路板結構可具有較佳的結構可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1M是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。關於本實施例的電路板的製作方法，首先，請參考圖1A，提供一暫時載板1，暫時載板1包括一玻璃基板2、一離型膜4以及一種子層6，其中離型膜4位於玻璃基板2與種子層6之間。種子層6的材質例如是鈦，但並不以此為限。
接著，請同時參考圖1A以及圖1B，形成圖案化光阻層（未繪示）於種子層6上。接著，藉由種子層6進行一電鍍製程，而形成一金屬材料層（未繪示）於圖案化光阻層所暴露出的種子層6上。之後，以剝離法以及蝕刻法來移除圖案化光阻層及位於其下方的種子層，而形成金屬層110於種子層115上。
緊接著，請再參考圖1B，形成第一介電層120於離型膜4上，其中第一介電層120覆蓋金屬層110，且具有多個第一開口122，而第一開口122暴露出部分金屬層110。此處，第一介電層120的材質例如是二氧化矽、可曝光型介電層(photo imageable dielectric, PID；例PI(polyimide), PBO(polybenzoxazole))、非曝光型介電層(non-photo imageable dielectric, 例ABF(Ajinomoto Build-up Film))，但不以此為限。
接著，請參考圖1C，形成一第一圖案化種子層135及其上的第一金屬層130於第一介電層120與金屬層110上。第一圖案化種子層135及其上的第一金屬層130形成在第一介電層120上且延伸至第一開口122內與金屬層110電性連接。
緊接著，請再參考圖1C，形成第二介電層140於第一介電層120上。第二介電層140覆蓋第一介電層120及第一金屬層130且具有暴露出部分第一金屬層130的多個第二開口142。
接著，請參考圖1D，形成一第二圖案化種子層155及其上的第二金屬層150於第二介電層140上以及第二開口142內。第二圖案化種子層155及其上的第二金屬層150配置於第二介電層140上且延伸至第二開口142內與第一金屬層130電性連接。
接著，請再參考圖1D，形成第三介電層160於第二介電層140上。第三介電層160覆蓋第二介電層140及第二金屬層150且具有暴露出部分第二金屬層150的多個第三開口162。緊接著，形成一表面處理層170於第三開口162所暴露出的第二金屬層150上，其中表面處理層170的材質包括有機保焊劑（organic solderability preservative, OSP）、化鎳金（electroless nickel immersion gold, ENIG）或化鎳鈀金（electroless nickel electroless palladium immersion gold, ENEPIG），但不以此為限。至此，已形成一薄膜重佈層100於暫時載板1上。此處，薄膜重佈層100是由種子層115、金屬層110、第一介電層120、第一圖案化種子層135、第一金屬層130、第二介電層140、第二圖案化種子層155、第二金屬層150、第三介電層160以及表面處理層170所組成。
接著，請參考圖1E，形成多個銲球300於薄膜重佈層100的第三介電層160的第三開口162內，其中銲球300直接接觸表面處理層170且電性連接第二金屬層150。
接著，請參考圖1F，透過銲球300將薄膜重佈層100組裝至一承載板200上。承載板200包括一核心層210、一第一增層線路層220、一第二增層線路層230、多個導電通孔240、一第一防銲層250、一第二防銲層260、一第一表面處理層270以及一第二表面處理層280。第一增層線路層220與第二增層線路層230分別位於核心層210的相對兩側，且分別具有多層線路層222、232、多層介電層224、234以及多個導電孔226、236。線路層222、232與介電層224、234交替配置，且相鄰兩線路層222、232透過對應的導電孔226、236電性連接。導電通孔240貫穿核心層210且電性連接第一增層線路層220的線路層222與第二增層線路層230的線路層232。第一防銲層250與第二防銲層260分別配置於第一增層線路層220與第二增層線路層230上，且分別具有暴露出最外側的線路層222、232的防銲開口252、262。第一表面處理層270與第二表面處理層280分別配置於防銲開口252、262所暴露出的線路層222、232上。銲球300電性連接第二金屬層150與位於防銲開口252所暴露出的線路層222上的第一表面處理層270，而使薄膜重佈層100電性連接至承載板200。
接著，請再參考圖1F，填充一底膠400於薄膜重佈層100的第三介電層160與承載板200的第一防銲層250之間且覆蓋銲球300。
接著，請同時參考圖1F以及圖1G，將薄膜重佈層100組裝至承載板200上之後，移除暫時載板1的離型膜4與玻璃基板2，以暴露出第一介電層120的一第一表面121以及位於金屬層110上的種子層115。舉例來說，例如是透過紫外光雷射（UV laser）來分離薄膜重佈層100與離型膜4及玻璃基板2，並透過雷射修整（laser trimming）或半切割來分離暫時載板1。之後，可利用電漿來清潔/去除移除暫時載板1後之薄膜重佈層100的表面。
接著，請參考圖1H，形成一電鍍種子層3於承載板200相對遠離薄膜重佈層100的一側。電鍍種子層3形成在第二防銲層260上且延伸覆蓋位於防銲開口262內的第二表面處理層280。此處，電鍍種子層3的材質例如是鈦/銅或銅，但不以此為限。
接著，請參考圖1I，形成一抗鍍膠層5於電鍍種子層3上，其中抗鍍膠層5暴露出部分電鍍種子層3而形成多個電鍍接點E。
接著，請同時參考圖1I以及圖1J，以蝕刻的方式移除種子層115以及部分金屬層110以形成多個接墊P1，而第一介電層120形成從第一表面121往第二表面123延伸的多個第四開口124，其中第四開口124暴露出接墊P1的上表面T1。也就是說，接墊P1是由蝕刻部分金屬層110所構成。此處，第一介電層120的第一表面121高於每一接墊P1的一上表面T1。
接著，請參考圖1K，以電鍍接點E進行一電鍍程序，形成一表面處理層500a於每一接墊P1的上表面T1上，其中表面處理層500a的一頂表面501高於第一介電層120的第一表面121。詳細來說，本實施例的表面處理層500a包括一第一表面處理層510與一第二表面處理層520。第一表面處理層510形成於第四開口124內且突出於第一介電層120的第一表面121，而第二表面處理層520包覆於第一表面處理層510上。此處，第一表面處理層510的一第一厚度H1大於第二表面處理層520的一第二厚度H2，其中第一表面處理層510的材質例如是鎳，而第二表面處理層520的例如是金。於另一實施例中，表面處理層500a的材質亦可為化鎳鈀金（electroless nickel electroless palladium immersion gold, ENEPIG）或化鈀浸金（electroless palladium immersion gold, EPIG）。
之後，請同時參考圖1K以及圖1L，移除抗鍍膠層5以及電鍍種子層3，而暴露出承載板200相對遠離薄膜重佈層100的一側。
最後，請同時參考圖1L以及圖1M，以輪刀進行一單體化程序，以切割薄膜重佈層100、底膠400以及承載板200，而使薄膜重佈層100的周圍表面S1切齊於底膠400的周圍表面S3以及承載板200的周圍表面S2。至此，已完成電路板結構10a的製作。
簡言之，本實施例是在移除暫時載板1之後，先對金屬層110進行蝕刻，之後才進行表面處理層500a的製作，因此於形成表面處理層500a時，第一介電層110可作為屏障來降低/避免因架橋問題而產生電性短路。至此，已完成電路板結構10a的製作。於一實施例中，電路板結構10a例如是一測試探針卡，但不以此為限。
在結構上，請再參考圖1M，在本實施例中，電路板結構10a包括薄膜重佈層100、承載板200、銲球300以及表面處理層500a。薄膜重佈層100配置於承載板200上。薄膜重佈層100包括接墊P1、第一介電層120、第一金屬層130、第二介電層140、第二金屬層150以及第三介電層160。第一介電層120具有彼此相對的第一表面121與第二表面123以及從第二表面123往第一表面121延伸的第一開口122。第一開口122暴露出部分接墊P1，且第一表面121高於每一接墊P1的上表面T1。此處，第一介電層120還具有從第一表面121往第二表面123延伸的第四開口124，其中第四開口124至少暴露出每一接墊P1的上表面T1。第一金屬層130配置在第一介電層120的第二表面123上且延伸至第一開口122內。第二介電層140覆蓋第一介電層120及第一金屬層130且具有暴露出部分第一金屬層130的第二開口142。第二金屬層150配置於第二介電層140上且延伸至第二開口142內與第一金屬層130電性連接。第三介電層160覆蓋第二介電層140及第二金屬層150且具有暴露出部分第二金屬層150的第三開口162。
再者，銲球300配置於薄膜重佈層100的第三介電層160的第三開口162內，其中銲球300電性連接薄膜重佈層100的第二金屬層150與承載板200。表面處理層500a配置於每一接墊P1的上表面T1上，其中表面處理層500a的頂表面501高於第一介電層120的第一表面121。此處，表面處理層500a包括第一表面處理層510與第二表面處理層520。第一表面處理層510配置於每一第四開口124內且突出於第一介電層120的第一表面121。第二表面處理層520包覆於第一表面處理層510上。第一表面處理層510的第一厚度H1大於第二表面處理層520的第二厚度H2。此外，本實施例的電路板結構10a還包括底膠400，填充於薄膜重佈層100的第三介電層160與承載板200之間且覆蓋銲球300。此處，薄膜重佈層100的周圍表面S1切齊於底膠400的周圍表面S3以及承載板200的周圍表面S2。
簡言之，在本實施例的電路板結構10a的設計中，第一介電層120的第一表面121高於每一接墊P1的上表面T1，即第一介電層120可視為一天然屏障，可有效地避免後續形成在接墊P1上的表面處理層500a因細間距導致架橋問題而產生電性短路。因此，本實施例的電路板結構10a可具有較佳的結構可靠度。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意圖。請同時參照圖1M與圖2，本實施例的電路板結構10b與圖1M中的電路板結構10a相似，惟二者主要差異之處在於：於圖1J的步驟時，以蝕刻的方式完全移除種子層115（請參考圖1I）以及金屬層110（請參考圖1I），而暴露出部分第一圖案化種子層135以定義為接墊P2。在此蝕刻步驟中，第一圖案化種子層135可做為蝕刻金屬層110之蝕刻阻擋層。第一表面處理層530形成於每一第四開口124內且切齊第一介電層120的第一表面121，而第二表面處理層540形成於第一表面處理層530上。此處，表面處理層500b的一表面502突出於第一介電層120的第一表面121。由於本實施例是完全移除金屬層110而以暴露出的第一圖案化種子層135定義為接墊P2，因此可增加更多空間來形成表面處理層500b，可增加表面耐磨性。
圖3是依照本發明的一實施例的一種電路板結構的剖面示意圖。請同時參照圖1M與圖3，本實施例的電路板結構10c與圖1M中的電路板結構10a相似，惟二者主要差異之處在於：於圖1J的步驟時，以蝕刻的方式完全移除種子層115（請參考圖1I）、金屬層110（請參考圖1I）以及部分第一圖案化種子層135，而暴露出部分第一金屬層130以定義為接墊P3。在此蝕刻步驟中，第一圖案化種子層135及第一金屬層130可分別作為蝕刻金屬層110及蝕刻第一圖案化種子層135之蝕刻阻擋層。第一表面處理層550形成於每一第四開口124內且略低於第一介電層120的第一表面121，而第二表面處理層560形成於第一表面處理層550上且突出於第一介電層120的第一表面121。此處，表面處理層500c的一表面503突出於第一介電層120的第一表面121。由於本實施例是完全移除金屬層110以及部分第一圖案化種子層135而以暴露出的第一金屬層130定義為接墊P3，因此可排除對訊號的影響。
綜上所述，在本發明的電路板結構的設計中，第一介電層的第一表面高於每一接墊的上表面，即第一介電層可視為一天然屏障（dam），可有效地避免後續形成在接墊上的表面處理層因細間距導致架橋問題而產生電性短路。因此，本發明的電路板結構可具有較佳的結構可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1:暫時載板
2:玻璃基板
3:電鍍種子層
4:離型膜
5:抗鍍膠層
6:種子層
10a、10b、10c:電路板結構
100:薄膜重佈層
110:金屬層
115:種子層
120:第一介電層
121:第一表面
122:第一開口
123:第三表面
124:第四開口
130:第一金屬層
135:第一圖案化種子層
140:第二介電層
142:第二開口
150:第二金屬層
155:第二圖案化種子層
160:第三介電層
162:第三開口
170:表面處理層
200:承載板
210:核心層
220:第一增層線路層
222、232:線路層
224、234:介電層
226、236:導電孔
230:第二增層線路層
240:導電通孔
250:第一防銲層
252、262:防銲開口
260:第二防銲層
270:第一表面處理層
280:第二表面處理層
300:銲球
400:底膠
500a、500b、500c:表面處理層
501、502、503:頂表面
510、530、550:第一表面處理層
520、540、560:第二表面處理層
E:電鍍接點
H1:第一厚度
H2:第二厚度
P1、P2、P3:接墊
T1、T2、T3:上表面
S1、S2、S3:周圍表面
圖1A至圖1M是依照本發明的一實施例的一種電路板結構的製作方法的剖面示意圖。
圖2是依照本發明的一實施例的一種電路板結構的剖面示意圖。
圖3是依照本發明的另一實施例的一種電路板結構的剖面示意圖。
10a:電路板結構
100:薄膜重佈層
120:第一介電層
121:第一表面
122:第一開口
123:第三表面
124:第四開口
130:第一金屬層
140:第二介電層
142:第二開口
150:第二金屬層
160:第三介電層
162:第三開口
200:承載板
300:銲球
400:底膠
500a:表面處理層
501:頂表面
510:第一表面處理層
520:第二表面處理層
H1:第一厚度
H2:第二厚度
P1:接墊
T1:上表面
S1、S2、S3:周圍表面
Claims (16)
- 一種電路板結構，包括： 一承載板； 一薄膜重佈層，配置於該承載板上，該薄膜重佈層包括多個接墊、一第一介電層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層，該第一介電層具有彼此相對的一第一表面與一第二表面以及從該第二表面往該第一表面延伸的多個第一開口，該些第一開口暴露出部分該些接墊，且該第一表面高於各該接墊的一上表面，該第一金屬層配置在該第一介電層的該第二表面上且延伸至該些第一開口內，該第二介電層覆蓋該第一介電層及該第一金屬層且具有暴露出部分該第一金屬層的多個第二開口，該第二金屬層配置於該第二介電層上且延伸至該些第二開口內與該第一金屬層電性連接，該第三介電層覆蓋該第二介電層及該第二金屬層且具有暴露出部分該第二金屬層的多個第三開口； 多個銲球，配置於該薄膜重佈層的該第三介電層的該些第三開口內，其中該些銲球電性連接該薄膜重佈層的該第二金屬層與該承載板；以及 一表面處理層，配置於各該接墊的該上表面上，其中該表面處理層的一頂表面高於該第一介電層的該第一表面。
- 如請求項1所述的電路板結構，其中該表面處理層包括一第一表面處理層與一第二表面處理層，且該第一表面處理層的一第一厚度大於該第二表面處理層的一第二厚度。
- 如請求項2所述的電路板結構，其中該第一介電層還具有從該第一表面往該第二表面延伸的多個第四開口，該些第四開口至少暴露出各該接墊的該上表面，該第一表面處理層配置於各該第四開口內且突出於該第一介電層的該第一表面，而該第二表面處理層包覆於該第一表面處理層上。
- 如請求項2所述的電路板結構，其中該第一介電層還具有從該第一表面往該第二表面延伸的多個第四開口，該些第四開口暴露出部分該第一金屬層而定義為該些接墊，該第一表面處理層配置於各該第四開口內，而該第二表面處理層配置於該第一表面處理層上且突出於該第一介電層的該第一表面。
- 如請求項2所述的電路板結構，更包括： 一圖案化種子層，配置於該第一金屬層上，該第一介電層還具有從該第一表面往該第二表面延伸的多個第四開口，該些第四開口暴露出部分該圖案化種子層而定義為該些接墊，該第一表面處理層配置於各該第四開口內且切齊該第一介電層的該第一表面，而該第二表面處理層配置於該第一表面處理層上。
- 如請求項1所述的電路板結構，更包括： 一底膠，填充於該薄膜重佈層的該第三介電層與該承載板之間且覆蓋該些銲球。
- 如請求項6所述的電路板結構，其中該薄膜重佈層的周圍表面切齊於該底膠的周圍表面以及該承載板的周圍表面。
- 一種電路板結構的製作方法，包括： 形成一薄膜重佈層於一暫時載板上，該薄膜重佈層包括一金屬層、一第一介電層、一第一金屬層、一第二介電層、一第二金屬層以及一第三介電層，該金屬層與該第一介電層形成於該暫時載板上，該第一介電層具有暴露出部分該金屬層的多個第一開口，該第一金屬層形成在該第一介電層上且延伸至該些第一開口內與該金屬層電性連接，該第二介電層覆蓋該第一介電層及該第一金屬層且具有暴露出部分該第一金屬層的多個第二開口，該第二金屬層配置於該第二介電層上且延伸至該些第二開口內與該第一金屬層電性連接，該第三介電層覆蓋該第二介電層及該第二金屬層且具有暴露出部分該第二金屬層的多個第三開口； 透過多個銲球將該薄膜重佈層組裝至一承載板上，其中該些銲球位於該第三介電層的該些第三開口內，且該些銲球電性連接該第二金屬層與該承載板； 將該薄膜重佈層組裝至該承載板上之後，移除該暫時載板而暴露出該第一介電層的一第一表面以及該金屬層，且至少移除部分該金屬層而形成多個接墊，其中該第一介電層的該第一表面高於各該接墊的一上表面；以及 形成一表面處理層於各該接墊的該上表面上，其中該表面處理層的一頂表面高於該第一介電層的該第一表面。
- 如請求項8所述的電路板結構的製作方法，其中該暫時載板包括一玻璃基板、一離型膜以及一種子層，該離型膜位於該玻璃基板與該種子層之間，而形成該薄膜重佈層於該暫時載板上的步驟包括： 形成該金屬層於該種子層上； 形成該第一介電層於該離型膜上，該第一介電層覆蓋該金屬層，且該些第一開口暴露出部分該金屬層； 形成一第一圖案化種子層及其上的該第一金屬層於該第一介電層與該金屬層上； 形成該第二介電層於該第一介電層上； 形成一第二圖案化種子層及其上的該第二金屬層於該第二介電層上以及該些第二開口內；以及 形成該第三介電層於該第二介電層上。
- 如請求項9所述的電路板結構的製作方法，更包括： 於移除該暫時載板之後，且至少移除部分該金屬層而形成該些接墊之前，形成一電鍍種子層於該承載板相對遠離該薄膜重佈層的一側；以及 形成一抗鍍膠層於該電鍍種子層上，且暴露出部分該電鍍種子層而形成多個電鍍接點。
- 如請求項10所述的電路板結構的製作方法，其中形成該表面處理層的步驟包括： 以該些電鍍接點進行一電鍍程序，而形成該表面處理層於各該接墊的該上表面上，其中該表面處理層包括一第一表面處理層與一第二表面處理層，且該第一表面處理層的一第一厚度大於該第二表面處理層的一第二厚度。
- 如請求項11所述的電路板結構的製作方法，其中至少移除部分該金屬層的步驟包括： 以蝕刻的方式移除該種子層與部分該金屬層而形成該些接墊，而該第一介電層形成從該第一表面往該第二表面延伸的多個第四開口，其中該些第四開口至少暴露出各該接墊的該上表面，該第一表面處理層形成於各該第四開口內且突出於該第一介電層的該第一表面，而該第二表面處理層包覆於該第一表面處理層上。
- 如請求項11所述的電路板結構的製作方法，其中至少移除部分該金屬層的步驟包括： 以蝕刻的方式完全移除該種子層、該金屬層以及部分該第一圖案化種子層，而暴露出部分該第一金屬層以定義為該些接墊，而該第一介電層形成從該第一表面往該第二表面延伸的多個第四開口，其中該些第四開口至少暴露出各該接墊的該上表面，該第一表面處理層形成於各該第四開口內，而該第二表面處理層形成於該第一表面處理層上且突出於該第一介電層的該第一表面。
- 如請求項11所述的電路板結構的製作方法，其中至少移除部分該金屬層的步驟包括： 以蝕刻的方式完全移除該種子層以及該金屬層，而暴露出部分該第一圖案化種子層以定義為該些接墊，而該第一介電層形成從該第一表面往該第二表面延伸的多個第四開口，其中該些第四開口至少暴露出各該接墊的該上表面，該第一表面處理層形成於各該第四開口內且切齊該第一介電層的該第一表面，而該第二表面處理層形成於該第一表面處理層上。
- 如請求項8所述的電路板結構的製作方法，更包括： 於移除該暫時載板之前，填充一底膠於該薄膜重佈層的該第三介電層與該承載板之間且覆蓋該些銲球。
- 如請求項15所述的電路板結構的製作方法，更包括： 於形成該表面處理層的步驟之後，進行一單體化程序，以切割該薄膜重佈層、該底膠以及該承載板，而使該薄膜重佈層的周圍表面切齊於該底膠的周圍表面以及該承載板的周圍表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111139982A TWI826060B (zh) | 2022-10-21 | 2022-10-21 | 電路板結構及其製作方法 |
| US17/986,899 US20240237209A9 (en) | 2022-10-21 | 2022-11-15 | Circuit board structure and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111139982A TWI826060B (zh) | 2022-10-21 | 2022-10-21 | 電路板結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI826060B TWI826060B (zh) | 2023-12-11 |
| TW202418892A true TW202418892A (zh) | 2024-05-01 |
Family
ID=90053172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111139982A TWI826060B (zh) | 2022-10-21 | 2022-10-21 | 電路板結構及其製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI826060B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI637663B (zh) * | 2016-10-20 | 2018-10-01 | 欣興電子股份有限公司 | 線路板及其製作方法 |
| TWI708541B (zh) * | 2019-06-06 | 2020-10-21 | 欣興電子股份有限公司 | 線路載板及其製作方法 |
| US11984403B2 (en) * | 2019-11-15 | 2024-05-14 | Dyi-chung Hu | Integrated substrate structure, redistribution structure, and manufacturing method thereof |
| TWI781049B (zh) * | 2022-01-24 | 2022-10-11 | 欣興電子股份有限公司 | 電路板結構及其製作方法 |
-
2022
- 2022-10-21 TW TW111139982A patent/TWI826060B/zh active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
| KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR102551034B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP6210777B2 (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
| JP2006186321A (ja) | 回路基板の製造方法及び電子部品実装構造体の製造方法 | |
| KR101034161B1 (ko) | 반도체 패키지 기판 | |
| US7521800B2 (en) | Solder pad and method of making the same | |
| KR20170009128A (ko) | 회로 기판 및 그 제조 방법 | |
| JP2011527830A (ja) | 導体間隙が縮小された超小型電子相互接続素子 | |
| TWI687142B (zh) | 電路板結構及其製造方法 | |
| TWI693872B (zh) | 電路板製造方法 | |
| JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
| JP2018082130A (ja) | 配線基板及びその製造方法 | |
| JP2011014644A (ja) | 配線基板およびその製造方法 | |
| US20110132651A1 (en) | Circuit board and method of manufacturing the same | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| TWI826060B (zh) | 電路板結構及其製作方法 | |
| TW202418892A (zh) | 電路板結構及其製作方法 | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| US20240237209A9 (en) | Circuit board structure and manufacturing method thereof | |
| KR102310979B1 (ko) | 제한된 솔더 상호 연결 패드들을 가진 회로 보드 및 그 제조 방법 | |
| TWI829396B (zh) | 電路板結構及其製作方法 | |
| CN117956678A (zh) | 电路板结构及其制作方法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 |