CN117956678A - 电路板结构及其制作方法 - Google Patents
电路板结构及其制作方法 Download PDFInfo
- Publication number
- CN117956678A CN117956678A CN202211296216.8A CN202211296216A CN117956678A CN 117956678 A CN117956678 A CN 117956678A CN 202211296216 A CN202211296216 A CN 202211296216A CN 117956678 A CN117956678 A CN 117956678A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- surface treatment
- metal layer
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000010410 layer Substances 0.000 claims abstract description 456
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 239000002335 surface treatment layer Substances 0.000 claims abstract description 128
- 229910000679 solder Inorganic materials 0.000 claims abstract description 40
- 239000010409 thin film Substances 0.000 claims abstract description 39
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 23
- 238000007747 plating Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 238000009713 electroplating Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000012792 core layer Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路板结构及其制作方法。电路板结构包括承载板、配置于承载板上的薄膜重布层、电性连接薄膜重布层与承载板的多个焊球及表面处理层。薄膜重布层包括多个接垫、第一介电层、第一金属层、第二介电层、第二金属层以及第三介电层。第一介电层的多个第一开口暴露出部分接垫,且第一介电层的第一表面高于每一接垫的上表面。焊球配置于薄膜重布层的第三介电层的多个第三开口内,其中焊球电性连接薄膜重布层的第二金属层与承载板。表面处理层配置于每一接垫的上表面上,其中表面处理层的顶表面高于第一介电层的第一表面。本发明的电路板结构可有效地避免后续形成在接垫上的表面处理层因细间距而产生电性短路,可具有较佳的结构可靠度。
Description
技术领域
本发明涉及一种基板结构及其制作方法,尤其涉及一种电路板结构及其制作方法。
背景技术
现今电子产品功能多元且效能更强,产品需求的I/O数也随之升高,因而使得产品接点尺寸(pad size)及接点间距(pad pitch)越来越小。此外,上述需求也造成表面处理制程不易制作,尤其是在细间距(fine space)的产品上,因在移除暂时载板后即进行表面处理程序,易导致架桥问题(bridge issue)而产生电性短路。
发明内容
本发明是针对一种电路板结构,其具有较佳的结构可靠度。
本发明还针对一种电路板结构的制作方法,用以制作上述的电路板结构。
根据本发明的实施例,电路板结构包括承载板、薄膜重布层、多个焊球以及表面处理层。薄膜重布层配置于承载板上。薄膜重布层包括多个接垫、第一介电层、第一金属层、第二介电层、第二金属层以及第三介电层。第一介电层具有彼此相对的第一表面与第二表面以及从第二表面往第一表面延伸的多个第一开口。第一开口暴露出部分接垫,且第一表面高于每一接垫的上表面。第一金属层配置在第一介电层的第二表面上且延伸至第一开口内。第二介电层覆盖第一介电层及第一金属层且具有暴露出部分第一金属层的多个第二开口。第二金属层配置于第二介电层上且延伸至第二开口内与第一金属层电性连接。第三介电层覆盖第二介电层及第二金属层且具有暴露出部分第二金属层的多个第三开口。焊球配置于薄膜重布层的第三介电层的第三开口内,其中焊球电性连接薄膜重布层的第二金属层与承载板。表面处理层配置于每一接垫的上表面上,其中表面处理层的顶表面高于第一介电层的第一表面。
在根据本发明的实施例的电路板结构中,上述的表面处理层包括第一表面处理层与第二表面处理层。第一表面处理层的第一厚度大于第二表面处理层的第二厚度。
在根据本发明的实施例的电路板结构中,上述的第一介电层还具有从第一表面往第二表面延伸的多个第四开口。第四开口至少暴露出每一接垫的上表面。第一表面处理层配置于每一第四开口内且突出于第一介电层的第一表面。第二表面处理层包覆于第一表面处理层上。
在根据本发明的实施例的电路板结构中,上述的第一介电层还具有从第一表面往第二表面延伸的多个第四开口。第四开口暴露出部分第一金属层而定义为接垫。第一表面处理层配置于每一第四开口内,而第二表面处理层配置于第一表面处理层上且突出于第一介电层的第一表面。
在根据本发明的实施例的电路板结构中,上述的电路板结构还包括图案化种子层,配置于第一金属层上。第一介电层还具有从第一表面往第二表面延伸的多个第四开口。第四开口暴露出部分图案化种子层而定义为接垫。第一表面处理层配置于每一第四开口内且切齐第一介电层的第一表面。第二表面处理层配置于第一表面处理层上。
在根据本发明的实施例的电路板结构中,上述的电路板结构还包括底胶,填充于薄膜重布层的第三介电层与承载板之间且覆盖焊球。
在根据本发明的实施例的电路板结构中,上述的薄膜重布层的周围表面切齐于底胶的周围表面以及承载板的周围表面。
根据本发明的实施例,电路板结构的制作方法,其包括以下步骤。形成薄膜重布层于暂时载板上。薄膜重布层包括金属层、第一介电层、第一金属层、第二介电层、第二金属层以及第三介电层。金属层与第一介电层形成于暂时载板上。第一介电层具有暴露出部分金属层的多个第一开口。第一金属层形成在第一介电层上且延伸至第一开口内与金属层电性连接。第二介电层覆盖第一介电层及第一金属层且具有暴露出部分第一金属层的多个第二开口。第二金属层配置于第二介电层上且延伸至第二开口内与第一金属层电性连接。第三介电层覆盖第二介电层及第二金属层且具有暴露出部分第二金属层的多个第三开口。通过多个焊球将薄膜重布层组装至承载板上。焊球位于第三介电层的第三开口内,且焊球电性连接第二金属层与承载板。将薄膜重布层组装至承载板上之后,移除暂时载板而暴露出第一介电层的第一表面以及金属层,且至少移除部分金属层而形成多个接垫。第一介电层的第一表面高于每一接垫的上表面。形成表面处理层于每一接垫的上表面上,其中表面处理层的顶表面高于第一介电层的第一表面。
在根据本发明的实施例的电路板结构的制作方法中,上述的暂时载板包括玻璃基板、离型膜以及种子层。离型膜位于玻璃基板与种子层之间。形成薄膜重布层于暂时载板上的步骤包括:形成金属层于种子层上。形成第一介电层于离型膜上,第一介电层覆盖金属层,且第一开口暴露出部分金属层。形成第一图案化种子层及其上的第一金属层于第一介电层与金属层上。形成第二介电层于第一介电层上。形成第二图案化种子层及其上的第二金属层于第二介电层上以及第二开口内。形成第三介电层于第二介电层上。
在根据本发明的实施例的电路板结构的制作方法中,上述的电路板结构的制作方法还包括于移除暂时载板之后,且至少移除部分金属层而形成接垫之前,形成电镀种子层于承载板相对远离薄膜重布层的一侧。形成抗镀胶层于电镀种子层上,且暴露出部分电镀种子层而形成多个电镀接点。
在根据本发明的实施例的电路板结构的制作方法中,上述的形成表面处理层的步骤包括:以电镀接点进行电镀程序,而形成表面处理层于每一接垫的上表面上。表面处理层包括第一表面处理层与第二表面处理层。第一表面处理层的第一厚度大于第二表面处理层的第二厚度。
在根据本发明的实施例的电路板结构的制作方法中,上述的至少移除部分金属层的步骤包括:以蚀刻的方式移除种子层与部分金属层而形成接垫,而第一介电层形成从第一表面往第二表面延伸的多个第四开口。第四开口至少暴露出每一接垫的上表面。第一表面处理层形成于每一第四开口内且突出于第一介电层的第一表面,而第二表面处理层包覆于第一表面处理层上。
在根据本发明的实施例的电路板结构的制作方法中,上述的至少移除部分金属层的步骤包括:以蚀刻的方式完全移除种子层、金属层以及部分第一图案化种子层,而暴露出部分第一金属层以定义为接垫,而第一介电层形成从第一表面往第二表面延伸的多个第四开口。第四开口至少暴露出每一接垫的上表面。第一表面处理层形成于每一第四开口内,而第二表面处理层形成于第一表面处理层上且突出于第一介电层的第一表面。
在根据本发明的实施例的电路板结构的制作方法中,上述的至少移除部分金属层的步骤包括:以蚀刻的方式完全移除种子层以及金属层,而暴露出部分第一图案化种子层以定义为接垫,而第一介电层形成从第一表面往第二表面延伸的多个第四开口。第四开口至少暴露出每一接垫的上表面。第一表面处理层形成于每一第四开口内且切齐第一介电层的第一表面,而第二表面处理层形成于第一表面处理层上。
在根据本发明的实施例的电路板结构的制作方法中,上述的电路板结构的制作方法还包括于移除暂时载板之前,填充底胶于薄膜重布层的第三介电层与承载板之间且覆盖焊球。
在根据本发明的实施例的电路板结构的制作方法中,上述的电路板结构的制作方法还包括于形成表面处理层的步骤之后,进行单体化程序,以切割薄膜重布层、底胶以及承载板,而使薄膜重布层的周围表面切齐于底胶的周围表面以及承载板的周围表面。
基于上述,在本发明的电路板结构的设计中,第一介电层的第一表面高于每一接垫的上表面,即第一介电层可视为天然屏障(dam),可有效地避免后续形成在接垫上的表面处理层因细间距导致架桥问题而产生电性短路。因此,本发明的电路板结构可具有较佳的结构可靠度。
附图说明
图1A至图1M是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图;
图2是依照本发明的一实施例的一种电路板结构的剖面示意图;
图3是依照本发明的另一实施例的一种电路板结构的剖面示意图。
附图标记说明
1:暂时载板;
2:玻璃基板;
3:电镀种子层;
4:离型膜;
5:抗镀胶层;
6:种子层;
10a、10b、10c:电路板结构;
100:薄膜重布层;
110:金属层;
115:种子层;
120:第一介电层;
121:第一表面;
122:第一开口;
123:第三表面;
124:第四开口;
130:第一金属层;
135:第一图案化种子层;
140:第二介电层;
142:第二开口;
150:第二金属层;
155:第二图案化种子层;
160:第三介电层;
162:第三开口;
170:表面处理层;
200:承载板;
210:核心层;
220:第一增层线路层;
222、232:线路层;
224、234:介电层;
226、236:导电孔;
230:第二增层线路层;
240:导电通孔;
250:第一防焊层;
252、262:防焊开口;
260:第二防焊层;
270:第一表面处理层;
280:第二表面处理层;
300:焊球;
400:底胶;
500a、500b、500c:表面处理层;
501、502、503:顶表面;
510、530、550:第一表面处理层;
520、540、560:第二表面处理层;
E:电镀接点;
H1:第一厚度;
H2:第二厚度;
P1、P2、P3:接垫;
T1、T2、T3:上表面;
S1、S2、S3:周围表面。
具体实施方式
现将详细地参考本发明的示范性实施例,示范性实施例的实例说明于附图中。只要有可能,相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1M是依照本发明的一实施例的一种电路板结构的制作方法的剖面示意图。关于本实施例的电路板的制作方法,首先,请参考图1A,提供暂时载板1,暂时载板1包括玻璃基板2、离型膜4以及种子层6,其中离型膜4位于玻璃基板2与种子层6之间。种子层6的材质例如是钛,但并不以此为限。
接着,请同时参考图1A以及图1B,形成图案化光致抗蚀剂层(未示出)于种子层6上。接着,借由种子层6进行电镀制程,而形成金属材料层(未示出)于图案化光致抗蚀剂层所暴露出的种子层6上。之后,以剥离法以及蚀刻法来移除图案化光致抗蚀剂层及位于其下方的种子层,而形成金属层110于种子层115上。
紧接着,请再参考图1B,形成第一介电层120于离型膜4上,其中第一介电层120覆盖金属层110,且具有多个第一开口122,而第一开口122暴露出部分金属层110。此处,第一介电层120的材质例如是二氧化硅、可曝光型介电层(photo imageable dielectric,PID;例PI(polyimide),PBO(polybenzoxazole))、非曝光型介电层(non-photo imageabledielectric,例ABF(Ajinomoto Build-up Film)),但不以此为限。
接着,请参考图1C,形成第一图案化种子层135及其上的第一金属层130于第一介电层120与金属层110上。第一图案化种子层135及其上的第一金属层130形成在第一介电层120上且延伸至第一开口122内与金属层110电性连接。
紧接着,请再参考图1C,形成第二介电层140于第一介电层120上。第二介电层140覆盖第一介电层120及第一金属层130且具有暴露出部分第一金属层130的多个第二开口142。
接着,请参考图1D,形成第二图案化种子层155及其上的第二金属层150于第二介电层140上以及第二开口142内。第二图案化种子层155及其上的第二金属层150配置于第二介电层140上且延伸至第二开口142内与第一金属层130电性连接。
接着,请再参考图1D,形成第三介电层160于第二介电层140上。第三介电层160覆盖第二介电层140及第二金属层150且具有暴露出部分第二金属层150的多个第三开口162。紧接着,形成表面处理层170于第三开口162所暴露出的第二金属层150上,其中表面处理层170的材质包括有机保焊剂(organic solderability preservative,OSP)、化镍金(electroless nickel immersion gold,ENIG)或化镍钯金(electroless nickelelectroless palladium immersion gold,ENEPIG),但不以此为限。至此,已形成薄膜重布层100于暂时载板1上。此处,薄膜重布层100是由种子层115、金属层110、第一介电层120、第一图案化种子层135、第一金属层130、第二介电层140、第二图案化种子层155、第二金属层150、第三介电层160以及表面处理层170所组成。
接着,请参考图1E,形成多个焊球300于薄膜重布层100的第三介电层160的第三开口162内,其中焊球300直接接触表面处理层170且电性连接第二金属层150。
接着,请参考图1F,通过焊球300将薄膜重布层100组装至承载板200上。承载板200包括核心层210、第一增层线路层220、第二增层线路层230、多个导电通孔240、第一防焊层250、第二防焊层260、第一表面处理层270以及第二表面处理层280。第一增层线路层220与第二增层线路层230分别位于核心层210的相对两侧,且分别具有多层线路层222、232、多层介电层224、234以及多个导电孔226、236。线路层222、232与介电层224、234交替配置,且相邻两线路层222、232通过对应的导电孔226、236电性连接。导电通孔240贯穿核心层210且电性连接第一增层线路层220的线路层222与第二增层线路层230的线路层232。第一防焊层250与第二防焊层260分别配置于第一增层线路层220与第二增层线路层230上,且分别具有暴露出最外侧的线路层222、232的防焊开口252、262。第一表面处理层270与第二表面处理层280分别配置于防焊开口252、262所暴露出的线路层222、232上。焊球300电性连接第二金属层150与位于防焊开口252所暴露出的线路层222上的第一表面处理层270,而使薄膜重布层100电性连接至承载板200。
接着,请再参考图1F,填充底胶400于薄膜重布层100的第三介电层160与承载板200的第一防焊层250之间且覆盖焊球300。
接着,请同时参考图1F以及图1G,将薄膜重布层100组装至承载板200上之后,移除暂时载板1的离型膜4与玻璃基板2,以暴露出第一介电层120的第一表面121以及位于金属层110上的种子层115。举例来说,例如是通过紫外光雷射(UV laser)来分离薄膜重布层100与离型膜4及玻璃基板2,并通过雷射修整(laser trimming)或半切割来分离暂时载板1。之后,可利用电浆来清洁/去除移除暂时载板1后的薄膜重布层100的表面。
接着,请参考图1H,形成电镀种子层3于承载板200相对远离薄膜重布层100的一侧。电镀种子层3形成在第二防焊层260上且延伸覆盖位于防焊开口262内的第二表面处理层280。此处,电镀种子层3的材质例如是钛/铜或铜,但不以此为限。
接着,请参考图1I,形成抗镀胶层5于电镀种子层3上,其中抗镀胶层5暴露出部分电镀种子层3而形成多个电镀接点E。
接着,请同时参考图1I以及图1J,以蚀刻的方式移除种子层115以及部分金属层110以形成多个接垫P1,而第一介电层120形成从第一表面121往第二表面123延伸的多个第四开口124,其中第四开口124暴露出接垫P1的上表面T1。也就是说,接垫P1是由蚀刻部分金属层110所构成。此处,第一介电层120的第一表面121高于每一接垫P1的上表面T1。
接着,请参考图1K,以电镀接点E进行电镀程序,形成表面处理层500a于每一接垫P1的上表面T1上,其中表面处理层500a的顶表面501高于第一介电层120的第一表面121。详细来说,本实施例的表面处理层500a包括第一表面处理层510与第二表面处理层520。第一表面处理层510形成于第四开口124内且突出于第一介电层120的第一表面121,而第二表面处理层520包覆于第一表面处理层510上。此处,第一表面处理层510的第一厚度H1大于第二表面处理层520的第二厚度H2,其中第一表面处理层510的材质例如是镍,而第二表面处理层520的例如是金。于另一实施例中,表面处理层500a的材质亦可为化镍钯金(electrolessnickel electroless palladium immersion gold,ENEPIG)或化钯浸金(electrolesspalladium immersion gold,EPIG)。
之后,请同时参考图1K以及图1L,移除抗镀胶层5以及电镀种子层3,而暴露出承载板200相对远离薄膜重布层100的一侧。
最后,请同时参考图1L以及图1M,以轮刀进行单体化程序,以切割薄膜重布层100、底胶400以及承载板200,而使薄膜重布层100的周围表面S1切齐于底胶400的周围表面S3以及承载板200的周围表面S2。至此,已完成电路板结构10a的制作。
简言之,本实施例是在移除暂时载板1之后,先对金属层110进行蚀刻,之后才进行表面处理层500a的制作,因此于形成表面处理层500a时,第一介电层110可作为屏障来降低/避免因架桥问题而产生电性短路。至此,已完成电路板结构10a的制作。于一实施例中,电路板结构10a例如是测试探针卡,但不以此为限。
在结构上,请再参考图1M,在本实施例中,电路板结构10a包括薄膜重布层100、承载板200、焊球300以及表面处理层500a。薄膜重布层100配置于承载板200上。薄膜重布层100包括接垫P1、第一介电层120、第一金属层130、第二介电层140、第二金属层150以及第三介电层160。第一介电层120具有彼此相对的第一表面121与第二表面123以及从第二表面123往第一表面121延伸的第一开口122。第一开口122暴露出部分接垫P1,且第一表面121高于每一接垫P1的上表面T1。此处,第一介电层120还具有从第一表面121往第二表面123延伸的第四开口124,其中第四开口124至少暴露出每一接垫P1的上表面T1。第一金属层130配置在第一介电层120的第二表面123上且延伸至第一开口122内。第二介电层140覆盖第一介电层120及第一金属层130且具有暴露出部分第一金属层130的第二开口142。第二金属层150配置于第二介电层140上且延伸至第二开口142内与第一金属层130电性连接。第三介电层160覆盖第二介电层140及第二金属层150且具有暴露出部分第二金属层150的第三开口162。
再者,焊球300配置于薄膜重布层100的第三介电层160的第三开口162内,其中焊球300电性连接薄膜重布层100的第二金属层150与承载板200。表面处理层500a配置于每一接垫P1的上表面T1上,其中表面处理层500a的顶表面501高于第一介电层120的第一表面121。此处,表面处理层500a包括第一表面处理层510与第二表面处理层520。第一表面处理层510配置于每一第四开口124内且突出于第一介电层120的第一表面121。第二表面处理层520包覆于第一表面处理层510上。第一表面处理层510的第一厚度H1大于第二表面处理层520的第二厚度H2。此外,本实施例的电路板结构10a还包括底胶400,填充于薄膜重布层100的第三介电层160与承载板200之间且覆盖焊球300。此处,薄膜重布层100的周围表面S1切齐于底胶400的周围表面S3以及承载板200的周围表面S2。
简言之,在本实施例的电路板结构10a的设计中,第一介电层120的第一表面121高于每一接垫P1的上表面T1,即第一介电层120可视为天然屏障,可有效地避免后续形成在接垫P1上的表面处理层500a因细间距导致架桥问题而产生电性短路。因此,本实施例的电路板结构10a可具有较佳的结构可靠度。
以下将列举其他实施例以作为说明。在此必须说明的是,下述实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,下述实施例不再重复赘述。
图2是依照本发明的一实施例的一种电路板结构的剖面示意图。请同时参照图1M与图2,本实施例的电路板结构10b与图1M中的电路板结构10a相似,惟二者主要差异之处在于:于图1J的步骤时,以蚀刻的方式完全移除种子层115(请参考图1I)以及金属层110(请参考图1I),而暴露出部分第一图案化种子层135以定义为接垫P2。在此蚀刻步骤中,第一图案化种子层135可做为蚀刻金属层110的蚀刻阻挡层。第一表面处理层530形成于每一第四开口124内且切齐第一介电层120的第一表面121,而第二表面处理层540形成于第一表面处理层530上。此处,表面处理层500b的表面502突出于第一介电层120的第一表面121。由于本实施例是完全移除金属层110而以暴露出的第一图案化种子层135定义为接垫P2,因此可增加更多空间来形成表面处理层500b,可增加表面耐磨性。
图3是依照本发明的一实施例的一种电路板结构的剖面示意图。请同时参照图1M与图3,本实施例的电路板结构10c与图1M中的电路板结构10a相似,惟二者主要差异之处在于:于图1J的步骤时,以蚀刻的方式完全移除种子层115(请参考图1I)、金属层110(请参考图1I)以及部分第一图案化种子层135,而暴露出部分第一金属层130以定义为接垫P3。在此蚀刻步骤中,第一图案化种子层135及第一金属层130可分别作为蚀刻金属层110及蚀刻第一图案化种子层135的蚀刻阻挡层。第一表面处理层550形成于每一第四开口124内且略低于第一介电层120的第一表面121,而第二表面处理层560形成于第一表面处理层550上且突出于第一介电层120的第一表面121。此处,表面处理层500c的表面503突出于第一介电层120的第一表面121。由于本实施例是完全移除金属层110以及部分第一图案化种子层135而以暴露出的第一金属层130定义为接垫P3,因此可排除对信号的影响。
综上所述,在本发明的电路板结构的设计中,第一介电层的第一表面高于每一接垫的上表面,即第一介电层可视为天然屏障(dam),可有效地避免后续形成在接垫上的表面处理层因细间距导致架桥问题而产生电性短路。因此,本发明的电路板结构可具有较佳的结构可靠度。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (16)
1.一种电路板结构,其特征在于,包括:
承载板;
薄膜重布层,配置于所述承载板上,所述薄膜重布层包括多个接垫、第一介电层、第一金属层、第二介电层、第二金属层以及第三介电层,所述第一介电层具有彼此相对的第一表面与第二表面以及从所述第二表面往所述第一表面延伸的多个第一开口,所述多个第一开口暴露出部分所述多个接垫,且所述第一表面高于所述多个接垫中的每一个的上表面,所述第一金属层配置在所述第一介电层的所述第二表面上且延伸至所述多个第一开口内,所述第二介电层覆盖所述第一介电层及所述第一金属层且具有暴露出部分所述第一金属层的多个第二开口,所述第二金属层配置于所述第二介电层上且延伸至所述多个第二开口内与所述第一金属层电性连接,所述第三介电层覆盖所述第二介电层及所述第二金属层且具有暴露出部分所述第二金属层的多个第三开口;
多个焊球,配置于所述薄膜重布层的所述第三介电层的所述多个第三开口内,其中所述多个焊球电性连接所述薄膜重布层的所述第二金属层与所述承载板;以及
表面处理层,配置于所述多个接垫中的每一个的所述上表面上,其中所述表面处理层的顶表面高于所述第一介电层的所述第一表面。
2.根据权利要求1所述的电路板结构,其特征在于,所述表面处理层包括第一表面处理层与第二表面处理层,且所述第一表面处理层的第一厚度大于所述第二表面处理层的第二厚度。
3.根据权利要求2所述的电路板结构,其特征在于,所述第一介电层还具有从所述第一表面往所述第二表面延伸的多个第四开口,所述多个第四开口至少暴露出所述多个接垫中的每一个的所述上表面,所述第一表面处理层配置于所述多个第四开口中的每一个内且突出于所述第一介电层的所述第一表面,而所述第二表面处理层包覆于所述第一表面处理层上。
4.根据权利要求2所述的电路板结构,其特征在于,所述第一介电层还具有从所述第一表面往所述第二表面延伸的多个第四开口,所述多个第四开口暴露出部分所述第一金属层而定义为所述多个接垫,所述第一表面处理层配置于所述多个第四开口中的每一个内,而所述第二表面处理层配置于所述第一表面处理层上且突出于所述第一介电层的所述第一表面。
5.根据权利要求2所述的电路板结构,其特征在于,还包括:
图案化种子层,配置于所述第一金属层上,所述第一介电层还具有从所述第一表面往所述第二表面延伸的多个第四开口,所述多个第四开口暴露出部分所述图案化种子层而定义为所述多个接垫,所述第一表面处理层配置于所述多个第四开口中的每一个内且切齐所述第一介电层的所述第一表面,而所述第二表面处理层配置于所述第一表面处理层上。
6.根据权利要求1所述的电路板结构,其特征在于,还包括:
底胶,填充于所述薄膜重布层的所述第三介电层与所述承载板之间且覆盖所述多个焊球。
7.根据权利要求6所述的电路板结构,其特征在于,所述薄膜重布层的周围表面切齐于所述底胶的周围表面以及所述承载板的周围表面。
8.一种电路板结构的制作方法,其特征在于,包括:
形成薄膜重布层于暂时载板上,所述薄膜重布层包括金属层、第一介电层、第一金属层、第二介电层、第二金属层以及第三介电层,所述金属层与所述第一介电层形成于所述暂时载板上,所述第一介电层具有暴露出部分所述金属层的多个第一开口,所述第一金属层形成在所述第一介电层上且延伸至所述多个第一开口内与所述金属层电性连接,所述第二介电层覆盖所述第一介电层及所述第一金属层且具有暴露出部分所述第一金属层的多个第二开口,所述第二金属层配置于所述第二介电层上且延伸至所述多个第二开口内与所述第一金属层电性连接,所述第三介电层覆盖所述第二介电层及所述第二金属层且具有暴露出部分所述第二金属层的多个第三开口;
通过多个焊球将所述薄膜重布层组装至承载板上,其中所述多个焊球位于所述第三介电层的所述多个第三开口内,且所述多个焊球电性连接所述第二金属层与所述承载板;
将所述薄膜重布层组装至所述承载板上之后,移除所述暂时载板而暴露出所述第一介电层的第一表面以及所述金属层,且至少移除部分所述金属层而形成多个接垫,其中所述第一介电层的所述第一表面高于所述多个接垫中的每一个的上表面;以及
形成表面处理层于所述多个接垫中的每一个的所述上表面上,其中所述表面处理层的顶表面高于所述第一介电层的所述第一表面。
9.根据权利要求8所述的电路板结构的制作方法,其特征在于,所述暂时载板包括玻璃基板、离型膜以及种子层,所述离型膜位于所述玻璃基板与所述种子层之间,而形成所述薄膜重布层于所述暂时载板上的步骤包括:
形成所述金属层于所述种子层上;
形成所述第一介电层于所述离型膜上,所述第一介电层覆盖所述金属层,且所述多个第一开口暴露出部分所述金属层;
形成第一图案化种子层及其上的所述第一金属层于所述第一介电层与所述金属层上;
形成所述第二介电层于所述第一介电层上;
形成第二图案化种子层及其上的所述第二金属层于所述第二介电层上以及所述多个第二开口内;以及
形成所述第三介电层于所述第二介电层上。
10.根据权利要求9所述的电路板结构的制作方法,其特征在于,还包括:
于移除所述暂时载板之后,且至少移除部分所述金属层而形成所述多个接垫之前,形成电镀种子层于所述承载板相对远离所述薄膜重布层的一侧;以及
形成抗镀胶层于所述电镀种子层上,且暴露出部分所述电镀种子层而形成多个电镀接点。
11.根据权利要求10所述的电路板结构的制作方法,其特征在于,形成所述表面处理层的步骤包括:
以所述多个电镀接点进行电镀程序,而形成所述表面处理层于所述多个接垫中的每一个的所述上表面上,其中所述表面处理层包括第一表面处理层与第二表面处理层,且所述第一表面处理层的第一厚度大于所述第二表面处理层的第二厚度。
12.根据权利要求11所述的电路板结构的制作方法,其特征在于,至少移除部分所述金属层的步骤包括:
以蚀刻的方式移除所述种子层与部分所述金属层而形成所述多个接垫,而所述第一介电层形成从所述第一表面往所述第二表面延伸的多个第四开口,其中所述多个第四开口至少暴露出所述多个接垫中的每一个的所述上表面,所述第一表面处理层形成于所述多个第四开口中的每一个内且突出于所述第一介电层的所述第一表面,而所述第二表面处理层包覆于所述第一表面处理层上。
13.根据权利要求11所述的电路板结构的制作方法,其特征在于,至少移除部分所述金属层的步骤包括:
以蚀刻的方式完全移除所述种子层、所述金属层以及部分所述第一图案化种子层,而暴露出部分所述第一金属层以定义为所述多个接垫,而所述第一介电层形成从所述第一表面往所述第二表面延伸的多个第四开口,其中所述多个第四开口至少暴露出所述多个接垫中的每一个的所述上表面,所述第一表面处理层形成于所述多个第四开口中的每一个内,而所述第二表面处理层形成于所述第一表面处理层上且突出于所述第一介电层的所述第一表面。
14.根据权利要求11所述的电路板结构的制作方法,其特征在于,至少移除部分所述金属层的步骤包括:
以蚀刻的方式完全移除所述种子层以及所述金属层,而暴露出部分所述第一图案化种子层以定义为所述多个接垫,而所述第一介电层形成从所述第一表面往所述第二表面延伸的多个第四开口,其中所述多个第四开口至少暴露出所述多个接垫中的每一个的所述上表面,所述第一表面处理层形成于所述多个第四开口中的每一个内且切齐所述第一介电层的所述第一表面,而所述第二表面处理层形成于所述第一表面处理层上。
15.根据权利要求8所述的电路板结构的制作方法,其特征在于,还包括:
于移除所述暂时载板之前,填充底胶于所述薄膜重布层的所述第三介电层与所述承载板之间且覆盖所述多个焊球。
16.根据权利要求15所述的电路板结构的制作方法,其特征在于,还包括:
于形成所述表面处理层的步骤之后,进行单体化程序,以切割所述薄膜重布层、所述底胶以及所述承载板,而使所述薄膜重布层的周围表面切齐于所述底胶的周围表面以及所述承载板的周围表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211296216.8A CN117956678A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211296216.8A CN117956678A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117956678A true CN117956678A (zh) | 2024-04-30 |
Family
ID=90803605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211296216.8A Pending CN117956678A (zh) | 2022-10-21 | 2022-10-21 | 电路板结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117956678A (zh) |
-
2022
- 2022-10-21 CN CN202211296216.8A patent/CN117956678A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8227711B2 (en) | Coreless packaging substrate and method for fabricating the same | |
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US8458900B2 (en) | Wiring substrate having columnar protruding part | |
US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
KR20060124576A (ko) | 배선 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
US9699905B2 (en) | Wiring board | |
KR20070065789A (ko) | 회로판 및 그 제조방법 | |
US20080185711A1 (en) | Semiconductor package substrate | |
KR20100043591A (ko) | 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법 | |
JP2008004924A (ja) | パッケージ基板製造方法 | |
US7521800B2 (en) | Solder pad and method of making the same | |
JP2011228737A (ja) | 配線基板、及び半導体装置 | |
JP2011527830A (ja) | 導体間隙が縮小された超小型電子相互接続素子 | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
US20070186413A1 (en) | Circuit board structure and method for fabricating the same | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
CN117956678A (zh) | 电路板结构及其制作方法 | |
TWI826060B (zh) | 電路板結構及其製作方法 | |
US10431533B2 (en) | Circuit board with constrained solder interconnect pads | |
US11688669B2 (en) | Wiring substrate | |
TW202418892A (zh) | 電路板結構及其製作方法 | |
TWI829396B (zh) | 電路板結構及其製作方法 | |
US6646357B2 (en) | Semiconductor device and method of production of same | |
KR102531702B1 (ko) | 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |