TW202343807A

TW202343807A - 半導體裝置

Info

Publication number: TW202343807A
Application number: TW112115013A
Authority: TW
Inventors: 大貫達也; 國武寛司; 中島基
Original assignee: 日商半導體能源研究所股份有限公司
Priority date: 2022-04-28
Filing date: 2023-04-21
Publication date: 2023-11-01
Also published as: WO2023209484A1

Abstract

提供一種能夠實現微型化或高積體化的半導體裝置。半導體裝置包括第一導電體、第一導電體上方的第二導電體、與第二導電體的頂面接觸的第三導電體、第三導電體上方的第四導電體、第二導電體及第四導電體上方的第五導電體、第一及第二氧化物、第四及第五絕緣體。第四絕緣體及第一氧化物配置在第四導電體等中的第一開口的內側，第一氧化物具有隔著第四絕緣體與第四導電體相對的區域、與第三導電體的頂面接觸的區域以及與第五導電體的底面接觸的區域。第五絕緣體及第二氧化物配置在第二導電體等中的第二開口的內側，第二氧化物具有隔著第五絕緣體與第二導電體相對的區域、與第一導電體的頂面接觸的區域以及與第五導電體的底面接觸的區域。

Description

半導體裝置

本發明的一個實施方式係關於一種半導體裝置、記憶體裝置及電子裝置。此外，本發明的一個實施方式係關於一種半導體裝置的製造方法。

注意，本發明的一個實施方式不侷限於上述技術領域。作為本發明的一個實施方式的技術領域的例子，可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、輸入裝置（例如，觸控感測器等）、輸入輸出裝置（例如，觸控面板等）、它們的驅動方法或它們的製造方法。

注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、運算裝置或記憶體裝置是半導體裝置的一個實施方式。顯示裝置（液晶顯示裝置及發光顯示裝置等）、投影裝置、照明設備、電光裝置、蓄電裝置、記憶體裝置、半導體電路、攝像裝置及電子裝置等有時包括半導體裝置。

近年來，已對LSI（Large Scale Integration：大型積體電路）、CPU（Central Processing Unit：中央處理器）、記憶體（記憶體裝置）等半導體裝置進行開發。這些半導體裝置用於電腦、可攜式資訊終端等各種電子裝置。另外，根據運算處理執行時的暫時儲存、資料的長期儲存等用途，已開發出各種儲存方式的記憶體。作為典型的儲存方式的記憶體，例如可以舉出DRAM（Dynamic Random Access Memory：動態隨機存取記憶體）、SRAM（Static Random Access Memory：靜態隨機存取記憶體）及快閃記憶體。

另外，隨著處理資料量的增大，需要記憶容量更大的半導體裝置。專利文獻1及非專利文獻1公開了層疊電晶體來形成的記憶單元。

另外，為了增大半導體裝置的記憶容量，正在進行半導體裝置中的電晶體的微型化。為了實現電晶體的微型化，垂直電晶體的研究日益火熱。例如，非專利文獻2及非專利文獻3公開了一種在形成通道的區域（也稱為通道形成區域）中包含金屬氧化物的縱向電晶體。

[專利文獻1]國際專利申請公開第2021/053473號

[非專利文獻1]M.Oota et al.，“3D-Stacked CAAC-In-Ga-Zn Oxide FETs with Gate Length of 72nm”，IEDM Tech. Dig.，2019，pp.50-53 [非專利文獻2]X.Duan et al.，“Novel Vertical Channel-All-Around（CAA） IGZO FETs for 2T0C DRAM with High Density beyond 4F ²by Monolithic Stacking”，IEDM Tech. Dig.，2021，pp.222-225 [非專利文獻3]H.Fujiwara et al.，“Surrounding Gate Vertical-Channel FET with Gate Length of 40 nm Using BEOL Compatible High-Thermal-Tolerance In-Al-Zn Oxide Channel”，2020 Symposium on VLSI Technology，TH2.2

本發明的一個實施方式的目的之一是提供一種能夠實現微型化或高積體化的半導體裝置。本發明的一個實施方式的目的之一是提供一種工作速度快的半導體裝置。本發明的一個實施方式的目的之一是提供一種具有優異電特性的半導體裝置。本發明的一個實施方式的目的之一是提供一種電晶體的電特性不均勻小的半導體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的半導體裝置。本發明的一個實施方式的目的之一是提供一種通態電流大的半導體裝置。本發明的一個實施方式的目的之一是提供一種低功耗半導體裝置。本發明的一個實施方式的目的之一是提供一種新穎半導體裝置。

本發明的一個實施方式的目的之一是提供一種記憶容量大的記憶體裝置。本發明的一個實施方式的目的之一是提供一種佔有面積小的記憶體裝置。本發明的一個實施方式的目的之一是提供一種可靠性高的記憶體裝置。本發明的一個實施方式的目的之一是提供一種低功耗記憶體裝置。本發明的一個實施方式的目的之一是提供一種新穎記憶體裝置。

注意，這些目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍的記載中抽取上述目的以外的目的。

本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一導電體、第一導電體上的第一絕緣體、第一絕緣體上的第二導電體、第二導電體上的第三導電體、第一絕緣體、第二導電體及第三導電體上的第二絕緣體、第二絕緣體上的第四導電體、第四導電體上的第三絕緣體、第三絕緣體上的第五導電體、第一氧化物、第二氧化物、第四絕緣體以及第五絕緣體。第二絕緣體、第四導電體及第三絕緣體中設置有到達第三導電體的第一開口。第四絕緣體具有與第一開口中的第四導電體的側面接觸的區域。第一氧化物具有隔著第四絕緣體與第四導電體相對的區域、與第三導電體的頂面的至少一部分接觸的區域以及與第五導電體的底面的至少一部分接觸的區域。第一絕緣體、第二導電體、第二絕緣體及第三絕緣體中設置有到達第一導電體的第二開口。第五絕緣體具有與第二開口中的第二導電體的側面接觸的區域。第二氧化物具有隔著第五絕緣體與第二導電體相對的區域、與第一導電體的頂面的至少一部分接觸的區域以及與第五導電體的底面的至少一部分接觸的區域。

在上述半導體裝置中，第四導電體延伸的方向較佳為平行於第一導電體延伸的方向。

另外，在上述半導體裝置中，當從平面看時，第二開口之徑的尺寸較佳為比第一開口之徑的尺寸大。

另外，當從上述半導體裝置的剖面看時，第一開口的側壁及第二開口的側壁較佳為都具有錐形形狀。

本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一絕緣體、第一絕緣體上的第一導電體及第二導電體、第一絕緣體、第一導電體及第二導電體上的第二絕緣體、第二絕緣體上的第三導電體、第三導電體上的第四導電體、第二絕緣體、第三導電體及第四導電體上的第三絕緣體、第三絕緣體上的第五導電體、第五導電體上的第四絕緣體、第四絕緣體上的第六導電體、第一氧化物、第二氧化物、第五絕緣體以及第六絕緣體。第一導電體具有隔著第二絕緣體與第三導電體重疊的區域。第三絕緣體、第五導電體及第四絕緣體中設置有到達第四導電體的第一開口。第五絕緣體具有與第一開口中的第五導電體的側面接觸的區域。第一氧化物具有隔著第五絕緣體與第五導電體相對的區域、與第四導電體的頂面的至少一部分接觸的區域以及與第六導電體的底面的至少一部分接觸的區域。第二絕緣體、第三導電體、第三絕緣體及第四絕緣體中設置有到達第二導電體的第二開口。第六絕緣體具有與第二開口中的第三導電體的側面接觸的區域。第二氧化物具有隔著第六絕緣體與第三導電體相對的區域、與第二導電體的頂面的至少一部分接觸的區域以及與第六導電體的底面的至少一部分接觸的區域。

在上述半導體裝置中，較佳的是，第一導電體延伸的方向平行於第二導電體延伸的方向，第五導電體延伸的方向平行於第二導電體延伸的方向。

另外，在上述半導體裝置中，第一導電體與第二導電體較佳為設置在同一層中。

本發明的一個實施方式是一種半導體裝置，該半導體裝置包括第一絕緣體、第一絕緣體上的第一導電體及第二導電體、第一絕緣體、第一導電體及第二導電體上的第二絕緣體、第二絕緣體上的第三導電體、第三導電體上的第四導電體、第二絕緣體、第三導電體及第四導電體上的第三絕緣體、第三絕緣體上的第五導電體、第五導電體上的第四絕緣體、第四絕緣體上的第六導電體及第七導電體、第一氧化物、第二氧化物、第五絕緣體以及第六絕緣體。第一導電體具有隔著第二絕緣體與第三導電體重疊的區域。第三絕緣體、第五導電體及第四絕緣體中設置有到達第四導電體的第一開口。第五絕緣體具有與第一開口中的第五導電體的側面接觸的區域。第一氧化物具有隔著第五絕緣體與第五導電體相對的區域、與第四導電體的頂面的至少一部分接觸的區域以及與第六導電體的底面的至少一部分接觸的區域。第二絕緣體、第三導電體、第三絕緣體及第四絕緣體中設置有到達第二導電體的第二開口。第六絕緣體具有與第二開口中的第三導電體的側面接觸的區域。第二氧化物具有隔著第六絕緣體與第三導電體相對的區域、與第二導電體的頂面的至少一部分接觸的區域以及與第七導電體的底面的至少一部分接觸的區域。

在上述半導體裝置中，較佳的是，第一導電體延伸的方向平行於第二導電體延伸的方向，第五導電體延伸的方向平行於第二導電體延伸的方向，第六導電體延伸的方向平行於第七導電體延伸的方向。

另外，在上述半導體裝置中，較佳的是，第一導電體與第二導電體設置在同一層中，第六導電體與第七導電體設置在同一層中。

另外，在上述半導體裝置中，較佳的是，金屬氧化物包含選自銦、元素M和鋅中的兩個或三個，元素M為選自鋁、鎵、釔和錫中的一種或多種。

根據本發明的一個實施方式可以提供一種能夠實現微型化或高積體化的半導體裝置。根據本發明的一個實施方式可以提供一種工作速度快的半導體裝置。根據本發明的一個實施方式可以提供一種具有優異電特性的半導體裝置。根據本發明的一個實施方式可以提供一種電晶體的電特性不均勻小的半導體裝置。根據本發明的一個實施方式可以提供一種可靠性高的半導體裝置。根據本發明的一個實施方式可以提供一種通態電流大的半導體裝置。根據本發明的一個實施方式可以提供一種低功耗半導體裝置。根據本發明的一個實施方式可以提供一種新穎半導體裝置。

根據本發明的一個實施方式可以提供一種記憶容量大的記憶體裝置。根據本發明的一個實施方式可以提供一種佔有面積小的記憶體裝置。根據本發明的一個實施方式可以提供一種可靠性高的記憶體裝置。根據本發明的一個實施方式可以提供一種低功耗記憶體裝置。根據本發明的一個實施方式可以提供一種新穎記憶體裝置。

注意，這些效果的記載並不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。可以從說明書、圖式、申請專利範圍的記載中抽取上述效果以外的效果。

下面，參照圖式對實施方式進行說明。注意，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面所示的實施方式所記載的內容中。

在圖式中，為顯而易見，有時誇大表示大小、層的厚度或區域。因此，本發明並不侷限於圖式中的尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等被非意圖性地減薄，但是為了便於理解有時不反映於圖式中。另外，在圖式中，有時在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。此外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。

另外，尤其是，在立體圖或俯視圖（也稱為“平面圖”）等中，為了便於對發明的理解，有時省略部分組件的記載。另外，有時省略部分隱藏線等的記載。另外，例如有時在圖式中省略陰影線等。另外，有時使同一組件的俯視圖中的陰影線與剖面圖中的陰影線不同。

在本說明書等中，為方便起見，使用“第一”、“第二”等序數詞，而這種序數詞並不限定組件的個數或組件的順序（例如，製程順序或疊層順序）。此外，有時本說明書的一個部分中對組件附加的序數詞與本說明書的另一部分或申請專利範圍中對該組件附加的序數詞不一致。

此外，根據情況或狀態，可以互相調換“膜”和“層”。例如，可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。

注意，在本說明書等中，可以將“絕緣體”換稱為“絕緣膜”或“絕緣層”。另外，可以將“導電體”換稱為“導電膜”或“導電層”。另外，可以將“半導體”換稱為“半導體膜”或“半導體層”。

在本說明書等中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，“氮氧化物”是指在其組成中氮含量多於氧含量的材料。例如，在記載為“氧氮化矽”時指在其組成中氧含量多於氮含量的材料，在記載為“氮氧化矽”時指在其組成中氮含量多於氧含量的材料。

在本說明書等中，為了方便起見，有時使用“上”、“下”、“上方”或“下方”等表示配置的詞句以參照圖式說明組件的位置關係。此外，組件的位置關係根據描述各結構的方向適當地改變。因此，不侷限於本說明書等中所說明的詞句，根據情況可以適當地換詞句。例如，如果是“位於導電體上的絕緣體”的表述，藉由將所示的圖式的方向旋轉180度，則可以稱為“位於導電體下的絕緣體”。

在本說明書等中，“高度一致”是指在剖面中距基準面（例如，基板表面等平坦的面）的高度相等的結構。例如，在半導體裝置的製造程序中，有時進行平坦化處理（典型的為化學機械拋光（CMP：Chemical Mechanical Polishing）處理）以使單層或多個層的表面露出。此時，CMP處理的被處理面具有距基準面的高度相等的結構。但是，根據CMP處理時使用的處理裝置、處理方法或者被處理面的材料，多個層的高度有時會不同。在本說明書等中，這情況也被看作“高度一致”。例如，在出現對基準面具有兩個高度的層（在此稱為第一層和第二層）的情況下，當第一層的頂面的高度與第二層的頂面的高度之差為20nm以下時，也將其稱為“高度一致”。

在本說明書等中，“端部一致”是指在俯視時疊層中的每一個層的輪廓的至少一部分重疊。例如，是指上層及下層藉由同一遮罩圖案或其一部分同一遮罩圖案被加工的情況。但是，嚴密地說，有時輪廓不重疊而上層的輪廓位於下層的輪廓的內側或者上層的輪廓位於下層的輪廓的外側，這些情況也包括在“端部一致”的情況中。

注意，一般而言，很難明確區別“完全一致”和“大致一致”。因此，在本說明書中，“一致”包括完全一致的情況以及大致一致的情況的兩者。

在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。

實施方式1 在本實施方式中，使用圖式說明本發明的一個實施方式的半導體裝置及半導體裝置的製造方法。

本發明的一個實施方式係關於一種設置在基板上的半導體裝置。半導體裝置包括第一電晶體及第二電晶體，可以使用這些電晶體構成記憶單元。因為本發明的一個實施方式的半導體裝置包括記憶單元，所以具有儲存資料的功能。因此，可以將本發明的一個實施方式的半導體裝置稱為記憶體裝置。注意，本發明的一個實施方式的半導體裝置可以還包括電容器，也可以還包括第三電晶體及電容器。

本發明的一個實施方式的半導體裝置較佳為包括在通道形成區域中包含氧化物半導體的電晶體（OS電晶體）。OS電晶體的關態電流很小。因此，藉由將OS電晶體用於可用作記憶體裝置的半導體裝置，可以長期間保持儲存內容。就是說，不需要更新工作或者更新工作的頻率極低，由此可以充分降低半導體裝置的功耗。因此，可以提供一種低功耗半導體裝置。另外，因為OS電晶體的頻率特性高，所以半導體裝置可以進行高速的資料讀出及寫入。由此，可以提供一種工作速度快的半導體裝置。

在第一電晶體和第二電晶體各自中，源極電極和汲極電極中的一個位於下方，另一個位於上方，因此電流在上下方向上流過。換言之，第一電晶體及第二電晶體的通道長度方向為上下方向。就是說，第一電晶體及第二電晶體是縱向電晶體。與電流在橫向上流過的所謂的橫向電晶體相比，縱向電晶體可以實現微型化。因此，作為第一電晶體及第二電晶體的結構採用縱型結構，可以以高密度配置電晶體而實現半導體裝置中的高積體化。另外，與橫向電晶體相比，縱向電晶體的單位面積的通道寬度可以更大。因此，流過電晶體的電流之密度變高而可以增大電晶體的通態電流並提高頻率特性。

另外，OS電晶體的抗短通道效應能力高。因此，與在通道形成區域中包含矽的電晶體（也稱為Si電晶體）相比，OS電晶體即使具有縱型結構也不容易受到浮體效應的影響，並且即使閘極絕緣膜較厚也可以容易縮短通道長度。就是說，可以減小閘極漏電流，因此可以提高記憶體裝置的保持特性。

短通道效應是指隨著電晶體的微型化（通道長度的縮小）出現的電特性的下降。作為短通道效應有漏致能障下降、電子速度飽和、熱載子退化等。另外，作為短通道效應的具體例子，有臨界電壓的降低、次臨界擺幅值的增大、洩漏電流的增大等。在此，次臨界擺幅值是指：以固定的汲極電壓使汲極電流的值變化一個位數的次臨界值區域中的閘極電壓的變化量。

另外，縱向電晶體的通道長度可以根據設置在源極電極和汲極電極之間的膜的厚度控制，因此與橫向電晶體相比可以減小通道長度的加工不均勻。就是說，可以抑制流過電晶體的電流之密度不均勻。因此，可以提高頻率特性。

另外，當使用第一電晶體及第二電晶體構成記憶單元時，在第一電晶體和第二電晶體中，一個被用作寫入電晶體並且另一個被用作讀出電晶體。讀出電晶體較佳為具有大通態電流特性。另外，寫入電晶體較佳為具有小關態電流特性。就是說，為了製造性能好的記憶體裝置，需要以具有被要求的特性的方式分別製造電晶體。在作為縱向電晶體的第一電晶體及第二電晶體中，可以利用從平面看（也稱為俯視）時的設置電晶體的組件的一部分的開口的尺寸（也稱為徑）調節涉及電晶體的通態電流的通道寬度。因此，藉由使設置第一電晶體的組件的一部分的開口與設置第二電晶體的組件的一部分的開口不同，可以製造性能好的記憶體裝置。

另外，在本發明的一個實施方式的半導體裝置中，第一電晶體的源極電極和汲極電極中的一個與第二電晶體的閘極電極直接連接。因此，不需要設置用來連接第一電晶體的源極電極和汲極電極中的一個與第二電晶體的閘極電極的電極，可以在沒有降低電晶體密度的狀態下形成記憶單元。因此，可以提高記憶單元的積體度來增大記憶容量。另外，可以減少半導體裝置的製程中的製程數。

＜半導體裝置的結構例子＞以下，說明本發明的一個實施方式的半導體裝置的結構例子。注意，本實施方式的半導體裝置中的組件既可以具有單層結構，又可以具有疊層結構。

圖1A及圖1B是示出本發明的一個實施方式的半導體裝置的結構例子的立體圖及俯視圖。圖1A是半導體裝置10的立體圖。另外，圖1B是半導體裝置10的俯視圖。

注意，有時在本發明書的圖式等中附上表示X方向、Y方向以及Z方向的箭頭。注意，在本說明書等中，“X方向”是指沿著X軸的方向，除了明確指出的情況以外，有時不區別其順向及逆向。“Y方向”及“Z方向”也是同樣的。另外，X方向、Y方向以及Z方向是彼此交叉的方向。更明確而言，X方向、Y方向以及Z方向是彼此正交的方向。在本說明書等中，有時將X方向、Y方向或Z方向稱為“第一方向”。此外，有時將其他另一個稱為“第二方向”。此外，有時將剩下的一個稱為“第三方向”。

半導體裝置10包括多個記憶單元100。圖1A示出半導體裝置10包括被配置為m行n列（m及n分別獨立地為2以上的整數）的矩陣狀的多個記憶單元100的例子。藉由將記憶單元100配置為矩陣狀，可以構成記憶單元陣列。

另外，行、列延伸在彼此正交的方向上。在本實施方式中，將X方向稱為“行”，將Y方向稱為”列”。注意，也可以將X方向稱為“列”，將Y方向稱為“行”。

在圖1A中，將第1行第1列記憶單元100表示為記憶單元100[1，1]，將第2行第1列的記憶單元100表示為記憶單元100[2，1]，將第m行第1列記憶單元100表示為記憶單元100[m，1]，另外，將第1行第2列的記憶單元100表示為記憶單元100[1，2]，將第1行第n列記憶單元100表示為記憶單元100[1，n]。此外，將第m行第n列記憶單元100表示為記憶單元100[m，n]。

另外，在本實施方式等中，有時記作“i行”來表示任意行。另外，有時記作“j列”來表示任意列。因此，i為1以上且m以下的整數，j為1以上且n以下的整數。另外，在本實施方式等中，將第i行第j列記憶單元100表示為記憶單元100[i，j]。在本實施方式等中，當表示為“i+α”（α為正整數或負整數）時，“i+α”不小於1且不大於m。同樣地，當表示為“j+α”時，“j+α”不小於1且不大於n。

另外，半導體裝置10包括延伸在行方向上的m個導電體262、延伸在行方向上的m個導電體242以及延伸在列方向上的n個導電體246。在本實施方式等中，將第i（第i行）設置的導電體262表示為導電體262[i]，將第i（第i行）設置的導電體242表示為導電體242[i]。同樣地，將第j（第j列）設置的導電體246表示為導電體246[j]。

記憶單元100[i，j]與導電體262[i]、導電體242[i]及導電體246[j]電連接。換言之，導電體262[i]與n個記憶單元（記憶單元100[i，1]至記憶單元100[i，n]）電連接，導電體242[i]與n個記憶單元（記憶單元100[i，1]至記憶單元100[i，n]）電連接，導電體246[j]與m個記憶單元（記憶單元100[1，j]至記憶單元100[m，j]）電連接。

下文中記載的導電體262是指導電體262[1]至導電體262[m]中的任一個或多個，下文中記載的導電體242是指導電體242[1]至導電體242[m]中的任一個或多個。同樣地，下文中記載的導電體246是指導電體246[1]至導電體246[n]中的任一個或多個。同樣地，下文中記載的記憶單元100是指記憶單元100[1，1]至記憶單元100[m，n]中的任一個或多個。

導電體262、導電體242及導電體246被用作佈線。當將半導體裝置10用作記憶體裝置時，導電體262延伸的方向與導電體246延伸的方向較佳為不同，更佳為彼此正交。另外，導電體242延伸的方向與導電體246延伸的方向較佳為不同，更佳為彼此正交。

[記憶單元100] 圖2A至圖2D是說明本發明的一個實施方式的半導體裝置所包括的記憶單元的結構例子的俯視圖及剖面圖。圖2A是記憶單元100的俯視圖。圖2B是記憶單元100的剖面圖，也是沿著圖2A中的點劃線A1-A2的部分的剖面圖。圖2C是記憶單元100的剖面圖，也是沿著圖2A中的點劃線B1-B2的部分的剖面圖。圖2D是記憶單元100的剖面圖，也是沿著圖2A中的點劃線B3-B4的部分的剖面圖。注意，在圖2A的俯視圖中，為了明確起見，省略一部分組件。

記憶單元100[1，1]至記憶單元100[m，n]具有相同結構，所以在圖2A等中它們都被記作記憶單元100，而不附加用於識別的符號。

如圖2A至圖2D所示，本發明的一個實施方式的半導體裝置包括基板（未圖示）上的絕緣體212、絕緣體212上的記憶單元100、絕緣體212上的絕緣體270、絕緣體270上的絕緣體272以及絕緣體272上的絕緣體274。

另外，圖2A至圖2D所示的記憶單元100包括電晶體200a以及電晶體200b。電晶體200a及電晶體200b設置在絕緣體212上。

電晶體200a包括氧化物230a、絕緣體250a、導電體244、導電體244上的導電體262以及導電體262上的導電體246。絕緣體272具有位於導電體244和導電體262之間的區域，絕緣體274具有位於導電體262和導電體246之間的區域。

絕緣體272、導電體262及絕緣體274中設置有到達導電體244的第一開口。第一開口具有從平面看時與導電體244重疊的區域。可以說第一開口包括絕緣體272中的開口、導電體262中的開口以及絕緣體274中的開口。另外，可以說導電體262具有從平面看時與導電體244重疊的開口。

第一開口的內側配置有絕緣體250a及氧化物230a。絕緣體250a具有與第一開口中的導電體262的側面接觸的區域。另外，絕緣體250a具有與第一開口中的絕緣體272的側面接觸的區域以及與第一開口中的絕緣體274的側面接觸的區域。絕緣體250a具有與氧化物230a的側面接觸的區域、與導電體262的側面接觸的區域、與絕緣體272的側面的至少一部分接觸的區域以及與絕緣體274的側面的至少一部分接觸的區域。可以說絕緣體250a具有設置有空心部的圓筒形狀。氧化物230a以隔著絕緣體250a嵌入第一開口中的方式設置。氧化物230a具有與絕緣體250a的側面接觸的區域、與導電體244的頂面的至少一部分接觸的區域以及與導電體246的底面的至少一部分接觸的區域。氧化物230a具有隔著絕緣體250a與導電體262相對的區域。

注意，在圖2A中，設置氧化物230a及絕緣體250a的第一開口的頂面形狀呈圓形，但本發明不侷限於此。例如，第一開口的頂面形狀可以為楕圓形狀、多角形狀或帶圓角的多角形狀。在此，多角形狀是指三角形、四角形、五角形及六角形等。

導電體262具有用作電晶體200a的閘極電極的區域。絕緣體250a具有用作電晶體200a的閘極絕緣體的區域。有時將閘極絕緣體稱為閘極絕緣層或閘極絕緣膜。導電體244具有用作電晶體200a的源極電極和汲極電極中的一個的區域。導電體246具有用作電晶體200a的源極電極和汲極電極中的一個的區域。氧化物230a的隔著絕緣體250a與導電體262相對的區域被用作電晶體200a的通道形成區域。

電晶體200b包括氧化物230b、絕緣體250b、導電體242、導電體242上的導電體260以及導電體260上的導電體246。絕緣體270具有位於導電體242和導電體260之間的區域，絕緣體272及絕緣體274具有位於導電體260和導電體246之間的區域。

絕緣體270、導電體260、絕緣體272及絕緣體274中設置有到達導電體242的第二開口。從平面看時第二開口具有與導電體242重疊的區域。可以說第二開口包括絕緣體270中的開口、導電體260中的開口、絕緣體272中的開口以及絕緣體274中的開口。另外，可以說導電體260具有從平面看時與導電體242重疊的開口。

第二開口的內側配置有絕緣體250b及氧化物230b。絕緣體250b具有與第二開口中的導電體260的側面接觸的區域。另外，絕緣體250b具有與第二開口中的絕緣體270的側面接觸的區域、與第二開口中的絕緣體272接觸的區域以及與第二開口中的絕緣體274的側面接觸的區域。絕緣體250b具有與氧化物230b的側面接觸的區域、與導電體260的側面接觸的區域、與絕緣體270的側面的至少一部分接觸的區域、與絕緣體272的側面的至少一部分接觸的區域以及與絕緣體274的側面的至少一部分接觸的區域。可以說絕緣體250b具有設置有空心部的圓筒形狀。氧化物230b以隔著絕緣體250b嵌入第二開口的方式設置。氧化物230b具有與絕緣體250b的側面接觸的區域、與導電體242的頂面的至少一部分接觸的區域以及與導電體246的底面的至少一部分接觸的區域。氧化物230b具有隔著絕緣體250b與導電體260相對的區域。

注意，在圖2A中，設置氧化物230b及絕緣體250b的第二開口的頂面形狀呈圓形，但本發明不侷限於此。例如，該開口的頂面形狀可以為楕圓形狀、多角形狀或帶圓角的多角形狀。

導電體260具有用作電晶體200b的閘極電極的區域。絕緣體250b具有用作電晶體200b的閘極絕緣體的區域。導電體242具有用作電晶體200b的源極電極和汲極電極中的一個的區域。導電體246具有用作電晶體200b的源極電極和汲極電極中的一個的區域。氧化物230b的隔著絕緣體250b與導電體260相對的區域被用作電晶體200b的通道形成區域。

以下，在說明用字母進行區別的組件之間共同的內容時，有時用省略字母的符號進行說明。例如，在說明電晶體200a和電晶體200b之間共同的內容時，有時記載為電晶體200。另外，在說明氧化物230a和氧化物230b之間共同的內容時，有時記載為氧化物230。另外，在說明絕緣體250a和絕緣體250b之間共同的內容時，有時記載為絕緣體250。

電晶體200是所謂的縱向電晶體，其中源極電極和汲極電極中的一個位於通道形成區域的下方且源極電極和汲極電極中的另一個位於通道形成區域的上方，由此電流在縱向上流過。另外，電晶體200具有閘極電極圍繞通道形成區域的結構。因此，可以說電晶體200是GAA（Gate-All-Around：全環繞閘極）結構的電晶體或縱向GAA（Vertical GAA）結構的電晶體。

注意，電晶體200的通道長度是指在剖面中半導體（或在電晶體處於開啟狀態時，在半導體中電流流過的部分）和閘極電極互相相對的區域的長度或者通道形成區域中的源極（源極區域或源極電極）和汲極（汲極區域或汲極電極）之間的距離。

電晶體200a的通道長度相當於氧化物230a的Z方向的長度，氧化物230a的Z方向的長度與設置氧化物230a的第一開口的深度（Z方向的長度）一致或大致一致。因此，電晶體200a的通道長度可以根據第一開口的深度（Z方向的長度）調節。注意，當導電體244的與第一開口重疊的區域中沒有凹部時，有時可以將電晶體200a的通道長度視為從剖面看時的導電體244的頂面至導電體246的底面的最短距離。換言之，第一開口的深度（Z方向的長度）與絕緣體272的重疊於導電體244的區域的膜厚度和絕緣體274的膜厚度的總和一致或大致一致。就是說，電晶體200a的通道長度可以根據絕緣體272的膜厚度、導電體262的膜厚度及絕緣體274的膜厚度調節。例如，藉由減小絕緣體272及絕緣體274的膜厚度，可以製造通道長度小的電晶體200a。

電晶體200b的通道長度相當於氧化物230b的Z方向的長度，氧化物230b的Z方向的長度與設置氧化物230b的第二開口的深度（Z方向的長度）一致或大致一致。因此，電晶體200b的通道長度可以根據第二開口的深度（Z方向的長度）調節。注意，當導電體242的與第二開口重疊的區域中沒有凹部時，有時可以將電晶體200b的通道長度視為從剖面看時的導電體242的頂面至導電體246的底面的最短距離。換言之，第二開口的深度（Z方向的長度）與絕緣體270的重疊於導電體242的區域的膜厚度、絕緣體272的膜厚度和絕緣體274的膜厚度的總和一致或大致一致。就是說，電晶體200b的通道長度可以利用絕緣體270的膜厚度、絕緣體272的膜厚度及絕緣體274的膜厚度調節。例如，藉由減小絕緣體270、絕緣體272及絕緣體274的膜厚度，可以製造通道長度小的電晶體200b。

因為OS電晶體的關態電流極小，所以即使通道長度小也可以減小電晶體200的關態電流。

另一方面，當使電晶體在飽和區域中工作時，有時為了提高飽和區域中的電特性加長電晶體的通道長度。電晶體200為縱向電晶體，所以電晶體200的從平面看時的佔有面積不依賴於上述膜厚度。因此，電晶體200也可以具有大通道長度。

由此，電晶體200的通道長度為10nm以上且200nm以下，較佳為20nm以上且150nm以下，更佳為30nm以上且100nm以下。

另外，電晶體200的通道寬度是指從平面看時半導體（或在電晶體處於開啟狀態時，在半導體中電流流過的部分）和閘極電極相對的區域的長度或者通道形成區域中的垂直於通道長度方向（Z方向）上的通道形成區域的長度。就是說，電晶體200的通道寬度相當於從平面看時的氧化物230的外周。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限定於一個值。例如，如在後面說明，在從電晶體的剖面看時，氧化物230的側面具有錐形形狀。因此，在本說明書等中，通道寬度是通道形成區域中的任一個值、最大值、最小值或平均值。

注意，通道長度及通道寬度的值例如可以藉由剖面TEM影像分析等決定。

當使用第一電晶體及第二電晶體構成記憶單元時，需要連接第一電晶體的源極電極和汲極電極中的一個與第二電晶體的閘極電極。當設置用來連接第一電晶體的源極電極和汲極電極中的一個與第二電晶體的閘極電極的電極（也稱為連接電極）時，藉由設置用來配置連接電極的區域，有可能記憶單元的佔有面積增大並且記憶單元的積體度降低。

在本發明的一個實施方式中，導電體244具有與導電體260接觸的區域。例如，導電體244具有與導電體260的頂面接觸的區域。由於導電體244具有與導電體260接觸的區域，使電晶體200a的源極電極和汲極電極中的一個與電晶體200b的閘極電極直接連接。因此，不需要設置用來連接電晶體200a的源極電極和汲極電極中的一個與電晶體200b的閘極電極的電極，可以在沒有降低電晶體密度的狀態下形成記憶單元。因此，可以提高記憶單元的積體度來增大記憶容量。另外，可以減少半導體裝置的製程中的製程數。

另外，如圖2B所示，氧化物230b的Z方向的長度以與導電體242重疊的區域的絕緣體270的厚度、導電體260的膜厚度及導電體244的膜厚度的部分比氧化物230a的Z方向的長度大。藉由增加電晶體200b的通道長度，用作讀出電晶體的電晶體200b的臨界電壓（Vth）的不均勻得到減小。因此，可以實現讀出精度高的記憶單元及半導體裝置。另外，藉由縮小用作寫入電晶體的電晶體200a的通道長度，可以實現寫入速度快的記憶單元及半導體裝置。

如圖2A所示，導電體262及導電體242在X方向上延伸而設置。就是說，導電體262延伸的方向平行於導電體242延伸的方向。另外，導電體246在Y方向上延伸而設置。就是說，導電體246在與導電體262延伸的方向正交的方向上延伸。另外，導電體246在與導電體242延伸的方向正交的方向上延伸。

較佳為在電晶體200中將用作半導體的金屬氧化物（以下，也稱為氧化物半導體）用於包含通道形成區域的氧化物230。

氧化物230較佳為包含金屬氧化物（氧化物半導體）。作為可用於氧化物230的金屬氧化物，例如可以舉出銦氧化物、鎵氧化物及鋅氧化物。金屬氧化物較佳為至少包含銦（In）或鋅（Zn）。另外，金屬氧化物較佳為包含選自銦、元素M和鋅中的兩個或三個。元素M是與氧的鍵能高的金屬元素或半金屬元素，例如是與氧的鍵能比與銦的鍵能高的金屬元素或半金屬元素。作為元素M，明確而言，可以舉出鋁、鎵、錫、釔、鈦、釩、鉻、錳、鐵、鈷、鎳、鋯、鉬、鉿、鉭、鎢、鑭、鈰、釹、鎂、鈣、鍶、鋇、硼、矽、鍺及銻等。金屬氧化物所包含的元素M較佳為上述元素中的任一種或多種，更佳為選自鋁、鎵、錫和釔中的一種或多種，進一步較佳為鎵。注意，在本說明書等中，有時將金屬元素和半金屬元素統稱為“金屬元素”，本說明書等中記載的“金屬元素”有時包括半金屬元素。

氧化物230例如可以使用銦鋅氧化物（In-Zn氧化物）、銦錫氧化物（In-Sn氧化物）、銦鈦氧化物（In-Ti氧化物）、銦鎵氧化物（In-Ga氧化物）、銦鎵鋁氧化物（In-Ga-Al氧化物）、銦鎵錫氧化物（In-Ga-Sn氧化物）、鎵鋅氧化物（Ga-Zn氧化物，還記載為GZO）、鋁鋅氧化物（Al-Zn氧化物）、銦鋁鋅氧化物（In-Al-Zn氧化物，還記載為IAZO）、銦錫鋅氧化物（In-Sn-Zn氧化物）、銦鈦鋅氧化物（In-Ti-Zn氧化物）、銦鎵鋅氧化物（In-Ga-Zn氧化物，還記載為IGZO）、銦鎵錫鋅氧化物（In-Ga-Sn-Zn氧化物，還記載為IGZTO）、銦鎵鋁鋅氧化物（In-Ga-Al-Zn氧化物，還記載為IGAZO或IAGZO）等。或者，可以使用包含矽的銦錫氧化物、鎵錫氧化物（Ga-Sn氧化物）、鋁錫氧化物（Al-Sn氧化物）等。

當提高金屬氧化物中的相對於所有的金屬元素的原子個數之和的銦的原子個數之比例時，可以提高電晶體的場效移動率。

注意，金屬氧化物也可以代替銦或除了銦以外還包含一種或多種元素週期表中的週期數大的金屬元素。有如下傾向：金屬元素的軌域重疊越大，金屬氧化物中的載子傳導越大。因此，藉由包含元素週期表中的週期數大的金屬元素，有時可以提高電晶體的場效移動率。作為元素週期表中的週期數大的金屬元素，可以舉出屬於第5週期的金屬元素以及屬於第6週期的金屬元素等。作為該金屬元素，明確而言，可以舉出釔、鋯、銀、鎘、錫、銻、鋇、鉛、鉍、鑭、鈰、鐠、釹、鉕、釤及銪等。注意，鑭、鈰、鐠、釹、鉕、釤及銪被稱為輕稀土元素。

另外，金屬氧化物也可以包含一種或多種非金屬元素。當金屬氧化物包含非金屬元素時，有時可以提高電晶體的場效移動率。作為非金屬元素，例如可以舉出碳、氮、磷、硫、硒、氟、氯、溴及氫等。

另外，當提高金屬氧化物中的相對於所有的金屬元素的原子個數之和的鋅的原子個數之比例時，金屬氧化物具有高結晶性，可以抑制金屬氧化物中的雜質擴散。因此，電晶體的電特性的變動得到抑制而可以提高可靠性。

另外，當提高金屬氧化物中的相對於所有的金屬元素的原子個數之和的元素M的原子個數之比例時，可以抑制在金屬氧化物中形成氧空位。因此，起因於氧空位的載子生成得到抑制，可以形成關態電流小的電晶體。另外，電晶體的電特性的變動得到抑制而可以提高可靠性。

明確而言，作為氧化物230可以使用具有如下組成的金屬氧化物：In：M：Zn=1：1：1[原子個數比]或其附近的組成；In：M：Zn=1：1：1.2[原子個數比]或其附近的組成；In：M：Zn=1：1：2[原子個數比]或其附近的組成；或者In：M：Zn=4：2：3[原子個數比]或其附近的組成。注意，附近的組成包括所希望的原子個數比的±30%的範圍。另外，作為元素M較佳為使用鎵。

如上所述，根據用於氧化物230的金屬氧化物的組成而電晶體的電特性及可靠性不同。因此，藉由根據電晶體所需的電特性及可靠性使金屬氧化物的組成不同，可以實現兼具優異的電特性及高可靠性的半導體裝置。

在將矽用於通道長度小的電晶體的通道形成區域的情況下，由於產生浮體效應導致電晶體的電特性變得不穩定。另一方面，IGZO、IAZO及IAGZO等金屬氧化物的電洞有效質量大。因此，藉由將該金屬氧化物用於通道形成區域，可以抑制電洞積累在通道形成區域中，由此可以製造受浮體效應影響小或實質上沒有受到影響的電晶體。就是說，在電晶體的通道長度小的情況下，藉由將上述金屬氧化物用於通道形成區域，可以使電晶體具有穩定的電特性。因此，可以提供具有優異電特性的電晶體以及包括該電晶體的半導體裝置。另外，可以提供電特性不均勻小的電晶體以及包括該電晶體的半導體裝置。

在使用氧化物半導體的電晶體中，當氧化物半導體的通道形成區域中存在雜質及氧空位時，電特性容易變動而可能使可靠性下降。此外，氧空位附近的氫形成氫進入氧空位中的缺陷（下面有時稱為V _OH）而可能會產生成為載子的電子。因此，當在氧化物半導體的通道形成區域中包含氧空位時，電晶體會具有常開啟特性（即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性）。由此，在氧化物半導體的通道形成區域中，較佳為儘量減少雜質、氧空位及V _OH。

相對於此，藉由在氧化物半導體附近設置包含藉由加熱脫離的氧（以下，有時稱為過量氧）的絕緣體而進行熱處理，可以從該絕緣體向氧化物半導體供應氧而減少氧空位及V _OH。

為了使電晶體的電特性穩定，降低氧化物230中的雜質濃度是有效的。為了降低氧化物230中的雜質濃度，較佳為還降低附近膜中的雜質濃度。

氧化物230較佳為使用具有結晶性的氧化物半導體。作為具有結晶性的氧化物半導體，可以舉出CAAC-OS（c-axis aligned crystalline oxide semiconductor：c軸配向晶體氧化物半導體）、nc-OS（nanocrystalline oxide semiconductor：奈米晶氧化物半導體）、多晶氧化物半導體、單晶氧化物半導體等。作為氧化物230較佳為使用CAAC-OS或nc-OS，特別較佳為使用CAAC-OS。

CAAC-OS具有結晶性高的緻密結構且是雜質及缺陷（例如，氧空位）少的金屬氧化物。尤其是，藉由在形成金屬氧化物後以金屬氧化物不被多晶化的溫度（例如，400℃以上且600℃以下）進行熱處理，可以使CAAC-OS具有結晶性更高的緻密結構。如此，藉由進一步提高CAAC-OS的密度，可以進一步降低該CAAC-OS中的雜質或氧的擴散。

此外，在CAAC-OS中不容易觀察明確的晶界，因此不容易發生起因於晶界的電子移動率的下降。因此，包含CAAC-OS的金屬氧化物的物理性質穩定。因此，具有CAAC-OS的金屬氧化物具有耐熱性且可靠性高。

此外，當作為氧化物230使用CAAC-OS等具有結晶性的氧化物時，可以抑制導電體242、導電體244、導電體246、導電體260及導電體262從氧化物230抽出氧。因此，即使進行熱處理也可以抑制氧從氧化物230被抽出，所以電晶體對製程中的高溫度（所謂熱積存：thermal budget）也很穩定。另外，可以抑制導電體242、導電體244、導電體246、導電體260及導電體262的導電率下降。

在nc-OS中，微小的區域（例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域）中的原子排列具有週期性。換言之，nc-OS具有微小的結晶（也稱為奈米晶）。此外，nc-OS在不同的奈米晶之間觀察不到晶體配向的規律性，因此在膜整體中觀察不到配向性。就是說，當作為氧化物230使用nc-OS時，無論氧化物230中的載子流動方向如何氧化物230的膜特性都固定，因此電晶體的電特性很穩定。

氧化物半導體具有各種結構及各種特性。氧化物230也可以包含CAAC-OS、nc-OS、a-like OS（amorphous-like oxide semiconductor）、非晶氧化物半導體、多晶氧化物半導體和CAC-OS（cloud-aligned composite oxide semiconductor）中的兩種以上。

例如，當對CAAC-OS膜使用XRD裝置進行結構分析時，在使用θ/2θ掃描的Out-of-plane XRD測量中，在2θ=31°或其附近檢測出表示c軸配向的峰。注意，表示c軸配向的峰的位置（2θ值）有時根據構成CAAC-OS的金屬元素的種類、組成等變動。例如，在CAAC-OS膜的電子繞射圖案中觀察到多個亮點（斑點）。此外，在以透過樣本的入射電子束的斑點（也稱為直接斑點）為對稱中心時，某一個斑點和其他斑點被觀察在點對稱的位置。

另一方面，在對nc-OS膜進行使用其束徑等於或小於奈米晶的尺寸（例如1nm以上且30nm以下）的電子束的電子繞射（也稱為奈米束電子繞射）的情況下，有時得到在以直接斑點為中心的環狀區域內觀察到多個斑點的電子繞射圖案。

可以將氧化物230換稱為包括電晶體200的通道形成區域的半導體層。可用於該半導體層的材料不侷限於用作半導體的金屬氧化物（氧化物半導體）。例如，作為該半導體層也可以使用單晶矽、多晶矽或非晶矽等半導體，例如也可以使用低溫多晶矽（LTPS：Low Temperature Poly Silicon）。

或者，作為上述半導體層，例如可以使用用作半導體的過渡金屬硫族化物，例如也可以使用硫化鉬（典型的是MoS ₂）、硒化鉬（典型的是MoSe ₂）、碲化鉬（典型的是MoTe ₂）、硫化鎢（典型的是WS ₂）、硒化鎢（典型的是WSe ₂）、碲化鎢（典型的是WTe ₂）、硫化鉿（典型的是HfS ₂）、硒化鉿（典型的是HfSe ₂）、硫化鋯（典型的是ZrS ₂）、硒化鋯（典型的是ZrSe ₂）等。

絕緣體250既可以具有單層結構，又可以具有疊層結構。

絕緣體250例如可以使用氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。此時，絕緣體250至少包含氧及矽。

絕緣體250中的水及氫等雜質的濃度較佳為得到降低。

將在後面進行詳細的說明，絕緣體250a及絕緣體250b以相同製程形成。因此，絕緣體250a包含與絕緣體250b相同的絕緣材料。另外，絕緣體250a的膜厚度與絕緣體250b的膜厚度相等。

此外，也可以在絕緣體250與氧化物230間設置具有氧阻擋性的絕緣體。該絕緣體以與絕緣體250的側面及氧化物230的側面接觸的方式設置。藉由使該絕緣體具有氧阻擋性，可以抑制在將絕緣體250中的氧供應到通道形成區域時通道形成區域被過度供應該絕緣體250中的氧。因此，可以抑制在進行熱處理等時從氧化物230脫離氧，從而可以抑制在氧化物230中形成氧空位。由此，可以提高電晶體200的電特性而可以提高可靠性。

作為具有氧阻擋性的絕緣體較佳為使用包含鋁和鉿中的一者或兩者的氧化物的絕緣體。作為該絕緣體，可以使用氧化鋁、氧化鉿、包含鋁及鉿的氧化物（鋁酸鉿）、包含鉿及矽的氧化物（矽酸鉿）等。在作為上述絕緣體更佳為使用氧化鋁。此時，上述絕緣體至少包含氧及鋁。上述絕緣體例如與絕緣體250相比不容易透過氧即可。另外，作為上述絕緣體例如使用與絕緣體250相比不容易透過氧的材料即可。另外，作為上述絕緣體例如也可以使用氧化鎂、氧化鎵、鎵鋅氧化物或銦鎵鋅氧化物等。

為了將氧化物230及絕緣體250形成在絕緣體272及絕緣體274等中的開口內，較佳為利用原子層沉積（ALD：Atomic Layer Deposition）法進行沉積。ALD法有只利用熱能使前驅物及反應物起反應的熱ALD（Thermal ALD）法、使用收到電漿激發的反應物的PEALD（Plasma Enhanced ALD）法等。在PEALD法中，藉由利用電漿可以在更低溫下進行沉積，所以有時是較佳的。

ALD法可以沉積每一層的原子，從而發揮能夠沉積極薄的膜、能夠對縱橫比高的結構進行沉積、能夠以針孔等的缺陷少的方式進行沉積、能夠進行覆蓋性優良的沉積及能夠在低溫下進行沉積等的效果。因此，可以在絕緣體272及絕緣體274等中的開口的側面等以高覆蓋性沉積氧化物230及絕緣體250。

有的ALD法中使用的前驅物例如包含碳。因此，利用ALD法形成的膜有時與利用其它的沉積方法形成的膜相比包含更多的碳等雜質。此外，雜質的定量可以利用二次離子質譜分析（SIMS：Secondary Ion Mass Spectrometry）、X射線光電子能譜（XPS：X-ray Photoelectron Spectroscopy）或俄歇電子能譜（AES：Auger Electron Spectroscopy）進行。

導電體242設置在絕緣體212上。導電體244設置在導電體260上。導電體246設置在絕緣體274上。

作為導電體242、導電體244及導電體246，較佳為使用不容易氧化的導電材料或者具有抑制氧擴散的功能的導電材料。作為該導電材料例如可以舉出包含氮的導電材料及包含氧的導電材料。藉由使用該導電材料，可以抑制導電體242、導電體244及導電體246的導電率降低。在作為導電體242、導電體244及導電體246使用包含金屬及氮的導電材料時，導電體242、導電體244及導電體246都至少包含金屬及氮。

作為導電體242、導電體244及導電體246例如較佳為使用包含鉭的氮化物、包含鈦的氮化物、包含鉬的氮化物、包含鎢的氮化物、包含鉭及鋁的氮化物、包含鈦及鋁的氮化物等。在本發明的一個實施方式中，尤其較佳為採用包含鉭的氮化物。此外，例如也可以使用氧化釕、氮化釕、包含鍶和釕的氧化物或包含鑭和鎳的氧化物等。這些材料是不容易氧化的導電材料或者即使吸收氧仍保持導電性的材料，所以是較佳的。

圖2B至圖2D示出導電體242、導電體244及導電體246都是單層的結構。注意，導電體242、導電體244和導電體246中的一個或多個也可以具有兩層以上的疊層結構。

例如，導電體242及導電體246也可以都具有第一導電體和第二導電體的兩層結構。此時，作為與氧化物230接觸的導電體242及導電體246的第一導電體較佳為使用不容易氧化的導電材料或具有抑制氧擴散的功能的導電材料。由此，可以抑制導電體242及導電體246的導電率下降。

另外，導電體242及導電體246因為還被用作佈線所以較佳為使用導電性高的導電體。於是，位於不與氧化物230接觸一側的導電體242及導電體246的第二導電體較佳為具有比導電體242及導電體246的第一導電體高的導電性。例如，導電體242及導電體246的第二導電體可以使用以鎢、銅或鋁為主要成分的導電材料。另外，導電體242及導電體246的第二導電體的膜厚度較佳為比導電體242及導電體246的第一導電體的膜厚度大。

例如，作為導電體242及導電體246的第一導電體可以使用氮化鉭或氮化鈦，作為導電體242及導電體246的第二導電體可以使用鎢。注意，當導電體244具有疊層結構時，也可以採用與導電體242及導電體246的疊層結構同樣的結構。

圖2B及圖2C示出導電體244的與設置氧化物230a及絕緣體250a的第一開口重疊的區域中沒有凹部的結構。注意，本發明不侷限於此。導電體244的與第一開口重疊的區域中也可以具有凹部。換言之，導電體244的與第一開口重疊的區域的頂面的一部分也可以被去除。

同樣地，圖2B及圖2D示出導電體242的與設置氧化物230b及絕緣體250b的第二開口重疊的區域中沒有凹部的結構。注意，本發明不侷限於此。導電體242的與第二開口重疊的區域中也可以具有凹部。換言之，導電體242的與第二開口重疊的區域的頂面的一部分也可以被去除。

導電體260設置在絕緣體270上。導電體262設置在絕緣體272上。

導電體260及導電體262較佳為使用導電性高的導電體。例如，導電體260及導電體262可以使用以鎢、銅或鋁為主要成分的導電材料。

雖然圖2B至圖2D示出導電體260及導電體262為單層的結構，但是本發明不侷限於此。導電體260和導電體262中的一者或兩者也可以具有兩層以上的疊層結構。

絕緣體212較佳為被用作抑制水、氫等雜質從基板一側擴散到電晶體的阻擋絕緣膜。因此，作為絕緣體212較佳為使用具有抑制氫原子、氫分子、水分子、氮原子、氮分子、氧化氮分子（N ₂O、NO、NO ₂等）、銅原子等雜質的擴散的功能（不容易使上述雜質透過）的絕緣材料。或者，較佳為使用具有抑制氧（例如，氧原子、氧分子等中的至少一個）的擴散的功能（不容易使上述氧透過）的絕緣材料。

絕緣體212較佳為包含具有抑制水、氫等雜質及氧的擴散的功能的絕緣體，例如可以使用氧化鋁、氧化鎂、氧化鉿、氧化鎵、銦鎵鋅氧化物、氮化矽或氮氧化矽等。例如，作為絕緣體212，較佳為使用氫阻擋性更高的氮化矽等。此外，例如，絕緣體212較佳為包含俘獲並固定氫的性能高的氧化鋁或氧化鎂等。由此，可以抑制水、氫等雜質經過絕緣體212從基板一側擴散到電晶體。或者，可以抑制包含在絕緣體270等中的氧擴散到基板一側。

此外，在本說明書等中，阻擋絕緣膜是指具有阻擋性的絕緣膜。在本說明書等中，阻擋性是指抑制所對應的物質的擴散的功能（也可以說透過性低）。或者，是指俘獲並固定所對應的物質（也稱為吸雜）的功能。

絕緣體270設置在絕緣體212及導電體242上。絕緣體272設置在絕緣體270、導電體260及導電體244上。絕緣體274設置在絕緣體272及導電體262上。

作為包括配置絕緣體250及氧化物230的開口的絕緣體270、絕緣體272及絕緣體274，較佳為使用包含過量氧的絕緣體。絕緣體270、絕緣體272及絕緣體274例如較佳為使用氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽等包含矽的氧化物。尤其是，氧化矽及氧氮化矽具有熱穩定性，所以是較佳的。因為氧化矽、氧氮化矽、具有空孔的氧化矽等材料容易形成包含過量氧的區域，所以是較佳的。藉由在氧化物230附近設置包含過量氧的絕緣體而進行熱處理，可以從該絕緣體向氧化物230供應氧來減少氧空位及V _OH。

另外，絕緣體270、絕緣體272及絕緣體274中的水及氫等雜質的濃度較佳為得到降低。例如，絕緣體270、絕緣體272及絕緣體274較佳為包含氧化矽或氧氮化矽等包含矽的氧化物。

絕緣體270、絕緣體272及絕緣體274被用作層間膜。絕緣體270、絕緣體272及絕緣體274的介電常數較佳為比絕緣體212低。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。

例如，絕緣體270、絕緣體272及絕緣體274較佳為包含氧化矽、氧氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽中的一種或多種。

另外，絕緣體270、絕緣體272及絕緣體274的頂面也可以被平坦化。

可以將包括記憶單元100的半導體裝置用作記憶體裝置。圖2E示出將包括記憶單元100的半導體裝置用作記憶體裝置時的電路圖。記憶單元100包括電晶體200a及電晶體200b。

如圖2E所示，電晶體200a的閘極與佈線WOL電連接，電晶體200a的源極和汲極中的一個與電晶體200b的閘極電連接，電晶體200b的源極和汲極中的另一個與佈線BIL電連接。電晶體200b的源極和汲極中的一個與佈線SL電連接，電晶體200b的源極和汲極中的另一個與佈線BIL電連接。

佈線WOL被用作字線，佈線BIL被用作位元線，佈線SL被用作選擇線。

佈線WOL對應於導電體262，佈線BIL對應於導電體246，佈線SL對應於導電體242。就是說，導電體262具有用作字線的區域，導電體246具有用作位元線的區域，導電體242具有用作選擇線的區域。

在實施方式2中將說明記憶單元的結構及包括記憶單元的記憶體裝置。

如圖2B至圖2D所示，導電體260中的開口的側面與絕緣體250b接觸。此時，有時在導電體260和絕緣體250b之間形成絕緣體。另外，導電體262中的開口的側面與絕緣體250a接觸。此時，有時在導電體262和絕緣體250a之間形成絕緣體。

圖3A是記憶單元100的俯視圖。圖3B是記憶單元100的剖面圖，也是沿著圖3A中的點劃線A1-A2的部分的剖面圖。圖3C是記憶單元100的剖面圖，也是沿著圖3A中的點劃線B1-B2的部分的剖面圖。圖3D是記憶單元100的剖面圖，也是沿著圖3A中的點劃線B3-B4的部分的剖面圖。注意，在圖3A的俯視圖中，為了明確起見，省略一部分組件。

在圖3A至圖3D所示的記憶單元100中，導電體260和絕緣體250b之間設置有絕緣體261，導電體262和絕緣體250a之間設置有絕緣體263。

絕緣體261被用作電晶體200b的閘極絕緣體。因此，較佳為在考慮絕緣體261的A1-A2方向的尺寸的同時，根據電晶體200b被要求的特性適當地設定絕緣體250b的膜厚度、設置絕緣體250b的第二開口的尺寸等。另外，絕緣體263被用作電晶體200a的閘極絕緣體。因此，較佳為在考慮絕緣體263的A1-A2方向的尺寸的同時，根據電晶體200a被要求的特性適當地設定絕緣體250a的膜厚度、設置絕緣體250a的第一開口的尺寸等。

絕緣體261包含導電體260所包含的元素、以及氧。同樣地，絕緣體263包含導電體262所包含的元素、以及氧。例如，當作為導電體260及導電體262使用包含金屬元素的材料時，絕緣體261及絕緣體263包含該金屬元素、以及氧。另外，例如當作為導電體260及導電體262使用包含金屬元素及氮的導電材料時，絕緣體261及絕緣體263包含該金屬元素、氧、氮。

在圖2B至圖2D中，設置氧化物230及絕緣體250的開口部的側壁垂直於基板面（未圖示），但是本發明不侷限於此。該開口部的側壁也可以相對於基板面具有錐形形狀。注意，在本說明書等中，開口部的側壁是指設置有該開口的組件的該開口中的側面。因此，可以將本說明書等中的“開口部的側壁”的記載換稱為設置有開口的組件的該開口中的側面。例如，可以將第一開口部的側壁換稱為第一開口中的絕緣體272、導電體262及絕緣體274中的至少一個的側面。另外，例如，可以將第二開口部的側壁換稱為第二開口中的絕緣體270、導電體260、絕緣體272及絕緣體274中的至少一個的側面。另外，有時將本說明書等中的“開口部的側壁”的記載換稱為“開口的側壁”。

在本說明書等中，錐形形狀是指組件的側面的至少一部分相對於基板面或被形成面傾斜地設置的形狀。例如是指具有傾斜的側面和基板面或被形成面所形成的角度（也稱為錐角）小於90度的區域的形狀。注意，組件的側面及基板面不一定需要為完全的平坦，也可以為具有微小曲率的近似平面狀或具有微細凹凸的近似平面狀。

圖4A是記憶單元100的俯視圖。圖4B是記憶單元100的剖面圖，也是沿著圖4A中的點劃線A1-A2的部分的剖面圖。圖4C是記憶單元100的剖面圖，也是沿著圖4A中的點劃線B1-B2的部分的剖面圖。圖4D是記憶單元100的剖面圖，也是沿著圖4A中的點劃線B3-B4的部分的剖面圖。注意，在圖4A的俯視圖中，為了明確起見，省略一部分組件。

如圖4B及圖4D所示，從剖面看時，設置在絕緣體270、導電體260、絕緣體272及絕緣體274中的第二開口部的側壁也可以具有錐角θ的錐形形狀。在此，錐角θ為第二開口部的側壁與基板面所形成的角度。注意，從錐角θ的頂點延伸的兩邊中的一方不侷限於基板面，也可以為導電體242的頂面。就是說，錐角θ也可以為第二開口部的側壁與導電體242的頂面所形成的角度。

當第二開口部的側壁具有錐形形狀時，設置在第二開口內側的絕緣體250b的覆蓋性得到提高，可以減少空洞等缺陷。另外，設置在絕緣體250b上的氧化物230b的覆蓋性得到提高，可以減少空洞等缺陷。

當採用上述結構時，從剖面看時，設置在絕緣體272、導電體262及絕緣體274中的第一開口部的側壁具有錐形形狀。另外，第一開口部的側壁與基板面所形成的角度與錐角θ一致或大致一致。注意，根據用於絕緣體270的材料和用於絕緣體272的材料的組合等，第一開口部的側壁與基板面所形成的角度與錐角θ有時不一致。

當第一開口部的側壁具有錐形形狀時，設置在第一開口內側的絕緣體250a的覆蓋性得到提高，可以減少空洞等缺陷。另外，設置在絕緣體250a上的氧化物230a的覆蓋性得到提高，可以減少空洞等缺陷。

錐角θ越接近90度，越可以減小電晶體200的佔有面積。例如，錐角θ可以為80度以上、85度以上或87度以上且小於90度。

[記憶單元100的變形例子] 以下，使用圖5A至圖8A說明圖2A至圖2D所示的記憶單元100的變形例子。

圖5A至圖5D示出圖2A至圖2D所示的記憶單元100的變形例子。圖5A是記憶單元100的俯視圖。圖5B是記憶單元100的剖面圖，也是沿著圖5A中的點劃線A1-A2的部分的剖面圖。圖5C是記憶單元100的剖面圖，也是沿著圖5A中的點劃線B1-B2的部分的剖面圖。圖5D是記憶單元100的剖面圖，也是沿著圖5A中的點劃線B3-B4的部分的剖面圖。注意，在圖5A的俯視圖中，為了明確起見，省略一部分組件。

在圖5A至圖5D所示的記憶單元100中設置氧化物230a及絕緣體250a的第一開口的尺寸與設置氧化物230b及絕緣體250b的第二開口的尺寸不同，在這一點上與圖2A至圖2B所示的記憶單元100不同。

如圖5B所示，設置氧化物230a及絕緣體250a的第一開口（設置在絕緣體272、導電體262及絕緣體274中的第一開口）的寬度為寬度R1，設置氧化物230b及絕緣體250b的第二開口（設置在絕緣體270、導電體260、絕緣體272及絕緣體274中的第二開口）的寬度為寬度R2。寬度R1可以說是從平面看時的第一開口之徑的尺寸。另外，寬度R2可以說是從平面看時的第二開口之徑的尺寸。

寬度R2較佳為比寬度R1大。將後面進行詳細的說明，絕緣體250a及絕緣體250b使用同一絕緣膜形成，因此其膜厚度一致。因此，在寬度R2比寬度R1大時，氧化物230b的寬度比氧化物230a的寬度大。就是說，可以使電晶體200b的通道寬度比電晶體200a的通道寬度大。藉由增大通道寬度可以增大通態電流。例如，藉由增大寬度R2，用作讀出電晶體的電晶體200b的通態電流變大，可以實現讀出速度快的記憶單元及半導體裝置。

在圖5A至圖5D所示的結構中，根據將成為絕緣體250a及絕緣體250b的絕緣膜的厚度、將成為氧化物230a及氧化物230b的氧化膜的厚度，設置氧化物230b及絕緣體250b的第二開口有時不被填充。另外，氧化物230b有時具有反映著第二開口的形狀的凹部。此時，較佳為在氧化物230b與導電體246之間的區域中設置絕緣體。

圖6A至圖6D示出圖5A至圖5D所示的記憶單元100的變形例子。圖6A是記憶單元100的俯視圖。圖6B是記憶單元100的剖面圖，也是沿著圖6A中的點劃線A1-A2的部分的剖面圖。圖6C是記憶單元100的剖面圖，也是沿著圖6A中的點劃線B1-B2的部分的剖面圖。圖6D是記憶單元100的剖面圖，也是沿著圖6A中的點劃線B3-B4的部分的剖面圖。注意，在圖6A的俯視圖中，為了明確起見，省略一部分組件。

在圖6A至圖6D所示的記憶單元100中，由氧化物230b和導電體246圍繞的區域中設置有絕緣體275。另外，絕緣體275以填充氧化物230b的凹部的方式設置。另外，絕緣體275具有與氧化物230b的頂面接觸的區域。絕緣體275可以使用可用於絕緣體212或絕緣體250等的絕緣材料。藉由設置絕緣體275，可以抑制導電體246形成在氧化物230b的凹部中。

注意，根據氧化物230b的凹部的寬度（A1-A2方向的長度）、導電體246的形成方法等，有時在氧化物230b的凹部中沒有設置絕緣體275也在氧化物230b的凹部中沒有形成導電體246。例如，氧化物230b的凹部的寬度（A1-A2方向的長度）小。此時，氧化物230b和導電體246之間的區域為空隙。該空隙例如包含選自空氣、氮、氧、二氧化碳和第18族元素（典型的是氦、氖、氬、氙及氪等）中的一個或多個。

圖7A至圖7D示出圖2A至圖2D所示的記憶單元100的其他變形例子。圖7A是記憶單元100的俯視圖。圖7B是記憶單元100的剖面圖，也是沿著圖7A中的點劃線A1-A2的部分的剖面圖。圖7C是記憶單元100的剖面圖，也是沿著圖7A中的點劃線B1-B2的部分的剖面圖。圖7D是記憶單元100的剖面圖，也是沿著圖7A中的點劃線B3-B4的部分的剖面圖。注意，在圖7A的俯視圖中，為了明確起見，省略一部分組件。

如圖7B及圖7C所示，較佳為在導電體262和絕緣體250a之間設置具有氧阻擋性的絕緣體254a。藉由設置絕緣體254a，可以抑制絕緣體250a中的氧擴散到導電體262。就是說，可以抑制供應到氧化物230a的氧量減少。另外，可以抑制絕緣體250a中的氧導致導電體262的氧化。另外，可以抑制形成圖3B及圖3C所示的絕緣體263。

如圖7B及圖7D所示，較佳為在導電體260和絕緣體250b之間設置具有氧阻擋性的絕緣體254b。藉由設置絕緣體254b，可以抑制絕緣體250b中的氧擴散到導電體260。就是說，可以抑制供應到氧化物230b的氧量減少。另外，可以抑制絕緣體250b中的氧導致導電體260的氧化。另外，可以抑制形成圖3B及圖3D所示的絕緣體261。

絕緣體254a及絕緣體254b較佳為使用上述具有氧阻擋性的絕緣體。絕緣體254a和絕緣體254b以相同製程形成。因此，絕緣體254a包含與絕緣體254b相同的絕緣材料。另外，絕緣體254a的膜厚度與絕緣體254b的膜厚度相等。

另外，較佳為在導電體和包含氧的絕緣體之間設置上述具有氧阻擋性的絕緣體。藉由在導電體和包含氧的絕緣體之間設置具有氧阻擋性的絕緣體，可以抑制絕緣體中的氧擴散到導電體。就是說，可以抑制供應到氧化物230的氧量減少。另外，可以抑制絕緣體中的氧導致導電體的氧化。

例如，在圖7A至圖7D所示的記憶單元100中，導電體242和絕緣體270之間設置有絕緣體281。另外，導電體260和絕緣體270之間設置有絕緣體282。另外，導電體244及導電體260和絕緣體272之間設置有絕緣體283。另外，導電體262和絕緣體272之間設置有絕緣體284。另外，導電體262和絕緣體274之間設置有絕緣體285。另外，導電體246和絕緣體274之間設置有絕緣體286。絕緣體281至絕緣體286是具有氧阻擋性的絕緣體。

注意，在記憶單元100中也可以不設置絕緣體281至絕緣體286的全部。例如，作為記憶單元100中的導電體使用不容易氧化的導電材料或具有抑制氧擴散的功能的導電材料。因此，可以設置絕緣體281至絕緣體286中的一個或多個。

在圖2A中，導電體246在Y方向上延伸。只要導電體246延伸的方向與導電體262及導電體242延伸的方向不同，本發明就不侷限於此。

圖8A示出圖2A所示的記憶單元100的其他變形例子。圖8A是包括記憶單元100的半導體裝置的俯視圖。注意，圖8A示出包括記憶單元100[i，j]、記憶單元100[i+1，j]、記憶單元100[i，j+1]及記憶單元100[i+1，j+1]的區域。

例如，如圖8A所示，導電體262及導電體242也可以在X方向上延伸且導電體246也可以在X方向上傾斜地延伸。此時，從平面看時，連接一個記憶單元100中的電晶體200a和電晶體200b的線段與導電體246延伸的方向平行。換言之，從平面看時，連接一個記憶單元100中的第一開口的中心和第二開口的中心的線段與導電體246延伸的方向平行。就是說，連接到一個記憶單元100的導電體246的個數是一個。

另外，如圖8A所示，電晶體200沿著Y方向配置為鋸齒形。例如，記憶單元100[i，j]中的電晶體200a及電晶體200b以及記憶單元100[i+1，j]中的電晶體200a及電晶體200b沿著Y方向配置為鋸齒形。

藉由採用圖8A所示的結構，有時可以進一步提高半導體裝置的記憶密度。

此外，也可以將[記憶單元100]及[記憶單元100的變形例子]中說明的結構的一部分用於後面說明的記憶單元。

[記憶單元100A] 圖8B及圖9A至圖9D示出與上述記憶單元100不同的結構例子。注意，在以下所示的記憶單元中，對具有與構成上述記憶單元100的組件相同的功能的組件附上同一符號。另外，以下主要說明與上述記憶單元100不同的部分，省略重複部分的說明。

圖8B是包括記憶單元100A的半導體裝置的俯視圖。圖8B示出包括記憶單元100A[i，j]、記憶單元100A[i+1，j]、記憶單元100A[i，j+1]及記憶單元100A[i+1，j+1]的區域。

在記憶單元100A中連接電晶體200a和電晶體200b的線段不與導電體246延伸的方向平行，在這一點上與圖8A所示的記憶單元100不同。換言之，連接到一個記憶單元100A的導電體246的個數為兩個，在這一點上與圖8A所示的記憶單元100不同。

如圖8B所示，記憶單元100A[i，j]與導電體246[j]及導電體246[j+1]連接。明確而言，記憶單元100A[i，j]中的電晶體200a與導電體246[j+1]連接，記憶單元100A[i，j]中的電晶體200b與導電體246[j]連接。就是說，連接到電晶體200a的導電體246與連接到電晶體200b的導電體246不同。

圖9A是記憶單元100A的俯視圖。圖9B是記憶單元100A的剖面圖，也是沿著圖9A中的點劃線A1-A2的部分的剖面圖。圖9C是記憶單元100A的剖面圖，也是沿著圖9A中的點劃線B1-B2的部分的剖面圖。圖9D是記憶單元100A的剖面圖，也是沿著圖9A中的點劃線B3-B4的部分的剖面圖。注意，在圖9A的俯視圖中，為了明確起見，省略一部分組件。

記憶單元100A的與圖2A至圖2D所示的記憶單元100不同之處在於包括導電體246a及導電體246b代替導電體246。

導電體246a與氧化物230a電連接，導電體246b與氧化物230b電連接。明確而言，導電體246a具有與氧化物230a的頂面接觸的區域，導電體246b具有與氧化物230b的頂面接觸的區域。另外，導電體246a延伸的方向與導電體246b延伸的方向平行。另外，導電體246a延伸的方向與導電體262延伸的方向不同。另外，導電體246b延伸的方向與導電體242延伸的方向不同。

導電體246a被用作電晶體200a的源極電極和汲極電極中的另一個，並被用作佈線。導電體246b被用作電晶體200b的源極電極和汲極電極中的另一個，並被用作佈線。

如圖9B所示，導電體246a與導電體246b較佳為設置在同一層中。導電體246a較佳為以與導電體246b相同的材料及相同的製程形成。此時，導電體246a包含與導電體246b相同的導電材料。藉由以與導電體246b相同的材料及相同的製程形成導電體246a，可以在沒有增加製程數的狀態下製造包括記憶單元100A的半導體裝置。

例如，當圖8B所示的導電體246[j+1]為導電體246a時，導電體246b對應於圖8B所示的導電體246[j]。另外，例如當圖8B所示的導電體246[j+1]為導電體246b時，導電體246b對應於圖8B所示的導電體246[j+2]。

可以將包括記憶單元100A的半導體裝置用作記憶體裝置。圖9E示出將包括記憶單元100A的半導體裝置用作記憶體裝置時的電路圖。記憶單元100A包括電晶體200a及電晶體200b。

如圖9E所示，電晶體200a的閘極與佈線WOL電連接，電晶體200a的源極和汲極中的一個與電晶體200b的閘極電連接，電晶體200a的源極和汲極中的另一個與佈線WBL電連接。電晶體200b的源極和汲極中的一個與佈線SL電連接，電晶體200b的源極和汲極中的另一個與佈線RBL電連接。

佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線。

佈線WOL對應於導電體262，佈線WBL對應於導電體246a，佈線RBL對應於導電體246b，佈線SL對應於導電體242。就是說，導電體262具有用作字線的區域，導電體246a具有用作寫入位元線的區域，導電體246b具有用作讀出位元線的區域，導電體242具有用作選擇線的區域。

注意，電晶體200b的源極和汲極中的一個也可以與佈線RBL電連接，電晶體200b的源極和汲極中的另一個也可以與佈線SL電連接。此時，佈線RBL對應於導電體242，佈線SL對應於導電體246b。就是說，導電體242具有用作讀出位元線的區域，導電體246b具有用作選擇線的區域。

藉由採用上述結構，可以使記憶單元的寫入位元線和讀出位元線單獨存在。

[記憶單元100B] 圖10A至圖10D示出與上述記憶單元100不同的結構例子。注意，在以下所示的記憶單元中，對具有與構成上述記憶單元100的組件相同的功能的組件附上同一符號。另外，以下主要說明與上述記憶單元100不同的部分，省略重複部分的說明。

圖10A是記憶單元100B的俯視圖。圖10B是記憶單元100B的剖面圖，也是沿著圖10A中的點劃線A1-A2的部分的剖面圖。圖10C是記憶單元100B的剖面圖，也是沿著圖10A中的點劃線B1-B2的部分的剖面圖。圖10D是記憶單元100B的剖面圖，也是沿著圖10A中的點劃線B3-B4的部分的剖面圖。注意，在圖10A的俯視圖中，為了明確起見，省略一部分組件。

記憶單元100B的與圖2A至圖2D所示的記憶單元100不同之處在於在電晶體200a的下方包括電容器201。記憶單元100B包括電晶體200a、電晶體200b及電容器201。

另外，記憶單元100B的與圖2A至圖2D所示的記憶單元100不同之處在於包括導電體242c。在圖10A至圖10D中，對用作電晶體200b的源極電極和汲極電極中的一個的導電體242附上用於識別的符號。明確而言，將用作電晶體200b的源極電極和汲極電極中的一個的導電體記載為導電體242b。因此，導電體242b可以參照在以上的[記憶單元100]中說明的導電體242的記載。

電容器201包括導電體242c、導電體242c上的絕緣體270以及絕緣體270上的導電體260。導電體242c具有用作電容器201的一個電極的區域，導電體260具有用作電容器201的另一個電極的區域，絕緣體270具有用作電容器201的電介質的區域。電容器201構成MIM（Metal-Insulator-Metal：金屬-絕緣體-金屬）電容器。

導電體242c設置在絕緣體212上。導電體242c具有隔著絕緣體270與導電體260重疊的區域。導電體242c在X方向上延伸。就是說，導電體242c延伸的方向與導電體242b延伸的方向平行。導電體242c被用作佈線。

如圖10B所示，導電體242c與導電體242b較佳為設置在同一層中。導電體242c較佳為以與導電體242b相同的材料及相同的製程形成。此時，導電體242c包含與導電體242b相同的導電材料。藉由以與導電體242b相同的材料及相同的製程形成導電體242c，可以在沒有增加製程數的狀態下製造電容器。

如上所述，電晶體200b的通道長度比電晶體200a的通道長度大。因此，電晶體200b的通道電容（閘極電極和通道形成區域之間的電容）比電晶體200a大。因此，電容器201的電容也可以小。

可以將包括記憶單元100B的半導體裝置用作記憶體裝置。圖10E示出將包括記憶單元100B的半導體裝置用作記憶體裝置時的電路圖。記憶單元100B包括電晶體200a、電晶體200b及電容器201。就是說，可以說記憶單元100B是由兩個電晶體和一個電容器構成的記憶單元。將由兩個電晶體和一個電容器構成的記憶單元還稱為2Tr1C型記憶單元。因此，記憶單元100B是2Tr1C型記憶單元。

如圖10E所示，電晶體200a的閘極與佈線WOL電連接，電晶體200a的源極和汲極中的一個與電容器201的一個電極電連接，電晶體200a的源極和汲極中的另一個與佈線BIL電連接。電晶體200b的閘極與電容器201的一個電極電連接，電晶體200b的源極和汲極中的一個與佈線SL電連接，電晶體200b的源極和汲極中的另一個與佈線BIL電連接。電容器201的另一個電極與佈線CAL電連接。

佈線CAL被用作電容線。

佈線WOL對應於導電體262，佈線BIL對應於導電體246，佈線SL對應於導電體242b，佈線CAL對應於導電體242c。就是說，導電體262具有用作字線的區域，導電體246具有用作位元線的區域，導電體242b具有用作選擇線的區域，導電體242c具有用作電容線的區域。

在此，圖11A至圖11D示出圖10A至圖10D所示的記憶單元100B的變形例子。圖11A是記憶單元100B的俯視圖。圖11B是記憶單元100B的剖面圖，也是沿著圖11A中的點劃線A1-A2的部分的剖面圖。圖11C是記憶單元100B的剖面圖，也是沿著圖11A中的點劃線B1-B2的部分的剖面圖。圖11D是記憶單元100B的剖面圖，也是沿著圖11A中的點劃線B3-B4的部分的剖面圖。注意，在圖11A的俯視圖中，為了明確起見，省略一部分組件。

如圖11A至圖11D所示，記憶單元100B也可以還包括導電體243。導電體243設置在導電體242c上，並具有與導電體260重疊的區域。此時，導電體243被用作電容器201的一個電極，導電體242c被用作佈線。藉由設置導電體243，可以縮短電容器201的一對電極間的距離。因此，可以增大電容器201的電容。另外，藉由使用作電容器201的一個電極的導電體和用作佈線的導電體分離，可以使用適合於各導電體的材料來製造半導體裝置。

圖11B示出導電體243的Y方向的端部與導電體242的Y方向的端部一致的結構。注意，本發明不侷限於此。例如，導電體243的Y方向的端部也可以位於導電體242的Y方向的端部的內側。

圖11C示出導電體243的X方向的端部與導電體260的X方向的端部一致的結構。注意，本發明不侷限於此。例如，導電體243的X方向的端部既可以位於導電體260的X方向的端部的內側，又可以位於導電體260的X方向的端部的外側。

另外，如圖11B至圖11D所示，也可以在絕緣體270上設置絕緣體271。絕緣體271設置在電容器201的一對電極之間，並具有用作電容器201的電介質的區域。在圖11B至圖11D中，絕緣體271設置在導電體243和導電體260之間。

作為絕緣體271，較佳為使用高介電常數（high-k）材料（相對介電常數較高的材料）。例如，作為高介電常數材料（high-k），可以舉出包含選自鋁、鉿、鋯以及鎵等中的一種以上的金屬元素的氧化物、氧氮化物、氮氧化物及氮化物。此外，上述氧化物、氧氮化物、氮氧化物或氮化物也可以包含矽。此外，也可以層疊由上述材料構成的絕緣體。

例如，作為高介電常數（high-k）材料，明確而言，可以舉出使用氧化鋁、氧化鉿、氧化鋯、包含鋁及鉿的氧化物、包含鋁及鉿的氧氮化物、包含矽及鉿的氧化物、包含矽及鉿的氧氮化物、包含矽及鋯的氧化物、包含矽及鋯的氧氮化物、包含鉿及鋯的氧化物、包含鉿及鋯的氧氮化物。藉由使用由這種high-k材料構成的絕緣體，可以將絕緣體271的厚度增加到能夠抑制洩漏電流的程度，並可以充分確保電容器201的靜電容量。

此外，較佳為層疊由上述材料構成的絕緣體，較佳為使用高介電常數材料（high-k）與其絕緣耐性高於該高介電常數材料（high-k）的絕緣耐性的材料的疊層結構。例如，作為絕緣體271，可以使用依次層疊有氧化鋯、氧化鋁以及氧化鋯的絕緣體。此外，例如可以使用依次層疊有氧化鋯、氧化鋁、氧化鋯以及氧化鋁的絕緣體。此外，例如可以使用依次層疊有鉿鋯氧化物、氧化鋁、鉿鋯氧化物以及氧化鋁的絕緣膜。藉由層疊使用如氧化鋁等絕緣耐性比較高的絕緣體，可以提高絕緣耐性來抑制電容器201的靜電破壞。

圖11A至圖11D示出設置導電體243及絕緣體271的結構，但是本發明不侷限於此。記憶單元100B也可以包括導電體243和絕緣體271中的一個。

[記憶單元100C] 圖12A至圖12D示出與上述記憶單元100A及記憶單元100B不同的結構例子。注意，在以下所示的記憶單元中，對具有與構成上述記憶單元100A或記憶單元100B的組件相同的功能的組件附上同一符號。另外，以下主要說明與上述記憶單元100A或記憶單元100B不同的部分，省略重複部分的說明。

圖12A是記憶單元100C的俯視圖。圖12B是記憶單元100C的剖面圖，也是沿著圖12A中的點劃線A1-A2的部分的剖面圖。圖12C是記憶單元100C的剖面圖，也是沿著圖12A中的點劃線B1-B2的部分的剖面圖。圖12D是記憶單元100C的剖面圖，也是沿著圖12A中的點劃線B3-B4的部分的剖面圖。注意，在圖12A的俯視圖中，為了明確起見，省略一部分組件。

記憶單元100C的與圖9A至圖9D所示的記憶單元100A不同之處在於在電晶體200a的下方包括電容器201。因此，可以說記憶單元100C是圖9A至圖9D所示的記憶單元100A的變形例子。記憶單元100C包括電晶體200a、電晶體200b及電容器201。因此，記憶單元100C是2Tr1C型記憶單元。

記憶單元100C的與圖10A至圖10D所示的記憶單元100B不同之處在於包括導電體246a及導電體246b代替導電體246。因此，可以說記憶單元100C是圖10A至圖10D所示的記憶單元100B的變形例子。

電晶體200a及電晶體200b的結構例子的詳細內容可以參照以上的[記憶單元100A]的記載。另外，電容器201的結構例子的詳細內容可以參照以上的[記憶單元100B]的記載。

可以將包括記憶單元100C的半導體裝置用作記憶體裝置。圖12E示出將包括記憶單元100C的半導體裝置用作記憶體裝置時的電路圖。記憶單元100C包括電晶體200a、電晶體200b及電容器201。

如圖12E所示，電晶體200a的閘極與佈線WOL電連接，電晶體200a的源極和汲極中的一個與電容器201的一個電極電連接，電晶體200a的源極和汲極中的另一個與佈線WBL電連接。電晶體200b的閘極與電容器201的一個電極電連接，電晶體200b的源極和汲極中的一個與佈線SL電連接，電晶體200b的源極和汲極中的另一個與佈線RBL電連接。電容器201的另一個電極與佈線CAL電連接。

佈線WOL對應於導電體262，佈線WBL對應於導電體246a，佈線RBL對應於導電體246b，佈線SL對應於導電體242b，佈線CAL對應於導電體242c。就是說，導電體262具有用作字線的區域，導電體246a具有用作寫入位元線的區域，導電體246b具有用作讀出位元線的區域，導電體242b具有用作選擇線的區域，導電體242c具有用作電容線的區域。

[記憶單元100D] 圖13A至圖13D示出與上述記憶單元100B不同的結構例子。注意，在以下所示的記憶單元中，對具有與構成上述記憶單元100B的組件相同的功能的組件附上同一符號。另外，以下主要說明與上述記憶單元100B不同的部分，省略重複部分的說明。

圖13A是記憶單元100D的俯視圖。圖13B是記憶單元100D的剖面圖，也是沿著圖13A中的點劃線A1-A2的部分的剖面圖。圖13C是記憶單元100D的剖面圖，也是沿著圖13A中的點劃線B1-B2的部分的剖面圖。圖13D是記憶單元100D的剖面圖，也是沿著圖13A中的點劃線B3-B4的部分的剖面圖。注意，在圖13A的俯視圖中，為了明確起見，省略一部分組件。

記憶單元100D的與圖10A至圖10D所示的記憶單元100B不同之處在於包括電晶體200c代替電晶體200b。記憶單元100D包括電晶體200a、電晶體200c及電容器201。

另外，記憶單元100D的與圖10A至圖10D所示的記憶單元100B不同之處在於在導電體260和導電體246之間包括導電體262c。在圖13A至圖13D中，對用作電晶體200a的閘極電極的導電體262附上用於識別的符號。明確而言，將用作電晶體200a的閘極電極的導電體記載為導電體262a。因此，導電體262a可以參照在以上的[記憶單元100]中說明的導電體262的記載。

電晶體200c包括導電體242、導電體242的上方的導電體260、導電體260的上方的導電體262c、導電體262c的上方的導電體246、氧化物230b以及絕緣體250b。絕緣體272具有位於導電體260和導電體262c之間的區域，絕緣體274具有位於導電體262c和導電體246之間的區域。

絕緣體270、導電體260、絕緣體272、導電體262c及絕緣體274中設置有到達導電體242的開口。該開口的內側配置有絕緣體250b及氧化物230b。絕緣體250b具有與氧化物230b的側面接觸的區域、與導電體260的側面接觸的區域、與導電體262c的側面接觸的區域、與絕緣體270的側面的至少一部分接觸的區域、與絕緣體272的側面的至少一部分接觸的區域以及與絕緣體274的側面的至少一部分接觸的區域。氧化物230b具有與絕緣體250b的側面接觸的區域、與導電體242的頂面的至少一部分接觸的區域以及與導電體246的底面的至少一部分接觸的區域。

導電體260具有用作電晶體200c的第一閘極電極的區域。導電體262c具有用作電晶體200c的第二閘極電極的區域。絕緣體250b具有用作電晶體200c的閘極絕緣體的區域。導電體242具有用作電晶體200c的源極電極和汲極電極中的一個的區域。導電體246具有用作電晶體200c的源極電極和汲極電極中的另一個的區域。氧化物230b的隔著絕緣體250b與導電體260相對的區域以及氧化物230b的隔著絕緣體250b與導電體262c相對的區域用作電晶體200c的通道形成區域。

另外，也可以使導電體260和導電體262c電連接來使導電體262c和導電體260具有同一電位。此時，可以說電晶體200c是雙閘極電晶體。在本說明書等中，雙閘極電晶體是指包括兩個閘極並且該兩個閘極電連接的電晶體。藉由使用雙閘極電晶體，可以使更多的電流流過。因此，用作讀出電晶體的電晶體200c的通態電流增大，可以實現讀出速度快的記憶單元及半導體裝置。

注意，當在圖13A至圖13D所示的結構中電連接導電體260和導電體262c時，較佳為設置圖10A至圖10D所示的導電體242b及導電體242c代替導電體242。由此，可以構成具有圖10E所示的電路結構的記憶單元。此時，圖10E所示的電晶體200b為雙閘極電晶體。

鑒於上述結構，也可以設置圖13A至圖13D所示的導電體262a及導電體262c代替圖10A至圖10D所示的記憶單元100B的導電體262。在該結構中，藉由電連接導電體260和導電體262c，可以構成包括具有雙閘極結構的電晶體200b的記憶單元100B。

或者，也可以獨立地改變導電體262c的電位而不使其與導電體260的電位聯動。此時，可以說電晶體200c具有兩個電晶體串聯連接的結構。就是說，可以說記憶單元100D是由三個電晶體和一個電容器構成的記憶單元。將由三個電晶體和一個電容器構成的記憶單元稱為3Tr1C型記憶單元。因此，記憶單元100D是3Tr1C型記憶單元。

當獨立地改變導電體262c的電位而不使其與導電體260的電位聯動時，導電體262c具有用作佈線的區域。此時，導電體262c延伸的方向與導電體246延伸的方向較佳為不同，更佳為彼此正交。另外，導電體262a延伸的方向與導電體262c延伸的方向不同。

如圖13B所示，導電體262c與導電體262a較佳為設置在同一層中。導電體262c較佳為以與導電體262a相同的材料及相同的製程形成。此時，導電體262c包含與導電體262a相同的導電材料。藉由以與導電體262a相同的材料及相同的製程形成導電體262c，可以在沒有增加製程數的狀態下形成第二閘極電極。

可以將包括記憶單元100D的半導體裝置用作記憶體裝置。圖13E示出將包括記憶單元100D的半導體裝置用作記憶體裝置時的電路圖。記憶單元100D包括電晶體200a、電晶體200c及電容器201。注意，電晶體200c由串聯連接的電晶體200c1及電晶體200c2構成。

當電晶體200c由串聯連接的電晶體200c1及電晶體200c2構成時，導電體260具有用作電晶體200c1的閘極電極的區域，導電體262c具有用作電晶體200c2的閘極電極的區域。另外，絕緣體250b具有用作電晶體200c1的閘極絕緣體的區域以及用作電晶體200c2的閘極絕緣體的區域。另外，導電體242具有用作電晶體200c1的源極電極和汲極電極中的一個的區域，導電體246具有用作電晶體200c2的源極電極和汲極電極中的另一個的區域。

如圖13E所示，電晶體200a的閘極與佈線WWL電連接，電晶體200a的源極和汲極中的一個與電容器201的一個電極電連接，電晶體200a的源極和汲極中的另一個與佈線BIL電連接。電晶體200c1的閘極與電容器201的一個電極電連接，電晶體200c1的源極和汲極中的一個與佈線GNDL電連接，電晶體200c1的源極和汲極中的另一個與電晶體200c2的源極和汲極中的一個電連接。電晶體200c2的閘極與佈線RWL電連接，電晶體200c2的源極和汲極中的另一個與佈線BIL電連接。電容器201的另一個電極與佈線GNDL電連接。

佈線WWL被用作寫入字線，佈線RWL被用作讀出字線，佈線GNDL被用作供應低位準電位的佈線。

佈線WWL對應於導電體262a，佈線RWL對應於導電體262c，佈線BIL對應於導電體246，佈線GNDL對應於導電體242。就是說，導電體262a具有用作寫入字線的區域，導電體262c具有用作讀出字線的區域，導電體246具有用作位元線的區域，導電體242具有用作供應低位準電位的佈線的區域。

[半導體裝置的構成材料] 以下，說明可用於半導體裝置的構成材料。

＜＜基板＞＞作為形成電晶體200的基板例如可以使用絕緣體基板、半導體基板或導電體基板。作為絕緣體基板，例如可以舉出玻璃基板、石英基板、藍寶石基板、穩定氧化鋯基板（釔安定氧化鋯基板等）、樹脂基板等。此外，作為半導體基板，例如可以舉出以矽或鍺等為材料的半導體基板、或者由碳化矽、矽鍺、砷化鎵、磷化銦、氧化鋅或氧化鎵構成的化合物半導體基板等。並且，還可以舉出在上述半導體基板內部具有絕緣體區域的半導體基板，例如為SOI（Silicon On Insulator：絕緣層上覆矽）基板等。作為導電體基板，可以舉出石墨基板、金屬基板、合金基板、導電樹脂基板等。或者，可以舉出包含金屬氮化物的基板、包含金屬氧化物的基板等。此外，還可以舉出設置有導電體或半導體的絕緣體基板、設置有導電體或絕緣體的半導體基板、設置有半導體或絕緣體的導電體基板等。或者，也可以使用在這些基板上設置有元件的基板。作為設置在基板上的元件，有電容器、電阻器、切換元件、發光元件、記憶元件等。

＜＜絕緣體＞＞作為絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。

例如，當進行電晶體的微型化及高積體化時，由於閘極絕緣體的薄膜化，有時發生洩漏電流等的問題。藉由作為被用作閘極絕緣體的絕緣體使用high-k材料，可以在保持物理厚度的同時實現電晶體工作時的低電壓化。另一方面，藉由將相對介電常數較低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。

作為相對介電常數較高的絕緣體，有氧化鎵、氧化鉿、氧化鋯、含有鋁及鉿的氧化物、含有鋁及鉿的氧氮化物、含有矽及鉿的氧化物、含有矽及鉿的氧氮化物或者含有矽及鉿的氮化物等。

作為相對介電常數較低的絕緣體，有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽或樹脂等。

此外，藉由使用具有抑制氫等雜質及氧的透過的功能的絕緣體圍繞使用金屬氧化物的電晶體，可以使電晶體的電特性穩定。作為具有抑制氫等雜質及氧的透過的功能的絕緣體，例如可以使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體的單層或疊層。明確而言，作為具有抑制氫等雜質及氧的透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮化鋁、氮氧化矽、氮化矽等金屬氮化物。

此外，被用作閘極絕緣體的絕緣體較佳為具有包含藉由加熱脫離的氧的區域的絕緣體。例如，藉由採用具有包含藉由加熱脫離的氧的區域的氧化矽或者氧氮化矽接觸於氧化物230的結構，可以填補氧化物230所包含的氧空位。

＜＜導電體＞＞作為導電體，較佳為使用選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦、釕、銥、鍶和鑭等中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等。例如，較佳為使用氮化鉭、氮化鈦、鎢、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物等。此外，氮化鉭、氮化鈦、包含鈦和鋁的氮化物、包含鉭和鋁的氮化物、氧化釕、氮化釕、包含鍶和釕的氧化物、包含鑭和鎳的氧化物是不容易氧化的導電材料或者吸收氧仍保持導電性的材料，所以是較佳的。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

此外，也可以層疊多個由上述材料形成的導電層。例如，也可以採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料和包含氮的導電材料的疊層結構。此外，也可以採用組合包含上述金屬元素的材料、包含氧的導電材料和包含氮的導電材料的疊層結構。

此外，在將氧化物用於電晶體的通道形成區域的情況下，作為被用作閘極電極的導電體較佳為採用組合包含上述金屬元素的材料和包含氧的導電材料的疊層結構。在此情況下，較佳為將包含氧的導電材料設置在通道形成區域一側。藉由將包含氧的導電材料設置在通道形成區域一側，從該導電材料脫離的氧容易被供應到通道形成區域。

尤其是，作為被用作閘極電極的導電體，較佳為使用包含含在被形成通道的金屬氧化物中的金屬元素及氧的導電材料。此外，也可以使用包含上述金屬元素及氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。此外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。藉由使用上述材料，有時可以俘獲被形成通道的金屬氧化物所包含的氫。或者，有時可以俘獲從外方的絕緣體等混入的氫。

[半導體裝置的製造方法的例子] 接著，使用圖14A至圖16D說明包括圖2A至圖2D所示的記憶單元100的半導體裝置的製造方法。

圖14A至圖16D各自中的A、C及E示出俯視圖。另外，各圖式中的B、D及F是分別對應於沿著各圖式的A、C及E中的點劃線A1-A2的部分的剖面圖。注意，在各圖式的A、C及E的俯視圖中，為了明確起見，省略一部分組件。

以下，用來形成絕緣體的絕緣材料、用來形成導電體的導電材料或用來形成半導體的半導體材料可以適當地使用電鍍法、濺射法、CVD法、MBE法、PLD法或ALD法等沉積。

作為濺射法，有將高頻電源用於濺射用電源的RF濺射法及利用直流電源的DC濺射法。作為DC濺射法，還有以脈衝方式改變施加到電極的電壓的脈衝DC濺射法。RF濺射法主要在沉積絕緣膜時使用，DC濺射法主要在沉積金屬導電膜時使用。此外，脈衝DC濺射法主要在利用反應性濺射法沉積氧化物、氮化物、碳化物等化合物時使用。

注意，CVD法可以分為利用電漿的電漿增強CVD（PECVD）法、利用熱的熱CVD（TCVD：Thermal CVD）法或利用光的光CVD（Photo CVD）法等。再者，可以根據使用的源氣體分類為金屬CVD（MCVD：Metal CVD）法或有機金屬CVD（MOCVD：Metal Organic CVD）法。

藉由利用電漿CVD法，可以以較低的溫度得到高品質的膜。此外，因為在熱CVD法中不使用電漿，所以能夠減少對被處理物造成的電漿損傷。例如，包括在半導體裝置中的佈線、電極及元件（電晶體及電容器等）等有時因從電漿接收電荷而會產生電荷積聚（charge up）。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極及元件等受損傷。另一方面，因為在不使用電漿的熱CVD法的情況下不產生上述電漿損傷，所以能夠提高半導體裝置的良率。此外，在熱CVD法中，不產生沉積時的電漿損傷，因此能夠得到缺陷較少的膜。

作為ALD法，可以採用熱ALD法或PEALD法等。

CVD法及ALD法不同於從靶材等中被釋放的粒子沉積的濺射法。因此，CVD法及ALD法是不易受被處理物的形狀的影響而具有良好的步階覆蓋性的沉積方法。尤其是，ALD法具有良好的步階覆蓋性和厚度均勻性，所以適合用於覆蓋縱橫比高的開口部的表面的情況等。但是，ALD法的沉積速率比較慢，所以有時較佳為與沉積速度快的CVD法等其他沉積方法組合而使用。

此外，當使用CVD法時，可以根據源氣體的流量比沉積任意組成的膜。例如，當使用CVD法時，可以藉由在進行沉積的同時改變源氣體的流量比來沉積其組成連續變化的膜。當在改變源氣體的流量比的同時進行沉積時，因為不需要傳送或調整壓力所需的時間，所以與使用多個沉積室進行沉積的情況相比可以縮短沉積時間。因此，有時可以提高半導體裝置的生產率。

當使用ALD法時，藉由同時導入不同的多種前驅物，可以沉積任意組成的膜。或者，在導入不同的多種前驅物時，藉由控制各前驅物的循環次數可以沉積任意組成的膜。

首先，準備基板（未圖示），在該基板上沉積絕緣體212。

在絕緣體212上形成導電體242，在導電體242及絕緣體212上形成絕緣體270。絕緣體270的頂面較佳為平坦。例如，較佳為在沉積絕緣體270之後進行CMP處理來使絕緣體270的頂面平坦化。

在絕緣體270上形成導電體260，在導電體260上形成導電體244，在導電體260、導電體244及絕緣體270上形成絕緣體272（圖14A及圖14B）。絕緣體272的頂面較佳為平坦。例如，較佳為在沉積絕緣體272之後進行CMP處理來使絕緣體272的頂面平坦化。

在絕緣體272上形成導電體262，在導電體262及絕緣體272上形成絕緣體274（圖14C及圖14D）。絕緣體274的頂面較佳為平坦。例如，較佳為在沉積絕緣體274之後進行CMP處理來使絕緣體274的頂面平坦化。

接著，利用光微影法及蝕刻法對絕緣體270、導電體260、絕緣體272、導電體262及絕緣體274進行加工來形成到達導電體244的開口258a以及到達導電體242的開口258b（圖14E及圖14F）。開口258a對應於上述第一開口，開口258b對應於上述第二開口。在形成開口258a及開口258b時，也可以使用濕蝕刻，但是對微型加工來說使用乾蝕刻是較佳的。

較佳的是，導電體244使用與導電體260不同的材料，選擇它們的蝕刻速率的選擇比高的蝕刻方法。藉由增高導電體244和導電體260的蝕刻選擇性，在形成開口258a及開口258b時可以將導電體244用作蝕刻停止膜。因此，可以抑制開口258a過深。

並且，較佳的是，導電體244使用與導電體262不同的材料，選擇它們的蝕刻速率的選擇比高的蝕刻方法。較佳的是，導電體242使用與導電體260不同的材料，選擇它們的蝕刻速率的選擇比高的蝕刻方法。由此，可以在同一條件下形成開口258a及開口258b。因此，可以簡化半導體裝置的製程而提高生產率。

接著，沉積絕緣膜250A（圖15A及圖15B）。絕緣膜250A較佳為利用ALD法沉積。絕緣體250較佳為以較小的膜厚度形成，較佳為以膜厚度的不均勻小的方式形成。ALD法是交替地導入前驅物及反應物（例如，氧化劑）進行的沉積方法，由於膜厚度可以根據反復該循環的次數進行調整，所以可以精密地調整膜厚度。另外，如圖15B所示，絕緣膜250A較佳為以較高的覆蓋性沉積在開口258a及開口258b的底面及側面。藉由利用ALD法，在開口258a及開口258b的底面及側面上沉積每一層的原子層。因此，在開口258a及開口258b中以較高的覆蓋性分別形成絕緣體250a及絕緣體250b。

另外，當利用ALD法沉積絕緣膜250A時，作為氧化劑可以使用臭氧（O ₃）、氧（O ₂）、水（H ₂O）等。藉由使用不包含氫的臭氧（O ₃）或氧（O ₂）等作為氧化劑，可以減少擴散到後面形成的氧化物230的氫量。

接著，對絕緣膜250A進行各向異性蝕刻，以與絕緣體272、導電體262及絕緣體274各自的開口258a中的側面接觸的方式形成絕緣體250a，並且以與絕緣體270、導電體260、絕緣體272及絕緣體274各自的開口258b中的側面接觸的方式形成絕緣體250b（圖15C及圖15D）。作為絕緣膜250A的各向異性蝕刻，例如可以使用乾蝕刻法。藉由對絕緣膜250A進行各向異性蝕刻，可以使導電體242的頂面的一部分及導電體244的頂面的一部分露出。

當形成圖7B所示的絕緣體254a及絕緣體254b時，較佳為在形成開口258a及開口258b之後依次沉積將成為絕緣體254a及絕緣體254b的絕緣膜以及絕緣膜250A，並且進行上述各向異性蝕刻。

接著，在絕緣體250a及絕緣體250b上沉積氧化膜230A（圖16A及圖16B）。氧化膜230A的沉積較佳為利用ALD法進行。藉由利用ALD法，也可以對縱橫比大的槽或開口部形成厚度均勻的膜。藉由利用PEALD法，與熱ALD法相比可以以更低的溫度形成氧化膜230A。氧化膜230A的沉積也可以利用濺射法進行。

較佳為在利用ALD法沉積氧化膜之後進行微波處理，更佳為在含氧氛圍下進行微波處理。

藉由在含氧氛圍下進行微波處理，可以使用微波或RF等高頻使氧氣體電漿化而使該氧電漿作用於氧化膜。此時，也可以將微波或RF等高頻照射到氧化膜。換言之，可以使如該微波、RF等高頻、氧電漿等作用於氧化膜。

由於高頻、氧電漿等的作用，可以降低氧化膜的雜質濃度。例如，可以使氧化膜中的氫脫離為水分子。另外，例如可以使氧化膜中的碳脫離為碳氧化物（CO及/或CO ₂）。另外，藉由將在氧電漿中產生的氧自由基供應到氧化膜，可以減少氧化膜中的氧空位、V _OH等。

另外，由於高頻、氧電漿等的作用，將微波處理的處理溫度以上的能量提供到氧化膜中的原子。因此，氧化膜中的金屬原子及氧原子的重新排列被促進，可以提高氧化膜的結晶性。注意，有如下傾向：氧化膜中的雜質濃度及缺陷（氧空位、V _OH等）量越少，氧化膜的結晶性越容易提高。就是說，含氧氛圍下的微波處理實現氧化膜中的雜質濃度及缺陷量的減少以及氧化膜的結晶性的提高。

接著，藉由進行CMP處理去除氧化膜230A的一部分來使絕緣體274露出。其結果是，以填充開口258a的方式形成氧化物230a，以填充開口258b的方式形成氧化物230b（圖16C及圖16D）。注意，有時由於該CMP處理絕緣體274的一部分被去除。由此，可以使絕緣體274平坦化。由此，氧化物230a的頂面、氧化物230b的頂面、絕緣體250a的頂面、絕緣體250b的頂面及絕緣體274的頂面的高度都一致。

當形成圖6B所示的絕緣體275時，較佳為在沉積氧化膜230A之後沉積將成為絕緣體275的絕緣膜而進行上述CMP處理。

此外，也可以在沉積氧化膜230A之後不進行微波處理，在進行上述CMP處理之後進行微波處理。

接著，在氧化物230a、氧化物230b、絕緣體250a、絕緣體250b及絕緣體274上形成導電體246。由此，可以製造圖2A至圖2D所示的記憶單元100。另外，可以製造包括圖2A至圖2D所示的記憶單元100的半導體裝置。

本實施方式可以與其他實施方式適當地組合。此外，在本說明書中，在一個實施方式中示出多個結構例子的情況下，可以適當地組合該結構例子。

實施方式2 在本實施方式中，參照圖式對根據本發明的一個實施方式的記憶體裝置進行說明。本發明的一個實施方式的記憶體裝置是使用將氧化物用於半導體的電晶體（以下有時稱為OS電晶體）的記憶體裝置（以下有時稱為OS記憶體裝置）。

＜記憶體裝置的結構例子＞圖17A示出OS記憶體裝置的結構的一個例子。記憶體裝置1400包括週邊電路1411及記憶單元陣列1470。週邊電路1411是具有向記憶單元陣列1470中的記憶單元寫入資料以及從記憶單元陣列1470中的記憶單元讀出資料的功能的電路。週邊電路1411包括行電路1420、列電路1430、輸出電路1440及控制邏輯電路1460。

列電路1430例如包括列解碼器、預充電電路、感測放大器及寫入電路等。預充電電路具有對佈線進行預充電的功能。感測放大器具有放大從記憶單元讀出的資料信號的功能。注意，上述佈線是連接到記憶單元陣列1470所包括的記憶單元的佈線，下面描述其詳細內容。被放大的資料信號作為資料信號RDATA藉由輸出電路1440輸出到記憶體裝置1400的外部。此外，行電路1420例如包括行解碼器、字線驅動器電路等，並可以選擇要存取的行。

對記憶體裝置1400從外部供應作為電源電壓的低電源電壓（VSS）、週邊電路1411用高電源電壓（VDD）及記憶單元陣列1470用高電源電壓（VIL）。此外，對記憶體裝置1400從外部輸入控制信號（CE、WE、RES）、位址信號ADDR及資料信號WDATA。位址信號ADDR被輸入到行解碼器及列解碼器，資料信號WDATA被輸入到寫入電路。

控制邏輯電路1460對從外部輸入的控制信號（CE、WE、RES）進行處理來生成行解碼器及列解碼器的控制信號。控制信號CE是晶片賦能信號，控制信號WE是寫入賦能信號，並且控制信號RES是讀出賦能信號。控制邏輯電路1460所處理的信號不侷限於此，根據需要而輸入其他控制信號即可。

記憶單元陣列1470包括配置為行列狀的多個記憶單元MC及多個佈線。注意，連接記憶單元陣列1470和行電路1420的佈線的個數取決於記憶單元MC的結構、包括在一個列中的記憶單元MC的個數等。此外，連接記憶單元陣列1470和列電路1430的佈線的個數取決於記憶單元MC的結構、包括在一個行中的記憶單元MC的個數等。

此外，雖然在圖17A中示出在同一平面上形成週邊電路1411和記憶單元陣列1470的例子，但是本實施方式不侷限於此。例如，如圖17B所示，也可以以重疊於週邊電路1411的一部分上的方式設置記憶單元陣列1470。例如，也可以採用以重疊於記憶單元陣列1470下的方式設置感測放大器的結構。

參照圖18A至圖18E說明能夠適合用於上述記憶單元MC的記憶單元的結構例子。

圖18A示出2電晶體的增益單元型記憶單元的電路結構例子。圖18A所示的記憶單元1471包括電晶體M1及電晶體M2。電晶體M1及電晶體M2是單閘極電晶體。

電晶體M1的第一端子與電晶體M2的閘極連接，電晶體M1的第二端子與佈線BIL連接，電晶體M1的閘極與佈線WOL連接。電晶體M2的第一端子與佈線BIL連接，電晶體M2的第二端子與佈線SL連接。

佈線BIL被用作位元線，佈線WOL被用作字線，佈線SL被用作選擇線。

在記憶單元1471中，將電晶體M2的閘極電容用作儲存電容。就是說，也可以將記憶單元1471稱為無電容記憶單元。因此，可以將其稱為2電晶體0電容器的增益單元型記憶單元。

當作為電晶體M1使用OS電晶體時，藉由使電晶體M1處於關閉狀態，可以保持電連接有電晶體M1的源極和汲極中的一個和電晶體M2的閘極的節點的電荷很長時間。因此，可以實現非揮發性記憶單元。

作為圖18A所示的記憶單元1471，可以使用圖2A至圖2D等所示的記憶單元100。此時，電晶體M1對應於電晶體200a，電晶體M2對應於電晶體200b。另外，佈線BIL對應於導電體246，佈線WOL對應於導電體262，佈線SL對應於導電體242。

圖18B示出2電晶體的增益單元型記憶單元的電路結構的其他例子。圖18B所示的記憶單元1472包括電晶體M1及電晶體M2。電晶體M1及電晶體M2是單閘極電晶體。

電晶體M1的第一端子與電晶體M2的閘極連接，電晶體M1的第二端子與佈線WBL連接，電晶體M1的閘極與佈線WOL連接。電晶體M2的第一端子與佈線RBL連接，電晶體M2的第二端子與佈線SL連接。

佈線WBL被用作寫入位元線，佈線RBL被用作讀出位元線。

與記憶單元1471同樣，在記憶單元1472中，將電晶體M2的閘極電容用作儲存電容。當作為電晶體M1使用OS電晶體時，藉由使電晶體M1處於關閉狀態，可以保持電連接有電晶體M1的源極和汲極中的一個和電晶體M2的閘極的節點的電荷很長時間。因此，可以實現非揮發性記憶單元。

作為圖18B所示的記憶單元1472，可以使用圖9A至圖9D所示的記憶單元100A。此時，電晶體M1對應於電晶體200a，電晶體M2對應於電晶體200b。另外，佈線WBL對應於導電體246a，佈線RBL對應於導電體246b，佈線WOL對應於導電體262，佈線SL對應於導電體242。

另外，記憶單元MC不侷限於記憶單元1471或記憶單元1472，也可以適當地改變電路結構。例如，電晶體M1及電晶體M2也可以包括背閘極。當電晶體M1包括背閘極時，背閘極既可以與電晶體M1的閘極電連接，又可以與用來對背閘極供應電位的佈線電連接。電晶體M2包括背閘極的情況也同樣。

[NOSRAM] 圖18C至圖18D示出2電晶體1電容器的增益單元型記憶單元的電路結構例子。圖18C所示的記憶單元1473包括電晶體M3、電晶體M4、電容器CA。此外，電晶體M3及電晶體M4是單閘極電晶體。在本說明書等中，有時將包括作為電晶體M3使用OS電晶體的增益單元型記憶單元的記憶體裝置稱為NOSRAM（Nonvolatile Oxide Semiconductor RAM，非揮發性氧化物半導體RAM）。

電晶體M3的第一端子與電容器CA的第一端子連接，電晶體M3的第二端子與佈線WBL連接，電晶體M3的閘極與佈線WOL連接。電容器CA的第二端子與佈線CAL連接。電晶體M4的第一端子與佈線RBL連接，電晶體M4的第二端子與佈線SL連接，電晶體M4的閘極與電容器CA的第一端子連接。

佈線CAL被用作用來對電容器CA的第二端子施加指定的電位的佈線。在寫入資料和讀出資料時，較佳為對佈線CAL施加高位準電位。另外，在保持資料時，較佳為對佈線CAL施加低位準電位。

另外，記憶單元MC不侷限於記憶單元1473，也可以適當地改變電路結構。例如，記憶單元MC也可以具有如圖18D所示的記憶單元1474那樣的將佈線WBL和佈線RBL組合為一個佈線BIL的結構。例如，電晶體M3也可以包括背閘極。當電晶體M3包括背閘極時，背閘極既可以與電晶體M3的閘極電連接，又可以與用來對背閘極供應電位的佈線電連接。

在將上述實施方式所示的半導體裝置用於記憶單元1473等的情況下，作為電晶體M3可以使用電晶體200。藉由作為電晶體M3使用OS電晶體，可以使電晶體M3的洩漏電流為極小。換言之，因為可以由電晶體M3長時間保持寫入的資料，所以可以降低記憶單元的更新頻率。或者，還可以不進行記憶單元的更新工作。此外，由於洩漏電流極小，因此可以將多值資料或類比資料保持在記憶單元1473中。記憶單元1474也是同樣的。

另外，作為電晶體M4可以使用OS電晶體。例如，作為電晶體M3可以使用電晶體200a，作為電晶體M4可以使用電晶體200b或雙閘極型的電晶體200c。當作為電晶體M3及電晶體M4使用OS電晶體時，在記憶單元陣列1470中只使用n型電晶體構成電路。

作為圖18C所示的記憶單元1473，可以使用圖12A至圖12D所示的記憶單元100C。此時，電晶體M3對應於電晶體200a，電晶體M4對應於電晶體200b。另外，佈線WBL對應於導電體246a，佈線RBL對應於導電體246b，佈線WOL對應於導電體262，佈線SL對應於導電體242b，佈線CAL對應於導電體242c。

作為圖18D所示的記憶單元1474，可以使用圖10A至圖10D等所示的記憶單元100B。此時，電晶體M3對應於電晶體200a，電晶體M4對應於電晶體200b。另外，佈線BIL對應於導電體246，佈線WOL對應於導電體262，佈線SL對應於導電體242b，佈線CAL對應於導電體242c。

此外，電晶體M4也可以是在通道形成區域中包含矽的電晶體（以下有時稱為Si電晶體）。Si電晶體的導電型可以是n通道型或p通道型。Si電晶體的場效移動率有時比OS電晶體高。因此，作為被用作讀出電晶體的電晶體M4，也可以使用Si電晶體。此外，藉由將Si電晶體用作電晶體M4，可以層疊於電晶體M4上地設置電晶體M3，從而可以減少記憶單元的佔有面積，並可以實現記憶體裝置的高積體化。

此外，圖18E示出3電晶體1電容器的增益單元型記憶單元的一個例子。圖18E所示的記憶單元1475包括電晶體M5至電晶體M7及電容器CB。電容器CB是適當地設置的。記憶單元1475與佈線BIL、佈線RWL、佈線WWL及佈線GNDL電連接。佈線GNDL是供應低位準電位的佈線。此外，也可以將記憶單元1475電連接到佈線RBL、佈線WBL，而不與佈線BIL電連接。

電晶體M5為具有單閘極結構的OS電晶體。電晶體M5也可以包括背閘極。當電晶體M5包括背閘極時，背閘極既可以與電晶體M5的閘極電連接，又可以與用來對背閘極供應電位的佈線電連接。

在將上述實施方式所示的半導體裝置用於記憶單元1475時，作為電晶體M5可以使用電晶體200。藉由作為電晶體M5使用OS電晶體，可以使電晶體M5的洩漏電流為極小。

另外，作為電晶體M5至電晶體M7可以使用OS電晶體。例如，作為電晶體M5可以使用電晶體200a，作為電晶體M6及電晶體M7可以使用具有兩個電晶體串聯連接的結構的電晶體200c。此時，在記憶單元陣列1470中可以只使用n型電晶體構成電路。電晶體M6及電晶體M7也可以分別為n通道型Si電晶體或p通道型Si電晶體。

作為圖18E所示的記憶單元1475，可以使用圖13A至圖13D所示的記憶單元100D。此時，電晶體M5對應於電晶體200a，電晶體M6對應於串聯連接的兩個電晶體中的一個，電晶體M7對應於串聯連接的兩個電晶體中的另一個。另外，佈線BIL對應於導電體246，佈線WWL對應於導電體262a，佈線RWL對應於導電體262c，佈線GNDL對應於導電體242。

此外，記憶單元MC不侷限於記憶單元1471至記憶單元1475，而可以改變其電路結構。

藉由作為電晶體M1使用OS電晶體，可以在形成記憶體裝置的佈線的BEOL（Back end of line：後段製程）製程中形成電晶體M1。另外，當在與記憶單元陣列1470下重疊的週邊電路1411中使用Si電晶體時，可以利用在Si電晶體的上方直接形成OS電晶體的技術（將其稱為BEOL-Tr技術）。藉由利用該技術，可以在保持設計規則不變的情況下構成3D功能電路，並可以以低功耗且低成本實現高功能。

圖18F是記憶體裝置1400的立體圖。記憶體裝置1400包括層1480及層1490。圖18G是用來說明記憶體裝置1400的結構的立體圖，以分開的方式示出層1480及層1490。

層1480是包括電晶體的層。包括該電晶體通道形成區域的半導體層可以使用單晶半導體、多晶半導體、微晶半導體或非晶半導體等半導體材料中的一種或其組合來形成。作為該半導體材料，例如可以使用矽或鍺等。此外，也可以使用矽鍺、碳化矽、砷化鎵、氧化物半導體及氮化物半導體等化合物半導體。另外，也可以使用可用於HEMT（High Electron Mobility Transistor，高電子移動率電晶體）的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦或矽鍺等。

層1490是包括電晶體的層。包括該電晶體的通道形成區域的半導體層可以使用氧化物半導體或矽等能夠形成薄膜的半導體材料形成。藉由利用BEOL-Tr技術，可以在層1480上設置層1490。因此，可以實現微型化的記憶體裝置1400。

例如，假設層1480所包括的電晶體為Si電晶體。此時，可以在層1480中設置週邊電路1411。另外，假設層1490所包括的電晶體為OS電晶體。此時，可以在層1480中設置記憶單元陣列1470。

由此，可以利用BEOL-Tr技術製造記憶體裝置1400。因此，可以減小記憶體裝置1400的佔有面積。

注意，本實施方式所示的週邊電路1411及記憶單元陣列1470等的結構不侷限於上述結構。此外，也可以根據需要改變、去除或追加這些電路及連接到該電路的佈線、電路元件等的配置或功能。

圖19示出圖17A所示的記憶體裝置1400的剖面結構例子。圖19示出圖17A所示的記憶體裝置1400的一部分。

如圖19所示，記憶體裝置1400包括層1480及層1480上的層1490。層1480設置有週邊電路1411。就是說，層1480可以說是包括週邊電路1411的層。另外，層1490設置有記憶單元陣列1470。作為記憶單元陣列1470中的記憶單元可以使用上述實施方式所示的半導體裝置。就是說，層1480位於上述實施方式所示的半導體裝置的下方。

圖19示出層1480所包括的電晶體300。電晶體300被用作上述感測放大器的一部分。此時，可以將層1480看作形成有包括電晶體的半導體電路的基板。

另外，圖19示出設置在層1490中的記憶單元陣列1470的一部分。明確而言，圖19示出設置在層1490中的兩個記憶單元MC。

導電體262對應於佈線WOL。另外，導電體244對應於佈線BIL。另外，導電體246對應於佈線SL。

注意，圖19示出設置一層包括記憶單元陣列1470的層1490的結構，但是本發明不侷限於此。例如，也可以設置多層包括記憶單元陣列1470的層。

圖20示出層疊包括記憶單元陣列的層1490_1以及包括記憶單元陣列的層1490_2的結構。注意，疊層數也可以為三以上。如此，藉由作為構成記憶單元100的電晶體使用OS電晶體，可以層疊多層記憶單元陣列1470。就是說，可以增加單位面積上可儲存的資料量。

＜電晶體300＞電晶體300設置在基板311上，並包括：被用作閘極的導電體316、被用作閘極絕緣體的絕緣體315、由基板311的一部分構成的半導體區域313、被用作源極區域或汲極區域的低電阻區域314a及低電阻區域314b。電晶體300可以是p通道型電晶體或n通道型電晶體。

在此，在圖19所示的電晶體300中，形成通道的半導體區域313（基板311的一部分）具有凸形狀。此外，以隔著絕緣體315覆蓋半導體區域313的側面及頂面的方式設置導電體316。此外，導電體316也可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。此外，也可以以與凸部的上表面接觸的方式具有用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸形狀的半導體膜。

注意，圖19所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。

＜佈線層＞在各結構體之間也可以設置有包括層間膜、佈線及插頭等的佈線層。此外，佈線層可以根據設計而設置為多個層。在此，在具有插頭或佈線的功能的導電體中，有時使用同一符號表示多個結構。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。

例如，在電晶體300上，作為層間膜依次層疊地設置有絕緣體320、絕緣體322、絕緣體324及絕緣體326。此外，與電晶體200電連接的導電體328及導電體330等填埋於絕緣體320、絕緣體322、絕緣體324及絕緣體326中。此外，導電體328及導電體330被用作插頭或佈線。

此外，被用作層間膜的絕緣體也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。例如，為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用化學機械拋光（CMP）法等的平坦化處理被平坦化。

此外，也可以在絕緣體326及導電體330上設置佈線層。例如，在圖19中，依次層疊有絕緣體350、絕緣體352及絕緣體354。此外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。

作為能夠被用作層間膜的絕緣體，有具有絕緣性的氧化物、氮化物、氧氮化物、氮氧化物、金屬氧化物、金屬氧氮化物、金屬氮氧化物等。

例如，藉由將相對介電常數低的材料用於被用作層間膜的絕緣體，可以減少產生在佈線之間的寄生電容。因此，較佳為根據絕緣體的功能選擇材料。

例如，絕緣體322、絕緣體352及絕緣體354等較佳為具有相對介電常數低的絕緣體。例如，該絕緣體較佳為含有添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽、具有空孔的氧化矽、樹脂等。或者，該絕緣體較佳為具有氧化矽、氧氮化矽、氮氧化矽、氮化矽、添加有氟的氧化矽、添加有碳的氧化矽、添加有碳及氮的氧化矽或具有空孔的氧化矽和樹脂的疊層結構。由於氧化矽及氧氮化矽具有熱穩定性，因此藉由將其與樹脂組合，可以實現具有熱穩定性且相對介電常數低的疊層結構。作為樹脂，例如可以舉出聚酯、聚烯烴、聚醯胺（尼龍、芳香族聚醯胺等）、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等。

此外，藉由使用具有抑制氫等雜質及氧透過的功能的絕緣體圍繞使用氧化物半導體的電晶體，可以使電晶體的電特性穩定。因此，作為絕緣體350等，使用具有抑制氫等雜質及氧的透過的功能的絕緣體，即可。

作為具有抑制氫等雜質及氧透過的功能的絕緣體，例如可以以單層或疊層使用包含硼、碳、氮、氧、氟、鎂、鋁、矽、磷、氯、氬、鎵、鍺、釔、鋯、鑭、釹、鉿或鉭的絕緣體。明確而言，作為具有抑制氫等雜質及氧透過的功能的絕緣體，可以使用氧化鋁、氧化鎂、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭等金屬氧化物、氮氧化矽、氮化矽等。

作為能夠用於佈線、插頭的導電體可以使用包含選自鋁、鉻、銅、銀、金、鉑、鉭、鎳、鈦、鉬、鎢、鉿、釩、鈮、錳、鎂、鋯、鈹、銦以及釕等的金屬元素中的一種以上的材料。此外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體以及鎳矽化物等矽化物。

例如，作為導電體328、導電體330及導電體356等，可以以單層或疊層使用由上述材料形成的金屬材料、合金材料、金屬氮化物材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，較佳為使用鎢。或者，較佳為使用鋁、銅等低電阻導電材料形成。藉由使用低電阻導電材料，可以降低佈線電阻。

實施方式3 在本實施方式中，說明使用上述實施方式所示的記憶體裝置的半導體裝置的應用例子。可以將上述實施方式所示的記憶體裝置應用於記憶體卡（例如，SD卡）、USB記憶體、SSD（固態硬碟）等各種卸除式存放裝置。圖21A至圖21E示意性地示出卸除式存放裝置的幾個結構例子。例如，上述實施方式所示的半導體裝置加工為被封裝的記憶體晶片並用於各種儲存裝置或卸除式記憶體。

圖21A是USB記憶體的示意圖。USB記憶體1100包括外殼1101、蓋子1102、USB連接器1103及基板1104。基板1104被容納在外殼1101中。例如，基板1104上安裝有記憶體晶片1105及控制器晶片1106。可以將上述實施方式所示的記憶體裝置或半導體裝置組裝於記憶體晶片1105等。

圖21B是SD卡的外觀示意圖，圖21C是SD卡的內部結構的示意圖。SD卡1110包括外殼1111、連接器1112及基板1113。基板1113被容納在外殼1111中。例如，基板1113上安裝有記憶體晶片1114及控制器晶片1115。藉由在基板1113的背面一側也設置記憶體晶片1114，可以增大SD卡1110的容量。此外，也可以將具有無線通訊功能的無線晶片設置於基板1113。由此，藉由主機裝置與SD卡1110之間的無線通訊，可以進行記憶體晶片1114的資料的讀出及寫入。可以將上述實施方式所示的記憶體裝置或半導體裝置組裝於記憶體晶片1114等。

圖21D是SSD的外觀示意圖，圖21E是SSD的內部結構的示意圖。SSD1150包括外殼1151、連接器1152及基板1153。基板1153被容納在外殼1151中。例如，基板1153上安裝有記憶體晶片1154、記憶體晶片1155及控制器晶片1156。記憶體晶片1155為控制器晶片1156的工作記憶體，例如，可以使用DOSRAM晶片。藉由在基板1153的背面一側也設置記憶體晶片1154，可以增大SSD1150的容量。可以將上述實施方式所示的記憶體裝置或半導體裝置組裝於記憶體晶片1154等。

本實施方式可以與其他實施方式等所記載的結構適當地組合而實施。

實施方式4 在本實施方式中，說明在通道形成區域中包含氧化物半導體的電晶體（OS電晶體）。此外，在OS電晶體的說明中，簡單地說明與在通道形成區域中包含矽的電晶體（也稱為Si電晶體）的對比。

[OS電晶體] 較佳為將載子濃度低的氧化物半導體用於OS電晶體。例如，氧化物半導體的通道形成區域的載子濃度為1×10 ¹⁸cm ^-3以下，較佳為低於1×10 ¹⁷cm ^-3，更佳為低於1×10 ¹⁶cm ^-3，進一步較佳為低於1×10 ¹³cm ^-3，還進一步較佳為低於1×10 ¹⁰cm ^-3，且為1×10 ^-9cm ^-3以上。在以降低氧化物半導體膜的載子濃度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為高純度本質或實質上高純度本質。此外，有時將載子濃度低的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。

因為高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷態密度，所以有時具有較低的陷阱態密度。此外，被氧化物半導體的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體中形成通道形成區域的電晶體的電特性不穩定。

因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低附近膜中的雜質濃度。作為雜質可以舉出氫、氮等。注意，氧化物半導體中的雜質例如是指構成氧化物半導體的主要成分之外的元素。例如，濃度低於0.1原子%的元素可以說是雜質。

在OS電晶體中，當氧化物半導體的通道形成區域中存在雜質及氧空位時，電特性容易變動而可能使可靠性下降。此外，在OS電晶體中，氫進入氧化物半導體中的氧空位而形成缺陷（下面有時稱為V _OH），可能會產生成為載子的電子。另外，當在通道形成區域中形成V _OH時，有時通道形成區域中的施體濃度增加。隨著通道形成區域中的施體濃度增加，有時臨界電壓不均勻。因此，當在氧化物半導體的通道形成區域中包含氧空位時，電晶體會具有常開啟特性（即使不對閘極電極施加電壓也存在通道而在電晶體中電流流過的特性）。由此，在氧化物半導體的通道形成區域中，較佳為儘量減少雜質、氧空位及V _OH。

另外，氧化物半導體的能帶間隙較佳為比矽的能帶間隙（典型的是1.1eV）大，較佳為2eV以上，更佳為2.5eV以上，更佳為3.0eV以上。藉由使用具有比矽大的能帶間隙的氧化物半導體，可以減少電晶體的關態電流（也稱為Ioff）。

例如，在Si電晶體中，隨著電晶體的微型化發展，出現短通道效應（Short Channel Effect：也稱為SCE）。因此，Si電晶體的微型化很困難。作為出現短通道效應的原因之一可以舉出矽的能帶間隙較小。另一方面，在OS電晶體中，使用作為能帶間隙大的半導體材料的氧化物半導體，因此可以抑制短通道效應。換言之，OS電晶體是沒有短通道效應或短通道效應極少的電晶體。

短通道效應是指隨著電晶體的微型化（通道長度的縮小）出現的電特性的下降。作為短通道效應的具體例子，有臨界電壓的降低、次臨界擺幅值（有時記載為S值）的增大、洩漏電流的增大等。在此，S值是指：以固定的汲極電壓使汲極電流的值變化一個位數的次臨界值區域中的閘極電壓的變化量。

作為對短通道效應的耐性的指標，廣泛地使用特徵長度（Characteristic Length）。特徵長度是指通道形成區域的勢的彎曲性指標。特徵長度越小，勢越急劇上升，因此可以說抗短通道效應能力高。

OS電晶體為積累型電晶體，Si電晶體為反型電晶體。因此，與Si電晶體相比，OS電晶體中的源極區域-通道形成區域間的特徵長度及汲極區域-通道形成區域間的特徵長度小。因此，OS電晶體的抗短通道效應能力比Si電晶體高。就是說，當想要製造通道長度小的電晶體時，OS電晶體比Si電晶體更合適。

即使在將氧化物半導體的載子濃度降低到通道形成區域被i型化或實質上被i型化的情況下，在短通道電晶體中由於Conduction-Band-Lowering（CBL，導帶降低）效應而通道形成區域的導帶底也變低，因此源極區域或汲極區域與通道形成區域之間的導帶底的能量差有可能減小到0.1eV以上且0.2eV以下。由此，可以將OS電晶體看作具有n ⁺/n ^-/n ⁺的積累型無結電晶體結構或n ⁺/n ^-/n ⁺的積累型non-junction電晶體結構，其中通道形成區域為n ^-型區域，源極區域及汲極區為n ⁺型區域。

當作為OS電晶體採用上述結構時，即便使半導體裝置微型化或高積體化也可以實現良好的電特性。例如，即使OS電晶體的閘極長度為20nm以下、15nm以下、10nm以下、7nm以下或6nm以下且1nm以上、3nm以上或5nm以上，也可以得到良好的電特性。另一方面，在Si電晶體中，因為出現短通道效應所以有時難以具有20nm以下或15nm以下的閘極長度。因此，與Si電晶體相比，OS電晶體更適合用作通道長度小的電晶體。閘極長度是電晶體工作時載子移動通道形成區域內部的方向上的閘極電極的長度。

此外，藉由使OS電晶體微型化可以提高電晶體的高頻特性。明確而言，可以提高電晶體的截止頻率。當OS電晶體的閘極長度在於上述範圍內時，例如在室溫環境下，電晶體的截止頻率可以為50GHz以上，較佳為100GHz以上，更佳為150GHz以上。

如以上的說明那樣，OS電晶體具有比Si電晶體優異的效果，諸如關態電流小以及可以製造通道長度小的電晶體。

本實施方式所示的構成、結構、方法等可以與其他實施方式等所示的構成、結構、方法等適當地組合而使用。

實施方式5 在本實施方式中，說明可以使用在上述實施方式中說明的半導體裝置的電子構件、電子裝置、大型電腦、太空設備及資料中心（Data Center：也稱為DC）。使用本發明的一個實施方式的半導體裝置的電子構件、電子裝置、大型電腦、太空設備及資料中心對低功耗等高性能的實現很有效。

[電子構件] 圖22A示出安裝有電子構件700的基板（電路板704）的立體圖。圖22A所示的電子構件700在模子711內包括半導體裝置710。在圖22A中，省略電子構件700的一部分記載以表示其內部。電子構件700在模子711的外側包括連接盤（land）712。連接盤712電連接於電極焊盤713，電極焊盤713藉由引線714電連接於半導體裝置710。電子構件700例如安裝於印刷電路板702上。藉由組合多個該電子構件並使其分別在印刷電路板702上電連接，由此完成電路板704。

另外，半導體裝置710包括驅動電路層715及儲存層716。儲存層716具有層疊有多個記憶單元陣列的結構。層疊有驅動電路層715及儲存層716的結構可以採用單片疊層的結構。在單片疊層的結構中，可以不用TSV（Through Silicon Via：矽通孔）等貫通電極技術及Cu-Cu直接接合等接合技術而連接各層間。當以單片的方式層疊驅動電路層715和儲存層716時，例如，可以實現在處理器上直接形成記憶體的所謂的晶載記憶體的結構。藉由採用晶載記憶體的結構，可以實現處理器與記憶體的介面部分的高速工作。

另外，藉由採用晶載記憶體的結構，與使用TSV等貫通電極的技術相比，可以縮小連接佈線等的尺寸，因此可以增加引腳數量。藉由增加引腳數量可以進行並聯工作，由此可以提高記憶體的帶寬度（也稱為記憶體頻寬）。

另外，較佳的是，使用OS電晶體形成儲存層716中的多個記憶單元陣列，以單片的方式層疊該多個記憶單元陣列。當多個記憶單元陣列採用單片疊層時，可以提高記憶體的帶寬度和記憶體的訪問延遲中的任一者或兩者。帶寬度是指單位時間的資料傳輸量，訪問延遲是指訪問和開始資料的交換之間的時間。當在儲存層716中使用Si電晶體時，與OS電晶體相比，實現單片疊層的結構更困難。因此，在單片疊層的結構中，OS電晶體比Si電晶體優異。

另外，可以將半導體裝置710稱為裸片。在本說明書等中，裸片是指在半導體晶片的製程中例如在圓盤狀的基板（也稱為晶圓）等上形成電路圖案，切割成矩形小片而得的晶片。作為可用於裸片的半導體材料，例如可以舉出矽（Si）、碳化矽（SiC）或氮化鎵（GaN）等。例如，有時將從矽基板（也稱為矽晶圓）得到的裸片稱為矽晶圓。

接著，圖22B示出電子構件730的立體圖。電子構件730是SiP（System in Package：系統封裝）或MCM（Multi Chip Module：多晶片模組）的一個例子。在電子構件730中，封裝基板732（印刷電路板）上設置有插板（interposer）731，插板731上設置有半導體裝置735及多個半導體裝置710。

電子構件730示出將半導體裝置710用作高頻寬記憶體（HBM：High Bandwidth Memory）的例子。此外，半導體裝置735可以用於CPU、GPU（Graphics Processing Unit：圖形處理器）或FPGA（Field Programmable Gate Array：現場可程式邏輯閘陣列）等積體電路。

封裝基板732例如可以使用陶瓷基板、塑膠基板或玻璃環氧基板。插板731例如可以使用矽插板或樹脂插板。

插板731具有多個佈線並具有電連接端子間距不同的多個積體電路的功能。多個佈線由單層或多層構成。此外，插板731具有將設置於插板731上的積體電路與設置於封裝基板732上的電極電連接的功能。因此，有時將插板也稱為“重佈線基板（rewiring substrate）”或“中間基板”。此外，有時藉由在插板731中設置貫通電極，藉由該貫通電極使積體電路與封裝基板732電連接。此外，在使用矽插板的情況下，也可以使用TSV作為貫通電極。

在HBM中，為了實現寬記憶體頻寬需要連接許多佈線。為此，要求安裝HBM的插板上能夠高密度地形成微細的佈線。因此，作為安裝HBM的插板較佳為使用矽插板。

此外，在使用矽插板的SiP及MCM等中，不容易發生因積體電路與插板間的膨脹係數的不同而導致的可靠性下降。此外，由於矽插板的表面平坦性高，所以設置在矽插板上的積體電路與矽插板間不容易產生連接不良。尤其較佳為將矽插板用於2.5D封裝（2.5D安裝），其中多個積體電路橫著排放並配置於插板上。

另一方面，當利用矽插板及TSV等使端子間距不同的多個積體電路電連接時，需要該端子間距的寬度等的空間。因此，當想要縮小電子構件730的尺寸時，上述端子間距的寬度成為問題，有時難以設置為實現較寬的記憶體頻寬需要的較多的佈線。於是，如上所述，使用OS電晶體的單片疊層的結構是較佳的。另外，也可以採用組合利用TSV層疊的記憶單元陣列與以單片的方式層疊的記憶單元陣列的複合結構。

此外，也可以與電子構件730重疊地設置散熱器（散熱板）。在設置散熱器的情況下，較佳為使設置於插板731上的積體電路的高度一致。例如，在本實施方式所示的電子構件730中，較佳為使半導體裝置710與半導體裝置735的高度一致。

為了將電子構件730安裝在其他基板上，也可以在封裝基板732的底部設置電極733。圖22B示出用焊球形成電極733的例子。藉由在封裝基板732的底部以矩陣狀設置焊球，可以實現BGA（Ball Grid Array：球柵陣列）的安裝。此外，電極733也可以使用導電針形成。藉由在封裝基板732的底部以矩陣狀設置導電針，可以實現PGA（Pin Grid Array：針柵陣列）的安裝。

電子構件730可以藉由各種安裝方式安裝在其他基板上，而不侷限於BGA及PGA。作為安裝方法例如可以舉出SPGA（Staggered Pin Grid Array：交錯針柵陣列）、LGA（Land Grid Array：地柵陣列）、QFP（Quad Flat Package：四面扁平封裝）、QFJ（Quad Flat J-leaded package：四側J形引腳扁平封裝）及QFN（Quad Flat Non-leaded package：四側無引腳扁平封裝）。

[電子裝置] 接著，圖23A示出電子裝置6500的立體圖。圖23A所示的電子裝置6500是可用作智慧手機的可攜式資訊終端。電子裝置6500包括外殼6501、顯示部6502、電源按鈕6503、按鈕6504、揚聲器6505、麥克風6506、相機6507、光源6508及控制裝置6509等。控制裝置6509例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6502、控制裝置6509等。

圖23B所示的電子裝置6600是可用作筆記本式個人電腦的資訊終端。電子裝置6600包括外殼6611、鍵盤6612、指向裝置6613、外部連接埠6614、顯示部6615、控制裝置6616等。控制裝置6616例如包括選自CPU、GPU及記憶體裝置中的任一個或多個。可以將本發明的一個實施方式的半導體裝置用於顯示部6615、控制裝置6616等。此外，藉由將本發明的一個實施方式的半導體裝置用於上述控制裝置6509及控制裝置6616，可以降低功耗，所以是較佳的。

[大型電腦] 接著，圖23C示出大型電腦5600的立體圖。在圖23C所示的大型電腦5600中，多個機架式電腦5620收納在機架5610中。此外，也可以將大型電腦5600稱為超級電腦。

電腦5620例如可以具有圖23D所示的立體圖的結構。在圖23D中，電腦5620包括主機板5630，主機板5630包括多個插槽5631以及多個連接端子等。插槽5631插入有個人電腦卡5621。並且，個人電腦卡5621包括連接端子5623、連接端子5624、連接端子5625，它們連接到主機板5630。

圖23E所示的個人電腦卡5621是包括CPU、GPU、記憶體裝置等的處理板的一個例子。個人電腦卡5621具有板5622。此外，板5622包括連接端子5623、連接端子5624、連接端子5625、半導體裝置5626、半導體裝置5627、半導體裝置5628以及連接端子5629。注意，圖23E示出半導體裝置5626、半導體裝置5627以及半導體裝置5628以外的半導體裝置，關於這些半導體裝置的說明，參照以下記載的半導體裝置5626、半導體裝置5627以及半導體裝置5628的說明即可。

連接端子5629具有可以插入主機板5630的插槽5631的形狀，連接端子5629被用作連接個人電腦卡5621與主機板5630的介面。作為連接端子5629的規格例如可以舉出PCIe等。

連接端子5623、連接端子5624、連接端子5625例如可以被用作用來對個人電腦卡5621供電或輸入信號等的介面。此外，例如，可以被用作用來進行個人電腦卡5621所計算的信號的輸出等的介面。作為連接端子5623、連接端子5624、連接端子5625各自的規格例如可以舉出USB（通用序列匯流排）、SATA（Serial ATA：串列ATA）、SCSI（Small Computer System Interface：小型電腦系統介面）等。此外，當從連接端子5623、連接端子5624、連接端子5625輸出視頻信號時，作為各規格可以舉出HDMI（註冊商標）等。

半導體裝置5626包括進行信號的輸入及輸出的端子（未圖示），藉由將該端子插入板5622所包括的插座（未圖示），可以電連接半導體裝置5626與板5622。

半導體裝置5627包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5627與板5622。作為半導體裝置5627，例如，可以舉出FPGA、GPU、CPU等。作為半導體裝置5627，例如可以使用電子構件730。

半導體裝置5628包括多個端子，例如藉由將該端子以回流焊方式銲接到板5622所包括的佈線，可以電連接半導體裝置5628與板5622。作為半導體裝置5628，例如，可以舉出記憶體裝置等。作為半導體裝置5628，例如可以使用電子構件700。

大型電腦5600可以用作平行電腦。藉由將大型電腦5600用作平行電腦，例如可以進行人工智慧的學習及推論所需要的大規模計算。

[太空設備] 可以將本發明的一個實施方式的半導體裝置適用於處理並儲存資訊的設備等的太空設備。

本發明的一個實施方式的半導體裝置可以包括OS電晶體。該OS電晶體的因被照射輻射線而導致的電特性變動小。換言之，對於輻射線的耐性高，所以在有可能入射輻射線的環境下也可以適當地使用。例如，可以在宇宙空間中使用的情況下適當地使用OS電晶體。

在圖24中，作為太空設備的一個例子示出人造衛星6800。人造衛星6800包括主體6801、太陽能電池板6802、天線6803、二次電池6805以及控制裝置6807。另外，圖24示出在宇宙空間有行星6804的例子。注意，宇宙空間例如是指高度100km以上，但是本說明書所示的宇宙空間也可以包括熱層、中間層及平流層。

另外，雖然圖24中未圖示，但是也可以將電池管理系統（也稱為BMS）或電池控制電路設置到二次電池6805。當將OS電晶體用於上述電池管理系統或電池控制電路時，功耗低，並且即使在宇宙空間也實現高可靠性，所以是較佳的。

另外，宇宙空間是其輻射劑量為地面的100倍以上的環境。作為輻射線，例如可以舉出：以X射線及γ射線為代表的電磁波（電磁輻射線）；以及以α射線、β射線、中子射線、質子射線、重離子射線、介子射線等為代表的粒子輻射線。

在陽光照射到太陽能電池板6802時產生人造衛星6800進行工作所需的電力。然而，例如在陽光不照射到太陽能電池板的情況或者在照射到太陽能電池板的陽光量較少的情況下，所產生的電力量減少。因此，有可能不會產生人造衛星6800進行工作所需的電力。為了在所產生的電力較少的情況下也使人造衛星6800工作，較佳為在人造衛星6800中設置二次電池6805。另外，有時將太陽能電池板稱為太陽能電池模組。

人造衛星6800可以生成信號。該信號藉由天線6803傳送，例如地面上的接收機或其他人造衛星可以接收該信號。藉由接收人造衛星6800所傳送的信號，可以測量接收該信號的接收機的位置。由此，人造衛星6800可以構成衛星定位系統。

另外，控制裝置6807具有控制人造衛星6800的功能。控制裝置6807例如使用選自CPU、GPU和記憶體裝置中的任一個或多個構成。另外，較佳為將本發明的一個實施方式的OS電晶體用於控制裝置6807。與Si電晶體相比，OS電晶體的因被照射輻射線而導致的電特性變動小。因此，OS電晶體在有可能入射輻射線的環境下也可靠性高且可以適當地使用。

另外，人造衛星6800可以包括感測器。例如藉由包括可見光感測器，人造衛星6800可以具有檢測地面上的物體反射的陽光的功能。或者，藉由包括熱紅外線感測器，人造衛星6800可以具有檢測從地表釋放的熱紅外線的功能。由此，人造衛星6800例如可以被用作地球觀測衛星。

注意，在本實施方式中，作為太空設備的一個例子示出人造衛星，但是不侷限於此。例如，本發明的一個實施方式的半導體裝置可以適當地應用於太空船、太空艙、太空探測器等太空設備。

如以上的說明那樣，與Si電晶體相比，OS電晶體具有優異的效果，諸如可以實現較寬的記憶體頻寬、耐輻射線高。

[資料中心] 例如，可以將本發明的一個實施方式的半導體裝置適用於資料中心等採用的儲存系統。資料中心被要求保證資料不變性等進行資料的長期管理。在進行資料的長期管理時需要使設施大型化，諸如設置用來儲存龐大的資料的儲存及伺服器、確保穩定的電源以保持資料或者確保在資料的保持中需要的冷卻設備等。

藉由將本發明的一個實施方式的半導體裝置用於資料中心採用的儲存系統，可以實現資料保持所需的功率的降低、保持資料的半導體裝置小型化。因此，可以實現儲存系統的小型化、用來保持資料的電源的小型化、冷卻設備規模的縮小等。由此，可以實現資料中心的省空間。

此外，本發明的一個實施方式的半導體裝置的功耗少，因此可以降低電路發熱。由此，可以減少因該發熱而給電路本身、週邊電路及模組帶來的負面影響。此外，藉由使用本發明的一個實施方式的半導體裝置，可以實現高溫環境下也穩定工作的資料中心。因此，可以提高資料中心的可靠性。

圖25示出可用於資料中心的儲存系統。圖25所示的儲存系統7000作為主機7001（圖示為主機電腦）包括多個伺服器7001sb。另外，作為儲存7003（圖示為儲存）包括多個記憶體裝置7003md。示出主機7001和儲存7003藉由儲存區域網路網路7004（圖示為SAN：Storage Area Network）及儲存控制電路7002（圖示為儲存控制器）連接的形態。

主機7001相當於訪問儲存在儲存7003中的資料的電腦。主機7001彼此也可以藉由網路連接。

在儲存7003中，藉由使用快閃記憶體縮短資料的存取速度，即縮短資料的儲存及輸出所需要的時間，但是該時間比可用作儲存中的快取記憶體的DRAM所需要的時間長得多。在儲存系統中，為了解決儲存7003的存取速度較長的問題，一般在儲存中設置快取記憶體來縮短資料的儲存及輸出所需要的時間。

在儲存控制電路7002及儲存7003中使用上述快取記憶體。主機7001和儲存7003交換的資料在儲存在儲存控制電路7002及儲存7003中的該快取記憶體之後輸出到主機7001或儲存7003。

當作為用來儲存上述快取記憶體的資料的電晶體使用OS電晶體來保持對應於資料的電位時，可以減少更新頻率來降低功耗。此外，藉由層疊記憶單元陣列可以實現小型化。

注意，藉由將本發明的一個實施方式的半導體裝置用於選自電子構件、電子裝置、大型電腦、太空設備和資料中心中的任一個或多個，可期待功耗降低的效果。因此，目前被認為隨著半導體裝置的高性能化或高積體化能量需求增加，藉由使用本發明的一個實施方式的半導體裝置，也可以減少以二氧化碳（CO ₂）為代表的溫室氣體的排放量。另外，本發明的一個實施方式的半導體裝置具有低功耗，因此作為全球暖化的措施也有效。

ADDR:位址信號 BIL:佈線 CA:電容器 CAL:佈線 CB:電容器 CE:控制信號 GNDL:佈線 MC:記憶單元 RBL:佈線 RDATA:資料信號 RES:控制信號 RWL:佈線 SL:佈線 WBL:佈線 WDATA:資料信號 WE:控制信號 WOL:佈線 WWL:佈線 10:半導體裝置 100A:記憶單元 100B:記憶單元 100C:記憶單元 100D:記憶單元 100:記憶單元 200a:電晶體 200b:電晶體 200c:電晶體 200c1:電晶體 200c2:電晶體 200:電晶體 201:電容器 212:絕緣體 230a:氧化物 230A:氧化膜 230b:氧化物 230:氧化物 242b:導電體 242c:導電體 242:導電體 243:導電體 244:導電體 246a:導電體 246b:導電體 246:導電體 250a:絕緣體 250A:絕緣膜 250b:絕緣體 250:絕緣體 254a:絕緣體 254b:絕緣體 258a:開口 258b:開口 260:導電體 261:絕緣體 262a:導電體 262c:導電體 262:導電體 263:絕緣體 270:絕緣體 271:絕緣體 272:絕緣體 274:絕緣體 275:絕緣體 281:絕緣體 282:絕緣體 283:絕緣體 284:絕緣體 285:絕緣體 286:絕緣體 300:電晶體 311:基板 313:半導體區域 314a:低電阻區域 314b:低電阻區域 315:絕緣體 316:導電體 320:絕緣體 322:絕緣體 324:絕緣體 326:絕緣體 328:導電體 330:導電體 350:絕緣體 352:絕緣體 354:絕緣體 356:導電體 700:電子構件 702:印刷電路板 704:電路板 710:半導體裝置 711:模子 712:連接盤 713:電極焊盤 714:引線 715:驅動電路層 716:儲存層 730:電子構件 731:插板 732:封裝基板 733:電極 735:半導體裝置 1100:USB記憶體 1101:外殼 1102:蓋子 1103:USB連接器 1104:基板 1105:記憶體晶片 1106:控制器晶片 1110:SD卡 1111:外殼 1112:連接器 1113:基板 1114:記憶體晶片 1115:控制器晶片 1150:SSD 1151:外殼 1152:連接器 1153:基板 1154:記憶體晶片 1155:記憶體晶片 1156:控制器晶片 1400:記憶體裝置 1411:週邊電路 1420:行電路 1430:列電路 1440:輸出電路 1460:控制邏輯電路 1470:記憶單元陣列 1471:記憶單元 1472:記憶單元 1473:記憶單元 1474:記憶單元 1475:記憶單元 1480:層 1490_1:層 1490_2:層 1490:層 5600:大型電腦 5610:機架 5620:電腦 5621:電腦卡 5622:板 5623:連接端子 5624:連接端子 5625:連接端子 5626:半導體裝置 5627:半導體裝置 5628:半導體裝置 5629:連接端子 5630:主機板 5631:插槽 6500:電子裝置 6501:外殼 6502:顯示部 6503:電源按鈕 6504:按鈕 6505:揚聲器 6506:麥克風 6507:相機 6508:光源 6509:控制裝置 6600:電子裝置 6611:外殼 6612:鍵盤 6613:指向裝置 6614:外部連接埠 6615:顯示部 6616:控制裝置 6800:人造衛星 6801:主體 6802:太陽能電池板 6803:天線 6804:行星 6805:二次電池 6807:控制裝置 7000:儲存系統 7001sb:伺服器 7001:主機 7002:儲存控制電路 7003md:記憶體裝置 7003:儲存

[圖1A]是示出半導體裝置的結構例子的立體圖。[圖1B]是示出半導體裝置的結構例子的俯視圖。 [圖2A]是示出半導體裝置的結構例子的俯視圖。[圖2B]至[圖2D]是示出半導體裝置的結構例子的剖面圖。[圖2E]是用來說明半導體裝置的結構的電路圖。 [圖3A]是示出半導體裝置的結構例子的俯視圖。[圖3B]至[圖3D]是示出半導體裝置的結構例子的剖面圖。 [圖4A]是示出半導體裝置的結構例子的俯視圖。[圖4B]至[圖4D]是示出半導體裝置的結構例子的剖面圖。 [圖5A]是示出半導體裝置的結構例子的俯視圖。[圖5B]至[圖5D]是示出半導體裝置的結構例子的剖面圖。 [圖6A]是示出半導體裝置的結構例子的俯視圖。[圖6B]至[圖6D]是示出半導體裝置的結構例子的剖面圖。 [圖7A]是示出半導體裝置的結構例子的俯視圖。[圖7B]至[圖7D]是示出半導體裝置的結構例子的剖面圖。 [圖8A]及[圖8B]是示出半導體裝置的結構例子的俯視圖。 [圖9A]是示出半導體裝置的結構例子的俯視圖。[圖9B]至[圖9D]是示出半導體裝置的結構例子的剖面圖。[圖9E]是用來說明半導體裝置的結構的電路圖。 [圖10A]是示出半導體裝置的結構例子的俯視圖。[圖10B]至[圖10D]是示出半導體裝置的結構例子的剖面圖。[圖10E]是用來說明半導體裝置的結構的電路圖。 [圖11A]是示出半導體裝置的結構例子的俯視圖。[圖11B]至[圖11D]是示出半導體裝置的結構例子的剖面圖。 [圖12A]是示出半導體裝置的結構例子的俯視圖。[圖12B]至[圖12D]是示出半導體裝置的結構例子的剖面圖。[圖12E]是用來說明半導體裝置的結構的電路圖。 [圖13A]是示出半導體裝置的結構例子的俯視圖。[圖13B]至[圖13D]是示出半導體裝置的結構例子的剖面圖。[圖13E]是用來說明半導體裝置的結構的電路圖。 [圖14A]、[圖14C]及[圖14E]是示出半導體裝置的製造方法的例子的俯視圖。[圖14B]、[圖14D]及[圖14F]是示出半導體裝置的製造方法的例子的剖面圖。 [圖15A]及[圖15C]是示出半導體裝置的製造方法的例子的俯視圖。[圖15B]及[圖15D]是示出半導體裝置的製造方法的例子的剖面圖。 [圖16A]及[圖16C]是示出半導體裝置的製造方法的例子的俯視圖。[圖16B]及[圖16D]是示出半導體裝置的製造方法的例子的剖面圖。 [圖17A]是示出記憶體裝置的結構例子的方塊圖。[圖17B]是示出記憶體裝置的結構例子的立體圖。 [圖18A]至[圖18E]是示出記憶單元的結構例子的電路圖。[圖18F]及[圖18G]是示出記憶體裝置的結構例子的立體圖。 [圖19]是示出記憶體裝置的結構例子的剖面圖。 [圖20]是示出記憶體裝置的結構例子的剖面圖。 [圖21A]至[圖21E]是用來說明記憶體裝置的一個例子的圖。 [圖22A]及[圖22B]是示出電子構件的一個例子的圖。 [圖23A]及[圖23B]是示出電子裝置的一個例子的圖，[圖23C]至[圖23E]是示出大型電腦的一個例子的圖。 [圖24]是示出太空設備的一個例子的圖。 [圖25]是示出可用於資料中心的儲存系統的一個例子的圖。

100:記憶單元

200a:電晶體

200b:電晶體

212:絕緣體

230a:氧化物

230b:氧化物

242:導電體

244:導電體

246:導電體

250a:絕緣體

250b:絕緣體

260:導電體

262:導電體

270:絕緣體

272:絕緣體

274:絕緣體

Claims

一種半導體裝置，包括：第一導電體；該第一導電體上的第一絕緣體；該第一絕緣體上的第二導電體；該第二導電體上的第三導電體；該第一絕緣體、該第二導電體及該第三導電體上的第二絕緣體；該第二絕緣體上的第四導電體；該第四導電體上的第三絕緣體；該第三絕緣體上的第五導電體；第一氧化物；第二氧化物；第四絕緣體；以及第五絕緣體，其中，該第二絕緣體、該第四導電體及該第三絕緣體中設置有到達該第三導電體的第一開口，該第四絕緣體具有與該第一開口中的該第四導電體的側面接觸的區域，該第一氧化物具有隔著該第四絕緣體與該第四導電體相對的區域、與該第三導電體的頂面的至少一部分接觸的區域以及與該第五導電體的底面的至少一部分接觸的區域，該第一絕緣體、該第二導電體、該第二絕緣體及該第三絕緣體中設置有到達該第一導電體的第二開口，該第五絕緣體具有與該第二開口中的該第二導電體的側面接觸的區域，並且，該第二氧化物具有隔著該第五絕緣體與該第二導電體相對的區域、與該第一導電體的頂面的至少一部分接觸的區域以及與該第五導電體的底面的至少一部分接觸的區域。
如請求項1之半導體裝置，其中該第四導電體延伸的方向平行於該第一導電體延伸的方向。
如請求項1之半導體裝置，其中當從平面看時，該第二開口之徑的尺寸比該第一開口之徑的尺寸大。
如請求項1之半導體裝置，其中當從剖面看時，該第一開口的側壁及該第二開口的側壁都具有錐形形狀。
一種半導體裝置，包括：第一絕緣體；該第一絕緣體上的第一導電體及第二導電體；該第一絕緣體、該第一導電體及該第二導電體上的第二絕緣體；該第二絕緣體上的第三導電體；該第三導電體上的第四導電體；該第二絕緣體、該第三導電體及該第四導電體上的第三絕緣體；該第三絕緣體上的第五導電體；該第五導電體上的第四絕緣體；該第四絕緣體上的第六導電體；第一氧化物；第二氧化物；第五絕緣體；以及第六絕緣體，其中，該第一導電體具有隔著該第二絕緣體與該第三導電體重疊的區域，該第三絕緣體、該第五導電體及該第四絕緣體中設置有到達該第四導電體的第一開口，該第五絕緣體具有與該第一開口中的該第五導電體的側面接觸的區域，該第一氧化物具有隔著該第五絕緣體與該第五導電體相對的區域、與該第四導電體的頂面的至少一部分接觸的區域以及與該第六導電體的底面的至少一部分接觸的區域，該第二絕緣體、該第三導電體、該第三絕緣體及該第四絕緣體中設置有到達該第二導電體的第二開口，該第六絕緣體具有與該第二開口中的該第三導電體的側面接觸的區域，並且，該第二氧化物具有隔著該第六絕緣體與該第三導電體相對的區域、與該第二導電體的頂面的至少一部分接觸的區域以及與該第六導電體的底面的至少一部分接觸的區域。
如請求項5之半導體裝置，其中該第一導電體延伸的方向平行於該第二導電體延伸的方向，並且該第五導電體延伸的方向平行於該第二導電體延伸的方向。
如請求項5之半導體裝置，其中該第一導電體與該第二導電體設置在同一層中。
一種半導體裝置，包括：第一絕緣體；該第一絕緣體上的第一導電體及第二導電體；該第一絕緣體、該第一導電體及該第二導電體上的第二絕緣體；該第二絕緣體上的第三導電體；該第三導電體上的第四導電體；該第二絕緣體、該第三導電體及該第四導電體上的第三絕緣體；該第三絕緣體上的第五導電體；該第五導電體上的第四絕緣體；該第四絕緣體上的第六導電體及第七導電體；第一氧化物；第二氧化物；第五絕緣體；以及第六絕緣體，其中，該第一導電體具有隔著該第二絕緣體與該第三導電體重疊的區域，該第三絕緣體、該第五導電體及該第四絕緣體中設置有到達該第四導電體的第一開口，該第五絕緣體具有與該第一開口中的該第五導電體的側面接觸的區域，該第一氧化物具有隔著該第五絕緣體與該第五導電體相對的區域、與該第四導電體的頂面的至少一部分接觸的區域以及與該第六導電體的底面的至少一部分接觸的區域，該第二絕緣體、該第三導電體、該第三絕緣體及該第四絕緣體中設置有到達該第二導電體的第二開口，該第六絕緣體具有與該第二開口中的該第三導電體的側面接觸的區域，並且，該第二氧化物具有隔著該第六絕緣體與該第三導電體相對的區域、與該第二導電體的頂面的至少一部分接觸的區域以及與該第七導電體的底面的至少一部分接觸的區域。
如請求項8之半導體裝置，其中該第一導電體延伸的方向平行於該第二導電體延伸的方向，該第五導電體延伸的方向平行於該第二導電體延伸的方向，並且該第六導電體延伸的方向平行於該第七導電體延伸的方向。
如請求項8之半導體裝置，其中該第一導電體與該第二導電體設置在同一層中，並且該第六導電體與該第七導電體設置在同一層中。