CN112313792A - 存储装置及电子设备 - Google Patents

存储装置及电子设备 Download PDF

Info

Publication number
CN112313792A
CN112313792A CN201980040236.9A CN201980040236A CN112313792A CN 112313792 A CN112313792 A CN 112313792A CN 201980040236 A CN201980040236 A CN 201980040236A CN 112313792 A CN112313792 A CN 112313792A
Authority
CN
China
Prior art keywords
transistor
insulating layer
layer
oxide
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980040236.9A
Other languages
English (en)
Inventor
石津贵彦
斋藤利彦
鱼地秀贵
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN112313792A publication Critical patent/CN112313792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种新颖的存储装置。本发明的一个方式是包括多个存储单元的存储装置，一个存储单元包括第一晶体管及第二晶体管。第一晶体管的源极及漏极中的一个通过节点SN电连接到第二晶体管的栅极。通过第一晶体管写入的信息保持在节点SN中。通过使用OS晶体管作为第一晶体管，不需要形成保持电容器。通过在存储单元外侧设置低相对介电常数区域，可以降低来自外部的噪声，实现稳定工作。

Description

存储装置及电子设备
技术领域
本发明的一个方式涉及一种存储装置。
此外，本发明的一个方式涉及一种物体、方法或制造方法。或者，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(compositionof matter)。本发明的一个方式涉及一种其驱动方法或其制造方法。
在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。存储装置、显示装置、电光装置、蓄电装置、半导体电路以及电子设备有时包括半导体装置。此外，也可以将存储装置、显示装置、电光装置、蓄电装置、半导体电路及电子设备称为半导体装置。
背景技术
作为可以用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知，而作为其他材料，氧化物半导体(OS：Oxide Semiconductor)受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，尤其是有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。非专利文献4及非专利文献5中公开了其结晶性比CAAC结构及nc结构低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极小的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
此外，已提出利用其沟道形成区域中包含氧化物半导体的晶体管(以下也称为“OS晶体管”或“OS-FET”)的各种各样的半导体装置。
专利文献1公开了将OS晶体管用于存储装置的存储单元(存储元件)的例子。OS晶体管在关闭状态(off-state)时流过源极和漏极之间的电流(也称为“关态电流”)非常少，因此可以减少或者去除用于存储元件的保持电容器。通过减少或者去除用于存储元件的保持电容器，可以实现集成度高的存储装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2012-256400号公报
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.，“The Proceedings of AM-FPD’13Digest ofTechnical Papers”，2013，p.151-154
[非专利文献4]S.Yamazaki et al.，“ECS Journal of Solid State Science andTechnology”，2014，volume 3，issue 9，p.Q3012-Q3022
[非专利文献5]S.Yamazaki，“ECS Transactions”，2014，volume64，issue 10，p.155-164
[非专利文献6]K.Kato et al.，“Japanese Journal of Applied Physics”，2012，volume 51，p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.，“2015Symposium on VLSI Technology Digest ofTechnical Papers”，2015，p.T216-T217
[非专利文献8]S.Amano et al.，“SID Symposium Digest of Technical Papers”，2010，volume 41，issue 1，p.626-629
发明内容
发明所要解决的技术问题
但是，当减少或者去除保持电容器时，发生数据保持时间降低、容易受到相邻存储元件的工作噪声等影响的问题。
本发明的一个方式的目的之一是提供一种集成密度高的半导体装置。此外，本发明的一个方式的目的之一是提供一种工作速度快的半导体装置。此外，本发明的一个方式的目的之一是提供一种能够长期保持数据的半导体装置。此外，本发明的一个方式的目的之一是提供一种降低功耗的半导体装置。此外，本发明的一个方式的目的之一是提供一种新颖的半导体装置。
多个目的的记载不互相妨碍彼此的存在。本发明的一个方式并不一定必须实现所有上述目的。可从说明书、附图、权利要求书等的记载自然得知上述以外的目的，且这些目的也可以为本发明的一个方式的目的。
解决技术问题的手段
本发明的一个方式是包括多个存储单元的存储装置，一个存储单元包括第一晶体管及第二晶体管。第一晶体管的源极及漏极中的一个通过节点SN电连接到第二晶体管的栅极。通过第一晶体管写入的信息保持在节点SN中。通过使用OS晶体管作为第一晶体管，不需要形成保持电容器。在存储单元外侧设置低相对介电常数区域。
此外，本发明的一个方式是包括存储单元、第一区域、第一字线、第二字线、第一位线及第二位线的存储装置，存储单元包括第一晶体管及第二晶体管，第一晶体管的半导体层包含金属氧化物，第一区域包括多个空隙，第一位线及第二位线在第一方向上延伸，第一字线及第二字线在第二方向上延伸，第一晶体管的栅极与第一字线电连接，第一晶体管的源极及漏极中的一个与第二晶体管的栅极电连接，第一晶体管的源极及漏极中的另一个与第一位线电连接，第二晶体管的源极及漏极中的一个与第二字线电连接，第二晶体管的源极及漏极中的另一个与第二位线电连接，第一区域包括在第一方向上延伸的区域，并且在第一方向上延伸的区域中，多个空隙都包括在与第一方向交叉的方向上延伸的区域。
此外，本发明的一个方式是包括存储单元、第一区域、第一字线、第二字线、第一位线、第二位线及第一导电层的存储装置，存储单元包括第一晶体管及第二晶体管，第一晶体管的半导体层包含金属氧化物，第一区域包括多个空隙，第一位线及第二位线在第一方向上延伸，第一字线及第二字线在第二方向上延伸，第一晶体管的栅极与第一字线电连接，第一晶体管的源极及漏极中的一个与第二晶体管的栅极电连接，第一晶体管的源极及漏极中的另一个与第一位线电连接，第二晶体管的源极及漏极中的一个与第二字线电连接，第二晶体管的源极及漏极中的另一个与第二位线电连接，第一导电层包括与第一晶体管的半导体层重叠的区域及与第一晶体管的源极及漏极中的一个重叠的区域，第一区域包括在第一方向上延伸的区域，并且在第一方向上延伸的区域中，多个空隙都包括在与第一方向交叉的方向上延伸的区域。
第一导电层包括用作第一晶体管的背栅极的区域。
半导体层优选至少包含In和Zn中的一个或两个。
第一区域也可以包括在第二方向上延伸的区域。在该在第二方向上延伸的区域中，包括多个空隙。多个空隙优选都包括在与第二方向交叉的方向上延伸的区域。
第二晶体管的栅电极与半导体层重叠的面积优选大于第一晶体管的栅电极与半导体层重叠的面积。例如，第二晶体管的栅电极与半导体层重叠的面积优选为第一晶体管的栅电极与半导体层重叠的面积的1倍以上且10倍以下。
发明效果
根据本发明的一个方式，可以提供一种集成密度高的半导体装置。此外，根据本发明的一个方式，可以提供一种工作速度快的半导体装置。此外，根据本发明的一个方式，可以提供一种能够长期保持数据的半导体装置。此外，根据本发明的一个方式，可以提供一种降低功耗的半导体装置。此外，根据本发明的一个方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。此外，说明书、附图以及权利要求书等的记载中显然存在上述效果以外的效果，可以从说明书、附图以及权利要求书等的记载中获得上述效果以外的效果。
附图简要说明
图1是说明半导体装置的结构例子的图。
图2A至图2C是说明单元阵列及存储单元的结构例子的图。
图3是说明存储单元的工作的时序图。
图4A及图4B是说明晶体管的电特性的图。
图5A至图5F是说明存储单元的结构例子的图。
图6是说明单元阵列的结构例子的图。
图7是说明单元阵列的结构例子的图。
图8是说明单元阵列的结构例子的图。
图9是说明单元阵列的结构例子的图。
图10A及图10B是说明存储单元的结构例子的图。
图11是说明存储单元的结构例子的截面图。
图12是说明存储单元的结构例子的图。
图13是说明存储单元的结构例子的截面图。
图14是说明存储单元的结构例子的图。
图15是说明存储单元的结构例子的图。
图16是说明存储单元的结构例子的图。
图17A及图17B是说明低相对介电常数区域的结构例子的图。
图18A及图18B是说明低相对介电常数区域的结构例子的图。
图19A及图19B是说明低相对介电常数区域的结构例子的图。
图20A及图20B是说明低相对介电常数区域的结构例子的图。
图21A及图21B是说明低相对介电常数区域的结构例子的图。
图22A及图22B是说明低相对介电常数区域的制造步骤例子的图。
图23A至图23C是说明低相对介电常数区域的制造步骤例子的图。
图24A及图24B是说明低相对介电常数区域的制造步骤例子的图。
图25是说明存储单元的结构例子的图。
图26是说明存储单元的结构例子的截面图。
图27是说明存储单元的结构例子的图。
图28是说明存储单元的结构例子的截面图。
图29A至图29C是说明晶体管的结构例子的图。
图30A至图30C是说明晶体管的结构例子的图。
图31A及图31B是说明电子部件的图。
图32是说明电子设备的图。
图33A至图33E是说明电子设备的图。
图34A至图34C是说明电子设备的图。
图35A至图35C是说明电子设备的图。
图36是以层级示出各种存储装置的图。
图37是示出各种存储装置的数据写入时间及耐写性的图。
图38是示出各种存储装置的数据保持时间及工作频率的图。
实施发明的方式
将参照附图对本发明的实施方式进行详细的说明。注意，本发明不局限于下面说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面所示的实施方式及实施例所记载的内容中。
注意，在下面说明的发明结构中，在不同的附图中共同使用相同的符号来表示相同的部分或具有相同功能的部分，而省略反复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加符号。
在本说明书的各个附图中，有时为了容易理解，夸大表示各构成要素的大小、层的厚度、区域。因此，本发明并不局限于附图中的尺寸。
此外，在本说明书中，有时将高电源电位称为“H电平”(也称为“VDD”或“H电位”)、将低电源电位称为“L电平”(也称为“VSS”或“L电位”)。
注意，电压是指两个点之间的电位差，而电位是指静电场中的单位电荷在某一个点具有的静电能(电位能量)。注意，一般来说，将某一点的电位与基准的电位(例如接地电位)之间的电位差简单地称为电位或电压，通常，电位和电压是同义词。因此，在本说明书等中，除了特别指定的情况以外，既可将“电位”称为“电压”，又可将“电压”称为“电位”。
此外，本说明书中的以下实施方式及实施例可以适当地组合。此外，当在一个实施方式中示出多个结构例子时，可以适当地组合这些结构例子。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。此外，可以将OS晶体管称为包含金属氧化物或氧化物半导体的晶体管。在本说明书等中，有时将包含氮的金属氧化物统称为金属氧化物。
此外，除非特别叙述，本说明书等所示的晶体管为增强型(常关闭型)的n沟道型场效应晶体管。由此，其阈值电压(也称为“Vth”)大于0V。
(实施方式1)
在本实施方式中，说明本发明的一个方式的存储装置。
<存储装置>
图1是示出存储装置的结构例子的方框图。存储装置100包括外围电路111及单元阵列201。外围电路111包括行译码器121、字线驱动电路122、列译码器131、位线驱动电路130、输出电路140、控制逻辑电路160。单元阵列201包括存储单元211、字线WWL、字线RWL、位线WBL及位线RBL。
字线驱动电路122具有对字线WWL及字线RWL供应电位的功能。位线驱动电路130包括预充电电路132、放大电路133及输入输出电路134。预充电电路132具有对位线RBL等进行预充电的功能。放大电路133具有放大从布线RBL读出的数据信号的功能。
字线WWL、字线RWL、位线WBL及位线RBL是与存储单元211连接的布线，对此后面详细描述。将所放大的数据信号通过输出电路140作为数字的数据信号RDATA输出到存储装置100外部。
存储装置100从外部被供应作为电源电位的VDD及VSS。
此外，存储装置100从外部被输入时钟信号CLK、芯片使能信号CE、写入使能信号WE、读出使能信号RE、地址信号ADDR及数据信号WDATA等。地址信号ADDR输入到行译码器121及列译码器131，数据信号WDATA输入到输入输出电路134。
控制逻辑电路160处理芯片使能信号CE、写入使能信号WE、读出使能信号RE，以生成行译码器121、列译码器131的控制信号。例如，当芯片使能信号CE为高电平，写入使能信号WE为低电平时，行译码器121及列译码器131进行读出工作，当芯片使能信号CE为高电平、写入使能信号WE为高电平时，行译码器121及列译码器131进行写入工作，当芯片使能信号CE为低电平时，无论写入使能信号WE是高电平还是低电平，行译码器121及列译码器131都进行备待工作即可。
此外，控制逻辑电路160所处理的信号不局限于此。根据需要，也可以将其他信号输入到控制逻辑电路160。
上述各电路或各信号可以根据需要适当地使用/不使用。
作为构成单元阵列201的晶体管可以使用OS晶体管。此外，作为构成外围电路111的晶体管可以使用OS晶体管。通过作为单元阵列201和外围电路111使用OS晶体管形成，可以利用同一制造工序制造单元阵列201和外围电路111，由此可以降低制造成本。
此外，OS晶体管不仅可以应用于存储装置还可以应用于以中央处理器(CPU)或图形处理器(GPU)等为代表的逻辑电路。使用OS晶体管的集成电路也被统称为“OS-LSI”。
[单元阵列的结构例子]
图2A示出单元阵列201的详细内容。单元阵列201的一列中有m(m为1以上的整数)个、一行中有n(n为1以上的整数)个，共有m×n个存储单元211。存储单元211配置为行列状。
图2A还示出存储单元211的地址。例如，[1,1]表示位于第一行第一列的地址的存储单元211，[i,j](i是1以上m以下的整数，j是1以上n以下的整数)表示第i行第j列的地址的存储单元211。此外，连接单元阵列201与字线驱动电路122的布线的数量由存储单元211的结构以及一列中的存储单元211的数量等决定。此外，连接单元阵列201与位线驱动电路130的布线的数量由存储单元211的结构及一行中的存储单元211的数量等决定。
在本实施方式中，单元阵列201包括n个位线WBL(WBL[1]至WBL[n])、n个位线RBL(RBL[1]至RBL[n])、m个字线WWL(WWL[1]至WWL[m])及m个字线RWL(RWL[1]至RWL[m])。
存储单元211与位线WBL、位线RBL、字线WWL及字线RWL连接。如图2A所示，地址为[i,j]的存储单元211通过字线WWL[i]及字线RWL[i]电连接于字线驱动电路122，并通过位线WBL[j]及位线RBL[j]电连接于位线驱动电路130。
[存储单元的结构例子]
图2B、图2C及图5A至图5D示出可以应用于存储单元211的电路结构例子。图2B示出包括两个晶体管和一个电容器的增益单元型(也称为“2Tr1C型”)存储单元211A的电路结构例子。存储单元211A包括晶体管M11、晶体管M12和电容器Cs。
在存储单元211A中，晶体管M11的源极及漏极中的一个与电容器Cs的第一端子及晶体管M12的栅极电连接，晶体管M11的源极及漏极中的另一个与位线WBL电连接，晶体管M11的栅极与字线WWL电连接。晶体管M12的源极及漏极中的一个与字线RWL电连接，晶体管M12的源极及漏极中的另一个与位线RBL电连接。此外，电容器Cs的第二端子与布线CAL电连接。布线CAL用作用来将规定电位施加到电容器Cs的第二端子的布线。晶体管M11的源极及漏极中的一个、电容器Cs的第一端子及晶体管M12的栅极电连接的节点被称为节点SN。
位线WBL用作写入位线，位线RBL用作读出位线，字线WWL用作写入字线，字线RWL用作读出字线。晶体管M11用作使节点SN与位线WBL导通或者非导通的开关。
参照图3说明存储单元211A的数据写入工作及数据读出工作。图3是用来说明存储单元211A的工作的时序图。为了写入数据，在数据写入期间(Twrite)，将VDD施加到字线WWL使晶体管M11成为导通状态(也称为“开启状态”)，使得节点SN与位线WBL电连接。此时，将字线RWL的电位设定为VDD。此外，优选还将位线RBL的电位设定为VDD。
具体而言，当晶体管M11处于开启状态时，将所写入的数据(Vdata)对应的电位(例如，VDD)施加到位线WBL，由此将该电位通过晶体管M11写入到节点SN。然后，对字线WWL施加VSS，使得晶体管M11成为非导通状态(也称为“关闭状态”)，由此保持节点SN的电位。
寄生电容Cz产生在晶体管M11的栅极与晶体管M11的源极及漏极中的一个之间。字线WWL与节点SN通过寄生电容Cz实现电容耦合。因此，伴随在写入工作结束时字线WWL的电位从VDD下降到VSS，节点SN的电位下降了电压ΔV1。
在节点SN的电容为电容Csn的情况下，电压ΔV1取决于寄生电容Cz和电容Csn的比例。电容Csn越大于寄生电容Cz，电压ΔV1越小。
此外，电容Csn包括节点SN中产生的寄生电容Cx及晶体管M12的栅极电容。通过增加晶体管M12的栅极电容，可以增加电容Csn。
此外，寄生电容Cz的电容值与晶体管M11的栅极电容成正比。尤其是，与晶体管M11的沟道宽度成正比。此外，在寄生电容Cx比晶体管M12的栅极电容小得多的情况下，在电容Csn的电容值中，晶体管M12的栅极电容占优势。在此情况下，通过使晶体管M12的栅极电容大于晶体管M11的栅极电容，可以减少电压ΔV1。
为了读出数据，在数据读出期间(Tread)，在对位线RBL施加规定电位之后使位线RBL成为电浮动(floating)状态，然后，对字线RWL施加低电平电位。以下将“在对位线RBL施加规定电位之后使位线RBL成为电浮动状态”称为“对位线RBL进行预充电”。
例如，对位线RBL进行预充电至VDD，然后，对字线RWL施加VSS。此时，在节点SN与字线RWL的电位差为晶体管M12的阈值电压以上的情况下，位线RBL的电位以该电位差对应的速度下降。也就是说，通过得知位线RBL的电位变化，可以读出节点SN所保持的电位。
此外，通过被施加VDD的字线WWL来选择包括要写入数据的存储单元211A的行，通过被施加VSS的字线RWL来选择包括要读出数据的存储单元211的行。与此相反，通过对包括不要写入数据的存储单元211的行中的字线WWL施加VSS，并对包括不要读出数据的存储单元211A行中的字线RWL施加用来对位线RBL进行预充电的电位以上的电位，可以形成非选择状态。
在此，晶体管M11及晶体管M12可以使用在沟道形成区域中包含金属氧化物的晶体管(OS晶体管)。例如，在晶体管M11及晶体管M12的沟道形成区域中可以使用包含铟、元素M(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)和锌中的任一个的金属氧化物。尤其优选使用由铟、镓、锌构成的金属氧化物。
OS晶体管的关态电流非常小，所以通过作为晶体管M11使用OS晶体管，可以长期保持写入到节点SN中的电位。也就是说，可以长期保持写入到存储单元211A的数据。
对用作晶体管M12的晶体管没有特别的限制。作为晶体管M12，也可以使用OS晶体管、Si晶体管或其他晶体管。
此外，在晶体管M12使用Si晶体管的情况下，用于形成沟道的半导体层的硅为非晶硅、多晶硅、低温多晶硅(LTPS：Low Temperature Poly-Silicon)或单晶硅即可。由于Si晶体管的场效应迁移率有时比OS晶体管高，所以当使用Si晶体管作为读出晶体管时可以提高读出时的工作速度。
在晶体管M11使用OS晶体管且晶体管M12使用Si晶体管的情况下，也可以将它们分别设置在不同的层中。OS晶体管可以使用与Si晶体管同样的制造设备及工艺而制成。因此，容易混合安装OS晶体管和Si晶体管(混合化)，容易实现高集成化。
此外，在晶体管M12使用OS晶体管的情况下，可以使非选择时的泄漏电流极为少，由此可以提高读出精确度。通过使用OS晶体管作为晶体管M11及晶体管M12的双方，可以减少半导体装置的制造工序，并提高生产率。例如，也可以在400℃以下的工艺温度下制造半导体装置。
在本说明书等中，将作为晶体管M11使用OS晶体管来构成2Tr1C型存储单元的存储装置称为NOSRAM(Non-volatile Oxide Semiconductor Random Access Memory：氧化物半导体非易失性随机存取存储器)。
如上所述，存储单元211A为2Tr1C型存储单元。存储单元211A即使在储存电荷的电容器Cs小的情况下也通过利用晶体管M12放大所储存的电荷，可以进行作为存储器的工作。再者，OS晶体管的关态电流非常小，由此通过使用OS晶体管作为晶体管M11，可以减少或者去除电容器Cs。
图2C示出包括一个晶体管和一个电容器的DRAM(Dynamic Random AccessMemory)型存储单元211R的电路结构例子。存储单元211R包括晶体管M11和电容器Cs。
在存储单元211R中，晶体管M11的源极及漏极中的一个与电容器Cs的第一端子电连接，晶体管M11的源极及漏极中的另一个与位线BL电连接，晶体管M11的栅极与字线WL电连接。此外，电容器Cs的第二端子与布线CAL电连接。布线CAL用作用来将规定电位施加到电容器Cs的第二端子的布线。晶体管M11的源极及漏极中的一个及电容器Cs的第一端子电连接的节点被称为节点SN。
通过在存储单元211R中使用OS晶体管作为晶体管M11，可以减少或者去除电容器Cs。此外，可以利用晶体管M11长期保持写入数据，由此可以降低DRAM型存储单元的刷新频率，甚至可以不进行DRAM型存储单元的刷新工作。
在本说明书等中，将作为晶体管M11使用OS晶体管来构成DRAM型存储单元的存储装置称为DOSRAM(Dynamic Oxide Semiconductor Random Access Memory：氧化物半导体动态随机存取存储器)。
通过使用OS晶体管，可以降低存储单元的占有面积。因此，容易实现存储装置的微型化或高集成化。
在此，对晶体管的电特性之一的Id-Vg特性的温度依赖性进行说明。图4A及图4B示出晶体管的电特性之一的Id-Vg特性的一个例子。Id-Vg特性表示相对于栅电压(Vg)的变化的漏极电流(Id)的变化。图4A及图4B的横轴以线性标度示出Vg。此外，图4A及图4B的纵轴以对数标度示出Id。
图4A示出OS晶体管的Id-Vg特性。图4B示出将硅用于其中形成沟道的半导体层的晶体管(也称为“Si晶体管”或“Si-FET”)的Id-Vg特性。图4A及图4B都为n沟道型晶体管的Id-Vg特性。
如图4A所示，OS晶体管即使在高温环境下工作，关态电流也不易增加。OS晶体管即使在工作温度为125℃以上且150℃以下的情况下也可以实现10位数以上的开关比。OS晶体管随着工作温度的上升，Vth向负方向上漂移，通态电流增加。因此，工作温度越高，频率特性越容易提高。另一方面，如图4B所示，Si晶体管随着温度的上升，关态电流增加。Si晶体管随着温度的上升，Vth向正方向上漂移，通态电流下降。
通过使用OS晶体管作为晶体管M11及晶体管M12，即使在高温下工作也可以长期保持数据。此外，即使在高温下工作也可以降低存储装置的功耗。
通过使用OS晶体管作为晶体管M11及晶体管M12，例如，可以在驱动电压为2.5V且工作温度为-40℃至85℃的条件下实现200MHz以上的工作频率。
图5A示出没有电容器Cs的存储单元211的电路结构例子。图5A所示的存储单元211B具有从存储单元211A去除电容器Cs的电路结构。在存储单元211B中，写入到节点SN的电荷(电位)主要被晶体管M12的栅极电容及寄生电容Cx保持。此外，栅极电容也可以被认为是寄生电容Cx的一部分。
此外，也可以使用具有背栅极的晶体管作为晶体管M11及晶体管M12中的一个或两个。
在实际的晶体管中，栅极和背栅极隔着半导体层的沟道形成区域彼此重叠。栅极和背栅极都可以用作栅极。因此，有时将其中一个称为“背栅极”并将另一个称为“栅极”或“前栅极”。此外，有时将其中一个称为“第一栅极”并将另一个称为“第二栅极”。
背栅极的电位可以与栅极相等，也可以为接地电位或任意电位。此外，通过使背栅极的电位不跟栅极联动而独立地变化，可以改变晶体管的阈值电压。
通过设置背栅极并将栅极及背栅极的电位设定为相等，半导体层中的载流子流过的区域在膜厚度方向上进一步扩大，所以载流子的迁移量增加。其结果是，晶体管的通态电流增大，并且场效应迁移率也增高。
因此，可以制造相对于其占有面积具有较大的通态电流的晶体管。即，可以缩小相对于所要求的通态电流的晶体管占有面积。因此，可以实现集成度高的半导体装置。
图5B至图5D示出晶体管M11及晶体管M12使用具有背栅极的晶体管(4端子型晶体管，也称为“4端子元件”)的电路结构例子。图5B所示的存储单元211C、图5C所示的存储单元211D及图5D所示的存储单元211E是存储单元211B的变形例子。
在图5B所示的存储单元211C中，晶体管M11的栅极与背栅极电连接。此外，晶体管M12的栅极与背栅极电连接。
在图5C所示的存储单元211D中，晶体管M11的背栅极及晶体管M12的背栅极与布线BGL电连接。通过布线BGL，可以对晶体管M11及晶体管M12的背栅极施加规定电位。
借助于布线BGL的电位，可以改变晶体管M11及晶体管M12的阈值电压。具体而言，通过提高施加到晶体管M11及晶体管M12的背栅极的电位，各阈值电压漂移到负值。通过使阈值电压漂移到负值，可以增加晶体管的通态电流，并可以提高存储单元211D的工作速度。
此外，通过降低施加到晶体管M11及晶体管M12的背栅极的电位，各阈值电压漂移到正值。通过使阈值电压漂移到正值，可以降低晶体管的关态电流，由此可以长期保持写入到存储单元211D的数据。
在图5D所示的存储单元211E中，晶体管M11的背栅极与布线WBGL电连接，晶体管M12的背栅极与布线RBGL电连接。通过将晶体管M11的背栅极和晶体管M12的背栅极分别连接到不同的布线，可以分别独立地改变阈值电压。
此外，使用存储单元211B至存储单元211E的存储装置也可以被称为NOSRAM。
此外，图5B至图5D所示的晶体管为4端子元件，由此具有与以利用MTJ(MagneticTunnel Junction：磁隧道结)特性的MRAM(Magnetoresistive Random Access Memory：磁阻随机存取存储器)、ReRAM(Resistive Random Access Memory：电阻随机存取存储器)、相变存储器(Phase-change memory)等为代表的2端子元件相比能够容易独立控制输入输出等的特征。
此外，有时MRAM、ReRAM、相变存储器在改写信息时产生原子级的结构变化。另一方面，本发明的一个方式的存储装置在改写信息时通过晶体管进行电荷的充电或放电而动作，所以具有良好的改写耐久性，且其结构变化也少。
在存储单元211没有电容器Cs的情况下，节点SN容易受到噪声的影响。具体而言，通过节点SN与相邻存储单元之间的电容耦合等，容易受到相邻存储单元的电位变动的影响。其结果是，发生数据保持时间的缩短、读出精确度的降低等，这会导致存储装置的可靠性降低。
通过降低相邻存储单元之间的寄生电容，可以减少上述噪声。在本发明的一个方式中，为了降低相邻存储单元之间的寄生电容，可以在存储单元外侧设置低相对介电常数区域(LDR：Low Dielectric constant Region)。LDR的相对介电常数只要小于相邻绝缘层的相对介电常数即可。
例如，如图5E所示，在存储单元211E的外侧设置有LDR221。图6示出配置为矩阵状的存储单元211[i,j]至存储单元211[i+1,j+2]及图5E所示的LDR221的配置例子。此外，在图6中，使用图5D所示的存储单元211E作为存储单元211。
此外，图7示出图6的变形例子。如图7所示，也可以连接几个LDR221。图7所示的LDR221包括沿字线延伸的区域及沿位线延伸的区域。
此外，如图5F所示，也可以由LDR221围绕一个存储单元211E整体。图8示出配置为矩阵状的存储单元211[i,j]至存储单元211[i+1,j+2]及图5F所示的LDR221的配置例子。此外，在图8中，使用存储单元211E作为存储单元211。图8所示的LDR221也包括沿字线延伸的区域及沿位线延伸的区域。
通过设置LDR，可以减少噪声的影响，并可以提高存储装置的可靠性。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式2)
在本实施方式中，参照附图说明存储单元211及LDR221的平面结构例子及截面结构例子。
图9示出配置为矩阵状的存储单元211[i,j]至存储单元211[i+1,j+2]的平面结构例子。此外，图9所示的平面结构例子相当于图7的电路图。
在图9中，相邻两个存储单元211配置为镜面对称。例如，存储单元211[i,j]和存储单元211[i,j+1]为镜面对称。此外，存储单元211[i,j]和存储单元211[i+1,j]也为镜面对称。通过如此配置存储单元211，可以在相邻存储单元之间共享接触插头等，可以高效地配置存储单元211。由此，可以提高存储单元211的集成度。
<平面结构例子>
图10A示出图7中的存储单元211[i+1,j]的平面结构例子。
晶体管M11的源极及漏极中的一个通过电极341电连接于导电层360。导电层360用作晶体管M12的栅电极。包括电极341及导电层360的区域用作节点SN。晶体管M11的源极及漏极中的另一个与导电层339电连接。导电层339用作位线WBL。
晶体管M12的源极及漏极中的一个通过导电层312电连接于导电层333，晶体管M12的源极及漏极中的另一个与导电层338电连接。导电层333用作字线RWL，导电层338用作位线RBL。
此外，图10A所示的导电层305用作布线RBGL，导电层306用作布线WBGL。此外，导电层261用作字线WWL，导电层333用作字线RWL。导电层305的一部分用作晶体管M12的背栅电极。导电层306的一部分用作晶体管M11的背栅电极。
在图9至图10B中，LDR221具有沿位线RBL(导电层338)延伸的区域及沿字线RWL延伸的区域。
因为本发明的一个方式的存储单元211没有电容器Cs，所以可以减少存储单元211的占有面积。但是，当占有面积变小时，容易受到相邻存储单元等中产生的噪声的较大影响。通过设置LDR221，可以减少传输到节点SN的噪声。
但是，传输到节点SN的噪声减少也意味着产生在节点SN中的寄生电容减少。因此，在节点SN的保持电容中，晶体管M12的栅极电容占优势。于是，如图10B所示，也可以增加晶体管M12的半导体层260与导电层360重叠的面积，由此增加晶体管M12的栅极电容。此外，增加晶体管M12的栅极电容对改善写入工作结束时发生的节点SN的电位下降有效。
具体而言，晶体管M12的半导体层与栅电极重叠的面积优选为晶体管M11的半导体层与栅电极重叠的面积的1倍以上且5倍以下，更优选为1倍以上且10倍以下，进一步优选为1倍以上且50倍以下。
<截面结构例子>
图11示出沿图10A的点划线的部分A1-A2、部分B1-B2、部分C1-C2的截面结构例子。
在图11中，衬底301上设置有晶体管M12。此外，晶体管M11也可以具有与晶体管M12相同的叠层结构。衬底301上设置有绝缘层309及绝缘层326，导电层305及导电层306嵌入绝缘层326。此外，绝缘层326上设置有绝缘层322及绝缘层324，绝缘层324上设置有半导体层260。
此外，绝缘层324及半导体层260上设置有绝缘层354及绝缘层380。此外，导电层360及导电层261嵌入绝缘层380。绝缘层380、导电层360及导电层261上设置有绝缘层374，绝缘层374上设置有绝缘层381。
此外，绝缘层381上设置有导电层312、导电层313及导电层314。导电层312与晶体管M12的源极及漏极中的一个电连接。导电层313与晶体管M12的源极及漏极中的另一个电连接。
此外，绝缘层381、导电层312、导电层313及导电层314上设置有绝缘层311及绝缘层315。绝缘层315上设置有导电层332及导电层333。导电层332通过接触插头317电连接于导电层313，导电层333通过接触插头318电连接于导电层314。
绝缘层315、导电层332及导电层333上设置有绝缘层331、绝缘层319及绝缘层334。LDR221设置在绝缘层319的一部分。LDR221包括多个LDS235(低介电常数空间：LowDielectric constant Space)。关于LDR221及LDS235后面详细描述。
绝缘层319及LDS235上设置有绝缘层334。绝缘层334上设置有绝缘层335及绝缘层336。绝缘层336上设置有导电层338，该导电层338通过接触插头337电连接于导电层332。此外，绝缘层336及导电层338上设置有绝缘层343。
《变形例子1》
此外，如图12及图13所示，通过改变导电层306的一部分的形状使导电层306与节点SN重叠，可以增加产生在节点SN中的寄生电容Cx。图12示出存储单元211[i+1,j]的平面结构例子。图13示出沿图12中的点划线的部分G1-G2的截面结构例子。
在图12及图13中，晶体管M11的源极及漏极中的一个、导电层341及导电层306以尽量重叠的方式设置。借助于这种结构，即使在没有电容器Cs的情况下也可以增加节点SN的寄生电容Cx。
此外，在图12中，为了明确示出导电层306，以阴影线表示导电层306。导电层306可以使用与不以阴影线表示的导电层305相同的材料及方法同时形成。
《变形例子2》
此外，如图14所示，通过增加导电层306的面积，可以增加导电层306与存储单元211[i+1,j]重叠的面积。
《变形例子3》
此外，如图15所示，通过增加导电层305与节点SN重叠的面积，可以增加节点SN的寄生电容Cx。
在图15中，通过改变导电层305的一部分形状，使晶体管M11的源极及漏极中的一个、导电层341及导电层305以尽量重叠的方式设置。借助于这种结构，即使在没有电容器Cs的情况下也可以增加节点SN的寄生电容Cx。
此外，在图15中，为了明确示出导电层305，以阴影线表示导电层305。导电层305可以使用与不以阴影线表示的导电层306相同的材料及方法同时形成。
《变形例子4》
此外，如图16所示，通过增加导电层305的面积，可以增加导电层305与存储单元211[i+1,j]重叠的面积。
<构成材料>
[衬底]
对衬底材料的限制不大。作为衬底，例如可以使用绝缘体衬底、半导体衬底或导电体衬底。
作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。
此外，作为半导体衬底，例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如有SOI(Silicon OnInsulator：绝缘体上硅)衬底等。
作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者，可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、存储元件等。此外，也可以使用在半导体衬底上设置有应变晶体管或FIN型晶体管等半导体元件的衬底等。也就是说，衬底不仅是支撑衬底，也可以是形成有晶体管等其他器件的衬底。
[绝缘层]
作为用于绝缘层的材料，有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如，当进行晶体管的微型化及高集成化时，由于栅极绝缘层的薄膜化，有时发生泄漏电流等的问题。通过作为被用作栅极绝缘层的绝缘层使用high-k材料，可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面，通过将相对介电常数低的材料用于被用作层间膜的绝缘层，可以减少产生在布线之间的寄生电容。因此，优选根据绝缘层的功能选择材料。
此外，作为相对介电常数高的绝缘物，可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
此外，作为相对介电常数低的绝缘物，可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外，在使用OS晶体管的情况下，通过由具有抑制氢等杂质及氧的透过的功能的绝缘层(绝缘层309、绝缘层322、绝缘层354及绝缘层374等)围绕该晶体管，可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体，例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言，作为具有抑制氢等杂质及氧的透过的功能的绝缘层，可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
此外，被用作栅极绝缘层的绝缘层优选为具有包含通过加热脱离的氧的区域的绝缘体。例如，通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于半导体层260的结构，可以填补半导体层260所包含的氧空位。
注意，在本说明书等中，氮氧化物是指氮含量大于氧含量的化合物。此外，氧氮化物是指氧含量大于氮含量的化合物。此外，例如可以使用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)等来测定各元素的含量。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，为了防止半导体层中的氢浓度增加，优选降低绝缘层中的氢浓度。具体地说，通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的绝缘层的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下。尤其是，优选降低与半导体层接触的绝缘层中的氢浓度。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，为了防止半导体层中的氮浓度增加，优选降低绝缘层中的氮浓度。具体地说，通过SIMS测得的绝缘层的氮浓度为5×1019atoms/cm3以下，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
此外，绝缘层中的至少与半导体层接触的区域的缺陷优选少，典型的是通过电子自旋共振法(ESR：Electron Spin Resonance)观察的信号优选少。例如，作为上述信号可举出在g值为2.001时观察的E’中心。E’中心起因于硅的悬空键。例如，作为绝缘层使用氧化硅层或氧氮化硅层时，可以使用起因于E’中心的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅层或氧氮化硅层。
有时观察到除了上述信号以外起因于二氧化氮(NO2)的信号。该信号因N的核自旋而分裂成三个信号，各个g值为2.037以上且2.039以下(第一信号)、g值为2.001以上且2.003以下(第二信号)及g值为1.964以上且1.966以下(第三信号)。
例如，作为绝缘层，优选使用起因于二氧化氮(NO2)的信号的自旋密度为1×1017spins/cm3以上且小于1×1018spins/cm3的绝缘层。
二氧化氮(NO2)的氮氧化物(NOx)在绝缘层中形成能级。该能级位于氧化物半导体层的能隙中。由此，当氮氧化物(NOx)扩散到绝缘层与氧化物半导体层的界面时，有时该能级在绝缘层一侧俘获电子。其结果是，被俘获的电子留在绝缘层与氧化物半导体层的界面附近，由此使晶体管的阈值电压向正方向漂移。因此，当作为绝缘层使用氮氧化物的含量少的膜时，可以降低晶体管的阈值电压的漂移。
作为氮氧化物(NOx)的释放量少的绝缘层例如可以使用氧氮化硅层。该氧氮化硅层是在热脱附谱分析法(TDS：Thermal Desorption Spectroscopy)中氨释放量比氮氧化物(NOx)的释放量多的膜，典型的是氨释放量为1×1018个/cm3以上且5×1019个/cm3以下。此外，上述氨释放量为在TDS中在加热处理的温度为50℃以上且650℃以下或者50℃以上且550℃以下的范围内的总量。
由于当进行加热处理时，氮氧化物(NOx)与氨及氧起反应，所以通过使用氨释放量多的绝缘层可以减少氮氧化物(NOx)。
与氧化物半导体层接触的绝缘层中的至少一个优选使用通过加热释放氧的绝缘层形成。具体来说，优选使用如下绝缘层：在进行TDS分析(其中进行膜表面温度为100℃以上且700℃以下，优选为100℃以上且500℃以下的加热处理)时换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上或1.0×1020atoms/cm3以上。此外，在本说明书等中，将通过加热释放的氧称为“过剩氧”。
此外，包含过剩氧的绝缘层可以进行对绝缘层添加氧的处理来形成。作为氧添加处理，可以使用氧化气氛下的热处理、等离子体处理等进行。或者，也可以利用离子注入法、离子掺杂法、等离子体浸没离子注入法等进行氧添加。作为氧添加处理所使用的气体，可以举出16O2或18O2等氧气体、一氧化二氮气体或臭氧气体等含氧气体。注意，在本说明书中，有时将添加氧的处理称为“氧掺杂处理”。氧掺杂处理也可以边对衬底进行加热边进行。
作为绝缘层，可以使用聚酰亚胺、丙烯酸类树脂、苯并环丁烯类树脂、聚酰胺、环氧类树脂等具有耐热性的有机材料。此外，除了上述有机材料以外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。此外，也可以通过层叠多个由这些材料形成的绝缘膜，形成平坦化绝缘层。
硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以包括有机基(例如，烷基或者芳基)或者氟基作为取代基。此外，有机基也可以具有氟基。
对绝缘层的形成方法没有特别的限制。注意，有时根据绝缘层所使用的材料需要焙烧工序。在该情况下，通过将绝缘层的焙烧工序兼作另一热处理工序，可以高效地制造晶体管。
对绝缘层的形成方法没有特别的限制。注意，有时根据绝缘层所使用的材料需要焙烧工序。在该情况下，通过将绝缘层的焙烧工序兼作另一热处理工序，可以高效地制造晶体管。
[导电体]
作为导电层，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。此外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外，也可以层叠多个由上述材料形成的导电层。例如，也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外，也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外，当将为金属氧化物的一种的氧化物半导体用作半导体层时，作为被用作栅电极的导电层优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下，优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧，从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是，作为被用作栅电极的导电层，优选使用含有包含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外，也可以使用包含上述金属元素及氮的导电材料。例如，可以使用氮化钛、氮化钽等包含氮的导电材料。此外，也可以使用铟锡氧化物(ITO：Indium Tin Oxide)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。通过使用上述材料，有时可以俘获形成沟道的金属氧化物所包含的氢。或者，有时可以俘获从外方的绝缘体等混入的氢。
此外，作为用于接触插头的导电材料，例如可以使用钨或多晶硅等嵌入性高的导电材料。此外，也可以使用嵌入性高的导电材料与钛层、氮化钛层、氮化钽层等阻挡层(扩散防止层)的组合。
[半导体层]
作为半导体层，可以使用单晶半导体、多晶半导体、微晶半导体或非晶半导体等中的一个或多个。作为半导体材料，例如可以使用硅或锗等。此外，也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体或有机半导体等。
此外，当作为半导体层使用有机半导体时，可以使用具有芳环的低分子有机材料或π电子共轭导电高分子等。例如，可以使用红荧烯、并四苯、并五苯、苝二酰亚胺、四氰基对醌二甲烷、聚噻吩、聚乙炔、聚对亚苯基亚乙烯基等。
半导体层也可以采用叠层结构。当半导体层采用叠层结构时，可以使用具有不同结晶状态的半导体，也可以使用不同半导体材料。
此外，由于作为金属氧化物的一种的氧化物半导体的带隙为2eV以上，当作为半导体层使用氧化物半导体时，可以实现关态电流极小的晶体管。具体而言，可以将源极与漏极间的电压为3.5V且室温(典型的是25℃)下的每沟道宽度为1μm的关态电流设定为低于1×10-20A、低于1×10-22A或低于1×10-24A。就是说，开关比可以为20位数以上。此外，在作为半导体层使用氧化物半导体的晶体管(OS晶体管)中，源极与漏极间的绝缘耐压高。由此，可以提供可靠性良好的晶体管。此外，可以提供输出电压大且高耐压的晶体管。此外，可以提供可靠性良好的存储装置等。此外，可以提供输出电压大且高耐压的存储装置。
与OS晶体管相比，晶体Si晶体管容易得到较高的迁移率。另一方面，晶体Si晶体管难以实现如OS晶体管那样的极小的关态电流。因此，用于半导体层的半导体材料根据其目的和用途适当地选择是重要的。例如，根据目的或用途，可以使用OS晶体管和晶体Si晶体管等的组合。
当作为半导体层使用氧化物半导体层时，优选通过溅射法形成氧化物半导体层。通过溅射法形成的氧化物半导体层的密度较高，所以是优选的。在通过溅射法形成氧化物半导体层的情况下，作为溅射气体，可以使用稀有气体(典型为氩)、氧、稀有气体和氧的混合气体。此外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或稀有气体，使用露点为-60℃以下，优选为-100℃以下的高纯度气体。通过使用高纯度溅射气体形成薄膜，可以尽可能地防止水分等混入氧化物半导体层中。
在通过溅射法形成氧化物半导体层的情况下，优选尽可能地去除溅射装置所具有的成膜处理室内的水分。例如，优选使用低温泵等吸附式真空泵对成膜处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)。尤其是，在溅射装置的待机时成膜处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压优选为1×10-4Pa以下，更优选为5×10-5Pa以下。
[金属氧化物]
通过改变包含在金属氧化物中的元素的组成，可以分别形成导电体、半导体、绝缘体。有时将具有导电体物性的金属氧化物称为“导电氧化物”。有时将具有半导体物性的金属氧化物称为“氧化物半导体”。有时将具有绝缘体物性的金属氧化物称为“绝缘氧化物”。
作为金属氧化物之一的氧化物半导体优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等中的一种或多种。
在此，考虑氧化物半导体包含铟、元素M及锌的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
此外，在本说明书等中，有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystalline oxidesemiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
纳米晶基本上为六角形，但是不局限于正六角形，有时为非正六角形。此外，纳米晶有时在畸变中具有五角形或七角形等晶格排列。此外，在CAAC-OS中，即使在畸变附近也难以观察到明确的晶界(grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
CAAC-OS有具有层状结晶结构(也称为层状结构)的趋势，在该层状结晶结构中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M、Zn)层)。此外，铟和元素M彼此可以取代，在用铟取代(M、Zn)层中的元素M的情况下，也可以将该层表示为(In、M、Zn)层。此外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In、M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，具有CAAC-OS的金属氧化物具有耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在整个膜中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
此外，在包含铟、镓和锌的金属氧化物的一种的In-Ga-Zn氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的趋势，所以有时与在IGZO由大结晶(在此，几mm的结晶或者几cm的结晶)形成时相比在IGZO由小结晶(例如，上述纳米结晶)形成时在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[包含金属氧化物的晶体管]
接着，说明将上述金属氧化物用于晶体管的沟道形成区域情况。
通过将上述金属氧化物用于晶体管的沟道形成区域，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子密度低的金属氧化物用于晶体管。在降低金属氧化物膜的载流子密度的情况下，降低金属氧化物膜中的杂质浓度而降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。例如，金属氧化物中的载流子密度可以低于8×1011cm-3，优选低于1×1011cm-3，更优选低于1×1010cm-3，且为1×10-9cm-3以上。
因为高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被金属氧化物的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，在陷阱态密度高的金属氧化物中具有沟道形成区域的晶体管的电特性有时不稳定。
因此，为了使晶体管的电特性稳定，减少金属氧化物中的杂质浓度是有效的。为了降低金属氧化物中的杂质浓度，优选还降低邻接的膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
此外，当金属氧化物包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选降低金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过SIMS测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。在金属氧化物中的沟道形成区域包含氧空位的情况下，晶体管趋于具有常开启特性。当氢进入该氧空位时，有时会生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，作为沟道形成区域使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，将利用SIMS分析测得的金属氧化物中的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造工序的成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在此报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。此外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
此外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在非专利文献4及非专利文献5中报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流小这一特性的低功耗CPU等(参照非专利文献7)。
此外，还有利用使用金属氧化物的晶体管的泄漏电流小这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为“刷新频率”。此外，刷新频率有时被称为“驱动频率”。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，提出了降低显示装置的刷新频率以减少图像改写次数的技术。刷新频率得到降低的驱动可以减少显示装置的耗电量。将该驱动方法称为“空转停止(IDS)驱动”。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。此外，已进行利用上述晶体管的泄漏电流小这一特性将该晶体管应用于显示装置及LSI的研究。
[成膜方法]
用来形成绝缘层的绝缘材料、用来形成导电层的导电材料、用来形成半导体层的半导体材料可以利用溅射法、旋涂法、CVD(Chemical Vapor Deposition：化学气相沉积)法(包括热CVD法、MOCVD(Metal Organic Chemical Vapor Deposition：有机金属化学气相沉积)法、PECVD(Plasma Enhanced Chemical Vapor Deposition：等离子体增强化学气相沉积)法、高密度等离子体CVD(High Density Plasma CVD)法、LPCVD(Low Pressure CVD：减压化学气相沉积)法、APCVD(Atmospheric Pressure CVD：常压化学气相沉积)法等)、ALD(Atomic Layer Deposition：原子层沉积)法或MBE(Molecular Beam Epitaxy：分子束外延)法、PLD(Pulsed Laser Deposition：脉冲激光沉积)法、浸涂法、喷涂法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)等形成。
通过利用等离子体CVD法，可以以较低的温度得到高质量的膜。在利用不使用等离子体的诸如MOCVD法、ALD法或热CVD法等的成膜方法的情况下，在被形成面不容易产生损伤。例如，包括在存储装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚。此时，有时由于所累积的电荷而使包括在存储装置中的布线、电极、元件等受损伤。另一方面，在采用不使用等离子体的成膜方法的情况下，因为不发生这种等离子体损伤，所以能够提高存储装置的成品率。此外，不发生成膜时的等离子体损伤，所以能够得到缺陷较少的膜。
ALD法可以利用作为原子的性质的自调节性来沉积每一层的原子，从而发挥能够形成极薄的膜、能够对纵横比高的结构形成膜、能够以针孔等的缺陷少的方式形成膜、能够形成覆盖性优良的膜及能够在低温下形成膜等的效果。此外，ALD法还包括利用等离子体的PEALD(Plasma Enhanced ALD)法。通过利用等离子体，可以在更低温下进行成膜，所以有时是优选的。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。此外，杂质的定量可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)进行。
不同于从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，通过ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于形成覆盖纵横比高的开口部的表面的膜。但是，ALD法的成膜速度比较慢，所以有时优选与成膜速度快的CVD法等其他成膜方法组合而使用。
CVD法或ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调节源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法或ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为可以省略传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以使其成膜时所需的时间缩短。因此，有时可以提高存储装置的生产率。
<低介电常数区域(LDR)>
[结构例子]
以下参照图17A至图19B说明LDR221的结构例子。此外，在附图中有箭头表示X方向、Y方向及Z方向。X方向、Y方向及Z方向为彼此正交的方向。
图17A是与图10A相同的存储单元211[i+1,j]的平面图。图17B是图17A所示的部分350的立体示意图。图17B只示出绝缘层315、绝缘层331、绝缘层319及LDR221。
如上所述，LDR221包括多个LDS235。LDS235通过选择性地去除绝缘层319的一部分而设置。在本说明书等中，以“长度GL”表示LDS235的开口部的长度，以“宽度GW”表示LDS235的开口部的宽度，并以“高度GH”表示LDS235的高度(深度)。
LDR221包括在Y方向上延伸的区域及在X方向上延伸的区域。在图17B中，在LDR221在Y方向上延伸的区域中，LDS235的长度GL的方向与X方向一致。但是，长度GL的方向不需要与X方向完全一致。只要在LDR221在Y方向上延伸的区域中LDS235的长度GL的方向与Y方向交叉即可。
此外，在图17B中，在LDR221在X方向上延伸的区域中，LDS235的长度GL的方向与Y方向一致。但是，长度GL的方向不需要与Y方向完全一致。只要在LDR221在X方向上延伸的区域中LDS235的长度GL的方向与X方向交叉即可。
如图18A及图18B所示，在LDR221在Y方向上延伸的区域中，LDS235的长度GL的方向也可以与Y方向一致或大致一致。在LDR221在X方向上延伸的区域中，LDS235的长度GL的方向也可以与X方向一致或大致一致。图18A是部分350的立体图。图18B是图18A所示的部分351的俯视图。
当长度GL相对于LDS235的高度GH及宽度GW太长时，LDR221的机械强度下降，这会导致存储单元211的可靠性降低。也就是说，有存储装置100的可靠性降低的担忧。具体而言，相邻LDS235之间的绝缘层319容易破裂。在绝缘层中，夹在相邻LDS235之间的部分也被称为“肋拱(rib)”。
因此，如图19A及图19B所示，LDS235优选被划分为一定长度GL而配置。具体而言，长度GL优选为宽度GW的50倍以下，更优选为30倍以下。此外，长度GL优选为高度GH的20倍以下，更优选为10倍以下。此外，图19A为部分350的立体图。此外，图19B是图19A所示的部分352的俯视图。
在绝缘层中，夹在相邻LDS235之间的部分也被称为“肋拱”。高度GH优选为肋拱的宽度RW(参照图22B)的20倍以下，更优选为10倍以下。
如图20A及图20B所示，长度GL的方向也可以根据每个区域而不同。图20A是部分350的立体图。此外，图20B是图20A所示的部分353的俯视图。在图20A及图20B中，每隔一定区域使长度GL的方向转动90度，但是每隔一定区域而转动的角度不局限于90度。
此外，当从Z方向看LDS235时，LDS235的形状不一定需要由直线构成。例如，LDS235既可具有图21A所示的弯折部分又可具有图21B所示的曲线部分。在LDR221在Y方向上延伸的区域中，LDS235具有在与Y方向交叉的方向上延伸的区域。
[制造工序例子]
接着，参照图22A至图24B说明LDR221的制造工序例子。在本实施方式中，说明绝缘层331形成后至绝缘层343形成的制造工序。图22A至图24B相当于沿图10A的点划线的部分A1-A2、部分B1-B2的截面图。注意，图22A至图24B所示的截面A1-A2只示出横跨导电层338的部分。
在以覆盖导电层332的方式形成绝缘层331之后，形成绝缘层319(参照图22A)。在本实施方式中，作为绝缘层331，通过ALD法形成氧化铝层。绝缘层331也可以具有多层结构。例如，也可以使用ALD法形成氧化铝层，并在该氧化铝层上使用溅射法形成氧化铝层。或者，也可以使用溅射法形成氧化铝层，并在该氧化铝层上使用ALD法形成氧化铝层。
接着，在绝缘层331上形成用作绝缘层319的绝缘层。在本实施方式中，作为用作绝缘层319的绝缘层，使用CVD法形成氧氮化硅层。此外，也可以在形成用作绝缘层319的绝缘层之前进行加热处理。加热处理可以在减压下进行，以不暴露于大气的方式连续地形成绝缘层319。通过进行这种处理，可以去除吸附于绝缘层331表面等的水分及氢，以降低绝缘层331及绝缘层319中的水分浓度及氢浓度。
加热处理以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行即可。加热处理在氮气体或惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
接着，对绝缘层319进行化学机械抛光(CMP)处理。由此，可以形成顶面平坦的绝缘层319。
接着，使用光刻(lithography)法选择性地去除绝缘层319的一部分，以形成LDS235(参照图22B)。
注意，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，通过该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。此外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。此外，在去除抗蚀剂掩模时，可以进行灰化处理等干蚀刻处理或湿蚀刻处理，也可以在进行干蚀刻处理之后进行湿蚀刻处理，又可以在进行湿蚀刻处理之后进行干蚀刻处理。
此外，也可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在绝缘层319上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对绝缘层319进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。可以在对绝缘层319进行蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
在形成抗蚀剂掩模及/或硬掩模之后，使用干蚀刻法在绝缘层319中形成到达绝缘层331的开口。该开口用作LDS235。开口虽然可以通过湿蚀刻而形成，但是更优选通过干蚀刻以进行微细加工的方式形成。此外，绝缘层331优选使用在蚀刻绝缘层319而形成LDS235时用作蚀刻停止层的材料。例如，当作为形成LDS235的绝缘层319使用氧氮化硅时，作为绝缘层331优选使用氮化硅、氧化铝、氧化铪等。
作为用来进行蚀刻的干蚀刻装置，例如可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个供应高频电压的结构。或者，也可以采用对平行平板型电极中的一个供应不同的多个高频电压的结构。或者，也可以采用对平行平板型电极的各个供应频率相同的高频电压的结构。或者，也可以采用对平行平板型电极的各个供应频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：Inductively Coupled Plasma)蚀刻装置等。
LDS235的宽度GW优选为3nm以上20nm以下，更优选为3nm以上10nm以下。当宽度GW过大时，随后形成的绝缘层334容易进入LDS235。由此，宽度GW过大可能会使LDS235变小。
此外，相当于上述“肋拱”的夹在相邻LDS235之间的绝缘层319的宽度RW优选为宽度GW的0.5倍以上且5倍以下，更优选为宽度GW的0.5倍以上且3倍以下。宽度RW大时，可以提高LDR221的机械强度，但是宽度RW过大时，LDR221的寄生电容降低效果减弱。宽度RW小时，可以提高LDR221的寄生电容降低效果，但是宽度RW过小时，LDR221的机械强度过度减弱。
接着，在绝缘层319及LDS235上形成绝缘层334。绝缘层334通过使用溅射法或CVD法等在覆盖率低的条件下形成。尤其是，优选使用溅射法，因为易于在覆盖率低的条件下形成膜。在本实施方式中，作为绝缘层334，使用溅射法形成氮化硅层(参照图23A)。
LDS235是由绝缘层331、绝缘层319、绝缘层334围绕的空隙。因此，LDS235的相对介电常数可以为1左右。此外，LDS235有时包含某种气体。此外，当在减压下形成绝缘层334时，LDS235有可能处于减压状态。例如，在使用溅射法形成绝缘层334的情况下，当使用包含氧的气体作为溅射气体时，LDS235有可能包含氧。在此情况下，LDS235能够起到氧贮存作用。
LDS235既可为空隙又可包括其介电常数低于绝缘层319的结构体。例如，在绝缘层319为相对介电常数3.8的氧化硅的情况下，LDS235也可以被相对介电常数2.4的聚乙烯、相对介电常数2.1的聚丙烯等填充。通过在LDS235中设置结构体，可以提高LDR221的机械强度。
接着，在绝缘层334上形成绝缘层335及绝缘层336(参照图23B)。在本实施方式中，作为绝缘层335，使用CVD法形成氧氮化硅层。此外，作为绝缘层336，使用CVD法形成氮化硅层。在形成绝缘层335之后或形成绝缘层336之后，也可以进行CMP处理。
接着，通过去除绝缘层336、绝缘层335、绝缘层334、绝缘层319及绝缘层331的一部分，形成到达导电层332的开口342(参照图23C)。
接着，在开口342及绝缘层336上形成用来形成接触插头337的导电层。该导电层可以使用镀敷法、溅射法、CVD法、MBE法、PLD法、ALD法等形成。在本实施方式中，作为该导电层，使用溅射法形成钨层。接着，通过进行CMP处理，去除该导电层的一部分，以暴露绝缘层336。其结果是，该导电层只残留在开口342中，由此形成接触插头337(参照图24A)。
接着，在绝缘层336上形成导电层338，并在导电层338上形成绝缘层343。经上述工序，可以形成LDR221。
《变形例子1》
LDR221也可以设置在绝缘层319以外的绝缘层中。以下参照图25至图28说明LDR221的其他配置例子。图25是存储单元211[i+1,j]的俯视图。图26是沿图25中的点划线的部分C1-C2及部分D1-D2的截面图。
图25及图26不仅在绝缘层319中还在绝缘层315中设置LDR221的例子。在图25及图26中，以LDR221a示出设置在绝缘层315中的LDR221。此外，以LDS235a表示包含在LDR221a中的LDS235。此外，在绝缘层315与导电层333之间设置有绝缘层344及绝缘层345。
绝缘层311可以使用与绝缘层331相同的材料及方法而形成。绝缘层315可以使用与绝缘层319相同的材料及方法而形成。绝缘层344可以使用与绝缘层334相同的材料及方法而形成。绝缘层345可以使用与绝缘层335相同的材料及方法而形成。
因此，LDS235a可以与LDS235同样形成。不仅包括LDR221还包括LDR221a，由此可以进一步降低产生在相邻存储单元之间的寄生电容。
此外，通过在导电层261(字线WWL[i+1])与导电层333(字线RWL[i+1])之间设置LDR221a，可以降低产生在两者之间的寄生电容。通过在布线交叉部设置LDR221a，可以减少信号失真，并可以提高存储装置的可靠性。此外，还可以降低存储装置的功耗。
《变形例子2》
图27是存储单元211[i+1,j]的俯视图。图28是沿图27中的点划线的部分E1-E2的截面图。
如图27及图28所示，LDR221也可以以避开形成接触插头的区域并覆盖存储单元的方式形成。图28示出在接触插头347周围以外的绝缘层319中设置LDR221的例子。此外，虽然在图28中在电连接于接触插头347的导电层346上没设置有LDR221，但是也可以在不影响接触插头347的范围内在导电层346上设置LDR221。
此外，虽然未图示，但也可以与图27及图28所示的LDR221同样以与存储单元重叠的方式设置LDR221a。通过扩大LDR221及LDR221a的设置范围，可以进一步降低产生在相邻存储单元之间的寄生电容。此外，还可以进一步降低产生在导电层之间的寄生电容，由此可以减少信号失真，并可以提高存储装置的可靠性。此外，还可以降低存储装置的功耗。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式3)
在本实施方式中，参照附图说明可应用于晶体管M11及晶体管M12的晶体管的结构例子。
〈晶体管的结构例子1〉
参照图29A、图29B及图29C说明晶体管200A的结构例子。图29A是晶体管200A的俯视图。图29B是在图29A中以点划线L1-L2表示的部分的截面图。图29C是在图29A中以点划线W1-W2表示的部分的截面图。在图29A的俯视图中，为了容易理解，省略构成要素的一部分而进行表示。
在图29A、图29B及图29C中示出晶体管200A、用作层间膜的绝缘层309、绝缘层316、绝缘层322、绝缘层324、绝缘层354、绝缘层380、绝缘层374及绝缘层381。此外，还示出与晶体管200A电连接且用作接触插头的导电层340(导电层340a及导电层340b)。此外，还设置有与用作接触插头的导电层340的侧面接触的绝缘层341(绝缘层341a及绝缘层341b)。
作为层间绝缘层，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或钛酸钡锶((Ba,Sr)TiO3)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
晶体管200A包括：用作第一栅电极的导电层360(导电层360a及导电层360b)；用作第二栅电极的导电层305；用作第一栅极绝缘膜的绝缘层349；用作第二栅极绝缘膜的绝缘层322及绝缘层324；包括形成沟道的区域的半导体层260(半导体层260a、半导体层260b及半导体层260c)；用作源极及漏极中的一个的导电层342a；用作源极及漏极中的另一个的导电层342b；绝缘层354。
导电层305以嵌入绝缘层316的方式配置，绝缘层322配置在绝缘层316及导电层305上。绝缘层324配置在绝缘层322上。此外，半导体层260(半导体层260a、半导体层260b及半导体层260c)配置在绝缘层324上。绝缘层349配置在半导体层260上，导电层360(导电层360a及导电层360b)配置在绝缘层349上。
导电层342a及导电层342b以与半导体层260b的顶面的一部分接触的方式配置，绝缘层354以与绝缘层324的顶面的一部分、半导体层260a的侧面、半导体层260b的侧面、导电层342a的侧面、导电层342a的顶面、导电层342b的侧面及导电层342b的顶面接触的方式配置。
此外，以与形成在绝缘层380、绝缘层374及绝缘层381中的开口的侧壁接触的方式设置有绝缘层341，以与其侧面接触的方式设置有导电层340的第一导电体，其内侧设置有导电层340的第二导电体。在此，导电层340的顶面的高度与绝缘层381的顶面的高度可以大致相同。此外，在晶体管200A中，层叠有导电层340的第一导电体与导电层340的第二导电体，但是本发明不局限于此。例如，导电层340也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区別。
半导体层260优选包括配置在绝缘层324上的半导体层260a、配置在半导体层260a上的半导体层260b以及配置在半导体层260b上且其至少一部分与半导体层260b的顶面接触的半导体层260c。当在半导体层260b之下设置有半导体层260a时，可以防止杂质从形成在半导体层260a下的结构物扩散到半导体层260b。当在半导体层260b之上设置有半导体层260c时，可以防止杂质从形成在半导体层260c的上方的结构物扩散到半导体层260b。
晶体管200A的半导体层260优选使用作为金属氧化物之一的氧化物半导体。
将氧化物半导体用于形成沟道的半导体层的晶体管的非导通状态下的泄漏电流(关态电流)极小，所以可以提供功耗低的半导体装置。此外，由于氧化物半导体可以利用溅射法等形成，所以可以容易实现高集成型半导体装置。
例如，作为半导体层260优选使用In-M-Zn氧化物(元素M为选自镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等金属氧化物。尤其是，作为元素M优选使用镓、钇或锡。此外，作为半导体层260也可以使用In-M氧化物、In-Zn氧化物、M-Zn氧化物。
在晶体管200A中，以填充形成于绝缘层380等中的开口的方式自对准地形成用作第一栅极(也称为顶栅极)的导电层360。通过如此形成导电层360，可以在导电层342a和导电层342b之间的区域中确实地配置导电层360而无需位置对准。
导电层360优选包括导电层360a及导电层360a上的导电层360b。例如，导电层360a优选以包围导电层360b的底面及侧面的方式配置。如图29B所示，导电层360的顶面与绝缘层349的顶面及氧化物层330c的顶面大致一致。
导电层305有时被用作第二栅(也称为底栅极)电极。在此情况下，可以通过单独地改变施加到导电层305的电位而不使其与施加到导电层360的电位联动来控制晶体管200A的阈值电压(Vth)。尤其是，通过对导电层305施加负电位，可以使晶体管200A的Vth大于0V，由此可以降低关态电流。因此，与不对导电层305施加负电位的情况相比，对导电层305施加负电位可以减少导电层360被施加电位0V时的漏电流。
此外，例如，在导电层305与导电层360隔着半导体层260的沟道形成区域重叠的情况下，当对导电层305及导电层360施加电压时，从导电层360中产生的电场和从导电层305中产生的电场可以衔接而覆盖半导体层260的沟道形成区域。
就是说，可以由被用作第一栅电极的导电层360的电场和被用作第二栅电极的导电层305的电场电围绕沟道形成区域。在本说明书等中，将由第一栅电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
绝缘层322及绝缘层354优选具有抑制氢(例如，氢原子、氢分子等中的至少一个)的扩散的功能。此外，绝缘层322及绝缘层354优选具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能。例如，与绝缘层324相比，绝缘层322及绝缘层354优选具有抑制氢及氧中的一个或两个的扩散的功能。与绝缘层349相比，绝缘层322及绝缘层354优选具有抑制氢及氧中的一个或两个的扩散的功能。与绝缘层380相比，绝缘层322及绝缘层354优选具有抑制氢及氧中的一个或两个的扩散的功能。
此外，在本说明书等中，有时将具有抑制氢或氧的扩散的功能的膜称为氢或氧不容易透过的膜、氢或氧的透过性低的膜、对氢或氧具有阻挡性的膜、对于氢或氧的阻挡膜等。此外，在阻挡膜具有导电性时，有时将该阻挡膜称为导电阻挡膜。
此外，如图29B所示，绝缘层354优选接触导电层342a及导电层342b的顶面、导电层342a与导电层342b相对的侧面以外的导电层342a及导电层342b的侧面、半导体层260a及半导体层260b的侧面及绝缘层324的顶面的一部分。由此，绝缘层380因绝缘层354而离开绝缘层324、半导体层260a及半导体层260b。因此，可以抑制包含在绝缘层380等的氢等的杂质侵入绝缘层324、半导体层260a及半导体层260b。
此外，如图29B所示，晶体管200A具有绝缘层374接触导电层360、绝缘层349及半导体层260c的各顶面的结构。通过采用这样结构，可以抑制绝缘层381等中的氢等杂质进入绝缘层349。由此，可以抑制给晶体管的电特性及可靠性带来负面影响。
通过具有上述结构，可以提供一种通态电流大的晶体管。此外，可以提供一种关态电流小的晶体管。此外，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
〈晶体管的结构例子2〉
参照图30A、图30B及图30C说明晶体管200B的结构例子。图30A是晶体管200B的俯视图。图30B是在图30A中以点划线L1-L2表示的部分的截面图。图30C是在图30A中以点划线W1-W2表示的部分的截面图。在图30A的俯视图中，为了容易理解，省略构成要素的一部分而进行表示。
晶体管200B是晶体管200A的变形例子。因此，为了避免重复说明，主要对其与晶体管200A的不同之处进行说明。
用作第一栅电极的导电层360包括导电层360a及导电层360a上的导电层360b。导电层360a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电层360a具有抑制氧的扩散的功能时，可以提高导电层360b的材料的选择性。也就是说，通过包括导电层360a，可以抑制导电层360b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电层360的顶面及侧面、绝缘层349的侧面以及半导体层260c的侧面的方式设置绝缘层354。作为绝缘层354优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘层354，可以抑制导电层360的氧化。此外，通过包括绝缘层354，可以抑制绝缘层580所包含的水、氢等杂质扩散到晶体管200B。
因为在晶体管200B中，导电层342a的一部分及导电层342b的一部分与导电层360重叠，所以与晶体管200A相比，晶体管200B的寄生电容容易变大。因此，与晶体管200A相比具有工作频率低的趋势。但是，晶体管200B不需要在绝缘层380等中设置开口而嵌入导电层360或绝缘层349等的工序，所以与晶体管200A相比具有高生产率。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式4)
在本实施方式中，说明可以应用本发明的一个方式的存储装置或半导体装置的电子部件及电子设备。
本发明的一个方式的存储装置或半导体装置可以安装到各种电子设备。尤其是，根据本发明的一个方式的半导体装置可以用作内置于电子设备中的存储器。作为电子设备的例子，例如除了电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌(Digital Signage)、弹珠机等大型游戏机等具有较大的屏幕的电子设备以外，还可以举出数码相机、数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置等。
本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示影像或信息等。此外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个方式的电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图片、文字图像等)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等。
<电子部件>
首先，参照图31A和图31B对组装有存储装置100的电子部件的例子进行说明。
图31A示出电子部件700及安装有电子部件700的衬底(电路板704)的透视图。图31A所示的电子部件700是IC半导体装置，包括引线及电路部。电子部件700例如安装于印刷电路板702。通过组合多个该IC半导体装置并使其分别在印刷电路板702上电连接，由此完成电路板704。
作为电子部件700的电路部设置上述实施方式所示的存储装置100。虽然图31A中作为电子部件700的封装采用QFP(Quad Flat Package：四侧引脚扁平封装)，但是封装的方式不局限于此。
图31B示出电子部件730的透视图。电子部件730是SiP(System in package：系统封装)或MCM(Multi Chip Module：多芯片封装)的一个例子。在电子部件730中，封装衬底732(印刷电路板)上设置有插板(interposer)731，插板731上设置有半导体装置735及多个存储装置100。
电子部件730示出将存储装置100用作高带宽存储器(HBM：High BandwidthMemory：高宽带存储器)的例子。此外，半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装衬底732可以使用陶瓷衬底、塑料衬底或玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线能够与端子间距不同的多个集成电路电连接。多个布线由单层或多层构成。此外，插板731具有将设置于插板731上的集成电路与设置于封装衬底732上的电极电连接的功能。因此，有时也将插板称为“重布线衬底(rewiring substrate)”或“中间衬底”。此外，有时通过在插板731中设置贯通电极，通过该贯通电极使集成电路与封装衬底732电连接。此外，在使用硅插板的情况下，也可以使用TSV(Through Silicon Via：硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件，所以可以以比集成电路更低的成本制造。硅插板的布线形成可以在半导体工序中进行，树脂插板更易于形成微细的布线。
在HBM中，为了实现宽存储器带宽需要使用许多布线。为此，要求安装HBM的插板上能够高密度地形成微细的布线。因此，作为安装HBM的插板优选使用硅插板。
此外，在使用硅插板的SiP或MCM等中，不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外，由于硅插板的表面平坦性高，所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5维安装)，其中多个集成电路排列并配置于插板上。
此外，也可以与电子部件730重叠地设置散热器(散热板)。在设置散热器的情况下，优选设置于插板731上的集成电路的高度一致。例如，在本实施方式所示的电子部件730中，优选使存储装置100与半导体装置735的高度一致。
为了将电子部件730安装在其他的衬底上，可以在封装衬底732的底部设置电极733。图31B示出用焊球形成电极733的例子。通过在封装衬底732的底部以矩阵状设置焊球，可以实现BGA(Ball Grid Array：球栅阵列)安装。此外，电极733也可以使用导电针形成。通过在封装衬底732的底部以矩阵状设置导电针，可以实现PGA(Pin Grid Array：针栅阵列)安装。
电子部件730可以通过各种安装方式安装在其他衬底上，而不局限于BGA及PGA。例如，可以采用SPGA(Staggered Pin Grid Array：交错针栅阵列)、LGA(Land Grid Array：地栅阵列)、QFP(Quad Flat Package：四侧引脚扁平封装)、QFJ(Quad Flat J-leadedpackage：四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package：四侧无引脚扁平封装)等安装方法。
〈电子设备〉
接着，参照图32至图35C对安装有上述电子部件的电子设备的例子进行说明。
图32所示的机器人7100包括照度传感器、麦克风、照相机、扬声器、显示器、各种传感器(红外线传感器、超声波传感器、加速度传感器、压电传感器、光传感器、陀螺仪传感器等)及移动机构等。电子部件730包括处理器等并具有控制这些外围设备的功能。例如，电子部件700具有存储传感器测得的数据的功能。
麦克风具有检测使用者的声音及周围的声音等音频信号的功能。此外，扬声器具有发出声音及警告音等音频信号的功能。机器人7100可以分析通过麦克风输入的音频信号，从扬声器发出所需要的音频信号。机器人7100可以通过使用麦克风及扬声器与使用者交流。
照相机具有拍摄机器人7100的周围的图像的功能。此外，机器人7100具有使用移动机构移动的功能。机器人7100可以通过使用照相机拍摄周围的图像而分析该图像，判断移动时的障碍物的有无等。
飞行物7120包括螺旋桨、照相机及电池等，并具有自主飞行功能。电子部件730具有控制上述外围设备的功能。
例如，照相机拍摄的图像数据储存至电子部件700。电子部件730可以通过分析图像数据，判断移动时的障碍物的有无等。此外，利用电子部件730可以通过电池的蓄电容量的变化推测电池的剩余电量。
扫地机器人7140包括配置在顶面的显示器、配置在侧面的多个照相机、刷子、操作按钮及各种传感器等。虽然未图示，但是扫地机器人7140安装有轮胎、吸入口等。扫地机器人7140可以自动行走，检测垃圾，可以从底面的吸入口吸引垃圾。
例如，电子部件730可以通过分析照相机所拍摄的图像，判断墙壁、家具或台阶等障碍物的有无。此外，在通过图像分析检测出布线等可能会绕在刷子上的物体的情况下，可以停止刷子的旋转。
作为移动体的一个例子示出汽车7160。汽车7160包括引擎、轮胎、制动器、转向装置、照相机等。例如，电子部件730根据导航信息、速度、引擎的状态、排档的选择状态、制动器的使用频度等数据，进行为了使汽车7160的行驶状态最优化的控制。例如，照相机拍摄的图像数据储存至电子部件700。
虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽车。例如，作为移动体，也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等，可以对这些移动体应用本发明的一个方式的计算机，以提供利用人工智能的系统。
电子部件700及/或电子部件730可以安装在电视接收(TV)装置7200、智能手机7210、PC7220(个人计算机)、7230、游戏机7240、游戏机7260等中。
例如，设置在TV装置7200内的电子部件730可以用作图像引擎。例如，电子部件730噪声去除、分辨率的上变频(up-conversion)等图像处理。
智能手机7210是便携式信息终端的一个例子。智能手机7210包括麦克风、照相机、扬声器、各种传感器及显示部。电子部件730控制上述外围设备。
PC7220、PC7230分别是笔记本型PC、桌上型PC的例子键盘7232及显示器装置7233可以以无线或有线连接到PC7230。
游戏机7240是便携式游戏机的例子。游戏机7260是家用固定式游戏机的例子。游戏机7260以无线或有线与控制器7262连接。可以对控制器7262安装电子部件700及/或电子部件730。
使用本发明的一个方式的半导体装置的游戏机不局限于此。作为使用本发明的一个方式的半导体装置的游戏机，例如可以举出设置在娱乐设施(游戏中心，游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
本发明的一个方式的存储装置或半导体装置可以应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图33A至图33E示意性地示出可移动存储装置的几个结构例子。本发明的一个方式的存储装置或半导体装置可以用于各种存储装置或可移动存储器。
图33A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及衬底1104。衬底1104被容纳在外壳1101中。例如，衬底1104上安装有存储器芯片1105及控制器芯片1106。可以将本发明的一个方式的存储装置或半导体装置组装于衬底1104的存储器芯片1105等。
图33B是SD卡的外观示意图，图33C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及衬底1113。衬底1113被容纳在外壳1111中。例如，衬底1113上安装有存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将本发明的一个方式的存储装置或半导体装置组装于衬底1113的存储器芯片1114等。
图33D是SSD的外观示意图，图33E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及衬底1153。衬底1153被容纳在外壳1151中。例如，衬底1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在衬底1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将本发明的一个方式的存储装置或半导体装置组装于衬底1153的存储器芯片1154等。
图34A所示的报警装置8100是住宅火灾报警装置，包括检测部及半导体装置8101。通过将上述电子部件700及/或电子部件730用于半导体装置8101，可以降低报警装置8100的功耗。此外，即使在高温环境下也可以实现稳定工作。因此，可以提高报警装置8100的可靠性。
图34A所示的空调包括室内机8200及室外机8204。室内机8200包括外壳8201、送风口8202及半导体装置8203等。虽然在图34A中示出半导体装置8203设置在室内机8200中的情况，但是半导体装置8203也可以设置在室外机8204中。或者，也可以在室内机8200和室外机8204的双方中设置有半导体装置8203。通过将上述电子部件700及/或电子部件730用于半导体装置8203，可以降低空调的功耗。此外，即使在高温环境下也可以实现稳定工作。因此，可以提高空调的可靠性。
图34A所示的电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置8304等。在图34A中，半导体装置8304设置在外壳8301的内部。通过将上述电子部件700及/或电子部件730用于半导体装置8304，可以降低电冷藏冷冻箱8300的功耗。此外，即使在高温环境下也可以实现稳定工作。因此，可以提高电冷藏冷冻箱8300的可靠性。
在本实施方式中，作为电器产品的一个例子，说明了电冷藏冷冻箱及空调。本发明的一个方式的半导体装置也可以应用于其他电器产品。作为其他电器产品，例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、冷暖空調机(包括空调)、洗衣机、干衣机、视听设备等。
图34B示出电动汽车的一个例子。电动汽车9700安装有二次电池9701。二次电池9701的电力由控制电路9702调整输出而供应到驱动装置9703。控制电路9702被包括未图示的半导体装置等的处理装置9704控制。通过将上述电子部件700及/或电子部件730用于控制电路9702或处理装置9704，可以降低电动汽车9700的功耗。此外，即使在高温环境下也可以实现稳定工作。因此，可以提高电动汽车9700的可靠性。
驱动装置9703是利用直流电动机或交流电动机的，或者将电动机和内燃机组合而构成的。处理装置9704根据电动汽车9700的驾驶员的操作信息(加速、减速、停止等)、行车信息(爬坡、下坡等，或者行车中的车轮受到的负荷等)等的输入信息，向控制电路9702输出控制信号。控制电路9702利用处理装置9704的控制信号调整从二次电池9701供应的电能控制驱动装置9703的输出。当安装交流电动机时，虽然未图示，但是还安装有将直流转换为交流的逆变器。
图35A所示的计算机5400是大型计算机的例子。在计算机5400中，多个机架式计算机5420收纳在机架5410中。
计算机5420例如可以具有图35B所示的立体图的结构。在图35B中，计算机5420包括母板5430，母板包括多个插槽5431。插槽5431插入有个人计算机卡5421。
个人计算机卡5421例如可以具有图35C所示的立体图的结构。图35C所示的个人计算机卡5421包括CPU、GPU、存储装置等的处理板的一个例子。个人计算机卡5421具有板5422。此外，板5422包括连接端子5423、连接端子5424、连接端子5425、半导体装置5426、半导体装置5427、半导体装置5428以及连接端子5429。注意，图35C示出半导体装置5426、半导体装置5427以及半导体装置5428以外的半导体装置，关于这些半导体装置的说明，参照以下记载的半导体装置5426、半导体装置5427以及半导体装置5428的说明。
连接端子5429具有可以插入母板5430的插槽5431的形状，连接端子5429被用作连接个人计算机卡5421与母板5430的接口。作为连接端子5429的规格例如可以举出PCIe等。
连接端子5423、连接端子5424、连接端子5425例如可以被用作用来对个人计算机卡5421供电或输入信号等的接口。此外，例如，可以被用作用来进行个人计算机卡5421所计算的信号的输出等的接口。作为连接端子5423、连接端子5424、连接端子5425各自的规格例如可以举出USB(通用串行总线)、SATA(串行ATA)、SCSI(小型计算机系统接口)等。此外，当从连接端子5423、连接端子5424、连接端子5425输出视频信号时，作为各规格可以举出HDMI(注册商标)等。
半导体装置5426包括进行信号的输入及输出的端子(未图示)，通过将该端子插入板5422所包括的插座(未图示)，可以电连接半导体装置5426与板5422。
半导体装置5427包括多个端子，通过将该端子以回流焊方式焊接到板5422所具备的布线，可以电连接半导体装置5427与板5422。作为半导体装置5427，例如，可以举出FPGA、GPU、CPU等。作为半导体装置5427，例如可以使用电子部件730。
半导体装置5428包括多个端子，通过将该端子以回流焊方式焊接到板5422所具备的布线，可以电连接半导体装置5428与板5422。作为半导体装置5428，例如，可以举出存储装置等。作为半导体装置5428，例如可以使用电子部件700。
计算机5400可以用作并行计算机。通过将计算机5400用作并行计算机，例如可以进行人工智能的学习及推论所需要的大规模计算。
通过将本发明的一个方式的半导体装置用于上述各种电子设备，可以实现电子设备的小型化、高速化或低功耗化。此外，本发明的一个方式的半导体装置的耗电量少，由此可以降低电路发热。由此，可以减少因该发热而给电路本身、外围电路及模块带来的负面影响。此外，即使在高温环境下也可以实现稳定工作。由此，可以提高电子设备的可靠性。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式5)
上述实施方式所示的OS-LSI可以应用于各种各样的存储装置。在本实施方式中，参照图36至图38说明能够置换成OS-LSI的存储装置。
一般来说，存储装置粗分为工作存储器(working memory)和长期存储器(storage)。
工作存储器是在CPU等运算装置执行运算处理时直接写入及读出的存储装置。因此，工作存储器被要求高工作速度及高耐写性。工作存储器根据用途分为寄存器、缓存、主存等。在大多情况下，缓存使用SRAM，主存使用DRAM。
长期存储器也被称为“外部存储装置”或“辅助存储装置”。长期存储器通过外部总线等连接于CPU等运算装置。长期存储器的数据传输速度比工作存储器慢，但是存储容量大，由此用来长期储存数据。作为长期存储器，使用NOR型闪存、NAND型闪存(NAND flash)、HDD、磁带等。
图36以层级示出寄存器、缓存、主存、长期存储器的工作速度及耐写性。
此外，近年来已在探索作为下一代存储器的电阻随机存取存储器(ReRAM：Resistive Random Access Memory)、磁阻随机存取存储器(MRAM：MagnetoresistiveRandom Access Memory)、相变存储器(PCM：Phase-Change Memory)等。
例如，ReRAM因耐写性低而难以应用于工作存储器。MRAM虽已在研讨对SRAM的应用但容易受到外部磁场的影响，耐热性也低。此外，PCM为写入数据而需要高电压，功耗容易增大。
图37示出各种存储装置的数据写入时间(数据写入所需要的时间)及耐写性。使用OS-LSI的存储装置的数据写入时间短，耐写性也高。
图38示出各种存储装置的电源供给停止后的数据保持时间及工作频率。使用OS-LSI的存储装置即使在电源供给停止之后也可以保持一年以上的数据。此外，使用OS-LSI的存储装置的工作频率高，能够实现高速工作。
上述实施方式所示的使用OS-LSI的存储装置的工作速度快，能够长期保持数据，功耗也少。此外，即使在高温下也可以长期保持数据。因此，使用OS-LSI的存储装置可以应用于工作存储器和长期存储器的双方。通过使用OS-LSI，可以实现通用存储器。
本实施方式可以与其他实施方式等所示的结构适当地组合而实施。
[符号说明]
100：存储装置、111：外围电路、121：行译码器、122：字线驱动电路、130：位线驱动电路、131：列译码器、132：预充电电路、133：放大电路、134：输入输出电路、140：输出电路、160：控制逻辑电路、201：单元阵列、211：存储单元

Claims (8)

1.一种存储装置，包括：
存储单元、第一区域；
第一字线、第二字线；以及
第一位线、第二位线，
其中，所述存储单元包括第一晶体管及第二晶体管，
所述第一晶体管的半导体层包含金属氧化物，
所述第一区域包括多个空隙，
所述第一位线及所述第二位线在第一方向上延伸，
所述第一字线及所述第二字线在第二方向上延伸，
所述第一晶体管的栅极与所述第一字线电连接，
所述第一晶体管的源极及漏极中的一个与所述第二晶体管的栅极电连接，
所述第一晶体管的源极及漏极中的另一个与所述第一位线电连接，
所述第二晶体管的源极及漏极中的一个与所述第二字线电连接，
所述第二晶体管的源极及漏极中的另一个与所述第二位线电连接，
所述第一区域包括在所述第一方向上延伸的区域，
并且，在所述第一方向上延伸的所述区域中，所述多个空隙都在与所述第一方向交叉的方向上延伸。
2.一种存储装置，包括：
存储单元、第一区域；
第一字线、第二字线；
第一位线、第二位线；以及
第一导电层，
其中，所述存储单元包括第一晶体管及第二晶体管，
所述第一晶体管的半导体层包含金属氧化物，
所述第一区域包括多个空隙，
所述第一位线及所述第二位线在第一方向上延伸，
所述第一字线及所述第二字线在第二方向上延伸，
所述第一晶体管的栅极与所述第一字线电连接，
所述第一晶体管的源极及漏极中的一个与所述第二晶体管的栅极电连接，
所述第一晶体管的源极及漏极中的另一个与所述第一位线电连接，
所述第二晶体管的源极及漏极中的一个与所述第二字线电连接，
所述第二晶体管的源极及漏极中的另一个与所述第二位线电连接，
所述第一导电层包括与所述第一晶体管的所述半导体层重叠的区域及与所述第一晶体管的源极及漏极中的一个重叠的区域，
所述第一区域包括在所述第一方向上延伸的区域，
并且，在所述第一方向上延伸的所述区域中，所述多个空隙都在与所述第一方向交叉的方向上延伸。
3.根据权利要求2所述的存储装置，
其中所述第一导电层包括用作所述第一晶体管的背栅极的区域。
4.根据权利要求1至3中任一项所述的存储装置，
其中所述半导体层至少包含In和Zn中的一个或两个。
5.根据权利要求1至4中任一项所述的存储装置，
其中所述第一区域包括在所述第二方向上延伸的区域，
在所述第二方向上延伸的所述区域中，所述多个空隙都包括在与所述第二方向交叉的方向上延伸的区域。
6.根据权利要求1至5中任一项所述的存储装置，
其中所述第二晶体管的栅电极与半导体层重叠的面积大于所述第一晶体管的栅电极与半导体层重叠的面积。
7.根据权利要求1至6中任一项所述的存储装置，
其中所述第二晶体管的栅电极与半导体层重叠的面积为所述第一晶体管的栅电极与半导体层重叠的面积的1倍以上且10倍以下。
8.一种电子设备，包括：
权利要求1至7中任一项所述的存储装置；以及
麦克风、相机、扬声器、天线或电池。
CN201980040236.9A 2018-06-22 2019-06-13 存储装置及电子设备 Pending CN112313792A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018118869 2018-06-22
JP2018-118869 2018-06-22
JP2018124319 2018-06-29
JP2018-124319 2018-06-29
PCT/IB2019/054931 WO2019243957A1 (ja) 2018-06-22 2019-06-13 記憶装置および電子機器

Publications (1)

Publication Number Publication Date
CN112313792A true CN112313792A (zh) 2021-02-02

Family

ID=68983796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980040236.9A Pending CN112313792A (zh) 2018-06-22 2019-06-13 存储装置及电子设备

Country Status (5)

Country Link
US (2) US11443796B2 (zh)
JP (2) JP7401430B2 (zh)
KR (1) KR20210022041A (zh)
CN (1) CN112313792A (zh)
WO (1) WO2019243957A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060379A1 (zh) * 2022-09-21 2024-03-28 北京超弦存储器研究院 一种存储结构、电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5086625B2 (ja) * 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7842999B2 (en) 2007-05-17 2010-11-30 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
US8588000B2 (en) 2010-05-20 2013-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device having a reading transistor with a back-gate electrode
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5993141B2 (ja) 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
WO2016055894A1 (en) 2014-10-06 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017111798A1 (en) * 2015-12-23 2017-06-29 Intel Corporation High retention time memory element with dual gate devices
KR102473660B1 (ko) * 2016-02-22 2022-12-02 삼성전자주식회사 메모리 소자 및 그 제조 방법
JP2018085357A (ja) 2016-11-21 2018-05-31 株式会社半導体エネルギー研究所 記憶装置、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060379A1 (zh) * 2022-09-21 2024-03-28 北京超弦存储器研究院 一种存储结构、电子设备

Also Published As

Publication number Publication date
US20210257020A1 (en) 2021-08-19
US11922999B2 (en) 2024-03-05
US11443796B2 (en) 2022-09-13
KR20210022041A (ko) 2021-03-02
JPWO2019243957A1 (ja) 2021-07-08
US20230005528A1 (en) 2023-01-05
JP7401430B2 (ja) 2023-12-19
JP2024019354A (ja) 2024-02-08
WO2019243957A1 (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
JPWO2020003047A1 (ja) 半導体装置、および半導体装置の作製方法
KR102602338B1 (ko) 기억 장치
WO2021053473A1 (ja) 半導体装置、および半導体装置の作製方法
US20240250182A1 (en) Memory device
US20230113593A1 (en) Semiconductor Device and Method For Manufacturing Semiconductor Device
US11462538B2 (en) Semiconductor device
US20230027402A1 (en) Semiconductor device and method for fabricating semiconductor device
US20220271168A1 (en) Semiconductor device
US20220328486A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2024019354A (ja) 記憶装置
US20220278235A1 (en) Semiconductor device
TWI849008B (zh) 半導體裝置以及半導體裝置的製造方法
US20220367450A1 (en) Semiconductor device
US20220376113A1 (en) Transistor and electronic device
US20220302312A1 (en) Semiconductor Device
US20230023720A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7171226B2 (ja) 記憶装置
US20220375938A1 (en) Semiconductor device and manufacturing method thereof
US11195561B2 (en) Semiconductor device
US20230326955A1 (en) Semiconductor device and manufacturing method thereof
US20230402279A1 (en) Method for manufacturing semiconductor device
US20240063028A1 (en) Manufacturing Method Of Semiconductor Device
US20230298906A1 (en) Method for manufacturing semiconductor device
US20230326751A1 (en) Manufacturing method of metal oxide
WO2024116037A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination