TW202343739A - 電晶體結構和用以形成反相器的電晶體 - Google Patents

電晶體結構和用以形成反相器的電晶體 Download PDF

Info

Publication number
TW202343739A
TW202343739A TW112124239A TW112124239A TW202343739A TW 202343739 A TW202343739 A TW 202343739A TW 112124239 A TW112124239 A TW 112124239A TW 112124239 A TW112124239 A TW 112124239A TW 202343739 A TW202343739 A TW 202343739A
Authority
TW
Taiwan
Prior art keywords
region
groove
semiconductor
transistor
metal
Prior art date
Application number
TW112124239A
Other languages
English (en)
Inventor
盧超群
Original Assignee
鈺創科技股份有限公司
新加坡商發明創新暨合作實驗室有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺創科技股份有限公司, 新加坡商發明創新暨合作實驗室有限公司 filed Critical 鈺創科技股份有限公司
Publication of TW202343739A publication Critical patent/TW202343739A/zh

Links

Images

Classifications

    • H01L29/41766—
    • H01L29/7833—
    • H01L27/0921—
    • H01L29/78—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L27/0924—
    • H01L27/11807—
    • H01L29/0653—
    • H01L29/0684—
    • H01L29/0847—
    • H01L29/45—
    • H01L29/66492—
    • H01L29/6656—
    • H01L29/66636—
    • H01L2027/11883—
    • H01L2027/1189—
    • H01L2027/11892—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/823871—
    • H01L21/823892—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)

Abstract

電晶體結構包含一半導體基板，一閘極結構，一通道區，和一第一導電區。該半導體基板具有一半導體表面。該通道區包含一第一端和一第二端。該第一導電區電耦接該通道區的第一端，以及該第一導電區包含在該半導體表面下的一第一內含金屬區。

Description

電晶體結構和用以形成反相器的電晶體
本發明是有關於一種電晶體結構、反相器和一組電晶體，尤指一種可降低在一矽基板的矽表面上多層互連的複雜性的電晶體結構、反相器和一組電晶體。
在現有技術中，幾乎所有積體電路(包含n型金氧半(n-type metal oxide semiconductor, NMOS)電晶體和p型金氧半(p-type metal oxide semiconductor, PMOS)電晶體)都僅在矽基板的表面上方使用金屬或導電線做為互連。然而當該些積體電路內的電晶體的源極需要接地時，即使該矽基板可以從該矽基板的背面的金屬接觸提供非常牢靠的地電位，但該電晶體的源極仍然需要利用接觸該表面的表面金屬層以將在該表面上的第一金屬層(metal-1)導線連接至提供該地電位的金屬襯墊。
然而，為了傳送該地電位到該矽基板，需要通過金屬線和接觸窗口將來自金屬襯墊的零伏特(也就是該地電位)連接到擴散區，然後再連接到該矽基板。也就是說該些積體電路內的大量電晶體需要多層互連才能存取到該地電位(或具有高電位的供電電壓)，其中該多層互連僅能設置在該矽基板上(通過該多層互連之間的許多通孔，該多層互連甚至可以達到非常寬和厚的金屬互連的第十層)。
因此，對於該些積體電路的設計者而言，如何降低該多層互連的複雜性已經成為一項重要課題。
本發明爲互補式金屬氧化物半導體(complementary metal oxide semiconductor, CMOS)電路(包含反相器，反及閘(NAND Gate)，反或閘(NOR Gate)，靜態隨機存取記憶體(static random access memory, SRAM)，交叉耦合放大器(cross-coupled amplifier)，以及各種電路組態等)提供多種n型金氧半(n-type metal oxide semiconductor, NMOS)電晶體和p型金氧半(p-type metal oxide semiconductor, NMOS)電晶體的架構以提升該互補式金氧半電路的速度性能，降低該互補式金氧半電路的功率和面積，在該互補式金氧半電路中創建更多更好的散熱路徑，以及提高與該互補式金氧半電路操作相關的抗雜訊能力。
本發明可以最小化該互補式金氧半電路中本質性的寄生閂鎖問題。另外，本發明公開了新設計原理，該原理涉及如何使用新的n型金氧半電晶體和p型金氧半電晶體構建傳輸信號路徑的高效電路網路，供電，以及在該矽基板內部和上方的電源。另外，可通過在該矽基板的矽表面下使用更多的導體和産生更多用來有效的信號傳輸和電壓/電源供應的低阻抗路徑實現具有更少的功耗和雜訊的更高電路性能，從而達到更佳的效率與更小的晶粒空間。因此，本發明可以降低現有技術設計中有關的導線或互連的複雜性。
本發明進一步實現了多種方式來構建信號網路並提供可以直接連接到電晶體的包括正電位，地電位和負電位的各種電壓源，並允許在該矽基板內部和上方不同幾何寬度和深度的多樣化路徑上建立互連。
另外，因為本發明利用了從電晶體的源極到該矽基板上或井上所提供的現有電源的垂直金屬連接，所以本發明可以顯著地減少該電晶體所占的面積，提高電源效率，以及具有更高的抗雜訊能力。另外，在該互補式金氧半反相器中，中央連接器(芯金屬柱(core metal column, CMC))可同時連接該互補型金氧半反相器中的n型金氧半電晶體的汲極和p型金氧半電晶體的汲極以進一步縮小該互補型金氧半反相器的尺寸並排除所有不必要的金屬接觸和互連，最小化該n型金氧半電晶體和該p型金氧半電晶體的不同半導體接面之間所需的空間以及n井(對應該p型金氧半電晶體)的邊緣與p井(對應該n型金氧半電晶體)的邊緣之間所需的空間，減少該n井的邊緣和該p井的邊緣之間的距離，以及進一步減少在該互補式金氧半反相器中觸發本質性的寄生閂鎖問題的可能性。
本發明的一實施例提供一種電晶體電路。該電晶體電路包含一電晶體和一電壓源。該電晶體包含一半導體基板、一閘極結構、一通道區和一第一導電區。該半導體基板具有一半導體表面；該通道區包含一第一端和一第二端；該第一導電區電耦接該通道區的第一端，以及該第一導電區包含一頂面以及一底面，其中該底面低於該半導體基板之該半導體基板；該電壓源透過該第一導電區之該底面電耦接該電晶體。
在本發明的一實施例中，該第一導電區之該底面直接接觸該半導體基板。
在本發明的一實施例中，該電壓源藉由該半導體基板輸入一電壓訊號至該第一導電區之該底面。
在本發明的一實施例中，該第一導電區包含一第一半導體區，以及與該第一半導體區接觸的一第一內含金屬區。
在本發明的一實施例中，該電晶體電路另包含一保護隔離層，其中該保護隔離層接觸該第一內含金屬區，且防止該第一內含金屬區之側壁接觸該半導體基板。
在本發明的一實施例中，該電晶體電路另包含一第二導電區，其中該第二導電區包含一第二內含金屬區和一第二半導體區，且該第二導電區電耦接該通道區的第二端。該第二內含金屬區位於該半導體表面下；該第二半導體區位於該半導體表面下，以及該第二半導體區接觸該第二內含金屬區。
在本發明的一實施例中，該電晶體電路另包含一保護隔離層。該保護隔離層接觸該第二內含金屬區，其中該保護隔離層防止該第二內含金屬區接觸該半導體基板。
本發明的另一實施例提供一種電晶體電路。該電晶體電路包含一半導體基板、一第一電晶體、一第二電晶體、一第一電壓源和一第二電壓源。該第一電晶體包含一第一閘極結構、一第一導電區和一第二導電區。該第二電晶體包含一第二閘極結構、一第三導電區和一第四導電區。該半導體基板具有一半導體表面；該第一導電區包含一第一頂面以及一第一底面，其中該第一底面低於該半導體基板之該半導體表面；該第二導電區相對於該第一導電區；該第三導電區包含一第二頂面以及一第二底面，其中該第二底面低於該半導體基板之該半導體表面；該第四導電區相對於該第三導電區；該第一電壓源透過該第一導電區之該第一底面電耦接該第一電晶體；該第二電壓源透過該第三導電區之該第二底面電耦接該第二電晶體。
在本發明的一實施例中，該電晶體電路更包含一第一凹槽，一第二凹槽和一第三凹槽，其中該第一凹槽，該第二凹槽，以及該第三凹槽是在該半導體表面下；該第一導電區包含在該第一凹槽中的一第一內含金屬區和在該第一凹槽中的一第一重摻雜半導體區；該第二導電區包含在該第二凹槽中的一第二內含金屬區和在該第二凹槽中的一第二重摻雜半導體區；該第三導電區包含在該第一凹槽中的一第三重摻雜半導體區；該第四導電區包含在該第三凹槽中的一第四內含金屬區和在該第三凹槽中的一第四重摻雜半導體區；該第一內含金屬區電耦接該第一重摻雜半導體區和該第三重摻雜半導體區。
在本發明的一實施例中，該第一電壓源的電壓值不同於該第二電壓源的電壓值。
本發明的另一實施例提供一種電晶體電路。該電晶體電路包含一電晶體和一電壓源。該電晶體包含一半導體基板、一閘極結構、一通道區和一第一導電區。該半導體基板具有一半導體表面；該通道區包含一第一端和一第二端；該第一導電區電耦接該通道區的第一端，以及該第一導電區包含一頂面以及相對於該頂面之一底面；該電壓源透過該半導體基板傳送一電壓訊號至該電晶體，其中該電壓源相對於與該第一導電區包之該底面既水平位移且垂直位移。
在本發明的一實施例中，該第一導電區之該第底面直接接觸該半導體基板。
在本發明的一實施例中，該第一導電區包含一第一半導體區，以及與該第一半導體區接觸的一第一內含金屬區。
在本發明的一實施例中，該電晶體電路另包含一保護隔離層，其中該保護隔離層接觸該第一內含金屬區，且防止該第一內含金屬區之側壁接觸該半導體基板。
本發明的另一實施例提供一種電晶體電路。該電晶體電路包含一半導體基板、一電晶體結構和一第一電壓源。該半導體基板具有一半導體表面；該電晶體結構包含一第一鰭狀結構、一第一導電區、一第二導電區、一第二鰭狀結構、一第三導電區、一第四導電區和一閘極結構。該第一導電區連接該第一鰭狀結構，且該第一導電區包含一第一頂面以及一第一底面，其中該第一底面低於該半導體基板之該半導體表面；該第二導電區相對於該第一導電區並連接該第一鰭狀結構，且該第二導電區包含一第二頂面以及一第二底面，其中該底面低於該半導體基板之該半導體表面；該第三導電區連接該第二鰭狀結構；該第四導電區相對於該第三導電區並連接該第二鰭狀結構；該閘極結構跨越該第一鰭狀結構與該第二鰭狀結構；該第一電壓源透過該第一導電區之該第一底面電耦接該電晶體結構。
在本發明的一實施例中，該電晶體電路更包含一第一凹槽、一第二凹槽、一第三凹槽和一第四凹槽，其中該第一凹槽，該第二凹槽，該第三凹槽以及該第四凹槽是在該半導體表面下；其中該第一導電區包含在該第一凹槽中的一第一內含金屬區和在該第一凹槽中的一第一重摻雜半導體區；該第二導電區包含在該第二凹槽中的一第二內含金屬區和在該第二凹槽中的一第二重摻雜半導體區；該第三導電區包含在該第三凹槽中的一第三內含金屬區和在該第三凹槽中的一第三重摻雜半導體區；該第四導電區包含在該第四凹槽中的一第四內含金屬區和在該第四槽中的一第四重摻雜半導體區；該第一導電區電耦接該第三導電區，而該第二導電區電耦接該第四導電區。
在本發明的一實施例中，該電晶體電路更包含一第二電壓源，其中該第二電壓源透過該第二導電區之該第二底面電耦接該電晶體結構，且該第一電壓源的電壓值不同於該第二電壓源的電壓值。
(1)n 型金氧半 (n-type metal oxide semiconductor, NMOS) 電晶體和 p 型金氧半 (p-type metal oxide semiconductor, PMOS) 電晶體的結構
請參照第1圖，第1圖是本發明的第一實施例所公開的一種n型金氧半電晶體100的橫截面的示意圖。如第1圖所示，n型金氧半電晶體100包含一p型基板102，間隔層1061、1062，一通道區108，一閘極結構111，一第一導電區118，一第二導電區120，和一溝槽隔離層125(也就是一深淺溝槽隔離結構(deep shallow trench isolation structure))，其中p型基板102可以是矽基板或III-V族基板，n型金氧半電晶體100可以是三閘極電晶體(tri-gate transistor)，鰭式場效電晶體(fin field-Effect transistor, FinFET)，閘極全環場效電晶體(Gate-All-Around FET, GAAFET)，鰭式電晶體(fin-structure transistor)，或其他型式的電晶體，以及p型基板102可以連接至一地端GND。另外，間隔層1061包含一第一氧化間隔層10612和一第一氮化間隔層10614，以及間隔層1062包含一第一氧化間隔層10622和一第一氮化間隔層10624。然而，間隔層1061、1062並不受限於包含上述雙層結構，也就是說間隔層1061、1062可包含三層結構或其他多層結構。如第1圖所示，間隔層1061、1062覆蓋閘極結構111的側壁。
另外，如第1圖所示，通道區108是位在閘極結構111的閘極層110和一介電絕緣層112之下，其中通道區108包含n型輕摻雜汲極(lightly Doped drains, NLDD)1041、1042，n型輕摻雜汲極1041、1042是分別形成在間隔層1061、1062之下，以及n型輕摻雜汲極1041、1042是分別耦接或毗鄰一第一半導體區(其可以是一第一n型重摻雜半導體區)1182和一第二半導體區(其可以是一第二n型重摻雜半導體區)1202。另外，n型輕摻雜汲極1041、1042的操作原理是本發明領域具有熟知技藝者所熟知，所以在此不再贅述。
另外，如第1圖所示，閘極結構111包含閘極層110和一氮化層114(也就是一氮化層帽(nitride cap))，閘極層110可以是一內含金屬材料(也就是閘極層110可以是一金屬閘極)或一多晶矽材料。氮化層114是形成在閘極層110之上，閘極層110是形成在介電絕緣層112之上，介電絕緣層112是形成在p型基板102的半導體表面116之上，以及介電絕緣層112可以是一高介電值(high-k)材料。
如第1圖所示，第一導電區118和第二導電區120是分別形成在一第一凹槽122和一第二凹槽124中，其中第一導電區118和第二導電區120具有一合併半導體接面和金屬連接(merged semiconductor-junction and metal-connection (MSMC))結構。如第1圖所示，第一導電區118是電耦接通道區108的第一端以及包含第一半導體區1182和一第一內含金屬區1186，其中第一半導體區1182是一n+摻雜矽汲極/源極層(n+ doped silicon drain/source layer (SDSL))，以及接觸第一內含金屬區1186。第一內含金屬區1186包含一芯金屬柱(core metal column, CMC)，以及在本發明的一實施例中，第一內含金屬區1186可包含一複合金屬材料(composite metal material, CMM)，其中該複合金屬材料可包含一矽化物層(用於覆蓋第一半導體區1182)，一氮化鈦(TiN)緩衝層(用於覆蓋該矽化物層且提供該矽化物層良好的界面)，和一鎢層(用於填充第一凹槽122)。第一內含金屬區1186可做為與第一半導體區1182連接的具有高導電歐姆接觸(high-conductance ohmic contact)的主要連接路徑以及也做為與n型金氧半電晶體100的汲極/源極接觸的主要金屬接觸區。
另外，一第一保護隔離層1184是形成在第一凹槽122中。第一保護隔離層1184可以是一氧化物保護層(oxide guard layer, OGL)，以及如第1圖所示，第一保護隔離層1184是與p型基板102相鄰，在第一半導體區1182及/或第一內含金屬區1186之下，以及位在第一凹槽122的一側壁和一底部之上，其中在本發明的一實施例中，第一保護隔離層1184包含一水平保護隔離部11842和一垂直保護隔離部11844，水平保護隔離部11842另接觸第一內含金屬區1186的底部，以及垂直保護隔離部11844另接觸第一內含金屬區1186的一側壁和第一半導體區1182的底部。另外，如第1圖所示，因為第一保護隔離層1184包含水平保護隔離部11842和垂直保護隔離部11844，所以第一保護隔離層1184可以防止第一內含金屬區1186直接接觸p型基板102，也就是說第一保護隔離層1184可降低從第一內含金屬區1186至p型基板102的漏電流。
另外，如第1圖所示，第二導電區120是電耦接通道區108的第二端以及包含第二半導體區1202和一第二內含金屬區1206。另外，一第二保護隔離層1204是形成在第二凹槽124中。另外，第二半導體區1202，第二保護隔離層1204，以及第二內含金屬區1206的操作原理可參照第一半導體區1182，第一保護隔離層1184，以及第一內含金屬區1186的操作原理，所以在此不再贅述。
請參照第2A圖、第2B圖、第2C圖、第2D圖、第2E圖、第2F圖、第3圖、第4圖、第5圖、第6A圖、第6B圖、第6C圖。第2A圖是本發明的第二實施例所公開的一種n型金氧半電晶體的製造方法的流程圖，步驟說明如下：
步驟10：     開始；
步驟20：     基於該p型基板，定義n型金氧半電晶體100的主動區和溝槽結構；
步驟30：     在該p型基板的半導體表面上形成該閘極結構，以及在該半導體表面下形成深淺溝槽隔離結構；
步驟40：     形成覆蓋該閘極結構的間隔層，以及在該半導體表面下形成該n型輕摻雜汲極和該凹槽；
步驟50：     在該凹槽中形成該保護隔離層和金屬層，然後裸露該凹槽內的矽側壁；
步驟60：     從該矽側壁橫向生長半導體區並在該凹槽內形成該複合金屬材料以電耦合該橫向生長的半導體區從而完成該合併半導體接面和金屬連接結構；
步驟70：     結束。
請參照第2B圖和第3圖，步驟20可包含下列步驟：
步驟202：   形成一襯墊氧化層302和沉積一襯墊氮化層304；
步驟204：   定義n型金氧半電晶體100的主動區，以及移除對應半導體表面116在主動區圖案之外的矽材料以創造出溝槽306、308。
請參照第2C圖、第3圖和第4圖，步驟30可包含下列步驟：
步驟206：   在溝槽306、308中沉積一氧化層1252，以及回蝕氧化層1252以在半導體表面116下形成該淺溝槽隔離(shallow trench isolation, STI)結構；
步驟207：   移除襯墊氧化層302和襯墊氮化層304，以及在半導體表面116上形成介電絕緣層112；
步驟208：   沉積一閘極層110和一氮化層114 以形成閘極結構111，然後形成該深淺溝槽隔離結構(也就是溝槽隔離層125)。
請參照第2D圖和第5圖，步驟40可包含下列步驟：
步驟210：   沉積一第一氧化間隔層(第一氧化間隔層10612和第一氧化間隔層10622)，在p型基板102中形成n型輕摻雜汲極1041、1042，以及沉積一第一氮化間隔層(第一氮化間隔層10614和第一氮化間隔層10624)；
步驟212：   間隔層1061、1062和該深淺溝槽隔離結構(溝槽隔離層125)做為一光罩以形成第一凹槽122和第二凹槽124。如有必要，可分別在第一凹槽122和第二凹槽124的底部上形成p+區502、504。
請參照第2E圖和、第6A圖、第6B圖、第6C圖，步驟50可包含下列步驟：
步驟214：   分別在第一凹槽122和第二凹槽124中長出第二氧化層以形成第一保護隔離層1184和第二保護隔離層1204；
步驟216：   分別在第一凹槽122和第二凹槽124中沉積一金屬層602，然後蝕刻金屬層602，以及移除第一保護隔離層1184和第二保護隔離層1204在金屬層602之上的部分以裸露矽側壁702、704。
請參照第2F圖和第7A圖、第7B圖、第7C圖和第7D圖，步驟60可包含下列步驟：
步驟218：   分別從矽側壁702、704上橫向生長第一半導體區1182和第二半導體區1202；
步驟220：   移除金屬層602。在第一凹槽122和第二凹槽124中沉積該複合金屬材料(CMM)。在本發明的一實施例中，該複合金屬材料可包含覆蓋第一半導體區1182/第二半導體區1202的矽化物層，提供該矽化物層良好的界面的氮化鈦(TiN)緩衝層，和填充第一凹槽122/第二凹槽124的鎢層。
上述n型金氧半電晶體100的製造方法的步驟詳細說明如下。從p型矽晶圓(也就是p型基板102)開始。在步驟202中，如第3(a)圖所示，襯墊氧化層302是形成在半導體表面116之上，然後在襯墊氧化層302上沉積襯墊氮化層304。
在步驟204中，可通過一光刻掩膜技術(photolithographic masking technique)和該主動區圖案定義n型金氧半電晶體100的主動區，其中該主動區圖案之外的半導體表面116將因此而裸露。因為該主動區圖案之外的半導體表面116被裸露，所以可通過一各向異性蝕刻技術(anisotropic etching technique)移除對應半導體表面116在該主動區圖案之外的矽材料以創造出溝槽306、308。
在步驟206中，首先沉積氧化層1252以填滿溝槽306、308，然後回蝕氧化層1252以使氧化層1252在半導體表面116下。另外，第3(b)圖是對應第3(a)圖的上視圖。如第4圖所示，在步驟207中，在該主動區圖案之上的襯墊氧化層302和襯墊氮化層304被移除。然後介電絕緣層112是形成在半導體表面116上。
在步驟208中，如第4圖所示，閘極層110被沉積在介電絕緣層112之上，以及氮化層114(具有良好設計的厚度)被沉積在閘極層110之上。然後利用該光刻掩膜技術和對應閘極結構111的圖案以定義閘極結構111，利用該各向異性蝕刻技術蝕刻在對應閘極結構111的圖案之外的閘極層110和氮化層114，以及移除對應閘極結構111的圖案的光阻，其中在本發明的一實施例中，因為閘極層110可以是一內含金屬材料，所以閘極層110可傳送金屬絕緣體到基板所需的功函數(work-function)以實現n型金氧半電晶體100的適合的臨界電壓。另外，因為氧化層1252 是形成在半導體表面116下，所以本實施例可形成三閘極電晶體(tri-gate transistor)或鰭式場效電晶體(fin field-Effect transistor, FinFET)。當然本發明也可應用至其他電晶體結構，例如平面電晶體。然後沉積具有足夠厚度的一氧化層1254以填補溝槽306、308上的空缺，以及使用一化學和機械拋光(chemical and mechanical polishing，CMP)技術及/或一回蝕技術(etch back technique)以平坦化氧化層1254使氧化層1254的頂部與半導體表面116的頂部(或介電絕緣層112的頂部)對齊，其中氧化層1252和氧化層1254形成溝槽隔離層125，且溝槽隔離層125也稱為該深淺溝槽隔離結構(deep shallow trench isolation structure)或深氧化物隔離層(deep oxide isolation, DOI)。
在步驟210中，如第5圖所示，沉積和蝕刻該第一氧化間隔層以形成間隔層1061的第一氧化間隔層10612和間隔層1062的第一氧化間隔層10622，其中第一氧化間隔層10612和第一氧化間隔層10622覆蓋閘極結構111的側壁。然後在p型基板102中形成輕摻雜區以及對該輕摻雜區執行快速熱退火(rapid thermal annealing, RTA)以生成n型輕摻雜汲極1041、1042。沉積和蝕刻該第一氮化間隔層(第一氮化間隔層10614和第一氮化間隔層10624)以形成間隔層1061的第一氮化間隔層10614和間隔層1062的第一氮化間隔層10624，其中第一氮化間隔層10614和第一氮化間隔層10624分別覆蓋第一氧化間隔層10612和第一氧化間隔層10622。
在步驟212中，如第5圖所示，間隔層1061、1062和該深淺溝槽隔離結構(溝槽隔離層125)可做為一光罩，其中沒有被該光罩覆蓋的介電絕緣層112可被移除以露出半導體表面116且據以定義第一導電區118第二導電區120。然後可通過該各向異性蝕刻技術從半導體表面116向下蝕刻與第一導電區域118和第二導電區域120的定義區域相對應的矽材料以形成第一凹槽122和第二凹槽124。另外，在本發明的另一實施例中，出於歐姆接觸的目的，可以使用離子佈植以分別在第一凹槽122和第二凹槽124的底部上形成p+區502、504。
在步驟214中，如第6A圖所示，分別在第一凹槽122和第二凹槽124中長出該第二氧化層以形成第一保護隔離層1184和第二保護隔離層1204。在步驟216中，分別在第一凹槽122和第二凹槽124中沉積金屬層602(例如第一鎢層)。另外，利用該各向異性蝕刻技術將第一凹槽122和第二凹槽124內的金屬層602向下蝕刻至良好設計的高度以使金屬層602的頂部低於半導體表面116。然後如第6B圖所示，金屬層602的高度可做為一遮擋層以使第一保護隔離層1184和第二保護隔離層1204在金屬層602上的裸露區被移除，如此可裸露第一凹槽122中的矽側壁702以及第二凹槽124中的矽側壁704。
因為蝕刻後的金屬層602可做為該遮擋層以露出矽側壁702和矽側壁704，所以在上述步驟中，蝕刻後的金屬層602可被如第6C圖所示的介電材料(例如氮化物)603取代，其中介電材料603可被視為在第一保護隔離層1184和第二保護隔離層1204之上的另一隔離層。
在步驟218中，如第7A圖所示，以第一凹槽122中的矽側壁702以及第二凹槽124中的矽側壁704做為種子材料(seeding material，其中矽側壁702和矽側壁704是在半導體表面116之下)，利用一選擇性外延生長(selective epitaxy growth technique, SEG)技術(或一原子層沉積生長技術(atomic layer deposition (ALD) growth technique))分別從矽側壁702和矽側壁704橫向生長n +原位摻雜(n+ in-situ doping)的第一半導體區1182和n +原位摻雜的第二半導體區1202。如此第一半導體區1182和p型基板102之間以及第二半導體區1202和p型基板102之間都存在n+半導體接面(n+ semiconductor junction)。另外，用於生長第一半導體區1182(或第二半導體區1202)的半導體製程類似於通過該原子層沉積生長技術技術及/或該選擇性外延生長形成源極(或汲極)的方式，除了生長的種子材料是來自該深淺溝槽隔離結構包圍的底部所露出的矽表面。
因為本發明基於n型金氧半電晶體100的p型基板102(或p型金氧半電晶體的n型基板)的矽側壁橫向生長矽電極(也就是第一半導體區1182和第二半導體區1202)，所以所有在三閘極電晶體(tri-gate transistor)，鰭式場效電晶體(fin field-Effect transistor, FinFET)，閘極全環場效電晶體(Gate-All-Around FET，GAAFET)，鰭式電晶體(fin-structure transistor)，或其他型式的電晶體中用於生長汲極和源極的技術都可用於本發明，例如任何可增加電晶體中載子遷移率(mobility)和載子速度的應變相關材料或製程，以及之後在電晶體的電極(汲極和源極)的頂部形成矽化物層以使電極的頂部為具有歐姆接觸的良好介面等等。
在步驟220中，如第7A圖所示，移除在第一凹槽122和第二凹槽124中的金屬層602(但在第6C圖中，介電材料603可能不必被移除且可做為第一保護隔離層1184和第二保護隔離層1204的部分)。然後，在第一凹槽122和第二凹槽124中沉積該複合金屬材料，例如在本發明的一實施例中，該複合金屬材料可包含該矽化物層(用於覆蓋第一半導體區1182和第二半導體區1202)，該氮化鈦緩衝層(用於覆蓋該矽化物層且提供該矽化物層良好的界面)，和該鎢層(也就是第二鎢層，用於填充第一凹槽122和第二凹槽124)。沉積該氮化鈦緩衝層至第一凹槽122和第二凹槽124中以分別提供在第一半導體區1182和第二半導體區1202的側壁上的矽化物層良好的界面，以及隨後將該第二鎢層沉積到第一凹槽122和第二凹槽124中。該複合金屬材料可包含在第一內含金屬區1186和第二內含金屬區1206，其中該氮化鈦緩衝層接觸該矽化物層和該芯金屬柱。另外，該複合金屬材料不僅填充在第一凹槽122和第二凹槽124中，也填充在第一凹槽122和第二凹槽124之上的所有空缺。另外，該各向異性蝕刻技術可用來移除一些多餘的複合金屬材料直到該複合金屬材料的高度和半導體表面116的頂部平齊。
如第7A圖和第3(b)圖所示，第一內含金屬區1186的一側壁接觸第一半導體區1182，以及第一內含金屬區1186的其餘三個側壁被該深淺溝槽隔離結構/第一保護隔離層1184隔離；第一內含金屬區1186的底部也被第一保護隔離層1184隔離。同樣地，第二內含金屬區1206的一側壁接觸第二半導體區1202，以及第二內含金屬區1206的其餘三個側壁被該深淺溝槽隔離結構/第二保護隔離層1204隔離；第二內含金屬區1206的底部也被第二保護隔離層1204隔離。另外，以第一內含金屬區1186和第一保護隔離層1184為例，如第7A圖所示，第一保護隔離層1184包含水平保護隔離部11842和垂直保護隔離部11844，其中垂直保護隔離部11844接觸第一內含金屬區1186的該側壁和第一半導體區1182的底部，以及水平保護隔離部11842接觸第一內含金屬區1186的底部。因此，第一保護隔離層1184可防止第一內含金屬區1186直接接觸p型基板102。另外，如第7A圖所示，因為該深淺溝槽隔離結構的頂部可達到半導體表面116的頂部或介電絕緣層112的頂部，所以該深淺溝槽隔離結構可將n型金氧半電晶體100與相鄰的電晶體分開。
另外，以第一內含金屬區1186，第一半導體區1182，以及N型輕摻雜汲極1041為例，如第7A圖所示，第一半導體區1182與N型輕摻雜汲極1041接觸的垂直長度可作為對應n型金氧半電晶體100的理想要求參數的設計取捨而調整，例如閘極層110的寬度，以及目標容許洩漏電流幅度(包含漏極引入勢壘降低(Drain-induced barrier lowering, DIBL)，惡化的短通道效應(deteriorated short-channel effect)所引起的汲極至源極次通道傳導電流(drain-to-source sub-channel conduction current)，以及汲(源)極/基板接面漏電流(drain(source)/substrate junction leakages))等等。第一內含金屬區1186的頂部可被設計成具有一金屬著陸襯墊(metal landing pad, MLP)功能，其中該金屬著陸襯墊功能可用以接收具有相當小的窗口的邊界邊緣的第一金屬層(metal-1)互連的信號至第一半導體區1182，所以該金屬著陸襯墊功能將可允許在該第一金屬層互連和第一半導體區1182的連接上更嚴格的設計規則。
請參照第7B圖，第7B圖是第7A圖完成該選擇性外延生長技術和該複合金屬材料後的上視圖的示意圖。如第7B圖所示，第一半導體區1182(也就是橫向生長的n+矽)和第一內含金屬區1186(也就是該複合金屬材料)是形成在第一凹槽122(未繪示於第7B圖)內，第二半導體區1202(也就是該橫向生長的n+矽)和第二內含金屬區1206(也就是該複合金屬材料)是形成在第二凹槽124(未繪示於第7B圖)內，以及該橫向生長的n+矽和該複合金屬材料是被該深淺溝槽隔離結構(也就是氧化層1252和氧化層1254)圍繞。
上述步驟可在12奈米(或更低)的半導體製程中執行以生産鰭式電晶體(fin-structure transistor)。例如，第7C圖是本發明的另一實施例所公開的n型金氧半電晶體的上視圖的示意圖，其中如第7C圖所示，一閘極結構覆蓋多個手指狀結構，以及該多個手指狀結構中的每一手指狀結構的寬度是12奈米(或更低)。該多個手指狀結構中的左右兩邊的每一手指狀結構仍被該深淺溝槽隔離結構圍繞，以及左右兩邊的每一手指狀結構包含形成在矩形凹槽中的橫向生長的n +矽和複合金屬材料，其中該矩形凹槽的底部被作為保護隔離的氧化物(或熱氧化物)覆蓋，以及該矩形凹槽的三個側壁也被該深淺溝槽隔離結構覆蓋。
另外，第7D圖是本發明的另一實施例所公開的n型金氧半電晶體的上視圖的示意圖。如第7D圖所示，和第7C圖同樣地，一閘極結構跨越或覆蓋多個手指狀結構(但該多個手指狀結構是連接在一起)，以及該多個手指狀結構中的左右兩邊的每一手指狀結構包含形成在一梳狀凹槽(comb-shape concave，未繪示於第7D圖)中的橫向生長的n+矽和複合金屬材料。然而，當該複合金屬材料形成在該梳狀凹槽中時，左邊手指狀結構(或右邊手指狀結構)是被複合金屬材料連接在一起。該梳狀凹槽的底部被作為保護隔離的氧化物覆蓋，以及該梳狀凹槽的所有側壁(除了用於橫向生長n+矽的側壁)都被該深淺溝槽隔離結構覆蓋。
同樣地，上述製程步驟也可應用於製造一p型金氧半電晶體800(如第8圖所示)，其中如第7A圖所示的n型金氧半電晶體100中的n+摻雜種類(例如n+摻雜矽汲極/源極層(n+ SDSL))/n-摻雜種類(例如n型輕摻雜汲極(NLDD))分別被p型金氧半電晶體800中的p+摻雜種類(例如p+摻雜矽汲極/源極層(p+ SDSL))/p-摻雜種類(例如p型輕摻雜汲極(p-type lightly Doped drains, PLDD))取代，n型金氧半電晶體100的p型基板102被p型金氧半電晶體800的一n井802取代，以及連接 n型金氧半電晶體100的p型基板102的地端GND被連接n井802的一供電電壓VDD取代。
(2) 在互補式金氧半 (complementary metal oxide semiconductor, CMOS) 反相器中具有各自基板的 n 型金氧半 (n-type metal oxide semiconductor, NMOS) 電晶體和 p 型金氧半 (p-type metal oxide semiconductor, PMOS) 電晶體的新結構
本發明公開了用於該n型金氧半電晶體和該p型金氧半電晶體的新結構，其中該n型金氧半電晶體和該p型金氧半電晶體具有有效地將其源極與它們各自的基板連接的新方法，使得該互補式金氧半反相器在性能、面積、功率、抗雜訊、散熱性、互連導線的複雜性、功率穩定性、良率、可靠性以及品質等方面都具有顯著改進和加強。
請參照第9圖，第9圖是本發明的第三實施例所公開的一種應用在互補式金氧半反相器的n型金氧半電晶體900的結構的示意圖。如第9圖所示，n型金氧半電晶體900和n型金氧半電晶體100的差異在於鄰近一複合金屬材料(或一芯金屬柱)904(可參照n型金氧半電晶體100的第一內含金屬區1186)的一第一保護隔離層902僅包含一垂直保護隔離部但沒有一水平保護隔離部。該垂直保護隔離部接觸第一半導體區1182(也就是第9圖所示的n+ SDSL)的底部和複合金屬材料904的一側壁，以及複合金屬材料904直接接觸p型基板102。因為n型金氧半電晶體900的複合金屬材料904和p型基板102都連接至地端GND(0V電位)，所以複合金屬材料904並沒有第一保護隔離層902的電位障，從而使得複合金屬材料904是直接電接觸接地的p型基板102(其中地端GND不是由連接到一些外部0V電源的金屬襯墊供電，就是直接由p型基板102供電(p型基板102通過p型基板102的金屬背面接觸直接接地到一些接地參考平面))。複合金屬材料904可以實現與現有技術所提供的源極結構相反的與p型基板102直接歐姆接觸，其中現有技術所提供的源極結構必須使頂部的金屬接觸開放的源極擴散區域，然後在矽表面上形成第一金屬層互連。因此，比起現有技術提供的n型金氧半電晶體的源極所需要大得多的面積，n型金氧半電晶體900的面積可被顯著地減少。也就是說本發明在互補式金氧半電路(例如反相器)的設計上有重大進步。另外，因為複合金屬材料(或芯金屬柱)904和p型基板102可創造出一個用於從p型基板102的寬而穩定的基板平面提供地端GND電位的直接路徑，所以這意味著該直接路徑具有非常低的阻抗，導致雜訊(例如在現有技術提供的較差接地參考電壓設計中所意外承接的過衝(overshoot)或下衝(undershoot)信號雜訊，以及基板操作所引起的非常大的雜訊)顯著地降低。
n型金氧半電晶體900的製程和n型金氧半電晶體100的製程之間的差異詳述如下：如第6A圖所示，在第一凹槽122和第二凹槽124中長出該第二氧化層後，利用該光刻掩膜技術僅保護第二凹槽124中的第二氧化層但曝露出第一凹槽122中的第二氧化層；利用該各向異性蝕刻技術移除第一凹槽122中的第二氧化層的一水平保護隔離部但保留第一凹槽122中的第二氧化層的一垂直保護隔離部(其中該垂直保護隔離部面對第一凹槽122的一側壁)。另外，n型金氧半電晶體900的其餘製程步驟都可參照n型金氧半電晶體100的相關製程步驟，所以在此不再贅述。
同樣地，上述n型金氧半電晶體900的製程步驟也可應用於製造一p型金氧半電晶體1000(如第10圖所示)，其中n型金氧半電晶體900的n+/n-摻雜種類(例如n+摻雜矽汲極/源極層(n+ SDSL)，n型輕摻雜汲極(NLDD))被p型金氧半電晶體1000的p+/p-摻雜種類(例如p+摻雜矽汲極/源極層(p+ SDSL)，p型輕摻雜汲極(PLDD))取代，n型金氧半電晶體900的p型基板102 被p型金氧半電晶體1000的一n井1002取代，以及連接 n型金氧半電晶體900的p型基板102的地端GND被連接n井1002的一供電電壓VDD(例如在7奈米(nm)互補式金氧半技術中的0.6V)取代。因此，如第10圖所示，因為p型金氧半電晶體1000的源極和n井1002直接連接到供電電壓VDD，所以p型金氧半電晶體1000的源極(可參照n型金氧半電晶體900的第一導電區118或該複合金屬材料(CMM))可直接電耦接n井1002，其中n井1002具有其本身的電位，且n井1002的電位不是由連接到一些外部0.6V電源的金屬襯墊供電，就是直接由連接0.6 V穩壓器的n井1002直接供電。
(3) 用於互補式金氧半反相器中 n 型金氧半電晶體和 p 型金氧半電晶體的新汲極和相關的基板 / 井的結構
請參照第11圖，第11圖是本發明的第四實施例所公開的一種互補式金氧半反相器1100的橫截面的示意圖，其中互補式金氧半反相器1100包含一n型金氧半電晶體1102和一p型金氧半電晶體1104，n型金氧半電晶體1102的結構可參照第9圖所示的n型金氧半電晶體900，以及p型金氧半電晶體1104的結構可參照第10圖所示的p型金氧半電晶體1000。如第11圖所示，n型金氧半電晶體1102的一第一導電區是形成在一第一凹槽1150中，n型金氧半電晶體1102的一第二導電區是形成在第二凹槽1160中，p型金氧半電晶體1104的一第三導電區是形成在第一凹槽1150中，以及p型金氧半電晶體1104的一第四導電區是形成在一第三凹槽1170中，其中包含在n型金氧半電晶體1102的第一導電區內的一第一內含金屬區電耦接一第一n型重摻雜半導體區1152(n+ SDSL)以及也電耦接一第三p型重摻雜半導體區1154(p+ SDSL)。另外，第一n型重摻雜半導體區1152包含在n型金氧半電晶體1102的第一導電區，以及第三p型重摻雜半導體區1154包含在p型金氧半電晶體1104的第三導電區。
另外，如第11圖所示，一第一保護隔離層1180是形成在第一凹槽1150中，其中第一保護隔離層1180接觸第一n型重摻雜半導體區1152的底部，接觸第三p型重摻雜半導體區1154的底部，以及接觸n型金氧半電晶體1102的第一導電區內的第一內含金屬區的底部和一側壁。
另外，如第11圖所示，一第二保護隔離層1162是形成在第二凹槽1160，中，其中第二保護隔離層1162接觸包含在n型金氧半電晶體1102的第二導電區內的一第二內含金屬區(或複合金屬材料)的一側壁，以及另接觸包含在n型金氧半電晶體1102的第二導電區內的一第二n型重摻雜半導體區1164(n+ SDSL)的底部，其中第二n型重摻雜半導體區1164毗鄰一p井1108。
另外，如第11圖所示，一第三保護隔離層1172是形成在第三凹槽1170中，其中第三保護隔離層1172接觸包含在p型金氧半電晶體1104的第四導電區內的一第四內含金屬區(或複合金屬材料)的一側壁，以及另接觸包含在p型金氧半電晶體1104的第四導電區內的一第四p型重摻雜半導體區1174(p+ SDSL)的底部，其中第四p型重摻雜半導體區1174毗鄰一n井1110。
另外，如第11圖所示，n型金氧半電晶體1102的一閘極層11022和p型金氧半電晶體1104的一閘極層11042接收一輸入電壓VIN，n型金氧半電晶體1102的一汲極(n型金氧半電晶體1102的第一導電區)和p型金氧半電晶體1104的一汲極(p型金氧半電晶體1104的第三導電區)被合併在一起做為一中央連接器1106以輸出一輸出電壓VOUT，其中中央連接器1106被設計在兩相對側壁之間，該兩相對側壁中的一側壁具有在p型金氧半電晶體1104的汲極的邊緣上的一p+/n井半導體接面(p+ silicon drain layer (SDL))，該兩相對側壁中的另一側壁則具有在n型金氧半電晶體1102的汲極的邊緣上的一n+/p井半導體接面(n+ SDL)，以及中央連接器1106通過第一保護隔離層1180與對應n型金氧半電晶體1102的p井1108和對應p型金氧半電晶體1104的n井1110隔離。
另外，如第11圖所示，包含在p型金氧半電晶體1104的第四導電區內的第四內含金屬區通過n井1110電耦接供電電壓VDD，以及包含在n型金氧半電晶體1102的第二導電區內的第二內含金屬區通過p井1108電耦接地端GND。
因此，n井1110和p井1108之間需要保留的距離可以縮小到甚至直接毗鄰，導致閂鎖發生的可能性大大降低。因為一金屬接觸是聚集在一共有的芯金屬柱(也就是中央連接器1106)或該複合金屬材料上，所以p型金氧半電晶體1104的汲極和n型金氧半電晶體1102的汲極之間的互連是同時建立，也許應該說是“同步”。另外，該共有的芯金屬柱通過使用在p型基板102內創建的三維空間橋接n型金氧半電晶體1102的汲極與p型金氧半電晶體1104的汲極的一種結構可以在半導體表面116下形成非常緊湊的連接。如此大大簡化了該第一金屬層(metal-1)互連的形成，其中該第一金屬層互連可以直接接觸該共有的芯金屬柱(像金屬著陸襯墊(MLP))的頂部的窗口，從而在中央連接器1106中同步並同時連接兩個用於互補式金氧半反相器1100的n型金氧半電晶體1102和p型金氧半電晶體1104。
請參照第12圖，第12圖是本發明的另一實施例所公開的一種互補式金氧半反相器1200的橫截面的示意圖，其中互補式金氧半反相器1100和互補式金氧半反相器1200 的差異可如第12圖所示，以及第12圖顯示了如何將地端GND連接到一p井1203的一種可能的佈局(例如通過一p+摻雜矽汲極/源極層(p+ SDSL)1253(一第六p型重摻雜半導體區)或一複合金屬材料1210)，以及如何將供電電壓VDD 連接到一n井1205(例如通過一n+摻雜矽汲極/源極層(n+ SDSL)1262(一第五n型重摻雜半導體區)或一複合金屬材料 1212。另外，互補式金氧半反相器1200和互補式金氧半反相器1100之間的另一差異在於互補式金氧半反相器1200包含冗餘閘極結構1207、1208，其中因為一n型金氧半電晶體1250的複合金屬材料1210 可形成在n型金氧半電晶體1250的冗餘閘極結構1207和一閘極結構1214之間，所以冗餘閘極結構1207可使n型金氧半電晶體1250的複合金屬材料1210(或芯金屬柱)的高度大於n型金氧半電晶體1102的複合金屬材料(或芯金屬柱)的高度。另外，冗餘閘極結構1208可使p型金氧半電晶體1260的複合金屬材料1212的高度大於p型金氧半電晶體1104的複合金屬材料(或芯金屬柱)的高度。
請參照第13圖，第13圖是本發明的另一實施例所公開的一種互補式金氧半反相器1300的橫截面的示意圖。如第13圖所示，第13圖是描述如何通過一p+半導體區1304將地端GND連接至一p井1302的一種可能的布局方式(其中p+半導體區1304是位在半導體表面116之下且通過一深淺溝槽隔離結構1305(也就是STI-氧化層)與一n型金氧半電晶體1308的複合金屬材料(或芯金屬柱)1306隔離)，以及描述如何通過一n+半導體區1312將供電電壓VDD連接至一n井1310(其中n+半導體區1312是位在半導體表面116之下且通過一深淺溝槽隔離結構1315與一p型金氧半電晶體1316的複合金屬材料(或芯金屬柱)1314隔離)。
請參照第14A圖和第14B圖，第14A圖和第14B圖是說明在不同電路組態中連接電晶體的兩種可能的方式的示意圖，其中第14A圖是說明一n型金氧半電晶體1402和另一n型金氧半電晶體1404之間的連接，以及第14B圖是說明一p型金氧半電晶體1406和另一p型金氧半電晶體1408之間的連接。
綜上所述，因為本發明所公開的n型金氧半電晶體和p型金氧半電晶體都包含該合併半導體接面和金屬連接(MSMC)結構，所以相較於現有技術，本發明可降低由該n型金氧半電晶體和該p型金氧半電晶體組成的互補式金氧半電路所構成的新電路架構中的多層互連的複雜性，增強該互補式金氧半電路的速度性能，降低該互補式金氧半電路的功率和面積，在該互補式金氧半電路中創建更多更好的散熱的路徑，以及提高該互補式金氧半電路對有關該互補式金氧半電路在操作時所產生的雜訊的免疫力。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、900、1102、1250、1300、1308、1402、1404:n型金氧半電晶體 102:p型基板 1041、1042、NLDD:n型輕摻雜汲極 1061、1062:間隔層 108:通道區 110、11022、11042:閘極層 111、1214:閘極結構 112:介電絕緣層 114:氮化層 116:半導體表面 118:第一導電區 1182:第一半導體區 1184、902、1180:第一保護隔離層 11842:水平保護隔離部 11844:垂直保護隔離部 1186:第一內含金屬區 1152:第一n型重摻雜半導體區 1154:第三p型重摻雜半導體區 1164:第二n型重摻雜半導體區 1100、1200:互補式金氧半反相器 1170:第三凹槽 1106:中央連接器 1108、1203、1302:p井 1172:第三保護隔離層 1174:第四p型重摻雜半導體區 1202:第二半導體區 1204、1162:第二保護隔離層 1206:第二內含金屬區 120:第二導電區 122、1150:第一凹槽 124、1160:第二凹槽 125:溝槽隔離層 1252、1254:氧化層 1207、1208:冗餘閘極結構 10612、10622:第一氧化間隔層 10614、10624:第一氮化間隔層 1304:p+半導體區 1312:n+半導體區 1305、1315:深淺溝槽隔離結構 302:襯墊氧化層 304:襯墊氮化層 306、308:溝槽 502、504:p+區 602:金屬層 603:介電材料 702、704:矽側壁 800、1000、1104、1260、1316、1406、1408:p型金氧半電晶體 802、1002、1110、1205、1310:n井 904、1210、1212、1306、1314、CMM:複合金屬材料 CMC:芯金屬柱 DOI:深氧化物隔離層 GND:地端 gate layer:閘極層 n+silicon:n+矽 nitride layer:氮化層 n+SDSL、1262:n+摻雜矽汲極/源極層 p+ SDSL、1253:p+摻雜矽汲極/源極層 PLDD:p型輕摻雜汲極 OGL:氧化物保護層 STI-oxide:STI-氧化層 VDD:供電電壓 VIN:輸入電壓 VOUT:輸出電壓 10-70、202-220:步驟
第1圖是本發明的第一實施例所公開的一種n型金氧半電晶體的橫截面的示意圖。 第2A圖是本發明的第二實施例所公開的一種n型金氧半電晶體的製造方法的流程圖。 第2B圖、第2C圖、第2D圖、第2E圖、第2F是說明第2A圖的示意圖。 第3圖是說明沉積襯墊氮化層以及形成淺溝槽隔離後的上視圖和沿著該X方向的剖面圖的示意圖。 第4圖是說明移除在該主動區圖案上的襯墊氧化層和襯墊氮化層，在該半導體表面上形成介電絕緣層，以及形成深氧化物隔離層(deep oxide isolation, DOI)的示意圖。 第5圖是說明形成間隔層和n型輕摻雜汲極的示意圖。 第6A圖是說明形成第一保護隔離層和第二保護隔離層，分別在第一凹槽和第二凹槽中沉積金屬層(例如第一鎢層)，以及向下蝕刻金屬層的示意圖。 第6B圖是說明利用蝕刻的金屬層做為遮擋層以使第一保護隔離層和第二保護隔離層在金屬層上的裸露區被移除的示意圖。 第6C圖是說明利用介電材料做為遮擋層以使第一保護隔離層和第二保護隔離層在金屬層上的裸露區被移除的示意圖。 第7A圖是說明橫向生長第一半導體區和第二半導體區，移除形成在第一凹槽和第二凹槽中的金屬層，以及沉積複合金屬材料(CMM)的示意圖。 第7B圖是第7A圖完成該選擇性外延生長技術和該複合金屬材料後的上視圖的示意圖。 第7C圖和第7D圖是本發明的另一實施例所公開的n型金氧半電晶體的上視圖的示意圖。 第8圖 是說明p型金氧半電晶體的結構的示意圖。 第9圖是本發明的第三實施例所公開的一種應用在互補式金氧半反相器的n型金氧半電晶體的結構的示意圖。 第10圖 是說明p型金氧半電晶體的結構的示意圖。 第11圖是本發明的第四實施例所公開的一種互補式金氧半反相器的橫截面的示意圖。 第12圖是本發明的另一實施例所公開的一種互補式金氧半反相器的橫截面的示意圖。 第13圖是本發明的另一實施例所公開的一種互補式金氧半反相器的橫截面的示意圖。 第14A圖和第14B圖是說明在不同電路組態中連接電晶體的兩種可能的方式的示意圖。
100:n型金氧半電晶體
102:p型基板
1041、1042:n型輕摻雜汲極
1061、1062:間隔層
108:通道區
110:閘極層
111:閘極結構
112:介電絕緣層
114:氮化層
116:半導體表面
118:第一導電區
1182:第一半導體區
1184:第一保護隔離層
11842:水平保護隔離部
11844:垂直保護隔離部
1186:第一內含金屬區
1202:第二半導體區
1204:第二保護隔離層
1206:第二內含金屬區
120:第二導電區
122:第一凹槽
124:第二凹槽
125:溝槽隔離層
1252、1254:氧化層
10612、10622:第一氧化間隔層
10614、10624:第一氮化間隔層
GND:地端

Claims (17)

  1. 一種電晶體電路，包含： 一電晶體包含： 一半導體基板，具有一半導體表面； 一閘極結構； 一通道區，包含一第一端和一第二端；及 一第一導電區，電耦接該通道區的第一端，該第一導電區包含一頂面以及一底面，其中該底面低於該半導體基板之該半導體基板； 以及 一電壓源，透過該第一導電區之該底面電耦接該電晶體。
  2. 如請求項1所述的電晶體電路，其中該第一導電區之該底面直接接觸該半導體基板。
  3. 如請求項2所述的電晶體電路，其中該電壓源藉由該半導體基板輸入一電壓訊號至該第一導電區之該底面。
  4. 如請求項2所述的電晶體電路，其中該第一導電區包含一第一半導體區，以及與該第一半導體區接觸的一第一內含金屬區。
  5. 如請求項4所述的電晶體電路，另包含： 一保護隔離層，其中該保護隔離層接觸該第一內含金屬區，且防止該第一內含金屬區之側壁接觸該半導體基板。
  6. 如請求項2所述的電晶體電路，另包含： 一第二導電區，電耦接該通道區的第二端，其中該第二導電區包含： 一第二內含金屬區，位於該半導體表面下；及 一第二半導體區，位於該半導體表面下，以及該第二半導體區接觸該第二內含金屬區。
  7. 如請求項6所述的電晶體電路，另包含： 一保護隔離層，接觸該第二內含金屬區，其中該保護隔離層防止該第二內含金屬區接觸該半導體基板。
  8. 一種電晶體電路，包含： 一半導體基板，具有一半導體表面； 一第一電晶體，包含： 一第一閘極結構； 一第一導電區，該第一導電區包含一第一頂面以及一第一底面，其中該第一底面低於該半導體基板之該半導體表面；及 一第二導電區，相對於該第一導電區； 一第二電晶體，包含： 一第二閘極結構； 一第三導電區，該第三導電區包含一第二頂面以及一第二底面，其中該第二底面低於該半導體基板之該半導體表面；及 一第四導電區，相對於該第三導電區； 一第一電壓源，透過該第一導電區之該第一底面電耦接該第一電晶體； 及 一第二電壓源，透過該第三導電區之該第二底面電耦接該第二電晶體。
  9. 如請求項8所述的電晶體電路，更包含： 一第一凹槽，一第二凹槽和一第三凹槽，其中該第一凹槽，該第二凹槽，以及該第三凹槽是在該半導體表面下； 其中該第一導電區包含在該第一凹槽中的一第一內含金屬區和在該第一凹槽中的一第一重摻雜半導體區；該第二導電區包含在該第二凹槽中的一第二內含金屬區和在該第二凹槽中的一第二重摻雜半導體區；該第三導電區包含在該第一凹槽中的一第三重摻雜半導體區；該第四導電區包含在該第三凹槽中的一第四內含金屬區和在該第三凹槽中的一第四重摻雜半導體區；該第一內含金屬區電耦接該第一重摻雜半導體區和該第三重摻雜半導體區。
  10. 如請求項8所述的電晶體電路，其中該第一電壓源的電壓值不同於該第二電壓源的電壓值。
  11. 一種電晶體電路，包含： 一電晶體包含： 一半導體基板，具有一半導體表面； 一閘極結構； 一通道區，包含一第一端和一第二端；及 一第一導電區，電耦接該通道區的第一端，該第一導電區包含一頂面以及相對於該頂面之一底面； 以及 一電壓源，透過該半導體基板傳送一電壓訊號至該電晶體，其中該電壓源相對於與該第一導電區包之該底面既水平位移且垂直位移。
  12. 如請求項11所述的電晶體電路，其中該第一導電區之該底面直接接觸該半導體基板。
  13. 如請求項12所述的電晶體電路，其中該第一導電區包含一第一半導體區，以及與該第一半導體區接觸的一第一內含金屬區。
  14. 如請求項13述的電晶體電路，另包含： 一保護隔離層，其中該保護隔離層接觸該第一內含金屬區，且防止該第一內含金屬區之側壁接觸該半導體基板。
  15. 一種電晶體電路，包含： 一半導體基板，具有一半導體表面； 一電晶體結構，包含： 一第一鰭狀結構； 一第一導電區，連接該第一鰭狀結構，該第一導電區包含一第一頂面以及一第一底面，其中該第一底面低於該半導體基板之該半導體表面； 一第二導電區，相對於該第一導電區並連接該第一鰭狀結構，該第二導電區包含一第二頂面以及一第二底面，其中該第二底面低於該半導體基板之該半導體表面； 一第二鰭狀結構； 一第三導電區，連接該第二鰭狀結構； 一第四導電區，相對於該第三導電區並連接該第二鰭狀結構；及 一閘極結構，跨越該第一鰭狀結構與該第二鰭狀結構；及 一第一電壓源，透過該第一導電區之該第一底面電耦接該電晶體結構。
  16. 如請求項15所述的電晶體電路，更包含： 一第一凹槽、一第二凹槽、一第三凹槽和一第四凹槽，其中該第一凹槽，該第二凹槽，該第三凹槽以及該第四凹槽是在該半導體表面下； 其中該第一導電區包含在該第一凹槽中的一第一內含金屬區和在該第一凹槽中的一第一重摻雜半導體區；該第二導電區包含在該第二凹槽中的一第二內含金屬區和在該第二凹槽中的一第二重摻雜半導體區；該第三導電區包含在該第三凹槽中的一第三內含金屬區和在該第三凹槽中的一第三重摻雜半導體區；該第四導電區包含在該第四凹槽中的一第四內含金屬區和在該第四槽中的一第四重摻雜半導體區；該第一導電區電耦接該第三導電區，而該第二導電區電耦接該第四導電區。
  17. 如請求項15所述的電晶體電路，更包含： 一第二電壓源，透過該第二導電區之該第二底面電耦接該電晶體結構；其中該第一電壓源的電壓值不同於該第二電壓源的電壓值。
TW112124239A 2020-05-07 2021-05-07 電晶體結構和用以形成反相器的電晶體 TW202343739A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063021099P 2020-05-07 2020-05-07
US63/021,099 2020-05-07

Publications (1)

Publication Number Publication Date
TW202343739A true TW202343739A (zh) 2023-11-01

Family

ID=78377960

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110116471A TWI810558B (zh) 2020-05-07 2021-05-07 電晶體結構和用以形成反相器的電晶體
TW112124239A TW202343739A (zh) 2020-05-07 2021-05-07 電晶體結構和用以形成反相器的電晶體

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110116471A TWI810558B (zh) 2020-05-07 2021-05-07 電晶體結構和用以形成反相器的電晶體

Country Status (4)

Country Link
US (2) US12074205B2 (zh)
KR (2) KR102544806B1 (zh)
CN (1) CN113629147A (zh)
TW (2) TWI810558B (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186253A (ja) * 1994-12-27 1996-07-16 Toyota Central Res & Dev Lab Inc 低雑音半導体装置およびその製造方法
US6281550B1 (en) 1999-04-08 2001-08-28 Taiwan Semiconductor Manufacturing Corporation Transistor and logic circuit of thin silicon-on-insulator wafers based on gate induced drain leakage currents
JP2004140404A (ja) 2003-12-25 2004-05-13 Sharp Corp 表面チャネル型ｍｏｓトランジスタ、相補型電界効果トランジスタ及びそれらの製造方法
CN1314089C (zh) * 2004-12-21 2007-05-02 北京大学 场效应晶体管的制备方法
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
JP2007043069A (ja) * 2005-07-08 2007-02-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100714481B1 (ko) 2005-07-15 2007-05-04 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US20080054368A1 (en) * 2006-07-10 2008-03-06 International Business Machines Corporation CMOS Devices Adapted to Prevent Latchup and Methods of Manufacturing the Same
US8618600B2 (en) 2008-06-09 2013-12-31 Qimonda Ag Integrated circuit including a buried wiring line
US8021926B2 (en) * 2009-09-22 2011-09-20 Freescale Semiconductor, Inc. Methods for forming semiconductor devices with low resistance back-side coupling
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
DE102010029525B4 (de) * 2010-05-31 2014-12-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
US20120037983A1 (en) * 2010-08-10 2012-02-16 Force Mos Technology Co., Ltd. Trench mosfet with integrated schottky rectifier in same cell
US8614482B2 (en) * 2011-12-30 2013-12-24 Force Mos Technology Co., Ltd. Semiconductor power device having improved termination structure for mask saving
US8735993B2 (en) * 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8823096B2 (en) 2012-06-01 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical power MOSFET and methods for forming the same
US9246005B2 (en) 2014-02-12 2016-01-26 International Business Machines Corporation Stressed channel bulk fin field effect transistor
CN110521001B (zh) * 2016-01-18 2022-05-24 德克萨斯仪器股份有限公司 具有金属填充的深源极触点的功率mosfet
KR102492300B1 (ko) 2017-12-07 2023-01-27 삼성전자주식회사 반도체 소자
US10971629B2 (en) * 2018-06-28 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned unsymmetrical gate (SAUG) FinFET and methods of forming the same

Also Published As

Publication number Publication date
US20240371950A1 (en) 2024-11-07
US12074205B2 (en) 2024-08-27
KR20230088330A (ko) 2023-06-19
CN113629147A (zh) 2021-11-09
KR102544806B1 (ko) 2023-06-15
TWI810558B (zh) 2023-08-01
TW202143384A (zh) 2021-11-16
US20210351272A1 (en) 2021-11-11
KR20210137379A (ko) 2021-11-17
KR102655099B1 (ko) 2024-04-04

Similar Documents

Publication Publication Date Title
TWI433305B (zh) Ｓｏｉ裝置及其製造之方法
US7804132B2 (en) Semiconductor device
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
CN103474397A (zh) 制造finfet器件的方法
JP2002151688A (ja) Ｍｏｓ型半導体装置およびその製造方法
US20050133864A1 (en) Semiconductor device and method of manufacturing the same
KR20190043777A (ko) 반도체 장치
TW201729347A (zh) 半導體裝置
US20210184038A1 (en) Semiconductor devices
TWI844085B (zh) 標準元件單元
TWI810558B (zh) 電晶體結構和用以形成反相器的電晶體
CN111627907A (zh) 半导体结构及其形成方法
JP2023097349A (ja) デバイスおよび半導体デバイスを製造するための方法（密度スケーリングのための背面電源レールおよび配電網）
TWI857560B (zh) 積體電路及其製造方法
TWI842110B (zh) 標準元件單元
TWI830154B (zh) 半導體裝置及用於製造奈米片中之電容器之方法
JPH02201965A (ja) 半導体装置およびその製造方法
TW201834201A (zh) 半導體裝置
TW202416450A (zh) 積體電路及其製造方法
CN118486686A (zh) 堆叠晶体管的制备方法、堆叠晶体管及半导体器件
JP2004103637A (ja) 半導体装置およびその製造方法
JP2024521863A (ja) 半導体構造及びその製造方法
TW202318665A (zh) 半導體結構及其製造方法
JP5874471B2 (ja) 半導体装置、およびその製造方法
EP4154308A1 (en) Semiconductor device, semiconductor die, and method of manufacturing a semiconductor device