TW202331943A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202331943A
TW202331943A TW111138414A TW111138414A TW202331943A TW 202331943 A TW202331943 A TW 202331943A TW 111138414 A TW111138414 A TW 111138414A TW 111138414 A TW111138414 A TW 111138414A TW 202331943 A TW202331943 A TW 202331943A
Authority
TW
Taiwan
Prior art keywords
pattern
bit line
layer
conductive
capping
Prior art date
Application number
TW111138414A
Other languages
English (en)
Other versions
TWI844984B (zh
Inventor
吳世蘭
金碩壎
安星柱
金延昱
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202331943A publication Critical patent/TW202331943A/zh
Application granted granted Critical
Publication of TWI844984B publication Critical patent/TWI844984B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體裝置，包含：基底，包含多個主動圖案；以及位元線，在基底上與多個主動圖案中的至少一者相交且在第一方向上延伸。位元線包含：第一導電圖案，在第一方向上延伸；位元線封蓋圖案，在第一導電圖案上在第一方向上延伸；以及石墨烯圖案，在第一導電圖案與位元線封蓋圖案之間在第一方向上延伸。第一導電圖案可包含釕（Ru）。半導體裝置亦可包含在第一方向上配置於位元線下的一或多個位元線觸點，一或多個位元線觸點電連接至多個主動圖案中的各別一者。

Description

半導體裝置
[優先權申請案的引用]
此美國非臨時專利申請案根據35 U.S.C. §119主張2022年1月18日在韓國智慧財產局申請的韓國專利申請案第10-2022-0007453號的優先權，所述申請案的全部揭露內容特此以引用的方式併入。
本揭露是關於半導體裝置及其製造方法，且更特定言之，是關於半導體記憶體裝置及其製造方法。
半導體裝置由於其較小大小、多功能特性及/或較低製造成本以及其他原因而廣泛地用於電子工業中。半導體裝置可包含用於儲存邏輯資料的半導體記憶體裝置、用於處理邏輯資料的半導體邏輯裝置以及具有半導體記憶體裝置的功能及半導體邏輯裝置的功能兩者的混成半導體裝置中的任一者。
需要高速及低電壓半導體裝置以滿足包含半導體裝置的電子裝置的特性（例如，高速及/或低功率消耗）。半導體裝置已經高度整合以滿足此等特性。半導體裝置的可靠度可藉由半導體裝置的高整合密度而劣化。然而，隨著電子工業的發展，愈來愈需要高可靠度的半導體裝置。因此，已進行各種研究以改良半導體裝置的可靠度。
本揭露的實施例可提供一種具有改良的電特性的半導體裝置及一種其製造方法。
本揭露的實施例亦可提供一種具有極佳可靠度的半導體裝置及一種其製造方法。
在態樣中，一種半導體裝置可包括：基底，包括多個主動圖案；以及位元線，在基底上與多個主動圖案中的至少一者相交且在第一方向上延伸。位元線可包括：第一圖案，在第一方向上延伸；位元線封蓋圖案，在第一導電圖案上在第一方向上延伸；以及石墨烯圖案，在第一導電圖案與位元線封蓋圖案之間在第一方向上延伸。第一導電圖案可包含釕（Ru）。在一些實施例中，半導體裝置可包含在第一方向上配置於位元線下的一或多個位元線觸點，一或多個位元線觸點電連接至多個主動圖案中的各別一者。
在態樣中，一種半導體裝置可包括：基底，包括多個主動圖案；多個位元線，在基底上與多個主動圖案中的至少一者相交，多個位元線中的各者在第一方向上延伸且在第二方向上彼此間隔開，第一方向及第二方向平行於基底的底部表面且彼此相交；一或多個位元線觸點，在第一方向上配置於多個位元線中的各者下，一或多個位元線觸點中的各者電連接至多個主動圖案中的各別相對應的主動圖案；多個儲存節點觸點，在位元線之間在第一方向上彼此間隔開，多個儲存節點觸點中的各者電連接至多個主動圖案中的各別對應主動圖案的末端部分；以及電容器結構，連接至所述多個儲存節點觸點中的一或多者。多個位元線中的各者可包括：第一導電圖案，包括釕（Ru）且在一或多個位元線觸點上在第一方向上延伸；位元線封蓋圖案，包括矽化合物且在第一導電圖案上在第一方向上延伸；以及石墨烯圖案，在第一導電圖案與位元線封蓋圖案之間在第一方向上延伸。
在另一態樣中，一種半導體裝置可包括：基底，包括多個主動圖案；多個位元線，在基底上與多個主動圖案中的至少一者相交，多個位元線在第一方向上延伸且在第二方向上彼此間隔開，第一方向及第二方向平行於基底的底部表面且彼此相交；以及一或多個位元線觸點，在第一方向上配置於多個位元線中的各者下，一或多個位元線觸點中的各者電連接至多個主動圖案中的各別對應主動圖案。多個位元線中的各者可包括：導電圖案，包括釕（Ru）且在一或多個位元線觸點上在第一方向上延伸；位元線封蓋圖案，包括矽化合物且在導電圖案上在第一方向上延伸；以及至少一個石墨烯圖案，在導電圖案與位元線封蓋圖案之間在第一方向上延伸。至少一個石墨烯圖案可包括至少一個石墨烯層，所述至少一個石墨烯層具有其中碳原子以蜂巢結構彼此鍵結的二維碳材料。石墨烯層的鄰接碳原子之間的距離可小於矽原子的大小。石墨烯圖案可經組態以防止矽化釕形成於導電圖案與位元線封蓋圖案之間。
現將參考隨附圖式更充分地描述本揭露的實例實施例。
圖1為示出根據本揭露的一些實施例的半導體裝置的平面圖。圖2為沿圖1的線A-A'截取的橫截面圖，且圖3為沿圖1的線B-B'截取的橫截面圖。圖4A至圖4D為圖2的部分『P1』的放大圖。
參考圖1、圖2以及圖3，可提供基底100。基底100可為半導體基底，諸如矽基底、鍺基底或矽-鍺基底。多個主動圖案ACT可位於基底100上。主動圖案ACT可在平行於基底100的底部表面100L的第一方向D1及第二方向D2上彼此間隔開。第一方向D1及第二方向D2可彼此相交。在一些實施例中，主動圖案ACT中的各者可具有在第三方向D3上延伸的條形狀，第三方向平行於基底100的底表面100L且與第一方向D1及第二方向D2兩者相交。主動圖案ACT中的各者可為基底100的在垂直於基底100的底部表面100L的第四方向D4上自基底100突出的一部分。在一些實施例中，第一方向D1、第二方向D2以及第三方向D3可為水平方向，且第四方向D4可為豎直方向。
裝置絕緣層102可在基底100上且可界定主動圖案ACT。裝置絕緣層102可介於主動圖案ACT之間。舉例而言，裝置絕緣層102可包含氧化矽、氮化矽及/或氮氧化矽。
多個字元線WL可位於基底100上，且可與主動圖案ACT及裝置絕緣層102相交。字元線WL可在第一方向D1上彼此間隔開，且可在第二方向D2上延伸。字元線WL可為埋入於基底100中的字元線，且可埋入於主動圖案ACT及裝置絕緣層102中。
字元線WL中的各者可包含延伸至主動圖案ACT及裝置絕緣層102的上部部分中及/或穿透所述上部部分的閘極電極GE、閘極電極GE與主動圖案ACT之間及閘極電極GE與裝置絕緣層102之間的閘極介電圖案GI以及閘極電極GE的頂部表面上的閘極封蓋圖案GC。閘極封蓋圖案GC的頂部表面可與主動圖案ACT的頂部表面共面。舉例而言，閘極封蓋圖案GC的頂部表面可位於與主動圖案ACT的頂部表面實質上相同的高度（例如，與基底100的底部表面100L相距相同的距離）。
閘極電極GE可包含導電材料。舉例而言，導電材料可包含摻雜半導體材料（例如，摻雜矽或摻雜鍺）、導電金屬氮化物（例如，氮化鈦或氮化鉭）、金屬（例如，鎢、鈦或鉭）或金屬半導體化合物（例如，矽化鎢、矽化鈷或矽化鈦）中的至少一者。在實例實施例中，閘極介電圖案GI可包含氧化矽層、氮化矽層及/或氮氧化矽層。在實例實施例中，閘極封蓋圖案GC可包含氧化矽層、氮化矽層及/或氮氧化矽層。
第一摻雜劑注入區110a及第二摻雜劑注入區110b可設置於主動圖案ACT中的各者中。第二摻雜劑注入區110b可在第二方向D2上彼此間隔開，其中第一摻雜劑注入區110a插入於其間。第一摻雜劑注入區110a可設置於與主動圖案ACT中的各者相交的一對字元線WL之間。第二摻雜劑注入區110b可在第二方向D2上彼此間隔開，其中一對字元線WL插入於其間。第一摻雜劑注入區110a及第二摻雜劑注入區110b可包含具有相同導電性類型的摻雜劑。
絕緣層120可位於基底100上且可至少部分地覆蓋主動圖案ACT、裝置絕緣層102以及字元線WL。舉例而言，絕緣層120可包含單層或多層結構，所述結構包含氧化矽層、氮化矽層或氮氧化矽層中的至少一者。
多個位元線BL可位於基底100上及絕緣層120上。位元線BL可與字元線WL相交。位元線BL可在第一方向D1上延伸，且可在第二方向D2上彼此間隔開。位元線BL中的各者可包含在第一方向D1上配置於在絕緣層120上的下部導電圖案130；在下部導電圖案130上在第一方向D1上延伸的下部障壁圖案132；以及依序堆疊於下部障壁圖案132上的上部（或第一）導電圖案134、擴散障壁圖案136以及位元線封蓋圖案BCP。上部導電圖案134、擴散障壁圖案136以及位元線封蓋圖案BCP中的各者可在第一方向D1上延伸。位元線封蓋圖案BCP可包含依序堆疊於擴散障壁圖案136上的下部封蓋圖案140及上部封蓋圖案142，且下部封蓋圖案140及上部封蓋圖案142中的各者可在第一方向D1上延伸。
下部（或第二）導電圖案130可包含摻雜劑摻雜或未摻雜多晶矽，且下部障壁圖案132可包含導電金屬氮化物（例如，氮化鈦、氮化鉭或氮化鎢）或金屬矽化物中的至少一者。上部導電圖案134可包含金屬（例如，釕、鎢、鈦或鉭）或導電金屬氮化物（例如，氮化鈦、氮化鉭或氮化鎢）中的至少一者。舉例而言，上部導電圖案134可包含釕（Ru）。位元線封蓋圖案BCP可包含矽化合物。下部封蓋圖案140及上部封蓋圖案142中的各者可包含矽化合物，且例如，矽化合物可包含單晶矽、摻雜劑摻雜或未摻雜多晶矽、氧化矽（SiOx）、碳化矽（SiC）、氮化矽（SiN）、碳氧化矽（SiOC）或碳氮氧化矽（SiOCN）中的至少一者。
參考圖2及圖4A，擴散障壁圖案136可包含石墨烯圖案136a。石墨烯圖案136a可為上部導電圖案134與位元線封蓋圖案BCP之間的單一石墨烯層（亦即，BCP的下部封蓋圖案140），或石墨烯圖案136a可包含在第四方向D4上堆疊於上部導電圖案134與位元線封蓋圖案BCP之間的多個石墨烯層（亦即，BCP的下部封蓋圖案140）。在實例實施例中，多個石墨烯層的數目可介於2至20的範圍內。石墨烯圖案136a在第四方向D4上可具有厚度136a_T，且例如，石墨烯圖案136a的厚度136a_T可等於或小於一百埃（100埃）。石墨烯圖案136a可具有在第四方向D4上彼此相對的第一表面136a_S1及第二表面136a_S2。在一些實施例中，石墨烯圖案136a的第一表面136a_S1可與上部導電圖案134接觸，且石墨烯圖案136a的第二表面136a_S2可與位元線封蓋圖案BCP（亦即，BCP的下部封蓋圖案140）接觸。
參考圖2、圖4B以及圖4C，在一些實施例中，擴散障壁圖案136可更包含石墨烯圖案136a與位元線封蓋圖案BCP（亦即，BCP的下部封蓋圖案140）之間或石墨烯圖案136a與上部導電圖案134之間的上部障壁圖案136b。上部障壁圖案136b可包含金屬元件。上部障壁圖案136b可包含導電金屬氮化物或金屬矽化物中的至少一者。舉例而言，上部障壁圖案136b可包含TiSiN、TiN、TaN、WN或WSi中的至少一者。
在一些實施例中，參考圖4B，上部障壁圖案136b可位於石墨烯圖案136a與位元線封蓋圖案BCP（亦即，BCP的下部封蓋圖案140）之間。在此情況下，石墨烯圖案136a的第一表面136a_S1可與上部導電圖案134接觸，且石墨烯圖案136a的第二表面136a_S2可與上部障壁圖案136b接觸。上部障壁圖案136b可位於石墨烯圖案136a的第二表面136a_S2與位元線封蓋圖案BCP（亦即，BCP的下部封蓋圖案140）之間。
在某些實施例中，參考圖4C，上部障壁圖案136b可位於石墨烯圖案136a與上部導電圖案134之間。在此情況下，石墨烯圖案136a的第一表面136a_S1可與上部障壁圖案136b接觸，且石墨烯圖案136a的第二表面136a_S2可與位元線封蓋圖案BCP（亦即，BCP的下部封蓋圖案140）接觸。上部障壁圖案136b可位於石墨烯圖案136a的第一表面136a_S1與上部導電圖案134之間。
參考圖2及圖4D，在一些實施例中，位元線封蓋圖案BCP的下部封蓋圖案140可包含鄰近於擴散障壁圖案136的第一下部封蓋圖案140a及第一下部封蓋圖案140a上的第二下部封蓋圖案140b。第一下部封蓋圖案140a可位於擴散障壁圖案136與第二下部封蓋圖案140b之間。第一下部封蓋圖案140a可包含在低於第二下部封蓋圖案140b的沈積溫度的溫度下沈積的材料。舉例而言，第一下部封蓋圖案140a可包含在相對較低溫度（例如，約300攝氏度）下沈積的氮化矽（SiN），且第二下部封蓋圖案140b可包含在相對較高溫度（例如，約630攝氏度至約740攝氏度）下沈積的氮化矽（SiN）。第一下部封蓋圖案140a在第四方向D4上的厚度140a_T可小於第二下部封蓋圖案140b在第四方向D4上的厚度。擴散障壁圖案136可包含石墨烯圖案136a。在一些實施例中，石墨烯圖案136a的第一表面136a_S1可與上部導電圖案134接觸，且石墨烯圖案136a的第二表面136a_S2可與第一下部封蓋圖案140a接觸。
再次參考圖1、圖2以及圖3，位元線觸點DC可位於位元線BL中的各者下且可在第一方向D1上配置。位元線觸點DC可在第一方向D1上彼此間隔開，且可位於第一方向D1上的下部導電圖案130之間。下部導電圖案130及位元線觸點DC可在第一方向D1上交替地配置。位元線觸點DC可延伸至絕緣層120中及/或穿透絕緣層120，且可電連接至主動圖案ACT中的各別對應的主動圖案ACT。位元線觸點DC中的各者可電連接至對應主動圖案ACT中的各者的第一摻雜劑注入區110a。上部導電圖案134可在下部導電圖案130及位元線觸點DC上在第一方向D1上延伸。下部障壁圖案132可在下部導電圖案130與上部導電圖案134之間及位元線觸點DC與上部導電圖案134之間在第一方向D1上延伸。第四方向D4上的位元線觸點DC的上部表面可與第四方向D4上的下部導電圖案130的上部表面共面。
位元線間隔物150可位於位元線BL中的各者的側表面上。位元線間隔物150可沿位元線BL中的各者的側表面在第一方向D1上延伸。位元線間隔物150可包含依次堆疊於位元線BL中的各者的側表面上的第一間隔物151、第二間隔物155以及第三間隔物157。第一間隔物151及第二間隔物155可位於絕緣層120上。第一間隔物151可自位元線BL中的各者的側表面延伸至第二間隔物155與絕緣層120之間，且第一間隔物151的最底部表面可與絕緣層120的頂部表面接觸。第二間隔物155的最底部表面可與第一間隔物151接觸。第三間隔物157可至少部分地覆蓋絕緣層120的側表面，且第三間隔物157的最底部表面可與基底100的頂部表面接觸。
第一間隔物151及第三間隔物157可包含相同絕緣材料（例如，氮化矽），且第二間隔物155可包含與第一間隔物151及第三間隔物157的材料不同的材料。在一些實施例中，第二間隔物155可包含具有相對於第一間隔物151及第三間隔物157的蝕刻選擇性的絕緣材料（例如，氧化矽）。在某些實施例中，第二間隔物155可為氣隙區。
填充絕緣圖案153可位於位元線觸點DC中的各者的側表面上。填充絕緣圖案153可包含氧化矽、氮化矽或氮氧化矽中的至少一者。第一間隔物151可在位元線觸點DC中的各者的側表面與填充絕緣圖案153之間延伸，且可進一步在裝置絕緣層102與填充絕緣圖案153之間延伸。絕緣襯墊152可位於第一間隔物151與填充絕緣圖案153之間。填充絕緣圖案153可與第一間隔物151間隔開，其中絕緣襯墊152插入於其間。絕緣襯墊152的至少一部分可在第一間隔物151與第三間隔物157之間延伸，且可與第二間隔物155的最底部表面接觸。填充絕緣圖案153可與第三間隔物157的最底部表面接觸。在實例實施例中，絕緣襯墊152可包含氧化矽。
一或多個儲存節點觸點BC可位於鄰近於彼此的一對位元線BL之間。儲存節點觸點BC可在一對位元線BL之間在第一方向D1上彼此間隔開，且可電連接至主動圖案ACT中的各別對應主動圖案ACT的末端部分。儲存節點觸點BC中的各者可電連接至對應主動圖案ACT中的各者的第二摻雜劑注入區110b。儲存節點觸點BC可包含摻雜劑摻雜或未摻雜多晶矽。絕緣柵可位於儲存節點觸點BC之間。絕緣柵及儲存節點觸點BC可在第一方向D1上交替地配置於位元線BL對之間。舉例而言，絕緣柵可包含氮化矽。
位元線間隔物150可位於位元線BL及儲存節點觸點BC中的各者之間。第一間隔物151可位於位元線BL中的各者的側表面與第二間隔物155之間，且第三間隔物157可位於第二間隔物155與儲存節點觸點BC之間。
多個著陸墊LP中的一者可位於一或多個儲存節點觸點BC中的對應一者上。著陸墊LP中的各者可包含諸如鎢的含金屬材料。著陸墊LP中的各者的上部部分可覆蓋位元線封蓋圖案BCP（亦即，上部封蓋圖案142）的頂部表面的至少一部分，且可具有大於儲存節點觸點BC中的各者的寬度的寬度。著陸墊LP中的各者的上部部分可自儲存節點觸點BC中的各者側向地偏移（例如，在第二方向D2或與第二方向D2相對的方向上）。著陸墊LP中的各者的上部部分可與多個位元線BL中的對應位元線BL豎直地重疊。如本文中所使用，當元件A據稱「與」元件B「重疊」或「正與」元件B「重疊」時，其可指元件A據稱在給定方向上在元件B上方或通過元件B延伸且覆蓋元件B的一部分的情形。應注意，元件A可在第一方向上與元件B重疊，但在第二方向上可或可不與元件B重疊。即使圖式中未繪示，儲存節點歐姆層及擴散防止圖案可位於儲存節點觸點BC中的各者與著陸墊LP中的各者之間。儲存節點歐姆層可包含金屬矽化物。擴散防止圖案可包含諸如氮化鈦及/或氮化鉭的金屬氮化物。
第一上部絕緣層160可至少部分地填充著陸墊LP之間的空間。第一上部絕緣層160可延伸至位元線封蓋圖案BCP的一部分（例如，上部封蓋圖案142及下部封蓋圖案140的部分）中及/或穿透所述部分，且可與第一間隔物151、第三間隔物155以及第三間隔物157的頂部表面中的一或多者接觸。在實例實施例中，第一上部絕緣層160可包含氧化矽、氮化矽或氮氧化矽中的至少一者。
電容器結構CAP可安置於著陸墊LP上。電容器結構CAP可包含分別位於著陸墊LP上的底部電極BE、覆蓋底部電極BE的至少一部分的頂部電極TE以及底部電極BE中的各者與頂部電極TE之間的介電層175。底部電極BE中的各者可具有圓形柱形狀或空心圓柱體或杯體形狀。底部電極BE可包含摻雜劑摻雜多晶矽、金屬氮化物（例如，氮化鈦）或金屬（例如，鎢、鋁及/或銅）中的至少一者。
上部支撐圖案182可支撐底部電極BE的上部側表面，且下部支撐圖案180可支撐底部電極BE的下部側表面。上部支撐圖案182及下部支撐圖案180可包含絕緣材料，諸如氮化矽、氧化矽及/或氮氧化矽。蝕刻終止層170可覆蓋底部電極BE之間的第一上部絕緣層160的至少一部分。舉例而言，蝕刻終止層170可包含絕緣材料，諸如氮化矽、氧化矽及/或氮氧化矽。
介電層175可至少部分地覆蓋底部電極BE的表面及上部支撐圖案182以及下部支撐圖案180的表面。在實例實施例中，介電層175可包含氧化矽層、氮化矽層、氮氧化矽層或高k介電層（例如，氧化鉿層）中的至少一者。如本文中所使用，術語「高k介電質」可指具有與二氧化矽的介電常數相同或比二氧化矽的介電常數更高的介電常數的材料。頂部電極TE可位於介電層175上，且可至少部分地填充底部電極BE之間及上部支撐圖案182與下部支撐圖案180之間的空間。頂部電極TE可包含摻雜劑摻雜多晶矽層、摻雜劑摻雜矽-鍺層、金屬氮化物層（例如，氮化鈦層）或金屬層（例如，鎢、鋁及/或銅）中的至少一者。
若包含釕（Ru）的上部導電圖案134與包含位元線BL中的各者中的矽化合物的位元線封蓋圖案BCP直接接觸，則矽化釕可形成於上部導電圖案134與位元線封蓋圖案BCP之間的介面處，且因此可增加位元線BL的電阻。
然而，根據本揭露，位元線BL中的各者的上部導電圖案134可包含釕（Ru），且因此位元線BL可具有低電阻。另外，擴散障壁圖案136可位於包含釕（Ru）的上部導電圖案134與包含矽化合物的位元線封蓋圖案BCP之間，且擴散障壁圖案136可包含石墨烯圖案136a。石墨烯圖案136a可包含至少一個石墨烯層。石墨烯可為二維碳材料，其中碳原子以蜂巢式結構彼此鍵結，且石墨烯的鄰接碳原子之間的距離可小於矽原子的大小。因此，石墨烯圖案136a可防止位元線封蓋圖案BCP中的矽擴散至上部導電圖案134中。因此，有可能防止矽化釕形成於上部導電圖案134與位元線封蓋圖案BCP之間，且有可能防止位元線BL的電阻增加。
因此，可提供具有改良的電特性及極佳可靠度的半導體裝置。
圖5、圖8、圖10、圖12以及圖14為對應於圖1的線A-A'的橫截面圖以說明製造根據本揭露的一些實施例的半導體裝置的方法。圖6、圖9、圖11、圖13以及圖15為對應於圖1的線B-B'的橫截面圖以說明製造根據本揭露的一些實施例的半導體裝置的方法。圖7A至圖7D為圖5的部分『P2』的放大圖。在下文中，出於便於解釋的目的將省略對如參考圖1、圖2、圖3以及圖4A至圖4D所提及的相同特徵的描述。
參考圖1、圖5以及圖6，主動圖案ACT可形成於基底100上。舉例而言，主動圖案ACT的形成可包含：在基底100上形成第一遮罩圖案；及使用第一遮罩圖案作為蝕刻遮罩來蝕刻基底100的上部部分。由於基底100的上部部分經蝕刻，因此暴露主動圖案ACT的側表面的溝槽T可形成於基底100中。可形成裝置絕緣層102以填充溝槽T。舉例而言，裝置絕緣層102的形成可包含：在基底100上形成填充溝槽T的裝置隔離絕緣層；及平坦化裝置隔離絕緣層以暴露基底100的頂部表面。
字元線WL可形成於基底100中，且可與主動圖案ACT及裝置絕緣層102相交。字元線WL可在第一方向D1上彼此間隔開，且可在第二方向D2上延伸。字元線WL中的各者可包含延伸至主動圖案ACT及裝置絕緣層102的上部部分中及/或穿透所述上部部分的閘極電極GE、閘極電極GE與主動圖案ACT之間及閘極電極GE與裝置絕緣層102之間的閘極介電圖案GI以及閘極電極GE的頂部表面上的閘極封蓋圖案GC。舉例而言，閘極電極GE及閘極介電圖案GI的形成可包含：形成延伸至基底100中的主動圖案ACT及裝置絕緣層102的上部部分中及/或穿透所述上部部分的凹槽；形成至少部分地覆蓋凹槽的內部表面的閘極介電層；形成至少部分地填充凹槽的閘極電極層；以及平坦化閘極介電層及閘極電極層以暴露基底100的頂部表面。在實例實施例中，閘極封蓋圖案GC的形成可包含：使閘極電極GE的上部部分凹入以在凹槽中的各者中形成空區；形成至少部分地填充空區的閘極封蓋層；以及平坦化閘極封蓋層以暴露基底100的頂部表面。
第一摻雜劑注入區110a及第二摻雜劑注入區110b可形成於主動圖案ACT中的各者中。舉例而言，第一摻雜劑注入區110a及第二摻雜劑注入區110b的形成可包含使用閘極封蓋圖案GC及裝置絕緣層102作為遮罩將具有相同導電性類型的摻雜劑植入至主動圖案ACT中。
絕緣層120可形成於基底100上，且可覆蓋主動圖案ACT、裝置絕緣層102以及字元線WL中的至少一部分。下部導電層130L可堆疊於絕緣層120上。可形成凹入區R1以穿透絕緣層120及下部導電層130L，且延伸至主動圖案ACT及裝置絕緣層102中。舉例而言，凹入區R1的形成可包含：在下部導電層130L上形成界定其中將形成凹入區R1的區的第二遮罩圖案；及使用第二遮罩圖案作為蝕刻遮罩來蝕刻下部導電層130L、絕緣層120、主動圖案ACT以及裝置絕緣層102。可在形成凹入區R1之後移除第二遮罩圖案。
可形成位元線接觸層DCL以至少部分地填充凹入區R1。舉例而言，位元線接觸層DCL的形成可包含：在下部導電層130L上形成至少部分地填充凹入區R1的位元線接觸層DCL；及平坦化位元線接觸層DCL以暴露下部導電層130L的頂部表面。因此，位元線接觸層DCL可局部形成於凹入區R1中。
下部障壁層132L、上部導電層134L、擴散障壁層136L、下部封蓋層140L以及上部封蓋層142L可依序堆疊於下部導電層130L上，且可各自延伸至位元線接觸層DCL上。下部障壁層132L可覆蓋下部導電層130L及位元線接觸層DCL的頂部表面的至少一部分。下部障壁層132L、上部導電層134L、擴散障壁層136L、下部封蓋層140L以及上部封蓋層142L中的各者可使用物理氣相沈積（physical vapor deposition；PVD）方法、化學氣相沈積（chemical vapor deposition；CVD）方法或原子層沈積（atomic layer deposition；ALD）方法來形成。
參考圖5及圖7A，擴散障壁層136L可包含石墨烯薄層136La。石墨烯薄層136La可為上部導電層134L與下部封蓋層140L之間的單一石墨烯層，或可包含在第四方向D4上堆疊於上部導電層134L與下部封蓋層140L之間的多個石墨烯層。舉例而言，石墨烯薄層136La可藉由化學氣相沈積（CVD）方法使用微波電漿、感應耦合電漿（inductively coupled plasma；ICP）、電容耦合電漿（capacitively coupled plasma；CCP）或脈衝電漿、熱化學氣相沈積（thermal chemical vapor deposition；熱CVD）方法或原子層沈積（ALD）方法形成。
參考圖5、圖7B以及圖7C，根據一些實施例，擴散障壁層136L可更包含石墨烯薄層136La與下部封蓋層140L之間或石墨烯薄層136La與上部導電層134L之間的上部障壁層136Lb。上部障壁層136Lb可使用物理氣相沈積（PVD）方法、化學氣相沈積（CVD）方法或原子層沈積（ALD）方法形成。對於一些實例，參考圖7B，上部障壁層136Lb可形成於石墨烯薄層136La與下部封蓋層140L之間。對於某些實例，參考圖7C，上部障壁層136Lb可形成於石墨烯薄層136La與上部導電層134L之間。
參考圖5及圖7D，根據一些實施例，下部封蓋層140L可包含鄰近於擴散障壁層136L的第一下部封蓋層140La，及第一下部封蓋層140La上的第二下部封蓋層140Lb。第一下部封蓋層140La可形成於擴散障壁層136L與第二下部封蓋層140Lb之間。可在低於第二下部封蓋層140Lb的沈積製程的溫度的溫度下執行第一下部封蓋層140La的沈積製程。舉例而言，第一下部封蓋層140La可包含在相對較低溫度（例如，約300攝氏度）下沈積的氮化矽（SiN），且第二下部封蓋層140Lb可包含在相對較高溫度（例如，約630攝氏度至約740攝氏度）下沈積的氮化矽（SiN）。
下部封蓋層140L及上部封蓋層142L中各者可包含矽化合物。當第一下部封蓋層140La藉由低溫沈積製程形成時，有可能抑制下部封蓋層140L中的矽擴散至上部導電層134L中。
參考圖1、圖8以及圖9，可依序蝕刻上部封蓋層142L、下部封蓋層140L、擴散障壁層136L、上部導電層134L、下部障壁層132L以及下部導電層130L以形成位元線BL。位元線BL可形成於絕緣層120上，且可與字元線WL相交。位元線BL可在第一方向D1上延伸，且可在第二方向D2上彼此間隔開。位元線BL中的各者可包含上部封蓋圖案142、下部封蓋圖案140、擴散障壁圖案136、上部導電圖案134、下部障壁圖案132以及下部導電圖案130，所述圖案分別藉由蝕刻上部封蓋層142L、下部封蓋層140L、擴散障壁層136L、上部導電層134L、下部障壁層132L以及下部導電層130L而形成。上部封蓋圖案142及下部封蓋圖案140可稱為位元線封蓋圖案BCP。位元線BL中的各者的下部導電圖案130可經配置以在絕緣層120上在第一方向D1上彼此間隔開。
位元線觸點DC可形成於位元線BL中的各者下，且可在第一方向D1上彼此間隔開。下部導電圖案130及位元線觸點DC可在第一方向D1上交替地配置。可藉由蝕刻位元線接觸層DCL來形成位元線觸點DC。可在位元線觸點DC中的各者的兩側處暴露凹入區R1中的各者的內部表面。
第一間隔物151可形成於位元線BL中的各者的側表面上，且可延伸至絕緣層120上。第一間隔物151可延伸至位元線觸點DC中的各者的側表面上，且可覆蓋凹入區R1中的各者的經暴露內部表面的至少一部分。絕緣襯墊152及填充絕緣圖案153可形成於位元線觸點DC中的各者的兩側處，且可經形成以填充凹入區R1中的各者的剩餘部分。絕緣襯墊152可位於第一間隔物151與填充絕緣圖案153之間。
舉例而言，第一間隔物151、絕緣襯墊152以及填充絕緣圖案153的形成可包含：形成覆蓋位元線BL中的各者的側表面、位元線觸點DC中的各者的側表面以及凹入區R1中的各者的經暴露內部表面中的至少一部分的第一間隔物層；在第一間隔物層上形成沿第一間隔物層延伸的絕緣襯墊層；形成填充凹入區R1中的各者的剩餘部分的填充絕緣層；以及非等向性地蝕刻填充絕緣層、絕緣襯墊層以及第一間隔物層。
參考圖1、圖10以及圖11，第二間隔物155可形成於位元線BL中的各者的側表面上。第一間隔物151可位於位元線BL中的各者的側表面與第二間隔物155之間，且可在絕緣層120及第二間隔物155的頂部表面之間延伸。舉例而言，第二間隔物155的形成可包含：形成覆蓋位元線BL中的各者的側表面的至少一部分的第二間隔物層；及非等向性地蝕刻第二間隔物層。絕緣層120的藉由第二間隔物155暴露的一部分亦可在第二間隔物層的非等向性蝕刻製程中進行蝕刻。
第三間隔物157可形成於位元線BL中的各者的側表面上。第一間隔物151及第二間隔物155可位於位元線BL中的各者的側表面與第三間隔物157之間。第三間隔物157可覆蓋絕緣層120的側表面的至少一部分，且可與基底100的頂部表面及填充絕緣圖案153的頂部表面接觸。第三間隔物157可藉由與第二間隔物155實質上相同的方法形成。
第一間隔物151、第二間隔物155以及第三間隔物157可構成位元線間隔物150。位元線間隔物150可沿位元線BL中的各者的側表面在第一方向D1上延伸。
參考圖1、圖12以及圖13，先動觸點層PBC可形成於基底100上及位元線BL之間。位元線間隔物150可位於位元線BL中的各者與先動觸點層PBC之間。舉例而言，先動觸點層PBC的形成可包含：在基底100上形成至少部分地填充位元線BL之間的空間的接觸導電層；及平坦化接觸導電層以暴露上部封蓋圖案142的頂部表面。先動觸點層PBC可在彼此鄰近的一對位元線BL之間在第一方向D1上延伸。
參考圖1、圖14以及圖15，先動觸點層PBC的上部部分可凹入。此後，儲存節點觸點BC可藉由圖案化先動觸點層PBC而形成。儲存節點觸點BC可在彼此鄰近的一對位元線BL之間在第一方向D1上彼此間隔開。絕緣柵可形成於儲存節點觸點BC之間。絕緣柵及儲存節點觸點BC可在第一方向D1上交替地配置於位元線BL對之間。導電層CL可形成於基底100上以覆蓋位元線BL、儲存節點觸點BC以及絕緣柵的頂部表面的至少一部分。
再次參考1、圖2以及圖3，著陸墊LP可藉由圖案化導電層CL而形成。第一上部絕緣層160可經形成以至少部分地填充著陸墊LP之間的空間。
蝕刻終止層170可形成於著陸墊LP及第一上部絕緣層160上。底部電極BE可形成於著陸墊LP中的各別者上。底部電極BE中的各者可延伸至穿透蝕刻終止層170中及/或穿透蝕刻終止層170，以便連接至著陸墊LP中的對應著陸墊LP。
上部支撐圖案182可形成於底部電極BE的上部側表面上，且可支撐底部電極BE的上部側表面。下部支撐圖案180可形成於底部電極BE的下部側表面上，且可支撐底部電極BE的下部側表面。介電層175可經形成以至少部分地覆蓋底部電極BE的表面及上部支撐圖案182以及下部支撐圖案180的表面。頂部電極TE可形成於基底100上，且可至少部分地填充底部電極BE之間的空間。底部電極BE、介電層175以及頂部電極TE可構成電容器結構CAP。
圖16為圖1的擴散障壁圖案中的石墨烯圖案的XPS圖，且圖17為繪示圖1的擴散障壁圖案中的石墨烯圖案的拉曼峰值的圖。
參考圖16，石墨烯圖案136a中的sp2鍵可為石墨烯圖案136a中的總鍵（擬合）的約50%或大於50%。舉例而言，石墨烯圖案136a中的sp2鍵可等於或大於石墨烯圖案136a中的總鍵（擬合）的50%且可小於總鍵（擬合）的100%。
參考圖17，隨著石墨烯圖案136a的厚度增加，G峰值的強度可能增加。G峰值可為顯示於常見於基於石墨的材料中的峰值，且可對應於其中六邊形結構的碳原子以與鄰接原子的振動方向相反的方向振動的模式。D峰值及2D峰值可為由石墨烯圖案136a中的缺陷引起的峰值。根據本揭露的一些實施例，石墨烯圖案136a可滿足（D峰值強度）/（G峰值強度）的值等於或小於2.0的條件及（2D峰值強度）/（G峰值強度）的值等於或大於0.1的條件。
根據本揭露的一些實施例，位元線可包含位元線封蓋圖案與包含釕（Ru）的上部導電圖案之間的擴散障壁圖案，且擴散障壁圖案可包含石墨烯圖案。由於上部導電圖案包含釕（Ru），因此位元線可具有低電阻。另外，石墨烯圖案可防止位元線封蓋圖案中的矽擴散至上部導電圖案中，且因此可防止位元線的電阻增加。因此，可提供具有改良的電特性及極佳可靠度的半導體裝置。
雖然已特定地展示及描述本揭露的實例實施例，但所屬領域中具通常知識者將理解，在不脫離隨附申請專利範圍的精神及範疇的情況下，可對此等實例實施例進行形式及細節上的變化。
100:基底 100L:底部表面 102:裝置絕緣層 110a:第一摻雜劑注入區 110b:第二摻雜劑注入區 120:絕緣層 130:下部導電圖案 130L:下部導電層 132:下部障壁圖案 132L:下部障壁層 134:上部導電圖案 134L:上部導電層 136:擴散障壁圖案 136a:石墨烯圖案 136a_S1:第一表面 136a_S2:第二表面 136a_T、140a_T:厚度 136b:上部障壁圖案 136L:擴散障壁層 136La:石墨烯薄層 136Lb:上部障壁層 140:下部封蓋圖案 140a:第一下部封蓋圖案 140b:第二下部封蓋圖案 140L:下部封蓋層 140La:第一下部封蓋層 140Lb:第二下部封蓋層 142:上部封蓋圖案 142L:上部封蓋層 150:位元線間隔物 151:第一間隔物 152:絕緣襯墊 153:填充絕緣圖案 155:第二間隔物 157:第三間隔物 160:第一上部絕緣層 170:蝕刻終止層 175:介電層 180:下部支撐圖案 182:上部支撐圖案 A-A'、B-B':線 ACT:主動圖案 BC:儲存節點觸點 BCP:位元線封蓋圖案 BE:底部電極 BL:位元線 CAP:電容器結構 CL:導電層 D1:第一方向 D2:第二方向 D3:第三方向 D4:第四方向 DC:位元線觸點 DCL:位元線接觸層 GC:閘極封蓋圖案 GE:閘極電極 GI:閘極介電圖案 LP:著陸墊 P1、P2:部分 PBC:先動觸點層 R1:凹入區 T:溝槽 TE:頂部電極 WL:字元線
圖1為示出根據本揭露的一些實施例的半導體裝置的平面圖。 圖2為沿圖1的線A-A'截取的橫截面圖。 圖3為沿圖1的線B-B'截取的橫截面圖。 圖4A至圖4D為圖2的部分『P1』的放大圖。 圖5、圖8、圖10、圖12以及圖14為對應於圖1的線A-A'的橫截面圖以說明製造根據本揭露的一些實施例的半導體裝置的方法。 圖6、圖9、圖11、圖13以及圖15為對應於圖1的線B-B'的橫截面圖以說明製造根據本揭露的一些實施例的半導體裝置的方法。 圖7A至圖7D為圖5的部分『P2』的放大圖。 圖16為圖1的擴散障壁圖案中的石墨烯圖案的XPS圖。 圖17為繪示圖1的擴散障壁圖案中的石墨烯圖案的拉曼峰值（Raman peak）的圖。
102:裝置絕緣層
150:位元線間隔物
A-A'、B-B':線
ACT:主動圖案
BC:儲存節點觸點
BL:位元線
D1:第一方向
D2:第二方向
D3:第三方向
D4:第四方向
DC:位元線觸點
WL:字元線

Claims (10)

  1. 一種半導體裝置，包括： 基底，包括多個主動圖案； 位元線，在所述基底上與所述多個主動圖案中的至少一者相交且在第一方向上延伸， 其中所述位元線包括： 第一導電圖案，在所述第一方向上延伸； 位元線封蓋圖案，在所述第一導電圖案上在所述第一方向上延伸；以及 石墨烯圖案，在所述第一導電圖案與所述位元線封蓋圖案之間在所述第一方向上延伸， 其中所述第一導電圖案包含釕（Ru）。
  2. 如請求項1所述的半導體裝置，更包括在所述第一方向上配置於所述位元線下的一或多個位元線觸點，所述一或多個位元線觸點電連接至所述多個主動圖案中的各別一者， 其中所述第一導電圖案在所述一或多個位元線觸點上在所述第一方向上延伸，且 其中所述位元線更包括： 一或多個第二導電圖案，位於所述第一導電圖案下的所述一或多個位元線觸點之間；以及 下部障壁圖案，在所述第一導電圖案與所述一或多個第二導電圖案之間及所述第一導電圖案與所述一或多個位元線觸點之間在所述第一方向上延伸， 其中所述一或多個第二導電圖案及所述一或多個位元線觸點在所述第一方向上交替地配置。
  3. 如請求項1所述的半導體裝置，其中所述位元線封蓋圖案包括矽化合物。
  4. 如請求項1所述的半導體裝置，其中所述擴散障壁圖案更包括障壁圖案，所述障壁圖案位於所述第一導電圖案與所述石墨烯圖案之間或所述位元線封蓋圖案與所述石墨烯圖案之間。
  5. 如請求項4所述的半導體裝置，其中所述障壁圖案包括導電金屬氮化物或金屬矽化物中的至少一者。
  6. 如請求項1所述的半導體裝置，其中所述位元線封蓋圖案包括： 第一下部封蓋圖案，鄰近於所述擴散障壁圖案；以及 第二下部封蓋圖案，位於所述第一下部封蓋圖案上， 其中所述第一下部封蓋圖案包括在比所述第二下部封蓋圖案的沈積溫度更低的溫度下沈積的材料， 其中所述第一下部封蓋圖案及所述第二下部封蓋圖案中的各者在垂直於所述基底的底部表面的方向上具有厚度，且 其中所述第一下部封蓋圖案的所述厚度小於所述第二下部封蓋圖案的所述厚度。
  7. 如請求項1所述的半導體裝置，其中所述石墨烯圖案包括在垂直於所述基底的底部表面的方向上堆疊的多個石墨烯層，且其中所述多個石墨烯層中的一或多者具有等於或小於一百埃的厚度，且具有彼此相對的第一表面及第二表面，所述第一表面與所述第一導電圖案接觸，且所述第二表面與所述位元線封蓋圖案接觸。
  8. 如請求項1所述的半導體裝置，其中所述位元線為多個位元線中的一者， 其中所述多個位元線在所述第一方向上延伸且在與所述第一方向相交的第二方向上彼此間隔開，且 其中所述第一方向及所述第二方向平行於所述基底的底部表面。
  9. 如請求項8所述的半導體裝置，其中所述多個主動圖案中的各者具有在第三方向上延伸的條形狀，所述第三方向平行於所述基底的所述底部表面且與所述第一方向及所述第二方向兩者相交。
  10. 如請求項8所述的半導體裝置，更包括： 多個儲存節點觸點，在所述多個位元線中的彼此鄰近的一對位元線之間在所述第一方向上彼此間隔開， 其中所述多個儲存節點觸點中的各者連接至所述多個主動圖案中的對應主動圖案的末端部分。
TW111138414A 2022-01-18 2022-10-11 半導體裝置 TWI844984B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0007453 2022-01-18
KR1020220007453A KR20230111510A (ko) 2022-01-18 2022-01-18 반도체 장치

Publications (2)

Publication Number Publication Date
TW202331943A true TW202331943A (zh) 2023-08-01
TWI844984B TWI844984B (zh) 2024-06-11

Family

ID=

Also Published As

Publication number Publication date
US20230232611A1 (en) 2023-07-20
CN116507115A (zh) 2023-07-28
KR20230111510A (ko) 2023-07-25

Similar Documents

Publication Publication Date Title
CN101471379B (zh) 半导体器件及其制造工艺
US8058678B2 (en) Semiconductor memory device including a cylinder type storage node and a method of fabricating the same
US10622360B2 (en) Method of manufacturing a semiconductor device
JP2008193078A (ja) 半導体素子の配線構造及びこれの形成方法
US20220352173A1 (en) Semiconductor device
KR101561061B1 (ko) 돌출형 소자 분리막을 가지는 반도체 소자
TW202339206A (zh) 半導體裝置
CN115148705A (zh) 半导体结构及其制备方法
CN106469725B (zh) 存储元件及其制造方法
JP7462064B2 (ja) 半導体構造及び半導体構造の製造方法
TW202331943A (zh) 半導體裝置
KR100439038B1 (ko) 스터드형태의 캡핑층을 구비한 반도체 장치의 비트라인 및그의 형성방법
CN114446959A (zh) 半导体装置
TWI829436B (zh) 半導體記憶體裝置
TWI812547B (zh) 半導體記憶體裝置
TWI808662B (zh) 半導體記憶體裝置
TWI841912B (zh) 半導體記憶體裝置
US20220344341A1 (en) Semiconductor devices having air gaps
WO2023133940A1 (zh) 一种半导体结构及其制造方法
US20240155833A1 (en) Semiconductor device
US20240147707A1 (en) Semiconductor memory device
WO2022205672A1 (zh) 存储器的制作方法
TW202418965A (zh) 半導體記憶體裝置
TW202410478A (zh) 半導體記憶體裝置
TW202247428A (zh) 半導體記憶體裝置