TW202324539A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202324539A
TW202324539A TW111114423A TW111114423A TW202324539A TW 202324539 A TW202324539 A TW 202324539A TW 111114423 A TW111114423 A TW 111114423A TW 111114423 A TW111114423 A TW 111114423A TW 202324539 A TW202324539 A TW 202324539A
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
layer
epitaxial
forming
sublayer
Prior art date
Application number
TW111114423A
Other languages
English (en)
Inventor
沙哈吉 Ｂ 摩爾
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202324539A publication Critical patent/TW202324539A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

方法包含形成突出高於隔離區的突出半導體鰭，在突出半導體鰭的第一部分上形成閘極堆疊物，將突出半導體鰭的第二部分凹陷，以在鰭間隙壁之間形成凹口，從凹口形成磊晶區，形成磊晶區的步驟包含成長具有第一摻雜濃度的第一磊晶層，及在第一磊晶層上方成長第二磊晶層，第二磊晶層具有高於第一摻雜濃度的第二摻雜濃度。此方法更包含在磊晶區上方形成層間介電質，以及將層間介電質凹陷，以形成接觸開口，在將層間介電質凹陷之後，第一磊晶層透過第二磊晶層的剩下部分與接觸開口隔開。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其形成方法。
在形成鰭式場效電晶體時，一般透過形成半導體鰭，將半導體鰭凹陷，以形成凹口，並從凹口成長磊晶區來形成源極/汲極區。從相鄰半導體鰭的凹口成長的磊晶區可能彼此合併，且最終的磊晶區可具有平坦的頂表面。形成源極/汲極接觸插塞，以電性連接至源極/汲極區。
在一些實施例中，提供半導體裝置的形成方法，此方法包含形成突出高於隔離區的突出半導體鰭；在突出半導體鰭的第一部分上形成閘極堆疊物；將突出半導體鰭的第二部分凹陷，以在鰭間隙壁之間形成凹口；從凹口形成磊晶區，其中形成磊晶區的步驟包含:成長具有第一摻雜濃度的第一磊晶層；及在第一磊晶層上方成長第二磊晶層，其中第二磊晶層具有高於第一摻雜濃度的第二摻雜濃度；在磊晶區上方形成層間介電質；以及將層間介電質凹陷，以形成接觸開口，其中在將層間介電質凹陷之後，第一磊晶層透過第二磊晶層的剩下部分與接觸開口隔開。
在一些實施例中，提供半導體裝置，半導體裝置包含突出半導體鰭；磊晶區，連接至突出半導體鰭的末端，其中磊晶區包含:第一磊晶層，具有第一摻雜濃度；及第二磊晶層，位於第一磊晶層上方，其中第二磊晶層具有高於第一摻雜濃度的第二摻雜濃度；接觸蝕刻停止層，位於磊晶區上方；層間介電質，位於接觸蝕刻停止層上方；以及接觸插塞，通過接觸蝕刻停止層和層間介電質，其中接觸插塞透過第二磊晶層的底部與第一磊晶層間隔開。
在另外一些實施例中，提供半導體裝置，半導體裝置包含隔離區；第一突出半導體鰭和相鄰的第二突出半導體鰭，突出於隔離區上方；閘極堆疊物，位於第一突出半導體鰭和第二突出半導體鰭上；鰭間隙壁，與隔離區重疊；第一磊晶層和第二磊晶層，延伸高於鰭間隙壁，其中第一磊晶層和第二磊晶層包含硼摻雜矽鍺；第三磊晶層，位於第一磊晶層和第二磊晶層上方，其中第三磊晶層具有高於第一磊晶層和第二磊晶層的硼濃度和鍺原子百分比；以及源極/汲極矽化物區，延伸至第三磊晶層中，其中源極/汲極矽化物區接觸第三磊晶層的頂表面。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明實施例。例如，元件之尺寸不限於本揭示之一實施方式之範圍或數值，但可取決於元件之處理條件及/或要求性質。此外，在隨後描述中在第二部件上方或在第二部件上形成第一部件之包括第一及第二部件形成為直接接觸之實施例，以及亦可包括額外部件可形成在第一及第二部件之間，使得第一及第二部件可不直接接觸之實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
提供鰭式場效電晶體(FinFET)及其形成方法。依據本發明一些實施例，鰭式場效電晶體包含源極/汲極區，源極/汲極區透過磊晶成長具有不同組成的複數個半導體層來形成。複數個半導體層包含在低摻雜層上的高摻雜層。高摻雜層具有在形成接觸開口時停止蝕刻的功能，使得在最終結構中，高摻雜層可將最終的源極/汲極矽化物區與低摻雜半導體層隔開。這防止了不期望的低摻雜半導體層的快速蝕刻，且可減少摻雜物損失，並改善應變。雖然提供鰭式場效電晶體作為範例，但是本發明實施例可應用於其他類型的電晶體，例如全繞式閘極(Gate-All-Around，GAA)電晶體、平面電晶體或類似物。本文討論的實施例提供能夠製造或使用本文技術主題的範例，且所屬技術領域中具通常知識者將容易理解可作修改，同時保留在不同實施例所考慮的範圍中。在各種視圖和顯示的實施例中，使用相似的參考符號來標註相似的元件。雖然可以特定順序進行所討論的方法實施例，但是可以任何邏輯順序進行其他方法實施例。
第1、2、3、4、5、6A、6B、7A、7B、8A、8B、9、10、11、12、13圖顯示依據本發明一些實施例，包含虛設介電鰭的鰭式場效電晶體形成的中間階段的剖面示意圖。對應的製程也示意性地顯示於第20圖的製程流程圖200中。
請參照第1圖，提供基底20。基底20可為半導體基底，例如塊狀(bulk)半導體、絕緣層上覆半導體(Semiconductor-On-Insulator，SOI)基底或類似物，基底20可為摻雜(例如摻雜p型或n型摻雜物)或未摻雜。基底20可為晶圓10的一部分，晶圓10例如矽晶圓。一般來說，絕緣層上覆半導體基底為形成於絕緣層上的半導體材料層。絕緣層可為例如埋置氧化(Buried Oxide，BOX)層、氧化矽層或類似物。絕緣層提供於基底上，一般為矽基底或玻璃基底。也可使用其他基底，例如多層或漸變(gradient)基底。在一些實施例中，基底20的半導體材料可包含矽、鍺、化合物半導體(包含碳摻雜矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP)或前述之組合。基底20可為塊狀基底或可具有絕緣層上覆矽結構。
第2、3、4、5、6A、6B圖顯示依據一些實施例，形成淺溝槽隔離(Shallow Trench Isolation，STI)區、突出半導體鰭及虛設介電鰭(也被稱為介電鰭)。應當理解的是，這些圖式顯示的形成製程僅為範例，且可使用不同的製程。請參照第2圖，蝕刻基底20，以形成溝槽24。對應的製程顯示於第20圖所示的製程流程圖200的製程202。基底20在相鄰溝槽24之間的部分被稱為半導體條帶26。為了形成溝槽24，墊氧化層28和硬遮罩層30形成於基底20上，並將墊氧化層28和硬遮罩層30圖案化。墊氧化層28可為氧化矽形成的薄膜。依據本發明一些實施例，墊氧化層28在熱氧化製程中形成，其中將基底20的頂表面層氧化。
依據本發明一些實施例，硬遮罩層30由例如使用低壓化學氣相沉積(Low-Pressure Chemical Vapor Deposition，LPCVD)、電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)、原子層沉積(Atomic Layer Deposition，ALD)或類似方法形成的氮化矽形成，或包括氮化矽。光阻(未顯示)形成於硬遮罩層30上，且接著將光阻圖案化。接著，使用圖案化光阻作為蝕刻遮罩將硬遮罩層30圖案化，以形成第2圖所示的硬遮罩層30。接著，使用圖案化的硬遮罩層30作為蝕刻遮罩以蝕刻墊氧化層28和基底20，以形成溝槽24。
請參照第3圖，沉積介電層32。對應的製程顯示於第20圖所示的製程流程圖200的製程204。依據本發明一些實施例，介電層32透過使用順應沉積製程形成，例如原子層沉積、化學氣相沉積(Chemical Vapor Deposition，CVD)或類似方法。因此，介電層32的水平部分的厚度TH和垂直部分的厚度TV彼此相等或大致彼此相等(例如變化小於約10%)。介電層32的材料可選自氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、氧化鉿、氧化鋯、氧化鋁、類似物或前述之多層。厚度 TV (和厚度TH) 可以與溝槽 24 的寬度相當，例如，厚度TV 與溝槽 24 的寬度的比值在約 0.3 與約 3 之間的範圍內。
請參照第4圖，沉積介電層34。對應的製程顯示於第20圖所示的製程流程圖200的製程206。介電層34可為單一層，或可為包含複數個子層的複合層。依據一些實施例，介電層34可透過使用可流動化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)、旋塗或類似方法沉積。依據其他實施例，可使用原子層沉積、高密度電漿化學氣相沉積(High-Density Plasma Chemical Vapor Deposition，HDPCVD)、化學氣相沉積、電漿輔助化學氣相沉積(PECVD)或類似方法。依據一些實施例，介電層34透過氧化矽、氮化矽、氮氧化矽、氮碳氧化矽或高介電常數介電材料(例如氧化鉿、氧化鋯、氧化鋁、氮化鋁、氮化鈦)、類似物、前述之組合或前述之多層形成或包括前述材料。可進行退火/固化製程，以改善介電層32和34的品質。
依據一些實施例，介電層34包含介電層34A及介電層34A上方的介電層34B。舉例來說，介電層34A可為氧化矽層，且介電層34B可為氮化矽層或由前述材料形成的另一個高介電常數介電層。
在後續製程中，如第5圖所示，可進行平坦化製程(例如化學機械研磨(Chemical Mechanical Polish，CMP)製程或機械研磨製程)，以將介電層34的頂表面平坦化。接著，進行回蝕刻製程，以回蝕刻介電層34至所期望的高度。因此，將介電層34凹陷。對應的製程顯示於第20圖所示的製程流程圖200的製程208。
第6A和6B圖顯示介電層32的凹陷。對應的製程顯示於第20圖所示的製程流程圖200的製程210。此凹陷可透過使用等向性蝕刻製程(例如濕蝕刻製程或乾蝕刻製程)或非等向性蝕刻製程(例如乾蝕刻製程)來進行。選擇蝕刻化學物(蝕刻溶液或蝕刻氣體)，以蝕刻介電層32，而不蝕刻介電層34。
由於將介電層32凹陷的緣故，介電層34的一些部分突出高於剩下的介電層32的頂表面，以形成介電鰭38。再者，半導體條帶26具有一些頂部突出高於剩下的介電層32的頂表面，以形成突出半導體鰭40。在本文描述中，介電層32和介電層34在突出半導體鰭40下方的部分被統稱為淺溝槽隔離(STI)區42。也可移除硬遮罩層30和墊氧化層28(第5圖)。
第6B圖顯示第6A圖中的剖面6B-6B，其中從垂直平面得到此剖面。在此剖面中，介電層32具有在介電層34下方的底部部分以及在底部的兩側末端上方並連接至底部的兩側末端的側壁部分。突出半導體鰭40和介電鰭38透過溝槽44彼此隔開，透過凹陷的介電層32留下溝槽44。依據本發明一些實施例，突出半導體鰭40的高度T1可在約40nm與約80nm的範圍中，然而可採用不同的高度。
請參照第7A圖，形成虛設閘極堆疊物52，以延伸至突出半導體鰭40和介電鰭38的頂表面和側壁上，並延伸至溝槽44中。對應的製程顯示於第20圖所示的製程流程圖200的製程212。虛設閘極堆疊物52可包含虛設閘極介電質46和在虛設閘極介電質46上方的虛設閘極電極48。虛設閘極介電質46可由氧化矽形成或包括氧化矽，而虛設閘極電極48可由非晶矽或多晶矽形成，或包括非晶矽或多晶矽，而也可使用其他可應用的材料。每個虛設閘極堆疊物52也可包含在虛設閘極電極48上方的一個(或複數個)硬遮罩層50。硬遮罩層50可由氮化矽、氧化矽、氮碳化矽、氮碳氧化矽或前述之多層形成。虛設閘極堆疊物52可橫跨於一個或複數個突出半導體鰭40及一個或複數個介電鰭38上方。虛設閘極堆疊物52也具有長度方向垂直於突出鰭40和介電鰭38的長度方向。
形成虛設閘極堆疊物52的步驟可包含沉積順應性閘極介電層，沉積虛設閘極電極層，以完全填充溝槽44(第6B圖)，將虛設閘極電極層的頂表面平坦化，在平坦化的虛設閘極電極層上沉積硬遮罩層，並將沉積層圖案化。
在形成虛設閘極堆疊物52之後，沉積介電間隔層60(有時簡稱為間隔層)作為順應層。對應的製程顯示於第20圖所示的製程流程圖200的製程214。依據一些實施例，介電間隔層60由一個或多個介電材料形成或包括一個或多個介電材料，介電材料可包括氧化矽、氮化矽、氮氧化矽、氮碳氧化矽、類似物、前述之組合及/或前述之複合層。
第7B圖顯示第7A圖中的剖面7B-7B，其中從垂直平面得到此剖面。如第7B圖所示，介電間隔層60可延伸至突出半導體鰭40與對應的鄰近介電鰭38之間的溝槽44中。
第8A和8B圖分別顯示蝕刻介電間隔層60以形成閘極間隙壁62和鰭間隙壁64時的透視圖和剖面示意圖。對應的製程顯示於第20圖所示的製程流程圖200的製程216。第8B圖顯示第8A圖中的垂直剖面8B-8B。取決於介電間隔層60的結構、子層(如果有)及材料，透過一個或複數個非等向性蝕刻製程來進行此蝕刻。由於蝕刻的緣故，移除在虛設閘極堆疊物52、突出半導體鰭40和介電鰭38的頂表面上的介電間隔層60的頂部。因此，閘極間隙壁62形成於虛設閘極堆疊物52的側壁上，且鰭間隙壁64形成於突出半導體鰭40和介電鰭38的側壁上。可完全移除或可薄化接觸介電層32的頂表面的介電間隔層60的水平部分，但是仍然具有薄的部分。
接著，進行蝕刻製程，以蝕刻突出半導體鰭40未被虛設閘極堆疊物52和閘極間隙壁62(第8A圖)覆蓋的部分，以形成第9圖所示的凹口63。對應的製程顯示於第20圖所示的製程流程圖200的製程218。第9圖顯示剖面相同於第8B圖的剖面。在第9圖中，使用虛線來代表突出半導體鰭40被虛設閘極堆疊物52和閘極間隙壁62保護的部分。突出半導體鰭40並未在顯示的平面中，因此以虛線顯示突出半導體鰭40。
此凹陷可為非等向性，並保護突出半導體鰭40在虛設閘極堆疊物52和閘極間隙壁62正下方的部分免於蝕刻。凹陷的突出半導體鰭40(或半導體條帶26)的頂表面可高於、齊平於或低於淺溝槽隔離區42的頂表面。舉例來說，虛線頂表面66A和66B及實線頂表面66C顯示頂表面66和剩下的突出半導體鰭40(或半導體條帶26)的可能位置。依據本發明一些實施例，透過乾蝕刻製程進行突出半導體鰭40的凹陷。乾蝕刻可透過使用例如C 2F 6、CF 4、SO 2、HF和臭氧的混合物(接著使用稀釋HF)、 HBr、Cl 2及O 2的混合物、 HBr、 Cl 2、 O 2及CF 2的混合物或類似物的製程氣體來進行。此蝕刻可為非等向性或等向性。
在凹陷製程中，也將閘極間隙壁62和鰭間隙壁64凹陷。在淺溝槽隔離區42上的鰭間隙壁64仍具有剩下的一些部分。剩下的鰭間隙壁64的高度T2與突出半導體鰭40的高度T1相關，且高度T1越大，鰭間隙壁64的高度T2將越大，反之亦然。再者，高度T2越大，突出半導體鰭40的凹陷越少，頂表面66將越高，反之亦然。應當理解的是，如果鰭間隙壁64太高，後續形成的磊晶區將太小。如果如果鰭間隙壁64太矮，後續形成的磊晶區將太大且太寬。依據一些實施例，可選擇高度T2在約5nm與約30nm之間的範圍中。
接著，磊晶區68(源極/汲極區)透過(透過磊晶)選擇性成長複數個半導體層來形成，以形成第10圖中的結構，第10圖顯示其中一個磊晶區68。對應的製程顯示於第20圖的製程流程圖200中的製程220。取決於最終的鰭式場效電晶體為p型鰭式場效電晶體或n型鰭式場效電晶體，可在進行磊晶時原位摻雜p型雜質或n型雜質。舉例來說，當最終的鰭式場效電晶體為p型鰭式場效電晶體時，可成長矽鍺硼(SiGeB)、矽硼(SiB)或類似物。相對地，當最終的鰭式場效電晶體為n型鰭式場效電晶體時，可成長矽磷(SiP)、矽碳磷(SiCP)或類似物。在磊晶製程中，使用介電鰭38來限制磊晶區68的橫向成長，並防止相鄰的磊晶區68彼此合併。在後續的討論中，使用p型鰭式場效電晶體的p型源極/汲極區作為範例。實施例的概念也可應用n型源極/汲極區的形成製程和結構。
依據一些實施例，磊晶區68可包含磊晶層L1、L21和L22。磊晶層L3(也被稱為蓋層)可能或可不形成於磊晶層L22上。因此，使用虛線來顯示磊晶層L3，以標示可能或可不形成磊晶層L3。磊晶層L1、L21、L22和L3透過選擇性磊晶製程形成。磊晶層L1、L21、L22和L3的沉積可透過使用遠端電漿化學氣相沉積(Remote Plasma Chemical Vapor Deposition，RPCVD)、電漿輔助化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition，PECVD)或類似方法進行。磊晶區68的頂部可與突出半導體鰭40及/或介電鰭38的頂部齊平。磊晶區68的頂部可稍高於或低於突出半導體鰭40及/或介電鰭38的頂部(例如具有高度差異小於約10nm或5nm)。
依據一些實施例，磊晶層L1、L21、L22和L3由SiGeB形成或包括SiGeB。形成磊晶層L1、L21、L22和L3的製程氣體可包含含矽氣體(例如矽烷、乙矽烷(Si 2H 6)、二氯矽烷(dichlorosilane，DCS)或類似物)、含鍺氣體(例如鍺烷(GeH 4)、二鍺烷(Ge 2H 6)或類似物)以及含摻雜物製程氣體(例如B 2H 6或類似物)。磊晶層L1、L21、L22和L3的每一者的組成不同於其緊鄰的磊晶層，使得磊晶層L1、L21、L22和L3可以彼此區分出來。依據一些實施例，磊晶層L21具有硼濃度高於磊晶層L1的硼濃度，及/或磊晶層L21具有鍺原子百分比高於磊晶層L1的鍺原子百分比。磊晶層L22具有硼濃度高於磊晶層L21的硼濃度，及/或磊晶層L22具有鍺原子百分比高於磊晶層L21的鍺原子百分比。磊晶層L3可具有硼濃度等於或高於磊晶層L22的硼濃度。磊晶層L3也可由矽鍺形成，且可具有鍺原子百分比等於或低於磊晶層L22的鍺原子百分比。替代地，磊晶層L3可由矽(其中沒有硼和鍺)或SiB(其中沒有鍺)形成，且可具有硼濃度等於或高於磊晶層L22的硼濃度。
形成磊晶層L1、L21和L22的每一者的製程可包含對應沉積之後的回蝕刻製程。回蝕刻製程可以蝕刻氣體(例如HCl)進行，且可能或可不包含含矽氣體，例如SiH 4。回蝕刻導致並改善(111)刻面形成，並有助於形塑磊晶區68，並移除對應沉積腔體中的殘留氣體，以減少缺陷。
依據一些實施例，磊晶層L1的沉積透過非順應性沉積製程(其可為由下而上製程)來進行，使得磊晶層L1的底部部分比側壁部分更厚。依據一些實施例，沉積磊晶層L1，直到磊晶層L1的頂表面齊平於或低於鰭間隙壁64的頂端。磊晶層L1也可包含多層結構，多層結構包含例如SiGe層(沒有摻雜硼)及SiGe層上方的SiGeB層。磊晶層L1可具有硼濃度在約1 x 10 20/cm 3與約8 x 10 20/cm 3之間的範圍中。鍺原子百分比可在約15%與約30%之間的範圍中。依據一些實施例，磊晶層L1可具有一致的鍺原子百分比。依據其他實施例，磊晶層L1可具有漸變的鍺原子百分比，上部的鍺原子百分比高於下部的鍺原子百分比。舉例來說，磊晶層L1的底部可具有鍺原子百分比等於或小於約15%，隨著磊晶層L1的磊晶的進行，鍺原子百分比可逐漸且連續增加，磊晶層L1的頂部中的鍺原子百分比等於約30%。取決於凹口63(第9圖)的底部的位置，磊晶層L1的厚度T3可在約5nm與約15nm之間的範圍中。
磊晶層L21可具有硼濃度高於磊晶層L1的硼濃度。舉例來說，依據一些實施例，磊晶層L21的硼濃度可在約8 x 10 20/cm 3與約1 x 10 21/cm 3之間的範圍中。再者，磊晶層L21的鍺原子百分比高於磊晶層L1的鍺原子百分比。舉例來說，依據一些實施例，磊晶層L21的鍺原子百分比可在約40%與約60%之間的範圍中。
磊晶層L21的頂端比突出半導體鰭40(及/或介電鰭38的頂端)的頂端更低距離T4。設計距離T4足夠大，以允許足夠空間成長磊晶層L22於其上(磊晶區68大致不超出突出半導體鰭40的頂端)，且不會太小而不能容納足夠大的磊晶層L21。如果距離T4太大，磊晶區68的形狀將不正常。如果距離T4太小，上方的磊晶層L22將太薄，且在後續形成接觸開口中可能蝕刻通過，導致硼損失。依據一些實施例，選擇距離T4在約8nm與約20nm之間的範圍中。
再者，磊晶層L21的高度T5不能太小或太大。如果高度T5太小，磊晶區68的形狀將不正常。如果高度T5太大，上方的磊晶層L22將太薄，且在後續形成接觸開口中可能蝕刻通過(第12圖)。這將導致磊晶層L21的硼損失。依據一些實施例，選擇高度T5在約15nm與約35nm之間的範圍中。
依據一些實施例，為了確保磊晶區68具有正常形狀，使得磊晶區68可產生足夠應力，磊晶層L21可能足夠寬，但是不能太寬。舉例來說，比值W1/T4可在約1與約3之間的範圍中，其中磊晶區68具有寬度W1。再者，比值T5/T4可在約1與約4的範圍中。否則，如果比值W1/T4及/或比值T5/T4小於約1，磊晶層L21將太小。如果比值W1/T4大於約1，及/或比值T5/T4大於約4，磊晶層L21將太高，導致硼損失的問題。
磊晶層L22沉積於磊晶層L21上方，且在剖面示意圖中可具有鑽石形狀。依據一些實施例，磊晶層L22的硼濃度BC22等於或高於磊晶層L21的硼濃度BC21。舉例來說，磊晶層L22的硼濃度BC22可在約8 x 10 20/cm 3與約3 x 10 21/cm 3之間的範圍中。比值BC22/BC21可在約1與約3之間的範圍中。再者，磊晶層L22的鍺原子百分比高於磊晶層L21的鍺原子百分比，舉例來說，兩者之間的鍺原子百分比的差異在約15%與約30之間的範圍中。依據一些實施例，磊晶層L22的鍺原子百分比可能在約45%與約60%之間的範圍中。
依據一些實施例，在沉積磊晶層L22時，磊晶層L22具有一致的硼濃度及/或一致的鍺原子百分比。依據其他實施例，在沉積磊晶層L22時，磊晶層L22具有不一致的硼濃度及/或不一致的鍺原子百分比。舉例來說，磊晶層L22可具有下方子層及上方子層，其中下方子層具有比上方子層更大的硼濃度及/或更大的鍺原子百分比。如後續段落將討論，具有較大的硼濃度及較大的鍺原子百分比的SiGeB層在後續形成接觸開口中具有較小的蝕刻速率。因此，如果蝕刻通過上方子層，下方子層可用作蝕刻停止層。依據一些實施例，下方子層的硼濃度與上方子層的硼濃度的比值可大於2，且此比值可在約5與約10之間的範圍中。下方子層的鍺原子百分比與上方子層的鍺原子百分比之間的差異可大於約5%，且此差異可在約5%與約10%之間的範圍中。磊晶層L22也可具有漸變的硼濃度及/或漸變的鍺原子百分比。舉例來說，磊晶層L22的最下部可具有最大的硼濃度及最大的鍺原子百分比。隨著磊晶層L22的磊晶的進行，硼濃度和鍺原子百分比逐漸降低，且磊晶層L22的最高部分可具有最小的硼濃度及最小的鍺原子百分比。
相反地，磊晶層L22的最高部分可具有最大的硼濃度及最大的鍺原子百分比，而磊晶層L22的最下部可具有最小的硼濃度及最小的鍺原子百分比。因此，在形成接觸開口時(第12圖)，磊晶層L22的最高部分可作為蝕刻停止層，以阻礙磊晶層L22的蝕刻。
磊晶層L22的頂部的厚度T6足夠大，使得在後續形成接觸開口之後，保留磊晶層L22的一層。再者，期望在後續矽化製程之後，保留磊晶層L22的一部分，以將最終的矽化物區與磊晶層L21隔開。依據一些實施例，厚度T6大於約10nm，且可在約10nm與約20nm之間的範圍中。
依據一些實施例，磊晶層L22為磊晶區68的最頂層(及最外層)。依據其他實施例，也形成磊晶層L3。磊晶層L3可具有鍺原子百分比小於磊晶層L22的鍺原子百分比，但是大於磊晶層L21的鍺原子百分比，且磊晶層L3可具有大於磊晶層L22的硼濃度，且可具有比磊晶層L1更大的鍺原子百分比。依據一些實施例，磊晶層L3的硼濃度可在約1 x 10 21/cm 3與約2 x 10 21/cm 3之間的範圍中。依據一些實施例，磊晶層L3的鍺原子百分比可在約45%與約55%之間的範圍中。磊晶層L3也可具有小於約45%的低鍺原子百分比，且可由SiB形成(沒有鍺)。
接著，請參照第11圖，接觸蝕刻停止層(Contact Etch Stop Layer，CESL)70和層間介電質(Inter-Layer Dielectric，ILD)72形成於磊晶區68上方以及虛設閘極堆疊物52(第7A和8A圖)上方。對應的製程顯示於第20圖的製程流程圖200中的製程222。進行平坦化製程(例如化學機械研磨製程或機械研磨製程)，以移除接觸蝕刻停止層70和層間介電質72的多餘部分，直到暴露虛設閘極堆疊物52(第8A圖)。
在後續製程中，以取代閘極堆疊物(未顯示)取代虛設閘極堆疊物52(第8A圖)，取代閘極堆疊物可包含界面層(例如氧化矽層)、界面層上方的高介電常數介電層、一個或多個功函數層、蓋層、填充金屬區或類似物。依據其他實施例，不取代虛設閘極堆疊物52，且虛設閘極堆疊物52作為最終鰭式場效電晶體的實際閘極。
接著，請參照第12圖，蝕刻層間介電質72及接觸蝕刻停止層70，以形成源極/汲極接觸開口74。對應的製程顯示於第20圖的製程流程圖200中的製程224。依據形成磊晶層L3的一些實施例，蝕刻通過磊晶層L3，並暴露磊晶層L22的頂表面。控制蝕刻，以在磊晶層L22停止，磊晶層L22的過蝕刻很小。舉例來說，源極/汲極接觸開口74可延伸至磊晶層L22中的深度在約1nm與約3nm之間的範圍中。
由於增加的硼濃度及/或增加的鍺原子百分比的緣故，實現了磊晶層L22縮小的過蝕刻。舉例來說，在用於形成源極/汲極接觸開口74的清潔製程中，可使用例如去離子水和臭氧(O 3)的化學物，這些化學物將磊晶區68氧化，並移除最終的氧化物，這將成為蝕刻磊晶層L22的一部分。當增加了硼濃度及/或鍺原子百分比時，降低了蝕刻速率。因此，磊晶層L22作為蝕刻(清潔)停止層。期望不蝕刻通過磊晶層L22，並在源極/汲極接觸開口74下方留有磊晶層L22的適當剩下層。否則，如果蝕刻通過磊晶層L22，由於磊晶層L21具有比磊晶層L22更小的硼濃度及/或更小的鍺原子百分比，因此磊晶層L21的蝕刻速率將很大且無法控制。這將導致移除顯著量的磊晶層L21，且磊晶層L21的蝕刻部分的硼損失將顯著。再者，透過提供甚至比剩下部分具有更大的硼濃度及/或鍺原子百分比的上方子層或下方子層，提供了有效的蝕刻停止層。
再者，如第13圖所示，形成源極/汲極矽化物區76。對應的製程顯示於第20圖的製程流程圖200中的製程226。依據本發明一些實施例，源極/汲極矽化物區76的形成包含沉積金屬層(例如鈦層、鈷層或類似物)，金屬層延伸至源極/汲極接觸開口74(第12圖)中，接著進行退火製程，使得金屬層的底部與磊晶層L22反應，以形成源極/汲極矽化物區76。可移除剩下的未反應金屬層。接著，形成源極/汲極接觸插塞78，且源極/汲極接觸插塞78電性連接至源極/汲極矽化物區76。對應的製程顯示於第20圖的製程流程圖200中的製程228。依據一些實施例，源極/汲極接觸插塞78包括TiN層以及TiN層上方的填充金屬(例如鎢或鈷)，進而形成鰭式場效電晶體80。
矽化製程也消耗了磊晶層L22的一些部分。期望在矽化製程之後，仍保留有磊晶層L22的一部分(具有厚度T6’)，以將源極/汲極矽化物區76與磊晶層L21隔開。厚度T6’的值不能太大或太小。如果厚度T6’的值太小，由於製程變異的緣故，在個別晶粒中一些鰭式場效電晶體80的源極/汲極矽化物區76可接觸磊晶層L21，而裝置效能將會下降。如果厚度T6’的值太大，將必須縮小磊晶層L21的厚度，使得有足夠空間容納磊晶層L22增加的厚度。因此，磊晶層L21將太小，且將因此改變磊晶區68的形狀。這最終導致源極/汲極矽化物區76坐落在低於期望的水平高度。因此，可選擇磊晶層L22的厚度T6’在約3nm與約10nm之間的範圍中。
相似於厚度T6’，從源極/汲極矽化物區76到突出半導體鰭40的頂部的距離T7也不能太大或太小。否則，結果將分別相似於厚度T6’ 太小或太大的結果。因此，可選擇距離T7在約10nm與約15nm之間的範圍中。
基於單一突出半導體鰭40形成第13圖所示的鰭式場效電晶體80。依據一些實施例，可形成多個鰭式場效電晶體，如第14-18圖所示。除非特別註明，否則在這些實施例中的材料和形成製程本質上相同於在前述實施例中由相同的參考符號標註的類似組件。在先前實施例的討論中可找到關於第14-18圖顯示的組件的形成製程及材料的細節。
請參照第14圖，形成磊晶區68。這些實施例的初始步驟本質上相同於第1-5、6A、6B、7A、7B、8A、8B和9圖所示的步驟，除了在第14圖中，兩個或更多個突出半導體鰭40彼此相鄰，而沒有介電鰭38在突出半導體鰭40之間。形成製程也相似於先前實施例，除了突出半導體鰭40彼此靠近，且在形成介電層32之後，沒有介電層34可填充於緊密的突出半導體鰭40之間。因此，沒有介電鰭38將形成於緊密的突出半導體鰭40之間。
第14圖顯示依據一些實施例，從兩個(或更多個)突出半導體鰭40形成磊晶區68，其中從不同的突出半導體鰭40成長的磊晶層L21不合併。顯示磊晶層L1、L21、L22和L3(可形成或不形成磊晶層L3)。磊晶層L21不合併。相對地，從相鄰突出半導體鰭40成長的磊晶層L22合併。
依據這些實施例，為了確保磊晶層L21足夠大但是不過大，且為了確保磊晶層L22具有足夠厚度使得不蝕刻通過磊晶層L22，控制磊晶層L21和L22的尺寸。可選擇相鄰的磊晶層L21之間的距離D1在約3nm與約10nm之間的範圍中。這使得磊晶層L22的頂部在到達突出半導體鰭40的頂表面水平高度之前，磊晶層L22的合併具有足夠空間。
依據這些實施例，選擇磊晶層L22的合併高度MH22在約15nm與約20nm之間的範圍中。合併高度MH22也可在突出半導體鰭40的高度T1的約20%與約30%之間的範圍中(使得比值MH22/T1在約0.2與約0.3之間的範圍中)。如果合併高度MH22小於約15nm，及/或比值MH22/T1小於約0.2，磊晶層L22可能太薄，且在後續製程中可能蝕刻通過磊晶層L22，導致硼損失。如果合併高度MH22大於約20nm，及/或比值MH22/T1大於約0.3，後續形成的接觸插塞將坐落在太高的水平高度，且可能有短路問題。
第15圖顯示形成源極/汲極接觸插塞78和源極/汲極矽化物區76。源極/汲極矽化物區76形成於磊晶層L21上方，並與磊晶層L21間隔開。厚度T6’可在約3nm與約10nm之間的範圍中。
第16和17圖顯示依據其他實施例，形成多個鰭的鰭式場效電晶體。這些實施例相似於第14和15圖的實施例，除了磊晶層L21合併，且磊晶層L22形成於合併的磊晶層L21上。
依據這些實施例，選擇磊晶層L21的合併高度MH21在約15nm與約20nm之間的範圍中。合併高度MH21可小於突出半導體鰭40的高度T1的約30%。合併高度MH21也可小於約30nm。如果合併高度MH21大於突出半導體鰭40的高度T1的約30%，及/或大於約30nm，則將不期望地改變磊晶層L21和L22的整體形狀，且後續形成的源極/汲極接觸插塞78將坐落在太高的水平高度，且可能有短路問題。比值T1/MH21可在約3與約8之間的範圍中。
磊晶區68的寬度W4可在約40nm與約60nm之間的範圍中。合併的磊晶層L21的寬度W3可在約35nm與約45nm之間的範圍中，且可在寬度W4的約60%與約90%之間的範圍中。如果寬度W3小於約35nm，寬度W3可小於鰭間距，而磊晶層L21可能不會合併。如果寬度W3大於約45nm，磊晶層L21和L22的總體積可能太小，且從相鄰突出半導體鰭40成長的磊晶層L21和L22的部分可能不合併作為一個單一區域。相似地，如果寬度W3大於約60nm，可能佔據太多空間，並可能導致相鄰鰭式場效電晶體的磊晶區合併。
第17圖顯示形成源極/汲極接觸插塞78和源極/汲極矽化物區76。源極/汲極矽化物區76形成於磊晶層L21上方，並與磊晶層L21間隔開。厚度T6’可在約3nm與約10nm之間的範圍中。
第18圖示意性地顯示基於複數個突出半導體鰭40形成的磊晶區68。依據一些實施例，基於多個突出半導體鰭40的磊晶層L21合併。
第19圖示意性地顯示依據一些實施例，磊晶區68的硼的分布。在沉積磊晶區68之後，複數個熱製程導致鍺擴散。標註了磊晶層L1、L21、L22和L3。虛線84示意性地顯示鍺分布，其中磊晶層L22的底部具有最高硼濃度，而虛線86示意性地顯示鍺分布，其中磊晶層L22的頂部具有最高硼濃度。硼分布可具有相似趨勢，且也可使用第19圖示意性地顯示硼分布。
本發明實施例具有一些優點特徵。透過選擇適當的硼濃度、鍺原子百分比以及磊晶層的位置和厚度，源極/汲極接觸插塞和矽化物區可坐落(並停止於)具有高摻雜物濃度和鍺濃度的磊晶層上。因此，避免了摻雜物損失的問題。再者，由於磊晶區減少損失的緣故，磊晶區維持高應變。增加了鰭式場效電晶體的電流。再者，由於更好的接觸著陸和位置良好的高摻雜層的緣故，可降低寄生電容。透過穿透式電子顯微鏡(Transmission electron microscopy，TEM)奈米束繞射測量的實驗結果顯示，透過使用本發明實施例，相較於接觸插塞及矽化物區延伸至磊晶層L21中的傳統結構，源極/汲極區的應變可改善約0.4%。
依據本發明一些實施例，方法包含形成突出高於隔離區的突出半導體鰭；在突出半導體鰭的第一部分上形成閘極堆疊物；將突出半導體鰭的第二部分凹陷，以在鰭間隙壁之間形成凹口；從凹口形成磊晶區，其中形成磊晶區的步驟包含:成長具有第一摻雜濃度的第一磊晶層；及在第一磊晶層上方成長第二磊晶層，其中第二磊晶層具有高於第一摻雜濃度的第二摻雜濃度；在磊晶區上方形成層間介電質；以及將層間介電質凹陷，以形成接觸開口，其中在將層間介電質凹陷之後，第一磊晶層透過第二磊晶層的剩下部分與接觸開口隔開。在一實施例中，第一摻雜濃度和第二摻雜濃度為硼濃度。在一實施例中，第一磊晶層和第二磊晶層包括矽鍺，且其中第二磊晶層具有高於第一磊晶層的鍺原子百分比。在一實施例中，磊晶區更包括在第二磊晶層上方成長半導體蓋層，其中半導體蓋層具有第一鍺原子百分比低於第二磊晶層的第二鍺原子百分比。在一實施例中，上述方法更包括在接觸開口的底部和磊晶區的頂表面形成矽化物區，其中矽化物區透過第二磊晶層的剩下部分的一部分與第一磊晶層間隔開。在一實施例中，成長第二磊晶層的步驟包括:成長第一子層；以及在第一子層上方成長第二子層，其中第一子層具有高於第二子層的摻雜濃度，且其中第一子層和第二子層皆具有高於第一磊晶層的摻雜濃度。在一實施例中，第二磊晶層的剩下部分包括第一子層。在一實施例中，成長第二磊晶層的步驟包括:成長第一子層；以及在第一子層上方成長第二子層，其中第一子層具有低於第二子層的摻雜濃度，且其中第一子層和第二子層皆具有高於第一磊晶層的摻雜濃度。在一實施例中，第二磊晶層的剩下部分包括第一子層和第二子層。在一實施例中，形成磊晶區之後及形成層間介電質之前，第一磊晶層的最頂點低於突出半導體鰭的最頂部水平高度。在一實施例中，上述方法更包括在突出半導體鰭的兩側上形成虛設介電鰭，其中磊晶區的最頂部末端與突出半導體鰭和虛設介電鰭在大致相同水平高度。
依據本發明一些實施例，裝置包含突出半導體鰭；磊晶區，連接至突出半導體鰭的末端，其中磊晶區包含:第一磊晶層，具有第一摻雜濃度；及第二磊晶層，位於第一磊晶層上方，其中第二磊晶層具有高於第一摻雜濃度的第二摻雜濃度；接觸蝕刻停止層，位於磊晶區上方；層間介電質，位於接觸蝕刻停止層上方；以及接觸插塞，通過接觸蝕刻停止層和層間介電質，其中接觸插塞透過第二磊晶層的底部與第一磊晶層間隔開。在一實施例中，上述裝置更包括矽化物區，延伸至第二磊晶層中，其中矽化物區透過第二磊晶層的底部與第一磊晶層間隔開。在一實施例中，第二磊晶層的底部具有厚度在約3nm與約10nm之間的範圍中。在一實施例中，上述裝置更包括半導體蓋層，位於第二磊晶層上方，其中半導體蓋層具有第一鍺原子百分比低於第二磊晶層的第二鍺原子百分比。在一實施例中，上述裝置更包括第三磊晶層，位於第一磊晶層下方；以及鰭間隙壁，接觸第三磊晶層的兩側側壁，其中第三磊晶層具有低於第一摻雜濃度的第三摻雜濃度。在一實施例中，第一磊晶層和第二磊晶層包括矽鍺，且其中第二磊晶層具有高於第一磊晶層的鍺原子百分比。
依據本發明一些實施例，裝置包含隔離區；第一突出半導體鰭和相鄰的第二突出半導體鰭，突出於隔離區上方；閘極堆疊物，位於第一突出半導體鰭和第二突出半導體鰭上；鰭間隙壁，與隔離區重疊；第一磊晶層和第二磊晶層，延伸高於鰭間隙壁，其中第一磊晶層和第二磊晶層包括硼摻雜矽鍺；第三磊晶層，位於第一磊晶層和第二磊晶層上方，其中第三磊晶層具有高於第一磊晶層和第二磊晶層的硼濃度和鍺原子百分比；以及源極/汲極矽化物區，延伸至第三磊晶層中，其中源極/汲極矽化物區接觸第三磊晶層的頂表面。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10:晶圓 20:基底 24,44:溝槽 26:半導體條帶 28:墊氧化層 30,50:硬遮罩層 32,34,34A,34B:介電層 38:介電鰭 40:突出半導體鰭 42:淺溝槽隔離區 46:虛設閘極介電質 48:虛設閘極電極 52:虛設閘極堆疊物 60:介電間隔層 62:閘極間隙壁 63:凹口 64:鰭間隙壁 66:頂表面 66A,66B:虛線頂表面 66C:實線頂表面 68:磊晶區 70:接觸蝕刻停止層 72:層間介電質 74:源極/汲極接觸開口 76:源極/汲極矽化物區 78:源極/汲極接觸插塞 80:鰭式場效電晶體 84,86:虛線 200:製程流程圖 202,204,206,208,210,212,214,216,218,220,222,224,226,228:製程 L1,L21,L22,L3:磊晶層 T1,T2,T5:高度 TH,TV,T3,T6,T6’:厚度 D1,T4,T7:距離 W1,W3,W4:寬度 MH21,MH22:合併高度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1、2、3、4、5、6A、6B、7A、7B、8A、8B、9、10、11、12、13圖顯示依據一些實施例，基於單一突出半導體鰭的鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)形成的中間階段的剖面示意圖。 第14和15圖顯示依據一些實施例，基於兩個突出半導體鰭的鰭式場效電晶體形成的中間階段的剖面示意圖。 第16和17圖顯示依據一些實施例，基於兩個突出半導體鰭的鰭式場效電晶體形成的中間階段的剖面示意圖。 第18圖顯示依據一些實施例，基於多個突出半導體鰭的磊晶區的剖面示意圖。 第19圖顯示依據一些實施例，在源極/汲極磊晶區中的鍺和硼分布。 第20圖顯示依據一些實施例，形成鰭式場效電晶體的製程流程圖。
200:製程流程圖
202,204,206,208,210,212,214,216,218,220,222,224,226,228:製程

Claims (20)

  1. 一種半導體裝置的形成方法，包括: 形成突出高於一隔離區的一突出半導體鰭； 在該突出半導體鰭的一第一部分上形成一閘極堆疊物； 將該突出半導體鰭的一第二部分凹陷，以在複數個鰭間隙壁之間形成一凹口； 從該凹口形成一磊晶區，其中形成該磊晶區的步驟包括: 成長具有一第一摻雜濃度的一第一磊晶層；及 在該第一磊晶層上方成長一第二磊晶層，其中該第二磊晶層具有高於該第一摻雜濃度的一第二摻雜濃度； 在該磊晶區上方形成一層間介電質；以及 將該層間介電質凹陷，以形成一接觸開口，其中在將該層間介電質凹陷之後，該第一磊晶層透過該第二磊晶層的一剩下部分與該接觸開口隔開。
  2. 如請求項1之半導體裝置的形成方法，其中該第一摻雜濃度和該第二摻雜濃度為硼濃度。
  3. 如請求項1之半導體裝置的形成方法，其中該第一磊晶層和該第二磊晶層包括矽鍺，且其中該第二磊晶層具有高於該第一磊晶層的鍺原子百分比。
  4. 如請求項3之半導體裝置的形成方法，其中該磊晶區更包括在該第二磊晶層上方成長一半導體蓋層，其中該半導體蓋層具有一第一鍺原子百分比低於該第二磊晶層的一第二鍺原子百分比。
  5. 如請求項1之半導體裝置的形成方法，更包括: 在該接觸開口的底部和該磊晶區的頂表面形成一矽化物區，其中該矽化物區透過該第二磊晶層的該剩下部分的一部分與該第一磊晶層間隔開。
  6. 如請求項1之半導體裝置的形成方法，其中成長該第二磊晶層的步驟包括: 成長一第一子層；以及 在該第一子層上方成長一第二子層，其中該第一子層具有高於該第二子層的摻雜濃度，且其中該第一子層和該第二子層皆具有高於該第一磊晶層的摻雜濃度。
  7. 如請求項6之半導體裝置的形成方法，其中該第二磊晶層的該剩下部分包括該第一子層。
  8. 如請求項1之半導體裝置的形成方法，其中成長該第二磊晶層的步驟包括: 成長一第一子層；以及 在該第一子層上方成長一第二子層，其中該第一子層具有低於該第二子層的摻雜濃度，且其中該第一子層和該第二子層皆具有高於該第一磊晶層的摻雜濃度。
  9. 如請求項8之半導體裝置的形成方法，其中該第二磊晶層的該剩下部分包括該第一子層和該第二子層。
  10. 如請求項1之半導體裝置的形成方法，其中形成該磊晶區之後及形成該層間介電質之前，該第一磊晶層的最頂點低於該突出半導體鰭的最頂部水平高度。
  11. 如請求項1之半導體裝置的形成方法，更包括: 在該突出半導體鰭的兩側上形成複數個虛設介電鰭，其中該磊晶區的最頂部末端與該突出半導體鰭和該複數個虛設介電鰭在大致相同水平高度。
  12. 一種半導體裝置，包括: 一突出半導體鰭； 一磊晶區，連接至該突出半導體鰭的一末端，其中該磊晶區包括: 一第一磊晶層，具有一第一摻雜濃度；及 一第二磊晶層，位於該第一磊晶層上方，其中該第二磊晶層具有高於該第一摻雜濃度的一第二摻雜濃度； 一接觸蝕刻停止層，位於該磊晶區上方； 一層間介電質，位於該接觸蝕刻停止層上方；以及 一接觸插塞，通過該接觸蝕刻停止層和該層間介電質，其中該接觸插塞透過該第二磊晶層的一底部與該第一磊晶層間隔開。
  13. 如請求項12之半導體裝置，更包括: 一矽化物區，延伸至該第二磊晶層中，其中該矽化物區透過該第二磊晶層的該底部與該第一磊晶層間隔開。
  14. 如請求項12之半導體裝置，其中該第二磊晶層的該底部具有厚度在約3nm與約10nm之間的範圍中。
  15. 如請求項12之半導體裝置，更包括: 一半導體蓋層，位於該第二磊晶層上方，其中該半導體蓋層具有一第一鍺原子百分比低於該第二磊晶層的一第二鍺原子百分比。
  16. 如請求項12之半導體裝置，更包括: 一第三磊晶層，位於該第一磊晶層下方；以及 複數個鰭間隙壁，接觸該第三磊晶層的兩側側壁，其中該第三磊晶層具有低於該第一摻雜濃度的一第三摻雜濃度。
  17. 如請求項12之半導體裝置，其中該第一磊晶層和該第二磊晶層包括矽鍺，且其中該第二磊晶層具有高於該第一磊晶層的鍺原子百分比。
  18. 一種半導體裝置，包括: 一隔離區； 一第一突出半導體鰭和相鄰的一第二突出半導體鰭，突出於該隔離區上方； 一閘極堆疊物，位於該第一突出半導體鰭和該第二突出半導體鰭上； 一鰭間隙壁，與該隔離區重疊； 一第一磊晶層和一第二磊晶層，延伸高於該鰭間隙壁，其中該第一磊晶層和該第二磊晶層包括硼摻雜矽鍺； 一第三磊晶層，位於該第一磊晶層和該第二磊晶層上方，其中該第三磊晶層具有高於該第一磊晶層和該第二磊晶層的硼濃度和鍺原子百分比；以及 一源極/汲極矽化物區，延伸至該第三磊晶層中，其中該源極/汲極矽化物區接觸該第三磊晶層的頂表面。
  19. 如請求項18之半導體裝置，其中該第一磊晶層與該第二磊晶層合併，且具有小於該第一突出半導體鰭的鰭高度的約30%的一合併高度。
  20. 如請求項18之半導體裝置，其中該第一磊晶層與該第二磊晶層隔開，且該第三磊晶層將該第一磊晶層連接至該第二磊晶層，且其中該第三磊晶層具有一合併高度在該第一突出半導體鰭的鰭高度的約20%與約30%之間的範圍中。
TW111114423A 2021-10-15 2022-04-15 半導體裝置及其形成方法 TW202324539A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163256179P 2021-10-15 2021-10-15
US63/256,179 2021-10-15
US17/648,010 2022-01-14
US17/648,010 US20230118638A1 (en) 2021-10-15 2022-01-14 Epitaxy Regions With Reduced Loss Control

Publications (1)

Publication Number Publication Date
TW202324539A true TW202324539A (zh) 2023-06-16

Family

ID=85660085

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114423A TW202324539A (zh) 2021-10-15 2022-04-15 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US20230118638A1 (zh)
CN (1) CN115863383A (zh)
TW (1) TW202324539A (zh)

Also Published As

Publication number Publication date
CN115863383A (zh) 2023-03-28
US20230118638A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
US11164786B2 (en) Power reduction in finFET structures
KR102271584B1 (ko) 임계 전압 스프레드를 높이는 선택적 에칭
TWI724611B (zh) 積體電路裝置及其形成方法
KR102571374B1 (ko) 반도체 디바이스 및 방법
KR102284473B1 (ko) 반도체 디바이스 및 방법
CN111129143A (zh) 半导体器件及其形成方法
US11791400B2 (en) Semiconductor device
TW202129840A (zh) 半導體裝置及其形成方法
TW202119546A (zh) 半導體裝置的形成方法
TW202131389A (zh) 半導體結構及其形成方法
US10014295B2 (en) Self heating reduction for analog radio frequency (RF) device
US20220320089A1 (en) Multiple patterning gate scheme for nanosheet rule scaling
TW202117818A (zh) 半導體裝置
KR20210028067A (ko) 반도체 디바이스 및 방법
TWI748496B (zh) 半導體結構及形成半導體結構的方法
TW202324539A (zh) 半導體裝置及其形成方法
TW202119626A (zh) 半導體裝置結構及其形成方法
TWI809473B (zh) 形成鰭式場效電晶體之方法
TWI821993B (zh) 半導體裝置及其製造方法
KR102623749B1 (ko) 갭충전 구조물 및 그 제조 방법
TWI778507B (zh) 半導體元件及其形成方法
TWI787817B (zh) 半導體元件的製造方法
TWI735954B (zh) 半導體元件及其形成方法
US20230060786A1 (en) Enlarged Backside Contact
US20230395693A1 (en) Semiconductor device and manufacturing method thereof