TW202314963A - 實施通孔層中通孔層導電結構之3d互連結構以及相關製造方法 - Google Patents

實施通孔層中通孔層導電結構之3d互連結構以及相關製造方法 Download PDF

Info

Publication number
TW202314963A
TW202314963A TW111126724A TW111126724A TW202314963A TW 202314963 A TW202314963 A TW 202314963A TW 111126724 A TW111126724 A TW 111126724A TW 111126724 A TW111126724 A TW 111126724A TW 202314963 A TW202314963 A TW 202314963A
Authority
TW
Taiwan
Prior art keywords
metal
layer
conductive structure
via layer
track
Prior art date
Application number
TW111126724A
Other languages
English (en)
Inventor
霞 李
鈞勁 包
賓 楊
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202314963A publication Critical patent/TW202314963A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Abstract

本發明揭示在通孔層中採用通孔層導電結構的三維（3D）互連結構。互連結構中的信號路徑中的通孔層導電結構設置在與金屬層中的金屬線相鄰的相應通孔層中。通孔層導電結構增加了積體電路（IC）中的器件之間的信號路徑的導電橫截面，或去往/來自外部觸點的信號路徑的導電橫截面。通孔層導電結構提供以下一種或兩種方式以增加信號路徑的導電橫截面：補充金屬線的高度維度，以及電耦合相同或不同金屬層中的金屬線。增加的導電橫截面降低了信號的電流電阻（IR）壓降並提高了信號速度。隨著金屬軌道間距尺寸上的減小，信號路徑電阻增加。本發明提供通孔層導電結構以減少或避免信號路徑中較多的電阻增加。

Description

實施通孔層中通孔層導電結構之3D互連結構以及相關製造方法
本發明技術整體上相關於後端製程（BEOL）互連結構，其在積體電路（IC）中用以將IC中的組件彼此電耦合或將其電耦合到外部電路。
諸如手持設備和其他行動設備之類的電子設備已經在社會中變得司空見慣，部分原因在於由積體電路（IC）實現的高性能和廣泛的功能範圍。IC包含大量電晶體和電氣電路的其他電氣組件，其提供了電子設備的功能和性能。電晶體和其他組件經由半導體基板上的通孔層中的垂直互連通道（通孔）以及金屬層中的金屬跡線（trace）來互連。
更快和更小設備的市場競爭提供了減小IC尺寸的持續壓力。為了在不減少提供功能性的電路數量的情況下減小IC的尺寸，必須減小電晶體和互連的尺寸以適應更小的面積。為了實現更小的互連面積，可以減小互連中的金屬跡線的寬度。在其中形成金屬跡線的金屬層可以具有固定的厚度，並且金屬跡線根據軌道（track）間距而被設置在具有預定寬度和間隔的軌道中。因此，減小IC的尺寸包括減小在其中形成金屬跡線的金屬層中的軌道的寬度，其減小了金屬跡線的橫截面積。
金屬跡線的電阻與其橫截面積成反比。隨著IC尺寸減小以及金屬跡線的橫截面積減小，IC中的金屬跡線的電阻增加。軌道間距包括軌道的寬度和軌道之間的間隔。因此，如果減小軌道的寬度，則可以減小軌道間距。通過將軌道放置得更靠近在一起可以進一步減少軌道，但是這會增加金屬軌道之間的電容。增加的路徑電阻會因發熱而增加功率損耗。與增加的電容相結合，增加的電阻會減慢組件之間（即通過跡線）的信號的傳播。
在詳細描述中所揭示的各方面包括在通孔層中採用通孔層導電結構的三維（3D）互連結構，亦揭示了製造包括通孔層導電結構的3D互連結構的相關方法。
信號路徑中的通孔層導電結構被設置在與包括互連結構的金屬線的（多個）金屬層相鄰的相應通孔層中。通孔層導電結構增加了信號路徑的導電橫截面，信號路徑用於信號通過IC中的器件之間的互連結構或從器件到積體電路（IC）的外部觸點（即凸塊或引腳）。通孔層導電結構提供以下一項或兩項，以增加信號路徑的導電橫截面：補充金屬線的高度維度，以及電耦合不同金屬層中的金屬線。由通孔層導電結構提供的信號路徑的增加的導電橫截面降低了電阻，這降低了信號路徑上承載的信號（例如，功率信號）的電流電阻（IR）壓降，並且還提高了信號速度。隨著IC電路的尺寸減小，金屬層中的金屬線的金屬軌道間距也可以減小尺寸，這具有增加互連結構中的信號路徑電阻的效果。因此在這示範性方面中，為了減小或避免在減小互連結構中的金屬軌道間距時信號路徑中的電阻更大的增加，本發明提供通孔層導電結構。通孔層導電結構的一個維度比相鄰金屬層中的金屬軌道間距延伸得更遠，其中金屬軌道垂直於電流流動的方向延伸。通孔層導電結構具有降低互連結構中的信號路徑中的電阻的效果。在一個示範性方面，第一金屬層中的金屬線在第一方向上延伸，並且通孔層導電結構被設置在金屬線上以有效地增加金屬線的高度維度。通孔層導電結構在第一方向上延伸的距離大於與第一金屬層相鄰的第二金屬層的金屬軌道間距。在另一個示範性方面，通孔層導電結構通過從第一金屬線延伸到在與第一金屬層相鄰的通孔層中的第二金屬線而將第一金屬層中的第一軌道中的第一金屬線和第一金屬層中的下一個相鄰金屬軌道中的第二金屬線耦合在一起。在另一個示範性方面，不同信號路徑中的金屬線之間的氣隙減小了電容以提高信號路徑速度。
因此在一方面，揭示了示範性互連結構。互連結構包括第一金屬層，該第一金屬層包括在第一方向上延伸的多個第一軌道之中的第一軌道中的第一金屬線，該多個第一軌道具有第一軌道間距。互連結構包括與第一金屬層相鄰的第二金屬層，該第二金屬層包括在與第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距。互連結構還包括在與第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到第一金屬層中的第一金屬線並且在第一方向上具有大於第二軌道間距的第一長度。
在另一方面，揭示了示範性互連結構。該互連結構包括：第一金屬層，該第一金屬層包括在第一方向延伸的多個軌道之中的第一軌道中的第一金屬線，該多個軌道具有軌道間距；在多個軌道之中的第二軌道中的第二金屬線，該第二軌道包括在與第一方向正交的第二方向上的與第一軌道相鄰的相鄰軌道。互連結構包括在與第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到第一金屬線和第二金屬線並且在第二方向上具有大於軌道間距的第一長度。
在另一方面，揭示了一種製造互連結構的示範性方法。該方法包括在第一方向上延伸的多個第一軌道之中的軌道中形成包括第一金屬線的第一金屬層，該多個第一軌道具有第一軌道間距。該方法包括形成與第一金屬層相鄰的第二金屬層，該第二金屬層包括在與第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距。該方法還包括在與第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到第一金屬層中的第一金屬線並且在第一方向上具有大於第二軌道間距的長度。
在另一方面，揭示了一種製造互連結構的示範性方法。該方法包括：在第一方向上延伸的多個軌道之中的第一軌道中形成包括第一金屬線的第一金屬層，該多個軌道具有軌道間距；以及在多個軌道之中的第二軌道中形成第二金屬線，該第二軌道包括在與第一方向正交的第二方向上的與第一軌道相鄰的相鄰軌道。該方法包括在與第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到第一金屬線和第二金屬線並且在第二方向上具有大於軌道間距的第一長度。
現在參考附圖，描述本發明的若干示範性方面。“示範性”一詞在此被用來意指“作為示範、實例或說明”。在此被描述為“示範性”的任何方面不必被解釋為優於或好於其他方面。
信號路徑中的通孔層導電結構被設置在與包括互連結構的金屬線的（多個）金屬層相鄰的相應通孔層中。通孔層導電結構增加了信號路徑的導電橫截面，信號路徑用於信號通過積體電路（IC）中的器件之間的互連結構或從器件到IC的外部觸點（即凸塊或引腳）。通孔層導電結構提供以下一項或兩項，以增加信號路徑的導電橫截面：補充金屬線的高度維度，以及電耦合不同金屬層中的金屬線。由通孔層導電結構提供的信號路徑的增加的導電橫截面降低了電阻，這降低了信號路徑上承載的信號（例如，功率信號）的電流電阻（IR）壓降並且還提高了信號速度。隨著IC電路的尺寸減小，金屬層中的金屬線的金屬軌道間距也可以減小尺寸，這具有增加互連結構中的信號路徑電阻的效果。在這方面，在示範性方面中，為了減小或避免在減小互連結構中的金屬軌道間距時信號路徑中的電阻更大的增加，提供了通孔層導電結構。通孔層導電結構的一個維度比相鄰金屬層中的金屬軌道間距延伸得更遠，其中金屬軌道垂直於電流流動的方向延伸。通孔層導電結構具有降低互連結構中的信號路徑中的電阻的效果。在一個示範性方面，第一金屬層中的金屬線在第一方向上延伸，並且通孔層導電結構被設置在金屬線上以有效地增加金屬線的高度維度。通孔層導電結構在第一方向上延伸的距離大於與第一金屬層相鄰的第二金屬層的金屬軌道間距。在另一個示範性方面，通孔層導電結構通過從第一金屬線延伸到在與第一金屬層相鄰的通孔層中的第二金屬線而將第一金屬層中的第一軌道中的第一金屬線和第一金屬層中的下一個相鄰金屬軌道中的第二金屬線耦合在一起。在另一個示範性方面，不同信號路徑中的金屬線之間的氣隙減小了電容以提高信號路徑速度。
在這方面，圖1是互連結構100的橫截面側視圖，互連結構100包括金屬層M0至M10，金屬層M0至M10與中間通孔層V0至V9交錯，中間通孔層V0至V9用於對諸如信號路徑102和信號路徑104等三維（3D）信號路徑進行佈線。信號路徑104包括示範性通孔層導電結構106，以與信號路徑102相比降低電阻。示範性通孔層導電結構106根據對互連結構100的各方面的以下討論得到更好的瞭解。金屬層M0至M10和通孔層V0至V9被採用以用於在組件（例如，電晶體）108A至108H之間、以及從組件108A至108H到外部觸點（未示出）的佈線連接。儘管互連結構100在圖1中以兩個（2個）維度示出，但是信號路徑102和104可以在對應於X、Y和Z軸的三個方向上延伸。例如，金屬層M0、M2、M4、M6、M8和M10包括在X軸方向上延伸的金屬線110，而金屬層M1、M3、M5、M7和M9包括在Y軸方向上延伸的金屬線112。例如，金屬線110和112也可以被稱為跡線、導體、導線或互連。通孔114在Z軸方向上延伸以互連金屬線110和金屬線112以形成信號路徑102和104。
在圖1中，組件108A的端子116通過信號路徑102而耦合到組件108B的端子118，並且組件108E的端子120通過信號路徑104而耦合到組件108F的端子122。信號S1可以在X軸方向上流過信號路徑102中的金屬層M2和M4處的金屬線110。金屬線110和通孔114具有基於導電元件（即，金屬線110和通孔114）的金屬的電阻率的電阻。電阻還基於信號S1所流過的導電元件的長度和橫截面積。金屬層M2和M4中的金屬線110的橫截面積由金屬層M2和M4各自的厚度並且由在其中形成金屬線110的金屬跡線的跡線寬度來確定。軌道寬度基於在每個金屬層M0至M10中可能是唯一的軌道間距。
在討論信號路徑中的電阻之後，可以更好地理解同時包括金屬層M2和金屬層M4二者的金屬線110的原因。導電元件（例如金屬線110和112）中的電阻R與導電元件的總長度成正比，並且與導電元件的橫截面積成反比。電阻會產生“IR壓降（drop）”，這是基於信號電流“I”乘以路徑電阻“R”的電壓損失。IR壓降是信號路徑的長度上的電壓降低。電壓降低對應於因發熱而損失的功率。增加的電阻也會減慢信號傳播。組件108A至108H之間的信號路徑的長度包括在X、Y和Z軸方向上的組件。信號S1可以是具有大電流分量的功率信號。因此，將電阻R最小化可以顯著降低任何IR壓降。另一方面，作為信號（例如，控制和資料信號）的關鍵路徑的信號路徑可以通過降低電阻R以減少與電阻-電容（RC）延遲相關聯的時序延遲而變得更快。
最接近組件的最低金屬層中的信號路徑通常被密集佈線並且具有最小允許金屬線寬度。然而，在最低金屬層（例如M0、M1）中由非常窄的金屬線形成的信號路徑可能會導致IR壓降或RC信號延遲，而無法滿足設計要求。可以增加信號路徑的導電橫截面，以降低電阻並滿足此類要求。
在信號路徑102中，端子116和端子118之間的X軸方向上的距離是信號長度的最大分量。因此，降低在X軸方向上的路徑電阻可以提高信號S1的IR壓降和信號速度。在此，除了金屬層M2中的金屬線110之外，還通過採用金屬層M4中的金屬線110來為信號S1提供平行路徑來降低電阻。儘管由於Z軸分量而導致穿過金屬層M4的信號路徑長度更大，但是與在金屬層M2中僅使用金屬線110相比，在金屬層M4中包括金屬線110可以使總導電橫截面積加倍，從而提供了電阻的顯著降低。
信號路徑102的配置的替代方案（未示出）將是在金屬層M2中採用第二金屬線110，但是這種選項會在密集佈線的下部金屬層中消耗更多面積，這是不期望的。
在圖1中的信號路徑102中使用的方法的一個限制是，在信號方向（X軸方向）上的導電橫截面只能通過在金屬層中使用更多的金屬線110來增加，在該金屬層中軌道在X軸方向上延伸。現在參考信號路徑104，通過在金屬層M2和M3之間的通孔層V2中採用通孔層導電結構106來增加導電橫截面。在示範性方面中，信號路徑104採用通孔層導電結構106。通孔層導電結構106不僅耦合不同金屬層中的金屬線110和112，針對通孔層導電結構106在X軸方向上的長度L 106，還耦合到金屬層M2中的金屬線110的表面。長度L 106大於金屬層M3中的軌道124的軌道間距P M3，並且在一些範例中，可以大於軌道間距P M3的兩倍。軌道間距P M3是金屬層M3中的軌道寬度WT M3與金屬層M3中的軌道之間的間隙G M3的總和。以這種方式，通孔層導電結構106的橫截面積A 106添加到金屬層M2中的金屬線110的橫截面積A 110，並且與其他類似的信號路徑102相比降低了信號路徑104的電阻。在一些範例中，金屬層M2中的金屬線110具有與金屬層M3的軌道間距P M3的倍數N相對應的長度L 110，並且通孔層導電結構106的長度L 106對應於倍數N乘以軌道間距P M3。
大於軌道間距P M3的長度L 106說明了用於對金屬層M0至M10進行互連的通孔層V0至V9中的通孔層導電結構與通孔114之間的差異。通孔114在X軸和Y軸方向的寬度維度受金屬層M0至M10中的金屬線110和112的軌道間距限制。作為示範，金屬層M9中的金屬線112被形成在Y軸方向上延伸的軌道124中。軌道124具有在X軸方向上測量的軌道間距P M9。軌道間距P M9由軌道124的軌道寬度WT M9與在X軸方向上相鄰的軌道124之間的軌道分隔間隙G M9之和來確定。在金屬層M9中的相鄰金屬線112上並排放置並居中的兩個通孔114將彼此重疊，導致它們彼此電短路——如果它們在X軸方向上的維度等於或大於軌道間距P M9的話。
金屬層M0至M10的金屬線110和112由諸如銅（Cu）等互連金屬IM形成。通孔層V0至V9中的通孔114由通孔金屬VM形成，其可以與互連金屬IM相同或不同。除了Cu之外或替代Cu，互連金屬IM可以是釕（Ru）、鈷（Co）和鉬（Mo）中的任何一種。通孔金屬VM可以包括Ru、Mo、Co、Cu和鎢（W）中的任何一種。金屬線110和112以及通孔114被形成在金屬間電介質（IMD）126的層中。通孔層導電結構106可以由Cu、Co、Ru、Mo和W和（多個）其他導電材料中的任何一種或多種形成。
圖2A是互連結構200的橫截面側視圖，互連結構200包括具有導電橫截面CS A至CS F的信號路徑202A至202F。互連結構200包括金屬層M0至M3和通孔層V0至V2。提供圖2A以說明包括通孔層導電結構206的信號路徑202A至202F可以被形成為在互連結構200中具有一定範圍的導電橫截面CS A至CS F。導電橫截面CS A至CS F僅僅是示範而非限制，因為可以形成具有更大橫截面的信號路徑。以下圖2A的描述涉及形成信號路徑202A至202F的導電橫截面積的結構，信號路徑在金屬層M0至M3和通孔層V0至V2中形成。圖2A中的視圖是在每個信號路徑202A至202F中的電流流動方向上的端視圖。金屬層M0至M3可以是互連結構中的任意四個連續金屬層，並且互連結構200不限於四個金屬層。金屬層M0包括在第一方向上延伸並具有軌道寬度WT M0的多個金屬軌道210中的金屬線208。與金屬層M0相鄰的金屬層M1包括在多個金屬軌道214（也參見圖2C）中的金屬線212，多個金屬軌道214在與第一方向正交的第二方向上延伸，並且具有軌道寬度WT M1（參見圖2C）。圖2A中的金屬軌道210在X方向上延伸，並且在Y軸方向上具有軌道間距P M0。金屬軌道214可以在Y方向上延伸，並且在X軸方向上具有軌道間距（未示出）。金屬層M2包括具有寬度WT 2的金屬軌道210中的金屬線208，並且金屬線208在第一方向上延伸。與金屬層M2相鄰的金屬層M3包括在與第一方向正交的第二方向上延伸的金屬軌道214（見圖2C）中的金屬線212。關於金屬軌道210或金屬軌道214的方向的術語“在一個方向上延伸”是指金屬軌道210和214的縱向（longitudinal）軸的方向。在此所敘述使用的術語“與……相鄰”是指例如第一層在給定方向上緊鄰第二層，並且可以包括也可以不包括另一種類型的中間層。例如，金屬層M2與金屬層M1和M3相鄰，儘管存在中間通孔層V1和V2，因為金屬層M1是在一個方向上的緊鄰（next）金屬層，並且金屬層M3是在另一個方向上的緊鄰金屬層。通孔層V1和V2也與金屬層M2相鄰，因為它們在相反方向上緊鄰金屬層M2。
金屬線208和金屬線212由互連金屬IM形成。金屬層（例如，M0至M3）的互連金屬IM可以是Cu、Ru、Co和Mo中的任何一種或多種。形成金屬層M0至M3包括在IMD 216的層中形成金屬線208和212。通孔層V0至V2可以包括由通孔金屬VM形成的通孔（未示出）。通孔金屬VM可以包括Cu、Co、Ru、Mo和W以及（多個）其他導電材料中的任何一種或多種。互連結構200包括與金屬層M0相鄰的通孔層V0中的通孔層導電結構206。通孔層導電結構206耦合到金屬層M0中的金屬線208，並且在X軸方向上具有大於第二軌道間距P M1的長度L 206（見圖2C）。通孔層導電結構206也由通孔金屬VM形成。通孔層導電結構206具有與通孔金屬層V0的厚度相對應的厚度T 206，並且在Y軸方向上具有對應於軌道寬度WT M0的寬度W 206。通孔層導電結構206被包括在信號路徑202A至202F中，以增加在電流流動方向上延伸的堆疊的平行金屬線之間的導電橫截面積。
金屬線212在Y軸方向上延伸，並且在X軸方向上具有對應於軌道214的軌道寬度WT Ml的寬度（未示出）。信號路徑202A中的金屬線212的長度L 212基於金屬線208的Y軸方向上的軌道寬度WT M0。金屬線中的電流流動通常在金屬線的縱向方向上。然而，通過金屬線212的信號流動的方向是跨金屬線212的X軸方向上，而不是沿縱軸LA1的Y軸方向上。金屬層M0至M3和通孔層V0至V2內的通孔層導電結構206的一些結構可以由互連金屬IM形成，但是可能不被用於沿其縱軸的電流流動。在這方面，術語“互連金屬元件”可以是指由互連金屬IM形成的信號路徑202至202F的任何三維特徵——無論是在金屬層M0至M3之一中還是在通孔層V0至V2之一中，並為信號路徑202A至202F提供附加的導電橫截面。金屬線208、金屬線212和由互連金屬IM（例如，在金屬層或通孔層中）形成的其他特徵可以被稱為互連金屬元件。
如以下所揭示的，通孔層導電結構206可以完全由通孔金屬VM形成，或者部分地由互連金屬元件形成並且部分地由通孔金屬VM的三維特徵形成。由通孔金屬VM形成的特徵在本發明中可以被稱為通孔金屬元件。術語通孔金屬元件可以包括通孔、整個通孔層導電結構和通孔層導電結構的特徵。
返回圖2A，金屬層M2中的金屬軌道210和通孔層V0至V2中的通孔層導電結構206也具有軌道寬度WT M0，因此信號路徑202A的導電橫截面積CS A可以由軌道寬度WT M0和高度H 202A來確定。如圖所示，信號路徑202B至202F各自由信號路徑202A中的各層的子集形成，並且因此不單獨描述。
關於單獨層，在圖2A的底層處，信號路徑202A包括金屬層M0中的金屬線208。金屬層M0中的金屬軌道210的縱軸LA0在X軸方向上延伸，X軸方向是電流或信號流動的方向。如此，金屬層M0中的金屬線208的視圖是示出金屬線208的導電橫截面的端視圖。信號路徑202B至202F中的每個信號路徑還包括金屬層M0中的對應金屬線208。
信號路徑202A中的下一層包括通孔層導電結構206，該通孔層導電結構206包括形成在金屬層M0中的金屬線208的表面（例如，Z軸方向上的頂表面）218上的通孔層V0中的通孔金屬VM。關於例如金屬線的表面218上的通孔層V0（以及如本發明的另外使用）的表述“在表面上”旨在意指通孔層V0在該範例中與金屬線接觸。在這方面，與金屬線208接觸的通孔層V0使通孔層V0電耦合到金屬線，並且“與……接觸”在這方面可以指示通孔層V0直接接觸（即，沒有一個或多個中間層）或間接接觸（它可以包括一個或多個中間層）。通孔層導電結構206在Y軸方向上具有軌道寬度WT M0的寬度。通孔層導電結構206可以包括單個通孔金屬元件或一個或多個通孔金屬元件與一個或多個互連金屬元件的組合。
信號路徑202A還包括互連金屬元件220，其是金屬層Ml中的金屬線212之一。金屬層M1中的互連金屬元件220在圖2A中的Z軸方向上位於通孔層V0中的通孔層導電結構206的頂表面222上。
信號路徑202A還包括在通孔層Vl中的通孔層導電結構206。通孔層V1中的通孔層導電結構206的通孔金屬VM被形成在金屬層M1中的金屬線212上，並且在Y軸方向（即，縱軸LA1的）上具有軌道寬度WT M0的寬度。層V1中的通孔層導電結構206可以包括單個通孔金屬元件或多個通孔金屬元件和多個互連金屬元件。
金屬層M2、通孔層V2和金屬層M3中的信號路徑202A的特徵與金屬層M0、通孔層V0和金屬層M1中的上述特徵重複。在這方面，信號路徑202A還包括與金屬層M0中的金屬線208相對應的金屬層M2中的金屬線208。金屬層M2中的金屬線208具有在X軸方向上的縱軸LA2，並且具有在Y軸方向上基於軌道寬度WT M0的寬度。信號路徑202A還包括與通孔層V0中的通孔層導電結構206相對應的通孔層V2中的通孔層導電結構206，以及與金屬層M1中的金屬線212相對應的金屬層M3中的金屬線212。
應當注意，如圖1中所示，較高金屬層（例如，在Z軸方向上離IC的組件較遠）可能比較低金屬層具有更寬的軌道間距和更大的厚度，並且因此具有更寬的金屬線208或212。因此，由較高金屬層提供的導電橫截面在面積上可能大於較低金屬層。具有比信號路徑202A更少層的信號路徑202B至202E在Z軸方向上依次更小，這可能是由於那些特定信號路徑的不同電阻要求。在此所揭示的信號路徑可以不包括金屬層M0中的金屬線208，並且可以替代地具有在另一個金屬層（例如，M1至M3）中的最低金屬線。作為範例，信號路徑202F僅包括金屬層M2中的金屬線208和通孔層V2中的通孔層導電結構206。
圖2A中的互連結構200的另一個示範性特徵是將信號路徑202A至202E分開的氣隙224。信號路徑202A至202F連續形成在IMD 216的層中。空氣的介電常數可能低於IMD 216的介電常數，因此信號路徑202A和信號路徑202B之間的電容例如可以通過氣隙224而被減小。減小信號路徑202A與202B之間的電容可以提高通過信號路徑202A和202B的信號傳播速度。
圖2B是圖2A中的信號路徑202E的特寫詳細視圖。提供圖2B以示出可以在金屬線208和212的與IMD 216（參見圖2A）或通孔層導電結構206鄰接的側表面和底表面228、230和232上提供障壁（barrier）/種子（seed）層226。互連金屬元件與IMD 216或如本發明所述的互連結構中的通孔金屬元件之間的任何其他界面也可以選擇性包括障壁/種子層226。提供障壁/種子層226以減少或避免互連金屬IM擴散進入或穿過IMD 216或通孔層導電結構206的通孔金屬元件。障壁/種子層226可以包括氮化鉭（TaN）和/或氮化鈦（TiN）。信號路徑202E的總導電橫截面包括金屬線208和212以及通孔層導電結構206。在此，對應於金屬線208和212的金屬線被描述為在通孔層導電結構206“上”或“表面上”的情況下，例如，金屬線可以包括也可以不包括中間障壁/種子層，諸如圖2B中的障壁/種子層226。
圖2C是圖2A中的互連結構200中的信號路徑202A在與信號流動正交的方向上的橫截面側視圖，以進一步圖示通孔層導電結構。圖2A中的信號路徑202A的橫截面視圖對應於從圖2C中所示結構的右端截取並在X軸方向上向左看的橫截面。
金屬層M0中的金屬線208在信號路徑202A中的電流流動的方向上延伸。通孔層V0中的通孔層導電結構206包括設置在金屬層M0中的金屬線208的表面（例如，Z軸方向上的頂表面）上的單個通孔金屬元件。在這方面，假設通孔層V0的厚度T V0對應於金屬層M0的厚度T M0，通孔層V0中的通孔層導電結構206實質上使金屬線208的導電橫截面加倍。
金屬層Ml包括多個金屬軌道214。金屬層Ml中的金屬線212在圖2C中被稱為設置在金屬層M1中的多個連續金屬軌道214中的多個互連金屬元件234。金屬線212被填充有IMD 216的軌道分隔間隙G M1分開。互連金屬元件234在圖2C中的縱軸LA1方向上的端視圖中顯示。
通孔層Vl中的通孔層導電結構206被設置在金屬層Ml上。通孔層導電結構206包括設置在多個互連金屬元件234上的多個連續通孔金屬元件236。通孔層導電結構206還包括第二多個互連金屬元件238，第二多個互連金屬元件238中的每個互連金屬元件238被設置在多個通孔金屬元件236之中的相鄰通孔金屬元件236之間。每個互連金屬元件238耦合到通孔層導電結構206中的相鄰通孔金屬元件236。在通孔層V1中的X軸方向上的信號流動方向交替地延伸通過通孔金屬元件236和互連金屬元件238。金屬層M2中的金屬線208被設置在通孔層V1中的通孔層導電結構206上的金屬軌道210（未示出）中。
如圖2C中所示，金屬層M2中的金屬線208對應於金屬層M0中的金屬線208。類似地，通孔層V2中的通孔層導電結構206對應于通孔層V0中的通孔層導電結構206，並且金屬層M3中的多個互連金屬元件240對應於金屬層M1中的互連金屬元件234。
層M0、V0、M1和V1中的信號路徑202A的特徵可以按圖2A和圖2C中所示的順序而在連續的垂直層中重複，以形成具有附加垂直高度和橫截面積的信號路徑。圖2C中的通孔層V1中的通孔層導電結構206可以被形成在金屬層中的互連金屬元件或金屬線上，其中金屬軌道垂直於信號傳播方向或在信號傳播方向上延伸。信號路徑的底層可以對應於金屬層M0和M2或者金屬層M1和M3。根據需要，信號路徑可以包括任意數量的層。
圖3A是提供信號路徑302的互連結構300的俯視圖，信號路徑302包括導電結構304 A和304 B以及多個通孔層導電結構306。導電結構304 A和304 B彼此平行並且電耦合，以增加信號路徑302的總導電橫截面積，以用於在X軸方向上的信號或電流流動。導電結構304 A和304 B中的每個導電結構可以單獨地對應於圖2A中的信號路徑202A至202F之一。信號路徑302包括具有長度L 306的第一通孔層導電結構306A，其是與圖2C中的通孔層V0和V2中的通孔層導電結構206相對應的第一類型的通孔層導電結構306。第二通孔層導電結構306B（圖3A中未示出）是與圖2C中的通孔層V1中的通孔層導電結構206相對應的第二類型的通孔層導電結構。第一和第二通孔層導電結構306A和306B提供與金屬線平行的導電橫截面積，該金屬線在電流流動方向上延伸至少大於相鄰金屬層的軌道間距的距離。第一通孔層導電結構306A被用作圖3A中的導電結構304 A和304 B中的每個導電結構的頂層。互連結構300還包括第三通孔層導電結構306C，其是第三類型的通孔層導電結構306。第三通孔層導電結構306C垂直於導電結構304 A和304 B兩者延伸，並且耦合到導電結構304 A和304 B兩者。參考圖3B至圖3D提供了第一通孔層導電結構306A、第二通孔層導電結構306B和第三通孔層導電結構306C的進一步細節，圖3B至圖3D圖示了沿圖3A中的線Y1-Y1'、Y2-Y2'和X1-X1'的橫截面側視圖。
圖3B說明沿圖3A中的線Y1-Y1'截取的信號路徑302的橫截面側視圖。圖3B是在X軸方向（即電流流動方向）上觀察的橫截面，並顯示在X軸和Z軸方向上延伸的平面中的特徵。提供圖3B以顯示導電結構304 A和304 B如何可以並聯耦合在一起，以提供更大的導電橫截面來減小信號路徑302中的電阻。圖3B示出了導電結構304 A和304 B中的每個導電結構都包括金屬層MJ至M(J+3)（“MJ至M(J+3)”）。在這個範例中，“3”可以是任何數字“K”，並且J和K都是正整數。在J＝0的情況下，金屬層MJ至M(J+3)對應於圖2A和圖2C中的信號路徑202A至202F的金屬層M0至M3。信號路徑302還包括通孔層VJ至V(J+3)，其中通孔層VJ至V(J+2)對應於圖2A和圖2C中的通孔層V0至V2。通孔層VJ至V(J+3)與金屬層MJ至M(J+3)交錯並且每個都包括通孔層導電結構306之一。信號路徑302從圖3B中所示的底層開始逐層（即在Z軸方向上）來進行描述，底層最接近IC中的組件層（未示出）。信號路徑302具有作為底層的MJ，其具有在Y軸方向上延伸的軌道，但是應當注意，信號路徑302可以替代為具有任何金屬層作為底層MJ，並且可以按照所顯示的各層的順序延伸到期望的垂直高度。
金屬線308具有縱軸LA MJ，該縱軸LA MJ在金屬層MJ中的金屬軌道310中在Y軸方向上垂直於電流流動方向延伸。因此，電流流動的方向跨過金屬軌道310的軌道寬度（未示出）。金屬層MJ中的金屬線308也被稱為具有金屬層厚度T MJ的由互連金屬IM形成的互連金屬元件312，互連金屬IM可以包括Cu、Ru、Co、Mo中的任何一種或多種。金屬層MJ中的金屬線308被形成在IMD 314上。金屬層MJ中的金屬線308的每一端通過氣隙316而與同一金屬層MJ中的相鄰信號路徑隔離。與IMD 314相比，氣隙316在相鄰信號路徑之間提供減小的電容。在圖3A中的信號路徑302的範例中，氣隙316被形成在金屬層和通孔層中的每一個處。
在通孔層VJ中，第三通孔層導電結構306C包括由金屬線308上的通孔金屬VM形成的通孔金屬元件318。通孔金屬VM可以是Cu、Ru、Co、Mo和W中的一種或多種。通孔金屬元件318具有通孔層VJ的厚度T VJ。在形成通孔金屬VM之前，可以在金屬線308的表面上形成障壁/種子層（未示出）。第三通孔層導電結構306C被認為是在金屬線308“上”，無論是否存在障壁/種子層。金屬層MJ中的金屬線308和通孔層VJ中的第三通孔層導電結構306C在每個導電結構304 A和304 B中提供導電橫截面積，並且還將導電結構304 A和304 B耦合在一起。通孔層VJ與金屬層MJ相鄰，並且還與金屬層M(J+1)相鄰。通孔層VJ中的第三通孔層導電結構306C（通孔金屬元件318）延伸跨過導電結構304 A中的金屬線322的軌道寬度WT M(J+1)，跨過導電結構304 A與導電結構304 B之間的軌道分隔間隙G M(J+1)，並且跨過導電結構304 B中的金屬線322的軌道寬度WT M(J+1)延伸。在這方面，通孔層VJ中的第三通孔層導電結構306C在Y軸方向上延伸的距離大於金屬軌道320的軌道間距P M(J+1)，以將金屬層M(J+1)中的金屬線322耦合在一起，並為導電結構304 A和304 B二者增加導電橫截面積以降低信號路徑302的電阻。通孔金屬元件318也是在通孔層VJ中在X軸方向上延伸的第二通孔層導電結構306B的一部分（此處未示出），如關於圖3D進一步描述的。
在金屬層M(J+1)中，金屬軌道320在X軸方向上的電流流動方向上具有縱軸LA M(J+1)。因此，以端視圖觀察金屬線322。金屬軌道320具有軌道間距P M(J+1)，其由軌道寬度WT M(J+1)與軌道分隔間隙G M(J+1)之和來確定，兩者均在Y軸方向上被測量。金屬線322由互連金屬IM形成。金屬線322電耦合到通孔金屬元件318。金屬線322可以被IMD 314或氣隙316分開。
在通孔層V(J+1)中，在電流流動方向上延伸的第一通孔層導電結構306A中的一個被形成在每個金屬線322上並且包括通孔金屬318。障壁/種子層（未示出）可以首先被包括在金屬線322上。通孔層V(J+1)中的第一通孔層導電結構306A在X軸方向上延伸，X軸方向是在金屬層M(J+1)中的金屬軌道320的縱向方向。
金屬層M(J+2)被形成在通孔層V(J+1)上。金屬層M(J+2)與金屬層MJ的相似之處在於，金屬層M(J+2)的金屬軌道324具有在Y軸方向上延伸的縱軸，類似於金屬層MJ中的金屬軌道310。金屬層M(J+2)包括圖3B中的金屬軌道324中的互連金屬元件326（例如，金屬線326）。金屬線326包括在導電結構304 A中的第一通孔層導電結構306A上和在導電結構304 B中的通孔層V(J+1)中的第一通孔層導電結構306A上的互連金屬IM。金屬線326跨越軌道分隔間隙G M(J+1)。以這種方式，金屬線326耦合到相應導電結構304 A和304 B中的第一通孔層導電結構306A的頂表面328。
在形成金屬線326之前，第一通孔層導電結構306A之間的通孔層V(J+1)的區域330可以填充有IMD 314，如下面進一步描述的。為了進一步增加通孔層V(J+1)中的信號路徑302的橫截面積，可以去除IMD 314，並且形成金屬線326可以包括：用軌道分隔間隙G M(J+1)中的第三通孔層互連結構306C中的互連金屬IM填充區域330，以將導電結構304 A中的第一通孔層導電結構306A耦合到通孔層V(J+1)內的導電結構304 B中的第一通孔層導電結構306A。用互連金屬IM填充區域330在一些方面可以對應於圖2C中的互連金屬元件238。
與金屬層M(J+2)相鄰的通孔層V(J+2)包括被設置在金屬線326上的第三通孔層導電結構306C。在這方面，通孔層V(J+2)對應于通孔層VJ中的第三通孔層導電結構306C。與通孔層V(J+2)相鄰的金屬層M(J+3)包括在具有軌道間距P M(J+3)的金屬軌道336中的金屬線334。通孔層V(J+2)中的第三通孔層導電結構306C在Y軸方向上延伸得比金屬軌道336的軌道間距P M(J+3)更遠。換言之，金屬線326上的第三通孔層導電結構306C的長度大於軌道間距P M(J+3)。通孔層V(J+2)中的第三通孔層導電結構306C的一部分在圖3A中所圖示的俯視圖中的導電結構304 A與304 B之間的軌道分隔間隙G M(J+1)中可見。
通孔層V(J+3)包括第一通孔層導電結構306A，第一通孔層導電結構306A包括通孔材料VM，其在X軸方向上的金屬線338的長度（未示出）上具有厚度T V(J+3)。第一通孔層導電結構306A增加導電結構304 A和304 B中的每個導電結構的導電橫截面，以減小信號路徑302的電阻。通孔層V(J+3)中的第一通孔層導電結構306A在其他方面對應于通孔層V(J+1)中的第一通孔層導電結構306A。通孔層V(J+3)中的第一通孔層導電結構306A在圖3A中的俯視圖中可見。
圖3C是在圖3A中的線Y2-Y2'處的信號路徑302的橫截面側視圖，其是在Y和Z軸的方向上延伸的平面的X軸方向上的視圖。圖3C中的視圖的各層按升序描述，如圖3B的描述中那樣。
圖3C中的橫截面在圖3A中的第三通孔層導電結構306C之間延伸。因此，在金屬層MJ處，圖3C中的橫截面側視圖示出了IMD 314，即在其中形成互連結構300的相應層的介質。
圖3C中的橫截面延伸通過導電結構304 A和304 B中的每個導電結構中的區域342。在金屬層M(J+1)的形成期間，區域342填充有互連金屬IM以形成互連金屬元件344。氣隙316被包括在相應的導電結構304 A和304 B中的區域342之間的通孔層VJ中。區域342也在圖3D中被示出。
在金屬層M(J+1)中，圖3C中的視圖對應於圖3B中的視圖，示出了在X軸方向上延伸並被軌道分隔間隙G M(J+1)分開的金屬線322（如圖3B中所示），軌道分隔間隙G M(J+1)包括氣隙316。在通孔層V(J+1)中，第一通孔層導電結構306A在導電結構304 A和304 B中的每個導電結構中延伸。IMD 314保留在相應的通孔層導電結構306之間的通孔層V(J+1)中。IMD 314也在圖3B中的金屬線326之間的金屬層M(J+2)中。
如關於圖3B所指出的，通孔層V(J+2)、金屬層M(J+3)和通孔層V(J+3)分別類似於通孔層VJ、金屬層M(J+1)和通孔層V(J+1)。因此，圖3C中的通孔層V(J+2)、金屬層M(J+3)和通孔層V(J+3)中的特徵與圖3C中的通孔層VJ、金屬層M(J+1)層和通孔層V(J+1)的特徵相似。
圖3D是在正交於信號（例如，電流）流動的方向上的在圖3A中的線X1-X1'處的信號路徑302的橫截面側視圖。圖3D是平行於X軸和Z軸方向延伸的平面的Y軸方向上的視圖。圖3D中的金屬層MJ、通孔層VJ、金屬層M(J+1)和通孔層V(J+1)的序列分別對應於圖2C中的金屬層M1、通孔層V1、金屬層M2和通孔層V2。圖3D中的包括在信號流動的方向上或與信號流動的方向正交的方向上延伸的金屬軌道和在中間通孔層中的通孔層導電結構在內的金屬層的順序與圖2C中的相同。圖3D和圖2C之間的主要區別在於，圖3D是對應於在相鄰金屬軌道上形成並通過金屬線308耦合在一起的兩個導電結構304 A和304 B（如圖3B和圖3C中所示）中的每個導電結構的橫截面視圖，而所有的信號路徑202A都被形成在單個金屬軌道上。與信號路徑202A相比，導電結構304 A和304 B還具有附加的通孔層。
圖3D示出了金屬層MJ中的金屬線308的端視圖，其中金屬軌道310在Y軸方向上延伸。金屬線308被形成在垂直於電流流動方向延伸的金屬軌道310中，並且在本發明中也被稱為互連金屬元件312。圖3D示出了信號路徑302包括在金屬層MJ中的至少四個（4個）互連金屬元件312以耦合導電結構304 A和304 B。互連金屬元件312可以被延伸以耦合到更多導電結構（未示出），從而為信號路徑302提供附加的導電橫截面。圖3D可以僅表示信號路徑302在X軸方向上的一部分。在這方面，信號路徑302可以在X軸方向上更長並且在金屬層MJ中包括更多的互連金屬元件312。通過包括更多的金屬層和通孔層以繼續圖2A、圖2B和圖3A至圖3C中所示的序列，信號路徑302還可以在Z軸方向上具有更多的層。信號路徑302也可以在X軸方向上更短並且在金屬層MJ中包括少於四個互連金屬元件312。
在圖3D中，從端視圖示出了通孔層VJ中的第三通孔層導電結構306C（即，通孔金屬元件318），並且以側視圖示出了第二通孔層導電結構306B。包括通孔金屬VM的多個連續通孔金屬元件318被設置在金屬層MJ中的多個互連金屬元件312上。通孔金屬元件318在X軸方向上被間隔開。圖3D還示出了在第三通孔層導電結構306C之間的通孔層VJ中的區域342，在這裡在金屬層M(J+1)中形成金屬線322期間沉積互連金屬IM。通孔金屬元件318之間的區域342中的互連金屬IM形成互連金屬元件344，互連金屬元件344將相應的第三通孔層導電結構306C彼此耦合，並且還耦合到金屬層M(J+1)中的金屬線322。在這方面，通孔金屬元件318與互連金屬元件344一起形成第二通孔層導電結構306B。
在通孔層V(J+1)中，第一通孔層導電結構306A在金屬層M(J+1)中的金屬線322的X軸方向頂部延伸。金屬層MJ、通孔層VJ、金屬層M(J+1)和通孔層V(J+1)的特徵在金屬層M(J+2)、通孔層V(J+2)、金屬層M(J+3)和通孔層V(J+3)中以相同的順序被複製，以使導電結構304 A和304 B的導電橫截面加倍。因此，金屬層M(J+2)、通孔層V(J+2)、金屬層M(J+3)和通孔層V(J+3)的特徵不再單獨描述。
圖4是製造圖2A和圖2C中的互連結構200的方法400的流程圖。該方法包括在第一方向（例如，X軸方向）上延伸的多個第一軌道210之中的軌道210中形成包括第一金屬線208的第一金屬層M0，多個第一軌道210具有第一軌道間距P M0（方塊402）。該方法包括形成與第一金屬層M0相鄰的第二金屬層M1，第二金屬層M1包括多個第二軌道214，每個第二軌道214在與第一方向正交的第二方向（例如，Y軸方向）上延伸，多個第二軌道214具有第二軌道間距P M1（方塊404）。該方法還包括在與第一金屬層M0相鄰的通孔層V0中形成通孔層導電結構206，通孔層導電結構206被耦合到第一金屬層M0中的第一金屬線208，並且在第一方向上具有大於第二軌道間距P M1的長度L 206（方塊406）。
圖5是製造圖3A至圖3D中的互連結構300的方法500的流程圖。該方法包括在第一方向（例如，Y軸方向）上延伸的多個第一軌道310之中的軌道310中形成包括第一金屬線308的第一金屬層MJ，多個第一軌道310具有第一軌道間距P MJ（方塊502）。該方法包括形成與第一金屬層MJ相鄰的第二金屬層M(J+1)，第二金屬層M(J+1)包括多個第二軌道320，每個第二軌道320在與第一方向正交的第二方向（例如，X軸方向）上延伸，多個第二軌道320具有第二軌道間距P M(J+1)（方塊504）。該方法還包括在與第一金屬層MJ相鄰的通孔層VJ中形成通孔層導電結構306，通孔層導電結構306被耦合到第一金屬層MJ中的第一金屬線308，並且在第一方向上具有大於第二軌道間距P M(J+1)的長度L 306（方塊506）。
圖6A和圖6B包括製造階段600A中的橫截面視圖和製造互連結構的方法的流程圖600B，該互連結構與圖2A至圖2C和圖3A至圖3D中的互連結構相對應。在流程圖600B中的方法中，通過雙鑲嵌工藝在第一碳氮化矽（SiCN）層604上形成第一金屬層602，包括沉積IMD 606層、圖案化和蝕刻在第一方向（例如，Y軸方向）上延伸的IMD 606中的金屬軌道608，並在金屬軌道608中形成互連金屬IM的金屬線610。製造階段600A可選地包括在金屬線610之間形成氣隙612，包括蝕刻IMD 606以在金屬線610之間形成空隙614，並在氣隙612的側面618和底表面620上沉積氮化矽層616。製造階段600A還包括在第一金屬層602上沉積第二SiCN層624，其提供擴散障壁層並在可選的氣隙612中密封空氣。
圖7A和圖7B包括製造階段700A中的橫截面視圖和在圖6A中的第一金屬層602上製造通孔層702的方法的流程圖700B。製造階段700A包括在第二SiCN層624上沉積第二IMD 704，並通過半鑲嵌溝槽圖案化工藝形成通孔層702，包括圖案化和蝕刻金屬線610上的IMD 704中的溝槽706，並用通孔金屬VM填充溝槽706，通孔金屬VM例如可以是Ru、Mo、Co、W和/或Cu。製造階段700A還包括通孔層702的化學機械拋光（CMP），以平坦化通孔金屬VM和IMD 704。
圖8A和圖8B包括製造階段800A中的橫截面視圖和在通孔層702上製造另一金屬層802的方法的流程圖800B。製造階段800A包括沉積第三IMD 804層。製造階段800A包括圖案化和蝕刻金屬線610之間的第三IMD 804和第二IMD 704的部分。製造階段800A還包括在金屬線610之間和金屬線610上的蝕刻的第二IMD 704和第三IMD 804中形成互連金屬元件（例如金屬線）806。製造階段800A可選地包括形成氣隙808。製造階段800A還包括沉積第三SiCN層810。
圖9A和圖9B包括製造階段900A中的橫截面視圖和在圖8A中的金屬層802上製造另一個通孔層902的方法的流程圖900B。製造階段900A包括雙鑲嵌工藝，包括在第三SiCN層810上形成第四IMD 904，圖案化和蝕刻IMD 904和第三SiCN層810以在互連金屬元製造圖2A至圖2C和圖3A至圖3D中的互連結構200和300包括製造附加的交替金屬層和通孔層，其中金屬軌道在金屬層中延伸的方向與金屬軌道在相鄰金屬層中的方向正交（例如，上面和下面）。例如，可以在通孔層902上形成下一個金屬層，其中該下一個金屬層將對應於金屬層602，並且將根據圖6B中的流程圖中的方法來形成。可以採用順序執行的流程圖6B、圖7B、圖8B和圖9B中的方法來製造包括通孔層導電結構206和306的互連結構200和300。該順序可以根據需要而被重複任意次數以製造包括具有期望橫截面積和降低電阻的信號路徑的互連結構。件806上方形成溝槽906，以及在溝槽906中形成通孔金屬元件908。
製造圖2A至圖2C和圖3A至圖3D中的互連結構200和300包括製造附加的交替金屬層和通孔層，其中金屬軌道在金屬層中延伸的方向與金屬軌道在相鄰金屬層中的方向正交（例如，上面和下面）。例如，可以在通孔層902上形成下一個金屬層，其中該下一個金屬層將對應於金屬層602，並且將根據圖6B中的流程圖中的方法來形成。可以採用順序執行的流程圖6B、圖7B、圖8B和圖9B中的方法來製造包括通孔層導電結構206和306的互連結構200和300。該順序可以根據需要而被重複任意次數以製造包括具有期望橫截面積和降低電阻的信號路徑的互連結構。
根據本發明所揭示的各方面的在通孔層中採用通孔層導電結構的3D互連結構可以提供或整合到任何基於處理器的設備中。
圖10說明包括由一個或多個IC 1002形成的射頻（RF）組件的示範性無線通信設備1000，其中任何IC 1002可以在包括互連結構的IC中包括單晶片系統（SoC），如圖2A至圖2C和圖3A至圖3D中所示並且根據本發明揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑的通孔層中，以增加信號路徑的導電橫截面積以降低電阻，這降低了IR壓降並提高了信號速度。作為範例，無線通信設備1000可以包括或被提供在任何上述設備中。如圖10中所示，無線通信設備1000包括收發器1004和資料處理器1006。資料處理器1006可以包括用於儲存資料和程式碼的記憶體。收發器1004包括支持雙向通信的發射器1008和接收器1010。一般來說，無線通信設備1000可以包括用於任何數量的通信系統和頻帶的任何數量的發射器1008和/或接收器1010。收發器1004的全部或一部分可以被實現在一個或多個類比IC、RFIC、混合信號IC等上。
發射器1008或接收器1010可以用超外差架構或直接轉換架構來實現。在超外差架構中，信號在RF和基頻之間分多個階段進行頻率轉換，例如，在一個階段從RF到中頻（IF），然後在另一階段從IF到基頻。在直接轉換架構中，信號在一個階段中在RF和基頻之間進行頻率轉換。超外差和直接轉換架構可以使用不同的電路塊和/或具有不同的要求。在圖10中的無線通信設備1000中，發射器1008和接收器1010以直接轉換架構來實現。
在發射路徑中，資料處理器1006處理要被發射的資料並向發射器1008提供I和Q類比輸出信號。在示範性無線通信設備1000中，資料處理器1006包括數位至類比轉換器（DAC）1012（1）、1012（2），用於將資料處理器1006所生成的數位信號轉換成I和Q模擬輸出信號，例如I和Q輸出電流，以供進一步處理。
在發射器1008內，低通濾波器1014（1）、1014（2）分別對I和Q類比輸出信號進行濾波，以去除由先前的數位類比轉換所引起的不想要的信號。放大器（AMP）1016（1）、1016（2）分別放大來自低通濾波器1014（1）、1014（2）的信號，並提供I和Q基頻信號。上變頻器1018通過混頻器1020（1）、1020（2）利用來自TX LO信號發生器1022的I和Q發射（TX）本地振盪器（LO）信號來對I和Q基頻信號進行上變頻，以提供上變頻信號1024。濾波器1026對上變頻信號1024進行濾波，以去除由上變頻所引起的不想要的信號以及接收頻帶中的噪聲。功率放大器（PA）1028放大來自濾波器1026的上變頻信號1024，以獲得期望的輸出功率電平並提供發射RF信號。發射RF信號通過雙工器或開關1030進行路由並經由天線1032發射。
在接收路徑中，天線1032接收由基站發射的信號，並提供接收到的RF信號，該RF信號通過雙工器或開關1030進行路由並被提供給低雜訊放大器（LNA）1034。雙工器或開關1030被設計為以特定的接收（RX）到TX雙工器頻率分離來操作，以使得RX信號與TX信號隔離。接收到的RF信號由LNA 1034放大並由濾波器1036濾波，以獲得期望的RF輸入信號。下變頻混頻器1038（1）、1038（2）將濾波器1036的輸出與來自RX LO信號發生器1040的I和Q RX LO信號（即，LO_I和LO_Q）混合，以生成I和Q基頻信號。I和Q基頻信號由AMP 1042（1）、1042（2）放大並進一步由低通濾波器1044（1）、1044（2）濾波，以獲得I和Q類比輸入信號，I和Q類比輸入信號被提供給資料處理器1006。在該範例中，資料處理器1006包括類比至數位轉換器（ADC）1046（1）、1046（2），用於將類比輸入信號轉換成數位信號，以由資料處理器1006進一步處理。
在圖10的無線通信設備1000中，TX LO信號發生器1022生成用於頻率上變頻的I和Q TX LO信號，而RX LO信號發生器1040生成用於頻率下變頻的I和Q RX LO信號。每個LO信號都是具有特定基頻的週期性信號。TX鎖相環（PLL）電路1048接收來自資料處理器1006的時序資訊並生成用來調整來自TX LO信號發生器1022的TX LO信號的頻率和/或相位的控制信號。類似地，RX PLL電路1050從資料處理器1006接收時序資訊並生成用來調整來自RX LO信號發生器1040的RX LO信號的頻率和/或相位的控制信號。
無線通信設備1000可以被提供或積體到任何基於處理器的設備中，每個無線通信設備1000包括IC中的單晶片系統（SoC），該IC包括互連結構，如圖2A至圖3D中所示並且根據本發明所揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑中的通孔層中，以增加電路的導電橫截面積以降低電阻，這降低了IR壓降並提高了信號速度。範例（而非限制）包括機頂盒、娛樂單元、導航設備、通信設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂窩電話、智能電話、會話發起協議（SIP）電話、平板電腦、平板手機、服務器、計算機、便攜式計算機、行動計算設備、可穿戴計算設備（例如，智能手錶、健康或健身追蹤器、眼鏡等）、臺式計算機、個人數位助理（PDA）、顯示器、電腦顯示器、電視機、調諧器、收音機、衛星收音機、音樂播放器、數位音樂播放器、便攜式音樂播放器、數位視頻播放器、視頻播放器、數位視頻光盤（DVD）播放器、便攜式數位視頻播放器、汽車、車輛組件、航空電子系統、無人機和多旋翼飛行器。
在這方面，圖11說明包括IC的基於處理器的系統1100的範例，該IC包括在包括互連結構的IC中的SoC，如圖2A至圖2C和3A至圖3D中所示並且根據本發明揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑中的通孔層中，以增加信號路徑的導電橫截面積以降低電阻，這降低了IR壓降並提高了信號速度。在該範例中，基於處理器的系統1100包括一個或多個中央處理器單元（CPU）1102，其也可以被稱為CPU或處理器核心，每個都包括一個或多個處理器1104。（多個）CPU 1102可以具有耦合到（多個）處理器1104的快取記憶體1106，用於快速存取臨時儲存的資料。作為示範，（多個）處理器1104可以包括IC中的SoC，該IC包括互連結構，如圖2A至圖3D中所示並且根據本發明揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑中的通孔層中，以增加信號路徑的導電橫截面積以降低電阻，這降低了IR壓降並提高了信號速度。（多個）CPU 1102耦合到系統匯流排1108，並且可以將包括在基於處理器的系統1100中的主設備和從設備相互耦合。眾所周知，（多個）CPU 1102通過在系統匯流排1108上交換地址、控制和資料資訊來與這些其他設備通信。例如，（多個）CPU 1102可以將匯流排事務請求傳送到作為從設備的範例的記憶體控制器1110。儘管圖11中未圖示，但是可以提供多個系統匯流排1108，其中每個系統匯流排1108構成不同的結構。
其他主設備和從設備可以連接到系統匯流排1108。如圖11中所圖示，作為範例，這些設備可以包括包含記憶體控制器1110和一個或多個記憶體陣列1114的記憶體系統1112、一個或多個輸入設備1116、一個或多個輸出設備1118、一個或多個網路介面設備1120以及一個或多個顯示控制器1122。記憶體系統1112、一個或多個輸入設備1116、一個或多個輸出設備1118、一個或多個網路介面設備1120和一個或多個顯示控制器1122中的每一個可以包括IC中的單晶片系統（SoC），該IC包括互連結構，如圖2A至圖3D中所示並且根據本發明揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑中的通孔層中，以增加信號路徑的導電橫截面積以降低電阻，這降低了IR壓降並提高了信號速度。（多個）輸入設備1116可以包括任何類型的輸入設備，包括但不限於輸入鍵、開關、語音處理器等。（多個）輸出設備1118可以包括任何類型的輸出設備，包括但不限於不限於音頻、視頻、其他視覺指示器等。（多個）網路介面設備1120可以是被配置為允許與網路1124交換資料的任何設備。網路1124可以是任何類型的網路，包括但不限於有線或無線網路、專用或公共網路、局域網（LAN）、無線局域網（WLAN）、廣域網（WAN）、BLUETOOTH™網路和互聯網。（多個）網路介面設備1120可以被配置為支持所期望的任何類型的通信協定。
（多個）CPU 1102還可以被配置為通過系統匯流排1108訪問（多個）顯示控制器1122，以控制發送到一個或多個顯示器1126的資訊。（多個）顯示控制器1122將資訊發送到（多個）顯示器1126以將經由一個或多個視頻處理器1128來顯示，視頻處理器1128將要被顯示的資訊處理成適合（多個）顯示器1126的格式。（多個）顯示器1126可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、等離子顯示器、發光二極管（LED）顯示器等。（多個）顯示控制器1122、（多個）顯示器1126和/或（多個）視頻處理器1128可以包括IC中的單晶片系統（SoC），IC包括互連結構，如圖2A至圖3D中所示並且根據本發明揭示的任何方面，在互連結構中通孔層導電結構被包括在信號路徑中的通孔層中，以增加電路的導電橫截面積信號路徑以降低電阻，這減少了IR壓降並提高了信號速度。
本領域技術人員將進一步瞭解，結合本發明所揭示的各方面描述的各種說明性邏輯塊、模組、電路和演算法可以被實現為電子硬件、儲存在記憶體中或另一電腦可讀介質中並由處理器或其他處理設備或兩者的組合執行的指令。作為示範，在此描述的主設備和從設備可以被採用在任何電路、硬件組件、IC或IC晶片中。在此敘述的記憶體可以是任何類型和尺寸的記憶體，並且可以被配置為儲存所期望的任何類型的資訊。為了清楚地說明這種可互換性，各種說明性組件、方塊、模組、電路和步驟已在上面大體上根據其功能性進行了描述。如何實現這種功能性取決於特定應用、設計選擇和/或施加在整個系統上的設計。本領域熟練的技術人員可以針對每個特定應用以不同的方式實現所描述的功能性，但是這樣的實現決策不應被解釋為導致背離本發明的範圍。
在此所揭示且描述的各方面的各種說明性邏輯方塊、模組和電路可以用被設計為執行在此所述功能的處理器、數位信號處理器（DSP）、特定應用積體電路（ASIC）、現場可程式邏輯閘陣列（FPGA）或其他可程式邏輯器件、獨立邏輯閘或電晶體邏輯、獨立硬件組件或其任何組合來實現或執行。處理器可以是微處理器，但是在替代方案中，處理器可以是任何常規處理器、控制器、微控制器或狀態機。處理器還可以被實現為計算設備的組合（例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器與DSP核心結合、或任何其他這樣的配置）。
在此所揭示的各方面可以被體現在硬件和儲存在硬件中的指令中，並且可以駐留在例如隨機存取記憶體（RAM）、快取記憶體、唯讀記憶體（ROM）、可抹除可程式唯讀記憶體（EPROM）、可電氣抹除可程式唯讀記憶體（EEPROM）、暫存器、硬碟、可移動磁碟、CD-ROM或本領域已知的任何其他形式的電腦可讀介質中。示範性儲存介質耦合到處理器，使得處理器可以從儲存介質讀取資訊和將資訊寫入到儲存介質。在替代方案中，儲存介質可以整合到處理器中。處理器和儲存介質可以駐留在ASIC中。ASIC可以駐留在遠程站中。在替代方案中，處理器和儲存介質可以作為分立組件駐留在遠程站、基站或服務器中。
還應注意，在此所敘述的任何示範性方面中描述的操作步驟被描述以提供示範和討論。所描述的操作可以以除了所圖示的順序之外的許多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可以在多個不同步驟中執行。此外，在示範性方面中討論的一個或多個操作步驟可以進行組合。應當理解，流程圖中所圖示的操作步驟可以進行許多不同的修改，這對於本領域技術人員來說是顯而易見的。本領域技術人員還將理解，可以使用多種不同技術和科技中的任何一種來表示資訊和信號。例如，在整個以上描述中可以引用的資料、指令、命令、資訊、信號、位元、符號和晶片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子或其任何組合來表示。
提供本發明的先前描述以使本領域技術人員能夠製作或使用本發明。對於本領域技術人員來說，對本發明的各種修改將是顯而易見的，並且在此所定義的一般原理可以應用於其他變化。因此，本發明不限於在此所描述的範例和設計，而是賦予與在此所揭示的原理和新穎特徵一致的最寬範圍。
在以下編號的條款中描述了實現示例： 1. 一種互連結構，包括： 第一金屬層，該第一金屬層包括在第一方向上延伸的多個第一軌道之中的第一軌道中的第一金屬線，該多個第一軌道具有第一軌道間距； 與第一金屬層相鄰的第二金屬層，該第二金屬層包括在與第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距；以及 在與第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到第一金屬層中的第一金屬線並且在第一方向上具有大於第二軌道間距的第一長度。 2. 根據條款1所述的互連結構，其中通孔層導電結構包括通孔金屬元件，該通孔金屬元件包括設置在第一金屬線的第一表面上的通孔金屬。 3. 根據條款2所述的互連結構，其中通孔層導電結構還包括： 通孔層的厚度；以及 與基於第一軌道間距的第一軌道寬度相對應的在第二方向上的寬度。 4. 根據條款1所述的互連結構，其中： 第一金屬線在第一方向上具有與第二軌道間距的倍數相對應的第二長度；以及 通孔層導電結構的第一長度與第二軌道間距的倍數相對應。 5. 根據條款1所述的互連結構，其中： 第二金屬層還包括： 第一多個互連金屬元件，所述第一多個互連金屬元件被設置在多個第二軌道之中的連續多個第二軌道中，該第一多個互連金屬元件中的每個互連金屬元件包括互連金屬；以及 通孔層導電結構還包括： 第一連續多個通孔金屬元件，該第一連續多個通孔金屬元件包括被設置在第一多個互連金屬元件上的通孔金屬，該第一多個互連金屬元件被設置在連續多個第二軌道中；以及 第二多個互連金屬元件，該第二多個互連金屬元件中的每個互連金屬元件被設置在第一連續多個通孔金屬元件之中的相鄰通孔金屬元件之間。 6. 根據條款5所述的互連結構，其中第二多個互連金屬元件中的每個互連金屬元件被耦合到通孔層導電結構中的相鄰通孔金屬元件。 7. 根據條款6所述的互連結構，其中第一連續多個通孔金屬元件和第二多個互連金屬元件各自包括： 通孔層的厚度；以及 基於第一軌道間距的多個第一軌道之中的第一軌道在第二方向上的寬度。 8. 根據條款5所述的互連結構，其中： 通孔層中的通孔層導電結構包括：在與第一金屬層的第一側相鄰的第一通孔層中的第一通孔層導電結構；以及 互連結構還包括：在與第一金屬層的第二側相鄰的第二通孔層中的第二通孔層導電結構，該第二通孔層導電結構包括：被設置在第一金屬線的第二表面上的通孔金屬和在第一方向上大於第二軌道間距的第三長度。 9. 根據條款8所述的互連結構，還包括： 與第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在第二方向上延伸的多個第三軌道，該多個第三軌道具有第三軌道間距；以及 被設置在多個第三軌道之中的連續多個第三軌道中的第一多個互連金屬元件；以及 在第三金屬層上的第三通孔層，該第三通孔層包括第三通孔層導電結構，該第三通孔層導電結構被耦合到第三金屬層中的第一多個互連金屬元件並且在第一方向上具有大於第二軌道間距的第四長度。 10. 根據條款9所述的互連結構，該第三通孔層導電結構包括： 第二連續多個通孔金屬元件，該第二連續多個通孔金屬元件包括設置在第三金屬層中的第一多個互連金屬元件上的通孔金屬；以及 第三多個互連金屬元件，每個第三多個互連金屬元件被設置在第二連續多個通孔金屬元件之中的相鄰通孔金屬元件之間並被耦合到相鄰通孔金屬元件。 11. 根據條款9或條款10所述的互連結構，還包括： 與第三通孔層相鄰的第四金屬層，該第四金屬層包括： 多個第四軌道，該多個第四軌道在第一方向上延伸並且包括第四軌道間距；以及 第四金屬線，該第四金屬線包括被設置在第三通孔層導電結構上的多個第四軌道之中的第四軌道中的互連金屬；以及 在第四金屬層上的第四通孔層中的第四通孔層導電結構，該第四通孔層導電結構包括被設置在第四金屬線的表面上的通孔金屬和在第一方向上大於第二軌道間距的第五長度。 12. 根據條款1至11中任一項所述的互連結構，該第一金屬層還包括： 在第一方向上延伸的多個第一軌道之中的另一個第一軌道中的第二金屬線，該第二金屬線與第一金屬線電絕緣；以及 第一金屬線與第二金屬線之間的氣隙。 13. 根據條款1至12中任一項所述的互連結構，被集成到積體電路（IC）中。 14. 一種互連結構，包括： 第一金屬層，該第一金屬層包括： 在第一方向上延伸的多個軌道之中的第一軌道中的第一金屬線，該多個軌道具有軌道間距；以及 在多個軌道之中的第二軌道中的第二金屬線，該第二軌道包括在與第一方向正交的第二方向上的與第一軌道緊鄰的相鄰軌道；以及 在與第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到第一金屬線和第二金屬線並且在第二方向上具有大於軌道間距的第一長度。 15. 根據條款14所述的互連結構，還包括第二金屬層，該第二金屬層包括被設置在第二方向上延伸的軌道中的互連金屬元件， 其中： 通孔層中的通孔層導電結構的第一側被設置在互連金屬元件上；以及 通孔層中的通孔層導電結構的第二側被耦合到第一金屬線和第二金屬線。 16. 根據條款15所述的互連結構，其中： 通孔層中的通孔層導電結構包括在與第一金屬層的第一側相鄰的第一通孔層中的第一通孔層導電結構，並且第一通孔層導電結構包括通孔金屬元件，該通孔金屬元件包括通孔金屬和在第二方向上大於軌道間距的第二長度；以及 互連結構還包括： 在與第一金屬層的第二側相鄰的第二通孔層中的第二通孔層導電結構，該第二通孔層導電結構包括： 被設置在第一金屬線上的第一通孔金屬元件； 被設置在第二金屬線上的第二通孔金屬元件；以及 互連金屬元件，該互連金屬元件包括被設置在第一通孔金屬元件與第二通孔金屬元件之間並被耦合到第一通孔金屬元件和第二通孔金屬元件的互連金屬；以及 與第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在第二通孔層導電結構上並且在第一方向延伸的第三軌道；以及 在第三軌道中並且被耦合到第二通孔層導電結構的第三金屬線。 17. 一種製造互連結構的方法，包括： 在第一方向上延伸的多個第一軌道之中的軌道中形成包括第一金屬線的第一金屬層，該多個第一軌道具有第一軌道間距； 形成與第一金屬層相鄰的第二金屬層，該第二金屬層包括在與第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距；以及 在與第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到第一金屬層中的第一金屬線並且在第一方向上具有大於第二軌道間距的第一長度。 18. 根據條款17所述的方法，其中： 形成包括第一金屬線的第一金屬層包括在多個第一軌道之中的軌道中設置互連金屬；以及 形成通孔層導電結構還包括在第一金屬線上設置通孔金屬。 19. 根據條款17或條款17所述的方法，其中： 形成第二金屬層還包括：在多個第二軌道之中的多個連續第二軌道中形成包括互連金屬的第一多個互連金屬元件；以及 形成通孔層導電結構還包括： 形成多個連續通孔金屬元件，該多個連續通孔金屬元件包括被設置在第一多個互連金屬元件上的通孔金屬；以及 形成第二多個互連金屬元件，該第二多個互連金屬元件中的每個互連金屬元件被設置在多個連續通孔金屬元件之中的相鄰通孔金屬元件之間。 20. 一種製造互連結構的方法，該方法包括： 形成第一金屬層，包括： 在第一方向上延伸的多個軌道之中的第一軌道中形成第一金屬線，該多個軌道具有軌道間距；以及 在多個軌道之中的第二軌道中形成第二金屬線，該第二軌道包括在與第一方向正交的第二方向上的與第一軌道緊鄰的相鄰軌道；以及 在與第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到第一金屬線和第二金屬線並且在第二方向上具有大於軌道間距的第一長度。 21. 根據條款20所述的方法，還包括： 形成第二金屬層，該第二金屬層包括被設置在第二方向上延伸的軌道中的互連金屬元件；以及 形成通孔層導電結構還包括形成通孔層導電結構，該通孔層導電結構在互連金屬元件上並被耦合到第二金屬層和第一金屬層。 22. 根據條款21所述的方法，其中： 在通孔層中形成通孔層導電結構還包括在第一金屬層的第一側上的第一通孔層中形成第一通孔層導電結構，該第一通孔層導電結構包括第一通孔層元件，該第一通孔層元件包括通孔金屬和在第二方向上大於軌道間距的第二長度；以及 製造互連結構的方法還包括： 在第一軌道中形成第一金屬線和在第二軌道中形成第二金屬線包括：在第一軌道中和在第二軌道中形成互連金屬； 在與第一金屬層的第二側相鄰的第二通孔層中形成第二通孔層導電結構，該第二通孔層導電結構包括： 被設置在第一金屬線上的第一通孔金屬元件； 被設置在第二金屬線上的第二通孔金屬元件；以及 互連金屬元件，該互連金屬元件包括設置在第一通孔金屬元件與第二通孔金屬元件之間並被耦合到第一通孔金屬元件和第二通孔金屬元件的互連金屬；以及 形成與第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在第二通孔層導電結構上並且在第一方向上延伸的第三軌道；以及 在第三軌道中並且被耦合到第二通孔層導電結構的第三金屬線。
100:互連結構 102:信號路徑 104:信號路徑 106:通孔層導電結構 108A-108H:組件 110:金屬線 112:金屬線 114:通孔 116:端子 118:端子 120:端子 122:端子 124:軌道 126:金屬間電介質（IMD） 200:互連結構 202A-202F:信號路徑 206:通孔層導電結構 208:金屬線 210:金屬軌道 212:金屬線 214:金屬軌道 216:IMD 218:表面 220:互連金屬元件 222:表面 224:氣隙 226:障壁/種子層 228:表面 230:表面 232:表面 234:互連金屬元件 236:連續通孔金屬元件 238:互連金屬元件 302:信號路徑 300:互連結構 304 A、304 B:導電結構 306:通孔層導電結構 306A:第一通孔層導電結構 306B:第二通孔層導電結構 306C:第三通孔層導電結構 308:金屬線 310:金屬軌道 312:互連金屬元件 314:IMD 316:氣隙 318:通孔金屬元件 320:金屬軌道 322:金屬線 324:金屬軌道 326:互連金屬元件 328:表面 330:區域 334:金屬線 336:金屬軌道 338:金屬線 342:區域 344:互連金屬元件 400:製造方法 600A:製造階段 600B:流程圖 602:第一金屬層 604:第一碳氮化矽（SiCN）層 606:IMD 608:金屬軌道 610:金屬線 612:氣隙 614:空隙 616:氮化矽層 618:側面 620:表面 624:第二SiCN層 700A:製造階段 700B:流程圖 702:通孔層 704:第二IMD 706:溝槽 800A:製造階段 800B:流程圖 802:金屬層 804:第三IMD 806:互連金屬元件 808:氣隙 810:第三SiCN層 900A:製造階段 900B:流程圖 902:通孔層 904:第四IMD 906:溝槽 908:通孔金屬元件 1000:無線通信設備 1002:IC 1004:收發器 1006:資料處理器 1008:發射器 1010:接收器 1012（1）:數位至類比轉換器（DAC） 1012（2）:數位至類比轉換器（DAC） 1014（1）:低通濾波器 1014（2）:低通濾波器 1016（1）:放大器 1016（2）:放大器 1020（1）:混頻器 1020（2）:混頻器 1022:TX LO信號發生器 1024:上變頻信號 1026:濾波器 1028:功率放大器 1030:雙工器 1032:天線 1034:低噪聲放大器 1036:濾波器 1038（1）:下變頻混頻器 1038（2）:下變頻混頻器 1040:RX LO信號發生器 1042（1）:AMP 1042（2）:AMP 1044（1）:低通濾波器 1044（2）:低通濾波器 1046（1）:類比至數位轉換器（ADC） 1046（2）:類比至數位轉換器（ADC） 1048:TX鎖相迴路（PLL）電路 1100:系統 1102:中央處理器單元（CPU） 1104:處理器 1106:快取記憶體 1108:系統匯流排 1110:記憶體控制器 1114:記憶體陣列 1112:記憶體系統 1116:輸入設備 1118:輸出設備 1120:網路介面設備 1122:顯示控制器 1124:網路 1126:顯示器 1128:視頻處理器 A 106:橫截面積 A 110:橫截面積 CS A-CS F:導電橫截面 G M3:間隙 G M(J+1):軌道分隔間隙 H 202A:軌道高度 IM:互連金屬 L 106:長度 L 110:長度 L 206:長度 L 212:長度 L 306:長度 LA MJ:縱軸 LA2:縱軸 M0-M10:金屬層 MJ-M(J+3) :金屬層 P M0:軌道間距 P M1:第二軌道間距 P M3:軌道間距 P M(J+1):軌道間距 P M(J+3):軌道間距 S1:信號 T 206:厚度 T M0:厚度 T MJ:金屬層厚度 T V0:厚度 T VJ:厚度 T V(J+3):厚度 V0-V9:中間通孔層 VJ-V(J+3):通孔層 VM:通孔金屬 WT M0:軌道寬度 WT M1:軌道寬度 WT M3:軌道寬度 WT 2:寬度 WT M0:軌道寬度 WT Ml:軌道寬度 WT M0:軌道寬度 W 206:寬度 WT M(J+1):軌道寬度 WT M(J+1):軌道寬度 X1-X1'、Y1-Y1'、Y2-Y2':線
圖1是互連結構的橫截面側視圖，互連結構包括具有用於降低路徑電阻的示範性通孔層導電結構的信號路徑和不具有用於降低路徑電阻的示範性通孔層導電結構的信號路徑。
圖2A是互連結構的橫截面側視圖，包括具有各種導電橫截面的信號路徑的端視圖，各種導電橫截面包括用於增加橫截面面積和降低電阻的通孔層導電結構和金屬層。
圖2B是圖2A中的互連結構之一的橫截面側視圖，說明了金屬層上的障壁層。
圖2C是圖2A中的互連結構中的信號路徑在與信號流動正交的方向上的橫截面側視圖，以進一步圖示通孔層導電結構。
圖3A是互連結構的俯視圖，包括用於增加導電橫截面積以降低電阻的通孔層導電結構和平行信號路徑。
圖3B是圖3A中的互連結構中的在信號流動的方向上的第一橫截面視圖，用於圖示由通孔層導電結構和互連金屬線提供的橫截面積增加。
圖3C是圖3A至圖3B中的互連結構中的在信號流動的方向上的第二橫截面視圖，用於圖示由通孔層導電結構和互連金屬線提供的橫截面積增加。
圖3D是圖3A至圖3C中的互連結構中的在與信號流動正交的方向上的橫截面側視圖，以進一步圖示通孔層導電結構。
圖4是製造包括信號路徑的互連結構的方法的流程圖，該信號路徑包括在與信號流動平行的方向上延伸的通孔層導電結構。
圖5是製造包括信號路徑的互連結構的方法的流程圖，該信號路徑包括在與信號流動正交的方向上延伸的通孔層導電結構。
圖6A和圖6B是用於在互連結構中製造第一金屬層的製造階段中的橫截面視圖和方法的流程圖，該互連結構與圖2A至圖2C和圖3A至圖3D中的互連結構相對應。
圖7A和圖7B是用於製造通孔層的製造階段中的橫截面視圖和的方法流程圖，該通孔層包括在圖6A和圖6B中的第一製造階段中製造的第一金屬層上的通孔層導電結構。
圖8A和圖8B是用於在圖7A和圖7B的製造階段中製造的第一通孔層上製造第二金屬層的製造階段中的橫截面視圖和方法的流程圖。
圖9A和圖9B是用於製造第二通孔層的製造階段中的橫截面視圖和方法的流程圖，該第二通孔層包括在圖8A和圖8B中的製造階段中製造的第二金屬層上的通孔層導電結構。
圖10是包括射頻（RF）模塊的示範性無線通信設備的方塊圖，射頻（RF）模塊包括積體電路（IC），積體電路（IC）包括互連結構，如圖2A至圖2C和圖3A至圖3D中所示。
圖11是示範性基於處理器的系統的方塊圖，該系統可以包括如圖2A至圖2C和圖3A至圖3D所示並且根據本發明揭示的任何方面的IC互連結構。
無。
100:互連結構
102:信號路徑
104:信號路徑
106:通孔層導電結構
108A-108H:組件
110:金屬線
112:金屬線
114:通孔
116:端子
118:端子
120:端子
122:端子
124:軌道
126:金屬間電介質(IMD)
A106:橫截面積
A110:橫截面積
S1:信號
V0-V9:中間通孔層
VJ-V(J+3):通孔層

Claims (22)

  1. 一種互連結構，包括： 第一金屬層，該第一金屬層包括在第一方向上延伸的多個第一軌道之中的第一軌道中的第一金屬線，該多個第一軌道具有第一軌道間距； 與該第一金屬層相鄰的第二金屬層，該第二金屬層包括在與該第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距；以及 在與該第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到該第一金屬層中的該第一金屬線並且在該第一方向上具有大於該第二軌道間距的第一長度。
  2. 根據請求項1所述的互連結構，其中該通孔層導電結構包括通孔金屬元件，該通孔金屬元件包括被設置在該第一金屬線的第一表面上的通孔金屬。
  3. 根據請求項2所述的互連結構，其中該通孔層導電結構還包括： 該通孔層的厚度；以及 與基於該第一軌道間距的第一軌道寬度相對應的在該第二方向上的寬度。
  4. 根據請求項1所述的互連結構，其中： 該第一金屬線在該第一方向上具有與該第二軌道間距的倍數相對應的第二長度；以及 該通孔層導電結構的該第一長度與該第二軌道間距的該倍數相對應。
  5. 根據請求項1所述的互連結構，其中： 該第二金屬層還包括： 第一多個互連金屬元件，該第一多個互連金屬元件被設置在該多個第二軌道之中的連續多個第二軌道中，該第一多個互連金屬元件中的每個互連金屬元件包括互連金屬；以及 該通孔層導電結構還包括： 第一連續多個通孔金屬元件，該第一連續多個通孔金屬元件包括被設置在該第一多個互連金屬元件上的通孔金屬，該第一多個互連金屬元件被設置在該連續多個第二軌道中；以及 第二多個互連金屬元件，該第二多個互連金屬元件中的每個互連金屬元件被設置在該第一連續多個通孔金屬元件之中的相鄰通孔金屬元件之間。
  6. 根據請求項5所述的互連結構，其中該第二多個互連金屬元件中的每個互連金屬元件被耦合到該通孔層導電結構中的該相鄰通孔金屬元件。
  7. 根據請求項6所述的互連結構，其中該第一連續多個通孔金屬元件和該第二多個互連金屬元件各自包括： 該通孔層的厚度；以及 基於該第一軌道間距的該多個第一軌道之中的該第一軌道在第二方向上的寬度。
  8. 根據請求項5所述的互連結構，其中： 該通孔層中的該通孔層導電結構包括：在與該第一金屬層的第一側相鄰的第一通孔層中的第一通孔層導電結構；以及 該互連結構還包括：在與該第一金屬層的第二側相鄰的第二通孔層中的第二通孔層導電結構，該第二通孔層導電結構包括：被設置在該第一金屬線的第二表面上的通孔金屬和在該第一方向上大於該第二軌道間距的第三長度。
  9. 根據請求項8所述的互連結構，還包括： 與該第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在該第二方向上延伸的多個第三軌道，該多個第三軌道具有第三軌道間距；以及 被設置在該多個第三軌道之中的連續多個第三軌道中的該第一多個互連金屬元件；以及 在該第三金屬層上的第三通孔層，該第三通孔層包括第三通孔層導電結構，該第三通孔層導電結構被耦合到該第三金屬層中的該第一多個互連金屬元件並且在該第一方向上具有大於該第二軌道間距的第四長度。
  10. 根據請求項9所述的互連結構，該第三通孔層導電結構包括： 第二連續多個通孔金屬元件，該第二連續多個通孔金屬元件包括被設置在該第三金屬層中的該第一多個互連金屬元件上的該通孔金屬；以及 第三多個互連金屬元件，該第三多個互連金屬元件中的每個互連金屬元件被設置在該第二連續多個通孔金屬元件之中的相鄰通孔金屬元件之間並被耦合到該相鄰通孔金屬元件。
  11. 根據請求項9所述的互連結構，還包括： 與該第三通孔層相鄰的第四金屬層，該第四金屬層包括： 多個第四軌道，該多個第四軌道在該第一方向上延伸並且包括第四軌道間距；以及 第四金屬線，該第四金屬線包括被設置在該第三通孔層導電結構上的該多個第四軌道之中的第四軌道中的互連金屬；以及 在該第四金屬層上的第四通孔層中的第四通孔層導電結構，該第四通孔層導電結構包括被設置在該第四金屬線的表面上的通孔金屬和在該第一方向上大於該第二軌道間距的第五長度。
  12. 根據請求項1所述的互連結構，該第一金屬層還包括： 在該第一方向上延伸的該多個第一軌道之中的另一個第一軌道中的第二金屬線，該第二金屬線與該第一金屬線電絕緣；以及 該第一金屬線與該第二金屬線之間的氣隙。
  13. 根據請求項1所述的互連結構，其被整合到積體電路（IC）中。
  14. 一種互連結構，包括： 第一金屬層，該第一金屬層包括： 在第一方向上延伸的多個軌道之中的第一軌道中的第一金屬線，該多個軌道具有軌道間距；以及 在該多個軌道之中的第二軌道中的第二金屬線，該第二軌道包括在與該第一方向正交的第二方向上的與該第一軌道緊鄰的相鄰軌道；以及 在與該第一金屬層相鄰的通孔層中的通孔層導電結構，該通孔層導電結構被耦合到該第一金屬線和該第二金屬線並且在該第二方向上具有大於該軌道間距的第一長度。
  15. 根據請求項14所述的互連結構，還包括第二金屬層，該第二金屬層包括被設置在該第二方向上延伸的軌道中的互連金屬元件， 其中： 該通孔層中的該通孔層導電結構的第一側被設置在該互連金屬元件上；以及 該通孔層中的該通孔層導電結構的第二側被耦合到該第一金屬線和該第二金屬線。
  16. 根據請求項15所述的互連結構，其中： 該通孔層中的該通孔層導電結構包括在與該第一金屬層的第一側相鄰的第一通孔層中的第一通孔層導電結構，並且該第一通孔層導電結構包括通孔金屬元件，該通孔金屬元件包括通孔金屬和在該第二方向上大於該軌道間距的第二長度；以及 該互連結構還包括： 在與該第一金屬層的第二側相鄰的第二通孔層中的第二通孔層導電結構，該第二通孔層導電結構包括： 被設置在該第一金屬線上的第一通孔金屬元件； 被設置在該第二金屬線上的第二通孔金屬元件；以及 互連金屬元件，該互連金屬元件包括被設置在該第一通孔金屬元件與該第二通孔金屬元件之間並被耦合到該第一通孔金屬元件和該第二通孔金屬元件的互連金屬；以及 與該第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在該第二通孔層導電結構上並且在該第一方向上延伸的第三軌道；以及 在該第三軌道中並且被耦合到該第二通孔層導電結構的第三金屬線。
  17. 一種製造互連結構的方法，包括： 在第一方向上延伸的多個第一軌道之中的軌道中形成包括第一金屬線的第一金屬層，該多個第一軌道具有第一軌道間距； 形成與該第一金屬層相鄰的第二金屬層，該第二金屬層包括在與該第一方向正交的第二方向上延伸的多個第二軌道，該多個第二軌道具有第二軌道間距；以及 在與該第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到該第一金屬層中的該第一金屬線並且在該第一方向上具有大於該第二軌道間距的第一長度。
  18. 根據請求項17所述的方法，其中： 形成包括該第一金屬線的該第一金屬層包括：在該多個第一軌道之中的該軌道中設置互連金屬；以及 形成該通孔層導電結構還包括：在該第一金屬線上設置通孔金屬。
  19. 根據請求項17所述的方法，其中： 形成該第二金屬層還包括：在該多個第二軌道之中的多個連續第二軌道中形成包括互連金屬的第一多個互連金屬元件；以及 形成該通孔層導電結構還包括： 形成多個連續通孔金屬元件，該多個連續通孔金屬元件包括被設置在該第一多個互連金屬元件上的通孔金屬；以及 形成第二多個互連金屬元件，該第二多個互連金屬元件中的每個互連金屬元件被設置在該多個連續通孔金屬元件之中的相鄰通孔金屬元件之間。
  20. 一種製造互連結構的方法，該方法包括： 形成第一金屬層，包括： 在第一方向上延伸的多個軌道之中的第一軌道中形成第一金屬線，該多個軌道具有軌道間距；以及 在該多個軌道之中的第二軌道中形成第二金屬線，該第二軌道包括在與該第一方向正交的第二方向上的與該第一軌道緊鄰的相鄰軌道；以及 在與該第一金屬層相鄰的通孔層中形成通孔層導電結構，該通孔層導電結構被耦合到該第一金屬線和該第二金屬線並且在該第二方向上具有大於軌道間距的第一長度。
  21. 根據請求項20所述的方法，還包括： 形成第二金屬層，該第二金屬層包括被設置在該第二方向上延伸的軌道中的互連金屬元件；以及 形成該通孔層導電結構還包括形成該通孔層導電結構，該通孔層導電結構在該互連金屬元件上並被耦合到該第二金屬層和該第一金屬層。
  22. 根據請求項21所述的方法，其中： 在該通孔層中形成該通孔層導電結構還包括：在該第一金屬層的第一側上的第一通孔層中形成第一通孔層導電結構，該第一通孔層導電結構包括第一通孔層元件，該第一通孔層元件包括通孔金屬和在該第二方向上大於軌道間距的第二長度；以及 製造該互連結構的該方法還包括： 在該第一軌道中形成該第一金屬線和在該第二軌道中形成該第二金屬線包括：在該第一軌道中和在該第二軌道中形成互連金屬； 在與該第一金屬層的第二側相鄰的第二通孔層中形成第二通孔層導電結構，該第二通孔層導電結構包括： 被設置在該第一金屬線上的第一通孔金屬元件； 被設置在該第二金屬線上的第二通孔金屬元件；以及 互連金屬元件，該互連金屬元件包括被設置在該第一通孔金屬元件與該第二通孔金屬元件之間並被耦合到該第一通孔金屬元件和該第二通孔金屬元件的互連金屬；以及 形成與該第二通孔層相鄰的第三金屬層，該第三金屬層包括： 在該第二通孔層導電結構上並且在該第一方向上延伸的第三軌道；以及 在該第三軌道中並且被耦合到該第二通孔層導電結構的第三金屬線。
TW111126724A 2021-08-24 2022-07-15 實施通孔層中通孔層導電結構之3d互連結構以及相關製造方法 TW202314963A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/410,690 US20230061693A1 (en) 2021-08-24 2021-08-24 Three-dimensional (3d) interconnect structures employing via layer conductive structures in via layers and related fabrication methods
US17/410,690 2021-08-24

Publications (1)

Publication Number Publication Date
TW202314963A true TW202314963A (zh) 2023-04-01

Family

ID=82786614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126724A TW202314963A (zh) 2021-08-24 2022-07-15 實施通孔層中通孔層導電結構之3d互連結構以及相關製造方法

Country Status (4)

Country Link
US (1) US20230061693A1 (zh)
CN (1) CN117795671A (zh)
TW (1) TW202314963A (zh)
WO (1) WO2023028402A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329783A (ja) * 2001-04-27 2002-11-15 Toshiba Corp 配線パターンの自動レイアウト方法、レイアウトパターンの光学補正方法、自動レイアウト方法と光学補正方法に基づいて製造される半導体集積回路、および自動レイアウト光学補正プログラムを記録した記録媒体
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9620454B2 (en) * 2014-09-12 2017-04-11 Qualcomm Incorporated Middle-of-line (MOL) manufactured integrated circuits (ICs) employing local interconnects of metal lines using an elongated via, and related methods
US9425141B2 (en) * 2014-10-09 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with elongated coupling
US10510688B2 (en) * 2015-10-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Via rail solution for high power electromigration
JP2017220642A (ja) * 2016-06-10 2017-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
KR20220087221A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Also Published As

Publication number Publication date
WO2023028402A1 (en) 2023-03-02
CN117795671A (zh) 2024-03-29
US20230061693A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
CN108886018B (zh) 在用于集成电路(ic)的互连结构中形成自对准垂直互连通道(via)
CN104396005B (zh) 用于电子系统的高电导率高频通孔
JP6333284B2 (ja) グラフェンおよび金属相互接続
TW201838130A (zh) 用於三維積體電路之功率分配網路
CN110036478B (zh) 采用电耦合到金属分流器的电压轨以减少或避免电压降的增加的标准单元电路
JP6985366B2 (ja) 低減された抵抗のために高アスペクト比電圧レールを採用する標準セル回路
US11296083B2 (en) Three-dimensional (3D), vertically-integrated field-effect transistors (FETs) electrically coupled by integrated vertical FET-to-FET interconnects for complementary metal-oxide semiconductor (CMOS) cell circuits
US10651122B1 (en) Integrated circuit (IC) interconnect structure having a metal layer with asymmetric metal line-dielectric structures supporting self-aligned vertical interconnect accesses (VIAS)
US20220165707A1 (en) Integrated circuit (ic) packages employing front side back-end-of-line (fs-beol) to back side back-end-of-line (bs-beol) stacking for three-dimensional (3d) die stacking, and related fabrication methods
JP2008541462A (ja) 半導体デバイスのローカル及びグローバル配線の形成方法
TWI661514B (zh) 在用於路由之第一金屬層中採用金屬線之互補金氧半導體標準單元電路及其相關方法
US11152347B2 (en) Cell circuits formed in circuit cells employing offset gate cut areas in a non-active area for routing transistor gate cross-connections
TW202314963A (zh) 實施通孔層中通孔層導電結構之3d互連結構以及相關製造方法
TW202303890A (zh) 積體電路晶粒的互連層上的層間媒體中的深溝槽電容器及相關方法
US20230085846A1 (en) Three-dimensional (3d) metal-insulator-metal capacitor (mimcap) including stacked vertical metal studs for increased capacitance density and related fabrication methods
JP2024508636A (ja) 受動部品を形成するために金属化構造内で受動部品デバイスを導電性トレースに結合するために導電性ピラーを使用するチップモジュール
US11942414B2 (en) Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
KR20240058108A (ko) 커패시턴스 밀도 증가를 위한 적층형 수직 금속 스터드들을 포함한 3차원(3d) 금속-절연체-금속 커패시터(mimcap) 및 관련 제조 방법들
TW202347605A (zh) 用於降低電阻的單元電路中的溝槽電源軌以及相關電力分配網路和製造方法
TW202406075A (zh) 採用多圖案金屬化以優化金屬互連間距用於改進性能的積體電路（ｉｃｓ）以及相關製作方法
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法
TW202249237A (zh) 具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝
TW202322330A (zh) 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法
CN117999648A (zh) 采用填充金属用于基于ets的基板中的嵌入式金属迹线以降低信号路径阻抗的集成电路（ic）封装件和相关制造方法