TW202249237A - 具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝 - Google Patents

具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝 Download PDF

Info

Publication number
TW202249237A
TW202249237A TW111102370A TW111102370A TW202249237A TW 202249237 A TW202249237 A TW 202249237A TW 111102370 A TW111102370 A TW 111102370A TW 111102370 A TW111102370 A TW 111102370A TW 202249237 A TW202249237 A TW 202249237A
Authority
TW
Taiwan
Prior art keywords
die
die interconnect
interconnect
interconnects
rows
Prior art date
Application number
TW111102370A
Other languages
English (en)
Inventor
榮 周
威廉Ｍ 亞德霍德特
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202249237A publication Critical patent/TW202249237A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

包括具有多行列狀晶粒互連的積體電路（IC）的IC封裝在導電層中具有增加的晶粒到晶粒（D2D）互連密度。將晶粒互連定位在晶粒互連列簇中（這些晶粒互連列簇各自包括複數個晶粒互連行和兩個列）減少了晶粒互連佔用的線性尺寸，並且為更多的D2D互連留出空間。晶粒互連列簇節距是毗鄰的晶粒互連列簇的各列之間的距離，並且該距離大於這些列簇內的各列之間的晶粒互連節距。晶粒互連可被佈置在該多行列簇之間的空間中，並且額外的晶粒互連可被佈置在這些晶粒互連列簇之間的D2D互連節距處。具有包括多行列狀晶粒互連的IC的IC封裝具有更多數目的D2D互連以獲得更好的IC整合。

Description

具有多行列狀晶粒互連的積體電路（IC）和包括高密度晶粒到晶粒（D2D）互連的IC封裝
本案的領域一般係關於積體電路（IC），並且更具體地係關於IC封裝中的互連晶粒。
消費者電子設備製造商尋求最大化設備效能，同時最小化設備大小，因為使用者更喜歡更小的設備，而且它們的製造成本更低。電子設備的功能性和效能由積體電路（IC）提供。提高IC效能的一種方法是增加電路系統，這增加了IC的大小和複雜度。隨著IC面積和複雜度的增加，生產產量被削減，這增加了產品成本。最大化電子設備效能的替換辦法是在IC封裝中的兩個或兩個以上IC晶粒之中拆分功能性。減小IC晶粒的大小和複雜度提高了產量。然而，要使兩個分開的IC晶粒接近單個IC的效能水平，需要緊密的整合度，這可能需要IC晶粒之間的高頻寬互連性。此類互連性可能需要大量的資料訊號及/或控制訊號在IC封裝中的兩個IC晶粒之間被快速傳遞。訊號（亦即，引線）的數目和各設備之間訊號傳遞的速度兩者取決於封裝考慮。訊號在各IC晶粒之間傳播的時間部分地取決於引線長度。因此，訊號傳播時間可以經由將第一和第二IC晶粒定位在彼此非常接近的位置以及經由將用於第一IC晶粒和第二IC晶粒之間的通訊的訊號連接定位在相應IC晶粒的最近相對邊緣上來最小化。可放置在相對邊緣處的晶粒到晶粒連接的數目受到互連結構的尺寸和技術要求的限制。
本文中所揭示的各態樣包括具有多行列狀晶粒互連的積體電路（IC）和包括高密度晶粒到晶粒（D2D）互連的IC封裝。IC封裝中緊密整合的IC被邊緣到邊緣定位以最小化沿IC邊緣佈置的D2D互連的長度。導電層中沿IC邊緣長度容適的D2D互連的最大數目取決於D2D互連的中心到中心距離或節距、並且亦取決於D2D互連所耦合到的晶粒互連（例如，凸塊或螺柱）的節距。顯著大於D2D互連節距的晶粒互連節距可佔用IC邊緣的大部分線性尺寸，從而為佈線D2D互連留下更少的空間。在示例性態樣，揭示包括在導電層中具有用於獲得增加的D2D互連密度的多行列狀晶粒互連的IC的IC封裝。將晶粒互連定位在晶粒互連列簇中（這些晶粒互連列簇各自包括複數個晶粒互連行和兩個列）減少了晶粒互連佔用的線性尺寸，並且為更多的D2D互連留出空間。晶粒互連列簇節距是毗鄰的晶粒互連列簇的各列之間的距離，並且該距離大於這些列簇內的各列之間的晶粒互連節距。晶粒互連可被佈置在多行列簇之間的空間中，並且額外的晶粒互連可被佈置在晶粒互連列簇之間的D2D互連節距處。具有包括多行列狀晶粒互連的IC的IC封裝具有更多數目的D2D互連以獲得更好的IC整合。
在示例性態樣，揭示包括基板、基板上的第一晶粒互連列簇和基板上的第二晶粒互連列簇的積體電路（IC）。第一晶粒互連列簇包括複數個第一晶粒互連行，每個第一晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連。第二晶粒互連列簇包括複數個第二晶粒互連行，每個第二晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連。該複數個第一晶粒互連行之每一者第一晶粒互連行中的第二晶粒互連與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連毗鄰，並且以大於行晶粒互連節距的列簇節距與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連分隔開。
在另一示例性態樣，揭示包括第一積體電路（IC）和第二IC的IC封裝。第一IC和第二IC中的每一者進一步包括第一晶粒互連列簇和第二晶粒互連列簇。第一晶粒互連列簇包括複數個第一晶粒互連行，每個第一晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連。第二晶粒互連列簇包括複數個第二晶粒互連行，每個第二晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連。該複數個第一晶粒互連行之每一者第一晶粒互連行中的第二晶粒互連與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連毗鄰，並且以大於行晶粒互連節距的列簇節距與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連分隔開。
現在參照附圖，描述本案的若干示例性態樣。措辭「示例性」在本文中用於表示「用作實例、例子、或圖示」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
本文中所揭示的各態樣包括具有多行列狀晶粒互連的積體電路（IC）和包括高密度晶粒到晶粒（D2D）互連的IC封裝。IC封裝中緊密整合的IC被邊緣到邊緣定位以最小化沿IC邊緣佈置的D2D互連的長度。導電層中沿IC邊緣長度容適的D2D互連的最大數目取決於D2D互連的中心到中心距離或節距、並且亦取決於D2D互連所耦合到的晶粒互連（例如，凸塊或螺柱）的節距。顯著大於D2D互連節距的晶粒互連節距可佔用IC邊緣的大部分線性尺寸，從而為佈線D2D互連留下更少的空間。在示例性態樣，揭示包括在導電層中具有用於獲得增加的D2D互連密度的多行列狀晶粒互連的IC的IC封裝。將晶粒互連定位在晶粒互連列簇中（這些晶粒互連列簇各自包括複數個晶粒互連行和兩個列）減少了晶粒互連佔用的線性尺寸，並且為更多的D2D互連留出空間。晶粒互連列簇節距是毗鄰的晶粒互連列簇的各列之間的距離，並且該距離大於這些列簇內的各列之間的晶粒互連節距。晶粒互連可被佈置在多行列簇之間的空間中，並且額外的晶粒互連可被佈置在晶粒互連列簇之間的D2D互連節距處。具有包括多行列狀晶粒互連的IC的IC封裝具有更多數目的D2D互連以獲得更好的IC整合。
圖1是耦合到用於邊緣到邊緣互連IC 104的D2D互連102的晶粒互連100的俯視圖的圖示。圖1中的D2D互連102是佈置在導電層108中的引線106，該引線106將IC 104中的第一IC 104上的晶粒互連100中的一者耦合到IC 104中的另一IC 104上的晶粒互連100中的一者或多者。圖1中的晶粒互連100是佈置在IC 104上的導電金屬或金屬合金的凸塊或螺柱以用於將IC 104的電路層（未圖示）耦合到外部電路。導電層108可以是例如金屬或金屬合金。晶粒互連100具有水平尺寸H1和垂直尺寸V1，並且根據技術及/或製造限制彼此分開。晶粒互連100以行晶粒互連節距P DIR1水平間隔，並且以列晶粒互連節距P DIC1垂直間隔。
為了最大化IC 104上的晶粒互連100的數目，這些晶粒互連被佈置在水平延伸（亦即，X軸方向）的第一行110A、中間行110B和最後一行110C中，其中中間行110B中的晶粒互連100被集中在第一行110A和最後一行110C中的晶粒互連100之間的空間112上。中間行110B中的晶粒互連100不與第一行110A和最後一行110C中的晶粒互連100在垂直方向（亦即，Y軸方向）上對準。
相反，D2D互連102可以按比行晶粒互連節距P DIR1小的節距P D2D佈置。因此，D2D互連102可以比晶粒互連100可彼此之間更接近晶粒互連100。這允許兩(2)個D2D互連102被佈線在第一行110A中按行晶粒互連節距P DIR1分開的晶粒互連100之間。
然而，圖1中用於最佳化晶粒互連100的密度的佈置在沿IC 104的邊緣114的行晶粒互連節距P DIR1內（亦即，對於每個晶粒互連100）僅包括三(3)個D2D互連102。因此，最大化晶粒互連100的密度不最大化將沿邊緣114容適在導電層108中的D2D互連102的數目。由於IC 104的整合可受D2D互連102的數目的限制，因此IC 104的整合受圖1中的晶粒互連100的佈置的限制。為了增加IC 104的整合度，需要增加沿邊緣114的D2D互連102的密度。可以經由沿邊緣114在第一行110A中定位較少的晶粒互連100來實現此類密度增加，這將為更多的D2D互連102騰出空間。
就此而言，圖2是佈置在IC 204上的晶粒互連列簇202中的示例性多行列狀晶粒互連200A和200B（「第一晶粒互連200A」和「第二晶粒互連200B」）的俯視圖的圖示。晶粒互連列簇202包括第一晶粒互連列簇202(1)和第二晶粒互連列簇202(2)。佈置在晶粒互連列簇202(1)和202(2)中的晶粒互連200A和200B允許更高密度的D2D互連206在導電層208中沿從一個IC 204到另一IC 204的邊緣210來佈線。導電層208可以是例如金屬層或金屬合金層。由於第一和第二晶粒互連200A和200B中的每一者被配置成將IC 204的基板212的電路層（未圖示）耦合到外部電路（例如，另一IC 204），因此圖2中較高密度的D2D互連206在IC 204的電路層之間提供比圖1中更高的整合度。
晶粒互連列簇202(1)包括複數個第一晶粒互連行213(1)-213(5)，該複數個第一晶粒互連行213(1)-213(5)各自包括第一晶粒互連200A和第二晶粒互連200B，並且晶粒互連列簇202(2)包括複數個第二晶粒互連行214(1)-214(5)，該複數個第二晶粒互連行214(1)-214(5)各自包括第一晶粒互連200A和第二晶粒互連200B。在第一晶粒互連列簇202(1)中的第一晶粒互連行213(1)-213(5)中的每一者內，第一晶粒互連200A以行晶粒互連節距P DIR2與第二晶粒互連200B分開。
此外，第二晶粒互連列簇202(2)包括複數個第二晶粒互連行214(1)-214(5)。第一晶粒互連行213(1)中的第一和第二晶粒互連200A和200B沿在X軸方向上（例如，圖2中水平地）延伸的軸A X1以行晶粒互連節距P DIR2分隔開。第二晶粒互連列簇202(2)的對應第二晶粒互連行214(1)的第一和第二晶粒互連200A和200B亦沿軸A X1以行晶粒互連行節距P DIR2分隔開。在實例中，軸A X1可平行於基板212的邊緣210。
兩個D2D互連206可以在第一和第二晶粒互連200A和200B之間佈線，第一和第二晶粒互連200A和200B在第一晶粒互連行213(1)-213(5)中的每一者中以行晶粒互連節距P DIR2分隔開。第一晶粒互連列簇202(1)和第二晶粒互連列簇202(2)以大於行晶粒互連節距P DIR2的列簇節距P CC2分隔開。例如，第一晶粒互連列簇202(1)中在第一晶粒互連行213(1)中的第二晶粒互連200B與第二晶粒互連列簇202(2)中在對應的第二晶粒互連行214(1)中的第一晶粒互連200A（例如，沿軸A X1）毗鄰（例如，與其第二接近）。第一晶粒互連行213(1)中的第二晶粒互連200B與第二晶粒互連行214(1)中的第一晶粒互連200A以列簇節距P CC2分隔開。第一晶粒互連列簇202(1)中的第二晶粒互連200B被認為與第二晶粒互連列簇202(2)的第一晶粒互連200A毗鄰，因為第二晶粒互連200B是晶粒互連中與第二晶粒互連列簇202(2)中的第一晶粒互連200A（例如，沿軸A X1）第二接近的晶粒互連。
列簇節距PCC2大於行晶粒互連節距P DIR2。因此，與圖1相比，第一和第二晶粒互連200A和200B沿邊緣210佔用較小的線性範圍，從而留出空間以供更多的D2D互連206在晶粒互連列簇202之間沿邊緣210容適。就此而言，圖2中邊緣210上的D2D互連206的密度高於圖1中沿邊緣114的D2D互連102的密度。該更高密度的D2D互連206增加了D2D互連206的總數，從而使得與具有圖1中的晶粒互連100相比，使用圖2中的多行列狀第一和第二晶粒互連200A和200B來實現更高的整合度成為可能。
繼續參考圖2，第一和第二晶粒互連列簇202(1)和202(2)中的複數個第一晶粒互連行213(1)-213(5)和第二晶粒互連行214(1)-214(5)的數目可以是至少三(3)個、並且最多達六(6)個或更多個。第一晶粒互連列簇202(1)內的複數個第一晶粒互連行213(1)-213(5)被對準，以使得第一晶粒互連200A沿軸A Y1（例如，在圖2中在Y軸方向上（垂直地）延伸）佈置在第一列216A中，並且以列晶粒互連節距P DIC2分隔開。第一晶粒互連列簇202(1)中的第二晶粒互連200B沿軸A Y2佈置在第二列216B中，並且亦以列晶粒互連節距P DIC2分隔開。在一些實例中，列晶粒互連節距P DIC2與行晶粒互連節距P DIR2相同。
在圖2中未圖示的實例中，如在第一和第二晶粒互連列簇202(1)和202(2)中那樣，IC 204中的每一者可以包括第三晶粒互連列簇（未圖示），該第三晶粒互連列簇包括沿軸A X1以行晶粒互連節距P DIR2與第二晶粒互連200B分隔開的第一晶粒互連200A。取決於IC 204的邊緣210的尺寸，可以包括額外的晶粒互連列簇。
圖2中的晶粒互連200A和200B可以是例如IC 204上由焊料、銅、鋁或金屬合金形成的凸塊或螺柱。D2D互連206例如是金屬或導電材料的引線、跡線或線。
圖3A和3B是包括IC 304L中經由導電層308中的D2D互連306耦合到IC 304R中的晶粒互連列簇302R(1)-302R(8)的晶粒互連列簇302L(1)-302L(8)的IC封裝300的俯視圖的圖示，導電層308可以是金屬或金屬合金或其他導電材料。晶粒互連列簇302L(1)-302L（8）和302R(1)-302R（8）中的每一者的晶粒互連310A和310B被配置成將IC 304L和304R的電路層（未圖示）進行外部耦合（例如，彼此耦合）。
將晶粒互連310A和310B佈置在晶粒互連列簇302L(1)-302L（8）和302R(1)-302R（8）（統稱為晶粒互連列簇302）中，使得導電層308中的D2D互連306的佈線比圖1中的IC中的佈線更密集。因此，提供了對晶粒互連310A和310B的佈置的詳細描述。提供了具體參考第一晶粒互連列簇302L(1)和第二晶粒互連列簇302L(2)的描述。
第一晶粒互連列簇302L(1)包括複數個第一晶粒互連行312L(1)(1)-312L(1)(6)（統稱為「312L(1)」），並且第二晶粒互連列簇302L(2)包括複數個第二晶粒互連行312L(2)(1)-312L(2)(6)（統稱為「312L(2)」）。第一晶粒互連行312L(1)中的每一者中的晶粒互連310A和310B包括第一晶粒互連310A，該第一晶粒互連310A在X軸方向上以行晶粒互連節距P DIR3與第二晶粒互連310B分隔開。然而，第一晶粒互連列簇302L(1)中的第二晶粒互連310B和第二晶粒互連列簇302L(2)中的毗鄰的第一晶粒互連310A之間在X軸方向上的間隔為大於行晶粒互連節距P DIR3的列簇節距P CC3。第二晶粒互連列簇302L(2)中的第二晶粒互連310B與第二晶粒互連列簇302L(2)中的第一晶粒互連310A毗鄰，因為第一晶粒互連列簇302L(1)中的複數個第一晶粒互連行312L(1)中的第二晶粒互連310B與複數個第二晶粒互連行312L(2)中的第一晶粒互連310A沿水平延伸的軸A Y31（亦即，在圖3A中的Y軸方向上）相鄰。列簇節距P CC3大於行晶粒互連節距P DIR3允許與在例如複數個第一晶粒互連行312L(1)中的第一和第二晶粒互連310A和310B之間相比，在第一個晶粒互連列簇302L(1)和第二晶粒互連列簇302L(2)之間的導電層308中佈線的D2D互連306更多。
複數個第一晶粒互連行312L(1)包括第一晶粒互連行312L(1)(1)-312L(1)(6)，並且複數個第二晶粒互連行312L(2)包括第二晶粒互連行312L(2)(1)-312L(2)(6)。第一晶粒互連行312L(1)(1)-312L(1)(6)在Y軸方向上以列晶粒互連節距P DIC3彼此分隔開，並且第二晶粒互連行312L(2)(1)-312L(2)(6)亦在Y軸方向上以列晶粒互連節距P DIC3彼此分隔開。因此，第一晶粒互連行312L(1)(1)-312L(1)(6)中的第一晶粒互連310A在列314A(1)中在X軸方向上沿軸A X31以列晶粒互連節距P DIC3彼此分隔開。第一晶粒互連行312L(1)(1)-312L(1)(6)中的第二晶粒互連310B在列314B(1)中沿軸B X31以列晶粒互連節距P DIC3彼此分隔開。第二晶粒互連行312L(1)(2)-312L(2)(6)中的第一晶粒互連310A在列314A(2)中沿軸A X32以列晶粒互連節距P DIC3彼此分隔開。在一些實例中，列晶粒互連節距P DIC3與行晶粒互連節距P DIR3相同。
IC 304L中的第一晶粒互連列簇302L(1)和第二晶粒互連列簇302L(2)分別經由導電層308中的D2D互連306耦合到IC 304R中的第一晶粒互連列簇302R(1)和第二晶粒互連列簇302R(2)。
D2D互連306包括用於將第一晶粒互連列簇302L(1)中的第一晶粒互連310A耦合到第一晶粒互連列簇302R(1)中的第一晶粒互連310A的第一複數個D2D互連306A(1)。D2D互連306亦包括用於將第一晶粒互連列簇302L(1)中的第二晶粒互連310B耦合到第一晶粒互連列簇302R(1)中的第二晶粒互連310B的第二複數個D2D互連306B(1)。第三複數個D2D互連306A(2)將第二晶粒互連列簇302L(2)中的第一晶粒互連310A耦合到第二晶粒互連列簇302R(2)中的第一晶粒互連310A。
第一複數個D2D互連306A(1)中的一個D2D互連沿軸A X31延伸，並且將（亦即，最接近IC 304L的邊緣316L的）第一晶粒互連行312L(1)(1)中的第一晶粒互連310A耦合到最接近IC 304R中的邊緣316R的第一晶粒互連行312R(1)(1)中的第一晶粒互連310A。第一複數個D2D互連306A(1)中的另一D2D互連被佈置在軸A X31和軸B X 31之間，以將該複數個第一晶粒互連行312L(1)中的另一第一晶粒互連行中的第一晶粒互連310A之一耦合到該複數個第一晶粒互連行312R(1)中的另一第一晶粒互連行中的第一晶粒互連310A之一。
第二複數個D2D互連306B(1)之一沿軸B X31延伸，並且將第一晶粒互連行312L(1)(1)中的第二晶粒互連310B耦合到IC 304R中的第一晶粒互連行312R(1)(1)中的第二晶粒互連310B。第二複數個D2D互連306B(1)中的另一D2D互連被佈置在軸A X32和軸B X 31之間，以將該複數個第一晶粒互連行312L(1)中的另一第一晶粒互連行中的第二晶粒互連310B之一耦合到該複數個第一晶粒互連行312R(1)中的另一第一晶粒互連行中的第二晶粒互連310B之一。
第三複數個D2D互連306A(2)之一沿軸A Y2延伸，並且將（亦即，最接近IC 304L的邊緣316L的）第二晶粒互連行312L(2)(1)中的第一晶粒互連310A耦合到最接近IC 304R中的邊緣316R的第二晶粒互連行312R(2)(1)中第一晶粒互連310A。第三複數個D2D互連306A(2)中的另一D2D互連被佈置在軸A X32和軸B X 32之間，以將該複數個第二晶粒互連行312L(2)中的另一第二晶粒互連行中的第一晶粒互連310A之一耦合到該複數個第二晶粒互連行312R(2)中的另一第二晶粒互連行中的第一晶粒互連310A之一。
數目NB1是第二複數個D2D互連306B(1)的數目，它取決於複數個第一晶粒互連行312L(1)的數目，並且數目NA2是第三複數個D2D互連306A(2)的數目，它取決於複數個第二晶粒互連行312L(2)的數目。由於第二複數個D2D互連306B(1)之一沿軸B X31延伸，並且第二複數個D2D互連306B(1)中的另一D2D互連被佈置在軸A X31和軸B X 31之間，因此數目MB1（其中MB1 = NB1-2）是在第一晶粒互連列簇302L(1)和第二晶粒互連列簇302L(2)之間佈線的第二複數個D2D互連306B(1)的數目。亦即，第二複數個D2D互連306B(1)的數目MB1等於第二複數個D2D互連306B(1)中除兩個D2D互連以外的所有D2D互連。類似地，數目MA2（其中MA2 = NA2-2）是第三複數個D2D互連306A(2)的數目，其包括第三複數個D2D互連306A(2)中除兩個D2D互連以外的所有D2D互連。該數目MA2個第三複數個D2D互連306A(2)亦被佈置在軸B X31和軸A X 32之間。
佈置在第一晶粒互連列簇302L(1)和第二晶粒互連列簇302L(2)之間的導電層308中的第二複數個D2D互連306B(1)和第三複數個D2D互連306A(2)的總TB1A2（其中TB1A2 = MB1 + MA2）取決於複數個第一晶粒互連行312L(1)的數目和複數個第二晶粒互連行312L(2)的數目。因此，列簇節距P CC3（其必須至少足夠的寬以包括第二複數個D2D互連306B(1)和第三複數個D2D互連306A(2)的總TB1A2）取決於複數個第一晶粒互連行312L(1)的數目和複數個第二晶粒互連行312L(2)的數目。列簇節距P CC3亦取決於D2D互連306的D2D互連節距P D2D。就此而言，列簇節距P CC3至少是總TB1A2（其中TB1A2 = MB1 + MA2）乘以D2D互連節距P D2D。
圖4是IC 400L和400R的橫截面側視圖的圖示，IC 400L和400R對應於圖3A和3B中的IC 304L和304R。IC 400L和400R經由佈置在IC封裝408的基板406中的導電層404中的D2D互連402來互連。D2D互連402在基板406的形成期間形成在導電層404中。IC封裝408是採用上述示例性態樣的一個實例。IC 400L和400R經由晶粒互連410佈置在基板406上並且耦合到基板406。儘管對於IC 400L和400R中的每一者僅示出晶粒互連410之一，但應當理解，IC 400L和400R包括與圖3A和3B中的第一和第二晶粒互連310A和310B相對應的複數個晶粒互連410。IC 400L和400R以倒裝晶片配置被耦合到基板406，其中晶粒互連410位於IC 400L和400R與基板406之間，並且經由觸點412耦合到導電層404。觸點412可被佈置在晶粒互連410的全部或部分表面之上。因此，導電層404可包括晶粒互連410的區域。IC 400L和400R由模製化合物414包圍，該模製化合物414為IC封裝408提供結構完整性。
圖5是IC封裝502中IC 500L和500R的橫截面視圖的圖示，該IC封裝502包括以上所論述的示例性態樣。IC 500L和500R與圖3A和3B中的IC 304L和304R相對應。在圖5中的配置中，晶粒互連504經由在導電層508中形成的D2D互連506彼此耦合。模製化合物510包圍IC 500L和500R以及晶粒互連504。從晶粒互連504上方移除在模製化合物510之上形成的絕緣層511。因此，在絕緣層511上形成導電層508期間，導電層508在晶粒互連504上形成觸點512。導電層508被圖案化以形成D2D互連506。
圖6圖示了包括由一或多個積體電路（IC）602形成的射頻（RF）部件的示例性無線通訊設備600，其中IC 602中的任一者可以包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的示例性多行列狀晶粒互連。作為實例，無線通訊設備600可以包括或設在任何上述設備中。如圖6中所示，無線通訊設備600包括收發機604和資料處理器606。資料處理器606可包括記憶體以儲存資料和程式碼。收發機604包括支援雙向通訊的發射器608和接收器610。一般而言，無線通訊設備600可包括用於任意數目的通訊系統和頻帶的任意數目的發射器608及/或接收器610。收發機604的全部或一部分可被實現在一或多個模擬IC、RFIC、混合訊號IC等上。
發射器608或接收器610可使用超外差式架構或直接變頻式架構來實現。在超外差式架構中，訊號在RF和基頻之間多級變頻，例如在一級中從RF到中頻（IF），隨後在另一級中從IF到基頻。在直接變頻式架構中，訊號在一級中在RF和基頻之間變頻。超外差式以及直接變頻式架構可以使用不同的電路塊及/或具有不同的要求。在圖6中的無線通訊設備600中，發射器608和接收器610用直接變頻式架構來實現。
在發射路徑中，資料處理器606處理要被傳送的資料並且向發射器608提供I和Q類比輸出訊號。在示例性無線通訊設備600中，資料處理器606包括數位類比轉換器（DAC）612(1)、612(2)以將由資料處理器606產生的數位訊號轉換成I和Q類比輸出訊號（例如，I和Q輸出電流）以供進一步處理。
在發射器608內，低通濾波器614(1)、614(2)分別對I和Q類比輸出訊號進行濾波以移除由在前的數位類比轉換引起的不期望訊號。放大器（AMP）616(1)、616(2)分別放大來自低通濾波器614(1)、614(2)的訊號並且提供I和Q基頻訊號。升頻轉換器618經由混頻器620(1)、620(2)用來自發射（TX）本端振盪器（LO）訊號產生器622的I和Q TX LO訊號來升頻轉換I和Q基頻訊號，以提供經升頻轉換訊號624。濾波器626對經升頻轉換訊號624進行濾波以移除由升頻轉換引起的不期望訊號以及接收頻帶中的雜訊。功率放大器（PA）628放大來自濾波器626的經升頻轉換訊號624，以獲得期望的輸出功率位準並提供發射RF訊號。該發射RF訊號被路由經過雙工器或開關630並經由天線632被發射。
在接收路徑中，天線632接收由基地台傳送的訊號並提供收到RF訊號，該收到RF訊號被路由經過雙工器或開關630並被提供給低雜訊放大器（LNA）634。雙工器或開關630被設計成用特定的接收（RX）-與-TX雙工器頻率分隔來操作，使得RX訊號與TX訊號隔離。該收到RF訊號由LNA 634放大並且由濾波器636濾波，以獲得期望的RF輸入訊號。降頻轉換混頻器638(1)、638(2)將濾波器636的輸出與來自RX LO訊號產生器640的I和Q RX LO訊號（亦即，LO_I和LO_Q）進行混頻以產生I和Q基頻訊號。I和Q基頻訊號由AMP 642(1)、642(2)放大並且進一步由低通濾波器644(1)、644(2)濾波以獲得I和Q類比輸入訊號，該I和Q類比輸入訊號被提供給資料處理器606。在該實例中，資料處理器606包括類比數位轉換器（ADC）646(1)、646(2)以將類比輸入訊號轉換成要進一步由資料處理器606處理的數位訊號。
在圖6的無線通訊設備600中，TX LO訊號產生器622產生用於升頻轉換的I和Q TX LO訊號，而RX LO訊號產生器640產生用於降頻轉換的I和Q RX LO訊號。每個LO訊號是具有特定基頻的週期性訊號。TX鎖相迴路（PLL）電路648從資料處理器606接收定時資訊，並且產生用於調整來自TX LO訊號產生器622的TX LO訊號的頻率及/或相位的控制訊號。類似地，RX PLL電路650從資料處理器606接收定時資訊，並且產生用於調整來自RX LO訊號產生器640的RX LO訊號的頻率及/或相位的控制訊號。
各自包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的示例性多行列狀晶粒互連的無線通訊設備600可在任何基於處理器的設備中提供或被整合到任何基於處理器的設備。不作為限定的實例包括：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡，等等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機、可攜式數位視訊播放機、汽車、車載部件、航空電子系統、無人機、以及多旋翼飛行器。
就此而言，圖7圖示了包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的多行列狀晶粒互連的基於處理器的系統700的實例。在該實例中，基於處理器的系統700包括一或多個中央處理單元（CPU）702，其亦可被稱為CPU或處理器核，每個CPU 702包括一或多個處理器704。CPU 702可具有耦合到（諸）處理器704以用於對臨時儲存的資料進行快速存取的快取緩衝記憶體706。作為實例，處理器704可以包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的示例性多行列狀晶粒互連。（諸）CPU 702被耦合到系統匯流排708，並且可互動耦合被包括在基於處理器的系統700中的主設備和從設備。如眾所周知的，（諸）CPU 702經由在系統匯流排708上交換位址、控制、以及資料資訊來與這些其他設備通訊。例如，（諸）CPU 702可以向作為從設備的實例的記憶體控制器710傳達匯流排事務請求。儘管在圖7中未圖示，但可提供多個系統匯流排708，其中每個系統匯流排708構成不同的織構。
其他主設備和從設備可以連接到系統匯流排708。如圖7中圖示的，作為實例，這些設備可以包括包含記憶體控制器710和一或多個記憶體陣列714的記憶體系統712、一或多個輸入設備716、一或多個輸出設備718、一或多個網路周邊設備720以及一或多個顯示控制器722。記憶體系統712、該一或多個輸入設備716、該一或多個輸出設備718、該一或多個網路周邊設備720，以及該一或多個顯示控制器722中的每一者可以包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的示例性多行列狀晶粒互連。（諸）輸入設備716可以包括任何類型的輸入設備，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出設備718可以包括任何類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。（諸）網路周邊設備720可以是配置成允許往來於網路724的資料交換的任何設備。網路724可以是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網（WAN）、藍芽™網路、以及網際網路。（諸）網路周邊設備720可被配置成支援所期望的任何類型的通訊協定。
（諸）CPU 702亦可被配置成在系統匯流排708上存取（諸）顯示控制器722以控制發送給一或多個顯示器726的資訊。（諸）顯示控制器722經由一或多個視訊處理器728向（諸）顯示器726發送要顯示的資訊，視訊處理器728將要顯示的資訊處理成適於（諸）顯示器726的格式。（諸）顯示器726可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。（諸）顯示控制器722、（諸）顯示器726、及/或（諸）視訊處理器728可以包括如圖2、3A和3B中所圖示的並且根據本文中所揭示的任何態樣的用於獲得增加的D2D互連密度的佈置在晶粒互連列簇中的IC邊緣處的示例性多行列狀晶粒互連。
本發明所屬領域中具有通常知識者將進一步領會，結合本文所揭示的諸態樣描述的各種說明性邏輯區塊、模組、電路和演算法可被實現為電子硬體、儲存在記憶體中或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令、或這兩者的組合。作為實例，本文中所描述的主設備和從設備可被用在任何電路、硬體部件、IC、或IC晶片中。本文所揭示的記憶體可以是任何類型和大小的記憶體，並且可被配置成儲存所期望的任何類型的資訊。為了清楚地圖示這種可互換性，各種說明性部件、方塊、模組、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決於具體應用、設計選擇、及/或加諸於整體系統上的設計約束。具有通常知識者可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範疇。
結合本文所揭示的各態樣描述的各種說明性邏輯區塊、模組、以及電路可用被設計成執行本文所描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯設備、個別閘或電晶體邏輯、個別的硬體部件、或其任何組合來實現或執行。處理器可以是微處理器，但在替換方案中，處理器可以是任何習知處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合（例如DSP與微處理器的組合、複數個微處理器、與DSP核協調的一或多個微處理器、或任何其他此類配置）。
本文所揭示的各態樣可被體現在硬體和儲存在硬體中的指令中，並且可常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM、或本發明所屬領域中所知的任何其他形式的電腦可讀取媒體中。示例性儲存媒體被耦合到處理器，以使得處理器能從/向該儲存媒體讀取和寫入資訊。在替換方案中，儲存媒體可被整合到處理器。處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在遠程站中。在替換方案中，處理器和儲存媒體可作為個別部件常駐在遠端站、基地台或伺服器中。
亦注意到，本文任何示例性態樣中所描述的操作步驟是為了提供實例和論述而被描述的。所描述的操作可按除了所圖示的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，可組合示例性態樣中論述的一或多個操作步驟。應理解，如對本發明所屬領域中具有通常知識者顯而易見地，在流程圖中圖示的操作步驟可進行眾多不同的修改。本發明所屬領域中具有通常知識者亦將理解，可使用各種不同技術和技藝中的任何一種來表示資訊和訊號。例如，貫穿上面說明始終可能被述及的資料、指令、命令、資訊、訊號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子、或其任何組合來表示。
提供對本案的先前描述是為使得本領域任何具有通常知識者皆能夠製作或使用本案。對本案的各種修改對於本發明所屬領域中具有通常知識者將是顯而易見的，並且本文中所定義的普適原理可被應用於其他變形。因此，本案並非意欲被限定於本文中所描述的實例和設計，而是應被授予與本文中所揭示的原理和新穎性特徵相一致的最廣範疇。
在以下經編號條款中描述了各實現實例。 1. 一種積體電路（IC）晶粒，包括： 基板； 基板上的第一晶粒互連列簇，包括： 複數個第一晶粒互連行，每個第一晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連；及 基板上的第二晶粒互連列簇，包括： 複數個第二晶粒互連行，每個第二晶粒互連行包括以該行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連；並且 其中： 該複數個第一晶粒互連行之每一者第一晶粒互連行中的第二晶粒互連與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連毗鄰，並且以大於行晶粒互連節距的列簇節距與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連分隔開。 2. 如條款1的IC晶粒，其中： 第一晶粒互連列簇中的複數個第一晶粒互連行包括至少三(3)個第一晶粒互連行；並且 第二晶粒互連列簇中的複數個第二晶粒互連行包括至少三(3)個第二晶粒互連行。 3. 如條款1或條款2的IC晶粒，其中第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連行與第二晶粒互連列簇中的複數個第二晶粒互連行中的第二晶粒互連行在第一軸方向上沿第一軸分隔開。 4. 如條款3的IC晶粒，其中第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連在與第一軸方向正交的方向上沿第二軸以列晶粒互連節距分隔開。 5. 如條款3或條款4的IC晶粒，其中第一軸平行於基板的邊緣。 6. 如條款3到5中的任一項的IC晶粒，其中與第二晶粒互連列簇中的複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連毗鄰的第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連行中的第二晶粒互連是與第二晶粒互連列簇中的複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連在第一軸方向上第二接近的晶粒互連。 7. 如條款3到6中的任一項的IC晶粒，進一步包括第三晶粒互連列簇，該第三晶粒互連列簇包括複數個第三晶粒互連行，每個第三晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連，其中第三晶粒互連列簇中的複數個第三晶粒互連行中的第三晶粒互連行沿第一軸分隔開。 8. 如條款1的IC晶粒，其中： 基板包括電路層；並且 該複數個第一晶粒互連行之每一者第一晶粒互連行中的以及該複數個第二晶粒互連行之每一者第二晶粒互連行中的第一晶粒互連和第二晶粒互連被配置成將該電路層耦合到外部電路。 9. 一種積體電路（IC）封裝，包括： 第一IC；及 第二IC； 其中： 第一IC和第二IC中的每一者進一步包括： 第一晶粒互連列簇，包括： 複數個第一晶粒互連行，每個第一晶粒互連行包括以行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連；及 第二晶粒互連列簇，包括： 複數個第二晶粒互連行，每個第二晶粒互連行包括以該行晶粒互連節距與第二晶粒互連分隔開的第一晶粒互連；並且 該複數個第一晶粒互連行之每一者第一晶粒互連行中的第二晶粒互連與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連毗鄰，並且以大於行晶粒互連節距的列簇節距與該複數個第二晶粒互連行中的第二晶粒互連行中的第一晶粒互連分隔開。 10. 如條款9的IC封裝，其中第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連與第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連之間的列簇節距取決於第一晶粒互連列簇中的複數個第一晶粒互連行的數目和第二晶粒互連列簇中的複數個第二晶粒互連行的數目。 11. 如條款9或條款10的IC封裝，進一步包括： 佈置在導電層中的第一複數個晶粒到晶粒（D2D）互連；及 佈置在導電層中的第二複數個D2D互連； 其中： 第一複數個D2D互連將第一IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連耦合到第二IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連；並且 第二複數個D2D互連將第一IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連耦合到第二IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連。 12. 如條款11的IC封裝，其中第一複數個D2D互連中的第一D2D互連與第二複數個D2D互連中的第一D2D互連被佈置在第一晶粒互連列簇中的複數個第一晶粒互連行中的第一晶粒互連與複數個第一晶粒互連行中的第二晶粒互連之間。 13. 如條款12的IC封裝，其中： 第一IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連沿列軸以列晶粒互連節距分隔開；並且 第二IC的第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連沿列軸以列晶粒互連節距分隔開。 14. 如條款13的IC封裝，其中導電層中的第二複數個D2D互連中的第二D2D互連沿列軸延伸。 15. 如條款11到13中的任一項的IC封裝，進一步包括佈置在導電層中的第三複數個D2D互連，其中第三複數個D2D互連將第一IC的第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連耦合到第二IC的第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連。 16. 如條款14的IC封裝，其中除了第二複數個D2D互連中的第一D2D互連和第二複數個D2D互連中的第二D2D互連以外的第二複數個D2D互連被佈置在第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連和第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連之間。 17. 如條款15的IC封裝，其中除了兩個D2D互連以外的全部第二複數個D2D互連和除了兩個D2D互連以外的全部第三複數個D2D互連被佈置在第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連與第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連之間。 18. 如條款15或條款17的IC封裝，其中： 第二複數個D2D互連包括數目M個D2D互連； 第三複數個D2D互連包括數目N個D2D互連；並且 第二複數個D2D互連中的M-2個D2D互連和第三複數個D2D互連中的N-2個D2D互連被佈置在第一晶粒互連列簇中的複數個第一晶粒互連行中的第二晶粒互連與第二晶粒互連列簇中的複數個第二晶粒互連行中的第一晶粒互連之間。 19. 如條款18的IC封裝，其中列簇節距至少是((M-2) + (N-2))乘以D2D互連的D2D互連節距。 20. 如條款11到19中的任一項的IC封裝，進一步包括含有導電層的封裝基板； 其中第一IC和第二IC被佈置在封裝基板上。 21. 如條款20的IC封裝，進一步包括佈置在第一IC和第二IC之上的絕緣層；其中導電層被佈置在第一和第二晶粒互連上以及絕緣層上。 22. 如條款9的IC封裝，其中： 第一IC晶粒進一步包括第一電路層； 第二IC晶粒進一步包括第二電路層；並且 第一IC晶粒中的複數個第一晶粒互連行中的第一晶粒互連行中的第一晶粒互連和第二晶粒互連被耦合到第二IC晶粒中的複數個第一晶粒互連行中的第一晶粒互連行中的第一晶粒互連和第二晶粒互連，以將第一電路層耦合到第二電路層。 23. 如條款9到22中的任一項的IC封裝，該IC封裝被整合到射頻（RF）前端模組中。 24. 如條款9到23中的任一項的IC封裝，該IC封裝被整合到選自包括以下各項的群的設備中：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、移動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機，可攜式數位視訊播放機、汽車、車載部件、航空電子系統、無人機、以及多旋翼飛行器。
100:晶粒互連 102:D2D互連 104:第一IC 106:引線 108:導電層 110A:第一行 110B:中間行 110C:最後一行 112:空間 114:邊緣 200A:多行列狀晶粒互連 200B:多行列狀晶粒互連 202:晶粒互連列簇 202(1):第一晶粒互連列簇 202(2):第二晶粒互連列簇 204:另一IC 206:D2D互連 208:導電層 210:邊緣 212:基板 213(1):第一晶粒互連行 213(2):第一晶粒互連行 213(3):第一晶粒互連行 213(4):第一晶粒互連行 213(5):第一晶粒互連行 214(1):第二晶粒互連行 214(2):第二晶粒互連行 214(3):第二晶粒互連行 214(4):第二晶粒互連行 214(5):第二晶粒互連行 216A:第一列 216B:第二列 300:IC封裝 302L(1):晶粒互連列簇 302L(2):晶粒互連列簇 302L(3):晶粒互連列簇 302L(8):晶粒互連列簇 302R(1):晶粒互連列簇 302R(2):晶粒互連列簇 302R(3):晶粒互連列簇 302R(8):晶粒互連列簇 304L:IC 304R:IC 306:D2D互連 306A(1):D2D互連 306A(2):D2D互連 306B(1):D2D互連 308:導電層 310A:第一晶粒互連 310B:第二晶粒互連 312L(1):第一晶粒互連行 312L(1)(1):第一晶粒互連行 312L(1)(2):第一晶粒互連行 312L(1)(3):第一晶粒互連行 312L(1)(4):第一晶粒互連行 312L(1)(5):第一晶粒互連行 312L(1)(6):第一晶粒互連行 312L(2):第一晶粒互連行 312L(2)(1):第二晶粒互連行 312L(2)(2):第二晶粒互連行 312L(2)(3):第二晶粒互連行 312L(2)(4):第二晶粒互連行 312L(2)(5):第二晶粒互連行 312L(2)(6):第二晶粒互連行 312R(1):第一晶粒互連行 312R(1)(1):第一晶粒互連行 312R(1)(2):第一晶粒互連行 312R(1)(3):第一晶粒互連行 312R(1)(4):第一晶粒互連行 312R(1)(5):第一晶粒互連行 312R(1)(6):第一晶粒互連行 312R(2):第二晶粒互連行 312R(2)(1):第二晶粒互連行 312R(2)(2):第二晶粒互連行 312R(2)(3):第二晶粒互連行 312R(2)(4):第二晶粒互連行 312R(2)(5):第二晶粒互連行 312R(2)(6):第二晶粒互連行 314A(1):列 314A(2):列 314B(1):列 314B(2):列 316L:邊緣 316R:邊緣 400L:IC 400R:IC 402:D2D互連 404:導電層 406:基板 408:IC封裝 410:晶粒互連 412:觸點 414:模製化合物 500L:IC 500R:IC 502:IC封裝 504:晶粒互連 506:D2D互連 508:導電層 510:模製化合物 511:絕緣層 512:觸點 600:無線通訊設備 602:積體電路（IC） 604:收發機 606:資料處理器 608:發射器 610:接收器 612(1):數位類比轉換器（DAC） 612(2):數位類比轉換器（DAC） 614(1):低通濾波器 614(2):低通濾波器 616(1):放大器（AMP） 616(2):放大器（AMP） 618:升頻轉換器 620(1):混頻器 620(2):混頻器 622:發射（TX）本端振盪器（LO）訊號產生器 624:經升頻轉換訊號 626:濾波器 628:功率放大器（PA） 630:雙工器或開關 632:天線 634:低雜訊放大器（LNA 636:濾波器 638(1):降頻轉換混頻器 638(2):降頻轉換混頻器 640:RX LO訊號產生器 642(1):AMP 642(2):AMP 644(1):低通濾波器 644(2):低通濾波器 646(1):類比數位轉換器（ADC） 646(2):類比數位轉換器（ADC） 648:TX鎖相迴路（PLL）電路 650:RX PLL電路 700:系統 702:中央處理單元（CPU） 704:處理器 706:快取緩衝記憶體 708:系統匯流排 710:記憶體控制器 712:記憶體系統 714:記憶體陣列 716:輸入設備 718:輸出設備 720:網路周邊設備 722:顯示控制器 724:網路 726:顯示器 728:視訊處理器 A:軸 A':軸 A X1:軸 A X31:軸 A X32:軸 A Y1:軸 A Y2:軸 A Y31:軸 B X31:軸 B X32:軸 H1:水平尺寸 P CC2:節距 P CC3:節距 P D2D:節距 P DIC1:節距 P DIC2:節距 P DIC3:節距 P DIR1:節距 P DIR2:節距 P DIR3:節距 V1:垂直尺寸 X:軸 Y:軸 Z:軸
圖1是在彼此耦合的兩個積體電路（IC）的邊緣上耦合到導電層中的晶粒互連的晶粒到晶粒（D2D）互連的俯視圖的圖示；
圖2是在IC封裝中具有增加的D2D互連密度的導電層中的晶粒互連列簇中的示例性多行列狀晶粒互連的俯視圖的圖示；
圖3A和3B是經由示例性IC封裝中的導電層中的高密度D2D互連來彼此耦合的圖2的IC中的晶粒互連列簇的俯視圖的圖示；
圖4是經由包括圖2、3A和3B中的兩個IC的第一IC封裝中的基板中的導電層來互連的IC的橫截面側視圖的圖示；
圖5是經由在第二IC封裝中的圖2、3A和3B中的兩個IC上佈置的導電層來互連的IC的橫截面側視圖的圖示；
圖6是包括射頻（RF）模組的示例性無線通訊設備的方塊圖，該RF模組包括具有如圖4或圖5中所示的邊緣到邊緣IC的IC封裝，這些IC具有用於獲得較高密度D2D互連的多行列狀晶粒互連；及
圖7是包括具有如圖4或圖5中所示的並且根據本文中所揭示的任何態樣的用於獲得較高密度D2D互連的多行列狀晶粒互連的IC的示例性IC封裝的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200A:多行列狀晶粒互連
200B:多行列狀晶粒互連
202:晶粒互連列簇
202(1):第一晶粒互連列簇
202(2):第二晶粒互連列簇
204:另一IC
206:D2D互連
208:導電層
210:邊緣
212:基板
213(1):第一晶粒互連行
213(2):第一晶粒互連行
213(3):第一晶粒互連行
213(4):第一晶粒互連行
213(5):第一晶粒互連行
214(1):第二晶粒互連行
214(2):第二晶粒互連行
214(3):第二晶粒互連行
214(4):第二晶粒互連行
214(5):第二晶粒互連行
216A:第一列
216B:第二列
AX1:軸
AY1:軸
AY2:軸
PCC2:節距
PDIC2:節距
PDIR2:節距
V1:垂直尺寸
X:軸
Y:軸
Z:軸

Claims (24)

  1. 一種積體電路（IC）晶粒，包括： 一基板； 該基板上的一第一晶粒互連列簇，包括： 複數個第一晶粒互連行，每個第一晶粒互連行包括以一行晶粒互連節距與一第二晶粒互連分隔開的一第一晶粒互連；及 該基板上的一第二晶粒互連列簇，包括： 複數個第二晶粒互連行，每個第二晶粒互連行包括以該行晶粒互連節距與一第二晶粒互連分隔開的一第一晶粒互連； 其中： 該複數個第一晶粒互連行之每一者第一晶粒互連行中的該第二晶粒互連與該複數個第二晶粒互連行中的一第二晶粒互連行中的該第一晶粒互連毗鄰，並且以大於該行晶粒互連節距的一列簇節距與該複數個第二晶粒互連行中的該第二晶粒互連行中的該第一晶粒互連分隔開。
  2. 如請求項1之IC晶粒，其中： 該第一晶粒互連列簇中的該複數個第一晶粒互連行包括至少三(3)個第一晶粒互連行；並且 該第二晶粒互連列簇中的該複數個第二晶粒互連行包括至少三(3)個第二晶粒互連行。
  3. 如請求項1之IC晶粒，其中該第一晶粒互連列簇中的該複數個第一晶粒互連行中的一第一晶粒互連行和該第二晶粒互連列簇中的該複數個第二晶粒互連行中的一第二晶粒互連行在一第一軸方向上沿一第一軸分隔開。
  4. 如請求項3之IC晶粒，其中該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第一晶粒互連在與該第一軸方向正交的一方向上沿一第二軸以一列晶粒互連節距分隔開。
  5. 如請求項3之IC晶粒，其中該第一軸平行於該基板的一邊緣。
  6. 如請求項3之IC晶粒，其中與該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第二晶粒互連行中的該第一晶粒互連毗鄰的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第一晶粒互連行中的該第二晶粒互連是與該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第二晶粒互連行中的該第一晶粒互連在該第一軸方向上一第二接近的晶粒互連。
  7. 如請求項3之IC晶粒，進一步包括一第三晶粒互連列簇，該第三晶粒互連列簇包括複數個第三晶粒互連行，每個第三晶粒互連行包括以該行晶粒互連節距與一第二晶粒互連分隔開的一第一晶粒互連，其中該第三晶粒互連列簇中的該複數個第三晶粒互連行中的一第三晶粒互連行沿該第一軸分隔開。
  8. 如請求項1之IC晶粒，其中： 該基板包括一電路層；並且 該複數個第一晶粒互連行之每一者第一晶粒互連行中的以及該複數個第二晶粒互連行之每一者第二晶粒互連行中的該第一晶粒互連和該第二晶粒互連被配置成將該電路層耦合到一外部電路。
  9. 一種積體電路（IC）封裝，包括： 一第一IC；及 一第二IC； 其中： 該第一IC和該第二IC中的每一者進一步包括： 一第一晶粒互連列簇，包括： 複數個第一晶粒互連行，每個第一晶粒互連行包括以一行晶粒互連節距與一第二晶粒互連分隔開的一第一晶粒互連；及 一第二晶粒互連列簇，包括： 複數個第二晶粒互連行，每個第二晶粒互連行包括以該行晶粒互連節距與一第二晶粒互連分隔開的一第一晶粒互連；並且 該複數個第一晶粒互連行之每一者第一晶粒互連行中的該第二晶粒互連與該複數個第二晶粒互連行中的一第二晶粒互連行中的該第一晶粒互連毗鄰，並且以大於該行晶粒互連節距的一列簇節距與該複數個第二晶粒互連行中的該第二晶粒互連行中的該第一晶粒互連分隔開。
  10. 如請求項9之IC封裝，其中該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連與該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連之間的該列簇節距取決於該第一晶粒互連列簇中的該複數個第一晶粒互連行的一數目和該第二晶粒互連列簇中的該複數個第二晶粒互連行的一數目。
  11. 如請求項9之IC封裝，進一步包括： 佈置在一導電層中的第一複數個晶粒到晶粒（D2D）互連；及 佈置在該導電層中的第二複數個D2D互連； 其中： 該第一複數個D2D互連將該第一IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第一晶粒互連耦合到該第二IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第一晶粒互連；並且 該第二複數個D2D互連將該第一IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連耦合到該第二IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連。
  12. 如請求項11之IC封裝，其中該第一複數個D2D互連中的一第一D2D互連與該第二複數個D2D互連中的一第一D2D互連被佈置在該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第一晶粒互連與該複數個第一晶粒互連行中的該第二晶粒互連之間。
  13. 如請求項12之IC封裝，其中： 該第一IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連沿一列軸以一列晶粒互連節距分隔開；並且 該第二IC的該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連沿該列軸以該列晶粒互連節距分隔開。
  14. 如請求項13之IC封裝，其中該導電層中的該第二複數個D2D互連中的一第二D2D互連沿該列軸延伸。
  15. 如請求項11之IC封裝，進一步包括佈置在該導電層中的第三複數個D2D互連，其中該第三複數個D2D互連將該第一IC的該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連耦合到該第二IC的該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連。
  16. 如請求項14之IC封裝，其中除了該第二複數個D2D互連中的該第一D2D互連和該第二複數個D2D互連中的該第二D2D互連以外的該第二複數個D2D互連被佈置在該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連和該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連之間。
  17. 如請求項15之IC封裝，其中除了兩個D2D互連以外的全部該第二複數個D2D互連和除了兩個D2D互連以外的全部該第三複數個D2D互連被佈置在該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連與該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連之間。
  18. 如請求項15之IC封裝，其中： 該第二複數個D2D互連包括數目M個D2D互連； 該第三複數個D2D互連包括數目N個D2D互連；並且 該第二複數個D2D互連中的M-2個D2D互連和該第三複數個D2D互連中的N-2個D2D互連被佈置在該第一晶粒互連列簇中的該複數個第一晶粒互連行中的該第二晶粒互連與該第二晶粒互連列簇中的該複數個第二晶粒互連行中的該第一晶粒互連之間。
  19. 如請求項18之IC封裝，其中該列簇節距至少是((M-2) + (N-2))乘以一D2D互連節距。
  20. 如請求項11之IC封裝，進一步包括含有該導電層的一封裝基板； 其中該第一IC和該第二IC被佈置在該封裝基板上。
  21. 如請求項20之IC封裝，進一步包括佈置在該第一IC和該第二IC之上的絕緣層；其中該導電層被佈置在該第一晶粒互連和該第二晶粒互連上以及該絕緣層上。
  22. 如請求項9之IC封裝，其中： 該第一IC晶粒進一步包括一第一電路層； 該第二IC晶粒進一步包括一第二電路層；並且 該第一IC晶粒中的該複數個第一晶粒互連行中的一第一晶粒互連行中的該第一晶粒互連和該第二晶粒互連被耦合到該第二IC晶粒中的該複數個第一晶粒互連行中的一第一晶粒互連行中的該第一晶粒互連和該第二晶粒互連，以將該第一電路層耦合到該第二電路層。
  23. 如請求項9之IC封裝，該IC封裝被整合到一射頻（RF）前端模組中。
  24. 如請求項9之IC封裝，該IC封裝被整合到選自包括以下各項的群的一設備中：一機上盒、一娛樂單元、一導航設備、一通訊設備、一固定位置資料單元、一行動位置資料單元、一全球定位系統（GPS）設備、一行動電話、一蜂巢式電話、一智慧型電話、一對話啟動協定（SIP）電話、一平板設備、一平板手機、一伺服器、一電腦、一可攜式電腦、一行動計算設備、一可穿戴計算設備、一桌上型電腦、一個人數位助理（PDA）、一監視器、一電腦監視器、一電視機、一調諧器、一無線電、一衛星無線電、一音樂播放機、一數位音樂播放機、一可攜式音樂播放機、一數位視訊播放機、一視訊播放機、一數位視訊碟（DVD）播放機，一可攜式數位視訊播放機、一汽車、一車載部件、一航空電子系統、一無人機、以及一多旋翼飛行器。
TW111102370A 2021-03-03 2022-01-20 具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝 TW202249237A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/191,557 2021-03-03
US17/191,557 US11791272B2 (en) 2021-03-03 2021-03-03 Integrated circuits (ICs) with multi-row columnar die interconnects and IC packages including high density die-to-die (D2D) interconnects

Publications (1)

Publication Number Publication Date
TW202249237A true TW202249237A (zh) 2022-12-16

Family

ID=80461860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102370A TW202249237A (zh) 2021-03-03 2022-01-20 具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝

Country Status (6)

Country Link
US (1) US11791272B2 (zh)
EP (1) EP4302329A2 (zh)
KR (1) KR20230153373A (zh)
CN (1) CN116830264A (zh)
TW (1) TW202249237A (zh)
WO (1) WO2022187776A2 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
KR101692956B1 (ko) 2010-09-20 2017-01-04 삼성전자 주식회사 테이프 패키지
US10289796B2 (en) * 2016-12-06 2019-05-14 Synopsys, Inc. Automated place-and-route method for HBM-based IC devices
KR102439761B1 (ko) * 2017-12-22 2022-09-02 삼성전자주식회사 전자 장치 및 전자 장치의 제조 방법
KR102605616B1 (ko) * 2018-10-05 2023-11-24 에스케이하이닉스 주식회사 Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈

Also Published As

Publication number Publication date
WO2022187776A3 (en) 2022-10-27
CN116830264A (zh) 2023-09-29
EP4302329A2 (en) 2024-01-10
WO2022187776A2 (en) 2022-09-09
KR20230153373A (ko) 2023-11-06
US20220285280A1 (en) 2022-09-08
US11791272B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
TW202209505A (zh) 將基板側壁部分遮罩件用於電磁干擾（ｅｍｉ）遮罩的射頻（ｒｆ）積體電路（ｉｃ）（ｒｆｉｃ）封裝及相關製造方法
US10283526B2 (en) Standard cell circuits employing voltage rails electrically coupled to metal shunts for reducing or avoiding increases in voltage drop
US11696390B2 (en) Systems for shielding bent signal lines
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
TW202236579A (zh) 將前側後端製程（ｆｓ－ｂｅｏｌ）到背側後端製程（ｂｓ－ｂｅｏｌ）堆疊用於三維（３ｄ）晶粒堆疊的積體電路（ｉｃ）封裝及相關製造方法
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
US11791320B2 (en) Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods
TW202249237A (zh) 具有多行列狀晶粒互連的積體電路（ｉｃ）和包括高密度晶粒到晶粒（ｄ２ｄ）互連的ｉｃ封裝
US20230102167A1 (en) Multiple (multi-) die integrated circuit (ic) packages for supporting higher connection density, and related fabrication methods
US11973019B2 (en) Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
TW202335240A (zh) 採用轉用晶種層形成至後端製程（ｂｅｏｌ）結構的額外信號路徑的半導體晶粒、以及相關積體電路（ｉｃ）封裝和製造方法
US20230076844A1 (en) Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related methods
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
KR20240069727A (ko) 더 높은 연결 밀도를 지원하기 위한 멀티-다이 집적 회로 패키지들 및 관련 제조 방법들
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
TW202407815A (zh) 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法
TW202306068A (zh) 積體電路（ｉｃ）封裝中適應於電子裝置高度的熱結構
KR20240069730A (ko) 집적 회로(ic) 패키지 높이 제어를 위해 다수의 두께를 갖는 매립형 금속 트레이스들을 구비하는 매립형 트레이스 기판(ets)
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法
TW202230699A (zh) 用於改進連通性的具有重構晶粒中介體的積體電路（ｉｃ）及相關製造方法
TW202228214A (zh) 具有基板上嵌入式跡線基板（ｅｔｓ）層的積體電路（ｉｃ）封裝基板以及相關製造方法
CN117916880A (zh) 在垂直相邻互连层之间采用直接耦合的金属线以减小耦合电阻的集成电路（ic）及相关方法