TW202412247A - 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法 - Google Patents

採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法 Download PDF

Info

Publication number
TW202412247A
TW202412247A TW112124371A TW112124371A TW202412247A TW 202412247 A TW202412247 A TW 202412247A TW 112124371 A TW112124371 A TW 112124371A TW 112124371 A TW112124371 A TW 112124371A TW 202412247 A TW202412247 A TW 202412247A
Authority
TW
Taiwan
Prior art keywords
metal
interconnects
substrate
metallization layer
package
Prior art date
Application number
TW112124371A
Other languages
English (en)
Inventor
繼紅 柴
吉里達 納拉帕蒂
立力 趙
東民 何
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202412247A publication Critical patent/TW202412247A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H01L2224/17163—Random layout, i.e. layout with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本文中公開的方面包括採用具有對準的外部互連的電容器中介層基板的積體電路（IC）封裝以及相關製造方法。IC封裝包括一個或多個半導體晶粒（「晶粒」），該晶粒電耦接到封裝基板，該封裝基板支持去往和來自（多個）晶粒的電訊號路由。電容器中介層基板設置在（多個）晶粒與封裝基板之間。（多個）晶粒通過耦接到電容器中介層基板的外部互連的晶粒互連而耦接到電容器中介層基板中的（多個）嵌入式電容器。在示例性方面，電容器中介層基板的外表面上的外部互連被對準。以這種方式，如果（多個）晶粒和封裝基板具有被設計為在彼此耦接時彼此對準的晶粒互連和外部互連的樣式，則電容器中介層基板可以保持與（多個）晶粒和封裝基板的互連相容性。

Description

採用具有對準的外部互連的電容器中介層基板的積體電路（IC）封裝以及相關製造方法
本公開的領域涉及積體電路（IC）封裝，並且更具體地涉及在IC封裝的配電網路（PDN）中提供去耦電容，以減少電流電阻（IR）降和電壓降。
積體電路（IC）是電子設備的基石。IC通常封裝在IC封裝中，也稱為「半導體封裝」或「晶片封裝」。IC封裝包括封裝基板和一個或多個IC晶片或其他電子模組，該一個或多個IC晶片或其他電子模組安裝到封裝基板以提供到IC晶片的電連接。例如，IC封裝中的IC晶片可以是單晶片系統（SoC）。IC晶片通過到封裝基板中的金屬線的電耦接而電耦接到IC封裝中的其他IC晶片和/或其他元件。IC晶片還可以通過IC封裝的外部金屬互連（例如，焊料凸塊）的電連接而電耦接到IC封裝外部的其他電路。
IC封裝中的高性能電腦晶片需要有效的配電網路（PDN）來高效地將功率分配給IC晶片中的電路和其他元件。例如，IC封裝可以包括單獨的功率管理晶片（PMC），該PMC包括被配置為將電壓分配給IC封裝中的其他IC晶片的電壓調節器電路系統。由於PDN中的串聯電阻和電感，PMC與被供電IC晶片之間的電流電阻（IR）降可能導致PDN中出現雜訊。從被供電IC晶片到PDN的電流汲取的變化可能在PDN中引起雜訊。如果PDN中的雜訊大小超過某個閾值，它會將遞送到IC晶片及其電路的電壓改變為低於可接受值，這可能會導致電路故障。即使PDN在容差內向IC晶片提供電壓，PDN雜訊仍可能導致其他問題。它可以在訊號線上引起串擾或表現為串擾。此外，由於PDN互連通常攜帶更高的電流，高頻PDN雜訊有可能產生電磁輻射干擾，從而可能導致其他故障。
因此，控制PDN中的雜訊非常重要。在這點上，去耦電容器被用於分流PDN中的PDN雜訊，以減少其對由PDN供電的IC晶片的影響。去耦電容器可以安裝在封裝基板上或嵌入在IC封裝的封裝基板內，以在電源與IC晶片之間提供去耦電容。然而，去耦電容器與IC晶片之間的電學路徑連接具有寄生電感，該寄生電感可能以不期望的方式導致IR降和PDN雜訊。
本文中公開的方面包括採用具有對準的外部互連的電容器中介層基板的積體電路（IC）封裝。電容器中介層基板被配置為被包括在IC封裝中，以通過對準的外部互連將（多個）晶粒互連到封裝基板，並且提供要耦接到（多個）晶粒中的電路的（多個）電容器。還公開了相關製造方法。例如，電容器中介層基板包括（多個）嵌入式電容器，該嵌入式電容器可以為IC封裝中的配電網路（PDN）提供去耦電容，以減少電流電阻（IR）降。IC封裝包括一個或多個半導體晶粒（「晶粒」），該晶粒電耦接到封裝基板，該封裝基板支持去往和來自（多個）晶粒的電訊號路由。在示例性方面，電容器中介層基板設置在（多個）晶粒與封裝基板之間，以最小化電容器中介層基板中的（多個）嵌入式電容器與（多個）晶粒之間的距離。這可以減少（多個）嵌入式電容器與（多個）晶粒之間的功率訊號中的寄生電感，這可以減少PDN中的IR降，並且進而減少PDN雜訊。（多個）晶粒通過耦接到電容器中介層基板的外部互連的晶粒互連而耦接到電容器中介層基板中的一個或多個嵌入式電容器。電容器中介層基板還具有暴露於其與（多個）晶粒和封裝基板相鄰的外表面的外部互連，以提供（多個）晶粒與封裝基板之間的電貫通連接。在示例性方面，電容器中介層基板的外表面上的外部互連被對準。例如，電容器中介層基板的外表面上的外部互連可以在水平方向上具有相同節距和佈局位置，使得每個外部互連至少部分地垂直對準在電容器中介層基板的相對外表面上的另一外部互連。
以這種方式，如果（多個）晶粒和封裝基板具有被設計為在彼此耦接時與彼此對準的晶粒互連和外部互連的樣式，則電容器中介層基板可以保持與（多個）晶粒和封裝基板的互連相容性。例如，（多個）晶粒和封裝基板可以被設計為在不包括電容器中介層基板的IC封裝中彼此直接耦接。因此，通過包括垂直對準的外部互連，中介層電容器基板可以用於將這樣的（多個）晶粒電耦接到封裝基板，而不必改變（多個）晶粒的晶粒互連和封裝基板的外部、金屬互連的佈局設計。
在這點上，在一個示例性方面，提供了一種IC封裝。IC封裝包括中介層基板，中介層基板包括第一表面和與第一表面相對的第二表面。中介層基板還包括第一金屬化層，第一金屬化層包括暴露於第一表面的多個第一金屬互連。中介層基板還包括第二金屬化層，第二金屬化層包括暴露於第二表面的多個第二金屬互連。中介層基板還包括基板層，基板層在第一方向上設置在第一金屬化層與第二金屬化層之間，基板層包括一個或多個電容器。多個第一金屬互連中的每個第一金屬互連在第一方向上與第一軸相交，第一軸與多個第二金屬互連中的第二金屬互連相交。IC封裝還包括耦接到中介層基板的第一表面的封裝基板。IC封裝還包括耦接到中介層基板的第二表面的晶粒。
在另一示例性方面，提供了一種製造多個IC封裝的方法，該方法包括對於一個或多個IC封裝中的每個IC封裝。該方法包括形成中介層基板，包括形成包括暴露於第一表面並且在第一方向上與第一軸相交的多個第一金屬互連的第一金屬化層，形成與第一金屬化相鄰的基板層，該基板層包括一個或多個電容器，以及形成與基板層相鄰的第二金屬化層使得基板層在第一方向上設置在第一金屬化層與第二金屬化層之間，第二金屬化層包括暴露於與第一表面相對的第二表面並且在第一方向上與第一軸相交的多個第二金屬互連。該方法還包括將封裝基板耦接到中介層基板的第一表面。該方法還包括將一個或多個晶粒耦接到中介層基板的第二表面。
現在參考附圖，描述本公開的若干示例性方面。「示例性」一詞在本文中用於表示「用作示例、實例或說明」。本文中描述為「示例性」的任何方面不一定被解釋為比其他方面更優選或有利。
本文中公開的方面包括採用具有對準的外部互連的電容器中介層基板的積體電路（IC）封裝。電容器中介層基板被配置為被包括在IC封裝中，以通過對準的外部互連將（多個）晶粒互連到封裝基板，並且提供要耦接到（多個）晶粒中的電路的（多個）電容器。還公開了相關製造方法。例如，電容器中介層基板包括（多個）嵌入式電容器，該嵌入式電容器可以為IC封裝中的配電網路（PDN）提供去耦電容，以減少電流電阻（IR）降。IC封裝包括一個或多個半導體晶粒（「晶粒」），該晶粒電耦接到封裝基板，該封裝基板支持去往和來自（多個）晶粒的電訊號路由。在示例性方面，電容器中介層基板設置在（多個）晶粒與封裝基板之間，以最小化電容器中介層基板中的（多個）嵌入式電容器與（多個）晶粒之間的距離。這可以減少（多個）嵌入式電容器與（多個）晶粒之間的功率訊號中的寄生電感，這可以減少PDN中的IR降，並且進而減少PDN雜訊。（多個）晶粒通過耦接到電容器中介層基板的外部互連的晶粒互連而耦接到電容器中介層基板中的（多個）嵌入式電容器。電容器中介層基板還具有暴露於其與（多個）晶粒和封裝基板相鄰的外表面的外部互連，以提供（多個）晶粒與封裝基板之間的電貫通連接。在示例性方面，電容器中介層基板的外表面上的外部互連被對準。例如，在電容器中介層基板的外表面上的外部互連可以在水平方向上具有相同節距和佈局位置，使得每個外部互連至少部分地垂直對準電容器中介層基板的相對外表面上的另一外部互連。
以這種方式，如果（多個）晶粒和封裝基板具有被設計為在彼此耦接時與彼此對準的晶粒互連和外部互連的樣式，則電容器中介層基板可以保持與（多個）晶粒和封裝基板的互連相容性。例如，（多個）晶粒和封裝基板可以被設計為在不包括電容器中介層基板的IC封裝中彼此直接耦接。因此，通過包括垂直對準的外部互連，中介層電容器基板可以用於將這樣的（多個）晶粒電耦接到封裝基板，而不必改變（多個）晶粒的晶粒互連和封裝基板的外部、金屬互連的佈局設計。
在從圖2開始討論採用具有對準外部互連的電容器中介層基板來互連（多個）晶粒和封裝基板的IC封裝的示例之前，關於圖1討論包括封裝基板的IC封裝的示例，該封裝基板包括深溝槽電容器（DTC），而不採用單獨的電容器中介層基板。
圖1是示例性積體電路（IC）封裝100的側視圖，該IC封裝100包括安裝在封裝基板104上的半導體晶粒（「晶粒」）102，其中IC封裝100還包括安裝到封裝基板104並且嵌入在封裝基板104中並且耦接到晶粒102的電容器。在這點上，IC封裝100包括焊盤側電容器（LSC）106、晶粒側電容器108和封裝基板嵌入式DTC 110形式的DTC。LSC 106、DSC 108和/或嵌入式DTC 110可以設置在IC封裝100中以被耦接到晶粒102中的電路，以將雜訊從一個電路（例如，電源電路）分流到另一電路（例如，被供電電路），或者例如作為晶粒102中的濾波電路的一部分。DTC類似於半導體器件來形成，並且因此具有能夠使用半導體製造方法來製造的優點。使用DTC的優點是，它們可以在IC封裝100中被放置得更靠近晶粒102。
LSC 106安裝在封裝基板104的底表面112上。LSC 106通過耦接到金屬互連114而電耦接到晶粒102，金屬互連114耦接到封裝基板104的（多個）金屬化層中的金屬線116。金屬線116直接或間接耦接到晶粒互連118，以將LSC 106耦接到晶粒102。在該示例中，DSC 108安裝在封裝基板104的頂表面120上。因此，為了不干擾晶粒102，DSC 108在水平方向（X軸和Y軸方向）上從晶粒102橫向移位元的區域中安裝到封裝基板104。DSC 108還通過耦接到金屬互連122而電耦接到晶粒102，金屬互連122耦接到封裝基板104的（多個）金屬化層中的金屬線124。金屬線124直接或間接耦接到晶粒互連118，以將DSC 108耦接到晶粒102。嵌入式DTC 110嵌入在IC封裝100的封裝基板104中。嵌入式DTC 110還通過耦接到金屬互連126而電耦接到晶粒102，金屬互連126耦接到封裝基板104的（多個）金屬化層中的金屬線128。金屬線128直接或間接耦接到晶粒互連118，以將嵌入式DTC 110耦接到晶粒102。
即使圖1中的IC封裝100能夠包括LSC 106、DSC 108和/或嵌入式DTC 110，這些電容器仍然位於距晶粒102一定距離的位置處。這導致在相應LSC 106、DSC 108和嵌入式DTC 110與晶粒102之間的金屬線116、124、128之上攜帶的訊號的長度更長，從而增加了訊號路徑電阻，從而導致這樣的訊號中的附加訊號延遲。這也導致封裝基板104中的訊號佈線和佈線空間的使用效率較低。這也可能導致封裝基板104中所需要的金屬化層的數目增加，以提供足夠的訊號路由，從而增加封裝基板104的面積和成本。
圖2是示例性IC封裝200的側視圖，該IC封裝200包括電容器中介層基板202（「中介層基板202」），該中介層基板202具有對準的外部的第一金屬互連208（1）和第二金屬互連208（2），第一金屬互連208（1）和第二金屬互連208（2）用於在晶粒204與封裝基板206之間進行互連。在該示例中，因為中介層基板202在第一、垂直方向（Z軸方向）上設置在晶粒204與封裝基板206之間，所以外部的第一金屬互連208（1）和第二金屬互連208（2）也在第一、垂直方向（Z軸方向）上對準。下面更詳細地討論用於中介層基板202的外部的第一金屬互連208（1）和第二金屬互連208（2）的對準的選項。通過提供具有對準的外部的第一金屬互連208（1）和第二金屬互連208（2）的中介層基板202，中介層基板202可以保持與晶粒204和封裝基板206的互連相容性。例如，晶粒204和封裝基板206可以具有被設計為在彼此直接耦接時與彼此對準的晶粒互連和外部互連的樣式。晶粒204和封裝基板206可以被設計為在不包括中介層基板202的IC封裝中彼此直接耦接。因此，通過包括對準的外部互連208（1）、208（2），中介層基板202可以被用於將晶粒204電耦接到封裝基板206，而不必改變晶粒204和封裝基板206的互連的佈局設計。這可以有助於避免必須生產可以用於IC封裝（如圖2中的IC封裝200）的晶粒和封裝基板的附加存貨單元（SKU），該IC封裝包括或不包括電容器中介層基板。
在這點上，如圖2所示，IC封裝200包括耦接到晶粒204和封裝基板206並且設置在晶粒204與封裝基板206之間的中介層基板202，以使（多個）電容器對於到晶粒204中的（多個）電路的連接是可用的。中介層基板202在第一、垂直方向（Z軸方向）上設置在晶粒204與封裝基板206之間。與在水平方向（X和Y軸方向）上提供與晶粒204相鄰的電容器中介層基板相反，這可以允許IC封裝200的占地面積在水平方向上（X和Y軸方向）最小化。中介層基板202包括一個或多個嵌入式電容器210（其例如可以是深溝槽電容器（DTC））。例如，嵌入式電容器210可以作為配電網路（PDN）的一部分而耦接到封裝基板206和晶粒204，以提供用於PDN的去耦電容以減少IR降。晶粒204可以包括用於特定類型的應用的電路系統，諸如射頻（RF）收發器或基於電腦的單晶片系統（SoC），作為非限制性示例。封裝基板206支撐IC封裝200的晶粒204，並且包括金屬線的一個或多個金屬層以在晶粒204與外部互連212之間提供電耦接路徑，以支援晶粒204與IC封裝200外部的其他電路之間的信令。例如，封裝基板206包括外部互連212，外部互連212可以耦接到印刷電路板（PCB），例如，以將IC封裝200及其晶粒204互連到耦接到PCB的其他電路。作為一個示例，封裝基板206可以由其中形成有金屬跡線的有機材料層壓板層形成，然後這些層被層壓在一起。作為另一示例，封裝基板206還可以包括RDL層以支援電連接的扇出。
在該示例中，為了將中介層基板202的電容器210連接到晶粒204中的電路，中介層基板202包括第二金屬化層214（2）中的第二金屬互連208（2），第二金屬互連208（2）暴露於中介層基板202的外部第二表面216（2）。作為示例，第二金屬互連208（2）可以是焊料凸塊、焊料接頭、球柵陣列（BGA）互連或其他金屬凸塊。晶粒204被設置為與中介層基板202的第二表面216（2）相鄰。晶粒204包括晶粒互連218，晶粒互連218對準並且耦接到暴露於中介層基板202的第二表面216（2）的第二金屬互連208（2），以將晶粒204電耦接到中介層基板202。在該示例中，晶粒204的晶粒互連218也物理耦接到第二金屬互連208（2），以將晶粒204物理耦接到中介層基板202的第二表面216（2）。第二金屬互連208（2）中的一些耦接到中介層基板202中的嵌入式電容器210，使得晶粒204可以通過晶粒互連218耦接到這樣的第二金屬互連208（2）而耦接到這些嵌入式電容器210。
繼續參考圖2，中介層基板202還包括第一金屬化層214（1）中的第一金屬互連208（1），第一金屬互連208（1）暴露於在垂直方向（Z軸方向）上與外部第二表面216（2）相對的中介層基板202的外部第一表面216（1）。作為示例，第一金屬互連208（1）可以是焊料凸塊、焊點、球柵陣列（BGA）互連或其他金屬凸塊。電容器210設置在基板層222中，基板層222在第一、垂直方向（Z軸方向）上在中介層基板202中設置在第一金屬化層214（1）與第二金屬化層214（2）之間。封裝基板206被設置為與中介層基板202的第一表面216（1）相鄰。封裝基板206包括金屬互連220，金屬互連220對準並且耦接到暴露於中介層基板202的外部的第一表面216（1）的第一金屬互連208（1），以將封裝基板206電耦接到中介層基板202的第一表面216（1）。在該示例中，封裝基板206的金屬互連220也物理耦接到中介層基板202的第一金屬互連208（1），以將中介層基板202物理耦接到封裝基板206。第一金屬互連208（1）中的一些還可以耦接到中介層基板202中的嵌入式電容器210，使得封裝基板206可以通過金屬互連220耦接到這樣的第一金屬互連208（1）而耦接到這些嵌入式電容器210。
繼續參考圖2，如上所述，還可以期望在晶粒204與封裝基板206之間提供電連接。這使得封裝基板206可以支援晶粒204中的電路之間的訊號路由，以及支援IC封裝200的外部互連212與晶粒204之間的外部訊號路由。然而，由於中介層基板202設置在晶粒204與封裝基板206之間，所以期望在中介層基板202中提供直通連接，使得通過中介層基板202可以在晶粒204與封裝基板206之間進行電連接。然而，也如上所述，期望在該示例中保持晶粒204的晶粒互連218與封裝基板206的金屬互連220之間的引腳相容性，即使存在中介層基板202。因此，如圖2所示，在該示例中，耦接到封裝基板206的中介層基板202的第一金屬互連208（1）中的每個在第一、垂直方向（Z軸方向）上與耦接到晶粒204的第二金屬互連208（2）中的第二金屬互連208（2）對準。在該示例中，第一金屬互連208（1）中的每個與相應第一、垂直軸A 1-A 7相交，該第一、垂直軸A 1-A 1也與第二金屬互連208（2）相交。因此，在該示例中，如果第一金屬互連208（1）與第二金屬互連208（2）之間的垂直空間在第一、垂直方向（Z軸方向）上垂直延伸，則第一金屬互連208（1）和第二金屬互連208（2）將在這樣的垂直空間中至少部分彼此重疊。
封裝基板206具有與中介層基板202的外部第一表面216（1）相鄰的外部第三表面224。金屬互連220暴露於封裝基板206的第三表面224。中介層基板202的第一金屬互連208（1）被配置為使得它們在垂直方向（Z軸方向）上與封裝基板206的相應金屬互連220對準，使得中介層基板202的第一金屬互連208（1）能夠耦接到封裝基板206的相應金屬互連220。因此，封裝基板206的金屬互連220也與相應垂直軸A 1-A 7相交，垂直軸A 1-A 7與其耦接的第一金屬互連208（1）相交，以在中介層基板202與封裝基板206之間具有引腳相容性。類似地，晶粒204具有與中介層基板202的外部第二表面216（2）相鄰的外部第四表面226。晶粒互連218暴露於晶粒204的第四表面226。中介層基板202的第二金屬互連208（2）被配置為使得它們在垂直方向（Z軸方向）上與晶粒204的相應晶粒互連218對準，使得中介層基板202的第二金屬互連208（2）能夠耦接到晶粒204的晶粒互連218。因此，晶粒204的晶粒互連218也與相應垂直軸A 1-A 7相交，垂直軸A 1-A 7與其耦接的第二金屬互連208（2）相交，以在中介層基板202與晶粒204之間具有引腳相容性。因此，通過這種佈置，即使存在介入的中介層基板202，也可以保持晶粒204的晶粒互連218與封裝基板206的外部金屬互連220之間的引腳相容性。
以這種方式，如果晶粒204和封裝基板206具有被設計為在彼此耦接時與彼此對準的晶粒互連218和外部金屬互連220的樣式，則中介層基板202保持與晶粒204和封裝基板206的互連相容性。例如，晶粒204和封裝基板206可以被設計為在不包括中介層基板202的IC封裝中彼此直接耦接。因此，通過包括垂直對準的外部的第一金屬互連208（1）和第二金屬互連208（2），中介層基板202可以用於將晶粒204電耦接到封裝基板206，而不必改變（多個）晶粒的晶粒互連218和封裝基板206的外部金屬互連220的佈局設計。
圖3是圖2中的IC封裝200中的示例性中介層基板202的側視圖，以說明可以設置在中介層基板202中的另外的示例性細節和特徵。如圖3所示，第一金屬互連208（1）（1）、208（1）（2）在與第一方向（Z軸方向）正交的第二方向（X軸方向）上具有第一節距P 1，在第一方向中，第一金屬互連208（1）（1）、208（1）（2）垂直對準。第一金屬互連208（1）（2）、208（1）（3）在第二方向（X軸方向）上在它們之間具有第一節距P2。在該示例中，由於暴露於第一表面216（1）的相應第一金屬互連208（1）（1）至第一金屬互連208（1）（3）在垂直方向（Z軸方向）上的垂直對準，其中第二金屬互連208（2）（1）至第二金屬互連208（2）（3）暴露於第二表面216（2），所以第二金屬互連208（2）（1）、208（2）（2）在第二方向（X軸方向）上也具有第一節距P 1。第二金屬互連208（2）（2）、208（2）（3）在第二方向（X軸方向）上在它們之間也具有第二節距P2。注意，相應第一金屬互連208（1）（1）至第一金屬互連208（1）（3）和第二金屬互連208（2）（1）至第二金屬互連208（2）（3）在第二水平方向（Y軸方向）上也具有節距，該節距在相鄰的垂直對準的第一金屬互連208（1）（1）至第一金屬互連208（1）（3）與第二金屬互連208（2）（1）至第二金屬互連208（2）（3）之間也可以是相同。
繼續參考圖3，在該示例中，中介層基板202的第一金屬化層214（1）具有多個第一金屬線302（1），每個第一金屬線302（1）耦接到第一金屬互連208（1）（1）至第一金屬互連208（1）（3）。中介層基板202的第二金屬化層214（2）具有多個第二金屬線302（2），每個第二金屬線302（2）耦接到第二金屬互連208（2）（1）至第二金屬互連208（2）（3）。圖3中的中介層基板202還包括多個附加金屬化層214（3）、214（4），這些金屬化層214（3）、214（4）設置在第二金屬化層214（2）與基板層222之間並且每個具有金屬線302（3）、302（4），以提供到第二金屬互連208（2）（1）至第二金屬互連208（2）（3）和/或到電容器210的互連和訊號路由。過孔304將金屬線302（3）、302（4）在金屬化層214（3）、214（4）之間互連。過孔306也被包括在基板層222中，以在金屬化層214（2）至金屬化層214（4）中提供直通連接，這些直通連接耦接到第二金屬互連208（2）（1）至第二金屬互連208（2）（3）並且耦接到相應第一金屬化層214（1），相應第一金屬化層214（1）耦接到相應第一金屬互連208（1）（1）至第一金屬互連208（1）（3）。中介層基板202還可以具有設置在第一金屬化層214（1）與基板層222之間的附加金屬化層，以在封裝基板206中提供另外的訊號路由。在該示例中，提供附加過孔308以在金屬線302（4）與電容器210之間提供連接以在電容器210與第一金屬互連208（1）（1）和第二金屬互連208（2）（1）之間提供電連接。
圖4是圖2和圖3中的中介層基板202的一部分的側視圖，並且示出了以DTC 401形式提供的電容器210。如圖4所示，溝槽400（1）至溝槽400（3）設置在基板層222中。四個金屬化層402（1）至402（4）設置在彼此相鄰的溝槽400（1）至溝槽400（3）中。介電層404（1）至介電層404（4）在溝槽400（1）至溝槽400（4）中設置在相應相鄰金屬化層402（1）至金屬化層402（4）之間。第二金屬化層和第四金屬化層402（1）至404（4）耦接到第四金屬化層214（4）中的相應過孔308，以將DTC 401耦接到中介層基板202中的金屬線302（3）、302（2）。
圖5是示出製造IC封裝的示例性製造過程500的流程圖，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性，包括但不限於圖2至圖4中的IC封裝200和中介層基板202。製造過程500參考圖2至圖4中的IC封裝200和中介層基板202進行討論，但製造過程500不限於製造圖2至圖4中的IC封裝200和中介層基板202。
在這點上，製造過程500的第一步是形成電容器中介層基板202（圖5中的框502）。形成中介層基板202可以包括形成第一金屬化層214（1），第一金屬化層214（1）包括暴露於第一表面216（1）並且在第一方向（Z軸方向）上與第一軸A 1-A 7相交的多個第一金屬互連208（1）（圖5中的框504）。形成中介層基板202還可以包括形成與第一金屬化層214（1）相鄰的基板層222，基板層222包括一個或多個電容器210（圖5中的框506）。形成中介層基板202還可以包括形成與基板層222相鄰的第二金屬化層214（2），使得基板層222在第一方向（Z軸方向）上設置在第一金屬化層214（1）與第二金屬化層214（2）之間，第二金屬化層214（2）包括暴露於與第一表面216（1）相對的第二表面216（2）並且在第一方向（Z軸方向）上與第一軸A 1-A 7相交的多個第二金屬互連208（2）（圖5中的框508）。製造過程500還可以包括將封裝基板206耦接到中介層基板202的第一表面216（1）（圖5中的框510）。製造過程500還可以包括將一個或多個晶粒204耦接到中介層基板202的第二表面216（2）（圖5中的框512）。
可以在其他製造過程中製造一種IC封裝，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，包括但不限於圖2至圖4中的IC封裝200和電容器中介層基板202。例如，圖6A和圖6B是示出製造IC封裝的示例性製造過程600的流程圖，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連。圖7A至圖7E示出了在根據圖6A和圖6B中的製造過程600製造IC封裝期間的示例性製造階段700A至700E。圖6A和圖6B中的製造過程600在下文中參考圖7A至圖7E中的製造階段700A至700E進行討論，圖7A至圖7B參考圖2至圖4中的IC封裝200，但不限於圖2至圖4中所示的IC封裝200。在這點上，圖7A示出了在形成晶粒晶片702的製造過程600中的圖7A中的第一製造階段700A（圖6A中的框602）。晶粒晶片702將用作用於產生個體晶粒204的基礎，個體晶粒204可以從晶粒晶片702被單體化，然後被個體地放置在中介層基板202上以形成單獨的IC封裝200。如圖7A所示，晶粒晶片702包括半導體層704和（多個）金屬化層706，它們通過線後端（BEOL）製造過程而形成。然後，如圖7B中的製造階段700B所示，在晶粒晶片702的金屬化層706中形成晶粒互連218（圖6A中的框604）。然後，為了準備製造IC封裝200，如圖7C中的製造階段700C所示，製造過程600中的下一步是形成中介層基板202，中介層基板202具有嵌入式電容器210以及通過其相應外部的第一表面216（1）和第二表面216（2）而暴露的第一金屬互連208（1）和第二金屬互連208（2）（圖6A中的框606）。
然後，如圖7E中的製造階段700E所示，對圖7B中的製造步驟700B中的晶粒晶片702進行單體化，以產生單獨的晶粒204（圖6B中的框608）。例如，單獨的晶粒204可以基於其拐角性能而被分離，使得具有類似或更高性能的晶粒204可以用於形成包括電容器中介層基板202的IC封裝200。然後將單體化晶粒204放置在中介層基板202的第二表面216（2）上（圖6B中的框608）。然後，如圖7E中的製造階段700E所示，然後將耦接到中介層基板202的晶粒204單體化以形成IC封裝200（圖6B中的框610）。IC封裝200沒有示出封裝基板206，但IC封裝200可以耦接到相應封裝基板，如圖2至圖4中的封裝基板206。
應當理解，本文中使用的術語「第一」、「第二」和「第三」等是相對術語，並不表示限制或暗示嚴格取向。還應當理解，本文中使用的術語「頂部」、「上方」、「底部」、「下方」是相對術語，並不表示限制或暗示嚴格取向。相對於地面，稱為「頂部」的元素並不總是需要定向為高於稱為「底部」的元素，反之亦然。稱為「頂部」或「底部」的元素可以僅相對於該示例和所示的特定示例位於頂部或底部。稱為「上方」或「下方」的元素不必是相對於地面的，反之亦然。稱為「上方」或「下方」的元素可以在這樣的其他引用元素之上或之下，僅相對於該示例和所示的特定示例。元件之間的術語「相鄰」並不一定要求這些元件在沒有介入元件的情況下物理連接或直接相鄰。
一種IC封裝可以設置在或整合到任何基於處理器的設備中，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，包括但不限於圖2至圖4和圖7A至圖7E中的IC封裝200，其是根據圖5至圖6B中的製造過程500、600中的任何一個以及根據本文中公開的任何方面而製造的。示例包括但不限於機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、移動定位資料單元、全球定位系統（GPS）設備、行動電話、蜂窩電話、智慧型電話、會話發起協定（SIP）電話、平板電腦、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、臺式電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電設備、衛星無線電設備、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視頻播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、汽車、交通工具組件、航空電子系統、無人機和多旋翼直升機。
在這點上，圖8示出了基於處理器的系統800的示例，該系統800可以包括一個或多個IC封裝802、802（1）至802（7），該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，包括但不限於圖2至圖4和圖7A至圖7E中的IC封裝200，其是根據圖5至圖6B中的製造過程500、600中的任何一個以及根據本文中公開的任何方面而製造的。例如，電感器封裝802（1）至802（7）可以用作功率調節電路的一部分。在該示例中，基於處理器的系統800可以被形成為IC 804，並且被形成為諸如單晶片系統（SoC）的IC封裝的一部分。基於處理器的系統800包括中央處理單元（CPU）808，CPU 808包括一個或多個處理器810，處理器810也可以稱為CPU核心或處理器核心。CPU 808可以具有耦接到CPU 808的高速緩衝記憶體812，以快速存取臨時儲存的資料。CPU 808耦接到系統匯流排814，並且可以相互耦接包括在基於處理器的系統800中的主設備和從設備。眾所周知，CPU 808通過在系統匯流排814之上交換位址、控制和資料資訊來與這些其他設備通訊。例如，作為從設備的示例，CPU 808可以將匯流排事務請求傳送到記憶體控制器816。儘管圖8中未示出，但可以提供多個系統匯流排814，其中每個系統匯流排814構成不同結構。
其他主設備和從設備可以連接到系統匯流排814。如圖8所示，作為示例，這些設備可以包括：包括記憶體控制器816和（多個）記憶體陣列818的記憶體系統820、一個或多個輸入裝置822、一個或多個輸出設備824、一個或多個網路周邊設備826和一個或多個顯示控制器828。（多個）輸入裝置822可以包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。（多個）輸出設備824可以包括任何類型的輸出設備，包括但不限於音訊、視頻、其他視覺指示器等。（多個）網路周邊設備826可以是被配置為允許與網路830交換資料的任何設備。網路830可以是任何類型的網路，包括但不限於有線或無線網路、私人或公共網路、區域網（LAN）、無線區域網（WLAN）、廣域網路（WAN）、Bluetooth™網路和互聯網。（多個）網路周邊設備826可以被配置為支援期望的任何類型的通訊協定。
CPU 808還可以被配置為通過系統匯流排814存取（多個）顯示控制器828，以控制發送給一個或多個顯示器832的資訊。（多個）顯示控制器828向（多個）顯示器832發送資訊以經由一個或多個視頻處理器834進行顯示，視頻處理器834將要顯示的資訊處理成適合於（多個）顯示器832的格式。（多個）顯示器832可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、等離子體顯示器、發光二極體（LED）顯示器等。
圖9示出了包括由一個或多個IC 902形成的電元件的示例性無線通訊設備900，其中任何IC 902都可以被包括在IC封裝903中。IC封裝903可以包括這樣的IC封裝，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，包括但不限於圖2至圖4和圖7A至圖7E中的IC封裝200，其是根據圖5至圖6B中的製造過程500、600中的任何一個以及根據本文中公開的任何方面而製造的。作為示例，無線通訊設備900可以包括任何上述設備或設置在其中。如圖9所示，無線通訊設備900包括收發器904和資料處理器906。資料處理器906可以包括用於儲存資料和程式碼的記憶體。收發器904包括支援雙向通訊的傳輸器908和接收器910。通常，無線通訊設備900可以包括用於任何數目的通訊系統和頻帶的任何數目的傳輸器908和/或接收器910。收發器904的全部或一部分可以在一個或多個類比IC、RF IC（RFIC）、混合訊號IC等上實現。
傳輸器908或接收器910可以用超外差架構或直接轉換架構來實現。在超外差架構中，訊號在多個級中在RF與基帶之間進行頻率轉換，例如，對於接收器910，在一個級中從RF轉換到中頻（IF），然後在另一級中從IF轉換到基帶。在直接轉換架構中，訊號在一個級中在RF與基帶之間進行頻率轉換。超外差架構和直接轉換架構可以使用不同電路塊和/或具有不同要求。在圖9中的無線通訊設備900中，傳輸器908和接收器910採用直接轉換架構來實現。
在傳輸路徑中，資料處理器906處理要傳輸的資料，並且向傳輸器908提供I和Q類比輸出訊號。在示例性無線通訊設備900中，資料處理器906包括數位類比轉換器（DAC）912（1）、912（2），DAC 912（1）、912（2）用於將由資料處理器906生成的數位訊號轉換為I和Q類比輸出訊號，例如I和Q輸出電流，以供進一步處理。
在傳輸器908內，低通濾波器914（1）、914（2）分別對I和Q類比輸出訊號進行濾波，以移除由先前的數模轉換引起的不期望的訊號。放大器（AMP）916（1）、916（2）分別放大來自低通濾波器914（1）、914（2）的訊號，並且提供I和Q基帶訊號。上變頻器918通過混頻器920（1）、920（2）使用來自TX LO訊號發生器922的I和Q傳輸（TX）本地振盪器（LO）訊號對I和Q基帶訊號進行上變頻，以提供上變頻訊號924。濾波器926對上變頻訊號924進行濾波，以移除由上變頻引起的不期望訊號以及在接收頻帶中的雜訊。功率放大器（PA）928放大來自濾波器926的上變頻訊號924以獲取期望輸出功率電平並且提供傳輸RF訊號。傳輸RF訊號被路由通過雙工器或開關930並且經由天線932進行傳輸。
在接收路徑中，天線932接收由基站傳輸的訊號，並且提供接收的RF訊號，該RF訊號被路由通過雙工器或開關930並且被提供給低雜訊放大器（LNA）934。雙工器或開關930被設計為以特定接收（RX）到TX雙工器頻率分離來操作，使得RX訊號與TX訊號隔離。接收的RF訊號由LNA 934放大並且由濾波器936濾波，以獲取期望的RF輸入訊號。下變頻混頻器938（1）、938（2）將濾波器936的輸出與來自RX LO訊號發生器940的I和Q RX LO訊號（即，LO_I和LO_Q）混頻以生成I和Q基帶訊號。I和Q基帶訊號由AMP 942（1）、942（2）放大，並且由低通濾波器944（1）和944（2）進一步濾波，以獲取I和Q類比輸入訊號，該I和Q類比輸入訊號被提供給資料處理器906。在該示例中，資料處理器906包括類比數位轉換器（ADC）946（1）、946（2），ADC 946（1）、946（2）用於將類比輸入訊號轉換成要由資料處理器906進一步處理的數位訊號。
在圖9的無線通訊設備900中，TX LO訊號發生器922生成用於上變頻的I和Q TX LO訊號，而RX LO訊號發生器940生成用於下變頻的I或Q RX LO訊號。每個LO訊號是具有特定基頻的週期性訊號。TX鎖相環（PLL）電路948從資料處理器906接收定時資訊，並且生成用於調節來自TX LO訊號發生器922的TX LO訊號的頻率和/或相位的控制訊號。類似地，RX PLL電路950從資料處理器906接收定時資訊，並且生成用於調節來自RX LO訊號發生器940的RX LO訊號的頻率和/或相位的控制訊號。
本領域通常知識者將進一步理解，結合本文中公開的各方面而描述的各種說明性邏輯塊、模組、電路和演算法可以實現為電子硬體、儲存在記憶體或其他電腦可讀媒體中並且由處理器或其他處理設備執行的指令、或這兩者的組合。作為示例，本文中描述的主設備和從設備可以用在任何電路、硬體元件、IC或IC晶片中。本文中公開的記憶體可以是任何類型和大小的記憶體，並且可以被配置為儲存期望的任何類型的資訊。為了清楚地說明這種互換性，上文已經就其功能性大體上描述了各種說明性元件、塊、模組、電路和步驟。這樣的功能如何實現取決於特定應用、設計選擇和/或施加在整個系統上的設計約束。所屬領域的通常知識者可以針對每個特定應用以不同方式實現所描述的功能，但這樣的實現決策不應當被解釋為導致偏離本公開的範圍。
結合本文中公開的各方面而描述的各種說明性邏輯塊、模組和電路可以用被設計為執行本文中描述的功能的任何處理器、數位訊號處理器（DSP）、專用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯器件、離散門或電晶體邏輯、離散硬體元件或其組合來實現或執行。處理器可以是微處理器，但在備選方案中，處理器可以是任何常規的處理器、控制器、微控制器或狀態機。處理器也可以實現為計算設備的組合（例如，DSP和微處理器的組合、多個微處理器、一個或多個微處理器與DSP核相結合、或任何其他這樣的配置）。
本文中公開的各方面可以實施在硬體和儲存在硬體中的指令中，並且可以駐留在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電可擦除可程式設計ROM（EEPROM）、暫存器、硬碟、可移動盤、CD-ROM、或本領域已知的任何其他形式的電腦可讀媒體。示例性儲存媒體耦接到處理器，使得處理器可以從儲存媒體讀取資訊和向儲存媒體寫入資訊。在備選方案中，儲存媒體可以整合到處理器中。處理器和儲存媒體可以駐留在ASIC中。ASIC可以位於遠端站中。在備選方案中，處理器和儲存媒體可以作為離散元件駐留在遠端站、基站或伺服器中。
還應當注意，本文中的任何示例性方面中描述的操作步驟都是為了提供示例和討論。所描述的操作可以以除了所示序列之外的很多不同序列來執行。此外，在單個操作步驟中描述的操作實際上可以在多個不同的步驟中執行。此外，在示例性方面中討論的一個或多個操作步驟可以組合。應當理解，流程圖中所示的操作步驟可能會受到很多不同的修改，這對本領域的通常知識者來說是顯而易見的。本領域通常知識者還將理解，資訊和訊號可以使用各種不同科技和技術來表示。例如，在貫穿以上描述中可以引用的資料、指令、命令、資訊、訊號、位元、符號和晶片可以通過電壓、電流、電磁波、磁場或粒子、光場或粒子、或其任何組合來表示。
提供本公開的先前描述是為了使得本領域任何通常知識者能夠製作或使用本公開。對本領域通常知識者來說，對本公開的各種修改將是顯而易見的，並且本文中定義的一般原理可以應用於其他變化。因此，本公開不旨在局限於本文中描述的示例和設計，而是應當符合與本文中公開的原理和新穎特徵相一致的最寬範圍。
以下編號條款中也描述了實現示例： 1. 一種積體電路（IC）封裝，包括： 中介層基板，包括第一表面和與第一表面相對的第二表面； 中介層基板還包括： 第一金屬化層，包括暴露於第一表面的多個第一金屬互連； 第二金屬化層，包括暴露於第二表面的多個第二金屬互連；以及 基板層，在第一方向上設置在第一金屬化層與第二金屬化層之間，基板層包括一個或多個電容器； 多個第一金屬互連中的每個第一金屬互連在第一方向上與第一軸相交，第一軸與多個第二金屬互連中的第二金屬互連相交； 封裝基板，耦接到中介層基板的第一表面；以及 晶粒，耦接到中介層基板的第二表面。 2. 根據條款1的IC封裝，其中多個第一金屬互連中的每個第一金屬互連在第一方向上與多個第二金屬互連中的第二金屬互連對準。 3. 根據條款1的IC封裝，其中多個第一金屬互連中的每個第一金屬互連在第一方向上與多個第二金屬互連中的第二金屬互連部分地重疊。 4. 根據條款1至3中任一項的IC封裝，其中： 多個第一金屬互連在與第一方向正交的第二方向上具有第一節距；並且 多個第二金屬互連在第二方向上具有第一節距。 5. 根據條款4的IC封裝，其中： 多個第一金屬互連在與第二方向正交的第三方向上具有第二節距；並且 多個第二金屬互連在第三方向上具有第二節距。 6. 根據條款1至5中任一項的IC封裝，其中封裝基板包括： 第三表面，與中介層基板的第一表面相鄰；以及 暴露於第三表面的多個第三金屬互連； 多個第三金屬互連中的每個第三金屬互連耦接到多個第一金屬互連中的第一金屬互連。 7. 根據條款6的IC封裝，其中多個第三金屬互連中的每個第三金屬互連在第一方向上與第一軸相交，第一軸與多個第一金屬互連中的第一金屬互連相交。 8. 根據條款7的IC封裝，其中晶粒包括： 第四表面，與中介層基板的第二表面相鄰；以及 暴露於第四表面的多個晶粒互連； 多個晶粒互連中的每個晶粒互連耦接到多個第二金屬互連中的第二金屬互連。 9. 根據條款8的IC封裝，其中多個晶粒互連中的每個晶粒互連在第一方向上與第一軸相交，第一軸與多個第二金屬互連中的第二金屬互連相交。 10. 根據條款1至7中任一項的IC封裝，其中晶粒包括： 第三表面，與中介層基板的第二表面相鄰；以及 暴露於第三表面的多個晶粒互連； 多個晶粒互連中的每個晶粒互連耦接到多個第二金屬互連中的第二金屬互連。 11. 根據條款10的IC封裝，其中多個晶粒互連中的每個晶粒互連在第一方向上與第一軸相交，第一軸與多個第二金屬互連中的第二金屬互連相交。 12. 根據條款1至11中任一項的IC封裝，其中一個或多個電容器中的至少一個電容器耦接到多個第二金屬互連中的第二金屬互連。 13. 根據條款1至12中任一項的IC封裝，其中一個或多個電容器中的至少一個電容器耦接到多個第一金屬互連中的第一金屬互連。 14. 根據條款1至13中任一項的IC封裝，其中一個或多個電容器中的每個電容器包括： 第三金屬化層，設置在基板層中的溝槽中； 第四金屬化層，與基板層中的溝槽中的第三金屬化層相鄰設置；以及 介電層，在溝槽中設置在第三金屬化層與第四金屬化層之間； 其中： 第三金屬化層耦接到多個第二金屬互連中的第一第二金屬互連；並且 第四金屬化層耦接到多個第二金屬互連中的第二第二金屬互連。 15. 根據條款1至14中任一項的IC封裝，其中： 第一金屬化層包括多個第一金屬線，每個第一金屬線耦接到多個第一金屬互連中的第一金屬互連；並且 第二金屬化層包括多個第二金屬線，每個第二金屬線耦接到多個第二金屬互連中的第二金屬互連。 16. 根據條款1至15中任一項的IC封裝，其中中介層基板還包括第三金屬化層，第三金屬化層在第一方向上設置在第二金屬化層與基板層之間； 第三金屬化層包括多個第三金屬互連，每個第三金屬互連耦接到多個過孔中的過孔，每個過孔耦接到多個第二金屬互連中的第二金屬互連；並且 多個過孔中的每個過孔耦接到一個或多個電容器中的電容器。 17. 根據條款1至16中任一項的IC封裝，其中中介層基板還包括第三金屬化層，第三金屬化層在第一方向上設置在第一金屬化層與基板層之間； 第三金屬化層包括多個第三金屬互連，每個第三金屬互連耦接到多個過孔中的過孔，每個過孔耦接到多個第二金屬互連中的第二金屬互連；並且 多個過孔中的每個過孔耦接到一個或多個電容器中的電容器。 18. 根據條款1至17中任一項的IC封裝，該IC封裝整合到設備，設備選自由以下項組成的組：機上盒；娛樂單元；導航設備；通訊設備；固定位置資料單元；移動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂窩電話；智慧型電話；會話發起協定（SIP）電話；平板電腦；平板手機；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算設備；臺式電腦；個人數位助理（PDA）；監視器；電腦監視器；電視機；調諧器；無線電設備；衛星無線電設備；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視頻播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；汽車；交通工具組件；航空電子系統；無人機；以及多旋翼直升機。 19. 一種製造多個IC封裝的方法，包括對於一個或多個IC封裝中的每個IC封裝： 形成中介層基板，包括： 形成第一金屬化層，第一金屬化層包括暴露於第一表面並且在第一方向上與第一軸相交的多個第一金屬互連； 形成與第一金屬化層相鄰的基板層，基板層包括一個或多個電容器；以及 形成與基板層相鄰的第二金屬化層，使得基板層在第一方向上設置在第一金屬化層與第二金屬化層之間，第二金屬化層包括多個第二金屬互連，多個第二金屬互連暴露於與第一表面相對的第二表面並且在第一方向上與第一軸相交； 將封裝基板耦接到中介層基板的第一表面；以及 將一個或多個晶粒耦接到中介層基板的第二表面。 20. 根據條款19的方法，其中： 形成第一金屬化層還包括形成包括多個第一金屬互連的第一金屬化層，多個第一金屬互連在與第一方向正交的第二方向上具有第一節距；並且 形成第二金屬化層還包括形成包括多個第二金屬互連的第二金屬化層，多個第二金屬互連在第二方向上具有第一節距。 21. 根據條款19或20的方法，其中將封裝基板耦接到中介層基板的第一表面包括將暴露於封裝基板的第三表面的多個第三金屬互連耦接到多個第一金屬互連中的第一金屬互連，封裝基板的第三表面與中介層基板的第一表面相鄰。 22. 根據條款19至21中任一項的方法，其中將一個或多個晶粒耦接到中介層基板的第二表面包括將暴露於一個或多個晶粒的第三表面的多個晶粒互連耦接到多個第二金屬互連中的第二金屬互連，一個或多個晶粒的第三表面與中介層基板的第二表面相鄰。 23. 根據條款22的方法，其中： 形成中介層基板還包括耦接到多個第二金屬互連中的第二金屬互連的一個或多個電容器中的至少一個電容器；並且 將一個或多個晶粒耦接到中介層基板的第二表面還包括將一個或多個晶粒耦接到一個或多個電容器中的至少一個電容器，每個電容器耦接到多個第二金屬互連中的第二金屬互連。 24. 根據條款19至23中任一項的方法，其中形成基板層還包括對於一個或多個電容器中的每個電容器： 在基板層中形成溝槽； 在溝槽中形成第三金屬化層； 在溝槽中形成與第三金屬化層相鄰的介電層； 形成第四金屬化層，第四金屬化層在溝槽中並且與介電層相鄰，使得介電層被設置在第三金屬化層與第四金屬化層之間；以及 還包括對於一個或多個電容器中的每個電容器： 將多個第二金屬互連中的第一第二金屬互連耦接到第三金屬化層；以及 將多個第二金屬互連中的第二第二金屬互連耦接到第四金屬化層。 25. 根據條款19至24中任一項的方法，還包括形成中介層基板晶片，中介層基板晶片包括用於多個IC封裝中的每個IC封裝的中介層基板。 26. 根據條款25的方法，還包括形成一個或多個晶粒，形成一個或多個晶粒包括形成多個晶粒，形成多個管包括形成晶粒晶片，包括： 形成半導體層； 形成與半導體層相鄰的第三金屬化層；以及 在第三金屬化層中形成多個晶粒互連，多個晶粒互連耦接到半導體層。 27. 根據條款26的方法，還包括將晶粒晶片單體化為多個晶粒。 28. 根據條款27的方法，還包括將多個晶粒中的每個晶粒放置在中介層基板晶片的第二表面上以形成多個IC封裝。 29. 根據條款28的方法，還包括在多個晶粒中的相鄰晶粒之間將中介層基板晶片單體化以提供多個IC封裝。
100:積體電路（IC）封裝 102:晶粒 104:封裝基板 106:焊盤側電容器（LSC） 108:晶粒側電容器（DSC） 110:嵌入式DTC 112:底表面 114:金屬互連 116:金屬線 118:晶粒互連 120:頂表面 122:金屬互連 124:金屬線 126:金屬互連 128:金屬線 200:IC封裝 202:中介層基板 204:晶粒 206:封裝基板 208(1),208(1)(1),208(1)(2),208(1)(3):第一金屬互連 208(2),208(2)(1),208(2)(2),208(2)(3):第二金屬互連 210:嵌入式電容器 212:外部互連 214(1):第一金屬化層 214(2):第二金屬化層 214(3),214(4):附加金屬化層 216(1):第一表面 216(2):第二表面 218:晶粒互連 220:金屬互連 222:基板層 224:第三表面 302(1):第一金屬線 302(2):第二金屬線 302(3),302(4):金屬線 304:過孔 306:過孔 308:過孔 400(1),400(2),400(3):溝槽 401:DTC 402(1),402(2),402(3),402(4):金屬化層 404(1),404(2),404(3),404(4):介電層 500:製造過程 502,504,506,508,510,512:流程 600:製造過程 602,604,606,608,610:流程 700A,700B,700C,700D,700E:製造階段 702:晶粒晶片 704:半導體層 706:金屬化層 800:系統 802(1),802(2),802(3),802(4),802(5),802(6),802(7):IC封裝 804:IC 808:中央處理單元（CPU） 810:處理器 812:高速緩衝記憶體 814:系統匯流排 816:記憶體控制器 818:記憶體陣列 820:記憶體系統 822:輸入裝置 824:輸出設備 826:網路周邊設備 828:顯示控制器 830:網路 900:無線通訊設備 902:IC 904:收發器 906:資料處理器 908:傳輸器 910:接收器 912(1),912(2):數位類比轉換器（DAC） 914(1),914(2):低通濾波器 916(1),916(2):放大器（AMP） 918:上變頻器 920:混頻器 922:TX:LO訊號發生器 924:上變頻訊號 926:濾波器 928:功率放大器（PA） 930:雙工器或開關 932:天線 934:低雜訊放大器（LNA） 936:濾波器 938(1),938(2):下變頻混頻器 940 RX:LO訊號發生器 942(1),942(2):AMP 944(1),944(2):低通濾波器 946(1),946(2):類比數位轉換器 A 1-A 7第一軸/垂直軸 P 1第一節距 P 2第一節距 X,Y,Z:方向
圖1是示例性積體電路（IC）封裝的側視圖，該IC封裝包括安裝在封裝基板上的半導體晶粒（「晶粒」），其中IC封裝還包括安裝到封裝基板並且嵌入在封裝基板中並且耦接到晶粒的電容器。
圖2是示例性IC封裝的側視圖，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性。
圖3是可以是圖2中的電容器中介層基板的示例性電容器中介層基板的側視圖，以進一步說明外部互連的對準。
圖4是圖2和圖3中的電容器中介層基板的一部分的側視圖，並且示出了嵌入在電容器中介層基板中的示例性電容器（DTC）。
圖5是示出製造IC封裝的示例性過程的流程圖，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性，包括但不限於圖2至圖4中的IC封裝和電容器中介層基板。
圖6A和圖6B是示出製造IC封裝的另一示例性製造過程的流程圖，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性，包括但不限於圖2至圖4中的IC封裝和電容器中介層基板。
圖7A至圖7E是在根據圖6A和圖6B中的示例性製造過程來製造IC封裝期間的示例性製造階段。
圖8是基於處理器的系統形式的示例性電子設備的框圖，該系統可以包括IC封裝，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性，包括但不限於圖2至圖4中的IC封裝和電容器中介層基板，並且是根據製造過程而製造的，包括但不僅限於圖5至圖6B中的示例性製造過程。
圖9是示例性無線通訊設備的框圖，該無線通訊設備包括由一個或多個IC封裝形成的電元件，該一個或多個IC封裝可以包括如下IC封裝，該IC封裝包括耦接到晶粒和封裝基板並且設置在晶粒與封裝基板之間的電容器中介層基板，其中電容器中介層基板具有對準的外部互連，以保持（多個）晶粒與封裝基板之間的互連相容性，包括但不限於圖2至圖4中的IC封裝和電容器中介層基板，並且是根據製造過程製造的，包括但不限於圖5至圖6B中的示例性製造過程。
200:IC封裝
202:中介層基板
204:晶粒
206:封裝基板
208(1):第一金屬互連
208(2):第二金屬互連
210:嵌入式電容器
212:外部互連
214(1):第一金屬化層
214(2):第二金屬化層
216(1):第一表面
216(2):第二表面
218:晶粒互連
220:金屬互連
222:基板層
224:第三表面
A1-A7:第一軸/垂直軸
X,Y,Z:方向

Claims (29)

  1. 一種積體電路（IC）封裝，包括： 中介層基板，包括第一表面和與所述第一表面相對的第二表面； 所述中介層基板還包括： 第一金屬化層，包括暴露於所述第一表面的多個第一金屬互連； 第二金屬化層，包括暴露於所述第二表面的多個第二金屬互連；以及 基板層，在第一方向上設置在所述第一金屬化層與所述第二金屬化層之間，所述基板層包括一個或多個電容器； 所述多個第一金屬互連中的每個第一金屬互連在所述第一方向上與第一軸相交，所述第一軸與所述多個第二金屬互連中的第二金屬互連相交； 封裝基板，耦接到所述中介層基板的所述第一表面；以及 晶粒，耦接到所述中介層基板的所述第二表面。
  2. 根據請求項1所述的IC封裝，其中所述多個第一金屬互連中的每個第一金屬互連在所述第一方向上與所述多個第二金屬互連中的所述第二金屬互連對準。
  3. 根據請求項1所述的IC封裝，其中所述多個第一金屬互連中的每個第一金屬互連在所述第一方向上與所述多個第二金屬互連中的所述第二金屬互連部分地重疊。
  4. 根據請求項1所述的IC封裝，其中： 所述多個第一金屬互連在與所述第一方向正交的第二方向上具有第一節距；並且 所述多個第二金屬互連在所述第二方向上具有所述第一節距。
  5. 根據請求項4所述的IC封裝，其中： 所述多個第一金屬互連在與所述第二方向正交的第三方向上具有第二節距；並且 所述多個第二金屬互連在所述第三方向上具有所述第二節距。
  6. 根據請求項1所述的IC封裝，其中所述封裝基板包括： 第三表面，與所述中介層基板的所述第一表面相鄰；以及 暴露於所述第三表面的多個第三金屬互連； 所述多個第三金屬互連中的每個第三金屬互連耦接到所述多個第一金屬互連中的所述第一金屬互連。
  7. 根據請求項6所述的IC封裝，其中所述多個第三金屬互連中的每個第三金屬互連在所述第一方向上與所述第一軸相交，所述第一軸與所述多個第一金屬互連中的所述第一金屬互連相交。
  8. 根據請求項7所述的IC封裝，其中所述晶粒包括： 第四表面，與所述中介層基板的所述第二表面相鄰；以及 暴露於所述第四表面的多個晶粒互連； 所述多個晶粒互連中的每個晶粒互連耦接到所述多個第二金屬互連中的所述第二金屬互連。
  9. 根據請求項8所述的IC封裝，其中所述多個晶粒互連中的每個晶粒互連在所述第一方向上與所述第一軸相交，所述第一軸與所述多個第二金屬互連中的所述第二金屬互連相交。
  10. 根據請求項1所述的IC封裝，其中所述晶粒包括： 第三表面，與所述中介層基板的所述第二表面相鄰；以及 暴露於所述第三表面的多個晶粒互連； 所述多個晶粒互連中的每個晶粒互連耦接到所述多個第二金屬互連中的所述第二金屬互連。
  11. 根據請求項10所述的IC封裝，其中所述多個晶粒互連中的每個晶粒互連在所述第一方向上與所述第一軸相交，所述第一軸與所述多個第二金屬互連中的所述第二金屬互連相交。
  12. 根據請求項1所述的IC封裝，其中所述一個或多個電容器中的至少一個電容器耦接到所述多個第二金屬互連中的第二金屬互連。
  13. 根據請求項1所述的IC封裝，其中所述一個或多個電容器中的至少一個電容器耦接到所述多個第一金屬互連中的第一金屬互連。
  14. 根據請求項1所述的IC封裝，其中所述一個或多個電容器中的每個電容器包括： 第三金屬化層，設置在所述基板層中的溝槽中； 第四金屬化層，與所述基板層中的所述溝槽中的所述第三金屬化層相鄰設置；以及 介電層，在所述溝槽中設置在所述第三金屬化層與所述第四金屬化層之間； 其中： 所述第三金屬化層耦接到所述多個第二金屬互連中的第一第二金屬互連；並且 所述第四金屬化層耦接到所述多個第二金屬互連中的第二第二金屬互連。
  15. 根據請求項1所述的IC封裝，其中： 所述第一金屬化層包括多個第一金屬線，每個第一金屬線耦接到所述多個第一金屬互連中的第一金屬互連；並且 所述第二金屬化層包括多個第二金屬線，每個第二金屬線耦接到所述多個第二金屬互連中的第二金屬互連。
  16. 根據請求項1所述的IC封裝，其中所述中介層基板還包括第三金屬化層，所述第三金屬化層在所述第一方向上設置在所述第二金屬化層與所述基板層之間； 所述第三金屬化層包括多個第三金屬互連，每個第三金屬互連耦接到多個過孔中的過孔，每個過孔耦接到所述多個第二金屬互連中的第二金屬互連；並且 所述多個過孔中的每個過孔耦接到所述一個或多個電容器中的電容器。
  17. 根據請求項1所述的IC封裝，其中所述中介層基板還包括第三金屬化層，所述第三金屬化層在所述第一方向上設置在所述第一金屬化層與所述基板層之間； 所述第三金屬化層包括多個第三金屬互連，每個第三金屬互連耦接到多個過孔中的過孔，每個過孔耦接到所述多個第二金屬互連中的第二金屬互連；並且 所述多個過孔中的每個過孔耦接到所述一個或多個電容器中的電容器。
  18. 根據請求項1所述的IC封裝，所述IC封裝被整合到設備中，所述設備選自由以下項組成的組：機上盒；娛樂單元；導航設備；通訊設備；固定位置資料單元；移動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂窩電話；智慧型電話；會話發起協定（SIP）電話；平板電腦；平板手機；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算設備；臺式電腦；個人數位助理（PDA）；監視器；電腦監視器；電視機；調諧器；無線電設備；衛星無線電設備；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視頻播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；汽車；交通工具組件；航空電子系統；無人機；以及多旋翼直升機。
  19. 一種製造多個IC封裝的方法，包括對於一個或多個IC封裝中的每個IC封裝： 形成中介層基板，包括： 形成第一金屬化層，所述第一金屬化層包括暴露於第一表面並且在第一方向上與第一軸相交的多個第一金屬互連； 形成與所述第一金屬化層相鄰的基板層，所述基板層包括一個或多個電容器；以及 形成與所述基板層相鄰的第二金屬化層，使得所述基板層在所述第一方向上設置在所述第一金屬化層與所述第二金屬化層之間，所述第二金屬化層包括多個第二金屬互連，所述多個第二金屬互連暴露於與所述第一表面相對的第二表面並且在所述第一方向上與所述第一軸相交； 將封裝基板耦接到所述中介層基板的所述第一表面；以及 將一個或多個晶粒耦接到所述中介層基板的所述第二表面。
  20. 根據請求項19所述的方法，其中： 形成所述第一金屬化層還包括形成包括所述多個第一金屬互連的所述第一金屬化層，所述多個第一金屬互連在與所述第一方向正交的第二方向上具有第一節距；並且 形成所述第二金屬化層還包括形成包括所述多個第二金屬互連的所述第二金屬化層，所述多個第二金屬互連在所述第二方向上具有所述第一節距。
  21. 根據請求項19所述的方法，其中將所述封裝基板耦接到所述中介層基板的所述第一表面包括將暴露於所述封裝基板的第三表面的多個第三金屬互連耦接到所述多個第一金屬互連中的第一金屬互連，所述封裝基板的所述第三表面與所述中介層基板的所述第一表面相鄰。
  22. 根據請求項19所述的方法，其中將所述一個或多個晶粒耦接到所述中介層基板的所述第二表面包括將暴露於所述一個或多個晶粒的第三表面的多個晶粒互連耦接到所述多個第二金屬互連中的所述第二金屬互連，所述一個或多個晶粒的所述第三表面與所述中介層基板的所述第二表面相鄰。
  23. 根據請求項22所述的方法，其中： 形成所述中介層基板還包括耦接到所述多個第二金屬互連中的第二金屬互連的所述一個或多個電容器中的至少一個電容器；並且 將所述一個或多個晶粒耦接到所述中介層基板的所述第二表面還包括將所述一個或多個晶粒耦接到所述一個或多個電容器中的所述至少一個電容器，每個電容器耦接到所述多個第二金屬互連中的第二金屬互連。
  24. 根據請求項19所述的方法，其中形成所述基板層還包括對於所述一個或多個電容器中的每個電容器： 在所述基板層中形成溝槽； 在所述溝槽中形成第三金屬化層； 在所述溝槽中形成與所述第三金屬化層相鄰的介電層； 形成第四金屬化層，所述第四金屬化層在所述溝槽中並且與所述介電層相鄰，使得所述介電層被設置在所述第三金屬化層與所述第四金屬化層之間；以及 還包括：對於所述一個或多個電容器中的每個電容器： 將所述多個第二金屬互連中的第一第二金屬互連耦接到所述第三金屬化層；以及 將所述多個第二金屬互連中的第二第二金屬互連耦接到所述第四金屬化層。
  25. 根據請求項19所述的方法，還包括形成中介層基板晶片，所述中介層基板晶片包括用於所述多個IC封裝中的每個IC封裝的所述中介層基板。
  26. 根據請求項25所述的方法，還包括形成所述一個或多個晶粒，所述形成所述一個或多個晶粒包括形成多個晶粒，所述形成多個晶粒包括形成晶粒晶片，包括： 形成半導體層； 形成與所述半導體層相鄰的第三金屬化層；以及 在所述第三金屬化層中形成多個晶粒互連，所述多個晶粒互連耦接到所述半導體層。
  27. 根據請求項26所述的方法，還包括將所述晶粒晶片單體化為所述多個晶粒。
  28. 根據請求項27所述的方法，還包括將所述多個晶粒中的每個晶粒放置在所述中介層基板晶片的所述第二表面上，以形成所述多個IC封裝。
  29. 根據請求項28所述的方法，還包括在所述多個晶粒中的相鄰晶粒之間將所述中介層基板晶片單體化，以提供所述多個IC封裝。
TW112124371A 2022-09-02 2023-06-29 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法 TW202412247A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/929,408 2022-09-02
US17/929,408 US20240079352A1 (en) 2022-09-02 2022-09-02 Integrated circuit (ic) packages employing capacitor interposer substrate with aligned external interconnects, and related fabrication methods

Publications (1)

Publication Number Publication Date
TW202412247A true TW202412247A (zh) 2024-03-16

Family

ID=87514089

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112124371A TW202412247A (zh) 2022-09-02 2023-06-29 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法

Country Status (3)

Country Link
US (1) US20240079352A1 (zh)
TW (1) TW202412247A (zh)
WO (1) WO2024050167A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
US20100044089A1 (en) * 2007-03-01 2010-02-25 Akinobu Shibuya Interposer integrated with capacitors and method for manufacturing the same
CN114188480A (zh) * 2020-09-14 2022-03-15 安徽寒武纪信息科技有限公司 一种电容器结构及其形成电容器结构的方法

Also Published As

Publication number Publication date
US20240079352A1 (en) 2024-03-07
WO2024050167A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
TW202209505A (zh) 將基板側壁部分遮罩件用於電磁干擾（ｅｍｉ）遮罩的射頻（ｒｆ）積體電路（ｉｃ）（ｒｆｉｃ）封裝及相關製造方法
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
US20220165707A1 (en) Integrated circuit (ic) packages employing front side back-end-of-line (fs-beol) to back side back-end-of-line (bs-beol) stacking for three-dimensional (3d) die stacking, and related fabrication methods
TW202324833A (zh) 採用（諸）整合槽形天線的封裝基板，以及相關的積體電路（ｉｃ）封裝和製造方法
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
US11817406B2 (en) Semiconductor die employing repurposed seed layer for forming additional signal paths to back end-of-line (BEOL) structure, and related integrated circuit (IC) packages and fabrication methods
CN117957654A (zh) 用于支持较高连接密度的多管芯集成电路封装及相关制造方法
US20240079352A1 (en) Integrated circuit (ic) packages employing capacitor interposer substrate with aligned external interconnects, and related fabrication methods
US11973019B2 (en) Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
US20240038753A1 (en) DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
US20240107665A1 (en) Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods
US20240006369A1 (en) Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods
US11769732B2 (en) Integrated circuit (IC) with reconstituted die interposer for improved connectivity, and related methods of fabrication
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20240203938A1 (en) Integrated bare die package, and related fabrication methods
US11942414B2 (en) Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法
WO2023133012A1 (en) PACKAGE SUBSTRATES WITH EMBEDDED DIE-SIDE, FACE-UP DEEP TRENCH CAPACITOR(S) (DTC(s)), AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
WO2024129398A1 (en) Integrated bare die package, and related fabrication methods
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
WO2023196114A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package employing a redistribution layer (rdl) interposer facilitating semiconductor die stacking, and related fabrication methods
TW202213551A (zh) 具有堆疊晶粒引線鍵合連接的積體電路（ｉｃ）封裝及相關方法
CN116057678A (zh) 具有衬底上的嵌入式迹线衬底（ets）层的集成电路（ic）封装衬底以及相关制造方法