CN117999649A - 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets） - Google Patents

具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets） Download PDF

Info

Publication number
CN117999649A
CN117999649A CN202280063549.8A CN202280063549A CN117999649A CN 117999649 A CN117999649 A CN 117999649A CN 202280063549 A CN202280063549 A CN 202280063549A CN 117999649 A CN117999649 A CN 117999649A
Authority
CN
China
Prior art keywords
die
metal
package
substrate
interconnects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280063549.8A
Other languages
English (en)
Inventor
S·崔
K·康
J·R·V·鲍特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/822,589 external-priority patent/US20230114404A1/en
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117999649A publication Critical patent/CN117999649A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

具有用于集成电路(IC)封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板(ETS)及相关的IC封装和制造方法。该IC封装包括管芯，该管芯耦合到封装基板以提供到该管芯的信号路由路径。该IC封装还包括ETS，该ETS包括嵌入在绝缘层中的金属迹线，以向该IC封装的信号路由路径提供连接。为了控制(诸如减小)该IC封装的高度，提供嵌入在该ETS中的绝缘层中的该嵌入式金属迹线以在垂直方向上具有多种厚度(即，高度)。该ETS中的该嵌入式金属迹线(其厚度通过在该垂直方向上耦合到该ETS外部的互连件而影响该IC封装的总高度)在厚度上能够被减小以控制IC封装高度。

Description

具有用于集成电路(IC)封装高度控制的具有多种厚度的嵌入 式金属迹线的嵌入式迹线基板(ETS)
优先权申请
本申请要求于2021年9月30日提交的题为“EMBEDDED TRACE SUBSTRATE(ETS)WITHEMBEDDED METAL TRACES HAVING MULTIPLE THICKNESS FOR INTEGRATED CIRCUIT(IC)PACKAGE HEIGHT CONTROL(具有用于集成电路(IC)封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板(ETS))”的美国临时专利申请序列63/250,865号的优先权，该临时专利申请通过援引被全部纳入于此。
本申请还要求于2022年8月26日提交的名称为“EMBEDDED TRACE SUBSTRATE(ETS)WITH EMBEDDED METAL TRACES HAVING MULTIPLE THICKNESS FOR INTEGRATED CIRCUIT(IC)PACKAGE HEIGHT CONTROL(具有用于集成电路(IC)封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板(ETS))”的美国专利申请序列17/822,589号的优先权，该临时专利申请通过援引被全部纳入于此。
背景
I.技术领域
本公开的领域涉及集成电路(IC)封装，并且尤其涉及对支持至IC封装中的(多个)半导体管芯的信号路由的封装基板的设计和制造。
II.背景技术
集成电路(IC)是电子设备的基石。IC被封装在IC封装件(也被称为“半导体封装件”或“芯片封装件”)中。IC封装包括作为(多个)IC的一个或多个半导体管芯，这些半导体管芯被安装在封装基板上并且电耦合到封装基板以提供针对(多个)管芯的物理支撑和电接口。封装基板包括一个或多个金属化层，这些金属化层包括具有垂直互连通路(通孔)的金属互连件(例如，金属迹线、金属线)，这些垂直互连通路将这些金属件互连一起耦合在相邻的金属化层之间，以在(多个)管芯之间提供电接口。(多个)管芯被电连接到封装基板的顶层或外层中所暴露的金属互连件，以将(多个)管芯电耦合到该封装基板的金属互连件。封装基板包括耦合至外部金属互连件(例如，焊料凸块)的外部金属化层，以在IC封装中的(多个)管芯之间提供用于将该IC封装安装在电路板上以将(多个)管芯与其他电路系统连接的外部接口。封装基板可以包括与管芯相邻的嵌入式迹线基板(ETS)(或包括薄ETS金属化层)，以促成用于将(多个)管芯耦合到封装基板的更高密度的凸块/焊点。
一些IC封装被称为“混合”IC封装。混合IC封装包括针对不同目的或应用的多个管芯。例如，混合IC封装可以包括应用管芯，诸如通讯调制解调器或处理器(包括系统)。混合IC封装还可以包括一或多个存储器管芯以提供存储器来支持数据存储和应用管芯的存取。多个管芯可以在它们自己的管芯封装中被提供，这些管芯封装在整个IC封装内彼此堆叠以减小封装的横截面积，被称为堆叠式管芯IC封装。在堆叠式管芯IC封装中，提供了第一管芯封装，该第一管芯封装包括由第一底部基板支撑的第一底部管芯。第一管芯的第一管芯互连件耦合到第一基板中的金属互连件，该金属互连被连接到外部互连件(例如，焊料凸块)和其他接口互连件以提供到第一管芯的电信号接口。包括第二管芯的第二管芯封装被堆叠在堆叠式管芯IC封装中的第一管芯封装上方。第二管芯通过第二管芯互连件电耦合到第二管芯封装的第二基板中的金属互连件。为了在第二管芯封装与第一管芯封装之间针对管芯到管芯(D2D)连接以及在第二管芯与外部互连件之间提供支撑和互连性，第一管芯封装可以包括内插器基板，该内插器基板与第一管芯封装与第二管芯封装之间的第一管芯相邻地布置。第二管芯封装耦合到内插器基板以在第一管芯封装与第二管芯封装之间提供用于D2D和外部连接的连接接口。
发明内容
本文中所公开的各方面包括嵌入式迹线基板(ETS)，该ETS包括具有用于集成电路(IC)封装高度控制的多种厚度的嵌入式金属迹线。还公开了相关IC封装和IC封装制造方法。该IC封装包括半导体管芯(“die”)，该半导体管芯耦合到封装基板以提供到该管芯的信号路由路径。该IC封装还包括ETS，该ETS包括嵌入在绝缘层中的金属迹线，以向该IC封装的信号路由路径提供连接。耦合到该管芯的封装基板可包括ETS。堆叠式管芯IC封装中所包括的用于提供堆叠式管芯封装之间的电接口的内插器基板也可以包括ETS。ETS可被布置在IC封装中的基板的外侧，以促成基板与向IC封装提供外部接口的外部互连件(例如，球栅阵列(BGA))之间的互连。ETS也可被布置在IC封装中的内插器基板的内侧，以促成该内插器基板与该封装基板之间的互连。在任一配置中，ETS中的嵌入式金属迹线的厚度(即，高度)对IC封装的总高度作出贡献。就此而言，在本文中所公开的示例性方面，为了控制(诸如减小)该IC封装的高度，提供嵌入在该ETS中的绝缘层中的嵌入式金属迹线以在垂直方向上具有多种厚度(即，高度)。该ETS中的嵌入式金属迹线(其厚度通过在垂直方向上耦合到ETS外部的互连件而影响IC封装的总高度)在厚度上可被减小以控制(诸如减小)IC封装高度。就此而言，ETS中的一些嵌入式金属迹线与该ETS中的某些其他嵌入式金属迹线相比而言具有减小的厚度。作为示例，可以在IC封装的制造期间选择性地蚀刻期望在厚度上被减小的嵌入式金属迹线。因此，减小ETS中的嵌入式金属迹线的高度(其厚度会影响其IC封装的高度)减小IC封装的总高度。
此外，在其他示例性方面，ETS中的嵌入式金属迹线可以通过以下操作来在高度上被减小：将该嵌入式金属迹线凹陷在ETS中的绝缘层(在其中形成金属迹线)的外表面下方。这允许ETS中的绝缘层充当掩模，因为被凹陷的嵌入式金属迹线在该嵌入式金属迹线上方的绝缘层中形成开口。该绝缘层中的这些开口形成通道，通道在制造时可被用于将开口中形成的外部互连件(例如，球栅阵列(BGA)互连件)进行对齐，这些外部互连件要被耦合到被凹陷的嵌入式金属迹线以形成互连件。以此方式，不要求在绝缘层的外表面上提供和布置阻焊层，该绝缘层要被用作掩模以用于形成耦合到ETS中的相应嵌入式金属迹线的外部互连件。避免对使用阻焊掩模的需要也可以减小IC封装的总高度，因为在采用阻焊掩模时该阻焊掩模是在制造后仍保持驻留在IC封装中的一层。为了进一步避免对阻焊掩模的需要，这些外部互连件可以在不使用焊料的情况下(例如，通过直接金属接合)接合到该ETS中的嵌入式金属迹线以使得该ETS是无焊的。而且，在另一示例中，在IC封装中消除使用阻焊掩模可以减少该ETS与该外部互连件之间的热膨胀系数(CTE)失配。嵌入式金属迹线的CTE与阻焊层的CTE相比而言相对较低。由于在IC封装的制造期间的热循环，阻焊层可能无法吸收嵌入式金属迹线的热膨胀差异。消除阻焊掩模还可以降低IC封装的整体CTE以减少翘曲。
就此而言，在一个示例性方面，提供了一种IC封装件。该IC封装包括基板，该基板包括第一金属化层。第一金属化层包括：包括第一表面的绝缘层，以及包括嵌入在该绝缘层中的多条金属迹线的金属层。该多条金属迹线之中的一条或多条第一金属迹线在垂直方向上各自具有第一厚度。该多条金属迹线之中的一条或多条第二金属迹线在垂直方向上具有小于第一厚度的第二厚度。
在另一示例性方面，提供了一种制造用于IC封装的基板的方法。该方法包括形成基板，形成该基板包括形成第一金属化层。形成第一金属化层包括：形成包括第一表面的绝缘层，以及在该绝缘层中形成包括多条金属迹线的金属层。在该绝缘层中形成多条金属迹线包括：在该绝缘层中嵌入多条金属迹线之中的一条或多条第一金属迹线，该一条或多条第一金属迹线在垂直方向上具有第一厚度。在该绝缘层中形成多条金属迹线还包括：嵌入该多条金属迹线之中的一条或多条第二金属迹线，该一条或多条第二金属迹线在垂直方向上具有小于第一厚度的第二厚度。
附图说明
图1是包括堆叠在第一管芯封装上的第二管芯封装的示例性堆叠式管芯集成电路(IC)封装的侧视图，并且其中该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板(ETS)；
图2A和图2B是可被包括在图1中的IC封装中的第一管芯封装中的第一管芯封装的详细侧视图；
图3是示例性IC封装的侧视图，该IC封装包括具有ETS的内插器基板，该ETS具有嵌入式金属迹线，这些嵌入式金属迹线连接到具有减小的厚度的外部互连件以用于IC封装高度控制(例如，高度减小)，其中该ETS布置在该内插器基板的内侧；
图4是另一示例性IC封装的侧面，该IC封装包括具有ETS的内插器基板，该ETS具有嵌入式金属迹线，这些嵌入式金属迹线连接到具有减小的厚度的外部互连件以用于IC封装高度控制(例如，高度减小)，其中该ETS布置在该内插器基板的外侧；
图5是另一示例性IC封装的侧面，该IC封装包括具有ETS的封装基板，该ETS具有嵌入式金属迹线，这些嵌入式金属迹线连接到具有减小的厚度的外部互连件以用于IC封装高度控制(例如，高度减小)，其中该ETS布置在该封装基板的外侧；
图6是示出制造IC封装的示例性制造工艺的流程图，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中的IC封装及相关基板；
图7A至图7C是示出制造IC封装的另一示例性制造工艺的流程图，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中的IC封装及相关基板；
图8A至图8F是根据图7A至图7C中的制造工艺来制造IC封装期间的示例性制造阶段；
图9是可以包括可以包含IC封装的部件的基于处理器的示例性系统的框图，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中的以及根据图6至图8F中的任何示例性制造工艺的IC封装及相关基板；并且
图10是可以包括可以包含IC封装的射频(RF)部件的示例性无线通信设备的框图，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中的以及根据图6至图8F中的任何示例性制造工艺的IC封装及相关基板。
具体实施方式
现在参照附图，描述本公开的若干示例性方面。措辞“示例性”在本文中用于意指“用作示例、实例、或说明”。本文中被描述为“示例性”的任何方面未必被解释为比其他方面优选或具有优势。
本文中所公开的各方面包括嵌入式迹线基板(ETS)，该ETS包括具有用于集成电路(IC)封装高度控制的多种厚度的嵌入式金属迹线。还公开了相关IC封装和IC封装制造方法。该IC封装包括半导体管芯(“die”)，该半导体管芯耦合到封装基板以提供到该管芯的信号路由路径。该IC封装还包括ETS，该ETS包括嵌入在绝缘层中的金属迹线，以向该IC封装的信号路由路径提供连接。耦合到该管芯的封装基板可包括ETS。堆叠式管芯IC封装中所包括的用于提供堆叠式管芯封装之间的电接口的内插器基板也可以包括ETS。ETS可被布置在IC封装中的基板的外侧，以促成基板与向IC封装提供外部接口的外部互连件(例如，球栅阵列(BGA))之间的互连。ETS也可被布置在IC封装中的内插器基板的内侧，以促成该内插器基板与该封装基板之间的互连。在任一配置中，ETS中的嵌入式金属迹线的厚度(即，高度)对IC封装的总高度作出贡献。就此而言，在本文中所公开的示例性方面，为了控制(诸如减小)该IC封装的高度，提供嵌入在该ETS中的绝缘层中的嵌入式金属迹线以在垂直方向上具有多种厚度(即，高度)。该ETS中的该嵌入式金属迹线(其厚度通过在垂直方向上耦合到ETS外部的互连件而影响IC封装的总高度)可以在厚度上被减小以控制(诸如减小)IC封装高度。就此而言，ETS中的一些嵌入式金属迹线与该ETS中的某些其他嵌入式金属迹线相比而言具有减小的厚度。作为示例，可以在IC封装的制造期间选择性地蚀刻期望在厚度上被减小的嵌入式金属迹线。因此，减小ETS中的嵌入式金属迹线的高度(其厚度会影响其IC封装的高度)减小IC封装的总高度。
就此而言，图1是示例性IC封装100的侧视图。如下文将更详细讨论的，IC封装100包括具有ETS的基板，该ETS具有减小厚度的嵌入式金属迹线以减小IC封装100的总高度。在此示例中，IC封装100是堆叠式管芯IC封装102，其包括在相应的第一和第二管芯封装106(1)、106(2)中所包括的在垂直方向(Z轴方向)上堆叠在彼此上方的多个管芯104(1)、104(2)。IC封装100的第一管芯封装106(1)包括耦合到封装基板108的第一管芯104(1)。在此示例中，封装基板108包括布置在芯基板112上的第一上部金属化层110。芯基板112被布置在第二底部金属化层114上。第一上部金属化层110提供用于到第一管芯104(1)的信号路由的电接口。第一管芯104(1)耦合到管芯互连件116(例如，凸起的金属凸块)，这些管芯互连件电耦合到第一上部金属化层110中的金属互连件118。第一上部金属化层110中的金属互连件118耦合到芯基板112中的金属互连件120，这些金属互连件耦合到第二底部金属化层114中的金属互连件122。以此方式，封装基板108在其第一金属化层110和第二金属化层114与芯基板112之间提供互连件，以提供到第一管芯104(1)的信号路由。外部互连件124(例如，球栅阵列(BGA)互连件)耦合到第二底部金属化层114中的金属互连件122，以通过封装基板108提供通过管芯互连件116到第一管芯104(1)的互连件。在此示例中，第一管芯104(1)的第一有源侧126(1)与封装基板108相邻并耦合到该封装基板，更具体地耦合到封装基板108的第一上部金属化层110。
在图1中的示例IC封装100中，附加可任选的第二管芯封装106(2)被提供并耦合到第一管芯封装106(1)以支持多个管芯。例如，第一管芯封装106(1)中的第一管芯104(1)可以包括应用处理器，并且第二管芯104(1)可以是存储器管芯，诸如为应用处理器提供存储器支持的动态随机存取存储器(DRAM)管芯。就此而言，在此示例中，第一管芯封装106(1)还包括内插器基板128，该内插器基板与第一管芯104(1)的第二无源侧126(2)相邻地布置在包封第一管芯104(1)的封装模塑件130上。内插器基板128还包括一个或多个金属化层132，该一个或多个金属化层各自包括金属互连件134以提供到第二管芯封装106(2)中的第二管芯104(2)的互连件。第二管芯封装106(2)藉由通过外部互连件136(例如，焊料凸块、BGA互连件)耦合到内插器基板128而物理和电耦合到第一管芯封装106(1)。外部互连件136耦合到内插器基板128中的金属互连件134。
为了提供用于将信号从第二管芯104(2)通过外部互连件136和内插器基板128路由到第一管芯104(1)的互连件，垂直互连件138(例如，金属桩、金属柱、金属垂直互连通路(通孔)(诸如穿模通孔(TMV))被布置在第一管芯封装106(1)的封装模塑件130中。在此示例中，垂直互连件138在垂直方向(Z轴方向)上从内插器基板128的第一底表面140延伸到封装基板108的第一顶表面142。垂直互连件138耦合到内插器基板128中与内插器基板128的第一底表面140相邻的金属互连件134。垂直互连件138还耦合到封装基板108的第一上部金属化层110中与封装基板108的第一顶表面142相邻的金属互连件118。以此方式，垂直互连件138为内插器基板128与封装基板108之间的互连件(诸如输入/输出(I/O)连接)提供桥接件。这通过封装基板提供了第二管芯封装106(1)中的第二管芯104(2)、和第一管芯104(1)与外部互连件124之间的信号路由路径。
注意，图1中的IC封装100可以是包括第一管芯封装106(1)并且不包括第二管芯封装106(2)的单个管芯封装。就此而言，第一管芯封装106(1)可能不需要包括内插器基板128和垂直互连件138来提供到封装基板108的互连件以用于到第一管芯104(1)和外部互连件124的信号路由。在图1的示例中，通过不必将第二管芯104(2)与第一管芯104(1)水平地相邻布置，第一和第二管芯封装106(1)、106(2)在垂直方向(Z轴方向)上的堆叠式布置可以在水平轴(X和/或Y轴方向)上节省空间。然而，在垂直方向(Z轴方向)上堆叠第一管芯封装106(1)和第二管芯封装106(2)可能会增大在IC封装100中的堆叠式第一和第二管芯封装106(1)、106(2)的总高度H1。
图2A和图2B是管芯封装206的详细侧视图，该管芯封装可作为第一管芯封装106(1)被包括为图1的IC封装100中。图2A和图2B中的管芯封装206是IC封装200的一部分。如图2A中所示，管芯封装206包括耦合到封装基板208的管芯204。封装基板208包括第一、第二和第三金属化层210、212、214，其可以是图1中的IC封装100中的第一上部金属化层110、芯基板112和第二底部金属化层114。在此示例中提供了内插器基板232，该内插器基板是二层(2L)改良型半加成工艺(mSAP)内插器基板。内插器基板232包括绝缘层250，该绝缘层可以由介电材料252形成。例如，绝缘层250可以是被形成以提供基板的层压介电层。第一金属互连件234(1)被形成在与绝缘层250相邻的第一金属层256(1)中。金属柱258(例如，通孔)被形成在绝缘层202中，该绝缘层耦合在第一金属层256(1)中的第一金属互连件234(1)与第二金属层256(2)中的第二金属互连件234(2)之间并且还耦合到金属柱258。这在第一和第二金属互连件234(1)、234(2)之间提供互连并且因此提供信号路径。
图2B还示出了图2A中的IC封装200的侧视图。如图2B中所示，管芯封装206中的封装基板208是3层(3L)ETS封装基板，也被称为“ETS”208。ETS208包括相应的第一、第二和第三金属化层210、212、214，被称为“ETS金属化层”。ETS可以促成提供较高密度的基板互连件，以提供用于耦合到管芯204的凸块/焊点。第一、第二和第三ETS金属化层210、212、214在此示例中是无芯结构，其包括嵌入在介电材料中的用于信号路由的金属迹线。就此而言，第一ETS金属化层210包括属于介电材料的第一绝缘层260(1)。第一金属互连件218形成为嵌入在第一绝缘层260(1)中的第一嵌入式金属迹线。第一金属互连件218在本文中还被称为第一嵌入式金属迹线218。第一嵌入式金属迹线218在第一绝缘层260(1)中形成第一金属层262(1)。其他嵌入式金属迹线264被嵌入在第一绝缘层260(1)中，该嵌入式金属迹线为管芯互连件216提供互连以将管芯204电耦合到ETS208。
类似地，如图2B中所示，第二ETS金属化层212包括属于介电材料的第二绝缘层260(2)。第二金属互连件220形成为第二绝缘层260(2)中的第二嵌入式金属迹线。第二金属互连件220在本文中还被称为第二嵌入式金属迹线220。第二嵌入式金属迹线220在第二绝缘层260(1)中形成第二金属层262(2)。类似地，第三ETS金属化层214包括属于介电材料的第三绝缘层260(3)。第三金属互连件222形成为第三绝缘层260(3)中的第三嵌入式金属迹线。第三金属互连件222在本文中还被称为第三嵌入式金属迹线222。第三嵌入式金属迹线222在第三绝缘层260(3)中形成第三金属层262(3)。金属柱266(1)、266(2)被形成在第一和第二绝缘层260(1)、260(2)中以将嵌入式金属迹线218、220耦合在一起并且耦合到在第三ETS金属化层214中的第三嵌入式金属迹线222，以提供到外部互连件(其可被形成在第三绝缘层260(3)中的开口268中)的互连路径。就此而言，此示例中的第三绝缘层260(3)是阻焊层，以在外部互连件被形成并耦合到暴露的第三嵌入式金属迹线222时保护第三ETS金属化层214。开口268在管芯封装206的制造期间在第三ETS金属化层214中形成为阻焊层，以提供用于将在开口268中形成的与第三嵌入式金属迹线222接触的外部互连件进行对齐的机制。
继续参考图2B，垂直互连件238(例如，金属桩、金属柱、通孔、TMV、BGA互连件)布置在封装模塑件230中，该封装模塑件包封管芯204以提供内插器基板232与封装基板208之间的用于信号路由的互连件，类似于图1中的第一管芯封装106(1)中的垂直互连件238。垂直互连件238在水平方向(X和/或Y轴方向)上布置在管芯204外部。垂直互连件238耦合到内插器基板中的第二金属层256(2)中的第二金属互连件234(2)和第一ETS金属化层210的第一绝缘层260中的第一金属层262(1)中的第一嵌入式金属迹线218(1)。因此，垂直互连件238在第二金属互连件234(2)与第一嵌入式金属迹线218之间形成电互连，以提供内插器基板232与封装基板208之间的互连件。垂直互连件238在垂直方向(Z轴方向)上耦合到第二金属互连件234(2)和第一嵌入式金属迹线218。因此，管芯封装206在垂直方向(Z轴方向)上的总高度H2随着垂直互连件238的高度H3、内插器基板232(从第二金属互连件234(2)到内插器基板232的顶表面270)的高度H4、以及封装基板208(从第一嵌入式金属迹线218到第三ETS金属化层214的底表面272)的高度H5的变化而变化。
期望使IC封装(诸如IC封装200)的总高度最小化。因此，期望使管芯封装206的总高度H2最小化，因为管芯封装206的高度H2对包括管芯封装206的IC封装200的总高度作出贡献。随着IC封装的复杂性增加以及I/O连接的数目随着管芯中的节点减小尺寸和管芯连接的密度的增大而增加，这可能尤其是合乎期望的。
就此而言，图3示出了另一示例性管芯封装306的侧视图，该另一示例性管芯封装被包括在IC封装300中的管芯封装306中。例如，图3中的管芯封装306可以作为第一管芯封装106(1)被包括在IC封装100中。管芯封装306包括图2A和图2B中的IC封装200中的管芯204。管芯204可以类似于图1中的第一管芯封装106(1)中的第一管芯104(1)。在此示例中管芯204耦合到与图2A和图2B中的管芯封装206中所提供的相同的封装基板208，并且因此不需要针对图3进行重新描述。管芯204具有耦合到封装基板208的第一有源侧301(1)。管芯204还具有在管芯204的有源侧301(1)的相对侧上的第二无源侧301(2)。管芯204的无源侧301(2)与内插器基板332相邻地布置。就此而言，管芯204在垂直方向(Z轴方向)上布置在封装基板208与内插器基板332之间。如下文更详细讨论的，为了减小管芯封装306的总高度H6以及因此减小管芯封装306包括在其中的IC封装300的总高度，ETS金属化层中的绝缘层中耦合到垂直互连件238(例如，金属桩、金属柱、通孔、TMV、BGA互连件)的嵌入式金属迹线在垂直方向(Z轴方向)上在厚度(即，高度)上被减小，该垂直互连件将内插器基板332耦合到封装基板208。垂直互连件238在水平方向(X和/或Y轴方向)上布置在管芯204外部。如在图2A和图2B中的管芯封装206的示例中所论述的，将耦合到垂直互连件238的嵌入式金属迹线218布置在封装基板208中的第一绝缘层260(1)中会影响管芯封装306的总高度H6。
如以下所讨论的，在图3中的示例管芯封装306中，内插器基板332被提供为与图2A和图2B中的管芯封装206中的内插器基板232不同的ETS。ETS具有以上所论述的减小厚度的优点以及促成用于减小厚度的金属化层的嵌入式金属迹线的能力，其中金属迹线能够以较小的线/间距(L/S)比被嵌入。图3中的管芯封装306中的内插器基板332包括第二ETS金属化层350(2)，该第二金属化层包括嵌入在第二绝缘层351(2)中的第二嵌入式金属迹线334(2)，该第二绝缘层在垂直方向(Z轴方向)上具有减小的厚度(即，高度)。在此示例中，这通过第二嵌入式金属迹线334(2)在第二ETS金属化层350(2)的第一底表面340(并且更具体地在此示例中第二绝缘层351(2))下方被凹陷第一距离D1来实现。作为非限制性示例，凹陷距离D1可以在六(6)与二十一(21)微米(μm)之间。第二嵌入式金属迹线334(2)的第二金属表面353(2)从第二ETS金属化层350(2)的第二绝缘层351(2)的第一底表面340被凹陷。在制造期间第二嵌入式金属迹线334(2)被凹陷在第二ETS金属化层350(2)的第二绝缘层351(2)中所形成的开口374中。这些高度减小的第二嵌入式金属迹线334(2)耦合到垂直互连件238，这些垂直互连件布置在内插器基板332与封装基板208之间的封装模塑件230中。因此，通过将第二嵌入式金属迹线334(2)凹陷在第二ETS金属化层350(2)的第一底表面340下方和开口374内，垂直互连件238的一部分可通过将开口374用于对齐而形成在开口374内。垂直互连件238的一部分与嵌入在第二绝缘层351(2)中的第二嵌入式金属迹线334(2)接触地形成在开口374内。这减小了管芯封装306的总高度H6，因此减小提供管芯封装306的IC封装300的总高度，因为垂直互连件238的一部分厚度(即，高度)在此示例中布置在第二ETS金属化层350(2)内并且更特定地布置在第二ETS金属化层350(2)的第二绝缘层351(2)内。
注意，如图3中所示，同样嵌入在第二ETS金属化层350(2)的第二绝缘层351(2)中的其他第三嵌入式金属迹线334(3)未被凹陷。这些第三嵌入式金属迹线334(3)的第三金属表面353(3)在此示例中相邻地延伸到(也可以延伸到)第二ETS金属化层350(2)的第二绝缘层351(2)的第一底表面340。在此示例中，第二嵌入式金属迹线334(2)的高度H7小于第二绝缘层351(1)中的第三嵌入式金属迹线334(3)的高度H8。作为非限制性示例，减小的厚度的第二嵌入式金属迹线334(2)的高度H7可以在七(7)与十二(12)μm之间。作为另一非限制性示例，第三嵌入式金属迹线334(3)的高度H8可以在十二(12)到二十七(27)μm之间。这不会增大管芯封装306的总高度H6，因为垂直互连件238未被耦合到这些第三嵌入式金属迹线334(3)。因此，在此示例中，没有将这些第三嵌入式金属迹线334(3)从第二ETS金属化层350(2)的第二绝缘层351(2)的第一底表面340凹陷。例如，这些第三嵌入式金属迹线334(3)可被用于将内插器基板332内的互连件而不是内插器基板332外部的互连件布线到封装基板208。
此外，如图3中所示，在此示例中通过将第二嵌入式迹线334(2)凹陷在第二ETS金属化层350(2)的第二绝缘层351(2)中，这允许第二绝缘层351(2))充当掩模以用于形成垂直互连件238。这是因为在此示例中将第二嵌入式金属迹线334(2)进行凹陷在第二绝缘层351(2)中在第二嵌入式金属迹线334(2)上方形成开口374。第二绝缘层351(2)中的这些开口374形成通道，通道在制造时可被用于将开口374中形成的垂直互连件238进行对齐，这些垂直互连件要被耦合到被凹陷的第二嵌入式金属迹线334(2)以形成互连件。垂直互连件238的至少一部分在开口374中并且与第二嵌入式金属迹线334(2)接触地布置。以此方式，不要求在第二绝缘层351(2)的第一底表面340上提供和布置阻焊层，该第二绝缘层要充当掩模以用于形成耦合到第二ETS金属化层350(2)中的相应第二嵌入式金属迹线334(2)的垂直互连件238。在此示例中，与第二ETS金属化层350(2)相邻的管芯封装306中不包括阻焊层。
避免对使用阻焊掩模的需要也可以减小管芯封装306的总高度H6，因为在采用阻焊掩模时该阻焊掩模是在制造后仍保持驻留在管芯封装306中的一层。为了进一步避免对阻焊掩模的需要，垂直互连件238可以在不使用焊料或焊点的情况下(例如，诸如通过直接金属接合(例如，铜接合))接合到该ETS中的第二嵌入式金属迹线334(2)以使得内插器基板332是无焊的。将ETS用作用于形成与垂直互连件的互连的具有减小厚度的金属互连件的基板(诸如图3中的内插器基板332)可以避免在整个管芯封装306中或在包括管芯封装306的整个IC封装300中提供任何阻焊层的需要。
而且，在图3中的管芯封装306中消除使用阻焊掩模可以减少第二嵌入式金属迹线334(2)与垂直互连件238之间的热膨胀系数(CTE)失配。第二嵌入式金属迹线334(2)的CTE可以由例如铜制成。第二嵌入式金属迹线334(2)的CTE与阻焊层的CTE相比而言相对较低。由于在管芯封装306的制造期间的热循环，阻焊层可能无法吸收第二嵌入式金属迹线334(2)的热膨胀差异。消除阻焊掩模还可以降低管芯封装306的CTE以减少翘曲。
注意，内插器基板332中的外侧的外部第一ETS金属化层350(1)也可以被制造，以使得其第一嵌入式金属迹线334(1)也具有减小的厚度并且从第一ETS金属化层350(1)的第一绝缘层351(1)的外表面被凹陷，以促成IC封装高度控制(例如，高度减小)。外部互连件(诸如图1中IC封装100中的外部互连件136)与第一嵌入式金属迹线334(1)接触地形成。因此，类似于图3中的垂直互连件238，外部互连件136与第一嵌入式金属迹线334(1)接触地形成也会影响图3中的IC封装300的总高度。
就此而言，图4是IC封装400中所包括的另一示例性管芯封装406的侧视图。例如，图4中的管芯封装406可以作为第一管芯封装106(1)被包括在IC封装100中。管芯封装406包括图2和图3中的管芯封装206、306中的管芯204。管芯204可以类似于图1中的第一管芯封装106(1)中的第一管芯104(1)。在此示例中管芯204耦合到与图3中的管芯封装306中所提供的相同的封装基板208，并且因此不需要针对图4进行重新描述。管芯204具有耦合到封装基板208的第一有源侧301(1)和与内插器基板432相邻地布置的第二无源侧301(2)。就此而言，管芯204在垂直方向(Z轴方向)上布置在封装基板208与内插器基板432之间。如以下更详细地讨论的，为了减小管芯封装406的总高度H9并因此减小其中包括管芯封装406的IC封装400的总高度，内插器基板432的第一ETS金属化层450(1)中的第一绝缘层451(1)中耦合到外部互连件438(例如，金属凸块、金属互连件、BGA互连件)的嵌入式金属迹线在垂直方向(Z轴方向)上在厚度(即，高度)上被减小，该外部互连件将内插器基板432耦合到封装基板208。如以上所论述的，将耦合到垂直互连件238的第二嵌入式金属迹线334(2)布置在第二ETS金属化层350(1)的第二绝缘层351(2)中会影响图3中的管芯封装306的总高度H6。类似地，将耦合到外部互连件438的第一嵌入式金属迹线434(1)布置在第一ETS金属化层450(1)的第一绝缘层451(1)中会影响图4中的管芯封装406的总高度H9。
在图4中的示例管芯封装406中，内插器基板432被提供作为与图2A和图2B中的管芯封装206中的内插器基板232不同的ETS。图4中的管芯封装406中的内插器基板432包括第一ETS金属化层450(1)，该第一金属化层包括嵌入在第一绝缘层451(1)中的第一嵌入式金属迹线434(1)，该第一嵌入式金属迹线在垂直方向(Z轴方向)上具有减小的厚度(即，高度)。在此示例中，这通过第一嵌入式金属迹线434(1)在第一ETS金属化层450(1)的第一绝缘层451(1)的第一顶表面440下方被凹陷第一距离D2来完成。作为非限制性示例，凹陷距离D2可以在六(6)与二十一(21)微米(μm)之间。第一嵌入式金属迹线434(1)的第一金属表面453(1)从第一ETS金属化层450(1)的第一绝缘层451(1)的第一顶表面440凹陷。在制造期间将第一嵌入式金属迹线434(1)凹陷在第一ETS金属化层450(1)的第一绝缘层451(1)中所形成的开口474中。这些高度减小的第一嵌入式金属迹线434(1)耦合到外部互连件438，这些外部互连件部分布置在开口474中并且耦合到第一嵌入式金属迹线434(1)。因此，通过将第一嵌入式金属迹线434(1)凹陷在第一ETS金属化层450(1)的第一绝缘层451(2)的第一顶表面440下方和开口474内，外部互连件438的一部分可将通过开口474用于对齐而形成在开口474内。外部互连件438的一部分与嵌入在第一绝缘层451(1)中的第一嵌入式金属迹线434(1)接触地形成在开口474内。这减小了管芯封装406的总高度H9，因此减小提供管芯封装406的IC封装400的总高度，因为外部互连件438的一部分厚度(即，高度)在此示例中布置在第一ETS金属化层450(1)内并且更特定地布置在第一ETS金属化层450(1)的第一绝缘层451(1)内。
注意，如图4中所示，同样嵌入在第一ETS金属化层450(1)的第一绝缘层451(1)中的第三嵌入式金属迹线434(3)未被凹陷。这些第三嵌入式金属迹线434(3)的第三金属表面453(3)在此示例中相邻地延伸到(也可以延伸到)第一ETS金属化层450(1)的第一绝缘层451(1)的第一顶表面440。在此示例中，第一嵌入式金属迹线434(1)的高度H10小于第一绝缘层451(1)中的第三嵌入式金属迹线434(3)的高度H11。作为非限制性示例，减小的厚度的第一嵌入式金属迹线434(1)的高度H10可以在七(7)与十二(12)μm之间。作为另一非限制性示例，第三嵌入式金属迹线434(3)的高度H11可以在12μm与27μm之间。这不会增大管芯封装406的总高度H9，因为外部互连件438未被耦合到这些第三嵌入式金属迹线434(3)。因此，在此示例中，没有将这些第三嵌入式金属迹线434(3)从第一ETS金属化层450(1)的第一绝缘层351(1)的第一顶表面440凹陷。例如，这些第三嵌入式金属迹线434(3)可以被用于将内插器基板432内的互连件而不是内插器基板432外部的互连件布线到封装基板208。
而且，如图4中所示，在此示例中通过将第一嵌入式迹线434(1)凹陷在第一ETS金属化层450(1)的第一绝缘层451(1)中，这允许第一绝缘层451(1)充当掩模以用于形成外部互连件438。这是因为在此示例中将第一嵌入式金属迹线434(1)进行凹陷在第一绝缘层451(1)中在第一嵌入式金属迹线434(1)上方形成开口474。第一绝缘层351(1)中的这些开口474形成通道，通道在制造时可被用于将开口474中形成的外部互连件438进行对齐，这些外部互连件要被耦合到被凹陷的第一嵌入式金属迹线434(1)以形成互连。外部互连件438的至少一部分在开口474中并且与第一嵌入式金属迹线434(1)接触地布置。以此方式，不要求在第一绝缘层351(1)的第一顶表面440上提供和布置阻焊层，该第一绝缘层要被用作掩模以用于形成耦合到第一ETS金属化层450(1)中的相应第一嵌入式金属迹线434(1)的外部互连件438。在此示例中，与第一ETS金属化层450(1)相邻的管芯封装406中不包括阻焊层。
避免对使用阻焊掩模的需要也可以减小管芯封装406的总高度H9，因为在采用阻焊掩模时该阻焊掩模是在制造后仍保持驻留在管芯封装406中的一层。为了进一步避免对阻焊掩模的需要，外部互连件438可以在不使用焊料或焊点的情况下(例如，诸如通过直接金属接合(例如，铜接合))接合到该ETS中的第一嵌入式金属迹线434(1)以使得内插器基板432是无焊的。将ETS用作用于形成与外部互连件的互连的具有减小厚度的金属互连件的基板(诸如图4中的内插器基板432)可以避免在整个管芯封装406中或在包括管芯封装406的整个IC封装400中提供任何阻焊层的需要。
而且，在图4中的管芯封装406中消除使用阻焊掩模可以减少第一嵌入式金属迹线434(1)与外部互连件438之间的CTE失配。第一嵌入式金属迹线434(1)的CTE可以由例如铜制成。第一嵌入式金属迹线434(1)的CTE与阻焊层的CTE相比而言相对较低。由于在管芯封装406的制造期间的热循环，阻焊层可能无法吸收第一嵌入式金属迹线434(1)的热膨胀差异。消除阻焊掩模还可以降低管芯封装406的CTE以减少翘曲。
注意，图3和4中的管芯封装306、406中的封装基板208中的外侧的外部第三ETS金属化层214也可以被制造为使得其第三金属嵌入式金属迹线222也具有减小的厚度并且从底部第三ETS金属化层214的外表面被凹陷，以促成IC封装高度控制(例如，高度减小)。外部互连件(诸如图1中IC封装100中的外部互连件136)与底部第三ETS金属化层214接触地形成。因此，类似于图4的管芯封装406中的外部互连件438，外部互连件与第三ETS金属化层214中的第三嵌入式金属迹线222接触地形成也会影响图4中的IC封装400的总高度。
就此而言，图5是IC封装500中所包括的另一示例性管芯封装506的侧视图。例如，图5中的管芯封装506可以作为第一管芯封装106(1)被包括在IC封装100中。管芯封装506包括图2至图4中的管芯封装206、306、406中的管芯204。管芯204可以类似于图1中的第一管芯封装106(1)中的第一管芯104(1)。管芯204耦合到内插器基板232，该内插器基板是与在此示例中的图2A和图2B中的管芯封装206中所提供的相同的内插器基板232，因此不需要针对图5进行重新描述。管芯204具有耦合到封装基板508的第一有源侧301(1)和与内插器基板232相邻地布置的第二无源侧301(2)。就此而言，管芯204在垂直方向(Z轴方向)上布置在封装基板508与内插器基板232之间。如下文更详细讨论的，为了减小管芯封装506的总高度H12以及因此减小管芯封装506被包括在其中的IC封装500的总高度，封装基板508包括第三底部ETS金属化层514，该第三底部ETS金属化层包括嵌入在第三ETS金属化层514中的第三绝缘层560(3)中的第三嵌入式金属迹线522。第三嵌入式金属迹线522在第三绝缘层560(3)中形成第三金属层562(3)。第三嵌入式金属迹线522耦合到外部互连件538(例如，金属凸块、金属互连件、BGA互连件)，这些外部互连件将封装基板508耦合到外部互连件538。第三嵌入式金属迹线522在垂直方向(Z轴方向)上在厚度(即，高度)上被减小。将耦合到外部互连件538的第三嵌入式金属迹线522布置在第三ETS金属化层514的第三绝缘层560(3)中会影响图5中管芯封装506的总高度H12。
在图5中的示例管芯封装506中，管芯封装506中的封装基板508包括与图2A和图2B中的管芯封装206中的封装基板208共同的部件。图2与图5之间的这些共同的部件以共享的元件号被示出，并且不再进行重新描述。
在此示例中，封装基板508还包括第一金属化层510，该第一金属化层包括形成在第一绝缘层560(1)上的第一金属互连件518。在此示例中，第一金属化层510是第一ETS金属化层510并且在本文中被称为是相同的。第一金属互连件518在第一绝缘层560(1)上形成第一金属层562(1)。第一金属互连件518耦合到垂直互连件238。在此示例中，封装基板508还包括第二金属化层512，该第二金属化层包括形成在第二绝缘层560(2)上的第二金属互连件520。在此示例中，第二金属化层512还是第二ETS金属化层512并且被称为是相同的。第二金属互连件520在第二绝缘层560(2)上形成第二金属层562(2)。第二金属互连件520耦合到第一ETS金属化层510中的第一金属互连件518。封装基板508还包括第三金属化层514，该第三金属化层包括嵌入在第三绝缘层560(3)中的第三嵌入式金属迹线522。在此示例中，第三金属化层514还是第三ETS金属化层514并且被称为是相同的。第三嵌入式金属迹线522耦合到第二金属化层512中的第二金属互连件520。在此示例中，嵌入在第三绝缘层560(3)中的第三嵌入式金属迹线522在垂直方向(Z轴方向)上具有减小的厚度(即，高度)。在此示例中，这通过将第三嵌入式金属迹线522在第三ETS金属化层514的第三绝缘层560(3)的第一底表面540下方凹陷距离D3来完成。作为非限制性示例，凹陷距离D3可以在六(6)与二十一(21)微米(μm)之间。第三嵌入式金属迹线522的第三金属表面553从第三ETS金属化层514的第三绝缘层560(3)的第一底表面540被凹陷。在制造期间将第三嵌入式金属迹线522凹陷在第三ETS金属化层514的第三绝缘层560(3)中所形成的开口574中。
这些高度减小的第三嵌入式金属迹线522耦合到外部互连件538，这些外部互连件部分布置在开口574中并且耦合到第三嵌入式金属迹线522。因此，通过将第三嵌入式金属迹线522凹陷在第三ETS金属化层514的第三绝缘层560(3)的第一底表面540上方和开口574内，外部互连件538的一部分可通过将开口574用于对齐而形成在开口574内。外部互连件538的一部分与嵌入在第三绝缘层560(3)中的第三嵌入式金属迹线522接触地形成在开口574内。这减小了管芯封装506的总高度H12，因此减小提供管芯封装506的IC封装500的总高度，因为外部互连件538的一部分厚度(即，高度)在此示例中布置在第三ETS金属化层514内并且更特定地布置在第三ETS金属化层514的第三绝缘层560(3)内。
注意，如图5中所示，同样嵌入在第三ETS金属化层514的第三绝缘层560(3)中的其他嵌入式金属迹线534未被凹陷。在此示例中，这些其他嵌入式金属迹线534的第一表面555延伸到第三ETS金属化层514的第三绝缘层560(3)的第一底表面540或与该第一底表面相邻。在此示例中，第三嵌入式金属迹线522的高度H13小于第三绝缘层560(3)中的这些其他嵌入式金属迹线534的高度H14。作为非限制性示例，减小厚度的第三嵌入式金属迹线522的高度H13可以在七(7)与十二(12)μm之间。作为另一非限制性示例，其他嵌入式金属迹线534的高度H14可以在十二(12)到二十七(27)μm之间。这不会增大管芯封装506的总高度H12，因为外部互连件538未被耦合到这些其他嵌入式金属迹线534。因此，在此示例中，没有将这些其他嵌入式金属迹线534从第三ETS金属化层514的第三绝缘层560(3)的底表面572凹陷。例如，这些其他嵌入式金属迹线534可被用于将封装基板532内的互连件而不是在封装基板208与外部互连件538之间的外部的互连件进行布线。
而且，如图5中所示，在此示例中通过将第三嵌入式迹线522凹陷第三ETS金属化层514的第三绝缘层560(3)中，这允许第三绝缘层560(3)充当掩模以用于形成外部互连件538。这是因为在此示例中将第三嵌入式金属迹线522进行凹陷在第三绝缘层560(3)中在第三嵌入式金属迹线522上方形成开口574。第三绝缘层560(3)中的这些开口574形成通道，通道在制造时可被用于将在开口574中形成的外部互连件538进行对齐，这些外部互连件要被耦合到被凹陷的第三嵌入式金属迹线522以形成互连件。外部互连件538的至少一部分在开口574中并且与第三嵌入式金属迹线522接触地布置。以此方式，不要求在第三绝缘层560(3)的第一底表面540上提供和布置阻焊层，该第三绝缘层要被用作掩模以用于形成耦合到第三ETS金属化层514中的相应第三嵌入式金属迹线522的外部互连件538。在此示例中，与第三ETS金属化层514相邻的管芯封装506中不包括阻焊层。
避免对使用阻焊掩模的需要还可以减小封装基板508的总高度H15，并因此减小管芯封装506的总高度H12，因为在采用阻焊掩模时该阻焊掩模是在制造后仍保持常驻在管芯封装506中的一层。为了进一步避免对阻焊掩模的需要，外部互连件538可以在不使用焊料或焊点的情况下(例如，诸如通过直接金属接合(例如，铜接合))接合到该ETS中的第三嵌入式金属迹线522以使得封装基板508是无焊的。将ETS用作用于形成与外部互连件进行互连的具有减小厚度的金属互连件的基板(诸如图5中的封装基板508)可以避免在整个管芯封装506中或在包括管芯封装506的整个IC封装500中提供任何阻焊层的需要。
而且，在图5中的管芯封装506中消除使用阻焊掩模可以减少第三嵌入式金属迹线522与外部互连件538之间的CTE失配。第三嵌入式金属迹线522的CTE可以由例如铜制成。第三嵌入式金属迹线522的CTE与阻焊层的CTE相比而言相对较低。由于在管芯封装506的制造期间的热循环，阻焊层可能无法吸收第三嵌入式金属迹线522的热膨胀差异。消除阻焊掩模还可以降低管芯封装506的CTE以减少翘曲。
注意，图5中的管芯封装506中的封装基板508中的第一ETS金属化层510也可以被制造成使得其第一金属互连件518具有减小的厚度并且从上部的第一ETS金属化层510的外表面被凹陷，以促成IC封装高度控制(例如，高度减小)。垂直互连件(诸如图2A和图2B中IC封装200的管芯封装206中的垂直互连件238)可以与上部的第一ETS金属化层510接触地形成。因此，垂直互连件238与第一金属互连件518接触地形成还会影响图5中IC封装500的总高度，这些第一金属互连件具有减小的厚度并且被凹陷在第一ETS金属化层510中。
图6是示出制造IC封装的示例性制造工艺600的流程图，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的带嵌入式金属迹线的ETS，包括但不限于图3至图5中的IC封装及相关管芯封装306、406、506。图6中的制造工艺将结合图3至图5中的管芯封装306、406、506进行讨论。
就此而言，制造工艺600的第一步可以形成内插器基板332、432、508(例如，内插器基板332、432或封装基板508)，包括：形成第一金属化层350(2)、450(1)、514(图6中的框602)。形成第一金属化层350(2)、450(1)、514可以包括：形成包括第一表面340、440、540的绝缘层351(2)、451(1)、560(3)(图6中的框604)，以及在绝缘层351(2)、451(1)、560(3)中形成包括多条金属迹线334(2)、334(3)、434(1)、434(3)、522、534的金属层356(2)、456(1)、562(3)(图6中的框606)。在绝缘层351(2)、451(1)、560(3)中形成包括多条金属迹线334(2)、334(3)、434(1)、434(3)、522、534的金属层356(2)、456(1)、562(3)层可以包括：将多条金属迹线334(2)、334(3)、434(1)、434(3)、522、534之中的一条或多条第一金属迹线334(3)、434(3)、534嵌入在绝缘层351(2)、451(1)、560(3)中，该一条或多条第一金属迹线334(3)、434(3)、534各自在垂直方向上具有第一厚度H7、H10、H13(图6中的框608)。形成金属层356(2)、456(1)、562(3)还可以包括：嵌入多条金属迹线334(2)、334(3)、434(1)、434(3)、522、534之中的一条或多条第二金属迹线334(2)、434(1)、522，该一条或多条第二金属迹线334(2)、434(1)、522各自具有小于第一厚度H8、H11、H14的第二厚度H7、H10、H13(图6中的框610)。
可以采用其他制造工艺来制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图3至图5中的IC封装和相关管芯封装306、406、506。图6中的制造工艺将结合图3至图5中的管芯封装306、406、506进行讨论。就此而言，图7A至图7C是示出另一示例性制造工艺700的流程图，其用于制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图3至图5中的IC封装和相关管芯封装306、406、506。图6中的制造工艺将结合图3至图5中的管芯封装306、406、506进行讨论。图8A至图8F是根据图7A至图7C中的制造工艺来制造IC封装期间的示例性制造阶段800A-800F。图7A至图7C中的制造工艺700的示例性制造阶段800A-800F将结合图8A至图8F中的示例性制造阶段800A-800F进行论述。
就此而言，如图8A中的示例性制造阶段800A中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的第一步可以包括：提供载体802，以及将载体802上的金属层804形成为用于在金属层中形成金属互连件的晶种层(图7A中的框702)。例如，金属层804可以是铜层。如图8B中的示例性制造阶段800B中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的下一步可以包括：在金属层804上图案化第一金属互连件806(图7A中的框704)。这可以包括在金属层804上布置光阻层，并且随后图案化该光阻层以在该光阻层中期望形成金属互连件的地方形成开口808。随后，金属材料810可以被布置在开口808中以形成多个第一金属互连件806的第一金属层812。在此示例中，第一金属互连件806是嵌入式金属迹线。如图8C中的示例性制造阶段800C中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的下一步可以包括：在第一金属互连件806上布置介电材料814以形成绝缘层816，以使得第一金属互连件806是介电材料814内的嵌入式金属迹线(图7A中的框706)。这可以包括将介电材料814层压在第一金属互连件806上。金属柱818可以与第一金属互连件806接触地形成在绝缘层816中。也可以采用相同的图案化工艺来在相邻形成的第二金属层822中形成耦合到金属柱818和第一金属互连件806的附加第二金属互连件820。这可以包括在绝缘层816上布置光阻层，并且随后图案化该光阻层以在该光阻层中期望形成第二金属互连件820的地方形成开口824。然后，金属材料826可被布置在开口824中以形成多个第二金属互连件820的第二金属层828。
如图8D中的示例性制造阶段800D中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的下一步可以包括：在第二金属层822上在第二金属互连件820上方形成阻焊层830以在选择的第二金属互连件820上方形成开口832(图7B中的框708)。开口832使用光阻层和图案化工艺形成在阻焊层830中。在阻焊层830中形成开口832允许阻焊层830充当掩模以用于将来通过将开口832用于对齐而在开口832中形成外部互连件834(见图8F)。如图8E中的示例性制造阶段800E中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的下一步可以包括：翻转ETS 836，以及移除载体802(图7B中的框710)。如图8F中的示例性制造阶段800F中所示，制造具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的下一步可以包括：在第一金属层812中对金属互连件810进行选择性金属蚀刻，以选择性地减小厚度并且将某些金属互连件810凹陷(图7C中的框712)。对金属互连件810的选择性蚀刻在绝缘层816中的表面840中形成开口838，使得金属互连件810从开口838中的表面840被凹陷。在此示例中，金属互连件810从绝缘层816的表面840被凹陷距离D4。
注意，尽管图3至图5中的管芯封装306、406和506的示例分别示出了如具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS的任一个基板(内插器基板或封装基板)，注意可以在管芯封装306、406和506的内插器基板和封装基板两者中提供这种ETS。还应注意，可以在与管芯相邻的内部ETS金属化层和不直接与管芯相邻的外部ETS金属化层两者中的内插器基板和管芯封装306、406和506的封装基板中的任一个或两者中提供具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，该外部ETS金属化层被布置在基板的外侧的外部金属化层上。在本公开中构想了这些组合中的任一种组合，并且可以在管芯封装及/或IC封装中提供管芯封装306、406和506中的内插器基板和封装基板的任何组合。
包括至少一个基板的IC封装可以在任何基于处理器的设备中提供或集成到任何基于处理器的设备中，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中以及根据图6至图8F中的任何示例性制造工艺的IC封装及相关基板。不作为限定的示例包括：机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)设备、移动电话、蜂窝电话、智能电话、会话发起协议(SIP)电话、平板设备、平板手机、服务器、计算机、便携式计算机、移动计算设备、可穿戴计算设备(例如，智能手表、健康或健身跟踪器、眼镜，等等)、台式计算机、个人数字助理(PDA)、监视器、计算机监视器、电视机、调谐器、无线电部件、卫星无线电部件、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频碟(DVD)播放器、便携式数字视频播放器、汽车、交通工具部件、航空电子系统、无人机、以及多旋翼飞行器。
就此而言，图9示出了基于处理器的系统900的框图，该基于处理器的系统包括可以在IC封装902中提供的电路，该IC封装包括至少一个基板，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的ETS，包括但不限于图1和图3至图5中以及根据图6至图8F中的任何示例性制造工艺且根据本文所公开的任何方面的IC封装及相关基板。在此示例中，基于处理器的系统900可以被形成为IC封装902中的IC 904并且被形成为片上系统(SoC)906。基于处理器的系统900包括中央处理单元(CPU)908，该CPU包括一个或多个处理器910，这些处理器还可以被称为CPU核或处理器核。CPU908可以具有被耦合到CPU 908以用于对临时存储的数据进行快速存取的高速缓存存储器912。CPU 908耦合到系统总线914，并且可以将被包括在基于处理器的系统900中的主设备和从设备相互耦合。如众所周知的，CPU 908通过在系统总线914上交换地址、控制和数据信息来与这些其他设备通信。例如，CPU 908可向作为从设备的示例的存储器控制器916传达总线事务请求。尽管在图9中未示出，但可提供多个系统总线914，其中每个系统总线914构成不同的织构。
其他主设备和从设备可被连接到系统总线914。如图9中所示出的，作为示例，这些设备可包括包含存储器控制器916和存储器阵列918的存储器系统920、一个或多个输入设备922、一个或多个输出设备924、一个或多个网络接口设备926、以及一个或多个显示控制器928。存储器系统920、该一个或多个输入设备922、该一个或多个输出设备924、该一个或多个网络接口设备926、以及该一个或多个显示控制器928中的每一者可以在相同或不同的IC封装902中提供。输入设备922可包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备924可包括任何类型的输出设备，包括但不限于音频、视频、其他视觉指示器等。网络接口设备926可以是被配置为允许往来于网络930的数据交换的任何设备。网络930可以是任何类型的网络，包括但不限于有线或无线网络、私有或公共网络、局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、BLUETOOTHYM网络、以及因特网。网络接口设备926可被配置为支持所期望的任何类型的通信协议。
CPU 908还可被配置为通过系统总线914访问显示控制器928以控制发送给一个或多个显示器932的信息。显示控制器928经由一个或多个视频处理器934向显示器932发送要显示的信息，该视频处理器将要显示的信息处理成适于显示器932的格式。作为示例，显示控制器928和视频处理器934可被包括以作为相同或不同IC封装902中、以及包含CPU 908的相同或不同IC封装902中的IC。显示器932可包括任何类型的显示器，包括但不限于阴极射线管(CRT)、液晶显示器(LCD)、等离子显示器、发光二极管(LED)显示器等。
图10示出了包括从一或多个IC 1002形成的射频(RF)部件的示例性无线通信设备1000的框图，其中IC 1002中的任一者可被包括在包括至少一个基板的IC封装1003中，该至少一个基板包括具有用于IC封装高度控制(例如，高度减小)的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板(ETS)，包括但不限于图1和图3至图5中以及根据图6至图8F中的任何示例性制造工艺且根据本文所公开的任何方面的IC封装及相关基板。作为示例，无线通信设备1000可包括或被提供在任何上述设备中。如图10所示，无线通信设备1000包括收发器1004和数据处理器1006。数据处理器1006可包括存储器以存储数据和程序代码。收发器1004包括支持双向通信的发射器1008和接收器1010。一般而言，无线通信设备1000可包括用于任何数目的通信系统和频带的任何数目的发射器1008和/或接收器1010。收发器1004的全部或一部分可被实现在一个或多个模拟IC、RF IC(RFIC)、混合信号IC等上。
可利用超外差式架构或直接变频式架构来实现发射器1008或接收器1010。在超外差式架构中，信号在RF与基带之间多级变频，例如对于接收器1010而言，在一级中从RF到中频(IF)，然后在另一级中从IF到基带。在直接变频式架构中，信号在一级中在RF和基带之间变频。超外差式以及直接变频式架构可以使用不同的电路块和/或具有不同的要求。在图10中的无线通信设备1000中，发射器1008和接收器1010是利用直接变频式架构来实现的。
在发射路径中，数据处理器1006处理要被发射的数据并且向发射器1008提供I和Q模拟输出信号。在示例性无线通信设备1000中，数据处理器1006包括数模转换器(DAC)1012(1)、1012(2)以将由数据处理器1006生成的数字信号转换成I和Q模拟输出信号(例如，I和Q输出电流)以供进一步处理。
在发射器1008内，低通滤波器1014(1)、1014(2)分别对I和Q模拟输出信号进行滤波以移除由在前的数模转换引起的不期望信号。放大器(AMP)1016(1)、1016(2)分别放大来自低通滤波器1014(1)、1014(2)的信号并且提供I和Q基频信号。上变频器1018通过混频器1020(1)、1020(2)利用来自发射(TX)本地振荡器(LO)信号发生器1022的I和Q TX LO信号来上变频I和Q基带信号，以提供经上变频信号1024。滤波器1026对经上变频信号1024进行滤波以移除由上变频引起的不期望信号以及接收频带中的噪声。功率放大器(PA)1028放大来自滤波器1026的经上变频信号1024，以获得期望输出功率电平并且提供发射RF信号。发射RF信号被路由经过双工器或开关1030并且经由天线1032被发射。
在接收路径中，天线1032接收由基站发射的信号并且提供接收到的RF信号，该接收到的RF信号被路由经过双工器或开关1030并且被提供到低噪声放大器(LNA)1034。双工器或开关1030被设计成利用特定的接收(RX)与TX双工器频率分隔来操作，使得RX信号与TX信号隔离。接收到的RF信号由LNA 1034放大并且由滤波器1036滤波，以获得期望RF输入信号。下变频混频器1038(1)、1038(2)将滤波器1036的输出与来自RX LO信号发生器1040的I和Q RX LO信号(即，LO_I和LO_Q)进行混频以生成I和Q基带信号。I和Q基带信号由AMP 1042(1)、1042(2)放大并且进一步由低通滤波器1044(1)、1044(2)滤波以获得I和Q模拟输入信号，该I和Q模拟输入信号被提供到数据处理器1006。在该示例中，数据处理器1006包括模数转换器(ADC)1046(1)、1046(2)以将模拟输入信号转换成要进一步由数据处理器1006处理的数字信号。
在图10的无线通信设备1000中，TX LO信号发生器1022生成用于上变频的I和Q TXLO信号，而RX LO信号发生器1040生成用于下变频的I和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。TX锁相环路(PLL)电路1048从数据处理器1006接收定时信息，并且生成用于调整来自TX LO信号发生器1022的TX LO信号的频率和/或相位的控制信号。类似地，RX PLL电路1050从数据处理器1006接收定时信息，并且生成用于调整来自RX LO信号发生器1040的RX LO信号的频率和/或相位的控制信号。
本领域技术人员将进一步领会，结合本文所公开的诸方面描述的各种例示性逻辑框、模块、电路和算法可被实现为电子硬件、存储在存储器中或另一计算机可读介质中并由处理器或其他处理设备执行的指令、或这两者的组合。本文中所公开的存储器可以是任何类型和大小的存储器，并且可被配置为存储所期望的任何类型的信息。为了清楚地示出这种互换性，上文围绕各种例示性的部件、框、模块、电路和步骤的功能，已经对它们进行了一般性描述。此类功能性如何被实现取决于具体应用、设计选择、和/或加诸于整体系统上的设计约束。本领域技术人员可以针对每个特定应用以不同的方式实施所描述的功能性，但是这样的具体实施决定不应被解释为导致背离本公开的范围。
结合本文中所公开的各方面描述的各种例示性逻辑框、模块、以及电路可用被设计成执行本文所描述的功能的处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立的门或晶体管逻辑部件、分立的硬件部件、或其任何组合来实现或执行。处理器可以是微处理器，但在替换方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以被实现为计算设备的组合(例如DSP与微处理器的组合、多个微处理器、与DSP内核协作的一个或多个微处理器、或任何其他此类配置)。
本文中所公开的各方面可被实施在硬件和存储在硬件中的指令中，并且可驻留在例如随机存取存储器(RAM)、闪存、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦可编程ROM(EEPROM)、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的计算机可读介质中。示例性的存储介质耦接到处理器，从而使处理器能够从该存储介质读取信息以及向该存储介质写入信息。在替代方案中，存储介质可与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可驻留在远程站中。在替换方案中，处理器和存储介质可作为分立部件驻留在远程站、基站或服务器中。
还注意到，本文任何示例性方面中所描述的操作步骤是为了提供示例和讨论而被描述的。所描述的操作可按除了所示出的顺序之外的众多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可在多个不同步骤中执行。另外，可组合示例性方面中讨论的一个或多个操作步骤。将理解，如对本领域技术人员将显而易见的，可对在流程图中示出的操作步骤进行众多不同的修改。本领域技术人员将同样理解，可使用多种不同的技术和工艺中的任何一种来表示信息和信号。例如，可以在遍及上文的描述中提及的数据、指令、命令、信息、信号、比特、符号和芯片可以通过电压、电流、电磁波、磁场或粒子、光场或粒子或者其任何组合来表示。
提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的，并且本文中所定义的普适原理可被应用于其他变形。因此，本公开内容不旨在受限于本文描述的示例和设计，而是要符合与本文所公开的原则和新颖性特征相一致的最宽的范围。
在以下经编号条款中描述了具体实施示例：
1.一种集成电路(IC)封装，所述集成电路封装包括：
基板，所述基板包括第一金属化层，所述第一金属化层包括：
绝缘层，所述绝缘层包括第一表面；以及
金属层，所述金属层包括嵌入在所述绝缘层中的多条金属迹线；以及
其中：
所述多条金属迹线之中的一条或多条第一金属迹线，所述一条或多条第一金属迹线在垂直方向上各自具有第一厚度；以及
所述多条金属迹线之中的一条或多条第二金属迹线，所述一条或多条第二金属迹线在所述垂直方向上各自具有小于所述第一厚度的第二厚度。
2.根据条款1所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第二金属迹线各自包括从所述绝缘层的第一外表面被凹陷第二距离的第二金属表面。
3.根据条款2所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第一金属迹线各自包括从所述绝缘层的所述第一外表面被凹陷大于所述第二距离的第一距离的第二金属表面。
4.根据条款1或2所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第一金属迹线各自包括第一金属表面，所述第一金属表面延伸到所述绝缘层的第一外表面；并且
所述多条金属迹线之中的所述一条或多条第二金属迹线各自包括从所述绝缘层的所述第一外表面被凹陷的第二金属表面。
5.根据条款1至4中任一项所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
其中所述一条或多条第二金属迹线各自布置在所述绝缘层的所述第一表面下方的所述一个或多个开口之中的开口中。
6.根据条款1至5中任一项所述的IC封装，其中所述基板不包括与所述第一金属化层相邻的阻焊层。
7.根据条款1至6中任一项所述的IC封装，所述IC封装还包括一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；
其中所述一个或多个互连件各自直接金属接合到所述一条或多条第二金属迹线之中的第二金属迹线。
8.根据条款1至7中任一项所述的IC封装，所述IC封装还包括一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；并且
所述IC封装还不包括将所述一个或多个互连件中的任一者耦合到所述一条或多条第二金属迹线之中的所述第二金属迹线的焊点。
9.根据条款1至8中任一项所述的IC封装，其中所述基板包括第二金属化层，并且所述IC封装还包括：
管芯，所述管芯耦合到所述第二金属化层；以及
一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
10.根据条款9所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述一个或多个外部互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
11.根据条款9或10所述的IC封装，其中：
所述管芯包括第一侧和与所述第一侧相对的第二侧；并且
所述管芯的所述第一侧耦合到所述基板的所述第二金属化层；并且
所述IC封装还包括与所述管芯的所述第二侧相邻的内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间。
12.根据条款11所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中：
所述内插器基板包括第三金属化层，所述第三金属化层包括多个第三金属互连件；并且
所述多个垂直互连件之中的每个垂直互连件将所述多个第三金属互连件之中的第三金属互连件耦合到多个第二金属互连件之中的第二金属互连件。
13.根据条款1至9中任一项所述的IC封装，所述IC封装还包括：
管芯，所述管芯包括第一侧和与所述第一侧相对的第二侧；
所述管芯的所述第一侧耦合到所述基板的所述第一金属化层；以及
与所述管芯的所述第二侧相邻的内插器基板，以使得所述管芯布置在所述基板与所述内插器基板之间；以及
多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中：
所述内插器基板包括第三金属化层，所述第三金属化层包括多个第三金属互连件；并且
所述多个垂直互连件之中的每个垂直互连件将所述内插器基板的所述第三金属化层中的所述多个第三金属互连件之中的第三金属互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
14.根据条款13所述的IC封装，所述IC封装还包括多个管芯互连件，所述多个管芯互连件各自耦合到所述管芯的所述第一侧并且各自耦合到所述一条或多条第一金属迹线之中的第一金属迹线。
15.根据条款14所述的IC封装，所述IC封装还包括所述绝缘层的第一外表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述多个垂直互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且各自耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
16.根据条款1至9中任一项所述的IC封装，所述IC封装还包括：
封装基板；以及
管芯，所述管芯包括第一侧和与所述第一侧相对的第二侧，其中所述管芯的所述第一侧耦合到所述封装基板；
其中所述基板包括与所述管芯的所述第二侧相邻的内插器基板，以使得所述管芯布置在所述基板与所述内插器基板之间。
17.根据条款16所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中所述多个垂直互连件之中的每个垂直互连件将所述一条或多条第二金属迹线之中的第二金属迹线耦合到所述封装基板。
18.根据条款17所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述多个垂直互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
19.根据条款16所述的IC封装，所述IC封装还包括一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
20.根据条款19所述的IC封装，所述IC封装还包括所述绝缘层的第一外表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述一个或多个外部互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
21.根据条款19或20所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中所述多个垂直互连件之中的每个垂直互连件将所述一条或多条第二金属迹线之中的第二金属迹线耦合到所述封装基板。
22.根据条款1至21中任一项所述的IC封装，所述IC封装还包括：
第一管芯，所述第一管芯包括第一侧和与所述第一侧相对的第二侧，其中所述第一管芯的所述第一侧耦合到所述基板；
与所述第一管芯的所述第二侧相邻的内插器基板，以使得所述第一管芯布置在所述基板与所述内插器基板之间；以及
第二管芯，所述第二管芯耦合到所述内插器基板以使得所述内插器基板布置在所述第一管芯与所述第二管芯之间。
23.根据条款1至22中任一项所述的IC封装，所述IC封装集成到选自由以下项组成的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；无线电部件；卫星无线电部件；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；便携式数字视频播放器；汽车；交通工具部件；航空电子系统；无人机；以及多旋翼飞行器。
24.一种制造集成电路(IC)封装的基板的方法，所述方法包括：
形成基板，形成所述基板包括形成第一金属化层，形成所述第一金属化层包括：
形成包括第一表面的绝缘层；以及
形成金属层，所述金属层包括所述绝缘层中的多条金属迹线，形成所述金属层包括：
嵌入多条金属迹线之中的一条或多条第一金属迹线，所述一条或多条第一金属迹线在垂直方向上各自具有第一厚度；以及
嵌入所述多条金属迹线之中的一条或多条第二金属迹线，所述一条或多条第二金属迹线在所述垂直方向上各自具有小于所述第一厚度的第二厚度。
25.根据条款24所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；以及
将所述一条或多条第二金属迹线中的每一者布置在所述绝缘层的所述第一表面下方的所述一个或多个开口之中的开口中。
26.根据条款24或25所述的方法，所述方法还包括不形成与所述第一金属化层相邻的阻焊层。
27.根据条款24至26中任一项所述的方法，所述方法还包括：
形成一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；以及
将所述一个或多个互连件中的每一者金属接合到所述一条或多条第二金属迹线之中的所述第二金属迹线。
28.根据条款24至27中任一项所述的方法，所述方法还不包括将所述一个或多个互连件中的任一者耦合到所述一条或多条第二金属迹线之中的第二金属迹线的焊点。
29.根据条款24至28中任一项所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板；
与所述第一管芯的第二侧相邻地布置内插器基板以使得所述第一管芯布置在所述基板与所述内插器基板之间，所述第一管芯的所述第二侧与所述第一管芯的所述第一侧相对；以及
将第二管芯耦合到所述内插器基板以使得所述内插器基板布置在所述第一管芯与所述第二管芯之间。
30.根据条款24至29中任一项所述的方法，所述方法还包括：
将管芯耦合到所述基板中的第二金属化层；以及
将一个或多个外部互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
31.根据条款30所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述一个或多个外部互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
32.根据条款30或31所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板的所述第二金属化层；以及
与所述管芯的第二侧相邻地布置内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间，所述管芯的所述第二侧与所述管芯的所述第一侧相对。
33.根据条款32所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述内插器基板的第三金属化层中的多个金属互连件之中的金属互连件；以及
将所述多个垂直互连件中的每一者耦合到所述基板的所述第二金属化层中的多个第二金属互连件之中的第二金属互连件。
34.根据条款24至29中任一项所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板的所述第一金属化层；
与所述第一管芯的第二侧相邻地布置内插器基板以使得所述第一管芯布置在所述基板与所述内插器基板之间，所述第一管芯的所述第二侧与所述第一管芯的所述第一侧相对；以及
耦合在水平方向上布置在所述第一管芯外部的多个垂直互连件，所述多个垂直互连件中的每一者将内插器基板的第三金属化层中的所述多个金属互连件之中的金属互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
35.根据条款34所述的方法，所述方法还包括将多个管芯互连件中的每一者耦合到所述管芯的所述第一侧并且耦合到所述一条或多条第一金属迹线之中的第一金属迹线。
36.根据条款35所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述多个垂直互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
37.根据条款24至29中任一项所述的方法，所述方法还包括：
提供封装基板；
将管芯的第一侧耦合到所述封装基板；以及
布置所述基板包括：与所述管芯的所述第二侧相邻地布置内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间，所述管芯的所述第二侧与所述管芯的所述第一侧相对。
38.根据条款37所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述一条或多条第二金属迹线之中的第二金属迹线；以及
将所述多个垂直互连件中的每一者耦合到所述封装基板。
39.根据条款38所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述多个垂直互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
40.根据条款37所述的方法，所述方法还包括形成一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
41.根据条款40所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述一个或多个外部互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
42.根据条款40或41所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述一条或多条第二金属迹线之中的所述第二金属迹线；以及
将所述多个垂直互连件中的每一者耦合到所述封装基板。

Claims (42)

1.一种集成电路(IC)封装，所述集成电路封装包括：
基板，所述基板包括第一金属化层，所述第一金属化层包括：
绝缘层，所述绝缘层包括第一表面；以及
金属层，所述金属层包括嵌入在所述绝缘层中的多条金属迹线；以及
其中：
所述多条金属迹线之中的一条或多条第一金属迹线，所述一条或多条第一金属迹线在垂直方向上各自具有第一厚度；以及
所述多条金属迹线之中的一条或多条第二金属迹线，所述一条或多条第二金属迹线在所述垂直方向上各自具有小于所述第一厚度的第二厚度。
2.根据权利要求1所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第二金属迹线各自包括从所述绝缘层的第一外表面被凹陷第二距离的第二金属表面。
3.根据权利要求2所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第一金属迹线各自包括从所述绝缘层的所述第一外表面被凹陷大于所述第二距离的第一距离的第二金属表面。
4.根据权利要求1所述的IC封装，其中：
所述多条金属迹线之中的所述一条或多条第一金属迹线各自包括第一金属表面，所述第一金属表面延伸到所述绝缘层的第一外表面；并且
所述多条金属迹线之中的所述一条或多条第二金属迹线各自包括从所述绝缘层的所述第一外表面被凹陷的第二金属表面。
5.根据权利要求1所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
其中所述一条或多条第二金属迹线各自布置在所述绝缘层的所述第一表面下方的所述一个或多个开口之中的开口中。
6.根据权利要求1所述的IC封装，其中所述基板不包括与所述第一金属化层相邻的阻焊层。
7.根据权利要求1所述的IC封装，所述IC封装还包括一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；
其中所述一个或多个互连件各自直接金属接合到所述一条或多条第二金属迹线之中的第二金属迹线。
8.根据权利要求1所述的IC封装，所述IC封装还包括一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；并且
所述IC封装还不包括将所述一个或多个互连件中的任一者耦合到所述一条或多条第二金属迹线之中的所述第二金属迹线的焊点。
9.根据权利要求1所述的IC封装，其中所述基板包括第二金属化层，并且所述IC封装还包括：
管芯，所述管芯耦合到所述第二金属化层；以及
一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
10.根据权利要求9所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述一个或多个外部互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
11.根据权利要求9所述的IC封装，其中：
所述管芯包括第一侧和与所述第一侧相对的第二侧；并且
所述管芯的所述第一侧耦合到所述基板的所述第二金属化层；并且
所述IC封装还包括与所述管芯的所述第二侧相邻的内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间。
12.根据权利要求11所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，其中：
所述内插器基板包括第三金属化层，所述第三金属化层包括多个第三金属互连件；并且
所述多个垂直互连件之中的每个垂直互连件将所述多个第三金属互连件之中的第三金属互连件耦合到多个第二金属互连件之中的第二金属互连件。
13.根据权利要求1所述的IC封装，所述IC封装还包括：
管芯，所述管芯包括第一侧和与所述第一侧相对的第二侧；
所述管芯的所述第一侧耦合到所述基板的所述第一金属化层；以及
与所述管芯的所述第二侧相邻的内插器基板，以使得所述管芯布置在所述基板与所述内插器基板之间；以及
多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中：
所述内插器基板包括第三金属化层，所述第三金属化层包括多个第三金属互连件；并且
所述多个垂直互连件之中的每个垂直互连件将所述内插器基板的所述第三金属化层中的所述多个第三金属互连件之中的第三金属互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
14.根据权利要求13所述的IC封装，所述IC封装还包括多个管芯互连件，所述多个管芯互连件各自耦合到所述管芯的所述第一侧并且各自耦合到所述一条或多条第一金属迹线之中的第一金属迹线。
15.根据权利要求14所述的IC封装，所述IC封装还包括所述绝缘层的第一外表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述多个垂直互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且各自耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
16.根据权利要求1所述的IC封装，所述IC封装还包括：
封装基板；以及
管芯，所述管芯包括第一侧和与所述第一侧相对的第二侧，其中所述管芯的所述第一侧耦合到所述封装基板；
其中所述基板包括与所述管芯的所述第二侧相邻的内插器基板，以使得所述管芯布置在所述基板与所述内插器基板之间。
17.根据权利要求16所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中所述多个垂直互连件之中的每个垂直互连件将所述一条或多条第二金属迹线之中的第二金属迹线耦合到所述封装基板。
18.根据权利要求17所述的IC封装，所述IC封装还包括所述绝缘层的所述第一表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述多个垂直互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
19.根据权利要求16所述的IC封装，所述IC封装还包括一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
20.根据权利要求19所述的IC封装，所述IC封装还包括所述绝缘层的第一外表面中的一个或多个开口；
所述一条或多条第二金属迹线各自布置在所述一个或多个开口之中的开口中；并且
所述一个或多个外部互连件各自至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
21.根据权利要求19所述的IC封装，所述IC封装还包括多个垂直互连件，所述多个垂直互连件在水平方向上布置在所述管芯外部，
其中所述多个垂直互连件之中的每个垂直互连件将所述一条或多条第二金属迹线之中的第二金属迹线耦合到所述封装基板。
22.根据权利要求1所述的IC封装，所述IC封装还包括：
第一管芯，所述第一管芯包括第一侧和与所述第一侧相对的第二侧，其中所述第一管芯的所述第一侧耦合到所述基板；
与所述第一管芯的所述第二侧相邻的内插器基板，以使得所述第一管芯布置在所述基板与所述内插器基板之间；以及
第二管芯，所述第二管芯耦合到所述内插器基板以使得所述内插器基板布置在所述第一管芯与所述第二管芯之间。
23.根据权利要求1所述的IC封装，所述IC封装集成到选自由以下项组成的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(GPS)设备；移动电话；蜂窝电话；智能电话；会话发起协议(SIP)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；
可穿戴计算设备；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视；调谐器；无线电部件；卫星无线电部件；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；
视频播放器；数字视频碟(DVD)播放器；便携式数字视频播放器；汽车；交通工具部件；航空电子系统；无人机；以及多旋翼飞行器。
24.一种制造集成电路(IC)封装的基板的方法，所述方法包括：
形成基板，形成所述基板包括形成第一金属化层，形成所述第一金属化层包括：
形成包括第一表面的绝缘层；以及
形成金属层，所述金属层包括所述绝缘层中的多条金属迹线，形成所述金属层包括：
嵌入多条金属迹线之中的一条或多条第一金属迹线，所述一条或多条第一金属迹线在垂直方向上各自具有第一厚度；以及
嵌入所述多条金属迹线之中的一条或多条第二金属迹线，所述一条或多条第二金属迹线在所述垂直方向上各自具有小于所述第一厚度的第二厚度。
25.根据权利要求24所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；以及
将所述一条或多条第二金属迹线中的每一者布置在所述绝缘层的所述第一表面下方的所述一个或多个开口之中的开口中。
26.根据权利要求24所述的方法，所述方法还包括不形成与所述第一金属化层相邻的阻焊层。
27.根据权利要求24所述的方法，所述方法还包括：
形成一个或多个互连件，所述一个或多个互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线；以及
将所述一个或多个互连件中的每一者金属接合到所述一条或多条第二金属迹线之中的所述第二金属迹线。
28.根据权利要求24所述的方法，所述方法还不包括将所述一个或多个互连件中的任一者耦合到所述一条或多条第二金属迹线之中的第二金属迹线的焊点。
29.根据权利要求24所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板；
与所述第一管芯的第二侧相邻地布置内插器基板以使得所述第一管芯布置在所述基板与所述内插器基板之间，所述第一管芯的所述第二侧与所述第一管芯的所述第一侧相对；以及
将第二管芯耦合到所述内插器基板以使得所述内插器基板布置在所述第一管芯与所述第二管芯之间。
30.根据权利要求24所述的方法，所述方法还包括：
将管芯耦合到所述基板中的第二金属化层；以及
将一个或多个外部互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
31.根据权利要求30所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述一个或多个外部互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
32.根据权利要求30所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板的所述第二金属化层；以及
与所述管芯的第二侧相邻地布置内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间，所述管芯的所述第二侧与所述管芯的所述第一侧相对。
33.根据权利要求32所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述内插器基板的第三金属化层中的多个金属互连件之中的金属互连件；以及
将所述多个垂直互连件中的每一者耦合到所述基板的所述第二金属化层中的多个第二金属互连件之中的第二金属互连件。
34.根据权利要求24所述的方法，所述方法还包括：
将第一管芯的第一侧耦合到所述基板的所述第一金属化层；
与所述第一管芯的第二侧相邻地布置内插器基板以使得所述第一管芯布置在所述基板与所述内插器基板之间，所述第一管芯的所述第二侧与所述第一管芯的所述第一侧相对；以及
耦合在水平方向上布置在所述第一管芯外部的多个垂直互连件，所述多个垂直互连件中的每一者将内插器基板的第三金属化层中的所述多个金属互连件之中的金属互连件耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
35.根据权利要求34所述的方法，所述方法还包括将多个管芯互连件中的每一者耦合到所述管芯的所述第一侧并且耦合到所述一条或多条第一金属迹线之中的第一金属迹线。
36.根据权利要求35所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述多个垂直互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的所述第二金属迹线。
37.根据权利要求24所述的方法，所述方法还包括：
提供封装基板；
将管芯的第一侧耦合到所述封装基板；以及
布置所述基板包括：与所述管芯的所述第二侧相邻地布置内插器基板以使得所述管芯布置在所述基板与所述内插器基板之间，所述管芯的所述第二侧与所述管芯的所述第一侧相对。
38.根据权利要求37所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述一条或多条第二金属迹线之中的第二金属迹线；以及
将所述多个垂直互连件中的每一者耦合到所述封装基板。
39.根据权利要求38所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述多个垂直互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
40.根据权利要求37所述的方法，所述方法还包括形成一个或多个外部互连件，所述一个或多个外部互连件各自耦合到所述一条或多条第二金属迹线之中的第二金属迹线。
41.根据权利要求40所述的方法，所述方法还包括：
在所述绝缘层的第一外表面中形成一个或多个开口；
将所述一条或多条第二金属迹线中的每一者布置在所述一个或多个开口之中的开口中；以及
将所述一个或多个外部互连件中的每一者至少部分地布置在所述一个或多个开口之中的开口中并且耦合到所述一条或多条第二金属迹线之中在所述开口中的第二金属迹线。
42.根据权利要求40所述的方法，所述方法还包括：
将在水平方向上布置在所述管芯外部的多个垂直互连件中的每一者耦合到所述一条或多条第二金属迹线之中的所述第二金属迹线；以及
将所述多个垂直互连件中的每一者耦合到所述封装基板。
CN202280063549.8A 2021-09-30 2022-08-29 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets） Pending CN117999649A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/250,865 2021-09-30
US17/822,589 2022-08-26
US17/822,589 US20230114404A1 (en) 2021-09-30 2022-08-26 Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
PCT/US2022/075564 WO2023056146A1 (en) 2021-09-30 2022-08-29 Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control

Publications (1)

Publication Number Publication Date
CN117999649A true CN117999649A (zh) 2024-05-07

Family

ID=90901496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280063549.8A Pending CN117999649A (zh) 2021-09-30 2022-08-29 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）

Country Status (1)

Country Link
CN (1) CN117999649A (zh)

Similar Documents

Publication Publication Date Title
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
CN116457924A (zh) 采用正面后段（fs-beol）到背面后段（bs-beol）堆叠以进行三维（3d）裸片堆叠的集成电路（ic）封装和相关制造方法
CN117751449A (zh) 在管芯-基板支起腔中采用管芯到管芯（d2d）连接的拆分式管芯集成电路（ic）封装件及相关制造方法
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
US11791320B2 (en) Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods
TW202315221A (zh) 用於實現增強的天線覆蓋的採用封裝基板的多個側面上的天線的多側天線模組以及相關製造方法
CN117957654A (zh) 用于支持较高连接密度的多管芯集成电路封装及相关制造方法
US11973019B2 (en) Deep trench capacitors in an inter-layer medium on an interconnect layer of an integrated circuit die and related methods
CN117941060A (zh) 采用转用晶种层形成至后端制程（beol）结构的附加信号路径的具有互连凸块设计的半导体管芯以及相关集成电路（ic）封装和制造方法
CN115699307A (zh) 采用分离的、双面的金属化结构来促进采用堆叠裸片的半导体裸片(“裸片”)模块的集成电路(ic)封装以及相关的制造方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
US20230307336A1 (en) Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods
US20220068780A1 (en) Integrated circuit (ic) package substrate with embedded trace substrate (ets) layer on a substrate, and related fabrication methods
KR20240069730A (ko) 집적 회로(ic) 패키지 높이 제어를 위해 다수의 두께를 갖는 매립형 금속 트레이스들을 구비하는 매립형 트레이스 기판(ets)
US20230118028A1 (en) Integrated circuit (ic) packages employing supplemental metal layer coupled to embedded metal traces in a die-side embedded trace substrate (ets) layer, and related fabrication methods
US20240107665A1 (en) Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods
US20230299048A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package with a bottom die layer employing an extended interposer substrate, and related fabrication methods
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
KR20230044189A (ko) 적층된 집적 회로 다이들을 갖는 집적 회로 패키지 및 그를 제조하는 방법
WO2023133012A1 (en) PACKAGE SUBSTRATES WITH EMBEDDED DIE-SIDE, FACE-UP DEEP TRENCH CAPACITOR(S) (DTC(s)), AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
TW202406042A (zh) 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法
KR20240076780A (ko) 백 엔드-오브-라인(beol) 구조에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층을 사용하는 반도체 다이 및 관련된 집적 회로(ic) 패키지들 및 제조 방법들

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination