TW202406042A - 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法 - Google Patents

在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法 Download PDF

Info

Publication number
TW202406042A
TW202406042A TW112123141A TW112123141A TW202406042A TW 202406042 A TW202406042 A TW 202406042A TW 112123141 A TW112123141 A TW 112123141A TW 112123141 A TW112123141 A TW 112123141A TW 202406042 A TW202406042 A TW 202406042A
Authority
TW
Taiwan
Prior art keywords
die
package
metal
coupled
packaging substrate
Prior art date
Application number
TW112123141A
Other languages
English (en)
Inventor
安尼奇 佩托
弘博 魏
瓊雷伊維拉爾巴 比奧
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202406042A publication Critical patent/TW202406042A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

在封裝基板之上採用引線接合通道的積體電路（IC）封裝及相關製造方法。該IC封裝包括第一半導體晶粒（「第一晶粒」）和第一電子元件，每一者耦合至封裝基板。為了在第一晶粒與第一電子元件之間提供信號路由路徑，該IC封裝包括引線接合通道，該引線接合通道包括在耦合至相應第一晶粒第一電子元件的第一與第二金屬焊盤之間耦合的引線接合，以在第一晶粒與第一電子元件之間提供信號路由路徑。引線接合在垂直方向上在封裝基板之外延伸。引線接合通道能夠支援第一晶粒與第一電子元件之間更直接的信號路由路徑，而不必圍繞封裝基板中的KoZ路由此類信號路由路徑。

Description

在封裝基板之上採用引線接合通道的積體電路（IC）封裝及相關製造方法
本案的領域涉及包括由封裝基板支援的一或多個半導體晶粒的積體電路（IC）封裝，且更具體地涉及將該IC封裝中的半導體晶粒通訊地耦合至該IC封裝中的另一電子元件（例如，另一晶粒）。
積體電路（IC）是電子元件的基石。IC被封裝在IC封裝（亦被稱為「半導體封裝」或「晶片封裝」）中。IC封裝包括一或多個半導體晶粒，該一或多個半導體晶粒被安裝在封裝基板上且電耦合至封裝基板以提供針對（諸）晶粒的實體支援和電介面。（諸）晶粒與封裝基板的頂部金屬化層中的金屬互連（例如，金屬跡線、金屬線）電對接。封裝基板亦可包括一或多個其他金屬化層，該等金屬化層包括具有垂直互連通路（通孔）的金屬互連（例如，金屬跡線、金屬線），該等垂直互連通路將該等金屬互連一起耦合在毗鄰的金屬化層之間，以經由封裝基板提供至（諸）晶粒的電介面。封裝基板亦包括底部外部金屬化層，其包括耦合到外部金屬互連（例如，球柵陣列（BGA）互連）的金屬互連，以在IC封裝中的（諸）晶粒之間提供外部介面。外部金屬互連亦可被耦合（例如，焊接）到印刷電路板（PCB）中的跡線，以將IC封裝附接到該PCB，從而將其（諸）晶粒與耦合至該PCB的其他電路系統對接。
多個IC可被安裝到IC封裝中的封裝基板。例如，IC封裝可包括耦合至封裝基板的片上系統（SoC）晶粒和第二晶粒。例如，第二晶粒可包括期望在IC封裝中與SoC分開的晶粒中提供的安全電路、記憶體或其其他電路。為了提供到第二晶粒的通訊介面，第二晶粒被耦合至封裝基板的一或多個金屬化層中的金屬線（例如，金屬跡線）。該等金屬線提供經由封裝基板去往和來自第二晶粒的信號路由。例如，該等金屬跡線線路中的一些金屬跡線線路可被路由且被耦合至SoC晶粒，以支援該SoC晶粒與第二晶粒之間的晶粒到晶粒（D2D）通訊。第二晶粒可被放置在封裝基板的外部金屬化層上或毗鄰於該封裝基板的該外部金屬化層，以允許到SoC晶粒的更緊密的連通性。第二晶粒亦可被耦合至封裝基板的在外部金屬化層下的下部金屬化層中的金屬線。將第二晶粒放置在封裝基板上在該封裝基板中提供了禁入區劃（KoZ）區域，在該區域中，用於將其他信號路由到IC封裝中的其他電子元件的其他金屬線可能必須在第一水平方向（X軸和Y軸方向）上避開且圍繞該KoZ路由。例如，封裝基板的金屬化層中在SoC晶粒和IC封裝中的其他電子元件之間路由信號的金屬線可能必須圍繞該封裝基板中的第二晶粒的KoZ區域路由。此導致在圍繞KoZ區域路由的該等其他金屬線上攜帶的該等信號的長度更長，從而增大信號路徑阻抗，導致該等信號中的附加信號延遲。此外，圍繞KoZ區域的金屬線的路由可能要求該等金屬線具有更多彎曲，從而用於增大寄生電容。圍繞KoZ區域的金屬線的路由亦可能導致較低效率的信號路由和封裝基板中路由空間的使用，此可能導致該封裝基板中提供足夠的信號路由所需的金屬化層的面積（在第一水平方向上，在X軸和Y軸方向上）及/或數目（在垂直高度上，Z軸方向）增加，且成本增加。
本文所揭示的各態樣包括在封裝基板之上採用引線接合通道的積體電路（IC）封裝。亦揭示相關製造方法。該IC封裝包括被耦合至在第一水平方向上延伸的封裝基板的第一半導體晶粒（「第一晶粒」）（例如，片上系統（SoC）晶粒）。第一晶粒被耦合至封裝基板的（諸）金屬化層中的金屬互連以用於經由（諸）金屬化層中的金屬線將信號路由到第一晶粒和從第一晶粒路由該等信號。IC封裝亦包括耦合至封裝基板的第一電子元件。第一電子元件可被放置在封裝基板上以使得該封裝基板中的禁入區劃（KoZ）將全部地或部分地位於該封裝基板中的第一電子元件與第一晶粒之間的直接信號路由路徑中。例如，KoZ可是放置在第一晶粒與第一電子元件之間的封裝基板上的另一電子元件的結果。在另一實例中，KoZ可是封裝基板中其他信號路由路徑的結果。在示例性態樣，為了在IC封裝中的第一晶粒與第一電子元件之間提供信號路由路徑，該IC封裝包括耦合至第一晶粒和第一電子元件的引線接合通道。引線接合通道包括耦合至封裝基板和第一晶粒的第一金屬焊盤。引線接合通道亦包括耦合至封裝基板和第一電子元件的第二金屬焊盤。引線接合通道包括引線接合，每個引線接合耦合到相應第一金屬焊盤和第二金屬焊盤以在第一金屬焊盤與第二金屬焊盤之間提供信號路由路徑，以在第一晶粒和第一電子元件之間提供信號路由焊盤。引線接合在與第一方向正交的第二垂直方向上在封裝基板之外從第一金屬焊盤延伸到第二金屬焊盤。以此方式，引線接合通道可能夠支援第一晶粒與第一電子元件之間更直接的信號路由路徑，而不必圍繞封裝基板中的KoZ路由此類信號路由路徑。
在一個實例中，IC封裝亦包括耦合至封裝基板且毗鄰於第一晶粒的第二電子元件（例如，第二晶粒或深溝槽電容器（DTC））。第二電子元件亦耦合至封裝基板的（諸）金屬化層中的金屬互連以經由（諸）金屬化層中的金屬線提供去往和來自第二電子元件的信號路由路徑。第二電子元件被放置在封裝基板上以使得用於第二電子元件的信號路由KoZ存在於該封裝基板中，且全部地或部分地在該封裝基板中的第一晶粒與第一電子元件之間的直接信號路由路徑中。就此而言，引線接合通道的第一金屬焊盤被安置成毗鄰於第二電子元件的第一側、在封裝基板的第一水平方向上位於第一晶粒與第二電子元件之間。第二金屬焊盤被安置成毗鄰於第二電子元件的第二側，且被耦合至封裝基板和第一電子元件。引線接合通道的引線接合在封裝基板之外且在第二垂直方向上在第二電子元件之上從第一金屬焊盤延伸到第二金屬焊盤。以此方式，引線接合通道支援第一晶粒與第一電子元件之間更直接的信號路由，而不必提供圍繞封裝基板中的信號路由KoZ的不十分直接的信號路由路徑。
在另一實例中，IC封裝的封裝基板在該封裝基板的金屬化層中包括其他信號路由路徑，其在第一水平方向（X軸和Y軸方向）上在引線接合通道的第一金屬焊盤與第二金屬焊盤之間提供該封裝基板中的信號路由KoZ。引線接合通道的引線接合在封裝基板之外且在第二垂直方向上在信號路由KoZ之上從第一金屬焊盤延伸到第二金屬焊盤。以此方式，引線接合通道可能夠支援第一晶粒與第一電子元件之間更直接的信號路由，而不必由於必須圍繞封裝基板中的信號路由KoZ路由而在該封裝基板中提供不十分直接的信號路由路徑。
就此而言，在一個示例性態樣，提供了IC封裝。該IC封裝包括封裝基板，該封裝基板包括在第一方向上延伸的第一表面。該IC封裝亦包括耦合至封裝基板的第一表面的第一晶粒。該IC封裝亦包括引線接合通道。引線接合通道包括一或多個第一金屬焊盤，該一或多個第一金屬焊盤耦合至封裝基板的第一表面且耦合至第一晶粒。引線接合通道亦包括一或多個第二金屬焊盤，該一或多個第二金屬焊盤耦合至封裝基板的第一表面。引線接合通道亦包括一或多個引線接合，該一或多個引線接合安置在封裝基板之外，該一或多個引線接合中的每一者將一或多個第一金屬焊盤中的相應第一金屬焊盤耦合至一或多個第二金屬焊盤中的相應第二金屬焊盤。
在另一示例性態樣，提供了製造積體電路（IC）封裝的方法。該方法包括提供封裝基板，該封裝基板包括在第一方向上延伸的第一表面。該方法亦包括將第一晶粒耦合至封裝基板的第一表面。該方法亦包括形成引線接合通道，包括：形成耦合至封裝基板的第一表面且耦合至第一晶粒的一或多個第一金屬焊盤；形成耦合至封裝基板的第一表面的一或多個第二金屬焊盤；在封裝基板之外將一或多個引線接合中的每一者的第一端在封裝基板之外耦合至一或多個第一金屬焊盤；及將一或多個引線接合中的每一者的第二端在封裝基板之外耦合至一或多個第二金屬焊盤。
現在參照附圖，描述本案的若干示例性態樣。措辭「示例性」在本文中用於表示「用作示例、實例，或圖示」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
本文所揭示的各態樣包括在封裝基板上採用引線接合通道的積體電路（IC）封裝。亦揭示相關製造方法。該IC封裝包括耦合至在第一水平方向上延伸的封裝基板的第一半導體晶粒（「第一晶粒」）（例如，片上系統（SoC）晶粒）。第一晶粒被耦合至封裝基板的（諸）金屬化層中的金屬互連以用於經由（諸）金屬化層中的金屬線將信號路由到第一晶粒和從第一晶粒路由該等信號。IC封裝亦包括耦合至封裝基板的第一電子元件。第一電子元件可被放置在封裝基板上以使得該封裝基板中的禁入區劃（KoZ）將全部地或部分地位於該封裝基板中的第一電子元件與第一晶粒之間的直接信號路由路徑中。例如，KoZ可是放置在封裝基板上在第一晶粒與第一電子元件之間的另一電子元件的結果。在另一實例中，KoZ可是封裝基板中其他信號路由路徑的結果。在示例性態樣，為了在IC封裝中的第一晶粒與第一電子元件之間提供信號路由路徑，該IC封裝包括耦合至第一晶粒和第一電子元件的引線接合通道。引線接合通道包括耦合至封裝基板和第一晶粒的第一金屬焊盤。引線接合通道亦包括耦合至封裝基板和第一電子元件的第二金屬焊盤。引線接合通道包括引線接合，每個引線接合耦合到相應第一金屬焊盤和第二金屬焊盤以在第一金屬焊盤與第二金屬焊盤之間提供信號路由路徑，以在第一晶粒與第一電子元件之間提供信號路由焊盤。引線接合在與第一方向正交的第二垂直方向上在封裝基板之外從第一金屬焊盤延伸到第二金屬焊盤。以此方式，引線接合通道可能夠支援第一晶粒與第一電子元件之間更直接的信號路由路徑，而不必圍繞封裝基板中的KoZ路由此類信號路由路徑。
在從圖2A開始論述包括耦合至第一晶粒的引線接合通道的IC封裝的實例之前，其中該引線接合通道包括在封裝基板之上延伸以支援到第一晶粒的更直接的信號路由路徑的引線接合，下文首先關於圖1描述了包括在封裝基板之外的引線接合通道的IC封裝的實例。
圖1是示例性積體電路（IC）封裝100的俯視圖，其包括耦合至封裝基板104的第一半導體晶粒（「晶粒」）102。第一晶粒102被耦合至封裝基板104的第一外表面106。例如，第一晶粒102可是片上系統（SoC）晶粒。第一晶粒102被耦合至封裝基板104的外部金屬化層108。外部金屬化層108和封裝基板104中在第一垂直方向（Z軸方向）上位於外部金屬化層108下方的其他金屬化層包括由金屬互連進行互連的金屬線，以在封裝基板104中提供信號路由路徑。封裝基板104包括金屬線，該等金屬線提供用於去往第一晶粒102的通訊的信號路由路徑。IC封裝100亦包括亦被耦合至封裝基板104的第二晶粒110。例如，第二晶粒110可包括期望在IC封裝100中與第一晶粒102分開的晶粒中提供的安全電路、記憶體或其他電路。第二晶粒110亦被耦合至封裝基板104的外部金屬化層108。封裝基板104亦包括金屬線，其提供用於去往第二晶粒110的通訊的信號路由路徑。例如，封裝基板104中的一些金屬線可被耦合至第一晶粒102和第二晶粒110兩者以支援第一晶粒102和第二晶粒110之間的晶粒到晶粒（D2D）通訊。
繼續參照圖1，第二晶粒110被放置在封裝基板104上毗鄰於第一晶粒102。將第二晶粒110放置在封裝基板104上可在封裝基板104的外部金屬化層108及/或其他金屬化層中在第一垂直方向（Z軸方向）上在第二晶粒110下方提供禁入區劃（KoZ）區域112。用於將其他信號從第一晶粒102路由到IC封裝100中的其他電子元件的其他金屬線可能必須在第一水平方向（X軸和Y軸方向）上避開且圍繞KoZ區域112路由。此在圖1中示出，其中封裝基板104中的金屬化層（諸如外部金屬化層108）中且耦合至第一晶粒102的金屬線114（被示為隱藏線）圍繞封裝基板104中的KoZ區域112路由。此導致該等金屬線114的長度比在金屬線114可在第二晶粒110下方的封裝基板中路由（亦即，在第二晶粒110的佔用空間的垂直空間（Z軸）中的封裝基板104內）的情況下原本的長度更長，從而增大金屬線114的阻抗。此導致在金屬線114上攜帶的信號經歷附加延遲。此外，經由圍繞KoZ區域112彎曲金屬線114，金屬線114可能具有增大的寄生電容，此亦導致信號延遲。此外，圍繞KoZ區域112的金屬線114的路由亦可能導致效率較低的信號路由和封裝基板104中路由空間的使用。此可能導致封裝基板104中提供足夠的信號路由所需的金屬化層的面積（在第一水平方向上、在X軸和Y軸方向上）及/或數目（在垂直高度上，Z軸方向）增加，且成本增加。
圖2A和2B是示例性IC封裝200的相應的側視圖和俯視圖，IC封裝200包括耦合至第一晶粒204的引線接合通道202以提供到第一晶粒204的通訊通道。引線接合通道202包括引線接合206，引線接合206在封裝基板208之上延伸以支援到第一晶粒204的更直接的信號路由路徑。例如，引線接合通道202可被耦合至另一部件（該另一部件耦合至封裝基板208），以提供第一晶粒204與此另一部件之間的通訊鏈路。在此實例中，第一晶粒204被耦合至封裝基板208的第一表面210。作為實例，封裝基板208可是有芯封裝基板或無芯封裝基板。封裝基板208可經由經層壓金屬化層來形成，或者經由在彼此頂部形成金屬化層的堆積製程來形成。在該實例中，第一表面210是在X軸和Y軸方向的水平方向上延伸的平面表面或基本平面表面。例如，第一表面210可是封裝基板208的外部金屬化層212（1）的外表面。如圖2A中所示出的，第一晶粒204可被耦合至外部金屬化層212（1）中的金屬互連214（1），以將第一晶粒204耦合至封裝基板208，從而在封裝基板208與第一晶粒204之間提供信號路由路徑。作為實例，外部金屬化層212（1）可被形成為嵌入式跡線基板（ETS）層。金屬互連214（1）形成或被耦合至外部金屬化層212（1）中的金屬線216（1），金屬線216（1）提供封裝基板208中的信號路由路徑。作為實例，金屬線216（1）可被形成為重分佈線（RDL）。外部金屬化層212（1）中的金屬線216（1）亦可經由金屬互連214（2）-214（4）（例如，通孔、金屬柱）被耦合至其他金屬化層212（2）-212（4）中的金屬線216（2）-216（4），以在封裝基板208中提供信號路由路徑。
繼續參照圖2A和2B，採用第二晶粒220形式的第二電子元件218亦可被耦合至封裝基板208的第一表面210。替代地，第二電子元件218可是深溝槽電容器（DTC），其包括在嵌入在類似於晶粒的半導體基板的半導體基板中的溝槽中形成的電容器。第二晶粒220被安置在封裝基板208的第一表面210上毗鄰於第一晶粒204。在該實例中，第二晶粒220的第一側222毗鄰於第一晶粒204。第二晶粒220亦被耦合至外部金屬化層212（1）中的金屬互連214（1），以將第二晶粒220耦合至封裝基板208，從而在封裝基板208與第二晶粒220之間提供信號路由路徑。金屬互連214（1）形成或被耦合至外部金屬化層212（1）中在第二垂直方向（Z軸方向）上、在第二晶粒220下方的金屬線216（5），金屬線216（5）為封裝基板208中的第二晶粒220提供信號路由路徑。外部金屬化層212（1）中的金屬線216（5）亦可經由金屬互連214（2）（例如，通孔、金屬柱）被耦合至其他金屬化層212（2）-212（4）中的其他金屬線216（2）-216（4），以在封裝基板208中提供信號路由路徑。在該實例中，第二晶粒220在封裝基板208中建立KoZ區域224，如圖2A中IC封裝200的側視圖中所示出的，此是由於在KoZ區域224中提供的金屬線216（5）、216（6）專用於將信號路由到第二晶粒220。KoZ區域224在圖2B中的IC封裝200的俯視圖中以隱藏線被示出。因此，在此實例中，KoZ區域224是由金屬化層212（1）、212（2）中未被用於將信號路由到獨立於第二晶粒220的其他部件的金屬線216（5）、216（6）限定的區域。KoZ區域224與封裝基板208一起在X軸和Y軸方向上的第一水平方向上延伸。KoZ區域224亦在封裝基板208內在第二垂直方向（Z軸方向）上延伸。因此，KoZ區域224具有在X軸和Y軸方向上的第一水平方向上的水平區域佔用空間，該水平區域佔用空間在垂直方向（Z軸方向）上延伸。必須在KoZ區域224的區域內經由的其他信號路由路徑必須在KoZ區域224之外路由，以不干擾由金屬線216（5）、216（6）提供的信號路由路徑。
繼續參照圖2A和圖2B，為了提供到第一晶粒204的信號路由路徑，該等信號路由路徑期望穿過封裝基板208的KoZ區域224路由，以避免必須圍繞KoZ區域224路由此類信號路由路徑（如圖1中的實例所示出的），提供了引線接合通道202。在此實例中，引線接合通道202由形成在封裝基板208上的第一金屬焊盤226（1）和第二金屬焊盤226（2）來形成。例如，第一金屬焊盤226（1）和第二金屬焊盤226（2）可被形成在封裝基板208的第一表面210上。第一和第二金屬焊盤226（1）、226（2）可是由金屬製成的接合焊盤，諸如可接合（例如，焊接）導線的鉛材料。第一金屬焊盤226（1）和第二金屬焊盤226（2）被耦合至封裝基板208的外部金屬化層212（1）中的相應金屬線216（5），以在第一和第二金屬焊盤226（1）、226（2）與封裝基板208之間提供信號路由路徑。在此實例中，第一金屬焊盤226（1）毗鄰於第一晶粒204，位於第一晶粒204與第二晶粒220的第一側222之間。第二金屬焊盤226（2）與第二晶粒220毗鄰，即毗鄰於在第二晶粒220的第一側222（1）的相對側上的第二晶粒220的第二側222（2）。第一金屬焊盤226（1）經由被耦合至從封裝基板208的第一表面210暴露的第一金屬線216（1）的金屬互連214（1）而被耦合至第一晶粒204。第二金屬焊盤226（2）被耦合至從封裝基板208的第一表面210暴露的金屬線216（1）的金屬互連214（1）。如圖2B中所示出的及在圖2C中IC封裝200的俯視圖中更詳細地示出的，提供引線接合206，引線接合206是在其相應的第一和第二端228（1）、228（2）上耦合（例如，接合）至第一和第二金屬焊盤226（1）、226（2）的金屬線，以在第一與第二金屬焊盤226（1）、226（2）之間提供導電連接。引線接合206在封裝基板208的外部並在其之外。在此實例中的引線接合206在與第一表面210的第一水平方向（X軸和Y軸方向）正交的第二垂直方向（Z軸方向）上在封裝基板208的第一表面210之上及在第二晶粒220之上延伸。在此實例中，每個引線接合206在垂直方向（Z軸方向）上與垂直平面P 1相交，該垂直平面P 1亦與第二晶粒220相交。垂直平面P 1與封裝基板208的第一水平方向（X軸和Y軸方向）正交。然而，不要求每個引線接合206與亦與第二晶粒220相交的垂直平面P 1相交。
以此方式，引線接合206提供到第一晶粒204的信號路由路徑，該信號路由路徑可在封裝基板208之外在第二晶粒220之上延伸到第二金屬焊盤226（2），以在第一晶粒204與第二金屬焊盤226（2）之間提供更直接的信號路由路徑。信號路由路徑不必圍繞封裝基板208中由於第二晶粒220的存在及第二晶粒220到封裝基板208中的金屬線216（5）、216（6）的連通性導致的KoZ區域224路由。在此實例中，引線接合206在不同於第一晶粒204與第一金屬焊盤226（1）之間的金屬線216（1）之上的信號路由的方向的方向上，在第一與第二金屬焊盤226（1）、226（2）之間路由。
KoZ區域可存在於封裝基板中，即使不是直接在耦合至封裝基板的另一部件（諸如晶粒）下方。亦可在此類封裝基板中提供引線接合通道，以避免必須圍繞KoZ區域路由信號路由路徑。就此而言，圖3是可在IC封裝中提供的另一封裝基板300的俯視圖，該IC封裝包括圍繞外部金屬化層302中的信號路由KoZ區域308路由的外部金屬化層302中的金屬線306。其他金屬線309被安置在形成KoZ區域308的外部金屬化層302中。KoZ區域308中的金屬線309不存在於外部金屬化層302中，因為封裝基板300被設計用於要在垂直方向（Z軸方向）上在金屬線306上方（圖3中的頁面之外）被安裝在封裝基板300上的另一晶粒或其他電子部件。如圖3中所示出的，封裝基板300包括被耦合至金屬互連312的其他金屬線310，以作為用於要被耦合至外部金屬化層302的晶粒的著陸區域314的一部分。該等其他金屬線310圍繞KoZ區域308路由至外部金屬化層302中的其他金屬互連312。
圖4A和圖4B是示例性IC封裝400的相應的側視圖和俯視圖，該示例性IC封裝400包括引線接合通道402，引線接合通道402用於提供到第一晶粒404的通訊通道，而不必使通訊通道圍繞IC封裝400的封裝基板408中的KoZ區域路由。例如，可能期望在第一晶粒404與IC封裝400中的另一部件之間提供信號路由路徑，其中KoZ區域424存在於該期望的信號路由路徑中，但是此KoZ區域不是由於封裝基板408中存在的金屬線，是由於將第二電子元件放置在KoZ區域424上方的封裝基板408上。第一晶粒404與此類另一部件之間的信號路由路徑可包括延伸穿過封裝基板408及穿過在封裝基板408之外延伸的引線接合通道402該兩者的信號路由路徑。
就此而言，如圖4A和4B中所示出的，引線接合通道402包括在封裝基板408之上延伸的引線接合406以支援到第一晶粒404的信號路由路徑。例如，引線接合通道402可被耦合至另一部件（該另一部件耦合至封裝基板408），以提供第一晶粒404與此另一部件之間的通訊鏈路。在此實例中，第一晶粒404被耦合至封裝基板408的第一表面410。作為實例，封裝基板408可是有芯封裝基板或無芯封裝基板。封裝基板408可經由經層壓金屬化層來形成，或者經由在彼此頂部形成金屬化層的堆積製程來形成。在該實例中，第一表面410是在X軸和Y軸方向的水平方向上延伸的平面表面或基本平面表面。例如，第一表面410可是封裝基板408的外部金屬化層412（1）的外表面。作為實例，外部金屬化層412（1）可被形成為ETS層。如圖4A中所示出的，第一晶粒404可被耦合至外部金屬化層412（1）中的金屬互連414（1），以將第一晶粒404耦合至封裝基板408，從而在封裝基板408與第一晶粒404之間提供信號路由路徑。金屬互連414（1）形成或被耦合至外部金屬化層412（1）中的金屬線416(1)，金屬線416（1）在封裝基板408中提供信號路由路徑。作為實例，第一金屬線416（1）可被形成為RDL。外部金屬化層412（1）中的第一金屬線416（1）亦可經由金屬互連414（2）-414（4）（例如，通孔、金屬柱）被耦合至其他金屬化層412（2）-412（4）中的其他金屬線416（2）-416（4），以在封裝基板408中提供信號路由路徑。
參照圖4B，KoZ區域424存在於封裝基板408中，因為存在專用於路由不在第一金屬線416（1）上路由的信號的金屬線。因此，KoZ區域224是由金屬化層412（1）-412（4）中用於路由除在第一金屬線416（1）上路由的信號之外的其他信號的金屬線限定的區域。KoZ區域424與封裝基板408一起在X軸和Y軸方向上的第一水平方向上延伸。KoZ區域424亦在封裝基板408內在第二垂直方向（Z軸方向）上延伸。因此，KoZ區域424具有在X軸和Y軸方向上的第一水平方向上的水平區域佔用空間，該水平區域佔用空間在垂直方向（Z軸方向）上延伸。必須在KoZ區域424的區域內穿過的其他信號路由路徑必須在KoZ區域424之外路由。
繼續參照圖2A和圖2B，為了提供到第一晶粒404的信號路由路徑，該等信號路由路徑期望穿過封裝基板408的KoZ區域424路由，以避免必須圍繞KoZ區域424路由此類信號路由路徑（如圖3中的實例所示出的），提供了引線接合通道402。在此實例中，引線接合通道402由形成在封裝基板408上的第一金屬焊盤426（1）和第二金屬焊盤426（2）來形成。例如，第一金屬焊盤426（1）和第二金屬焊盤426（2）可被形成在封裝基板408的第一表面410上。第一和第二金屬焊盤426（1）、426（2）可是由金屬製成的接合焊盤，諸如可接合（例如，焊接）導線的鉛材料。第一金屬焊盤426（1）被耦合至封裝基板408的外部金屬化層412（1）中的相應第一金屬線416（1），以在第一金屬焊盤426（1）與第一晶粒404之間提供信號路由路徑。在此實例中，第一金屬焊盤426（1）位於與第一晶粒404的第一側427（1）毗鄰處。第二金屬焊盤426（2）位於與第一晶粒404的第二側427（2）毗鄰處。第一金屬焊盤426（1）經由被耦合至（耦合至第一金屬線416（1）的）金屬互連414（1）而被耦合至第一晶粒404，其中金屬互連414（1）從封裝基板408的第一表面410暴露。如圖4B中所示出的，引線接合406是在其相應的第一和第二端428（1）、428（2）上耦合（例如，接合）至第一和第二金屬焊盤426（1）、426（2）的金屬線，以在第一與第二金屬焊盤426（1）、426（2）之間提供導電連接。引線接合406在封裝基板408的外部並在其之外。在此實例中的引線接合406在與第一表面410的第一水平方向（X軸和Y軸方向）正交的第二垂直方向（Z軸方向）上在封裝基板408的第一表面410之上延伸。在此實例中，每個引線接合406在垂直方向（Z軸方向）上與垂直平面P 2相交，該垂直平面P 2亦與KoZ區域424相交。垂直平面P 2與封裝基板408的第一水平方向（X軸和Y軸方向）正交。然而，不要求每個引線接合406與亦與KoZ區域424相交的垂直平面P 2相交。
以此方式，引線接合406提供到第一晶粒404的信號路由路徑，該信號路由路徑可在封裝基板408之外在KoZ區域424之上延伸到第二金屬焊盤426（2），以在第一晶粒404與第二金屬焊盤426（2）之間提供信號路由路徑。由引線接合406提供的信號路由路徑不必由於封裝基板408中的KoZ區域424的存在而圍繞封裝基板408中的KoZ區域424路由。
可採用製造製程來製造IC封裝，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上、在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝200、400。就此而言，圖5是圖示製造IC封裝的示例性製造製程500的流程圖，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝。針對圖2A至圖2C和圖4A和圖4B中的IC封裝200、400來論述圖5中的製造製程500，但是注意，製造製程500不限於製造類似於圖2A至圖2C、及圖4A和圖4B中的IC封裝200、400的IC封裝。
就此而言，如圖5中所示出的，此實例中製造製程500的第一步驟可是提供封裝基板208、408，封裝基板208、408包括在第一方向（X軸和Y軸方向）上延伸的第一表面210、410（圖5中的方塊502）。製造製程500中的下一步驟可是將第一晶粒204、404耦合至封裝基板208、408的第一表面210、410（圖5中的方塊504）。製造製程500中的下一步驟可是形成引線接合通道202、402（圖5中的方塊506）。形成引線接合通道202、402可包括形成耦合至封裝基板208、408的第一表面210、410且耦合至第一晶粒204、404的一或多個第一金屬焊盤226（1）、426（1）（圖5中的方塊508）。形成引線接合通道202、402亦可包括形成耦合至封裝基板208、408的第一表面210、410的一或多個第二金屬焊盤226（2）、426（2）（圖5中的方塊510）。形成引線接合通道202、402亦可包括在封裝基板208、408之外將一或多個引線接合206、406中的每一者的第一端228（1）、428（1）在封裝基板208、408之外耦合至一或多個第一金屬焊盤226（1）、426（1）（圖5中的方塊512）。形成引線接合通道202、402亦可包括將一或多個引線接合206、406中的每一者的第二端228（2）、428（2）在封裝基板208、408之外耦合至一或多個第二金屬焊盤226（2）、426（2）（圖5中的方塊514）。
可採用其他製造製程來製造IC封裝，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝。就此而言，圖6A至圖6C是圖示製造IC封裝的另一示例性製造製程600的流程圖，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝。圖7A至圖7F是根據圖6A至圖6C中的製造製程600的IC封裝的製造期間的示例性製造階段700A至圖700F。參照圖2A和圖2C中的IC封裝200來論述圖6A至圖6C中的製造製程600，及如圖7A至圖7F中的製造階段700A至圖700F所示出的，但是注意此不是限制性的。注意，製造製程600可是在同一製程中形成多個IC封裝200，其隨後在製造時被切單。
就此而言，如圖7A中的製造階段700A所示出的，製造IC封裝200的第一步驟是要提供封裝基板208（圖6A中的方塊602）。如圖7B中的製造階段700B所示出的，製造IC封裝200的下一步驟是將第一晶粒204和第二晶粒220放置在且耦合至封裝基板的第一表面210上（圖6A中的方塊604）。第一晶粒204的晶粒互連230被耦合至封裝基板208，以將第一晶粒204實體耦合和電耦合至封裝基板208。第二晶粒220的晶粒互連232被耦合至封裝基板208，以將第二晶粒220實體耦合和電耦合至封裝基板208。
如圖7C中的製造階段700C所示出的，製造IC封裝200的下一步驟是要在封裝基板208的第一表面210上形成第一和第二金屬焊盤226（1）、226（2）（圖6B中的方塊606）。第一金屬焊盤226（1）經由封裝基板208被耦合至第一晶粒204。引線接合206隨後被耦合在第一與第二金屬焊盤226（1）、226（2）之間以形成引線接合通道202。引線接合206被形成在封裝基板208的第一表面210之上和封裝基板208之外，及第二晶粒220之上。隨後，如圖7D中的製造階段700D所示出的，製造IC封裝200的下一步驟是要在第一和第二晶粒204、220之上及在封裝基板208的第一表面210上用包塑材料形成包塑234，以絕緣和保護第一和第二晶粒204、220且形成IC封裝200（圖6B中的方塊608）。
如圖7E中的製造階段700E所示出的，製造IC封裝200的下一步驟是要倒裝IC封裝200且在封裝基板208的第二外部金屬化層212（4）上及/或與之耦合形成外部互連236（例如，焊料凸塊、球柵陣列（BGA）互連），以提供到IC封裝200的外部介面（圖6C中的方塊610）。隨後，如圖7F中的製造階段700F所示出的，製造IC封裝200的下一步驟是要在外部互連236被形成在封裝基板208上之後再次倒裝IC封裝200。作為實例，IC封裝200及其外部互連236可被安裝在印刷電路板（PCB）中。若IC封裝200與數個其他IC封裝200同時被形成在封裝基板208上，則IC封裝200可被切單。
一種IC封裝，其包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C、4A至圖4B和7A至圖7F中且根據但不限於圖5至圖6C中的任何示例性製造製程，且根據本文所揭示的任何態樣可被提供在或整合到任何基於處理器的設備中的IC封裝。不作為限定的實例包括：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、膝上型電腦、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡，等等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機、可攜式數位視訊播放機、汽車、交通工具部件、航空電子系統、無人機、及多旋翼飛行器。
就此而言，圖8圖示了基於處理器的系統800的實例，該系統800包括可在一或多個IC封裝802（1）-802（7）中提供的電路。IC封裝802（1）-802（7）可包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C、4A至圖4B和7A至圖7F中且根據但不限於圖5至圖6C中的任何示例性製造製程的IC封裝。在此實例中，基於處理器的系統800可被形成為IC封裝802中的IC 804且被形成為片上系統（SoC）806。基於處理器的系統800包括中央處理單元（CPU）808，該CPU 808包括一或多個處理器810，該等處理器810亦可被稱為CPU核或處理器核。CPU 808可具有被耦合至CPU 808以用於對臨時儲存的資料進行快速存取的快取緩衝記憶體812。CPU 808耦合到系統匯流排814，且可將被包括在基於處理器的系統800中的主設備和從設備相互耦合。如眾所周知的，CPU 808經由在系統匯流排814上交換位址、控制和資料資訊來與該等其他設備通訊。例如，CPU 808可向作為從設備的實例的記憶體控制器816傳達匯流排異動請求。儘管在圖8中未圖示，但可提供多個系統匯流排814，其中每個系統匯流排814構成不同的織構。
其他主設備和從設備可被連接到系統匯流排814。如圖8中所圖示的，作為實例，該等設備可包括包含記憶體控制器816和（諸）記憶體陣列818的記憶體系統820、一或多個輸入裝置822、一或多個輸出設備824、一或多個網路周邊設備826、及一或多個顯示控制器828。（諸）記憶體系統820、一或多個輸入裝置822、一或多個輸出設備824、一或多個網路周邊設備826、及一或多個顯示控制器828中的每一者可被提供在相同或不同的IC封裝802（2）-802（7）中。（諸）輸入裝置822可包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出設備824可包括任何類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。（諸）網路周邊設備826可是配置成允許往來於網路830的資料交換的任何設備。網路830可是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網（WAN）、藍芽™網路、及網際網路。（諸）網路周邊設備826可被配置成支援所期望的任何類型的通訊協定。
CPU 808亦可被配置成經由系統匯流排814存取（諸）顯示控制器828以控制發送給一或多個顯示器832的資訊。（諸）顯示控制器828經由一或多個視訊處理器834向（諸）顯示器832發送要顯示的資訊，視訊處理器834將要顯示的資訊處理成適於（諸）顯示器832的格式。作為實例，（諸）顯示控制器828和（諸）視訊處理器834可作為IC被包括在相同或不同IC封裝802（2）、802（3）中、及包含CPU 808的相同或不同IC封裝802中。（諸）顯示器832可包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。
圖9圖示了包括由一或多個IC 902形成的射頻（RF）部件的示例性無線通訊設備900，其中IC 902中的任一者可被包括在IC封裝903中，IC封裝903包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在垂直方向上在該封裝基板中的信號路由KoZ之上從被耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C、4A至圖4B和7A至圖7F中且根據但不限於圖5至圖6C中的任何示例性製造製程的IC封裝。作為實例，無線通訊設備900可包括或被提供在任何上述設備中。如圖9中所示，無線通訊設備900包括收發機904和資料處理器906。資料處理器906可包括記憶體以儲存資料和程式碼。收發機904包括支援雙向通訊的發射器908和接收器910。一般而言，無線通訊設備900可包括用於任何數目的通訊系統和頻帶的任何數目的發射器908及/或接收器910。收發機904的全部或一部分可被實現在一或多個模擬IC、RF IC（RFIC）、混合信號IC等上。
發射器908或接收器910可使用超外差式架構或直接變頻式架構來實現。在超外差式架構中，信號在RF和基頻之間多級變頻，例如對於接收器910而言，在一級中從RF到中頻（IF），隨後在另一級中從IF到基頻。在直接變頻式架構中，信號在一級中在RF和基頻之間變頻。超外差式及直接變頻式架構可使用不同的電路塊及/或具有不同的要求。在圖9中的無線通訊設備900中，發射器908和接收器910用直接變頻式架構來實現。
在發射路徑中，資料處理器906處理要被傳送的資料且向發射器908提供I和Q類比輸出信號。在示例性無線通訊設備900中，資料處理器906包括數位類比轉換器（DAC）912（1）、912（2）以將由資料處理器906產生的數位信號轉換成I和Q類比輸出信號（例如，I和Q輸出電流）以供進一步處理。
在發射器908內，低通濾波器914（1）、914（2）分別對I和Q類比輸出信號進行濾波以移除由在前的數位類比轉換引起的不期望信號。放大器（AMP）916（1）、916（2）分別放大來自低通濾波器914（1）、914（2）的信號且提供I和Q基頻信號。升頻轉換器918經由混頻器920（1）、920（2）用來自發射（TX）本端振盪器（LO）信號產生器922的I和Q TX LO信號來升頻轉換I和Q基頻信號，以提供經升頻轉換信號924。濾波器926對經升頻轉換信號924進行濾波以移除由升頻轉換引起的不期望信號及接收頻帶中的雜訊。功率放大器（PA）928放大來自濾波器926的經升頻轉換信號924，以獲得期望的輸出功率位準並提供發射RF信號。該發射RF信號被路由經過雙工器或開關930並經由天線932被發射。
在接收路徑中，天線932接收由基地台傳送的信號並提供收到RF信號，該收到RF信號被路由經過雙工器或開關930並被提供給低雜訊放大器（LNA）934。雙工器或開關930被設計成用特定的接收（RX）與TX雙工器頻率分隔來操作，使得RX信號與TX信號隔離。該收到RF信號由LNA 934放大且由濾波器936濾波，以獲得期望的RF輸入信號。降頻轉換混頻器938(1)、938(2)將濾波器936的輸出與來自RX LO信號產生器940的I和Q RX LO信號（亦即，LO_I和LO_Q）進行混頻以產生I和Q基頻信號。I和Q基頻信號由AMP 942（1）、942（2）放大且進一步由低通濾波器944（1）、944（2）濾波以獲得I和Q類比輸入信號，該I和Q類比輸入信號被提供給資料處理器906。在此實例中，資料處理器906包括類比數位轉換器（ADC）946（1）、946（2）以將類比輸入信號轉換成要進一步由資料處理器906處理的數位信號。
在圖9的無線通訊設備900中，TX LO信號產生器922產生用於升頻轉換的I和Q TX LO信號，而RX LO信號產生器940產生用於降頻轉換的I和Q RX LO信號。每個LO信號是具有特定基頻的週期性信號。TX鎖相迴路（PLL）電路948從資料處理器906接收定時資訊，且產生用於調整來自TX LO信號產生器922的TX LO信號的頻率及/或相位的控制信號。類似地，RX PLL電路950從資料處理器906接收定時資訊，且產生用於調整來自RX LO信號產生器940的RX LO信號的頻率及/或相位的控制信號。
本領域技藝人士將進一步領會，結合本文所揭示的諸態樣描述的各種圖示說明性邏輯區塊、模組、電路和演算法可被實現為電子硬體、儲存在記憶體中或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令，或該兩者的組合。本文中所揭示的記憶體可是任何類型和大小的記憶體，且可被配置成儲存所期望的任何類型的資訊。為了清楚地圖示此種可互換性，各種圖示說明性部件、方塊、模組、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決於具體應用、設計選擇，及/或加諸於整體系統上的設計約束。技藝人士可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範圍。
結合本文中所揭示的各態樣描述的各種圖示說明性邏輯區塊、模組、及電路可用被設計成執行本文所描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、離散閘或電晶體邏輯、離散硬體部件，或其任何組合來實現或執行。處理器可是微處理器，但在替換方案中，處理器可是任何一般處理器、控制器、微控制器或狀態機。處理器亦可被實現為計算設備的組合（例如DSP與微處理器的組合、多個微處理器、與DSP核協調的一或多個微處理器，或任何其他此類配置）。
本文中所揭示的各態樣可被實施在硬體和儲存在硬體中的指令中，且可常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM，或本領域中所知的任何其他形式的電腦可讀取媒體中。示例性儲存媒體被耦合到處理器，以使得處理器能從/向該儲存媒體讀取/寫入資訊。在替換方案中，儲存媒體可被整合到處理器。處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在遠程站中。在替換方案中，處理器和儲存媒體可作為離散部件常駐在遠端站、基地台或伺服器中。
亦注意到，本文任何示例性態樣中所描述的操作步驟是為了提供實例和論述而被描述的。所描述的操作可按除了所圖示的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，可組合示例性態樣中論述的一或多個操作步驟。應理解，如對本領域技藝人士顯而易見地，在流程圖中圖示的操作步驟可進行眾多不同的修改。本領域技藝人士亦將理解，可使用各種不同技術和技藝中的任何一種來表示資訊和信號。例如，貫穿上面說明始終可能被述及的資料、指令、命令、資訊、信號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子，或其任何組合來表示。
提供對本案的先前描述是為使得本領域任何技藝人士皆能夠製作或使用本案。對本案的各種修改對於本領域技藝人士將是顯而易見的，且本文中所定義的普適原理可被應用於其他變形。由此，本案並非意欲被限定於本文中所描述的實例和設計，而是應被授予與本文中所揭示的原理和新穎特徵一致的最廣義的範圍。
在以下經編號條款中描述了各實現實例：
1.一種積體電路（IC）封裝，包括：
封裝基板，該封裝基板包括在第一方向上延伸的第一表面；
第一晶粒，第一晶粒耦合至封裝基板的第一表面；
引線接合通道，包括：
一或多個第一金屬焊盤，該一或多個第一金屬焊盤耦合至封裝基板的第一表面且耦合至第一晶粒；
一或多個第二金屬焊盤，該一或多個第二金屬焊盤耦合至封裝基板的第一表面；及
一或多個引線接合，該一或多個引線接合安置在封裝基板之外，該一或多個引線接合中各自將一或多個第一金屬焊盤中的相應第一金屬焊盤耦合至一或多個第二金屬焊盤中的相應第二金屬焊盤。
2.如條款1的IC封裝，其中一或多個引線接合在與第一方向正交的第二方向上在封裝基板的第一表面之上延伸。
3.如條款1或2的IC封裝，進一步包括：第二電子元件，第二電子元件耦合至封裝基板的第一表面，第二電子元件毗鄰於第一晶粒；
其中一或多個引線接合中的至少一者的至少一部分與相交於第二電子元件的第一垂直平面相交。
4.如條款3的IC封裝，其中一或多個引線接合中的每一者的至少一部分與相交於第二電子元件的垂直平面相交。
5.如條款3或4的IC封裝，其中：
第二電子元件包括毗鄰於第一晶粒的第一側；
一或多個第一金屬焊盤被安置成毗鄰於第一晶粒且在第一方向上在第一晶粒與第二電子元件的第一側之間；及
一或多個第二金屬焊盤被安置成毗鄰於第二電子元件的第二側。
6.如條款3至5中任一者的IC封裝，其中：
封裝基板進一步包括外部金屬化層，該外部金屬化層毗鄰於該封裝基板的第一表面；
第二電子元件被耦合至外部金屬化層；且
外部金屬化層包括禁入區劃（KoZ）區域，該KoZ區域包括一或多個第一金屬線，其中該KoZ區域在第一方向上延伸且與正交於第一方向的第一平面至少部分地相交。
7.如條款3至6中任一者的IC封裝，其中：第二電子元件包括第二晶粒。
8.如條款3至7中任一者的IC封裝，其中：第二電子元件包括深溝槽電容器。
9.如條款1的IC封裝，其中：
封裝基板進一步包括：毗鄰於該封裝基板的第一表面的外部金屬化層；且
外部金屬化層包括禁入區劃（KoZ）區域，該KoZ區域包括在第一方向上延伸的一或多個第一金屬線；且
一或多個引線接合中的至少一個引線接合的至少一部分與正交於第一方向且與KoZ區域的至少一部分相交的第一垂直平面相交。
10.如條款9的IC封裝，其中IC封裝不包括耦合至與第一垂直平面相交的封裝基板第一表面的第二電子元件。
11.如條款9或10的IC封裝，其中：
外部金屬化層包括耦合至一或多個第一金屬焊盤的一或多個第二金屬線；且
第一晶粒被耦合至一或多個第二金屬線。
12.如條款11的IC封裝，其中：
一或多個第二金屬線在第三方向上朝向一或多個第一金屬焊盤延伸；且
一或多個引線接合在不同於第三方向的第四方向上從一或多個第一金屬焊盤朝向一或多個第二金屬焊盤延伸。
13.如條款1至12中任一者的IC封裝，其中：
一或多個第一金屬焊盤從封裝基板的第一表面暴露；且
一或多個第二金屬焊盤從封裝基板的第一表面暴露。
14.如條款1至13中任一者的IC封裝，其中：
封裝基板包括金屬化層，該金屬化層包括多個金屬線；
一或多個第一金屬焊盤被耦合至多個金屬線；且
第一晶粒被耦合至多個金屬線。
15.如條款1至14中任一者的IC封裝，該IC封裝被整合到選自包括以下各項的群的設備中：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機、可攜式數位視訊播放機、汽車、交通工具部件、航空電子系統、無人機、及多旋翼飛行器。
16.一種製造積體電路（IC）封裝的方法，包括：
提供封裝基板，該封裝基板包括在第一方向上延伸的第一表面；
將第一晶粒耦合至封裝基板的第一表面；及
形成引線接合通道，包括：
形成一或多個第一金屬焊盤，該一或多個第一金屬焊盤耦合至封裝基板的第一表面且耦合至第一晶粒；
形成一或多個第二金屬焊盤，該一或多個第二金屬焊盤耦合至封裝基板的第一表面；
在封裝基板之外將一或多個引線接合的每一者的第一端在該封裝基板之外耦合至一或多個第一金屬焊盤；及
將一或多個引線接合的每一者的第二端在封裝基板之外耦合至一或多個第二金屬焊盤。
17.如條款16的方法，進一步包括：在與第一方向正交的第二方向上在封裝基板的第一表面之上延伸一或多個引線接合。
18.如條款16或17的方法，進一步包括：將第二電子元件耦合至封裝基板的第一表面且毗鄰於第一晶粒；
其中延伸一或多個引線接合進一步包括：延伸該一或多個引線接合，該一或多個引線接合與相交於第二電子元件的第一垂直平面至少部分地相交。
19.如條款18的方法，其中：
將第二電子元件耦合至封裝基板的第一表面進一步包括：將第二電子元件的第一側耦合毗鄰於第一晶粒；
形成一或多個第一金屬焊盤進一步包括：毗鄰於第一晶粒且在第一方向上在第一晶粒與第二電子元件的第一側之間形成該一或多個第一金屬焊盤；且
形成一或多個第二金屬焊盤進一步包括：毗鄰於第二電子元件的第二側形成該一或多個第二金屬焊盤。
20.如條款求18或19的方法，其中：
封裝基板進一步包括：毗鄰於該封裝基板的第一表面的外部金屬化層，該外部金屬化層包括禁入區劃（KoZ）區域，該KoZ區域包括一或多個第一金屬線，該KoZ區域在第一方向上延伸；且
將第二電子元件耦合至封裝基板的第一表面進一步包括：將第二電子元件耦合至外部金屬化層以使得第二電子元件與第一垂直平面至少部分地相交。
21.如條款16或17的方法，其中：
封裝基板進一步包括：毗鄰於該封裝基板的第一表面的外部金屬化層，該外部金屬化層包括禁入區劃（KoZ）區域，該KoZ區域包括在第一方向上延伸的一或多個第一金屬線；且
延伸一或多個引線接合進一步包括：延伸該一或多個引線接合，該一或多個引線接合與正交於第一方向且與KoZ區域的至少一部分相交的第一垂直平面至少部分地相交。
22.如條款21的方法，進一步包括：不將第二電子元件耦合至與第一垂直平面相交的封裝基板第一表面。
23.如條款求21或22的方法，其中：
形成一或多個第一金屬焊盤進一步包括：將該一或多個第一金屬焊盤耦合至外部金屬化層中的一或多個第二金屬線；且
將第一晶粒耦合至封裝基板第一表面進一步包括：將第一晶粒耦合至一或多個第二金屬線。
24.如條款21至23中任一者的方法，進一步包括：不將第二電子元件耦合至與第一垂直平面相交的封裝基板第一表面。
100:IC封裝 102:第一晶粒 104:封裝基板 106:第一外表面 108:外部金屬化層 110:第二晶粒 112:KoZ區域 114:金屬線 200:IC封裝 202:引線接合通道 204:第一晶粒 206:引線接合 208:封裝基板 210:第一表面 212:外部金屬化層 214(1):金屬互連 214(2):金屬互連 214(3):金屬互連 214(4):金屬互連 214(5):金屬互連 216(1):金屬線 216(2):金屬線 216(3):金屬線 216(6):金屬線 218:第二電子元件 220:第二晶粒 222(1):第一側 222(2):第二側 224:KoZ區域 226:金屬焊盤 226(1):第一金屬焊盤 226(2):第二金屬焊盤 228:端 228(1):第一端 228(2):第二端 230:晶粒互連 232:晶粒互連 234:包塑 236:外部互連 300:封裝基板 302:外部金屬化層 306:金屬線 308:KoZ區域 309:金屬線 310:金屬線 312:金屬互連 314:著陸區域 400:IC封裝 402:引線接合通道 404:第一晶粒 406:引線接合 408:封裝基板 410:第一表面 412(1):外部金屬化層 412(2):金屬化層 412(3):金屬化層 412(4):金屬化層s 414(1):金屬互連 414(2):金屬互連 414(3):金屬互連 414(4):金屬互連 416(1):第一金屬線 416(2):金屬線 416(3):金屬線 416(4):金屬線 424:KoZ區域 426(1):第一金屬焊盤 426(2):第二金屬焊盤 427(1):第一側 427(2):第二側 428(1):第一端 428(2):第二端 500:製造製程 502:步驟 504:步驟 506:步驟 508:步驟 510:步驟 512:步驟 514:步驟 600:製造製程 602:步驟 604:步驟 606:步驟 608:步驟 610:步驟 612:步驟 700A:製造階段 700B:製造階段 700C:製造階段 700D:製造階段 700E:製造階段 700F:製造階段 800:系統 802:IC封裝 802(1):IC封裝 802(2):IC封裝 802(3):IC封裝 802(4):IC封裝 802(5):IC封裝 802(6):IC封裝 802(7):IC封裝 804:IC 806:SoC 808:CPU 810:處理器 812:快取緩衝記憶體 814:系統匯流排 816:記憶體控制器 818:記憶體陣列 820:記憶體系統 822:輸入裝置 824:輸出設備 826:網路周邊設備 828:顯示控制器 830:網路 832:顯示器 834:視訊處理器 900:無線通訊設備 902:IC 903:IC封裝 904:收發機 906:資料處理器 908:發射器 910:接收器 912(1):DAC 912(2):DAC 914(1):低通濾波器 914(2):低通濾波器 916(1):AMP 916(2):AMP 918:升頻轉換器 920(1):混頻器 920(2):混頻器 922:TX LO信號產生器 924:升頻轉換信號 926:濾波器 928:功率放大器（PA） 930:開關 932:天線 934:低雜訊放大器（LNA） 936:濾波器 938(1):降頻轉換混頻器 938(2):降頻轉換混頻器 940:RX LO信號產生器 942(1):AMP 942(2):AMP 944(1):低通濾波器 944(2):低通濾波器 946(1):類比數位轉換器（ADC） 946(2):類比數位轉換器（ADC） 948:TX鎖相迴路（PLL）電路 950:RX PLL電路 P 1:垂直平面 P 2:垂直平面 X:方向 Y:方向 Z:方向
圖1是示例性積體電路（IC）封裝的俯視圖，其包括彼此毗鄰且耦合至封裝基板的第一外表面的第一半導體晶粒（「晶粒」）和第一電子元件，其中該封裝基板中的（諸）金屬化層包括圍繞封裝基板中的信號路由禁入區劃（KoZ）在第一水平方向上路由的用於第一電子元件的信號路由路徑；
圖2A是示例性IC封裝的側視圖，其包括彼此毗鄰且耦合至封裝基板的第一外表面的第一晶粒和第一電子元件，且進一步包括引線接合通道，該引線接合通道包括在第二垂直方向上至少部分地在第一電子元件之上延伸的引線接合，以支援第一晶粒與第一電子元件之間更直接的信號路由路徑，而不必圍繞用於第一電子元件的該封裝基板中的信號路由KoZ路由此類信號路由路徑；
圖2B是圖2A中的IC封裝的俯視圖；
圖2C是圖2A中的IC封裝的特寫俯視圖；
圖3是另一封裝基板的俯視圖，其包括圍繞金屬化層中的信號路由KoZ路由的該金屬化層中的信號路由路徑；
圖4A是另一示例性IC封裝的側視圖，其包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在第二垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑；
圖4B是圖4A中的IC封裝的俯視圖；
圖5是圖示製造IC封裝的示例性製造製程的流程圖，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在第二垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝；
圖6A至圖6C是圖示製造IC封裝的另一示例性製造製程的流程圖，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在第二垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C和4A至圖4B中的IC封裝；
圖7A至圖7F是根據圖6A至圖6C中的示例性製造製程的IC封裝的製造期間的示例性製造階段；
圖8是示例性基於處理器的系統的方塊圖，該系統可包括部件，該等部件可包括IC封裝，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在第二垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C、4A至圖4B和7A至圖7F中且根據但不限於圖5至圖6C中的任何示例性製造製程的IC封裝；及
圖9是包括射頻（RF）部件的示例性無線通訊設備的方塊圖，該等RF部件可包括IC封裝，該IC封裝包括耦合至封裝基板的第一外表面的第一晶粒，且進一步包括引線接合通道，該引線接合通道包括在該封裝基板之外且在第二垂直方向上在該封裝基板中的信號路由KoZ之上從耦合至第一晶粒的第一金屬焊盤延伸到第二金屬焊盤的引線接合，以支援第一晶粒與第二金屬焊盤之間更直接的信號路由路徑，包括但不限於圖2A至圖2C、4A至圖4B和7A至圖7F中且根據但不限於圖5至圖6C中的任何示例性製造製程的IC封裝。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
200:IC封裝
202:引線接合通道
204:第一晶粒
206:引線接合
208:封裝基板
210:第一表面
212:外部金屬化層
214(1):金屬互連
214(2):金屬互連
214(3):金屬互連
214(4):金屬互連
214(5):金屬互連
216(1):金屬線
216(2):金屬線
216(3):金屬線
216(6):金屬線
218:第二電子元件
220:第二晶粒
222(1):第一側
222(2):第二側
224:KoZ區域
226:金屬焊盤
226(1):第一金屬焊盤
226(2):第二金屬焊盤

Claims (24)

  1. 一種積體電路（IC）封裝，包括： 一封裝基板，包括在一第一方向上延伸的一第一表面； 一第一晶粒，該第一晶粒耦合至該封裝基板的該第一表面； 一引線接合通道，包括： 一或多個第一金屬焊盤，該一或多個第一金屬焊盤耦合至該封裝基板的該第一表面且耦合至該第一晶粒； 一或多個第二金屬焊盤，該一或多個第二金屬焊盤耦合至該封裝基板的該第一表面；及 一或多個引線接合，該一或多個引線接合佈置在該封裝基板之外，該一或多個引線接合各自將該一或多個第一金屬焊盤中的一相應第一金屬焊盤耦合至該一或多個第二金屬焊盤中的一相應第二金屬焊盤。
  2. 如請求項1之IC封裝，其中該一或多個引線接合在與該第一方向正交的一第二方向上在該封裝基板的該第一表面之上延伸。
  3. 如請求項1之IC封裝，進一步包括：一第二電子元件，該第二電子元件耦合至該封裝基板的該第一表面，該第二電子元件毗鄰於該第一晶粒； 其中該一或多個引線接合中的至少一者的至少一部分與相交於該第二電子元件的一第一垂直平面相交。
  4. 如請求項3之IC封裝，其中該一或多個引線接合中的每一者的至少一部分與相交於該第二電子元件的一垂直平面相交。
  5. 如請求項3之IC封裝，其中： 該第二電子元件包括毗鄰於該第一晶粒的一第一側； 該一或多個第一金屬焊盤被安置成毗鄰於該第一晶粒且在該第一方向上在該第一晶粒與該第二電子元件的該第一側之間；且 該一或多個第二金屬焊盤被安置成毗鄰於該第二電子元件的一第二側。
  6. 如請求項3之IC封裝，其中： 該封裝基板進一步包括一外部金屬化層，該外部金屬化層毗鄰於該封裝基板的該第一表面； 該第二電子元件被耦合至該外部金屬化層；且 該外部金屬化層包括一禁入區劃（KoZ）區域，該KoZ區域包括一或多個第一金屬線，其中該KoZ區域在該第一方向上延伸且與正交於該第一方向的一第一平面至少部分地相交。
  7. 如請求項3之IC封裝，其中該第二電子元件包括一第二晶粒。
  8. 如請求項3之IC封裝，其中該第二電子元件包括一深溝槽電容器。
  9. 如請求項1之IC封裝，其中： 該封裝基板進一步包括一外部金屬化層，該外部金屬化層毗鄰於該封裝基板的該第一表面，且 該外部金屬化層包括一禁入區劃（KoZ）區域，該KoZ區域包括在該第一方向上延伸的一或多個第一金屬線；且 該一或多個引線接合中的至少一個引線接合的至少一部分與正交於該第一方向且與該KoZ區域的至少一部分相交的一第一垂直平面相交。
  10. 如請求項9之IC封裝，其中該IC封裝不包括耦合至與該第一垂直平面相交的該封裝基板的該第一表面的一第二電子元件。
  11. 如請求項9之IC封裝，其中： 該外部金屬化層包括耦合至該一或多個第一金屬焊盤的一或多個第二金屬線；且 該第一晶粒被耦合至該一或多個第二金屬線。
  12. 如請求項11之IC封裝，其中： 該一或多個第二金屬線在一第三方向上朝向該一或多個第一金屬焊盤延伸；且 該一或多個引線接合在不同於該第三方向的一第四方向上從該一或多個第一金屬焊盤朝向該一或多個第二金屬焊盤延伸。
  13. 如請求項1之IC封裝，其中： 該一或多個第一金屬焊盤從該封裝基板的該第一表面暴露；且 該一或多個第二金屬焊盤從該封裝基板的該第一表面暴露。
  14. 如請求項1之IC封裝，其中： 該封裝基板包括一金屬化層，該金屬化層包括多個金屬線； 該一或多個第一金屬焊盤被耦合至該多個金屬線；且 該第一晶粒被耦合至該多個金屬線。
  15. 如請求項1之IC封裝，該IC封裝被整合到選自包括以下各項的群的一設備中：一機上盒、一娛樂單元、一導航設備、一通訊設備、一固定位置資料單元、一行動位置資料單元、一全球定位系統（GPS）設備、一行動電話、一蜂巢式電話、一智慧型電話、一對話啟動協定（SIP）電話、一平板設備、一平板手機、一伺服器、一電腦、一可攜式電腦、一行動計算裝置、一可穿戴計算設備、一桌上型電腦、一個人數位助理（PDA）、一監視器、一電腦監視器、一電視機、一調諧器、一無線電、一衛星無線電、一音樂播放機、一數位音樂播放機、一可攜式音樂播放機、一數位視訊播放機、一視訊播放機、一數位視訊碟（DVD）播放機，可攜式數位視訊播放機、一汽車、一交通工具部件、一航空電子系統、一無人機、一及多旋翼飛行器。
  16. 一種製造積體電路（IC）封裝的方法，包括以下步驟： 提供一封裝基板，該封裝基板包括在一第一方向上延伸的一第一表面； 將一第一晶粒耦合至該封裝基板的該第一表面；及 形成一引線接合通道，包括： 形成一或多個第一金屬焊盤，該一或多個第一金屬焊盤耦合至該封裝基板的該第一表面且耦合至該第一晶粒； 形成一或多個第二金屬焊盤，該一或多個第二金屬焊盤耦合至該封裝基板的該第一表面； 在該封裝基板之外將一或多個引線接合中的每一者的一第一端在該封裝基板之外耦合至該一或多個第一金屬焊盤；及 將該一或多個引線接合中的每一者的一第二端在該封裝基板之外耦合至該一或多個第二金屬焊盤。
  17. 如請求項16之方法，進一步包括：在與該第一方向正交的一第二方向上在該封裝基板的該第一表面之上延伸該一或多個引線接合。
  18. 如請求項16之方法，進一步包括：將一第二電子元件耦合至該封裝基板的該第一表面且毗鄰於該第一晶粒； 其中延伸該一或多個引線接合進一步包括：延伸該一或多個引線接合，該一或多個引線接合與相交於該第二電子元件的一第一垂直平面至少部分地相交。
  19. 如請求項18之方法，其中： 將該第二電子元件耦合至該封裝基板的該第一表面進一步包括：將該第二電子元件的一第一側耦合成毗鄰於該第一晶粒； 形成該一或多個第一金屬焊盤進一步包括：毗鄰於該第一晶粒且在該第一方向上在該第一晶粒與該第二電子元件的該第一側之間形成該一或多個第一金屬焊盤；且 形成該一或多個第二金屬焊盤進一步包括：毗鄰於該第二電子元件的一第二側形成該一或多個第二金屬焊盤。
  20. 如請求項18之方法，其中： 該封裝基板進一步包括一外部金屬化層，該外部金屬化層毗鄰於該封裝基板的該第一表面，該外部金屬化層包括一禁入區劃（KoZ）區域，該KoZ區域包括一或多個第一金屬線，該KoZ區域在該第一方向上延伸；且 將該第二電子元件耦合至該封裝基板的該第一表面進一步包括：將該第二電子設備耦合至該外部金屬化層以使得該第二電子元件與該第一垂直平面至少部分地相交。
  21. 如請求項16之方法，其中： 該封裝基板進一步包括一外部金屬化層，該外部金屬化層毗鄰於該封裝基板的該第一表面，該外部金屬化層包括一禁入區劃（KoZ）區域，該KoZ區域包括在該第一方向上延伸的一或多個第一金屬線；且 延伸該一或多個引線接合進一步包括：延伸該一或多個引線接合，該一或多個引線接合與正交於該第一方向且與該KoZ區域的至少一部分相交的一第一垂直平面至少部分地相交。
  22. 如請求項21之方法，進一步包括：不將一第二電子元件耦至與該第一垂直平面相交的該封裝基板的該第一表面。
  23. 如請求項21之方法，其中： 形成該一或多個第一金屬焊盤進一步包括：將該一或多個第一金屬焊盤耦合至該外部金屬化層中的一或多個第二金屬線；且 將該第一晶粒耦合至該封裝基板的該第一表面進一步包括：將該第一晶粒耦合至該一或多個第二金屬線。
  24. 如請求項21之方法，進一步包括：不將一第二電子元件耦至與該第一垂直平面相交的該封裝基板的該第一表面。
TW112123141A 2022-06-29 2023-06-20 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法 TW202406042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/809,675 2022-06-29
US17/809,675 US20240006369A1 (en) 2022-06-29 2022-06-29 Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods

Publications (1)

Publication Number Publication Date
TW202406042A true TW202406042A (zh) 2024-02-01

Family

ID=87312074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112123141A TW202406042A (zh) 2022-06-29 2023-06-20 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法

Country Status (3)

Country Link
US (1) US20240006369A1 (zh)
TW (1) TW202406042A (zh)
WO (1) WO2024006666A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353976B2 (ja) * 2006-12-22 2009-10-28 Ｎｅｃエレクトロニクス株式会社 システムインパッケージ
WO2016025693A1 (en) * 2014-08-14 2016-02-18 Octavo Systems Llc Improved substrate for system in package (sip) devices
CN109314107B (zh) * 2016-05-26 2022-12-06 埃克斯甘公司 包括由高压晶体管形成的芯片并且包括由低压晶体管形成的芯片的集成电路
JP7380062B2 (ja) * 2019-10-18 2023-11-15 富士電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
WO2024006666A1 (en) 2024-01-04
US20240006369A1 (en) 2024-01-04

Similar Documents

Publication Publication Date Title
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
TW202329347A (zh) 採用具有雙面嵌入式跡線基板（ｅｔｓ）的封裝基板的積體電路（ｉｃ）封裝以及相關製造方法
US11456291B2 (en) Integrated circuit (IC) packages employing split, double-sided metallization structures to facilitate a semiconductor die (“die”) module employing stacked dice, and related fabrication methods
TW202406042A (zh) 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20230118028A1 (en) Integrated circuit (ic) packages employing supplemental metal layer coupled to embedded metal traces in a die-side embedded trace substrate (ets) layer, and related fabrication methods
US20220068780A1 (en) Integrated circuit (ic) package substrate with embedded trace substrate (ets) layer on a substrate, and related fabrication methods
US20230299048A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package with a bottom die layer employing an extended interposer substrate, and related fabrication methods
US20230076844A1 (en) Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related methods
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
US11769732B2 (en) Integrated circuit (IC) with reconstituted die interposer for improved connectivity, and related methods of fabrication
US20230307336A1 (en) Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods
US20240038753A1 (en) DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
US20230215849A1 (en) PACKAGE SUBSTRATES WITH EMBEDDED DIE-SIDE, FACE-UP DEEP TRENCH CAPACITOR(S) (DTC(s)), AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
KR20240074788A (ko) 다이-측 내장형 트레이스 기판(ets) 층 내의 내장된 금속 트레이스들에 결합된 보충 금속 층을 이용하는 집적 회로(ic) 패키지들, 및 관련된 제조 방법들
KR20240076780A (ko) 백 엔드-오브-라인(beol) 구조에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층을 사용하는 반도체 다이 및 관련된 집적 회로(ic) 패키지들 및 제조 방법들
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）