TW202407815A - 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法 - Google Patents

為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法 Download PDF

Info

Publication number
TW202407815A
TW202407815A TW112108075A TW112108075A TW202407815A TW 202407815 A TW202407815 A TW 202407815A TW 112108075 A TW112108075 A TW 112108075A TW 112108075 A TW112108075 A TW 112108075A TW 202407815 A TW202407815 A TW 202407815A
Authority
TW
Taiwan
Prior art keywords
metal
layer
pad
metallization layer
thickness
Prior art date
Application number
TW112108075A
Other languages
English (en)
Inventor
瓊雷伊維拉爾巴 比奧
志杰 王
安尼奇 佩托
弘博 魏
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202407815A publication Critical patent/TW202407815A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（IC）封裝和製造方法。為了支援IC封裝中增加的訊號佈線密度，同時減輕整體IC封裝厚度的增加，提供了封裝襯底的外部金屬化層作為較薄的焊盤金屬化層。焊盤金屬化層中的金屬層包括用於形成到封裝襯底的外部連接的金屬焊盤。這允許相鄰的金屬化層中的區域被用於封裝襯底內的其他訊號佈線，其中該區域原本具有用於形成外部互連的較大寬度的金屬焊盤。這可以增加封裝襯底的整體訊號佈線密度，同時減輕當將全尺寸的額外的金屬化層添加到封裝襯底時整體封裝襯底厚度的增加。

Description

為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（IC）封裝和製造方法
本案內容的領域係關於積體電路（IC）封裝，具體地係關於對支援到IC封裝中的半導體晶粒的訊號佈線的封裝襯底的設計和製造。
積體電路（IC）是電子設備的基石。IC被封裝在IC封裝中，IC封裝亦被稱為「半導體封裝」或「晶片封裝」。IC封裝包括一或多個半導體晶片（「晶粒」或「晶片」）作為安裝在封裝襯底上並電耦合到封裝襯底的IC，其中封裝襯底用以向晶粒提供實體支撐和電介面。封裝襯底包括一或多個金屬化層，其中一或多個金屬化層包括具有通孔的金屬互連（例如，金屬跡線、金屬線），其中通孔將相鄰的金屬化層之間的金屬互連耦合在一起以提供晶粒之間的電介面。晶粒經由電介面連到在封裝襯底的頂部金屬化層或外部金屬化層中暴露的金屬互連，以將晶粒電耦合到封裝襯底的金屬互連。例如，封裝襯底可以包括與晶粒相鄰的嵌入式跡線襯底（ETS）層，用以促成用於將晶粒耦合到封裝襯底的更高密度的凸塊/焊點。外部金屬化層中的金屬互連被耦合到封裝襯底中的其他較低金屬化層中的其他金屬互連，以提供到被耦合晶粒的訊號佈線路徑。例如，封裝襯底可以是具有在垂直方向上堆疊的三（3）個金屬化層的三層（3L）ETS封裝襯底。
一些IC封裝被稱為「混合」IC封裝，其包括用於不同目的或應用的具有相應晶粒的多個晶粒封裝。例如，混合IC封裝可以是應用晶片，諸如通訊數據機或處理器（包括系統）。混合IC封裝亦可以包括例如一或多個記憶體晶粒，用以提供記憶體以支援應用晶粒的資料儲存和存取。多個晶粒可以是設置在單個晶粒層中的，並且是在IC封裝中的封裝襯底上在水平方向上彼此相鄰地設置的。多個晶粒亦可以是在其自身的相應晶粒封裝中提供的，其中這些晶粒封裝是以三維（3D）佈置堆疊在彼此之上作為整體3DIC封裝的。中介層可以是設置在晶粒封裝之間的，用以支援在封裝中的被堆疊晶粒之間提供電連接。可能需要3DIC封裝以減小封裝的橫截面積。在3DIC封裝中，在封裝襯底上直接支撐的第一底部晶粒是經由晶粒互連電耦合到封裝襯底的金屬化層的，其中金屬化層用以在封裝襯底中為該晶粒提供訊號佈線路徑。不直接與3DIC封裝中的封裝襯底相鄰的其他被堆疊晶粒可以是經由引線鍵合及/或中間中介層電耦合到封裝襯底的，其中引線鍵合及/或中間中介層用以在多個被堆疊晶粒之間提供晶粒到晶粒（D2D）連接。
隨著IC封裝中晶粒尺寸的增加，IC封裝的晶粒和封裝襯底之間的連接的數量通常亦增加，以在晶粒和封裝襯底之間提供必要的訊號佈線路徑。訊號佈線路徑的數量的增加導致需要在IC封裝的封裝襯底中支援更高密度的訊號佈線空間。這可能需要增加封裝襯底中的金屬化層的數量，以適應更高密度的訊號佈線路徑。然而，向封裝襯底添加額外的金屬化層增加了整體IC封裝高度和厚度，這可能導致IC封裝超過其整體封裝厚度要求。
在本文揭示的各態樣包括採用用於增加的訊號佈線容量的焊盤金屬化層的封裝襯底。封裝襯底被配置為是在積體電路（IC）封裝中採用的，用以提供針對半導體晶粒（「晶粒」）的安裝結構和訊號佈線。亦揭示相關的製造方法。封裝襯底包括一或多個金屬化層，每個金屬化層包括用於提供訊號佈線路徑的金屬互連。晶粒是耦合到封裝襯底的第一外部金屬化層中的、用以在晶粒和封裝襯底之間提供用於訊號佈線的電耦合的、金屬互連的。外部互連（例如，球柵陣列（BGA）互連）被形成為與第二外部金屬化層中的、用以提供到IC封裝和其中的晶粒的外部連接的、金屬焊盤接觸。隨著針對IC封裝的訊號佈線密度要求增加，在封裝襯底中可能需要額外的金屬化層。額外的金屬化層以不希望的方式促成了整體IC封裝厚度的增加。在示例性態樣中，為了支援IC封裝中的增加的訊號佈線密度，同時減輕整體IC封裝厚度的增加，封裝襯底的第二外部金屬化層被提供作為向封裝襯底的被添加的焊盤金屬化層。焊盤金屬化層包括金屬層，該金屬層包括用於形成到封裝襯底的外部連接的金屬焊盤。焊盤金屬化層亦包括焊盤通孔層，該焊盤通孔層包括被耦合到相鄰的內部金屬化層中的金屬焊盤和金屬互連的通孔，用以在外部互連和封裝襯底之間提供訊號佈線路徑。在一個實例中，焊盤金屬化層是專用焊盤金屬化層，這是因為其金屬層僅包括用於形成外部連接的金屬焊盤，且不包括被用於在封裝襯底中的內部訊號佈線的金屬互連。用於形成外部互連的金屬焊盤本質上向下移動到此被添加的焊盤金屬化層，其中金屬焊盤原本是在封裝襯底中的相鄰的內部金屬化層中。這允許相鄰的金屬化層中原本具有用於形成外部互連的較大寬度的金屬焊盤的區域被用於提供額外的較小寬度的金屬互連，以提供在封裝襯底內的其他訊號佈線。因此，焊盤金屬化層允許封裝襯底中的相鄰的內部金屬化層具有被用於封裝襯底中的內部訊號佈線的被增加的密度的金屬互連，以增加封裝襯底的整體訊號佈線密度，同時減少整體IC封裝厚度的增加。
在示例性態樣，由於焊盤金屬化層不是由玻璃材料或布（諸如預浸玻璃（PPG）層）形成的，因此焊盤金屬化層可以作為封裝襯底中的較薄的金屬化層來提供。例如，焊盤金屬化層中的焊盤通孔層可以被形成為不包括玻璃布材料的可光成像電媒體（PID）層。可能不需要將焊盤金屬化層的焊盤通孔層形成為PPG層以在封裝襯底中提供額外的穩定性，這是因為封裝襯底中的其他金屬化層可以足夠剛性以提供穩定性以減少或避免翹曲。此外，經由在焊盤金屬化層中提供焊盤通孔層作為較薄的層，這降低了被形成以將焊盤金屬化層中的金屬焊盤耦合到相鄰的內部金屬化層中的金屬互連的通孔的高度。焊盤金屬化層中的高度減小的通孔亦允許相鄰的內部金屬化層中的被耦合的金屬互連具有減小的寬度，從而在相鄰的金屬化層提供額外的面積，以提供被用於封裝襯底中的內部訊號佈線的額外金屬互連，以支援更高密度的訊號佈線。焊盤金屬化層中的高度減小的通孔亦具有在製造中形成凹坑的較小風險。這可以允許使用曝光和顯影製程來形成焊盤金屬化層中的這些通孔，而不是例如需要鐳射鑽孔和填充製程。
此外，在其他示例性態樣，由於焊盤金屬化層中的焊盤通孔層具有減小的厚度，從而減小了在通孔中形成凹坑的風險，所以這亦可以允許在焊盤金屬化層的金屬層中形成的金屬焊盤亦具有減小的厚度。這促成了焊盤金屬化層中的金屬層的厚度的減小，從而促成了與封裝襯底中的其他金屬化層相比，焊盤金屬化層的厚度的減小。在焊盤金屬化層中具有較薄的金屬焊盤的較薄的金屬層亦減小了封裝襯底的熱膨脹係數（CTE），這相比當焊盤金屬化層中的金屬層較厚時出現的CTE而言。這有助於經由在封裝襯底中添加焊盤金屬化層來避免或減小IC封裝中的翹曲。例如，焊盤金屬化層中的金屬層可以是0.5厚度的金屬化層，這意味著其是封裝襯底中的作為1.0厚度的金屬層的其他金屬化層中的其他金屬層的厚度的一半或大約一半。因此，在該實例中，若封裝襯底包括三（3）個金屬化層，每個金屬化層具有1.0厚度的金屬層，則將具有0.5個金屬層的焊盤金屬化層添加到封裝襯底中提供了在封裝襯底中總共3.5個金屬層，該3.5個金屬層促成了封裝襯底的整體厚度。在該實例中，這與如下相反：為了增加的訊號佈線密度而添加額外的金屬化層（其中該額外的金屬化層具有全尺寸1.0厚度的金屬層），這會為IC封裝提供較厚的4.0金屬層封裝襯底。
就此而言，在一個示例性態樣，提供了一種封裝襯底。該封裝襯底包括第一金屬化層，該第一金屬化層包括具有第一厚度的第一金屬層。該第一金屬層包括一或多個第一金屬互連。該封裝襯底亦包括焊盤金屬化層，該焊盤金屬化層包括與該第一金屬化層相鄰來設置的第一表面和與該第一表面相對的第二表面。該焊盤金屬化層包括具有小於該第一厚度的第二厚度的焊盤金屬層。該焊盤金屬層包括與該第二表面相鄰的一或多個金屬焊盤，每個金屬焊盤被耦合到該一或多個金屬互連中的第一金屬互連。該封裝襯底亦包括一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的金屬焊盤。
在另一個示例性態樣，提供了一種製造用於IC封裝的封裝襯底的方法。該方法包括：形成第一金屬化層，包括：形成具有第一厚度的第一金屬層，以及在該第一金屬層中形成一或多個第一金屬互連。該方法亦包括：形成焊盤金屬化層，該焊盤金屬化層包括與該第一金屬化層相鄰的第一表面和與該第一表面相對的第二表面。形成該焊盤金屬化層包括：形成具有小於該第一厚度的第二厚度的焊盤金屬層，在該焊盤金屬層中形成與該第二表面相鄰的一或多個金屬焊盤，以及將該一或多個金屬焊盤之每一者金屬焊盤耦合到該一或多個金屬互連中的第一金屬互連。該方法亦包括：形成一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的金屬焊盤。
現在參照附圖，描述了本案內容的幾個示例性態樣。「示例性」一詞在本文中用於表示「用作實例、例子或圖示」。在本文中描述為「示例性的」的任何態樣不一定被解釋為比其他態樣優選或有利。
在本文揭示的各態樣包括為了增加的訊號佈線容量而採用厚度減小的焊盤金屬化層的封裝襯底。封裝襯底被配置為在積體電路（IC）封裝中採用，以提供針對半導體晶粒（「晶粒」）的安裝結構和訊號佈線。亦揭示相關的製造方法。封裝襯底包括一或多個金屬化層，每個金屬化層包括用於提供訊號佈線路徑的金屬互連。一或多個晶粒的晶粒互連被耦合到封裝襯底的第一外部金屬化層中的金屬互連，以在晶粒和封裝襯底之間提供用於訊號佈線的電耦合。外部互連（例如，球柵陣列（BGA）互連）被形成為與第二外部金屬化層中的金屬焊盤接觸，該金屬焊盤用以提供到IC封裝和其中的晶粒的外部連接。隨著針對IC封裝的訊號佈線密度要求增加，在封裝襯底中可能需要額外的金屬化層。額外的金屬化層以不希望的方式促成了整體IC封裝厚度的增加。在示例性態樣中，為了支援IC封裝中的增加的訊號佈線密度，同時減輕整體IC封裝厚度的增加，封裝襯底的第二外部金屬化層被提供作為向封裝襯底的被添加的焊盤金屬化層。焊盤金屬化層包括金屬層，該金屬層包括用於形成到封裝襯底的外部連接的金屬焊盤。焊盤金屬化層亦包括焊盤通孔層，該焊盤通孔層包括被耦合到相鄰的內部金屬化層中的金屬焊盤和金屬互連的通孔，用以在外部互連和封裝襯底之間提供訊號佈線路徑。在一個實例中，焊盤金屬化層是專用焊盤金屬化層，這是因為其金屬層僅包括用於形成外部連接的金屬焊盤，且不包括被用於在封裝襯底中的內部訊號佈線的金屬互連。用於形成外部互連的金屬焊盤本質上向下移動到此被添加的焊盤金屬化層，其中金屬焊盤原本是在封裝襯底中的相鄰的內部金屬化層中。這允許相鄰的金屬化層中原本具有用於形成外部互連的較大寬度的金屬焊盤的區域被用於提供額外的較小寬度的金屬互連，以提供在封裝襯底內的其他訊號佈線。因此，焊盤金屬化層允許封裝襯底中的相鄰的內部金屬化層具有被用於封裝襯底中的內部訊號佈線的被增加的密度的金屬互連，以增加封裝襯底的整體訊號佈線密度，同時減少整體IC封裝厚度的增加。
就此而言，圖1是示例性IC封裝100的側視圖，該IC封裝100包括封裝襯底102，該封裝襯底102包括焊盤金屬化層104，該焊盤金屬化層104具有用於支援到封裝襯底102的外部連接的金屬焊盤。如下文更詳細地論述的，焊盤金屬化層104允許其他金屬化層具有較高密度的金屬互連，以增加封裝襯底102的訊號佈線密度。在論述焊盤金屬化層104的示例性細節之前，首先描述IC封裝100的其他態樣。
就此而言，如圖1所示，IC封裝100是3D被堆疊晶粒IC封裝106，其包括多個晶粒108（1）、108（2），這些晶粒被包括在垂直方向（Z軸方向）上在彼此頂部堆疊的相應晶粒封裝110（1）和110（2）中。IC封裝100的第一晶粒封裝110（1）包括被耦合到封裝襯底102的晶粒108（1）。在此實例中，封裝襯底102包括第一外部金屬化層115，該第一外部金屬化層115被設置為與第二內部金屬化層114相鄰，該第二內部金屬化層114與第三金屬化層112相鄰。金屬化層112、114、115為到晶粒108（1）的訊號佈線提供了電介面。晶粒108（1）被耦合到晶粒互連116（例如，凸起的金屬凸塊），晶粒互連116被電耦合到上部金屬化層115中的金屬互連118。上部金屬化層115中的金屬互連118被耦合到金屬化層114中的金屬互連120（1）、120（2），金屬互連120（1）、120（2）被耦合到焊盤金屬化層104中的金屬焊盤122，下文將更詳細地論述。以這種方式，封裝襯底102在其金屬化層112、114、115和焊盤金屬化層104之間提供互連，以提供到晶粒108（1）的訊號佈線。外部互連124（例如，球柵陣列（BGA）互連）被耦合到焊盤金屬化層104中的金屬焊盤122，以提供經由封裝襯底102經由晶粒互連116到晶粒108（1）的互連。
如在圖1中的此示例IC封裝100所示，為了提供對晶粒的3D堆疊，提供了第二晶粒封裝110（2）並將其耦合到第一晶粒封裝110（1）以支援多個晶粒。例如，第一晶粒封裝110（1）中的第一晶粒108（1）可以包括應用處理器，並且第二晶粒108）可以是記憶體晶粒，諸如為應用處理器提供記憶體支援的動態隨機存取記憶體（DRAM）晶粒。就此而言，在此實例中，第一晶粒封裝110（1）亦包括在包裹第一晶粒108（1）的封裝模具130上設置的中介層襯底128。中介層襯底128亦包括一或多個金屬化層132，每個金屬化層包括金屬互連134以提供到第二晶粒封裝110（2）中的第二晶粒108（2）的互連。第二晶粒封裝110（2）是經由經由外部互連136（例如，焊料凸塊、BGA互連）被耦合到中介層襯底128，來實體地和電地耦合到第一晶粒封裝110（1）的。外部互連136被耦合到中介層襯底128中的金屬互連134。
為了提供互連以將訊號從第二晶粒108（2）經由外部互連136和中介層襯底128佈線到第一晶粒108，垂直互連138（例如，金屬柱、金屬立柱、諸如穿模通孔（TMV）的金屬垂直互連通路（通孔））被設置在第一晶粒封裝106（1）的封裝模具130中。在該實例中，垂直互連138在垂直方向（Z軸方向）上從中介層襯底128延伸到封裝襯底102。垂直互連138被耦合到中介層襯底128中的金屬互連134。垂直互連138亦被耦合到封裝襯底102的上部金屬化層115中的金屬互連118。以這種方式，垂直互連138為中介層襯底128和封裝襯底102之間的互連（諸如輸入/輸出（I/O）連接）提供橋接。這提供了在第二晶粒封裝110（1）中的第二晶粒108（2）與第一晶粒108（1）之間的訊號佈線路徑以及經由封裝襯底102的外部互連124。
如圖2A中的封裝襯底102的更詳細側視圖所示，焊盤金屬化層104是封裝襯底102中的外部金屬化層。焊盤金屬化層104具有與金屬化層112相鄰來設置的第一表面140和與第一表面140相對的第二表面142。焊盤金屬化層104具有焊盤金屬層144，在該實例中該焊盤金屬層144僅包括金屬焊盤122形式的金屬互連，用於提供到封裝襯底102的外部連接訊號路徑。就此而言，如圖1所示，外部互連124被形成為與從焊盤金屬化層104暴露的焊盤金屬層144中的金屬焊盤122接觸，以提供到封裝襯底102的外部介面。焊盤金屬層144中的金屬焊盤122與焊盤金屬化層104的第二表面142相鄰。例如，封裝襯底102，尤其是其外部互連124，可以被耦合到電路板或其他襯底，以提供到IC封裝100的實體和電連接。焊盤金屬化層104亦包括焊盤通孔層146，焊盤通孔層146包括被耦合到金屬焊盤122並且亦被耦合到相鄰的內部金屬化層112中的金屬互連120（1）的通孔148，以在外部互連124和封裝襯底102之間提供訊號佈線路徑。金屬化層112包括通孔層150，該通孔層150包括被耦合到金屬互連120（1）和金屬化層114中的金屬互連154的通孔152，以在金屬化層112、114之間提供訊號佈線路徑。金屬化層114亦包括通孔層156，該通孔層156包括被耦合到金屬互連154和金屬化層115中的金屬互連118的通孔158，以在金屬化層114、115之間提供訊號佈線路徑。
在圖1-2B所示的封裝襯底102中提供額外的焊盤金屬化層104可以增加封裝襯底102的訊號佈線容量，同時最小化向封裝襯底102添加額外的較大尺寸金屬化層的需要。這是因為：如圖1-2B中的封裝襯底102所示，用於形成外部互連的金屬焊盤122實質上向下移動到焊盤金屬化層104，其中若不存在焊盤金屬化層104，則金屬焊盤122會在金屬化層114中。在該實例中，焊盤金屬化層104之每一者金屬焊盤122被耦合到外部互連124，使得焊盤金屬化層104中的金屬焊盤122被專門提供用於到外部互連124的訊號佈線，而不是封裝襯底102中的內部訊號佈線。在被添加的焊盤金屬化層104中提供用於形成外部互連124的金屬焊盤122提供了在相鄰的金屬化層112中的額外的區域，以被用於提供額外的較小寬度的金屬互連120（2）以在封裝襯底102內提供其他訊號佈線，其中額外的區域原本將具有用於形成外部互聯的較大寬度的金屬焊盤。因此，焊盤金屬化層104允許封裝襯底102中的相鄰的內部金屬化層114具有被用於封裝襯底102中的內部訊號佈線的增加的密度的金屬互連120（2），以在在Z軸方向上減小IC封裝整體厚度H 1的增加的情況下增加封裝襯底102的整體訊號佈線密度。
在該實例中，將焊盤金屬化層104添加到包括用於支援外部互連124的金屬焊盤122的封裝襯底102確實增加了封裝襯底102的厚度，並促成了封裝襯底102的高度H 1。然而，在該實例中，焊盤金屬化層104在Z軸方向上具有減小的厚度H 2，而不是單單提供另一金屬化層，例如，具有在封裝襯底102中的其他金屬化層112、114在Z軸方向上的厚度H 3的另一金屬化層。因此，經由在封裝襯底102中提供焊盤金屬化層104，在封裝襯底中的相鄰的金屬化層112中增加了訊號佈線密度，同時與例如厚度為H 3的另一金屬化層相比，僅將封裝襯底的厚度H 1增加厚度H 2。
同樣如圖2A所示，為了使封裝襯底102中的焊盤金屬化層104的厚度H 2最小化，希望地是：若可能的話，則減小焊盤通孔層146在Z軸方向上的高度或厚度H 4以及焊盤金屬層144在Z軸方向上的高度和厚度H 5。就此而言，在該實例中，為了減小焊盤通孔層146的高度或厚度H 4，在該實例中，焊盤金屬化層104中的焊盤通孔層146不是用諸如預浸玻璃（PPG）層的玻璃材料或布來形成的。可能不需要將焊盤金屬化層104的焊盤通孔層146形成作為PPG層以在封裝襯底102中提供額外的穩定性，這是因為封裝襯底102中的其他金屬化層112、114、115可以足夠有剛性以提供用以減少或避免翹曲的穩定性。例如，金屬化層112、114、115中的一個、一些或全部可以根據諸如PPG材料的玻璃材料形成或包括諸如PPG材料的玻璃材料，以增加其剛性。這允許焊盤通孔層146：在焊盤金屬化層104中被提供具有減小的高度或厚度H 4及/或寬度，並且與相鄰的金屬化層112中的通孔層150的高度或厚H 7及/或者寬度相比，減小焊盤金屬化層104的整體高度或厚度H 2。這既而減少了焊盤金屬化層104對封裝襯底102的整體厚度或高度H 1的影響。
例如，焊盤通孔層146及/或其通孔148可以具有在十（10）微米（µm）到十五（15）微米之間的高度或厚度H 4，諸如十（10）微米（µm）。相鄰的金屬化層112中的通孔層150及/或其通孔152可以具有在二十五（25）µm和45 µm之間的相應高度或厚度H 7，諸如25 µm。此外，作為另一實例，通孔層150及/或其通孔152的高度或厚度H 7與焊盤通孔層146及/或其通孔148的高度或厚H 4的比率可以是至少1.6。
此外，如圖2B中封裝襯底102的另一個側視圖所示，經由在焊盤金屬化層104中提供焊盤通孔層146作為較薄的層，這減少了通孔148的高度或厚度H6，其中通孔148被形成為將焊盤金屬化層104中的金屬焊盤122耦合到相鄰的內部金屬化層112中的金屬互連120（1）。例如，焊盤金屬化層104的焊盤通孔層146可以被形成為可光成像電媒體（PID）層，使得焊盤通孔層146中的通孔148可以根據成像和顯影製程（而不是經由例如鐳射鑽孔）形成，以減小通孔148的高度或厚度H 6。通孔148的高度或厚度H 6小於相鄰的金屬化層112中的通孔152的高度或厚H 7。焊盤金屬化層104中的高度減小的通孔148亦允許相鄰的內部金屬化層112中的被耦合的金屬互連120（1）具有減小的寬度W 1，從而在相鄰的金屬化層112中提供額外的區域以提供被用於封裝襯底102中的內部訊號佈線的額外的金屬互連120（2）以支援更高密度的訊號佈線。焊盤金屬化層104中的高度減小的通孔148亦具有在製造中形成凹坑的較小風險。如下文更詳細地論述的，這亦可以允許使用曝光和顯影製程（而不是例如需要鐳射鑽孔和填充製程）來形成焊盤金屬化層104中的這些通孔148。
請注意，如圖2B所示，與焊盤金屬化層104相鄰的金屬化層112包括寬度為W 1的金屬互連120（1），這些金屬互連120（1）被耦合到焊盤金屬化層104的通孔焊盤層146中的通孔148，以提供金屬化層112和外部互連124之間的連接（圖1）。金屬化層112亦包括具有小於寬度W 1的寬度W 2的其他金屬互連120（2），其他金屬互連120（2）未被耦合到焊盤金屬化層104中的通孔148。這些其他金屬互連120（2）被用於針對封裝襯底102的金屬化層112中的內部訊號佈線。正是經由提供具有用於提供外部連接的金屬焊盤122的額外的焊盤金屬化層104，在與焊盤金屬化層104相鄰的金屬化層112中可獲得用於提供不被耦合到金屬焊盤122的額外的金屬互連120（2）的額外的區域，以增加金屬化層112中並從而在封裝襯底102中的訊號佈線密度。
此外，在該實例中，由於焊盤金屬化層104中的焊盤通孔層146具有減小的高度或厚度H 4，降低了在通孔148中形成凹坑的風險，所以這亦可以允許在焊盤金屬化層104的焊盤金屬層144中形成的金屬焊盤122亦具有減小的高度或厚度H 8。這促成了焊盤金屬化層104中的焊盤金屬層144的高度或厚度H 8的減小，從而促成了與例如封裝襯底102中的其他金屬化層112、114相比、焊盤金屬化層的厚度H 2的減小。在焊盤金屬化層104中具有較薄的金屬焊盤122的較薄的焊盤金屬層144亦可以減小封裝襯底102的熱膨脹係數（CTE），這相比當焊盤金屬化層104中的焊盤金屬層144較厚時出現的CTE而言。這有助於經由在封裝襯底102中添加焊盤金屬化層104來避免或減少IC封裝100中的翹曲。
金屬化層112、114、115中的任何相應金屬層160、162及/或164的高度或厚度H 9、H 10、H 11可以在十二（12）µm到十六（16）µm之間。例如，相應金屬層160、162、164的高度或厚度H 9、H 10、H 11可以是12 µm、12 µm和14 µm。焊盤金屬化層104中的焊盤金屬層144的高度或厚度可以在十（10）µm和十二（12）µm之間。注意，在一個實例中，金屬化層112、114、115中的相應金屬層160、162及/或164的高度或厚度H 9、H 10、H 11中的任何一個與焊盤金屬層144的高度或厚H5的比率可以至少為1.2。
作為另一個實例，焊盤金屬化層104中的焊盤金屬層144可以是0.5厚度的金屬化層，這意味著其是封裝襯底102中作為1.0厚度的金屬化層的其他金屬化層112、114、115中的其他金屬層160、162、164的厚度的一半或大約一半。因此，在該實例中，在封裝襯底102包括三（3）個金屬化層112、114、115（每個金屬化層具有1.0厚度的金屬層160、162、164）的情況下，將具有0.5焊盤金屬層144的焊盤金屬化層104添加到封裝襯底102提供了封裝襯底102中總共3.5個金屬層，這3.5個金屬層促成了封裝襯底102的整體厚度H 1。在該實例中，這與如下相反：針對增加的訊號佈線密度來添加額外的金屬化層，該額外的金屬化層具有全尺寸1.0厚度的金屬層，就像金屬層160、162、164（其將為IC封裝100提供較厚的4.0金屬層封裝襯底）一樣。
圖3A和3B中亦顯示了在封裝襯底102中與焊盤金屬化層104相鄰的金屬化層112中提供的額外的區域，用於提供針對增加的訊號佈線密度的額外的金屬互連120（2）。圖3A是圖2A和2B中封裝襯底102的側視圖。圖3B是在金屬化層112中佈線的金屬互連120（1）、120（2）的頂視圖，該金屬化層112與圖3A所示的封裝襯底102中的焊盤金屬化層104相鄰。如圖3B所示，在被耦合到焊盤金屬化層104中的金屬焊盤122的金屬互連120（1）之間，有金屬互連120（2）的八條金屬線在Y軸方向上在水平方向上延伸。如上所論述地並且如圖3B所示，經由將在其中形成外部互連124的金屬焊盤122從金屬化層112移出到額外的焊盤金屬化層104，可以形成寬度W 1較小的金屬互連120（1）。較小尺寸的通孔148的這種形成有助於如前述的較小尺寸的金屬互連120（1）。與如圖4A所示的封裝襯底402相比，這為在金屬化層112中形成用於內部訊號佈線的其他金屬互連120（2）提供了額外的空間。
圖4A是封裝襯底402的側視圖，封裝襯底402不包括焊盤金屬化層，而是包括四（4）個金屬化層404、412、414、415。金屬化層412、414、415類似於圖2A-3B中的封裝襯底102中的金屬化層112、114、115。然而，如圖4A所示和圖4B中金屬化層404的頂視圖所示，封裝襯底402包括第四外部金屬化層404，在第四外部金屬化層404中形成寬度為W 3的較大的金屬互連422，用於耦合到外部互連。在這個實例中，外部金屬化層404是在Z軸方向上在高度上比圖1-3B中封裝襯底中的焊盤金屬化層104厚。例如，封裝襯底402的外部金屬化層404的高度或厚度H 12大於在圖1-3A中的封裝襯底102的外部焊盤金屬化層104的高度或厚H 1。例如，作為實例，外部金屬化層404的高度或厚度H 12可以是167 µm，而圖1-3A中的封裝襯底102的焊盤金屬化層104的高度或厚H 1可以是148 µm。
封裝襯底102的外部焊盤金屬化層104的高度H 1的減小是基於圖1-3A中的焊盤金屬化層104中的焊盤金屬層144的高度或厚度H 5小於在其中形成金屬互連420、422的外部金屬化層404中的金屬層444的高度或厚度H 13的。例如，焊盤金屬化層104中的焊盤金屬層144的高度或厚度H 5可以是八（8）µm，而外部金屬化層404中的金屬層444的高度或厚H 13可以是十二（12）µm。此外，封裝襯底102的外部焊盤金屬化層104的高度H 1的減小是基於圖1-3A中的封裝襯底102的焊盤金屬化層104中的焊盤通孔層146的高度或厚度H 4小於封裝襯底402中的外部金屬化層404中的通孔層446的高度或厚度H 14的。例如，圖1-3A中的封裝襯底102的焊盤金屬化層104中的焊盤通孔層146的高度或厚度H 4可以是十（10）µm，而封裝襯底402中的外部金屬化層404中的通孔層446的高度或厚度H 14可以是二十五（25）µm。
此外，圖4A中的封裝襯底402中的金屬化層404亦包括金屬互連422，其寬度W 3大於圖1A-3中的封裝襯底102中的焊盤金屬化層104中的金屬互連120（1）的寬度W 1。由於金屬互連422的寬度W 3較大，與圖3A和圖3B中的封裝襯底102的金屬化層112中可獲得用於金屬互連120（1）的區域相比，在外部金屬化層404中可獲得用於形成用於封裝襯底402的金屬化層404中的內部訊號佈線的金屬互連420的區域較小。
除了圖3B所示之外，可以在與圖1-3B中的封裝襯底102中的焊盤金屬化層104相鄰的金屬化層112中提供其他佈線方案。例如，圖5A是另一訊號佈線設計的頂視圖，該訊號佈線設計可以被設置在替代金屬化層112（1）中，該替代金屬化層112（1）可以被設置與圖1-3B中的封裝襯底102中的焊盤金屬化層104相鄰。如圖所示，與圖3B所示相比，金屬互連120（1）可以在X軸方向上、在Y軸上成排地，彼此更靠近。這是可能的，這是因為：如前述，由於將金屬焊盤122移動到相鄰的焊盤金屬化層104中，金屬互連120（1）可以具有較小的寬度W 1。被用於內部訊號佈線的金屬互連120（2）被設置在相鄰行的金屬互連120（1）之間。除了Y軸方向之外，金屬互連120（2）亦可以在X軸方向上轉動和行進。圖5B是另一訊號佈線設計的頂視圖，該訊號佈線設計可以被提供在替代的金屬化層112（2）中，該替代的金屬化層112（2）可以被設置與圖1-3B中的封裝襯底102中的焊盤金屬化層104相鄰。如圖所示，與圖3B所示相比，金屬互連120（1）可以在X軸方向上、在Y軸上成排地，彼此更靠近。這是可能的，這是因為：如前述，由於將金屬焊盤122移動進到相鄰的焊盤金屬化層104中，金屬互連120（1）可以具有較小的寬度W 1。被用於內部訊號佈線的金屬互連120（2）被設置在相鄰行的金屬互連120（1）之間。除了Y軸方向之外，金屬互連120（2）亦可以在X軸方向上轉動和行進。
可以在不同的製造製程中製造一種用於IC封裝的封裝襯底，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，用以在封裝襯底中的相鄰的內部金屬化層中提供增加的訊號佈線容量，該封裝襯底包括但不限於圖1-3A和8A-8E中的封裝襯底、以及具有圖3B和5A-5B中的訊號佈線路徑。就此而言，圖6是示出關於製造針對IC封裝的封裝襯底的示例性製造製程600的流程圖，其中封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，用以在封裝襯底中的相鄰的內部金屬化層中提供增加的訊號佈線容量，封裝襯底包括但不限於圖1-3A和8A-8E中的封裝襯底、以及具有圖3B和5A-5B中的訊號佈線路徑，以及根據圖6-7C中的示例性製造製程並根據在本文揭示的任何態樣，封裝襯底可以被提供在被提供在任何基於處理器的設備中或被整合到任何基於處理器的設備中的IC封裝中。例如，圖6中的製造製程600可以被用以製造圖1-3B中的、並具有圖3B和5A-5B中的訊號佈線路徑的封裝襯底102。圖8中的製造製程800將結合圖1-3B中的封裝襯底102作為示例進行論述。
就此而言，圖6中的製造製程600中的第一步驟可以包括形成第一金屬化層112（圖6中的方塊602）。形成第一金屬化層112可以包括如下步驟：形成具有第一厚度H 9的第一金屬層160的步驟（圖6中的方塊604），以及在第一金屬層160中形成一或多個第一金屬互連120（1）、120（2）（圖6中的方塊606）。製造製程600中的下一步驟可以是形成焊盤金屬化層104，該焊盤金屬化層104包括與第一金屬化層112相鄰的第一表面140和與第一表面140相對的第二表面142（圖6中的方塊608）。形成焊盤金屬化層104可以包括以下步驟：形成具有小於第一厚度H 9的第二厚度H 5的焊盤金屬層144（圖6中的方塊610），在焊盤金屬層144中形成與第二表面142相鄰的一或多個金屬焊盤122（圖6的方塊612），以及將一或多個金屬焊盤122之每一者金屬焊盤122耦合到一或多個金屬互連120（1）中的第一金屬互連120（1）（圖6中的方塊614）。製造製程600中的下一步驟可以包括形成一或多個外部互連124，每個外部互連124被耦合到一或多個金屬焊盤122中的金屬焊盤122（圖6中的方塊616）。
亦可以採用其他製造製程來製造針對IC封裝的封裝襯底，封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，封裝襯底包括但不限於圖1-3B中的封裝襯底102、以及具有圖3B和5A-5B中的訊號佈線路徑，可以在不同的製造製程中製造。就此而言，圖7A-7C是示出關於製造封裝襯底的另一示例性製造製程700的流程圖，封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，封裝襯底包括但不限於圖1-3B中的封裝襯底102以及具有圖3B和5A-5B中的訊號佈線路徑。圖8A-8E是根據圖7A-7C中的製造製程700製造封裝襯底期間的示例性製造階段800A-800E。圖8A-8E中的製造階段800A-800E所示的製造製程700是參照圖1-3B中的封裝襯底102的，因此將參照圖1-3B中的封裝襯底102進行論述。
就此而言，如圖8A中的製造階段800A所示，製造製程700中的第一個示例性步驟是在金屬化層112、114、115的堆疊上形成焊盤通孔層146（圖7A中的方塊702）。在該製程步驟處，金屬化層112、114、115已經被製造並被彼此耦合，作為三層（3L）嵌入式跡線襯底（ETS）封裝襯底802的一部分。焊盤通孔層416被形成為在金屬化層112的底表面806上的電媒體材料804的疊層，該電媒體材料804的疊層亦被設置在金屬層112的金屬互連120（1）、120（2）上。在該實例中，電媒體材料804不包括諸如PPG材料的玻璃材料，如先前所論述的，以減小焊盤通孔層146的厚度。隨後，如圖8B中的製造階段800B所示，製造製程700中的下一個示例性步驟是處理焊盤通孔層146以形成通孔開口808，在通孔開口808中將形成被耦合到金屬化層中的金屬互連120（1）的通孔148（圖7A中的方塊704）。在該實例中，使用光刻製程對焊盤通孔層146進行曝光和顯影。在該實例中，焊盤通孔層146不被鑽孔以形成通孔開口808，這是因為焊盤通孔層146在Z軸方向上具有足夠小的厚度，以便能夠使用光刻製程來充分地形成通孔開口808。
隨後，如圖8C中的製造階段800C所示，製造製程700中的下一個示例性步驟是用金屬材料（例如，銅）填充通孔開口808，以形成被連接到金屬互連120（1）的通孔148，並以形成金屬焊盤122作為焊盤金屬化層104的一部分（圖7B中的方塊706）。在金屬材料被設置在通孔開口808中並且鍍覆了焊盤通孔層146之後，焊盤金屬層144被暴露並被顯影，以去除焊盤金屬層144中的金屬材料，以留下金屬焊盤122保持被耦合到通孔148。焊盤通孔層146和焊盤金屬層144形成焊盤金屬化層104。隨後，如圖8D中的製造階段800D所示，製造製程700中的下一個示例性步驟是移除附著到了ETS封裝襯底802的載體810（如圖8C所示），以留下最終得到的封裝襯底102（圖7B中的方塊708）。隨後，如圖8E中的製造階段800E所示，製造製程700中的下一個示例性步驟是在金屬化層115上形成阻焊層812，該阻焊層812將在IC封裝的晶粒側上（圖7C中的方塊710）。阻焊層812被層疊在金屬化層115上，隨後使用光刻製程被暴露並被顯影，以在金屬化膜115中形成與金屬互連118相鄰的開口814。被耦合的晶粒的晶粒互連可以被耦合到金屬化層115中的金屬互連118，以被電耦合到封裝襯底102。
根據圖6-7C中的示例性製造製程以及根據在本文揭示的任何態樣，可以在被提供在任何基於處理器的設備中或被整合到任何基於處理器的設備中的IC封裝中提供一種封裝襯底，封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，封裝襯底包括但不限於圖1-3A和圖8A-8E中的封裝襯底、以及具有圖3B和5A-5B中的訊號佈線路徑。實例包括但不限於機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動定位資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板電腦、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視、調諧器、無線電單元、衛星無線電單元、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊碟（DVD）播放機、可攜式數位視訊播放機、汽車、車輛部件、航空電子系統、無人機和多旋翼機。
就此而言，圖9圖示了基於處理器的系統900的實例，該系統包括可以在IC封裝902（1）-902（5）中提供的電路。根據圖6-7C中的示例性製造製程以及根據在本文揭示的任何態樣，IC封裝902（1）-902（5）中的任何一個可以包括封裝襯底，封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，封裝襯底包括但不限於圖1-3A和圖8A-8E中的封裝襯底、以及具有圖3B和5A-5B中的訊號佈線路徑。在該實例中，基於處理器的系統900可以被形成為IC封裝902中的IC 904和被形成為片上系統（SoC）906。基於處理器的系統900包括中央處理單元（CPU）908，中央處理單元908包括一或多個處理器910，處理器910亦可以被稱為CPU核或處理器核。CPU 908可以具有被耦合到CPU 908的快取緩衝記憶體912，用於快速存取臨時儲存的資料。CPU 908被耦合到系統匯流排914，並且可以將被包括在基於處理器的系統900中的主設備和從設備相互耦合。眾所周知，CPU 908經由在系統匯流排914上交換位址、控制和資料資訊來與這些其他設備進行通訊。例如，作為從設備的實例，CPU 908可以將匯流排事務請求傳送到記憶體控制器916。儘管在圖9中未圖示，但可以提供多條系統匯流排914，其中每條系統母線914構成不同的結構。
其他主設備和從設備可以連接到系統匯流排914。如圖9所示，作為實例，這些設備可以包括包括記憶體控制器916和記憶體陣列918的記憶體系統920、一或多個輸入裝置922、一或多個輸出設備924、一或多個網路周邊設備926和一或多個顯示控制器928。可以在相同或不同的IC封裝902（5）中提供記憶體系統920、一或多個輸入裝置922、一或多個輸出設備924、一或多個網路周邊設備926和一或多個顯示控制器928中的每一個。輸入裝置922可以包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。輸出設備924可以包括任意類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。網路周邊設備926可以是被配置為允許交換去往和來自網路930的資料的任意設備。網路930可以是任何類型的網路，包括但不限於有線或無線網路、專用或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網（WAN）、藍芽™ 網路和網際網路。網路周邊設備926可以被配置為支援所需的任何類型的通訊協定。
CPU 908亦可以被配置為經由系統匯流排914存取顯示控制器928，以控制發送到一或多個顯示器932的資訊。顯示器控制器928將資訊發送到顯示器932以經由一或多個視訊處理器934進行顯示，一或多個視訊處理器934將要顯示的資訊處理成適合於顯示器932的格式。例如，顯示控制器928和視訊處理器934可以作為IC被包括在相同或不同的IC封裝902（5）中，以及被包括在包含CPU 908的相同或不同的IC封裝902（1）中。顯示器932可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。
圖10圖示示例性無線通訊設備1000，其包括從一或多個IC封裝1002形成的射頻（RF）部件，其中根據圖6-7C中的示例性製造製程以及根據在本文揭示的任何態樣，IC封裝1002中的任一者可以包括封裝襯底，封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，封裝襯底包括但不限於圖1-3A及圖8A-8E中的封裝襯底以及具有圖3B和5A-5B中的訊號佈線路徑。作為實例，無線通訊設備1000可以包括任何上述設備或被提供在任何上述設備中。如圖10所示，無線通訊設備1000包括收發機1004和資料處理器1006。資料處理器1006可以包括用於儲存資料和程式碼的記憶體。收發機1004包括支援雙向通訊的發射器1008和接收器1010。通常，無線通訊設備1000可以包括用於任意數量的通訊系統和頻帶的任意數量的發射器1008及/或接收器1010。收發機1004的全部或一部分可以被實現在一或多個類比IC、RF IC（RFIC）、混合訊號IC等上。
發射器1008或接收器1010可以用超外差架構或直接轉換架構來實現。在超外差架構中，訊號是在多個階段中在RF和基頻之間進行頻率轉換，例如，針對接收器1010，在一個階段中從RF到中頻（IF），隨後在另一階段中從IF到基頻。在直接轉換架構中，訊號是在一個階段中在RF和基頻之間被頻率轉換的。超外差架構和直接轉換架構可以使用不同的電路塊及/或具有不同的要求。在圖10中的無線通訊設備1000中，發射器1008和接收器1010採用直接轉換架構實現。
在發射路徑中，資料處理器1006處理要發送的資料，並向發射器1008提供I類比輸出訊號和Q類比輸出訊號。在示例性無線通訊設備1000中，資料處理器1006包括數位類比轉換器（DAC）1012（1）、1012（2），用於將資料處理器1006產生的數位訊號轉換為I和Q類比輸出訊號，例如I和Q輸出電流，以供進一步處理。
在發射器1008內，低通濾波器1014（1）、1014（2）分別對I和Q類比輸出訊號進行濾波，以去除由先前的數位類比轉換引起的不希望訊號。放大器（AMP）1016（1）、1016（2）分別放大來自低通濾波器1014（1）和1014（2）的訊號，並提供I和Q基頻訊號。升頻轉換器1018經由混頻器1020（1）、1020（2）利用來自（TX）本端振盪器（LO）訊號產生器1022的I和Q TX LO訊號將I和Q基頻訊號升頻轉換，以提供升頻轉換訊號1024。濾波器1026對升頻轉換訊號1024進行濾波，以去除由升頻轉換引起的不希望的訊號以及接收頻帶中的雜訊。功率放大器（PA）1028放大來自濾波器1026的升頻轉換訊號1024以獲得期望的輸出功率位準，並提供發射的RF訊號。發射的RF訊號經由雙工器或開關1030被路由，並經由天線1032被發送。
在接收路徑中，天線1032接收基地台發送的訊號，並提供接收的RF訊號，該接收的RF訊號經由雙工器或開關1030被路由，並提供給低雜訊放大器（LNA）1034。雙工器或開關1030被設計為以特定的接收（RX）到TX雙工器頻率間隔來操作，使得RX訊號與TX訊號隔離。接收的RF訊號由LNA 1034放大並由濾波器1036濾波，以獲得期望的RF輸入訊號。降頻轉換混頻器1038（1）、1038（2）將濾波器1036的輸出與來自RX LO訊號產生器1040的I和Q RX LO訊號（即LO_I和LO_Q）混合，以產生I和Q基頻訊號。I和Q基頻訊號由AMP 1042（1）、1042（2）放大，並由低通濾波器1044（1）和1044（2）進一步濾波，以獲得I和Q類比輸入訊號，這些I和Q類比輸入訊號被提供給資料處理器1006。在該實例中，資料處理器1006包括類比數位轉換器（ADC）1046（1）、1046（2），用於將類比輸入訊號轉換為數位訊號以供資料處理器1006的進一步處理。
在圖10的無線通訊設備1000中，TX LO訊號產生器1022產生用於升頻轉換的I和Q TX LO訊號，而RX LO訊號產生器1040產生用於降頻轉換的I或Q RX LO訊號。每個LO訊號是具有特定基頻的週期性訊號。TX鎖相迴路（PLL）電路1048從資料處理器1006接收定時資訊，並產生用於調整來自TX LO訊號產生器1022的TX LO訊號的頻率及/或相位的控制訊號。類似地，RX PLL電路1050從資料處理器1006接收定時資訊，並產生用於調整來自RX LO訊號產生器1040的RX LO訊號的頻率及/或相位的控制訊號。
本發明所屬領域中具有通常知識者將進一步理解，結合在本文揭示的態樣描述的各種說明性邏輯區塊、模組、電路和演算法可以被實現為電子硬體、被儲存在記憶體或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令、或這兩者的組合。在本文揭示的記憶體可以是任何類型和大小的記憶體，並且可以被配置為儲存所需的任何類型的資訊。為了清楚地說明這種互換性，上文已經大體上根據其功能描述了各種說明性部件、方塊、模組、電路和步驟。如何實現此類功能取決於特定的應用、設計選擇及/或施加在整個系統上的設計約束。本發明所屬領域中具有通常知識者可以針對每個特定應用以不同的方式實現所描述的功能，但是此類實現決策不應被解釋為導致偏離本案內容的範疇。
結合在本文揭示的態樣描述的各種說明性邏輯區塊、模組和電路可以用被設計為執行在本文描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別閘門或電晶體邏輯、個別硬體部件或其任何組合來實現或執行。處理器可以是微處理器，但在替代方案中，處理器可以是任何傳統的處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合（例如，DSP和微處理器的組合、複數個微處理器、與DSP核結合的一或多個微處理器，或任何其他此類配置）。
在本文揭示的態樣可以被實施在硬體和被儲存在硬體中的指令中，並且可以常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計唯讀記憶體（EPROM）、電擦除可程式設計ROM（EEPROM）、暫存器、硬碟、抽取式磁碟、CD-ROM、或本領域已知的任何其他形式的電腦可讀取媒體。示例性儲存媒體被耦合到處理器，使得處理器可以從儲存媒體讀取資訊，並向儲存媒體寫入資訊。在替代方案中，儲存媒體可以與處理器整合在一起。處理器和儲存媒體可以常駐在ASIC中。ASIC可以常駐在遠端站中。在替代方案中，處理器和儲存媒體可以作為個別部件常駐在遠端站、基地台或伺服器中。
亦應注意，在本文任何示例性態樣中描述的操作步驟皆是為了提供示例和論述。所描述的操作可以在除了所示序列之外的許多不同序列中執行。此外，在單個操作步驟中描述的操作實際上可以在多個不同步驟中執行。此外，可以組合在示例性態樣中論述的一或多個操作步驟。應當理解，流程圖中所示的操作步驟可以進行許多不同的修改，這對本發明所屬領域中具有通常知識者來說是顯而易見的。本發明所屬領域中具有通常知識者亦將理解，可以使用各種不同技術和技藝中的任何一種來表示資訊和訊號。例如，可以經由電壓、電流、電磁波、磁場或粒子、光場或粒子、或其任何組合來表示可以在整個以上描述中提及的資料、指令、命令、資訊、訊號、位元、符號和晶片。
提供本案內容的先前描述是為了使本發明所屬領域中任何具有通常知識者能夠製作或使用本案內容。對本發明所屬領域中具有通常知識者來說，對本案內容的各種修改將是顯而易見的，並且本文所定義的一般原理可以應用於其他變型。因此，本案內容不意欲局限於本文所述的示例和設計，而是應符合本文所揭示的原理和新穎特徵的最寬範疇。
在以下編號條款中描述了實現方案示例： 1、一種封裝襯底，包括： 第一金屬化層，包括： 具有第一厚度的第一金屬層， 該第一金屬層包括一或多個第一金屬互連； 焊盤金屬化層，包括與該第一金屬化層相鄰設置的第一表面和與該第一表面相對的第二表面，該焊盤金屬化層包括： 焊盤金屬層，其具有小於該第一厚度的第二厚度， 該焊盤金屬層包括與該第二表面相鄰的一或多個金屬焊盤，並且每個金屬焊盤被耦合到該一或多個第一金屬互連中的第一金屬互連；和 一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的金屬焊盤。 2、根據條款1之封裝襯底，其中該一或多個金屬焊盤之每一者金屬焊盤被耦合到該一或多個外部互連中的外部互連。 3、根據條款1或2之封裝襯底，其中： 該第一金屬化層進一步包括一或多個第二金屬互連；和 該一或多個第二金屬互連之每一者第二金屬互連不被耦合到該一或多個金屬焊盤中的金屬焊盤。 4、根據條款3之封裝襯底，其中： 該一或多個第一金屬互連各自具有第一寬度；和 該一或多個第二金屬互連各自具有小於該第一寬度的第二寬度。 5、根據條款1至4中任一項所述的封裝襯底，其中該第一金屬層的該第一厚度與該焊盤金屬層的該第二厚度的比率為至少1.2。 6、根據條款1至4中任一項所述的封裝襯底，其中： 該第一金屬層的該第一厚度在十二（12）微米（µm）到十六（16）微米之間；和 該焊盤金屬層的該第二厚度在十（10）µm和十二（12）µm之間。 7、根據條款1至6中任一項所述的封裝襯底，其中該焊盤金屬化層亦包括焊盤通孔層，該焊盤通孔層被設置為與該焊盤金屬層相鄰； 該焊盤通孔層包括一或多個焊盤通孔，每個焊盤通孔被耦合到該一或多個第一金屬互連中的第一金屬互連和該一或多個金屬焊盤中的金屬焊盤。 8、根據條款7之封裝襯底，其中該第一金屬化層亦包括第一通孔層，該第一通孔層被設置為與該第一金屬層相鄰； 該第一通孔層包括一或多個第一通孔，每個第一通孔被耦合到該一或多個第一金屬互連中的第一金屬互連。 9、根據條款8之封裝襯底，亦包括： 第二金屬化層，其與該第一金屬化層相鄰，使得該第一金屬化層被設置在該第二金屬化層和該焊盤金屬化層之間， 該第二金屬化層包括第二金屬層，該第二金屬層包括一或多個第二金屬互連。 10、根據條款8或9之封裝襯底，其中： 該一或多個焊盤通孔具有第一高度；和 該一或多個第一通孔具有大於該第一高度的第二高度。 11、根據條款7至10中任一項所述的封裝襯底，其中該焊盤通孔層不包含玻璃材料。 12、根據條款8至10中任一項所述的封裝襯底，其中： 該焊盤通孔層不包含玻璃材料；和 該第一通孔層包括玻璃材料。 13、根據條款8至10和12中任一項所述的封裝襯底，其中： 該焊盤通孔層包括可光成像電媒體（PID）層；和 該第一通孔層包括預浸玻璃（PPG）層。 14、根據條款7至13中任一項所述的封裝襯底，其中： 該第一通孔層具有第三厚度；和 該焊盤通孔層具有小於該第三厚度的第四厚度。 15、根據條款14之封裝襯底，其中該第一通孔層的該第三厚度與該焊盤通孔層的該第四厚度的比率為至少1.6。 16、根據條款14之封裝襯底，其中： 該第一通孔層的該第三厚度在二十五（25）µm到四十五（45）µm之間；和 該焊盤通孔層的該第四厚度在十（10）µm到十五（15）µm之間。 17、根據條款1至16中任一項所述的封裝襯底，該封裝襯底被整合到選自由以下各項組成的組的設備中：機上盒；娛樂單元；導航設備；通訊設備；固定位置資料單元；移動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂巢式電話；智能手機；對話啟動協定（SIP）電話；平板；平板手機；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算設備；桌上型電腦；個人數位助理（PDA）；監視器；電腦監視器；電視機；調諧器；無線電單元；衛星無線電單元；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊碟（DVD）播放機；可攜式數位視訊播放機；汽車；車輛部件；航空電子系統；無人機；和多旋翼機。 18、一種製造針對積體電路（IC）封裝的封裝襯底的方法，包括： 形成第一金屬化層，包括： 形成具有第一厚度的第一金屬層；和 在該第一金屬層中形成一或多個第一金屬互連； 形成包括與該第一金屬化層相鄰的第一表面和與該第一表面相對的第二表面的焊盤金屬化層，其中形成該焊盤金屬化層包括： 形成具有小於該第一厚度的第二厚度的焊盤金屬層； 在該焊盤金屬層中形成與該第二表面相鄰的一或多個金屬焊盤；和 將該一或多個金屬焊盤之每一者金屬焊盤耦合到該一或多個第一金屬互連中的第一金屬互連；和 形成一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的金屬焊盤。 19、根據條款18之方法，其中形成該一或多個外部互連包括將該一或多個外部互連中的外部互連耦合到該一或多個金屬焊盤之每一者金屬焊盤。 20、根據條款18或19之方法，亦包括： 在該第一金屬化層中形成一或多個第二金屬互連；和 不將該一或多個第二金屬互連之每一者第二金屬互連耦合到該一或多個金屬焊盤中的金屬焊盤。 21、根據條款20之方法，其中： 形成該一或多個第一金屬互連包括：在該第一金屬層中形成各自具有第一寬度的該一或多個第一金屬互連；和 形成該一或多個第二金屬互連包括：在該第一金屬層中形成各自具有小於該第一寬度的第二寬度的該一或多個第二金屬互連。 22、根據條款18至21中任一項所述的方法，其中形成該焊盤金屬化層進一步包括： 形成與該焊盤金屬層相鄰的焊盤通孔層；和 在該焊盤通孔層中形成一或多個焊盤通孔，每個焊盤通孔被耦合到該一或多個第一金屬互連中的第一金屬互連並到該一或多個金屬焊盤中的金屬焊盤。 23、根據條款22之方法，其中形成該第一金屬化層進一步包括： 形成與該第一金屬層相鄰的第一通孔層；和 形成一或多個第一通孔，每個第一通孔被耦合到該一或多個第一金屬互連中的第一金屬互連。 24、根據條款23之方法，亦包括：形成與該第一金屬化層相鄰的第二金屬化層，使得該第一金屬化層被設置在該第二金屬化層和該焊盤金屬化層之間， 其中形成該第二金屬化層包括形成包括一或多個第二金屬互連的第二金屬層。 25、根據條款22至24中任一項所述的方法，其中： 在該第一金屬化層中形成該第一通孔層包括：形成具有第三厚度的該第一通孔層；和 在該焊盤金屬化層中形成該焊盤通孔層包括：形成具有小於該第三厚度的第四厚度的該焊盤通孔層。
100:IC封裝 102:封裝襯底 104:焊盤金屬化層 106:第一晶粒封裝 108(1):第一晶粒 108(2):第二晶粒 110(1):晶粒封裝 110(2):晶粒封裝 112:金屬化層 112(1):金屬化層 112(2):金屬化層 114:金屬化層 115:金屬化層 116:晶粒互連 118:金屬互連 120:金屬互連 120(1):金屬互連 120(2):金屬互連 122:金屬焊盤 124:外部互連 128:中介層襯底 130:封裝模具 132:金屬化層 134:金屬互連 136:外部互連 138:垂直互連 140:第一表面 142:第二表面 144:焊盤金屬層 146:焊盤通孔層 148:通孔 150:通孔層 152:通孔 154:金屬互連 156:通孔層 158:通孔 160:金屬層 162:金屬層 164:金屬層 402:封裝襯底 404:金屬化層 412:金屬化層 414:金屬化層 415:金屬化層 420:金屬互連 422:金屬互連 444:金屬層 446:通孔層 600:製造製程 602:方塊 604:方塊 606:方塊 608:方塊 610:方塊 612:方塊 614:方塊 616:方塊 700:製造製程 702:方塊 704:方塊 706:方塊 708:方塊 710:方塊 800A:製造階段 800B:製造階段 800C:製造階段 800D:製造階段 800E:製造階段 802:封裝襯底 804:電媒體材料 806:底表面 808:通孔開口 810:載體 812:阻焊層 814:開口 900:系統 902:IC封裝 902(1):IC封裝 902(2):IC封裝 902(3):IC封裝 902(4):IC封裝 902(5):IC封裝 904:IC 906:片上系統（SoC） 908:中央處理單元（CPU） 910:處理器 912:快取緩衝記憶體 914:系統匯流排 916:記憶體控制器 918:記憶體陣列 920:記憶體系統 922:輸入設備 924:輸出設備 926:網路周邊設備 928:顯示控制器 930:網路 932:顯示器 934:視訊處理器 1000:無線通訊設備 1002:IC封裝 1004:收發機 1006:資料處理器 1008:發射器 1010:接收器 1012(1):數位類比轉換器（DAC） 1012(2):數位類比轉換器（DAC） 1014(1):低通濾波器 1014(2):低通濾波器 1016(1):放大器（AMP） 1016(2):放大器（AMP） 1018:升頻轉換器 1020(1):混頻器 1020(2):混頻器 1022:本端振盪器（LO）訊號產生器 1024:升頻轉換訊號 1026:濾波器 1028:功率放大器（PA） 1030:雙工器或開關 1032:天線 1034:低雜訊放大器（LNA） 1036:濾波器 1038(1):降頻轉換混頻器 1038(2):降頻轉換混頻器 1040:RX LO訊號產生器 1042(1):放大器（AMP） 1042(2):放大器（AMP） 1044(1):低通濾波器 1044(2):低通濾波器 1046(1):類比數位轉換器（ADC） 1046(2):類比數位轉換器（ADC） 1048:TX鎖相迴路（PLL）電路 1050:RX PLL電路 H 1:厚度 H 2:厚度 H 3:厚度 H 4:厚度 H 5:厚度 H 6:厚度 H 8:厚度 H 9:厚度 H 10:厚度 H 11:厚度 H 12:厚度 H 13:厚度 H 14:厚度 W 1:寬度 W 2:寬度 W 3:寬度 X:軸 Y:軸 Z:軸
圖1是三維積體電路（3DIC）封裝形式的積體電路（IC）封裝的側視圖，該3DIC封裝包括被堆疊的半導體晶粒（「晶粒」）和封裝襯底，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量；
圖2A和2B是封裝襯底的側視圖，該封裝襯底包括圖1中IC封裝中的焊盤金屬化層；
圖3A是圖2A和2B中的封裝襯底的側視圖；
圖3B是與圖2A和2B中的封裝襯底中的專用焊盤金屬化層相鄰的內部金屬化層中的金屬互連的頂視圖，以圖示經由在焊盤金屬化層中提供用於外部互連的金屬焊盤，可以相鄰的金屬化層中的訊號佈線路徑的增加的密度；
圖4A是可以在IC封裝中提供的替代封裝襯底的側視圖，其中封裝襯底包括額外的全尺寸外部金屬化層，該額外的全尺寸外部金屬化層不專用於用於外部互連的金屬焊盤；
圖4B是圖4A中的IC封裝中的外部金屬化層中的金屬互連的頂視圖，以圖示外部金屬化中的訊號佈線路徑的增加的密度；
圖5A是另一訊號佈線設計的頂視圖，該另一訊號佈線設計可以由在與圖2A和2B中的封裝襯底中的焊盤金屬化層相鄰的內部金屬化層中形成的金屬互連來提供；
圖5B是另一訊號佈線設計的頂視圖，該另一訊號佈線設計可以由在與圖2A和2B中的封裝襯底中的焊盤金屬化層相鄰的內部金屬化層中形成的金屬互連來提供；
圖6是圖示關於製造封裝襯底的示例性製造製程的流程圖，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，該封裝襯底包括但不限於圖1-3A中的封裝襯底並且具有圖3B和5A-5B中的訊號佈線路徑；
圖7A-7C是圖示關於製造封裝襯底的另一示例性製造製程的流程圖，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，該封裝襯底包括但不限於圖1-3A中的封裝襯底並且具有圖3B和5A-5B中的訊號佈線路徑；
圖8A-8E是根據圖7A-7C中的製造製程，在封裝襯底的製造程序期間的示例性製造階段，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量；
圖9是根據圖6-7C中的示例性製造製程的示例性基於處理器的系統的方塊圖，該系統可以包括可以包括IC封裝的部件，該IC封裝包括封裝襯底，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，包括但不限於圖1-3A和8A-8E中的封裝襯底並且具有圖3B和5A-5B中的訊號佈線路徑；和
圖10是根據圖6-7C中的示例性製造製程的示例性無線通訊設備的方塊圖，該示例性無線通訊設備包括射頻（RF）部件，該射頻（RF）部件可以包括IC封裝，該IC封裝包括封裝襯底，該封裝襯底包括具有帶有用於形成外部金屬互連的金屬焊盤的金屬層的焊盤金屬化層，以提供在封裝襯底中的相鄰的內部金屬化層中的增加的訊號佈線容量，包括但不限於圖1-3A和8A-8E中的封裝襯底並且具有圖3B和5A-5B中的訊號佈線路徑。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
102:封裝襯底
112:金屬化層
114:金屬化層
115:金屬化層
118:金屬互連
120:金屬互連
120(1):金屬互連
120(2):金屬互連
122:金屬焊盤
140:第一表面
142:第二表面
144:焊盤金屬層
146:焊盤通孔層
148:通孔
150:通孔層
152:通孔
154:金屬互連
156:通孔層
158:通孔

Claims (25)

  1. 一種封裝襯底，包括： 一第一金屬化層，包括： 具有一第一厚度的一第一金屬層， 該第一金屬層包括一或多個第一金屬互連； 一焊盤金屬化層，包括與該第一金屬化層相鄰設置的一第一表面和與該第一表面相對的一第二表面，該焊盤金屬化層包括： 一焊盤金屬層，其具有小於該第一厚度的一第二厚度， 該焊盤金屬層包括與該第二表面相鄰的一或多個金屬焊盤，並且每個金屬焊盤被耦合到該一或多個第一金屬互連中的一第一金屬互連；及 一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的一金屬焊盤。
  2. 根據請求項1之封裝襯底，其中該一或多個金屬焊盤之每一者金屬焊盤被耦合到該一或多個外部互連中的外部互連。
  3. 根據請求項1之封裝襯底，其中： 該第一金屬化層進一步包括一或多個第二金屬互連；及 該一或多個第二金屬互連之每一者第二金屬互連不被耦合到該一或多個金屬焊盤中的一金屬焊盤。
  4. 根據請求項3之封裝襯底，其中： 該一或多個第一金屬互連各自具有一第一寬度；及 該一或多個第二金屬互連各自具有小於該第一寬度的一第二寬度。
  5. 根據請求項1之封裝襯底，其中該第一金屬層的該第一厚度與該焊盤金屬層的該第二厚度的一比率為至少1.2。
  6. 根據請求項1之封裝襯底，其中： 該第一金屬層的該第一厚度在十二（12）微米（µm）到十六（16）微米之間；及 該焊盤金屬層的該第二厚度在十（10）µm和十二（12）µm之間。
  7. 根據請求項1之封裝襯底，其中該焊盤金屬化層亦包括一焊盤通孔層，該焊盤通孔層被設置為與該焊盤金屬層相鄰； 該焊盤通孔層包括一或多個焊盤通孔，每個焊盤通孔被耦合到該一或多個第一金屬互連中的一第一金屬互連並到該一或多個金屬焊盤中的一金屬焊盤。
  8. 根據請求項7之封裝襯底，其中該第一金屬化層亦包括一第一通孔層，該第一通孔層被設置為與該第一金屬層相鄰； 該第一通孔層包括一或多個第一通孔，每個第一通孔被耦合到該一或多個第一金屬互連中的一第一金屬互連。
  9. 根據請求項8之封裝襯底，亦包括： 一第二金屬化層，其與該第一金屬化層相鄰，使得該第一金屬化層被設置在該第二金屬化層和該焊盤金屬化層之間， 該第二金屬化層包括一第二金屬層，該第二金屬層包括一或多個第二金屬互連。
  10. 根據請求項8之封裝襯底，其中： 該一或多個焊盤通孔具有一第一高度；及 該一或多個第一通孔具有大於該第一高度的一第二高度。
  11. 根據請求項7之封裝襯底，其中該焊盤通孔層不包含玻璃材料。
  12. 根據請求項8之封裝襯底，其中： 該焊盤通孔層不包含玻璃材料；及 該第一通孔層包括玻璃材料。
  13. 根據請求項8之封裝襯底，其中： 該焊盤通孔層包括可光成像電媒體（PID）層；及 該第一通孔層包括預浸玻璃（PPG）層。
  14. 根據請求項7之封裝襯底，其中： 該第一通孔層具有第三厚度；及 該焊盤通孔層具有小於該第三厚度的第四厚度。
  15. 根據請求項14之封裝襯底，其中該第一通孔層的該第三厚度與該焊盤通孔層的該第四厚度的比率為至少1.6。
  16. 根據請求項14之封裝襯底，其中： 該第一通孔層的該第三厚度在二十五（25）µm到四十五（45）µm之間；及 該焊盤通孔層的該第四厚度在十（10）µm到十五（15）µm之間。
  17. 根據請求項1之封裝襯底，該封裝襯底被整合到選自由以下各項組成的組的設備中：機上盒；娛樂單元；導航設備；通訊設備；固定位置資料單元；移動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂巢式電話；智能手機；對話啟動協定（SIP）電話；平板；平板手機；伺服器；電腦；可攜式電腦；行動計算裝置；可穿戴計算設備；桌上型電腦；個人數位助理（PDA）；監視器；電腦監視器；電視機；調諧器；無線電單元；衛星無線電單元；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊碟（DVD）播放機；可攜式數位視訊播放機；汽車；車輛部件；航空電子系統；無人機；和多旋翼機。
  18. 一種製造針對積體電路（IC）封裝的封裝襯底的方法，包括以下步驟： 形成第一金屬化層，包括： 形成具有第一厚度的第一金屬層；及 在該第一金屬層中形成一或多個第一金屬互連； 形成包括與該第一金屬化層相鄰的第一表面和與該第一表面相對的第二表面的焊盤金屬化層，其中形成該焊盤金屬化層包括： 形成具有小於該第一厚度的第二厚度的焊盤金屬層； 在該焊盤金屬層中形成與該第二表面相鄰的一或多個金屬焊盤；及 將該一或多個金屬焊盤之每一者金屬焊盤耦合到該一或多個第一金屬互連中的第一金屬互連；及 形成一或多個外部互連，每個外部互連被耦合到該一或多個金屬焊盤中的金屬焊盤。
  19. 根據請求項18之方法，其中形成該一或多個外部互連包括將該一或多個外部互連中的外部互連耦合到該一或多個金屬焊盤之每一者金屬焊盤。
  20. 根據請求項18之方法，亦包括以下步驟： 在該第一金屬化層中形成一或多個第二金屬互連；及 不將該一或多個第二金屬互連之每一者第二金屬互連耦合到該一或多個金屬焊盤中的金屬焊盤。
  21. 根據請求項20之方法，其中： 形成該一或多個第一金屬互連包括以下步驟：在該第一金屬層中形成各自具有第一寬度的該一或多個第一金屬互連；及 形成該一或多個第二金屬互連包括以下步驟：在該第一金屬層中形成各自具有小於該第一寬度的第二寬度的該一或多個第二金屬互連。
  22. 根據請求項18之方法，其中形成該焊盤金屬化層進一步包括以下步驟： 形成與該焊盤金屬層相鄰的焊盤通孔層；及 在該焊盤通孔層中形成一或多個焊盤通孔，每個焊盤通孔被耦合到該一或多個第一金屬互連中的第一金屬互連並到該一或多個金屬焊盤中的金屬焊盤。
  23. 根據請求項22之方法，其中形成該第一金屬化層進一步包括以下步驟： 形成與該第一金屬層相鄰的第一通孔層；及 形成一或多個第一通孔，每個第一通孔被耦合到該一或多個第一金屬互連中的第一金屬互連。
  24. 根據請求項23之方法，亦包括以下步驟：形成與該第一金屬化層相鄰的第二金屬化層，使得該第一金屬化層被設置在該第二金屬化層和該焊盤金屬化層之間， 其中形成該第二金屬化層包括：形成包括一或多個第二金屬互連的第二金屬層。
  25. 根據請求項22之方法，其中： 在該第一金屬化層中形成該第一通孔層包括：形成具有第三厚度的該第一通孔層；及 在該焊盤金屬化層中形成該焊盤通孔層包括：形成具有小於該第三厚度的第四厚度的該焊盤通孔層。
TW112108075A 2022-03-25 2023-03-06 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法 TW202407815A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/656,477 2022-03-25
US17/656,477 US20230307336A1 (en) 2022-03-25 2022-03-25 Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods

Publications (1)

Publication Number Publication Date
TW202407815A true TW202407815A (zh) 2024-02-16

Family

ID=85724526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108075A TW202407815A (zh) 2022-03-25 2023-03-06 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法

Country Status (4)

Country Link
US (1) US20230307336A1 (zh)
CN (1) CN118786524A (zh)
TW (1) TW202407815A (zh)
WO (1) WO2023183692A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
US9420695B2 (en) * 2014-11-19 2016-08-16 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10475736B2 (en) * 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
US11769719B2 (en) * 2018-06-25 2023-09-26 Intel Corporation Dual trace thickness for single layer routing
US11488918B2 (en) * 2018-10-31 2022-11-01 Intel Corporation Surface finishes with low rBTV for fine and mixed bump pitch architectures
US11948877B2 (en) * 2020-03-31 2024-04-02 Qualcomm Incorporated Hybrid package apparatus and method of fabricating
US11605595B2 (en) * 2020-08-14 2023-03-14 Qualcomm Incorporated Packages with local high-density routing region embedded within an insulating layer

Also Published As

Publication number Publication date
WO2023183692A1 (en) 2023-09-28
US20230307336A1 (en) 2023-09-28
CN118786524A (zh) 2024-10-15

Similar Documents

Publication Publication Date Title
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
US11552055B2 (en) Integrated circuit (IC) packages employing front side back-end-of-line (FS-BEOL) to back side back-end-of-line (BS-BEOL) stacking for three-dimensional (3D) die stacking, and related fabrication methods
US11456291B2 (en) Integrated circuit (IC) packages employing split, double-sided metallization structures to facilitate a semiconductor die (“die”) module employing stacked dice, and related fabrication methods
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
TW202322330A (zh) 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法
TW202343703A (zh) 採用促進半導體晶粒堆疊的重分佈層（ｒｄｌ）內插器的三維（３ｄ）積體電路（ｉｃ）（３ｄｉｃ）封裝以及相關的製作方法
TW202329347A (zh) 採用具有雙面嵌入式跡線基板（ｅｔｓ）的封裝基板的積體電路（ｉｃ）封裝以及相關製造方法
US20220068780A1 (en) Integrated circuit (ic) package substrate with embedded trace substrate (ets) layer on a substrate, and related fabrication methods
US12062648B2 (en) Multiple (multi-) die integrated circuit (IC) packages for supporting higher connection density, and related fabrication methods
TW202407815A (zh) 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
US20230299048A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package with a bottom die layer employing an extended interposer substrate, and related fabrication methods
US20240332146A1 (en) Integrated circuit (ic) package employing metal posts thermally coupling a die to an interposer substrate for dissipating thermal energy of the die, and related fabrication methods
US20240355712A1 (en) Substrate(s) for an integrated circuit (ic) package employing a metal core for improved electrical shielding and structural strength, and related ic packages and fabrication methods
JP2024537996A (ja) ダイ側埋め込みトレース基板（ｅｔｓ）層内の埋め込み金属トレースに結合された補助金属層を採用する集積回路（ｉｃ）パッケージ、及び関連する製造方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
TW202230699A (zh) 用於改進連通性的具有重構晶粒中介體的積體電路（ｉｃ）及相關製造方法
TW202326968A (zh) 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法