TW202326968A - 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法 - Google Patents

為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法 Download PDF

Info

Publication number
TW202326968A
TW202326968A TW111124699A TW111124699A TW202326968A TW 202326968 A TW202326968 A TW 202326968A TW 111124699 A TW111124699 A TW 111124699A TW 111124699 A TW111124699 A TW 111124699A TW 202326968 A TW202326968 A TW 202326968A
Authority
TW
Taiwan
Prior art keywords
die
package
interposer
active side
wires
Prior art date
Application number
TW111124699A
Other languages
English (en)
Inventor
克里希納 維穆里
金珍聖
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202326968A publication Critical patent/TW202326968A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

為了減小封裝高度而採用中介層將（諸）上部堆疊式晶粒電耦合至封裝基板的堆疊式晶粒積體電路（IC）封裝，以及相關製造方法。為了降低IC封裝的高度且同時提供要電耦合至封裝基板的堆疊式晶粒，該IC封裝包括中介層。該等堆疊式晶粒被設置在該封裝基板與該中介層之間。一或多條導線耦合（例如，導線接合）在上部晶粒與中介層之間，以提供該上部晶粒與該中介層之間的電連接。一或多個電互連（例如，導電柱）耦合在該中介層與該封裝基板之間，以在該上部晶粒與該封裝基板之間路由電連接。因此，該上部晶粒可電耦合至該封裝基板，而不要求該上部晶粒上方用於導線接合的附加淨空區域。

Description

為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（IC）封裝以及相關製造方法
本案的領域係關於積體電路（IC）封裝，尤其係關於將半導體晶粒導線接合到該IC封裝中的封裝基板。
積體電路（IC）是電子元件的基石。IC被封裝在IC封裝（亦被稱為「半導體封裝」或「晶片封裝」）中。IC封裝包括作為（諸）IC的一或多個半導體晶粒，該等半導體晶粒被安裝在封裝基板上並且電耦合至封裝基板以提供針對（諸）晶粒的實體支撐和電介面。封裝基板包括一或多個金屬化層，該等金屬化層包括具有垂直互連通路（通孔）的電跡線（例如，金屬線），該等垂直互連通路將該等電跡線一起耦合在毗鄰金屬化層之間，以在（諸）晶粒之間提供電介面。（諸）晶粒被電連接到封裝基板的頂層或外層中所暴露的金屬互連，以將（諸）半導體晶粒電耦合至該封裝基板的電跡線。封裝基板包括耦合至外部金屬互連（例如，焊料凸塊）的外部金屬化層，以在IC封裝中的（諸）晶粒之間提供用於將該IC封裝安裝在電路板上以將（諸）晶粒與其他電路系統連接的外部介面。
一些IC封裝被稱為「混合」IC封裝，其中包括用於不同目的或應用的多個晶粒。例如，混合IC封裝可以包括作為前端電路系統的一部分的數據機晶粒以支援通訊介面。混合IC封裝亦可以包括一或多個記憶體晶粒，其提供記憶體以支援由數據機晶粒進行的資料儲存和存取，諸如用於緩衝和輸出要成為經調制資料及/或經解調資料的資料。因此，在該等混合IC封裝中，習知地，在IC封裝中將多個晶粒堆疊在彼此之上。與IC封裝的封裝基板直接毗鄰的最底部晶粒經由晶粒互連電耦合至封裝基板的上部金屬化層中的金屬互連。不與IC封裝的封裝基板直接毗鄰的其他堆疊式晶粒可以經由導線接合電耦合至封裝基板的金屬化層。（諸）記憶體晶粒與數據機晶粒之間的電連接經由封裝基板中的電連接形成。
本文中所揭示的各態樣包括：為了減小封裝高度而採用中介層將（諸）上部堆疊式晶粒電耦合至封裝基板的堆疊式晶粒積體電路（IC）封裝。亦揭示相關製造方法。IC封裝包括支撐堆疊式晶粒的封裝基板。封裝基板包括一或多個金屬化層，每個金屬化層包括金屬互連以在外部互連與晶粒之間以及在IC封裝內的各晶粒之間提供電信號路由。堆疊式晶粒電耦合至封裝基板以用於信號路由。IC封裝中的下部晶粒可以（例如，經由互連凸塊）直接電耦合至封裝基板，從而將該下部晶粒的主動側耦合至該封裝基板的上部金屬化層中的金屬互連。然而，IC封裝中堆疊在下部晶粒上方的（諸）上部晶粒不與封裝基板直接毗鄰地放置。可以採用導線接合來將上部晶粒的主動側耦合至封裝基板。然而，導線接合可能必須定向成在上部晶粒上方延伸，以具有足夠的淨空區域來向外且隨後向下延伸到封裝基板而不會干擾下部晶粒或其他封裝元件。導線接合亦可能要求最小彎曲半徑以便不被損壞，此舉要求上部晶粒上方超出該上部晶粒與IC封裝的包塑的頂表面之間的正常區域容限的某個附加淨空區域。該附加淨空區域會對IC封裝的整體高度作出貢獻，此情形可能是不合乎期望的。
因此，在示例性態樣，為了減小IC封裝的高度且同時仍然提供要電耦合至封裝基板的堆疊式晶粒佈置，該IC封裝包括中介層。該等堆疊式晶粒被設置在該封裝基板與該中介層之間。一或多條導線耦合（例如，導線接合）在上部晶粒的主動側與中介層之間，以提供該上部晶粒與該中介層之間的電連接。一或多個電互連（例如，導電柱）耦合在該中介層與該封裝基板之間，以在耦合至該上部晶粒的導線與該封裝基板之間路由電連接。以此方式，上部晶粒可被電耦合至封裝基板，而不要求用於導線接合的附加淨空區域以被耦合至上部晶粒並且向下耦合至封裝基板。添加到IC封裝整體高度的中介層高度可能會小於將上部晶粒導線接合到封裝基板原本所需的淨空區域高度。
就此而言，在一個示例性態樣，揭示一種IC封裝。該IC封裝包括封裝基板。該IC封裝亦包括中介層。IC封裝亦包括電耦合至該封裝基板的第一晶粒。該IC封裝亦包括設置在第一晶粒與該中介層之間的第二晶粒。該IC封裝亦包括耦合至第二晶粒和該中介層的一或多條第二導線。該IC封裝亦包括耦合至該中介層和該封裝基板的一或多個電互連，並且每個電互連將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。
在另一示例性態樣，揭示一種製造IC封裝的方法。該方法包括以下步驟：提供封裝基板。該方法亦包括以下步驟：提供中介層。該方法亦包括以下步驟：將第一晶粒電耦合至該封裝基板。該方法亦包括以下步驟：將第二晶粒設置在第一晶粒與該中介層之間。該方法亦包括以下步驟：將一或多條第二導線耦合至第二晶粒和該中介層。該方法亦包括以下步驟：將一或多個電互連耦合至該封裝基板和該中介層，以將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。
現在參照附圖，描述本案的若干示例性態樣。措辭「示例性」在本文中用於表示「用作示例、實例，或說明」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
本文中所揭示的各態樣包括：為了減小封裝高度而採用中介層將（諸）上部堆疊式晶粒電耦合至封裝基板的堆疊式晶粒積體電路（IC）封裝。亦揭示相關製造方法。該IC封裝包括支撐堆疊式晶粒的封裝基板。該封裝基板包括一或多個金屬化層，每個金屬化層包括金屬互連以在外部互連與晶粒之間以及在IC封裝內的各晶粒之間提供電信號路由。該等堆疊式晶粒電耦合至封裝基板以用於信號路由。IC封裝中的下部晶粒可以（例如，經由互連凸塊）直接電耦合至封裝基板，從而將該下部晶粒的主動側耦合至該封裝基板的上部金屬化層中的金屬互連。然而，IC封裝中堆疊在下部晶粒上方的（諸）上部晶粒不與封裝基板直接毗鄰地放置。可以採用導線接合來將上部晶粒的主動側耦合至封裝基板。然而，導線接合可能必須定向成在上部晶粒上方延伸，以具有足夠的淨空區域來向外且隨後向下延伸到封裝基板而不會干擾下部晶粒或其他封裝元件。導線接合亦可能要求最小彎曲半徑以便不被損壞，此舉要求上部晶粒上方超出該上部晶粒與IC封裝的包塑的頂表面之間的正常區域容限的某個附加淨空區域。該附加淨空區域會對IC封裝的整體高度作出貢獻，此情形可能是不合乎期望的。
因此，在示例性態樣，為了減小IC封裝的高度且同時仍然提供要電耦合至封裝基板的堆疊式晶粒佈置，該IC封裝包括中介層。該等堆疊式晶粒被設置在該封裝基板與該中介層之間。一或多條導線耦合（例如，導線接合）在上部晶粒的主動側與中介層之間，以提供該上部晶粒與該中介層之間的電連接。一或多個電互連（例如，導電柱）耦合在該中介層與該封裝基板之間，以在耦合至該上部晶粒的導線與該封裝基板之間路由電連接。以此方式，上部晶粒可被電耦合至封裝基板，而不要求用於導線接合的附加淨空區域以被耦合至上部晶粒並且向下耦合至封裝基板。添加到IC封裝整體高度的中介層高度可能會小於將上部晶粒導線接合到封裝基板原本所需的淨空區域高度。
就此而言，圖1A是示例性IC封裝100的側視圖，其包括設置在封裝基板104與中介層106之間的兩（2）個堆疊式晶粒102(1)、102(2)。在該實例中，第一晶粒102(1)被認為是「下部」晶粒，此情形意味著其在垂直Z軸方向上設置在第二「上部」晶粒102(2)的下方，如圖1A中所示。下部晶粒102(1)與封裝基板104毗鄰地設置。上部晶粒102(2)與中介層106毗鄰地設置。包塑105（例如，環氧樹脂）圍繞中介層106與封裝基板104之間的堆疊式晶粒102(1)、102(2)。堆疊式晶粒102(1)、102(2)包括用於根據其設計來執行電子功能的IC。例如，下部晶粒102(1)可以是通訊數據機。上部晶粒102(2)可以是記憶體設備，其被設計成提供資料儲存和對下部晶粒102(1)中的數據機的存取，諸如用於緩衝要被調制以供作為射頻（RF）信號傳輸的資料以及來自收到RF信號的經解調資料。
封裝基板104支撐堆疊式晶粒102(1)、102(2)，並且亦包括金屬化層108(1)、108(2)，每個金屬化層包括可以在外部互連112（例如，焊料凸塊）與晶粒102(1)、102(2)之間提供電信號路由的金屬互連110(1)、110(2)（例如，金屬線、金屬跡線、垂直互連通路（通孔））。金屬化層108(1)、108(2)可被形成為相互接合的層壓基板及/或形成為重分佈層（RDL）。儘管未示出，但應注意，封裝基板104亦可以包括核心部分以作為含核基板，而不是無核基板。在該實例中，封裝基板104包括外部金屬化層108(3)，該外部金屬化層108(3)具有從封裝基板104暴露的金屬互連110(3)，其中外部互連112可耦合至金屬互連110(3)以提供對IC封裝100的外部信號路由存取。例如，外部互連112可被焊接到印刷電路板（PCB）上的觸點，以將IC封裝100實體地安裝在該PCB上以及將IC封裝100耦合至其他電路系統。封裝基板104中的某些金屬互連110(1)、110(2)亦可被指定為在晶粒102(1)、102(2)自身之間提供內部信號路由。
繼續參照圖1A，堆疊式晶粒102(1)、102(2)電耦合至封裝基板104以用於信號路由。IC封裝100中的下部晶粒102(1)被示為經由互連凸塊114直接電耦合至封裝基板104。下部晶粒102(1)的與封裝基板104毗鄰的主動側116耦合至互連凸塊114，該等互連凸塊114耦合至封裝基板104的上部金屬化層108(1)中的金屬互連110(1)。然而，IC封裝100中堆疊在下部晶粒102(1)上方的上部晶粒102(2)不與封裝基板104直接毗鄰地放置。可以採用導線接合來將上部晶粒102(2)的主動側118直接耦合至封裝基板104的上部金屬化層108(1)中的金屬互連110(1)。然而，導線接合可能必須定向成在垂直（Z軸）方向上在上部晶粒102(2)上方延伸，以具有足夠的淨空區域來向外且隨後向下延伸到封裝基板104而不會干擾下部晶粒102(1)或其他封裝元件。導線接合亦可能要求最小彎曲半徑以便不被損壞，此舉原本將會要求IC封裝100中在上部晶粒102(2)上方的某個附加淨空區域以具有用於此類導線接合的足夠區域以及容適其所要求的最小彎曲半徑。該附加淨空區域（若存在）原本將會對IC封裝100的整體高度H 1作出貢獻，此情形可能是不合乎期望的。
因此，如圖1B中的IC封裝100的附加側視圖中所示，為了減小IC封裝100的高度且同時仍然提供要電耦合至封裝基板104的堆疊式晶粒102(1)、102(2)，圖1B中的IC封裝100包括中介層106。中介層106提供元件彼此之間的電介面路由，在該情形中，該中介層106在上部晶粒102(2)與電互連120（例如，金屬柱、金屬樁、金屬通孔）之間，該等電互連120將中介層106耦合至封裝基板104。例如，中介層106可以包括一或多個金屬化層122，每個金屬化層122包括一或多個金屬互連，該一或多個金屬互連電耦合至上部晶粒102(2)並且亦電耦合至用於將電信號從上部晶粒102(2)路由到封裝基板104的一或多個電互連120。以此方式，上部晶粒102(2)電耦合至封裝基板104以用於信號路由到外部互連112及/或電耦合至被耦合至下部晶粒102(1)的金屬化層108(1)、108(2)中的其他金屬互連110(1)、110(2)以用於晶粒到晶粒的連接。如圖1B中所示，在該實例中，一或多條線124耦合（例如，導線接合）在上部晶粒102(2)的主動側118與中介層106之間，以提供上部晶粒102(2)與中介層106之間的電介面連接。電互連120耦合在中介層106與封裝基板104之間，以在耦合至該上部晶粒102(2)的導線124與封裝基板104之間路由電連接。以此方式，上部晶粒102(2)可被電耦合至封裝基板104，而不要求用於在垂直（Z軸）方向上在上部晶粒102(2)上方向上延伸並且隨後向下返回到封裝基板104的導線接合的附加淨空區域以被耦合至上部晶粒102(2)的主動側118。將中介層106的高度H 2添加到IC封裝100的整體高度H 1可能會小於包塑105的在上部晶粒102(2)上方提供用於將上部晶粒102(2)導線接合到封裝基板104的附加淨空區域原本將需要的附加高度。例如，中介層106的高度H 2可以是50微米（μm）。
為了進一步說明圖1A和圖1B中包括用於提供上部晶粒102(2)和封裝基板104之間的電連接的中介層106的IC封裝100與原本將使用導線接合來將上部晶粒102(2)電連接到封裝基板104的IC封裝之間的示例性差異，提供了圖2A和圖2B。圖2B是圖1A中的IC封裝100的側視圖。如其中所示，IC封裝100具有整體高度H 1，其中中介層具有對IC封裝100的整體高度H 1作出貢獻的高度H 2。圖2A是替換IC封裝200的側視圖，該替換IC封裝200包括與圖1A中的IC封裝100中相同的封裝基板104和堆疊式晶粒102(1)、102(2)。然而，如圖2A中所示，上部IC晶粒102(1)經由導線202來導線接合到封裝基板104。為了使導線202連接到封裝基板104，導線202具有彎曲部分204，該彎曲部分204在垂直（Z軸）方向上從上部晶粒102(2)起向上延伸，並且隨後在水平（X軸）方向上向外延伸，並且朝著封裝基板104向下彎曲返回，以具有淨空路徑來被路由到封裝基板104。彎曲部分204的最小半徑以及導線202需要向下延伸到封裝基板104的角度θ 1規定了上部晶粒102(2)上方必須為導線202保留的最小導線接合淨空區域205高度H 4。而且，在導線接合淨空區域205上方需要存在高度H 5的附加區域206以在IC封裝200的包塑210的上表面208之間提供容限。因此，經由在圖2A中的IC封裝200中提供上部晶粒102(2)與封裝基板104之間的導線接合，添加了對IC封裝200的整體高度H 3作出貢獻的最小導線接合淨空區域205高度H 4。應注意，在該實例中，IC封裝200的整體高度H 3大於圖1A中採用中介層106的IC封裝100的整體高度H 1。例如，中介層106的高度H 2可以是50 μm對照最小導線接合淨空區域205和附加區域206的高度125 μm，從而提供圖2A中IC封裝200的整體高度H 3相對於圖1A至圖1B和圖2B中的IC封裝100的整體高度H 1的額外75 μm的差異。
返回參照圖1B，IC封裝100的下部晶粒102(1)具有在主動側116的相對側上的被動側126。在該實例中，上部晶粒102(2)的主動側118與下部晶粒102（4）的被動側126毗鄰。上部晶粒102(2)的主動側118的至少一部分可（例如，經由環氧樹脂或壓縮接合）被接合到下部晶粒102(1)的被動側126的至少一部分。上部晶粒102(2)具有在上部晶粒102(2)的主動側118的相對側上的被動側128。導線124耦合至上部晶粒102(2)的主動側118並且亦耦合中介層106，以將上部晶粒102(2)電耦合至中介層106。在該實例中，為了給要耦合在上部晶粒102(2)和中介層106之間的導線124騰出空間，上部晶粒102(2)被交錯以在水平（X軸）方向上僅與下部晶粒102(1)部分交疊。就此而言，上部晶粒102(2)的主動側118包括：在垂直（Z軸）方向上與下部晶粒102(2)的被動側126的一部分交疊的第一主動側部分130，以及在垂直（Z軸）方向上不與下部晶粒102(1)交疊的第二主動側部分132。以此方式，存在空間以供導線124從上部晶粒102(2)的主動側118朝著封裝基板104向下延伸並且隨後朝著中介層106向上彎曲返回以隨後延伸並耦合至中介層106。此種佈置避免了導線124的彎曲部分134在上部晶粒102(2)上方在垂直方向上延伸從而要求在上部晶粒102(2)上方保留附加區域，該附加區域原本將會增加IC封裝100的高度。在該實例中，導線124包括從上部晶粒102(2)向下延伸（在垂直方向上在上部晶粒102(2)的主動側118下方朝著封裝基板104向下延伸）並且隨後朝著中介層106向上轉彎的凹形彎曲部分134。
應注意，儘管圖1A和圖1B中的IC封裝100僅包括兩個晶粒102(1)、102(2)，但是可以提供包括用於電耦合至上部晶粒的中介層的其他IC封裝，其中此類IC封裝包括多於兩（2）的晶粒。就此而言，圖3A是示例性IC封裝300的側視圖，其包括設置在封裝基板304與中介層306之間的三（3）個堆疊式晶粒302(1)-302(3)。在該實例中，第一晶粒302(1)被認為是「下部」晶粒，此情形意味著其在垂直Z軸方向上設置在第二「上部」晶粒302(2)和第三晶粒302(3)的下方，如圖3A中所示。在該實例中，第三晶粒302(3)被認為是「中部」晶粒，此情形意味著其在垂直Z軸方向上設置在下部晶粒302(1)與上部晶粒302(2)之間，亦如圖3A中所示。下部晶粒302(1)與封裝基板304毗鄰地設置。上部晶粒302(2)與中介層306毗鄰地設置。包塑305（例如，環氧樹脂）圍繞中介層306與封裝基板304之間的堆疊式晶粒302(1)-302(3)。堆疊式晶粒302(1)-302(3)包括用於根據其設計來執行電子功能的IC。例如，下部晶粒302(1)可以是通訊數據機。中部和上部晶粒302(3)、302(2)可以是記憶體設備，其被設計成提供資料儲存和對下部晶粒302(1)中的數據機的存取，諸如用於緩衝要被調制以供作為射頻（RF）信號傳輸的資料以及來自收到RF信號的經解調資料。
封裝基板304支撐堆疊式晶粒302(1)-302(3)並且亦包括金屬化層308(1)、308(2)，每個金屬化層包括可以在外部互連312（例如，焊料凸塊）與晶粒302(1)-302(3)之間提供電信號路由的金屬互連310(1)、310(2)（例如，金屬線、金屬跡線、通孔）。金屬化層308(1)、308(2)可被形成為相互接合的層壓基板及/或形成為RDL。儘管未圖示，但應注意，封裝基板304亦可以包括核心部分以作為含核基板，而不是無核基板。在該實例中，封裝基板304包括外部金屬化層308(3)，該外部金屬化層308(3)具有從封裝基板304暴露的金屬互連310(3)，其中外部互連312可耦合至金屬互連310(3)以提供對IC封裝300的外部信號路由存取。例如，外部互連312可被焊接到PCB上的觸點，以將IC封裝300實體地安裝在該PCB上並且將IC封裝300耦合至其他電路系統。封裝基板304中的某些金屬互連310(1)、310(2)亦可被指定為在晶粒302(1)-302(3)自身之間提供內部信號路由。
繼續參照圖3A，堆疊式晶粒302(1)-302(3)電耦合至封裝基板304以用於信號路由。IC封裝300中的下部晶粒302(1)被示為經由互連凸塊314直接電耦合至封裝基板304。下部晶粒302(1)的與封裝基板304毗鄰的主動側316耦合至互連凸塊314，該等互連凸塊314耦合至封裝基板304的上部金屬化層308(1)中的金屬互連310(1)。然而，堆疊在下部晶粒302(1)上方的中部和上部晶粒302(3)、302(2)不與封裝基板304直接毗鄰地放置。可以採用導線接合來將上部晶粒302(2)的主動側318直接耦合至封裝基板304的上部金屬化層308(1)中的金屬互連310(1)。然而，導線接合可能必須定向成在垂直（Z軸）方向上在上部晶粒302(2)上方延伸，以具有足夠的淨空區域來向外且隨後向下延伸到封裝基板304而不會干擾中部及/或下部晶粒302(3)、302(1)或其他封裝元件。導線接合亦可能需要最小彎曲半徑以便不被損壞，此舉原本將會要求IC封裝300中在上部晶粒302(2)上方的某個附加淨空區域，以具有用於此類導線接合的足夠區域以及容適其所要求的最小彎曲半徑。該附加淨空區域（若存在）本將對IC封裝300的整體高度H 6作出貢獻，此情形可能是不合乎期望的。
因此，如圖3B中的IC封裝300的附加側視圖中所示，為了減小IC封裝300的高度而同時仍然提供要電耦合至封裝基板304的堆疊式晶粒302(1)-302(3)，圖3C中的IC封裝300包括中介層306。中介層306提供元件彼此之間的電介面路由，在該情形中，該中介層306在上部晶粒302(1)與電互連320（例如，金屬柱、金屬樁、金屬通孔）之間，該等電互連320將中介層306耦合至封裝基板304。例如，中介層306可以包括一或多個金屬化層322，每個金屬化層322包括一或多個金屬互連，該一或多個金屬互連電耦合至上部晶粒302(1)並且亦電耦合至用於將電信號從上部晶粒302(1)路由到封裝基板304的一或多個電互連320。以此方式，上部晶粒302(2)電耦合至封裝基板304以用於信號路由到外部互連312及/或電耦合至被耦合至中部和下部晶粒302(3)、302(1)的金屬化層308(1)、308(2)中的其他金屬互連310(1)、310(2)以用於晶粒到晶粒的連接。如圖3B中所示，在該實例中，一或多條線324耦合（例如，導線接合）在上部晶粒302(2)的主動側318與中介層306之間，以提供上部晶粒302(2)與中介層306之間的電介面連接。電互連320耦合在中介層306與封裝基板304之間，以在耦合至該上部晶粒302(2)的導線324與封裝基板304之間路由電連接。以此方式，上部晶粒302(1)可被電耦合至封裝基板304，而不要求用於在垂直（Z軸）方向上在上部晶粒302(1)上方向上延伸並且隨後向下返回到封裝基板304的導線接合的附加淨空區域以被耦合至上部晶粒302(1)的主動側318。將中介層306的高度H 7添加到IC封裝300的整體高度H 6可能會小於包塑的在上部晶粒302(2)上方提供用於將上部晶粒302(2)導線接合到封裝基板304的附加淨空區域而原本將需要的附加高度。例如，中介層306的高度H 7可以是50微米（μm）。
繼續參照圖3B，IC封裝300的下部晶粒302(1)具有在主動側316的相對側上的被動側326。IC封裝300的中部晶粒302(3)具有與下部晶粒302(1)的被動側326毗鄰的被動側336。中部晶粒302(3)具有在被動側336的相對側上並且與上部晶粒302(2)的主動側318毗鄰的主動側338。中部晶粒302(3)的被動側336的至少一部分可（例如，經由環氧樹脂或壓縮接合）被接合到下部晶粒302(1)的被動側326的至少一部分。上部晶粒302(2)的主動側318的至少一部分可（例如，經由環氧樹脂或壓縮接合）被接合到中部晶粒302(3)的主動側338的至少一部分。上部晶粒302(2)具有在上部晶粒302(2)的主動側318的相對側上的被動側328。導線324耦合至上部晶粒302(2)的主動側318並且亦耦合中介層306，以將上部晶粒302(2)電耦合至中介層306。在該實例中，給要耦合在上部晶粒302(2)與中介層306之間的導線324騰出空間，上部晶粒302(2)被交錯以在水平（X軸）方向上僅與中部晶粒302(3)部分交疊。就此而言，上部晶粒302(2)的主動側318包括：在垂直（Z軸）方向上與中部晶粒302(2)的主動側338的一部分交疊的第一主動側部分330，以及在垂直（Z軸）方向上不與中部晶粒302(3)交疊的第二主動側部分332。以此方式，存在空間以供導線324從上部晶粒302(2)的主動側318朝著封裝基板304向下延伸並且隨後朝著中介層306向上彎曲返回以隨後延伸並耦合至中介層306。此種佈置避免了導線324的彎曲部分334在上部晶粒302(2)上方在垂直方向上延伸從而要求在上部晶粒302(2)上方保留附加區域，該附加區域原本將會增加IC封裝300的高度。在該實例中，導線324包括從上部晶粒302(2)向下延伸（在垂直方向上在上部晶粒302(2)的主動側318下方朝著封裝基板304向下延伸）並且隨後朝著中介層306向上轉彎的凹形彎曲部分334。
而且，如圖3B中所示，在該實例中，中部晶粒302(3)經由導線340（例如，可以是導線接合）電耦合至封裝基板304。因為中部晶粒302(3)的主動側338包括在垂直（Z軸）方向上不與上部晶粒302(2)交疊的第一主動側部分342，所以存在空間以供導線340從中部晶粒302(3)的主動側338朝著中介層306向上延伸並且隨後朝著封裝基板304向下彎曲返回以隨後延伸並耦合至封裝基板304。或者，中部晶粒302(3)可在定向上被顛倒，其中主動側338與下部晶粒302(1)毗鄰，並且其被動側336與上部晶粒302(2)毗鄰。在該實例中，類似於將上部晶粒302(2)耦合至中介層306的導線324，導線340可隨後定向成將中部晶粒302(3)的主動側338耦合至中介層306。在該後一示例性場景中，中部晶粒302(3)可以經由中介層306與電互連320之間的連接來電耦合至封裝基板304。
圖4是圖示製造包括封裝基板與中介層之間的堆疊式晶粒的IC封裝的示例性程序400的流程圖，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度。圖4中的示例性程序400可被採用來分別製造圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖4中的程序400將結合圖1A至圖1B和圖3A至圖3B中的IC封裝100、300進行論述。
就此而言，如圖4中所示，程序400中的一個示例性步驟是：提供封裝基板104、304（圖4中的方塊402）。程序400中的另一示例性步驟是：提供中介層106、306（圖4中的方塊404）。程序400中的另一示例性步驟是：將第一晶粒102(1)、302(1)電耦合至封裝基板104、304（圖4中的方塊406）。程序400中的另一示例性步驟是：將第二晶粒102(2)、302(2)設置在第一晶粒102(1)、302(1)與中介層106、306之間（圖4中的方塊408）。程序400中的另一示例性步驟是：將一或多條第二導線124、324耦合至第二晶粒102(2)、302(2)和中介層106、306（圖4中的方塊410）。程序400中的另一示例性步驟是：將一或多個電互連120、320耦合至封裝基板104、304和中介層106、306，以將一或多條第二導線124、324之中的一第二導線124、324電耦合至封裝基板104、304（圖4中的方塊412）。
包括直接電耦合至封裝基板的下部晶粒和經由中介層電耦合至封裝基板以減小封裝高度的上部晶粒的IC封裝可被製造為隨後被組裝在一起的子組裝件。例如，圖5是圖示用於製造要被包括在IC封裝中的中介層和上部晶粒子封裝的示例性程序500的流程圖，該IC封裝包括封裝基板與中介層之間的堆疊式晶粒，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度。此舉可以包括分別在圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖6A至圖6C圖示了根據圖5中的示例性製造程序500的在用於IC封裝的中介層和上部晶粒子封裝的製造期間的示例性製造階段600A至600C，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖5中的程序500將結合圖6A至圖6C中的製造階段600A至600C並且參照圖3A至圖3B中的IC封裝300進行論述。
就此而言，如圖6A中的示例性製造階段600A中所圖示的，製造中介層106和上部晶粒102(2)子封裝的程序500中的第一步可以是：將上部晶粒102(2)的被動側328設置在中介層106上（圖5中的方塊502）。隨後，如圖6B中的示例性製造階段600B中所圖示的，程序500的下一步可以是：提供導線324並且將導線324耦合（例如，導線接合）至上部晶粒302(2)的主動側318和中介層306，以提供中介層306和上部晶粒302(2)子封裝（圖5中的方塊504）。隨後，如圖6C中的示例性製造階段600C中所圖示的，程序500的下一步可以是：翻轉中介層306和上部晶粒302(2)子封裝以準備將其設置在封裝基板304和下部晶粒302(1)子封裝上，如接下來將在以下關於圖7至圖8C所描述的。
圖7是圖示用於製造要被包括在IC封裝中的封裝基板和下部晶粒子封裝的示例性程序700的流程圖，該IC封裝包括封裝基板與中介層之間的堆疊式晶粒，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度。此舉可以包括分別在圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖8A至圖8C圖示了根據圖7中的示例性製造程序的在用於IC封裝的封裝基板和下部晶粒子封裝的製造期間的示例性製造階段800A至圖800C，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖7中的程序700將結合圖8A至圖8C中的製造階段800A至800C並且參照圖3A至圖3B中的IC封裝300進行論述。
就此而言，如圖8A中的示例性製造階段800A中所圖示的，製造封裝基板304和下部晶粒302(2)子封裝的程序700中的第一步可以是：提供封裝基板304並且形成耦合至封裝基板304的電互連320（圖7中的方塊702）。如圖8B中的示例性製造階段800B中所圖示的，製造封裝基板304和下部晶粒302(2)子封裝的程序700的下一步可以是：經由互連凸塊314將下部晶粒302(1)耦合至封裝基板304，以將中部晶粒302(3)堆疊在下部晶粒302(1)上（圖7中的方塊704）。中部晶粒302(3)的被動側336可被接合到下部晶粒302(1)的被動側326。如先前所論述的，在該實例中，中部晶粒302(3)被堆疊在下部晶粒302(1)上以使得中部晶粒302(3)僅與下部晶粒302(1)部分交疊。此舉提供空間以供導線340耦合至中部晶粒302(3)的主動側338和封裝基板304。如圖8C中的示例性製造階段800C中所圖示的，製造封裝基板304和下部晶粒302(2)子封裝的程序700中的下一步可以是：提供導線340並且將導線耦合（例如，導線接合）到中部晶粒302(3)的主動側338和封裝基板304，以將中部晶粒302(3)電耦合至封裝基板304（圖7中的方塊706）。
圖9A和圖9B是流程圖900，圖示用於將中介層和上部晶粒子封裝（包括但不限於圖6C中的中介層306和上部晶粒302(2)子封裝）與封裝基板和下部晶粒子封裝（包括但不限於圖8C中的封裝基板304和下部晶粒302(1)子封裝）進行組裝以製造IC封裝的示例性程序。所製造的IC封裝包括封裝基板與中介層之間的堆疊式晶粒，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不包括限於圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖10A至圖10C圖示了根據圖9A和圖9B中的示例性製造程序的在將中介層和上部晶粒子封裝與封裝基板和下部晶粒子封裝進行組裝以形成IC封裝期間的示例性製造階段1000A至1000C，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝100、300。圖9A和圖9B中的程序900將結合圖10A至圖10C中的製造階段1000A至1000C並且參照圖3A至圖3B和圖6C中的中介層306和上部晶粒302(2)子封裝以及圖8C中的封裝基板304和下部晶粒302(1)子封裝進行論述。
就此而言，如圖10A中的示例性製造階段1000A中所圖示的，製造包括圖6C中的中介層306和上部晶粒302(2)子封裝以及圖8C的封裝基板304和下部晶粒302(1)子封裝的IC封裝300的程序900中的第一步可以是：提供圖6C中的中介層306和上部晶粒302(2)子封裝以及圖8C中的封裝基板304和下部晶粒302(1)子封裝（圖9A中的方塊902）。如圖10B中的示例性製造階段1000B中所圖示的，製造包括圖6C中的中介層306和上部晶粒302(2)子封裝以及圖8C中的封裝基板304和下部晶粒302(1)子封裝的IC封裝300的程序900中的下一步可以是：將中介層306附連到電互連320以及將上部晶粒302(2)接合到中部晶粒302(3)，以使得上部晶粒302(2)和中部晶粒302(3)部分交疊（圖9A中的方塊904）。此舉提供空間以供導線340和324將相應的中部和上部晶粒302(3)、302(2)電耦合至相應的中介層306和封裝基板304。如先前所論述的，在該實例中，上部晶粒302(2)的主動側318被接合到中部晶粒302(3)的主動側338。如圖10C中的示例性製造階段1000C中所圖示的，製造包括圖6C中的中介層306和上部晶粒302(2)子封裝以及圖8C中的封裝基板304和下部晶粒302(1)子封裝的IC封裝300的程序900中的下一步可以是：使用包塑材料344填充中介層306與封裝基板304之間的區域以形成包塑305（圖9B中的方塊906）。包塑305形成在晶粒302(1)-302(3)和接合導線324、340周圍以保護和絕緣該等元件。
可以在任何基於處理器的設備中提供具有封裝基板和中介層之間的堆疊式晶粒的IC封裝（其中下部晶粒和中部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B、圖3A至圖3B、圖6A至圖6C、圖8A至圖8C和圖10A至圖10B的IC封裝並且根據圖5、圖7和圖9A至圖9B中的示例性製造程序）或者可以將該IC封裝整合到任何基於處理器的設備中。不作為限定的實例包括：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、通信期啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡，等等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、汽車、車載元件、航空電子系統、無人機，以及多旋翼飛行器。
就此而言，圖11圖示了基於處理器的系統1100的實例。基於處理器的系統1100的元件是IC 1102。根據本文中所揭示的任何態樣，可以在具有封裝基板和中介層之間的堆疊式晶粒的IC封裝中提供基於處理器的系統1100中的一些或所有IC 1102，其中下部晶粒和中部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B、圖3A至圖3B、圖6A至圖6C、圖8A至圖8C和圖10A至圖10B的IC封裝並且根據圖5、圖7和圖9A至圖9B中的示例性製造程序。在該實例中，基於處理器的系統1100可被形成為IC封裝1104以及形成為晶片上系統（SoC）1106。基於處理器的系統1100包括CPU 1108，CPU 1108包括一或多個處理器1110，該等處理器1110亦可被稱為CPU核或處理器核。CPU 1108可具有耦合至CPU 1108以用於對臨時儲存的資料進行快速存取的快取記憶體1112。CPU 1108耦合至系統匯流排1114，且可相互耦合被包括在基於處理器的系統1100中的主設備和從設備。如所熟知地，CPU 1108經由在系統匯流排1114上交換位址、控制和資料資訊來與該等其他設備通訊。例如，CPU 1108可以向作為從設備的實例的記憶體控制器1116傳達匯流排事務請求。儘管在圖11中未圖示，但可提供多個系統匯流排1114，其中每個系統匯流排1114構成不同的織構。
其他主設備和從設備可以連接到系統匯流排1114。如圖11中所圖示的，作為實例，該等設備可以包括包含記憶體控制器1116和（諸）記憶體陣列1118的記憶體系統1120、一或多個輸入設備1122、一或多個輸出設備1124、一或多個網路介面設備1126，以及一或多個顯示控制器1128。記憶體系統1120、一或多個輸入設備1122、一或多個輸出設備1124、一或多個網路介面設備1126，以及一或多個顯示控制器1128中的每一者可被提供在相同或不同的電路封裝中。（諸）輸入設備1122可包括任何類型的輸入設備，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出設備1124可包括任何類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。（諸）網路介面設備1126可以是配置成允許往來於網路1130的資料交換的任何設備。網路1130可以是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網路（WAN）、藍芽™網路，以及網際網路。（諸）網路介面設備1126可被配置成支援所期望的任何類型的通訊協定。
CPU 1108亦可被配置成經由系統匯流排1114存取（諸）顯示控制器1128以控制發送給一或多個顯示器1132的資訊。（諸）顯示控制器1128經由一或多個視訊處理器1134向（諸）顯示器1132發送要顯示的資訊，視訊處理器1134將要顯示的資訊處理成適於（諸）顯示器1132的格式。作為實例，（諸）顯示控制器1128和（諸）視訊處理器1134可被包括作為IC封裝1104和相同或不同電路封裝，並且在包含CPU 1108的相同或不同電路封裝中。（諸）顯示器1132可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。
圖12圖示了根據本文中所揭示的任何態樣的包括由一或多個IC 1202形成的射頻（RF）元件的示例性無線通訊設備1200，其中任何IC 1202可以包括具有封裝基板和中介層之間的堆疊式晶粒的（諸）IC封裝1203，其中下部晶粒和中部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝1203包括但不限於圖1A至圖1B、圖3A至圖3B、圖6A至圖6C、圖8A至圖8C和圖10A至圖10B的IC封裝並且根據圖5、圖7和圖9A至圖9B中的示例性製造程序。作為實例，無線通訊設備1200可以包括或設在任何上述設備中。如圖12中所示，無線通訊設備1200包括收發機1204和資料處理器1206。資料處理器1206可包括記憶體以儲存資料和程式碼。收發機1204包括支援雙向通訊的傳輸器1208和接收器1210。一般而言，無線通訊設備1200可包括用於任意數目的通訊系統和頻帶的任意數目的傳輸器1208及/或接收器1210。收發機1204的全部或一部分可被實現在一或多個類比IC、RFIC、混合信號IC等上。
傳輸器1208或接收器1210可使用超外差式架構或直接變頻式架構來實現。在超外差式架構中，信號在RF和基頻之間多級變頻，例如對於接收器1210而言，在一級中從RF到中頻（IF），隨後在另一級中從IF到基頻。在直接變頻式架構中，信號在一級中在RF和基頻之間變頻。超外差式以及直接變頻式架構可以使用不同的電路區塊及/或具有不同的要求。在圖12中的無線通訊設備1200中，傳輸器1208和接收器1210用直接變頻式架構來實現。
在傳輸路徑中，資料處理器1206處理要被傳輸的資料並且向傳輸器1208提供I和Q類比輸出信號。在示例性無線通訊設備1200中，資料處理器1206包括數位類比轉換器（DAC）1212(1)、1212(2)以將由資料處理器1206產生的數位信號轉換成I和Q類比輸出信號（例如，I和Q輸出電流）以供進一步處理。
在傳輸器1208內，低通濾波器1214(1)、1214(2)分別對I和Q類比輸出信號進行濾波以移除由在前的數位類比轉換引起的不期望信號。放大器（AMP）1216(1)、1216(2)分別放大來自低通濾波器1214(1)、1214(2)的信號並且提供I和Q基頻信號。升頻轉換器1218經由混頻器1220(1)、1220(2)用來自傳輸（TX）本端振盪器（LO）信號產生器1222的I和Q TX LO信號來升頻轉換I和Q基頻信號，以提供經升頻轉換信號1224。濾波器1226對經升頻轉換信號1224進行濾波以移除由升頻轉換引起的不期望信號以及接收頻帶中的雜訊。功率放大器（PA）1228放大來自濾波器1226的經升頻轉換信號1224，以獲得期望的輸出功率位準並提供傳輸RF信號。該傳輸RF信號被路由經過雙工器或開關1230並經由天線1232被傳輸。
在接收路徑中，天線1232接收由基地站傳輸的信號並提供收到RF信號，該收到RF信號被路由經過雙工器或開關1230並被提供給低雜訊放大器（LNA）1234。雙工器或開關1230被設計成用特定的接收（RX）與TX雙工器頻率分隔來操作，使得RX信號與TX信號隔離。該收到RF信號由LNA 1234放大並且由濾波器1236濾波，以獲得期望的RF輸入信號。降頻轉換混頻器1238(1)、1238(2)將濾波器1236的輸出與來自RX LO信號產生器1240的I和Q RX LO信號（亦即，LO_I和LO_Q）進行混頻以產生I和Q基頻信號。I和Q基頻信號由AMP 1242(1)、1242(2)放大並且進一步由低通濾波器1244(1)、1244(2)濾波以獲得I和Q類比輸入信號，該等I和Q類比輸入信號被提供給資料處理器1206。在該實例中，資料處理器1206包括類比數位轉換器（ADC）1246(1)、1246(2)以將類比輸入信號轉換成要進一步由資料處理器1206處理的數位信號。
在圖12的無線通訊設備1200中，TX LO信號產生器1222產生用於升頻轉換的I和Q TX LO信號，而RX LO信號產生器1240產生用於降頻轉換的I和Q RX LO信號。每個LO信號是具有特定基頻的週期性信號。TX鎖相迴路（PLL）電路1248從資料處理器1206接收時序資訊，並且產生用於調整來自TX LO信號產生器1222的TX LO信號的頻率及/或相位的控制信號。類似地，RX PLL電路1250從資料處理器1206接收時序資訊，並且產生用於調整來自RX LO信號產生器1240的RX LO信號的頻率及/或相位的控制信號。
熟習此項技術者將進一步領會，結合本文所揭示的諸態樣描述的各種說明性邏輯區塊、模組、電路和演算法可被實現為電子硬體、儲存在記憶體中或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令，或該兩者的組合。本文所揭示的記憶體可以是任何類型和大小的記憶體，並且可被配置成儲存所期望的任何類型的資訊。為了清楚地說明此種可互換性，各種說明性元件、方塊、模組、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決於具體應用、設計選擇，及/或加諸於整體系統上的設計約束。熟習此項技術者可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範疇。
結合本文所揭示的各態樣描述的各種說明性邏輯區塊、模組，以及電路可用被設計成執行本文所描述的功能的處理器、數位信號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯設備、個別閘門或電晶體邏輯、個別的硬體元件，或其任何組合來實現或執行。處理器可以是微處理器，但在替換方案中，處理器可以是任何習知處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合（例如DSP與微處理器的組合、複數個微處理器、與DSP核協調的一或多個微處理器，或任何其他此類配置）。
本文所揭示的各態樣可被體現在硬體和儲存在硬體中的指令中，並且可常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM，或本領域中所知的任何其他形式的電腦可讀取媒體中。示例性儲存媒體耦合至處理器，以使得處理器能從/向該儲存媒體讀取和寫入資訊。在替換方案中，儲存媒體可被整合到處理器。處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在遠端站中。在替換方案中，處理器和儲存媒體可作為個別元件常駐在遠端站、基地站或伺服器中。
亦注意到，本文任何示例性態樣中所描述的操作步驟是為了提供實例和論述而被描述的。所描述的操作可按除了所說明的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，可組合示例性態樣中論述的一或多個操作步驟。應理解，如對熟習此項技術者顯而易見地，在流程圖中圖示的操作步驟可進行眾多不同的修改。熟習此項技術者亦將理解，可使用各種不同技術和技藝中的任何一種來表示資訊和信號。例如，貫穿上文說明始終可能被述及的資料、指令、命令、資訊、信號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子，或其任何組合來表示。
提供對本案的先前描述是為使得任何熟習此項技術者皆能夠製作或使用本案。對本案的各種修改對於熟習此項技術者將是顯而易見的，並且本文中所定義的普適原理可被應用於其他變形。由此，本案並非意欲被限定於本文中所描述的實例和設計，而是應被授予與本文中所揭示的原理和新穎特徵一致的最廣義的範疇。
在以下經編號條款中描述了各實現實例： 1.       一種積體電路（IC）封裝，包括： 封裝基板； 中介層； 電耦合至該封裝基板的第一晶粒； 設置在第一晶粒與該中介層之間的第二晶粒； 耦合至第二晶粒和該中介層的一或多條第二導線；及 耦合至該中介層和該封裝基板的一或多個電互連，並且每個電互連將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。 2.       如條款1的IC封裝，其中： 第一晶粒包括與該封裝基板毗鄰並且電耦合至該封裝基板的第一主動側以及在第一主動側的相對側上的第一被動側；及 第二晶粒包括與該中介層毗鄰的第二被動側以及在第二被動側的相對側上的第二主動側，該一或多條第二導線電耦合至該中介層。 3.       如條款2的IC封裝，其中該一或多條第二導線耦合至第二晶粒的第二主動側和該中介層。 4.       如條款3的IC封裝，其中： 第二晶粒的第二主動側包括： 第一主動側部分，其在垂直方向上與第一晶粒的至少一部分交疊；及 第二主動側部分，其在該垂直方向上不與第一晶粒交疊；並且 該一或多條第二導線耦合至第二主動側的第二主動側部分。 5.       如條款4的IC封裝，其中該一或多條第二導線中的每條第二導線包括凹形彎曲部分，該凹形彎曲部分從第二晶粒起在第二晶粒下方朝著該封裝基板延伸並且朝著該中介層向上轉彎。 6.       如條款4的IC封裝，其中該一或多條第二導線中的每條第二導線包括凹形彎曲部分，該凹形彎曲部分朝著該中介層向上轉彎。 7.       如條款2至6中任一項的IC封裝，其中第二晶粒的第二主動側的至少一部分接合到第一晶粒的第一被動側的至少一部分。 8.       如條款1至7中任一項的IC封裝，其中第二晶粒以堆疊式佈置耦合至第一晶粒。 9.       如條款2的IC封裝，進一步包括在第二晶粒的第二主動側的至少一部分與第一晶粒的第一被動側的至少一部分之間的壓縮結合。 10.     如條款2的IC封裝，進一步包括將第二晶粒的第二主動側的至少一部分耦合至第一晶粒的第一被動側的至少一部分的環氧樹脂。 11.     如條款1至10中任一項的IC封裝，進一步包括一或多個互連凸塊，每個互連凸塊將第一晶粒耦合至該封裝基板。 12.     如條款1至11中任一項的IC封裝，進一步包括電耦合至第一晶粒並且電耦合至該封裝基板的一或多條第一導線。 13.     如條款1至12中任一項的IC封裝，其中第一晶粒經由該封裝基板電耦合至該一或多個電互連之中的至少一個電互連，以將第一晶粒電耦合至第二晶粒。 14.     如條款1至13中任一項的IC封裝，進一步包括設置在第一晶粒與第二晶粒之間的第三晶粒。 15.     如條款14的IC封裝，進一步包括電耦合至第三晶粒和該封裝基板的一或多條第三導線。 16.     如條款15的IC封裝，其中該一或多條第三導線中的每條第三導線包括凸形彎曲部分，該凸形彎曲部分從第三晶粒起在第三晶粒上方朝著該中介層延伸並且朝著該封裝基板向下轉彎。 17.     如條款14的IC封裝，進一步包括電耦合至第三晶粒和該中介層的一或多條第三導線。 18.     如條款17的IC封裝，其中該一或多條第三導線中的每條第三導線包括凹形彎曲部分，該凹形彎曲部分從第三晶粒起在第三晶粒下方朝著該封裝基板延伸並且朝著該中介層向上轉彎。 19.     如條款17的IC封裝，進一步包括耦合至該中介層和該封裝基板的一或多個第二電互連，並且每個第二電互連電耦合至該一或多條第三導線之中的一第三導線。 20.     如條款19的IC封裝，其中該第三晶粒經由該中介層電耦合至該一或多個電互連至中的至少一個電互連以將第三晶粒電耦合至第一晶粒。 21.     如條款14至20中任一項的IC封裝，其中： 第一晶粒包括與該封裝基板毗鄰並且電耦合至該封裝基板的第一主動側以及在第一主動側的相對側上的第一被動側； 第二晶粒包括與該中介層毗鄰的第二被動側以及在第二被動側的相對側上的第二主動側；及 第三晶粒包括第三主動側以及在第三主動側的相對側上的第三被動側。 22.     如條款21的IC封裝，其中一或多條第三導線耦合至第三晶粒的第三主動側和該封裝基板。 23.     如條款21至22中任一項的IC封裝，其中： 第三晶粒的第三主動側包括： 第一主動側部分，其在垂直方向上與第一晶粒的至少一部分交疊；及 第二主動側部分，其在該垂直方向上不與第一晶粒交疊；並且 一或多條第三導線耦合至第三主動側的第二主動側部分。 24.     如條款1到23中任一項的IC封裝，該IC封裝被整合到選自包括以下各項的群組的設備中：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、通信期啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機，可攜式數位視訊播放機、汽車、車載元件、航空電子系統、無人機，以及多旋翼飛行器。 25.     一種製造積體電路（IC）封裝的方法，包括以下步驟： 提供封裝基板； 提供中介層； 將第一晶粒電耦合至該封裝基板； 將第二晶粒設置在第一晶粒與該中介層之間； 將一或多條第二導線耦合至第二晶粒和該中介層；及 將一或多個電互連耦合至該封裝基板和該中介層，以將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。 26.     如條款25的方法，其中： 將第一晶粒電耦合至該封裝基板包括：將第一晶粒的與該封裝基板毗鄰的第一主動側進行電耦合；及 將該一或多條第二導線耦合至第二晶粒和該中介層包括：將該一或多條第二導線耦合至第二晶粒的與該中介層毗鄰的第二主動側。 27.     如條款26的方法，其中： 將第二晶粒設置在第一晶粒與該中介層之間包括：將第二晶粒定向到第一晶粒以使得第二晶粒的第一主動側部分在垂直方向上與第一晶粒的至少一部分交疊，並且第二晶粒的第二主動側部分在該垂直方向上不與第一晶粒交疊；及 將該一或多條第二導線耦合至第二晶粒和該中介層包括：將該一或多條第二導線耦合至第二主動側的第二主動側部分。 28.     如條款25至27中任一項的方法，進一步包括以下步驟：將第二晶粒以堆疊式佈置接合到第一晶粒。 29.     如條款25至28中任一項的方法，進一步包括以下步驟：將第三晶粒設置在第一晶粒與第二晶粒之間。 30.     如條款29的方法，進一步包括以下步驟：將一或多條第三導線耦合至第三晶粒和該封裝基板。 31.     如條款30的方法，其中： 將第三晶粒設置在第一晶粒與第二晶粒之間包括：將第三晶粒定向到第一晶粒以使得第三晶粒的第一主動側部分在垂直方向上與第一晶粒的至少一部分交疊，並且第三晶粒的第二主動側部分在該垂直方向上不與第一晶粒交疊；及 將該一或多條第三導線耦合至第三晶粒和該封裝基板包括：將該一或多條第三導線耦合至第三晶粒的第二主動側部分和該封裝基板。 32.     如條款29的方法，進一步包括以下步驟：將一或多條第三導線耦合至第三晶粒和該中介層。 33.     如條款32的方法，其中： 將第三晶粒設置在第一晶粒與第二晶粒之間包括：將第三晶粒定向到第一晶粒以使得第三晶粒的第一主動側部分在垂直方向上與第一晶粒的至少一部分交疊，並且第三晶粒的第二主動側部分在該垂直方向上不與第一晶粒交疊；及 將該一或多條第三導線耦合至第三晶粒和該中介層包括：將該一或多條第三導線耦合至第三晶粒的第二主動側部分和該中介層。 34.     如條款25至33中任一項的方法，其中將第一晶粒電耦合至該封裝基板包括：將耦合至第一晶粒的第一主動側的一或多個晶粒互連耦合至該封裝基板。 35.     如條款34的方法，進一步包括以下步驟： 將第三晶粒耦合至第一晶粒的在第一主動側的相對側上的第一被動側；及 將第三晶粒電耦合至該封裝基板。 36.     如條款25至35中任一項的方法，其中將第二晶粒設置在第一晶粒與該中介層之間進一步包括：將第二晶粒的第二被動側連接到該中介層。
100:IC封裝 102(1):堆疊式晶粒 102(2):堆疊式晶粒 104:封裝基板 105:包塑 106:中介層 108(1):金屬化層 108(2):金屬化層 108(3):外部金屬化層 110(1):金屬互連 110(2):金屬互連 110(3):金屬互連 112:外部互連 114:互連凸塊 116:主動側 118:主動側 120:電互連 122:金屬化層 124:線 126:被動側 128:被動側 130:第一主動側部分 132:第二主動側部分 134:彎曲部分 200:替換IC封裝 202:導線 204:彎曲部分 205:導線接合淨空區域 206:附加區域 208:上表面 210:包塑 300:IC封裝 302(1):第一晶粒 302(2):第二晶粒 302(3):第三晶粒 304:封裝基板 305:包塑 306:中介層 308(1):金屬化層 308(2):金屬化層 308(3):外部金屬化層 310(1):金屬互連 310(2):金屬互連 310(3):金屬互連 312:外部互連 314:互連凸塊 316:主動側 318:主動側 320:電互連 322:金屬化層 324:導線 326:被動側 328:被動側 330:第一主動側部分 332:第二主動側部分 334:彎曲部分 336:被動側 338:主動側 340:導線 342:第一主動側部分 344:包塑材料 400:程序 402:方塊 404:方塊 406:方塊 408:方塊 410:方塊 412:方塊 500:程序 502:方塊 504:方塊 506:方塊 600A:製造階段 600B:製造階段 600C:製造階段 700:程序 702:方塊 704:方塊 706:方塊 800A:製造階段 800B:製造階段 800C:製造階段 900:流程圖 902:方塊 904:方塊 906:方塊 1000A:製造階段 1000B:製造階段 1000C:製造階段 1100:基於處理器的系統 1102:IC 1104:IC封裝 1106:晶片上系統（SoC） 1108:CPU 1110:處理器 1112:快取記憶體 1114:系統匯流排 1116:記憶體控制器 1118:記憶體陣列 1120:記憶體系統 1122:輸入設備 1124:輸出設備 1126:網路介面設備 1128:顯示控制器 1130:網路 1132:顯示器 1134:視訊處理器 1200:無線通訊設備 1202:IC 1203:IC封裝 1204:收發機 1206:資料處理器 1208:傳輸器 1210:接收器 1212(1):數位類比轉換器（DAC） 1212(2):數位類比轉換器（DAC） 1214(1):低通濾波器 1214(2):低通濾波器 1216(1):放大器（AMP） 1216(2):放大器（AMP） 1218:升頻轉換器 1220(1):混頻器 1220(2):混頻器 1222:TX LO信號產生器 1224:經升頻轉換信號 1226:濾波器 1228:功率放大器（PA） 1230:雙工器或開關 1232:天線 1234:LNA 1236:濾波器 1238(1):降頻轉換混頻器 1238(2):降頻轉換混頻器 1240:RX LO信號產生器 1242(1):AMP 1242(2):AMP 1244(1):低通濾波器 1244(2):低通濾波器 1246(1):類比數位轉換器（ADC） 1246(2):類比數位轉換器（ADC） 1248:TX鎖相迴路（PLL）電路 1250:RX PLL電路 H 1:整體高度 H 2:高度 H 3:整體高度 H 4:高度 H 5:高度 H 6:整體高度 H 7:高度 X:軸 Y:軸 Z:軸 θ 1:角度
圖1A和圖1B是包括封裝基板與中介層之間的兩（2）個堆疊式半導體晶粒的示例性積體電路（IC）封裝的側視圖，其中下部晶粒直接電耦合至該封裝基板並且上部晶粒經由中介層電連接至封裝基板以減小封裝高度；
圖2A是包括堆疊式晶粒的IC封裝的側視圖，但其中上部晶粒直接電耦合至封裝基板；
圖2B是圖1A和圖1B中的IC封裝的側視圖以用於與圖2A中IC封裝進行高度比較；
圖3A和圖3B是包括封裝基板與中介層之間的三（3）個堆疊式晶粒的另一示例性IC封裝的側視圖，其中下部晶粒直接電耦合至該封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度；
圖4是圖示製造包括封裝基板與中介層之間的堆疊式晶粒的IC封裝的示例性程序的流程圖，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖5是圖示用於製造要被包括在IC封裝中的中介層和上部晶粒子封裝的示例性程序的流程圖，該IC封裝包括封裝基板與中介層之間的堆疊式晶粒，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖6A至圖6C圖示了根據圖5中的示例性製造程序的在用於IC封裝的中介層和上部晶粒子封裝的製造期間的示例性製造階段，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖7是圖示用於製造要被包括在IC封裝中的封裝基板和下部晶粒子封裝的示例性程序的流程圖，該IC封裝包括封裝基板與中介層之間的堆疊式晶粒，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖8A至圖8C圖示了根據圖7中的示例性製造程序的在用於IC封裝的封裝基板和下部晶粒子封裝的製造期間的示例性製造階段，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖9A和圖9B是圖示用於將中介層和上部晶粒子封裝（包括但不限於圖6C中的中介層和上部晶粒子封裝）與封裝基板和下部晶粒子封裝（包括但不限於圖8C中的封裝基板和下部晶粒子封裝）進行組裝以製造包括封裝基板與中介層之間的堆疊式晶粒的IC封裝的示例性程序的流程圖，其中下部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖10A至圖10C圖示了根據圖9A和圖9B中的示例性製造程序的在將中介層和上部晶粒子封裝與封裝基板和下部晶粒子封裝進行組裝以形成IC封裝期間的示例性製造階段，該IC封裝包括但不限於圖1A至圖1B和圖3A至圖3B中的IC封裝；
圖11是可以包括能包含具有封裝基板與中介層之間的堆疊式晶粒的IC封裝的元件的示例性基於處理器的系統的方塊圖，其中下部晶粒和中部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B、圖3A至圖3B、圖6A至圖6C、圖8A至圖8C和圖10A至圖10C的IC封裝並且根據圖5、圖7和圖9A至圖9B中的示例性製造程序；及
圖12是包括可以包含具有封裝基板與中介層之間的堆疊式晶粒的IC封裝的射頻（RF）元件的示例性無線通訊設備的方塊圖，其中下部晶粒和中部晶粒直接電耦合至封裝基板並且上部晶粒經由中介層電耦合至封裝基板以減小封裝高度，該IC封裝包括但不限於圖1A至圖1B、圖3A至圖3B、圖6A至圖6C、圖8A至圖8C和圖10A至圖10C的IC封裝並且根據圖5、圖7和圖9A至圖9B中的示例性製造程序。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:IC封裝
102(1):堆疊式晶粒
102(2):堆疊式晶粒
104:封裝基板
105:包塑
106:中介層
108(1):金屬化層
108(2):金屬化層
108(3):外部金屬化層
110(1):金屬互連
110(2):金屬互連
110(3):金屬互連
112:外部互連
114:互連凸塊
116:主動側
118:主動側
124:線
H1:整體高度
H2:高度

Claims (36)

  1. 一種積體電路（IC）封裝，包括： 一封裝基板； 一中介層； 電耦合至該封裝基板的一第一晶粒； 設置在該第一晶粒與該中介層之間的一第二晶粒； 耦合至該第二晶粒和該中介層的一或多條第二導線；及 耦合至該中介層和該封裝基板的一或多個電互連，並且每個電互連將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。
  2. 如請求項1之IC封裝，其中： 該第一晶粒包括：與該封裝基板毗鄰並且電耦合至該封裝基板的一第一主動側以及在該第一主動側的一相對側上的一第一被動側；及 該第二晶粒包括：與該中介層毗鄰的一第二被動側以及在該第二被動側的一相對側上的一第二主動側，該一或多條第二導線電耦合至該中介層。
  3. 如請求項2之IC封裝，其中該一或多條第二導線耦合至該第二晶粒的該第二主動側和該中介層。
  4. 如請求項3之IC封裝，其中： 該第二晶粒的該第二主動側包括： 一第一主動側部分，其在一垂直方向上與該第一晶粒的至少一部分交疊；及 一第二主動側部分，其在該垂直方向上不與該第一晶粒交疊；並且 該一或多條第二導線耦合至該第二主動側的該第二主動側部分。
  5. 如請求項4之IC封裝，其中該一或多條第二導線中的每條第二導線包括一凹形彎曲部分，該凹形彎曲部分從該第二晶粒起在該第二晶粒下方朝著該封裝基板延伸並且朝著該中介層向上轉彎。
  6. 如請求項4之IC封裝，其中該一或多條第二導線中的每條第二導線包括一凹形彎曲部分，該凹形彎曲部分朝著該中介層向上轉彎。
  7. 如請求項2之IC封裝，其中該第二晶粒的該第二主動側的至少一部分接合到該第一晶粒的該第一被動側的至少一部分。
  8. 如請求項1之IC封裝，其中該第二晶粒以一堆疊式佈置耦合至該第一晶粒。
  9. 如請求項2之IC封裝，進一步包括在該第二晶粒的該第二主動側的至少一部分與該第一晶粒的該第一被動側的至少一部分之間的一壓縮接合。
  10. 如請求項2之IC封裝，進一步包括將該第二晶粒的該第二主動側的至少一部分耦合至該第一晶粒的該第一被動側的至少一部分的一環氧樹脂。
  11. 如請求項1之IC封裝，進一步包括一或多個互連凸塊，每個互連凸塊將該第一晶粒耦合至該封裝基板。
  12. 如請求項1之IC封裝，進一步包括電耦合至該第一晶粒並且電耦合至該封裝基板的一或多條第一導線。
  13. 如請求項1之IC封裝，其中該第一晶粒經由該封裝基板電耦合至該一或多個電互連之中的至少一個電互連，以將該第一晶粒電耦合至該第二晶粒。
  14. 如請求項1之IC封裝，進一步包括設置在該第一晶粒與該第二晶粒之間的一第三晶粒。
  15. 如請求項14之IC封裝，進一步包括電耦合至該第三晶粒和該封裝基板的一或多條第三導線。
  16. 如請求項15之IC封裝，其中該一或多條第三導線中的每條第三導線包括一凸形彎曲部分，該凸形彎曲部分從該第三晶粒起在該第三晶粒上方朝著該中介層延伸並且朝著該封裝基板向下轉彎。
  17. 如請求項14之IC封裝，進一步包括電耦合至該第三晶粒和該中介層的一或多條第三導線。
  18. 如請求項17之IC封裝，其中該一或多條第三導線中的每條第三導線包括一凹形彎曲部分，該凹形彎曲部分從該第三晶粒起在該第三晶粒下方朝著該封裝基板延伸並且朝著該中介層向上轉彎。
  19. 如請求項17之IC封裝，進一步包括耦合至該中介層和該封裝基板的一或多個第二電互連，並且每個第二電互連電耦合至該一或多條第三導線之中的一第三導線。
  20. 如請求項19之IC封裝，其中該第三晶粒經由該中介層電耦合至該一或多個電互連至中的至少一個電互連以將該第三晶粒電耦合至該第一晶粒。
  21. 如請求項14之IC封裝，其中： 該第一晶粒包括：與該封裝基板毗鄰並且電耦合至該封裝基板的一第一主動側以及在該第一主動側的一相對側上的一第一被動側； 該第二晶粒包括：與該中介層毗鄰的一第二被動側以及在該第二被動側的一相對側上的一第二主動側；及 該第三晶粒包括：一第三主動側以及在該第三主動側的一相對側上的一第三被動側。
  22. 如請求項21之IC封裝，其中一或多條第三導線耦合至該第三晶粒的該第三主動側和該封裝基板。
  23. 如請求項21之IC封裝，其中： 該第三晶粒的該第三主動側包括： 一第一主動側部分，其在一垂直方向上與該第一晶粒的至少一部分交疊；及 一第二主動側部分，其在該垂直方向上不與該第一晶粒交疊；並且 一或多條第三導線耦合至該第三主動側的該第二主動側部分。
  24. 如請求項1之IC封裝，該IC封裝被整合到選自包括以下各項的群組的一設備中：一機上盒、一娛樂單元、一導航設備、一通訊設備、一固定位置資料單元、一行動位置資料單元、一全球定位系統（GPS）設備、一行動電話、一蜂巢式電話、一智慧型電話、一通信期啟動協定（SIP）電話、一平板設備、一平板手機、一伺服器、一電腦、一可攜式電腦、一行動計算設備、一可穿戴計算設備、一桌上型電腦、一個人數位助理（PDA）、一監視器、一電腦監視器、一電視機、一調諧器、一無線電、一衛星無線電、一音樂播放機、一數位音樂播放機、一可攜式音樂播放機、一數位視訊播放機、一視訊播放機、一數位視訊光碟（DVD）播放機，一可攜式數位視訊播放機、一汽車、一車載元件、航空電子系統、一無人機，以及一多旋翼飛行器。
  25. 一種製造一積體電路（IC）封裝的方法，包括以下步驟： 提供一封裝基板； 提供一中介層； 將一第一晶粒電耦合至該封裝基板； 將一第二晶粒設置在該第一晶粒與該中介層之間； 將一或多條第二導線耦合至該第二晶粒和該中介層；及 將一或多個電互連耦合至該封裝基板和該中介層，以將該一或多條第二導線之中的一第二導線電耦合至該封裝基板。
  26. 如請求項25之方法，其中： 將該第一晶粒電耦合至該封裝基板之步驟包括以下步驟：將該第一晶粒的與該封裝基板毗鄰的一第一主動側進行電耦合；及 將該一或多條第二導線耦合至該第二晶粒和該中介層之步驟包括以下步驟：將該一或多條第二導線耦合至該第二晶粒的與該中介層毗鄰的一第二主動側。
  27. 如請求項26之方法，其中： 將該第二晶粒設置在該第一晶粒與該中介層之間之步驟包括以下步驟：將該第二晶粒定向到該第一晶粒以使得該第二晶粒的一第一主動側部分在一垂直方向上與該第一晶粒的至少一部分交疊，並且該第二晶粒的一第二主動側部分在該垂直方向上不與該第一晶粒交疊；及 將該一或多條第二導線耦合至該第二晶粒和該中介層之步驟包括以下步驟：將該一或多條第二導線耦合至該第二主動側的該第二主動側部分。
  28. 如請求項25之方法，進一步包括以下步驟：將該第二晶粒以一堆疊式佈置接合到該第一晶粒。
  29. 如請求項25之方法，進一步包括以下步驟：將一第三晶粒設置在該第一晶粒與該第二晶粒之間。
  30. 如請求項29之方法，進一步包括以下步驟：將一或多條第三導線耦合至該第三晶粒和該封裝基板。
  31. 如請求項30之方法，其中： 將該第三晶粒設置在該第一晶粒與該第二晶粒之間之步驟包括以下步驟：將該第三晶粒定向到該第一晶粒以使得該第三晶粒的一第一主動側部分在一垂直方向上與該第一晶粒的至少一部分交疊，並且該第三晶粒的一第二主動側部分在該垂直方向上不與該第一晶粒交疊；及 將該一或多條第三導線耦合至該第三晶粒和該封裝基板之步驟包括以下步驟：將該一或多條第三導線耦合至該第三晶粒的該第二主動側部分和該封裝基板。
  32. 如請求項29之方法，進一步包括以下步驟：將一或多條第三導線耦合至該第三晶粒和該中介層。
  33. 如請求項32之方法，其中： 將該第三晶粒設置在該第一晶粒與該第二晶粒之間之步驟包括以下步驟：將該第三晶粒定向到該第一晶粒以使得該第三晶粒的一第一主動側部分在一垂直方向上與該第一晶粒的至少一部分交疊，並且該第三晶粒的一第二主動側部分在該垂直方向上不與該第一晶粒交疊；及 將該一或多條第三導線耦合至該第三晶粒和該中介層之步驟包括以下步驟：將該一或多條第三導線耦合至該第三晶粒的該第二主動側部分和該中介層。
  34. 如請求項25之方法，其中將該第一晶粒電耦合至該封裝基板之步驟包括以下步驟：將耦合至該第一晶粒的一第一主動側的一或多個晶粒互連耦合至該封裝基板。
  35. 如請求項34之方法，進一步包括以下步驟： 將一第三晶粒耦合至該第一晶粒的在該第一主動側的一相對側上的一第一被動側；及 將該第三晶粒電耦合至該封裝基板。
  36. 如請求項25之方法，其中將該第二晶粒設置在該第一晶粒與該中介層之間之步驟進一步包括以下步驟：將該第二晶粒的一第二被動側連接到該中介層。
TW111124699A 2021-08-23 2022-07-01 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法 TW202326968A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/409,481 2021-08-23
US17/409,481 US20230059431A1 (en) 2021-08-23 2021-08-23 Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods

Publications (1)

Publication Number Publication Date
TW202326968A true TW202326968A (zh) 2023-07-01

Family

ID=82748649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124699A TW202326968A (zh) 2021-08-23 2022-07-01 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法

Country Status (7)

Country Link
US (1) US20230059431A1 (zh)
EP (1) EP4393013A1 (zh)
JP (1) JP2024532085A (zh)
KR (1) KR20240046873A (zh)
CN (1) CN117813686A (zh)
TW (1) TW202326968A (zh)
WO (1) WO2023028393A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
US7901987B2 (en) * 2008-03-19 2011-03-08 Stats Chippac Ltd. Package-on-package system with internal stacking module interposer
US8106499B2 (en) * 2009-06-20 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual substrate package and method of manufacture thereof
US8987881B2 (en) * 2013-07-10 2015-03-24 Freescale Semiconductor, Inc. Hybrid lead frame and ball grid array package
US10103128B2 (en) * 2013-10-04 2018-10-16 Mediatek Inc. Semiconductor package incorporating redistribution layer interposer
KR102576085B1 (ko) * 2016-10-10 2023-09-06 삼성전자주식회사 반도체 패키지
US20190103357A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Methods of forming package on package assemblies with reduced z height and structures formed thereby

Also Published As

Publication number Publication date
KR20240046873A (ko) 2024-04-11
EP4393013A1 (en) 2024-07-03
JP2024532085A (ja) 2024-09-05
US20230059431A1 (en) 2023-02-23
WO2023028393A1 (en) 2023-03-02
CN117813686A (zh) 2024-04-02

Similar Documents

Publication Publication Date Title
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
KR102598381B1 (ko) 적층된 다이들을 이용하는 반도체 다이(die) 모듈을 용이하게 하기 위해 분할된 양면 금속화 구조물들을 이용하는 집적 회로(ic) 패키지들, 및 그의 제조 방법들
TW202236579A (zh) 將前側後端製程（ｆｓ－ｂｅｏｌ）到背側後端製程（ｂｓ－ｂｅｏｌ）堆疊用於三維（３ｄ）晶粒堆疊的積體電路（ｉｃ）封裝及相關製造方法
TW202236452A (zh) 採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組
TW202306094A (zh) 在晶粒－基板支起腔中採用晶粒到晶粒（ｄ２ｄ）連接的拆分式晶粒積體電路（ｉｃ）封裝及相關製造方法
TW202318609A (zh) 具有用於積體電路（ｉｃ）封裝高度控制的具有多種厚度的嵌入式金屬跡線的嵌入式跡線基板（ｅｔｓ）
TW202343703A (zh) 採用促進半導體晶粒堆疊的重分佈層（ｒｄｌ）內插器的三維（３ｄ）積體電路（ｉｃ）（３ｄｉｃ）封裝以及相關的製作方法
TW202329347A (zh) 採用具有雙面嵌入式跡線基板（ｅｔｓ）的封裝基板的積體電路（ｉｃ）封裝以及相關製造方法
TW202322330A (zh) 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法
TW202228214A (zh) 具有基板上嵌入式跡線基板（ｅｔｓ）層的積體電路（ｉｃ）封裝基板以及相關製造方法
TW202320247A (zh) 用於支援更高連接密度的多晶粒（多－晶粒）積體電路（ｉｃ）封裝和相關製造方法
TW202326968A (zh) 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法
US20240006369A1 (en) Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods
TW202314873A (zh) 將附加金屬用於基於ｅｔｓ的基板中的嵌入式金屬跡線以獲得減少的信號路徑阻抗的積體電路（ｉｃ）封裝及相關製造方法
TW202407815A (zh) 為了增加的訊號佈線容量採用焊盤金屬化層的封裝襯底、以及相關的積體電路（ｉｃ）封裝和製造方法
TW202312416A (zh) 在封裝基板中的（諸）金屬結構中具有空隙定義區段以減小晶粒－基板機械應力的半導體晶粒模組封裝以及相關方法
TW202230699A (zh) 用於改進連通性的具有重構晶粒中介體的積體電路（ｉｃ）及相關製造方法
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
JP2024537996A (ja) ダイ側埋め込みトレース基板（ｅｔｓ）層内の埋め込み金属トレースに結合された補助金属層を採用する集積回路（ｉｃ）パッケージ、及び関連する製造方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
CN118284965A (zh) 具有管芯侧嵌入、面朝上的深沟槽电容器（dtc）的封装基板及相关集成电路（ic）封装件和制造方法