TW202236452A - 採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組 - Google Patents

採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組 Download PDF

Info

Publication number
TW202236452A
TW202236452A TW111104249A TW111104249A TW202236452A TW 202236452 A TW202236452 A TW 202236452A TW 111104249 A TW111104249 A TW 111104249A TW 111104249 A TW111104249 A TW 111104249A TW 202236452 A TW202236452 A TW 202236452A
Authority
TW
Taiwan
Prior art keywords
conductive
conductive trace
passive component
contact
chip module
Prior art date
Application number
TW111104249A
Other languages
English (en)
Inventor
張韓侯比 尹
丹尼爾大益 金
帕拉庫瑪阿賈海 沙迪薩爾
朴魯成
山密爾蘇尼 瓦哈卡
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202236452A publication Critical patent/TW202236452A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Transceivers (AREA)
  • Filters And Equalizers (AREA)

Abstract

行動電話和其他行動裝置經由發送和接收RF訊號進行無線通訊。無線裝置中的發射器和接收器處理特定頻率範圍或頻帶內的RF訊號。其他頻率中的訊號可以經由例如由被動電子部件（諸如電感器、電容器和電阻器）組成的集總部件電路或集總部件濾波器來阻擋或濾除。被動部件裝置或整合被動裝置是在晶粒上利用被動部件製造的集總部件濾波器的一個實例。在行動裝置中，被動部件裝置和用於訊號處理的一或多個積體電路或其他晶片是經由安裝在晶片模組或多晶片模組中的金屬化結構或封裝基板上（亦即，耦合到該金屬化結構或封裝基板）來互連的。針對手持行動裝置的微型化的需求推動了對於減小在行動裝置內部的晶片模組的尺寸的需求。

Description

採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組
概括而言，本案內容的領域係關於晶片模組，包括多晶片模組（MCM），並且更具體地，本案內容的領域係關於減少晶片模組中的被動部件裝置射頻（RF）濾波器的面積。
集總元件濾波器是用於射頻（RF）電訊的電子裝置中的阻止或允許具有被選擇的頻率範圍的RF訊號的通過的電路。集總元件濾波器包括被動部件（諸如電感器、電容器及/或電阻器），其可以形成在被動部件裝置或晶粒中的基板上的互連層之間。被動部件裝置（亦被稱為整合被動裝置）是一種倒裝晶片型裝置，其中被動部件是由在後道（BEOL）製程中在被佈置在基板的一側的電介質結構中的一或多個互連層中的金屬跡線形成的。被動部件裝置的一個實例是玻璃上被動（POG）裝置，其包括玻璃基板以提供增強的電隔離。金屬-絕緣體-金屬（MIM）電容器是被動部件的一個實例，其可以經由在被動部件裝置的不同的互連層中形成彼此相鄰的金屬跡線來在被動部件裝置中形成。在另一實例中，電感器可以在被動部件裝置中形成為電介質結構的一個互連層中的二維（2D）（例如，水平）螺旋或盤旋金屬跡線。作為另一實例，三維（3D）電感器可以經由電介質結構的多個電介質層中的金屬跡線來在被動部件裝置中形成，其中通孔被佈置穿過電介質結構，以將金屬跡線一起電耦合在3D線圈中。被動部件裝置可以與外部互連（例如，焊料凸點）一起封裝，並且電耦合到支撐金屬化結構（例如，具有重分佈層的封裝基板，以將被動部件裝置整合到電路中）。
被動部件裝置通常在晶片模組（諸如在電訊裝置中使用的RF前端晶片模組）中採用。回應於對更小且更便宜的電子裝置的需求，存在減小晶片模組（包括採用POG裝置的那些晶片模組（諸如RF前端晶片模組））的尺寸的動機。
本文揭示的態樣包括採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組。一種示例性晶片模組包括：複數個導電柱，其將被動部件裝置的導電跡線和金屬化結構的導電跡線耦合，以形成在金屬化結構和被動部件裝置之間延伸的被動部件。導電跡線可以位於被動部件裝置內的任何互連層處以及位於金屬化結構的任何重分佈層處。被動部件利用晶片模組在被動部件裝置和金屬化結構之間的區域，而不消耗被動部件裝置中的空間。由於與焊料凸點相比導電柱具有較小的中心到中心距離，因此可以減少被動部件所佔用的面積。與焊料凸點相比，導電柱亦是較低電阻的連接。
作為被動部件的實例，可以經由採用導電柱將被動部件裝置的導電跡線和金屬化結構的導電跡線耦合，形成包括在金屬化結構和被動部件裝置之間的芯區域的三維（3D）電感器。由於採用導電柱，芯區域的截面的高度提供了增加的電感。在導電柱之間的較小的中心到中心距離可以增加線圈密度，從而以較小的面積提供電感。導電柱的低電阻在3D電感器中提供了較高的Q值。將被動部件整合到包括被動部件裝置、金屬化結構以及在被動部件裝置和金屬化結構之間的區域的區域中減少了晶片模組（諸如射頻（RF）前端模組）的面積。
在這點上，在一個示例性態樣中，揭示一種晶片模組。該晶片模組包括金屬化結構，其包括第一導電跡線。該晶片模組亦包括被動部件裝置。該被動部件裝置包括被佈置為與基板相鄰的電介質結構。該被動部件裝置亦包括被佈置在該電介質結構中的第二導電跡線。該晶片模組亦包括被動部件，其包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱。
在另一示例性態樣中，揭示一種多晶片模組（MCM）。該MCM包括被動部件裝置。該被動部件裝置包括被佈置在基板上的電介質結構。該被動部件裝置亦包括被佈置在該電介質結構中的第一導電跡線。該MCM亦包括金屬化結構，其包括第二導電跡線。該MCM亦包括被動部件，其包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱。該MCM亦包括耦合到該金屬化結構和該被動部件的積體電路（IC）晶粒。
在另一示例性態樣中，揭示一種方法。該方法包括形成包括第一導電跡線的金屬化結構。該方法亦包括形成被動部件裝置。該被動部件裝置包括被佈置為與基板相鄰的電介質結構。該被動部件裝置亦包括被佈置在該電介質結構中的第二導電跡線。該方法亦包括形成被動部件，該被動部件包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱。
現在參照附圖，描述本案內容的若干示例性方法。本文中使用「示例性的」一詞來意指「用作實例、例子或說明」。本文中被描述為「示例性的」任何態樣不一定被解釋為比其他態樣優選或者有優勢。
本文揭示的態樣包括採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組。一種示例性晶片模組包括複數個導電柱，其將被動部件裝置的導電跡線和金屬化結構的導電跡線耦合，以形成在金屬化結構和被動部件裝置之間延伸的被動部件。導電跡線可以位於被動部件裝置內的任何互連層處以及位於金屬化結構的任何重分佈層處。被動部件利用晶片模組的在被動部件裝置和金屬化結構之間的區域，而不是消耗被動部件裝置中的空間。由於與焊料凸點相比，導電柱具有較小的中心到中心距離，因此可以減少被動部件所佔用的面積。與焊料凸點相比，導電柱亦可以是較低電阻的連接。
行動電話和其他行動裝置經由發送和接收RF訊號進行無線通訊。無線裝置中的發射器和接收器處理特定頻率範圍或頻帶內的RF訊號。其他頻率的訊號可以經由例如由被動電子部件（諸如電感器、電容器和電阻器）組成的集總部件電路或集總部件濾波器來阻擋或濾除。被動部件裝置或整合被動裝置是在晶粒上利用被動部件製造的集總部件濾波器的一個實例。在行動裝置中，被動部件裝置和用於訊號處理的一或多個積體電路（IC）或其他晶片經由安裝在晶片模組或多晶片模組（MCM）中的金屬化結構或封裝基板上（亦即，實體耦合到並且電耦合到該金屬化結構或封裝基板）而互連。針對手持行動裝置的微型化的需求促使對於減小在行動裝置內部的晶片模組的尺寸的需求。晶片模組的尺寸可以經由減小其中部件的尺寸及/或更高效地將內部部件整合在晶片模組的空間中，來減小。
圖1A是經由焊料凸點104耦合到金屬化結構102的被動部件裝置100的截面側視圖。被動部件裝置100包括在絕緣材料的基板108的一側形成的電介質結構106。被動部件裝置100包括形成在電介質結構106中的被動部件，諸如金屬-絕緣體-金屬（MIM）電容器110。若基板108由玻璃形成，則被動部件裝置100亦可以被稱為玻璃上被動（POG）裝置112。被動部件裝置100以倒裝晶片方法來安裝在金屬化結構102上。
電介質結構106包括經由電介質材料116彼此分離的複數個互連層114。在每個互連層114處形成複數個導電（例如，金屬）跡線118，並且不同的互連層114的導電跡線118可以經由垂直互連通路（通孔）120來連接。MIM電容器110由被佈置在第一互連層（M1）和第二互連層（M2）中的導電跡線118之間的電介質層122形成。被動部件裝置100經由焊料凸點104電耦合到並且實體地安裝到金屬化結構102。移除電介質材料116的部分以暴露電介質結構106的頂部互連層114（例如，M4）中的觸點124，並且在觸點124上形成焊料凸點104。焊料凸點104可以電耦合到金屬化結構102中的導跡線126，以在被動部件裝置100和耦合到金屬化結構102的其他電路（未圖示）（諸如包括放大器的IC或用於訊號處理的其他電路）之間提供電氣連接。
被動部件裝置100亦包括電感器128，如在圖1B中的頂部平面圖中所示。電感器128在互連層114之一的導電跡線130中形成為二維（2D）螺旋或盤旋形狀。螺旋形狀或盤旋形狀的導電跡線130的第一端132耦合到第一觸點134。螺旋形狀的導電跡線130內部的第二端136耦合到通向第二觸點140的「下穿通道」138，下穿通道138經由通孔（未圖示）連接到第二觸點140。因此，電感器128主要形成在單個互連層114中，但是亦需要另一互連層114中的導電跡線（例如，下穿通道138）。儘管電感器128對於一些應用來說可能是足夠的，但對於低頻帶頻率（例如，低於2千兆赫（GHz）），需要更高的電感。為了製造單層盤旋（亦即，2D）的較高電感的電感器（諸如電感器128），將需要較大面積的互連層114，從而增加被動部件裝置100的尺寸，這與微型化的期望是相反的。因此，需要一種用於在晶片模組中建立高電感的電感器的不同解決方案。
圖2是示例性晶片模組200的截面側視圖，示例性晶片模組200包括將第一複數條導電跡線204中的至少一條導電跡線204耦合到第二複數個導電跡線206中的至少一條導電跡線206的複數個導電柱202。至少一條導電跡線204位於被動部件裝置210的複數個互連層208中的一互連層208中，並且至少一條導電跡線206位於金屬化結構214的重分佈層212中。被動部件216由串聯耦合的導電跡線204之一、導電跡線206之一和導電柱202中的至少一個導電柱形成。在一個實例中，這些串聯地連接的部件形成3D線圈220的一個整轉或整匝218，以形成電感器222。額外的導電柱202將額外的導電跡線204串聯地耦合到額外的導電跡線206可以形成3D線圈220的額外匝218，以獲得較高的電感。
在這點上，由3D線圈220提供的電感器222可以具有高電感，同時高效地利用晶片模組200在被動部件裝置210和金屬化結構之間的的原本未被使用的區域。此處，電感器222部分地形成在被動部件裝置210內，部分地形成在金屬化結構214內，並且部分地形成在被動部件裝置210和金屬化結構214之間的空間224中。電感器222的芯區域226包括空間224，該空間224可以填充有例如空氣、模製化合物或另一底部填充物（未圖示）中的任何一種。3D線圈220的芯區域226的高度H C200是在金屬化結構214中的導電跡線206和被動部件裝置210中的導電跡線204之間延伸的距離（例如，至少50微米（µm））。芯區域226的軸線228在被動部件裝置210和金屬化結構214之間延伸，平行於金屬化結構214。軸線228在與圖2中的影像正交的方向上延伸。
互連層208形成在被佈置為與基板232相鄰的電介質結構230中。由於高度H C200大於從最上面的互連層208到最下文的互連層208的距離，因此無法在電介質結構230的互連層208內形成相同高度H C200的電感器。在這點上，圖2中的特徵不是按比例繪製的。由於電感器222的電感隨著高增加，因此經由在被動部件裝置210和金屬化結構214之間的空間224中採用導電柱202而提供的高度H C200允許在晶片模組200內形成較高電感的電感器222，而不增加面積。電介質結構230包括互連層208之間的電介質材料234，其可以是有機電介質，諸如聚醯亞胺。電介質結構230亦可以包括經由在兩個互連層208之間佈置另一電容器電介質材料238而形成的電容器236（例如，MIM電容器），電容器電介質材料238可以是無機電介質（例如，氮化矽（SiN））。
關於在晶片模組200中使用的其他材料，互連層208、重分佈層212和導電柱202全部可以由金屬（諸如銅）或其他導體形成。基板232可以是中空玻璃材料，使得被動部件裝置210可以是POG裝置240。
圖3圖示另一示例性晶片模組300，其包括經由導電柱306耦合到金屬化結構304的被動部件裝置302。在晶片模組300中形成的電感器308具有在被動部件裝置302和金屬化結構304之間延伸的具有高度H C300的芯區域310。高度H C300大於晶片模組200的高度H C200。在晶片模組200中，被動部件裝置210的導電跡線204位於最低的互連層208（M4）（亦即，距離基板232最遠）中，並且導電跡線206位於金屬化結構214的最上面的重分佈層212中。相比而言，在圖3中的晶片模組300中，芯區域310的高度H C300從被動部件裝置302的第二最低的互連層314（M3 PCD）中的導電跡線312延伸到金屬化結構304的重分佈層318（M2 MS）中的第二最高的導電跡線316。晶片模組300中的導電柱306耦合到最低互連層314（M4 PCD）中的觸點區域320。觸點區域320經由通孔326耦合到第二最低的互連層314（M3 PCD）中的導電跡線312的端部324處的觸點322。
芯區域310的高度H C300是從芯區域310的頂部處的導電跡線312到芯區域310的底部處的導電跡線316的總距離。具體而言，高度H C300包括從第一導電跡線316到導電柱306的底端328的距離D1、導電柱306的長度L CP、以及從導電柱306的頂端330到第二導電跡線312的距離D2。在一個實例中，導電柱306的長度L CP可以是40-80 µm。距離D1和D2包括在導電柱306的底端328和頂端330上的焊料連接器332的厚度T S，以及亦包括通孔326的厚度T V。在一個實例中，厚度T S在16和24 µm之間，而厚度T V在4和6 µm之間（例如，相應互連層314之間的距離）。在將被動部件裝置302耦合到金屬化結構304之前，移除電介質材料334的部分以暴露最低互連層314（M4 PCD）中的觸點區域320，並且在觸點區域320上形成導電柱306。導電柱306可以電耦合到金屬化結構304中的導電跡線316，以提供被動部件裝置302和耦合到金屬化結構304的其他電路（未圖示）的實體附接和電氣連接。為了進一步增加高度H C300，可以經由利用互連層314中的較高互連層中的導電跡線312和重分佈層318中的較低層中的導電跡線316來形成電感器308並且添加更多通孔326，從而增加距離D1和D2。
圖4是MCM 400的截面側視圖，MCM 400包括在金屬化結構406上的IC晶粒402和被動部件裝置404。在圖4中的實例中，IC晶粒402以倒裝晶片方法經由焊料凸點408耦合到金屬化結構406。至少一個導電柱410將被動部件裝置404的第一複數條導電跡線412中的第一導電跡線412耦合到金屬化結構406的第二複數條導電跡線414中的第二導電跡線414，以形成電感器416。如前所論述的，電感器416是作為由導電柱410、導電跡線412和導電跡線414形成的線圈418來提供的。被動部件裝置404亦包括電容器420，其與電感器416和其他被動部件（未圖示）一起形成電耦合到IC晶粒402中的電路的集總部件濾波器（「RF濾波器422」）。因此，IC晶粒402包括耦合到電感器416和電容器420中的至少一者的RF電路（未圖示）。MCM 400可以是RF前端模組424，其中IC晶粒402、被動部件裝置404和可選的其他晶片或裝置包裹在模製化合物426中。
圖5是示出形成如在圖2所示的實例中的晶片模組200的方法500的流程圖。該方法包括：形成包括第一導電跡線206的金屬化結構214（方塊502）。方法500亦包括：形成被動部件裝置210，其包括被佈置為與基板232相鄰的電介質結構230以及被佈置在電介質結構230中的第二導電跡線204（方塊504）。方法500亦包括：形成被動部件216，其包括耦合到第一導電跡線和第二導電跡線204的至少一個導電柱202（方塊506）。
圖6中的3D電感器600（「電感器600」）的透視圖圖示圖2至圖4中的電感器222、308、416中的任何一者的實例。在圖6中，電感器600的一整匝602由第一導電柱604、第一導電跡線606、第二導電柱608和第二導電跡線610形成。整匝602被定義為圍繞電感器600的芯區域614的芯軸線612的一整轉。儘管在圖2至圖4的截面側視圖中不明顯，但是電感器600的匝602不形成封閉迴路，而是替代地形成圍繞芯區域614的螺旋匝602。具體而言，電感器600包括耦合到第一導電跡線606的第一觸點616的第一導電柱604。第二導電柱608耦合到第一導電跡線606的第二觸點618，並且亦耦合到第二導電跡線610的第三觸點620。電感器600繼續具有耦合到第二導電跡線610的第四觸點624和第三導電跡線628的第五觸點626的第三導電柱622。第四導電柱630耦合在第三導電跡線628的第六觸點632和第四導電跡線636的第七觸點634之間。第四導電跡線636延伸至第八觸點638，電感器600的額外匝602可以從該觸點繼續。
可以經由使電感器600繼續具有圍繞芯區域614的額外匝602，實現更大的電感。然而，添加更多匝602增加了電感器600沿著芯軸線612的長度L CORE，這可能導致被動部件裝置和晶片模組的面積增加。為了使針對給定數量的匝602的長度L CORE最小化，中心到中心距離P（例如，第一導電柱604和第三導電柱622之間）亦應當被最小化。導電柱604、622的最小中心到中心距離P（例如，100 µm）小於可以利用圖4中的焊料凸點408實現的最小中心到中心距離（例如，＞＞ 102 µm）。因此，電感器600的分離開導電柱604和622之間的距離P的各匝602與它們在電感器600利用焊料凸點408來形成的情況下的距離相比更加接近。
與需要金觸點層的焊料凸點408相比，導電柱604、608亦不太昂貴。此外，導電柱604、608由高導電金屬（諸如銅）形成，其具有與焊料化合物相比更低的電阻率。鑒於上述因素，如圖6所示的由導電柱604、608形成的電感器600將沿著芯軸線612具有較高的密度（與在將導電柱604、608替換為焊料凸點408的情況相比）。出於上文論述的原因，與將導電柱604、608替換為焊料凸點408的情況相比，具有導電柱604、608的電感器600亦會不太昂貴並且具有更高的Q值。
圖7A是晶片模組708中的被動部件裝置700和複數個電感器702、704和706的一個實例的自下平面圖。導電跡線710是在圖7中未另外示出的金屬化結構的唯一可見特徵。如前述，導電跡線712形成在被動部件裝置700的電介質結構（未另外示出）中。導電跡線710經由導電柱714耦合到導電跡線712。複數個電感器702、704和706全部被包括在被動部件裝置700中的集總部件電路716中。電感器702和704被定位成對準並且緊密接近，以產生構造性耦合。在這點上，利用將導電跡線710和導電跡線712耦合的導電柱714來形成複數個電感器702、704和706提供了可以在用於在小型行動裝置中對低於2 GHz的RF頻率進行濾波的集總部件濾波器中使用的高電感。
圖7B是圖7A中的晶片模組708的透視圖，其被提供以更清楚地示出將導電跡線710和712耦合的導電柱714。如圖所示，導電柱714之每一者導電柱經由焊點718耦合到金屬化結構的導電跡線710。在被動部件裝置700的製造期間直接在導電跡線712上形成導電柱714，消除了對於導電柱714和導電跡線712之間的焊點718的需求。
圖8是晶片模組802中的被動部件裝置800的一部分的底部平面圖，其中導電跡線804是未另外示出的金屬化結構的唯一可見部分。被動部件裝置800包括3D電感器806和808，並且亦包括2D電感器810。2D電感器810是複數個互連層814中的一個互連層中的螺旋導電跡線812。儘管2D電感器810主要形成在被動部件裝置800的一個互連層814中，但是對於單匝816來說，2D電感器810佔用被動部件裝置800的更多面積（與3D電感器806的多匝818所佔用的面積相比）。因此，圖8圖示在需要高電感的濾波器中經由採用3D電感器806和808所帶來的面積節省。然而，一些濾波器既需要由2D電感器810提供的較低的電感位準，亦需要由3D電感器806和808提供的較高的電感位準。
圖9是晶片模組902中的被動部件裝置900的底部平面圖，晶片模組902類似於圖8中的晶片模組802。此處，晶片模組902具有被動部件904、906和908，被動部件904、906和908由未另外示出的金屬化結構的導電跡線910以及被動部件裝置900的電介質結構（未圖示）中的導電跡線912形成。晶片模組902與圖8中的晶片模組802部分地不同，這是因為：與2D電感器810不同，2D電感器908被佈置在3D電感器904與上部互連層916（例如，M3）中的基板914之間。在被動部件裝置900中，形成3D電感器904的導電跡線912位於較為遠離基板914的較低互連層916（例如，M4）中，而不是位於3D電感器904和基板914之間的互連層916中。由於2D電感器908主要僅佔用一個互連層916，因此2D電感器908被佈置在3D電感器904和基板914之間以更高效地使用晶片模組902的面積。相應地，與圖8的晶片模組802相比，晶片模組902可以在更小的面積內提供晶片模組802的功能。
圖10圖示示例性無線通訊裝置1000，其包括由一或多個IC 1002形成的射頻（RF）部件，其中IC 1002中的任何一者皆可以包括晶片模組，晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如在圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖中所示並且根據本文揭示的態樣中的任何態樣）。作為實例，無線通訊裝置1000可以包括上述裝置中的任何裝置或在其中提供。如圖10所示，無線通訊裝置1000包括收發機1004和資料處理器1006。資料處理器1006可以包括用於儲存資料和程式碼的記憶體。收發機1004包括支援雙向通訊的發射器1008和接收器1010。一般而言，無線通訊裝置1000可以包括用於任何數量的通訊系統和頻帶的任何數量的發射器1008及/或接收器1010。收發機1004的全部或一部分可以在一或多個類比IC、RFIC（RFIC）、混合訊號IC等上實現。
發射器1008或接收器1010可以利用超外差架構或直接轉換架構來實現。在超外差架構中，訊號在多個階段中在RF和基頻之間進行頻率轉換，例如，對於接收器1010來說，在一個階段中從RF到中頻（IF），並且隨後在另一階段中從IF到基頻。在直接轉換架構中，訊號在一個階段中在RF和基頻之間進行頻率轉換。超外差和直接轉換架構可以使用不同的電路塊及/或具有不同的要求。在圖10中的無線通訊裝置1000中，發射器1008和接收器1010是利用直接轉換架構來實現的。
在發射路徑中，資料處理器1006處理要發送的資料，並且向發射器1008提供I和Q類比輸出訊號。在示例性無線通訊裝置1000中，資料處理器1006包括數位類比轉換器（DAC）1012(1)、1012(2)，其用於將資料處理器1006產生的數位訊號轉換為I和Q類比輸出訊號（例如I和Q輸出電流），以用於進一步處理。
在發射器1008內，低通濾波器1014(1)、1014(2)分別對I和Q類比輸出訊號進行濾波，以去除由先前數位類比轉換引起的不期望訊號。放大器（AMP）1016(1)、1016(2)分別放大來自低通濾波器1014(1)、1014(2)的訊號，並且提供I和Q基頻訊號。升頻轉換器1018經由混頻器1020(1)、1020(2)，利用來自發射（TX）本端振盪器（LO）訊號產生器1022的I和Q TX LO訊號對I和Q基頻訊號進行升頻轉換，以提供經升頻轉換的訊號1024。濾波器1026對經升頻轉換的訊號1024進行濾波，以去除由頻率升頻轉換引起的不期望訊號以及接收頻帶中的雜訊。功率放大器（PA）1028放大來自濾波器1026的經升頻轉換的訊號1024以獲得期望的輸出功率位準，並且提供發射RF訊號。發射RF訊號經由雙工器或開關1030被路由，並且經由天線1032被發送。
在接收路徑中，天線1032接收由基地台發送的訊號，並且提供所接收的RF訊號，RF訊號經由雙工器或開關1030被路由，並且被提供給低雜訊放大器（LNA）1034。雙工器或開關1030被設計為以特定的接收（RX）到TX雙工器頻率分離進行操作，使得RX訊號與TX訊號隔離。所接收的RF訊號由LNA 1034放大並且由濾波器1036濾波以獲得期望的RF輸入訊號。降頻轉換混頻器1038(1)、1038(2)將濾波器1036的輸出與來自RX LO訊號產生器1040的I和Q RX LO訊號（亦即，LO_I和LO_Q）進行混頻，以產生I和Q基頻訊號。I和Q基頻訊號由AMP 1042(1)、1042(2)放大，並且由低通濾波器1044(1)、1044(2)進一步濾波，以獲得被提供給資料處理器1006的I和Q類比輸入訊號。在該實例中，資料處理器1006包括ADC 1046(1)、1046(2)，用於將類比輸入訊號轉換為數位訊號以供資料處理器1006進一步處理。
在圖10的無線通訊裝置1000中，TX LO訊號產生器1022產生用於頻率升頻轉換的I和Q TX LO訊號，而RX LO訊號產生器1040產生用於頻率降頻轉換的I和Q RX LO訊號。每個LO訊號都是具有特定基頻的週期性訊號。TX鎖相迴路（PLL）電路1048從資料處理器1006接收定時資訊，並且產生被用於調整來自TX LO訊號產生器1022的TX LO訊號的頻率及/或相位的控制訊號。類似地，RX PLL電路1050從資料處理器1006接收定時資訊，並且產生被用於調整來自RX LO訊號產生器1040的RX LO訊號的頻率及/或相位的控制訊號。
無線通訊裝置1000可以被提供在任何基於處理器的裝置中或被整合到任何基於處理器的裝置中，無線通訊裝置1000各自包括晶片模組，晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的態樣中的任何態樣）。實例（但不限於）包括機上盒、娛樂單元、導航裝置、通訊裝置、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）裝置、行動電話、蜂巢式電話、智慧型電話、對話啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算裝置、可穿戴計算裝置（例如，智慧手錶、健康或健身追蹤器、眼鏡等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電單元、衛星無線電單元、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、汽車、車輛部件、航空電子系統、無人機和多旋翼飛行器。
在這點上，圖11圖示基於處理器的系統1100的實例，系統1100包括包括晶片模組，晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的任何態樣）。在該實例中，基於處理器的系統1100包括一或多個中央處理器單元（CPU）1102（其亦可以被稱為CPU或處理器核），每個CPU 1102包括一或多個處理器1104。CPU 1102可以具有耦合到處理器1104的用於快速存取臨時儲存的資料的快取緩衝記憶體1106。作為一個實例，處理器1104可以包括晶片模組，晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的任何態樣）。CPU 1102耦合到系統匯流排1108，並且可以將被包括在基於處理器的系統1100中的主裝置和從裝置相互耦合。眾所周知，CPU 1102經由在系統匯流排1108上交換位址、控制和資料資訊來與這些其他裝置進行通訊。例如，CPU 1102可以將匯流排事務請求傳送給作為從裝置的實例的記憶體控制器1110。儘管在圖11中未圖示，但是可以提供多個系統匯流排1108，其中每個系統匯流排1108構成不同的結構。
其他主裝置和從裝置可以連接到系統匯流排1108。如圖11所示，作為實例，這些裝置可以包括：記憶體系統1112，其包括記憶體控制器1110和一或多個記憶體陣列1114；一或多個輸入裝置1116；一或多個輸出裝置1118；一或多個網路周邊裝置1120；及一或多個顯示控制器1122。記憶體系統1112、一或多個輸入裝置1116、一或多個輸出裝置1118、一或多個網路周邊裝置1120以及一或多個顯示控制器1122中的每一者可以包括晶片模組，該晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的任何態樣）。輸入裝置1116可以包括任何類型的輸入裝置，包括但不限於輸入鍵、開關、語音處理器等。輸出裝置1118可以包括任何類型的輸出裝置，包括但不限於音訊、視訊、其他視覺指示器等。網路周邊裝置1120可以是被配置為允許去往和來自網路1124的資料的交換的任何裝置。網路1124可以是任何類型的網路，包括但不限於有線或無線網路、專用或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網（WAN）、藍芽™網路和網際網路。網路周邊裝置1120可以被配置為支援期望的任何類型的通訊協定。
CPU 1102亦可以被配置為經由系統匯流排1108存取顯示控制器1122，以控制被發送給一或多個顯示器1126的資訊。顯示控制器1122經由一或多個視訊處理器1128將要顯示的資訊發送給顯示器1126，視訊處理器1128將要顯示的資訊處理為適於顯示器1126的格式。顯示器1126可以包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。顯示控制器1122、顯示器1126及/或視訊處理器1128可以包括晶片模組，該晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的任何態樣）。
本發明所屬領域中具有通常知識者亦將明白的是，結合本文揭示的態樣描述的各種說明性的邏輯區塊、模組、電路和演算法可以實現為電子硬體、被儲存在記憶體中或被儲存在另一電腦可讀取媒體中並且由處理器或其他處理裝置執行的指令、或兩者的組合。作為實例，本文描述的主裝置和從裝置可以在任何電路、硬體部件、積體電路（IC）或IC晶片中採用。本文揭示的記憶體可以是任何類型和尺寸的記憶體，並且可以被配置為儲存期望的任何類型的資訊。為了清楚地說明這種可互換性，上文已經對各種說明性的部件、方塊、模組、電路和步驟圍繞其功能進行了整體描述。此類功能如何實現取決於特定的應用、設計選擇及/或施加在整個系統上的設計約束。本發明所屬領域中具有通常知識者可以針對每個特定的應用，以變化的方式來實現所描述的功能，但是此類實現決策不應當被解釋為導致背離本案內容的範疇。
結合本文揭示的態樣描述的各種說明性的邏輯區塊、模組和電路可以是利用被設計為執行本文中描述的功能的處理器、數位訊號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯裝置、個別閘或者電晶體邏輯、個別硬體部件或者其任何組合來實現或執行的。處理器可以是微處理器，但是在替代的方式中，處理器可以是任何一般的處理器、控制器、微控制器或者狀態機。處理器亦可以實現為計算裝置的組合，例如，DSP和微處理器的組合、複數個微處理器、一或多個微處理器與DSP核結合、或者任何其他此類配置。
本文揭示的態樣可以用硬體以及用被儲存在硬體中並且可以常駐在例如以下各項中的指令來體現：隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM或者本發明所屬領域中已知的任何其他形式的電腦可讀取媒體。示例性的儲存媒體耦合到處理器，使得處理器可以從儲存媒體讀取資訊，以及向儲存媒體寫入資訊。在替代的方式中，儲存媒體可以是對於處理器而言不可或缺的。處理器和儲存媒體可以常駐在ASIC中。ASIC可以常駐在遠端站中。在替代的方式中，處理器和儲存媒體可以作為個別部件常駐在遠端站、基地台或伺服器中。
亦要注意的是，對在本文的示例性態樣中的任何示例性態樣中描述的操作步驟進行描述以提供實例和論述。所描述的操作可以按照除了所示出的順序以外的許多不同的順序來執行。此外，在單個操作步驟中描述的操作實際上可以是在多個不同的步驟中執行的。另外，可以對在示例性態樣中論述的一或多個操作步驟進行組合。應當理解的是，如對於本發明所屬領域中具有通常知識者將顯而易見的是，在流程圖中示出的操作步驟可以經受許多不同的修改。本發明所屬領域中具有通常知識者亦將理解的是，資訊和訊號可以使用多種不同的技術和方法中的任何一種來表示。例如，可能貫穿以上描述所提及的資料、指令、命令、資訊、訊號、位元、符號和碼片可以由電壓、電流、電磁波、磁場或粒子、光場或粒子或者其任何組合來表示。
提供本案內容的前述描述，以使本發明所屬領域中具有通常知識者能夠實現或使用本案內容。對本案內容的各種修改對於本發明所屬領域中具有通常知識者而言將是顯而易見的，以及本文所定義的整體原理可以應用於其他變型。因此，本案內容並不意欲限於本文中描述的實例和設計，而是被賦予與本文所揭示的原理和新穎特徵相一致的最寬範疇。
100:被動部件裝置 102:金屬化結構 104:焊料凸點 106:電介質結構 108:基板 110:MIM電容器 112:玻璃上被動（POG）裝置 114:互連層 116:電介質材料 118:導電跡線 120:垂直互連通路（通孔） 122:電介質層 124:觸點 126:導跡線 128:電感器 130:導電跡線 132:第一端 134:第一觸點 136:第二端 138:下穿通道 140:第二觸點 200:晶片模組 202:導電柱 204:導電跡線 206:導電跡線 208:互連層 210:被動部件裝置 212:重分佈層 214:金屬化結構 216:被動部件 218:匝 220:3D線圈 222:電感器 224:空間 226:芯區域 228:軸線 230:電介質結構 232:基板 234:電介質材料 236:電容器 238:電容器電介質材料 240:POG裝置 300:晶片模組 302:被動部件裝置 304:金屬化結構 306:導電柱 308:電感器 310:芯區域 312:導電跡線 314:最低互連層 316:導電跡線 318:重分佈層 320:觸點區域 322:觸點 324:端部 326:通孔 328:底端 330:頂端 332:焊料連接器 334:電介質材料 400:MCM 402:IC晶粒 404:被動部件裝置 406:金屬化結構 408:焊料凸點 410:導電柱 412:導電跡線 414:導電跡線 416:電感器 418:線圈 420:電容器 422:RF濾波器 424:RF前端模組 426:模製化合物 500:方法 502:方塊 504:方塊 506:方塊 600:3D電感器 602:匝 604:第一導電柱 606:第一導電跡線 608:第二導電柱 610:第二導電跡線 612:芯軸線 614:芯區域614的612 616:第一觸點 618:第二觸點 620:第三觸點 622:第三導電柱 624:第四觸點 626:第五觸點 628:第三導電跡線 630:第四導電柱 632:第六觸點 634:第七觸點 636:第四導電跡線 638:第八觸點 700:的被動部件裝置 702:電感器 704:電感器 706:電感器 708:晶片模組 710:導電跡線 712:導電跡線 714:導電柱 716:集總部件電路 718:焊點 800:被動部件裝置 802:晶片模組 804:導電跡線 806:3D電感器 808:3D電感器 810:2D電感器 812:螺旋導電跡線 814:互連層 816:匝 818:匝 900:被動部件裝置 902:晶片模組 904:被動部件 906:被動部件 908:被動部件 910:導電跡線 912:導電跡線 914:遠離基板 916:上部互連層 1000:無線通訊裝置 1004:收發機 1006:資料處理器 1008:發射器 1010:接收器 1012(1):數位類比轉換器（DAC） 1012(2):數位類比轉換器（DAC） 1014(1):低通濾波器 1014(4):低通濾波器 1016(1):放大器（AMP） 1016(6):放大器（AMP） 1018:升頻轉換器 1020(1):混頻器 1020(2):混頻器 1022:發射（TX）本端振盪器（LO）訊號產生器 1024:訊號 1026:濾波器 1028:功率放大器（PA） 1030:雙工器或開關 1032:天線 1034:低雜訊放大器（LNA） 1036:濾波器 1038(1):降頻轉換混頻器 1038(2):降頻轉換混頻器 1040:RX LO訊號產生器 1042(1):AMP 1042(2):AMP 1044(1):低通濾波器 1044(2):低通濾波器 1046(1):ADC 1046(2):ADC 1048:TX鎖相迴路（PLL）電路 1050:RX PLL電路 1100:系統 1102:中央處理器單元（CPU） 1104:處理器 1106:快取緩衝記憶體 1108:系統匯流排 1110:記憶體控制器 1112:記憶體系 1114:記憶體陣列 1116:輸入裝置 1118:輸出裝置 1120:網路周邊裝置 1122:顯示控制器 1124:網路 1126:顯示器 1128:視訊處理器 D1:距離 D2:距離 H C200:高度 H C300:高度 L CORE:長度 L CP:長度 M1:第一互連層 M2:第二互連層 M2 MS:重分佈層 M3 PCD:互連層 M4:互連層 M4 PCD:互連層 P:距離 T S:厚度 T V:厚度
圖1A是經由焊料凸點耦合到金屬化結構的表面的被動部件裝置的截面側視圖；
圖1B是在圖1A的被動部件裝置的第一互連層中形成的二維（2D）螺旋電感器（包括到第二互連層的下穿通道連接）的頂部平面圖；
圖2是包括多個導電柱的示例性晶片模組的截面側視圖，複數個導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度三維（3D）線圈，該電感器具有在金屬化結構和被動部件裝置之間的芯區域；
圖3是包括多個導電柱的另一示例性晶片模組的截面側視圖，該多個導電柱耦合到第一互連層，第一互連層經由通孔耦合到金屬化結構中的另一互連層，以增加3D電感器的芯區域的截面面積的高度；
圖4是作為圖2中的晶片模組的一個實例的多晶片模組（MCM）的截面側視圖，該多晶片模組具有耦合到金屬化結構的IC晶粒；
圖5是製造在圖2至圖4中所示的示例性晶片模組的方法的流程圖；
圖6是示出圖2中的3D電感器的線圈的一匝的透視圖，該3D電感器的線圈由將被動部件裝置的互連層中的導電跡線和金屬化結構的導電跡線串聯地耦合的導電柱形成；
圖7A是示例性晶片模組中的多個3D電感器從底部視角的平面圖，其僅圖示金屬化結構的與被動部件裝置中的導電跡線串聯地耦合以形成被動部件濾波器的導電跡線；
圖7B是圖6A中的示例性晶片的透視側視圖，其更清楚地圖示將金屬化結構中的導電跡線和被動部件裝置中的導電跡線串聯地耦合以形成複數個3D電感器的線圈的複數個導電柱；
圖8是包括多個3D線圈的示例性晶片模組的底部平面圖，複數個3D線圈在金屬化結構與包括形成在互連層中的螺旋2D電感器的被動部件裝置之間延伸；
圖9是示例性晶片模組的底部平面圖，其中螺旋2D電感器被形成在被動部件裝置的包括3D線圈電感器的導電跡線的互連層中且在互連層上方，以便與圖8的晶片模組相比減少晶片模組的面積；
圖10是示例性無線通訊裝置的方塊圖，該無線通訊裝置包括射頻（RF）模組（諸如圖2至圖4、圖7A至圖7B、圖8和圖9中的晶片模組）；及
圖11是示例性的基於處理器的系統的方塊圖，該系統包括晶片模組，該晶片模組包括導電柱，導電柱將被動部件裝置的互連層中的至少一條導電跡線和金屬化結構的重分佈層的至少一條導電跡線串聯地耦合以形成電感器的高密度3D線圈，該電感器具有在金屬化結構和被動部件裝置之間的芯區域（如圖2至圖4、圖7A至圖7B、圖8和圖9中的任何圖所示，並且根據本文揭示的態樣中的任何態樣）。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:晶片模組
302:被動部件裝置
304:金屬化結構
306:導電柱
308:電感器
310:芯區域
312:導電跡線
314:最低互連層
316:導電跡線
318:重分佈層
320:觸點區域
322:觸點
324:端部
326:通孔
328:底端
330:頂端
332:焊料連接器
334:電介質材料
D1:距離
D2:距離
HC300:高度
LCP:長度
M2MS:重分佈層
M3PCD:互連層
M4PCD:互連層
TS:厚度
TV:厚度

Claims (20)

  1. 一種晶片模組，包括： 一金屬化結構，其包括一第一導電跡線； 一被動部件裝置，其包括： 被佈置為與一基板相鄰的一電介質結構；及 被佈置在該電介質結構中的一第二導電跡線；及 一被動部件，其包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱。
  2. 根據請求項1之晶片模組，其中該被動部件亦包括一三維（3D）電感器。
  3. 根據請求項2之晶片模組，其中該3D電感器包括在該金屬化結構和該被動部件裝置之間的一芯區域。
  4. 根據請求項2之晶片模組，其中該被動部件裝置亦包括在該電介質結構中的互連層中形成的一金屬-絕緣體-金屬（MIM）電容器。
  5. 根據請求項4之晶片模組，其中該3D電感器耦合到一射頻（RF）訊號濾波器中的該MIM電容器。
  6. 根據請求項3之晶片模組，其中： 該3D電感器包括圍繞該芯區域的一軸線延伸的線圈；及 該芯區域的該軸線平行於該金屬化結構。
  7. 根據請求項2之晶片模組，其中： 該被動部件裝置亦包括： 在該基板上的複數個互連層；及 在該3D電感器和該基板之間的在該複數個互連層中形成的一二維（2D）螺旋電感器；及 該第二導電跡線是被提供在該複數個互連層中的第二複數條導電跡線中的一條導電跡線。
  8. 根據請求項6之晶片模組，其中： 該第一導電跡線在一第一觸點和一第二觸點之間延伸； 該第二導電跡線在一第三觸點和一第四觸點之間延伸； 該至少一個導電柱包括： 耦合到該第一導電跡線的該第一觸點的一第一導電柱；及 將該第一導電跡線的該第二觸點和該第二導電跡線的該第三觸點耦合的一第二導電柱；及 該第一導電柱、該第一導電跡線、該第二導電柱和該第二導電跡線串聯地耦合以形成該3D電感器的該線圈的一第一匝。
  9. 根據請求項8之晶片模組，其中： 該第一導電跡線是第一複數條導電跡線中的一條導電跡線； 該第一複數條導電跡線亦包括在一第五觸點和一第六觸點之間延伸的一第三導電跡線； 該第二導電跡線是第二複數條導電跡線中的一條導電跡線； 該第二多條導電跡線亦包括在一第七觸點和一第八觸點之間延伸的一第四導電跡線； 該至少一個導電柱亦包括： 耦合在該第三導電跡線的該第六觸點和該第四導電跡線的該第七觸點之間的一第三導電柱；及 耦合到該第四導電跡線的該第八觸點的一第四導電柱；及 該第三導電跡線、該第三導電柱、該第四導電跡線和該第四導電柱串聯地耦合以形成該3D電感器的該線圈的一第二匝。
  10. 根據請求項1之晶片模組，其中該第一導電跡線和該第二導電跡線之間的一距離至少為50微米（µm）。
  11. 根據請求項9之晶片模組，其中該第一導電柱和該第三導電柱之間的一中心到中心距離至少為100微米（µm）。
  12. 根據請求項1之晶片模組，其中該至少一個導電柱之每一者導電柱包括具有至少40微米（µm）的一高度的一導電柱。
  13. 根據請求項9之晶片模組，其中： 該第一導電跡線和該第三導電跡線位於該金屬化結構的一第一重分佈層中； 該金屬化結構亦包括一第二重分佈層； 該第一導電柱、該第二導電柱、該第三導電柱和該第四導電柱電耦合到該第二重分佈層中的一觸點區域；及 該金屬化結構亦包括將該第二重分佈層中的該觸點區域電耦合到該第一觸點、該第二觸點、該第五觸點和該第六觸點的垂直互連通路（通孔）。
  14. 根據請求項13之晶片模組，其中： 該第二導電跡線和該第四導電跡線位於該被動部件裝置的該電介質結構中的一第一互連層中； 該第一導電柱、該第二導電柱、該第三導電柱和該第四導電柱電耦合到該電介質結構的一第二互連層的觸點區域；及 該被動部件裝置亦包括將該第二互連層的該觸點區域電耦合到該第三觸點、該第四觸點、該第七觸點和該第八觸點的通孔。
  15. 根據請求項1之晶片模組，其中該被動部件裝置的該基板包括一玻璃基板。
  16. 根據請求項1之晶片模組，亦包括：一射頻（RF）前端模組。
  17. 根據請求項1之晶片模組，其整合到從由以下各項組成的組中選擇的一裝置中：一機上盒；一娛樂單元；一導航裝置；一通訊裝置；一固定位置資料單元；一行動位置資料單元；一全球定位系統（GPS）裝置；一行動電話；一蜂巢式電話；一智慧型電話；一對話啟動協定（SIP）電話；一平板設備；一平板手機；一伺服器；電腦；一可攜式電腦；一行動計算裝置；一可穿戴計算裝置；一桌上型電腦；一個人數位助理（PDA）；一監視器；一電腦監視器；一電視機；一調諧器；一無線電單元；一衛星無線電單元；一音樂播放機；一數位音樂播放機；一可攜式音樂播放機；一數位視訊播放機；一視訊播放機；一數位視訊光碟（DVD）播放機；一可攜式數位視訊播放機；一汽車；一車輛部件；一航空電子系統；一無人機；及一多旋翼飛行器。
  18. 一種多晶片模組（MCM），包括： 一被動部件裝置，其包括： 被佈置在一基板上的一電介質結構；及 被佈置在該電介質結構中的一第一導電跡線；及 一金屬化結構，其包括一第二導電跡線； 一被動部件，其包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱；及 耦合到該金屬化結構和該被動部件的一積體電路（IC）晶粒。
  19. 根據請求項18之MCM，其中該IC晶粒包括一射頻（RF）電路。
  20. 一種方法，包括以下步驟： 形成包括一第一導電跡線的一金屬化結構； 形成一被動部件裝置，該被動部件裝置包括： 被佈置為與一基板相鄰的一電介質結構；及 被佈置在該電介質結構中的一第二導電跡線；及 形成一被動部件，該被動部件包括耦合到該第一導電跡線和耦合到該第二導電跡線的至少一個導電柱。
TW111104249A 2021-02-03 2022-02-07 採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組 TW202236452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/166,430 2021-02-03
US17/166,430 US11728293B2 (en) 2021-02-03 2021-02-03 Chip modules employing conductive pillars to couple a passive component device to conductive traces in a metallization structure to form a passive component

Publications (1)

Publication Number Publication Date
TW202236452A true TW202236452A (zh) 2022-09-16

Family

ID=80446209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104249A TW202236452A (zh) 2021-02-03 2022-02-07 採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組

Country Status (8)

Country Link
US (1) US11728293B2 (zh)
EP (1) EP4289003A1 (zh)
JP (1) JP2024508636A (zh)
KR (1) KR20230139431A (zh)
CN (1) CN116802800A (zh)
BR (1) BR112023014931A2 (zh)
TW (1) TW202236452A (zh)
WO (1) WO2022170306A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230230910A1 (en) * 2022-01-19 2023-07-20 Qualcomm Incorporated Double-sided redistribution layer (rdl) substrate for passive and device integration
US20240297165A1 (en) * 2023-03-02 2024-09-05 Qualcomm Incorporated Double-sided redistribution layer (rdl) substrate with double-sided pillars for device integration
US20240321724A1 (en) * 2023-03-23 2024-09-26 Qualcomm Incorporated Metal-insulator-metal (mim) capacitor interconnect for high-quality (q) inductor-capacitor (lc) filter

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924131B2 (en) 2006-05-19 2011-04-12 Freescale Semiconductor, Inc. Electrical component having an inductor and a method of formation
US20090085704A1 (en) 2007-10-01 2009-04-02 Infineon Technologies Austria Ag Chip inductor
US10251280B2 (en) 2013-12-31 2019-04-02 Texas Instruments Incorporated Integrated circuit with micro inductor and micro transformer with magnetic core
US9888577B2 (en) 2014-03-28 2018-02-06 Intel Corporation Passive electrical devices with a polymer carrier
US9368564B2 (en) 2014-03-28 2016-06-14 Qualcomm Incorporated 3D pillar inductor
US20150311271A1 (en) 2014-04-23 2015-10-29 Qualcomm Incorporated Landside embedded inductor for fanout packaging
US9893048B2 (en) 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US10026546B2 (en) * 2016-05-20 2018-07-17 Qualcomm Incorported Apparatus with 3D wirewound inductor integrated within a substrate
US10910321B2 (en) * 2017-11-29 2021-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of making the same
US10693432B2 (en) 2018-05-17 2020-06-23 Qualcommm Incorporated Solenoid structure with conductive pillar technology
US10433425B1 (en) 2018-08-01 2019-10-01 Qualcomm Incorporated Three-dimensional high quality passive structure with conductive pillar technology

Also Published As

Publication number Publication date
US11728293B2 (en) 2023-08-15
CN116802800A (zh) 2023-09-22
BR112023014931A2 (pt) 2024-01-23
US20220246552A1 (en) 2022-08-04
WO2022170306A1 (en) 2022-08-11
KR20230139431A (ko) 2023-10-05
EP4289003A1 (en) 2023-12-13
JP2024508636A (ja) 2024-02-28

Similar Documents

Publication Publication Date Title
TW202236452A (zh) 採用導電柱將被動部件裝置耦合到金屬化結構中的導電跡線以形成被動部件的晶片模組
KR102643781B1 (ko) 3차원(3d) 다이 적층을 위한 fs-beol 대 bs-beol 적층을 채용하는 집적 회로(ic) 패키지들 및 관련 제조 방법들
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
KR20240008851A (ko) 집적 회로 다이의 상호연결 층 상의 층간 매체 내 딥 트렌치 커패시터들 및 관련 방법들
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
TW202329347A (zh) 採用具有雙面嵌入式跡線基板（ｅｔｓ）的封裝基板的積體電路（ｉｃ）封裝以及相關製造方法
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法
KR20240076780A (ko) 백 엔드-오브-라인(beol) 구조에 추가 신호 경로들을 형성하기 위해 용도 변경된 시드층을 사용하는 반도체 다이 및 관련된 집적 회로(ic) 패키지들 및 제조 방법들
CN116057678A (zh) 具有衬底上的嵌入式迹线衬底（ets）层的集成电路（ic）封装衬底以及相关制造方法
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20240006369A1 (en) Integrated circuit (ic) packages employing wire bond channel over package substrate, and related fabrication methods
US20240107665A1 (en) Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods
US20240038753A1 (en) DEEP TRENCH CAPACITORS (DTCs) EMPLOYING BYPASS METAL TRACE SIGNAL ROUTING, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
US20230215849A1 (en) PACKAGE SUBSTRATES WITH EMBEDDED DIE-SIDE, FACE-UP DEEP TRENCH CAPACITOR(S) (DTC(s)), AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
US20220084947A1 (en) Integrated circuit (ic) with reconstituted die interposer for improved connectivity, and related methods of fabrication
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
TW202314873A (zh) 將附加金屬用於基於ｅｔｓ的基板中的嵌入式金屬跡線以獲得減少的信號路徑阻抗的積體電路（ｉｃ）封裝及相關製造方法
JP2024537996A (ja) ダイ側埋め込みトレース基板（ｅｔｓ）層内の埋め込み金属トレースに結合された補助金属層を採用する集積回路（ｉｃ）パッケージ、及び関連する製造方法
CN117916880A (zh) 在垂直相邻互连层之间采用直接耦合的金属线以减小耦合电阻的集成电路（ic）及相关方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
CN117941062A (zh) 包括用于增加电容密度的堆叠的垂直金属立柱的三维（3d）金属-绝缘体-金属电容器（mimcap）及相关制造方法