TW202322330A - 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法 - Google Patents

採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法 Download PDF

Info

Publication number
TW202322330A
TW202322330A TW111135447A TW111135447A TW202322330A TW 202322330 A TW202322330 A TW 202322330A TW 111135447 A TW111135447 A TW 111135447A TW 111135447 A TW111135447 A TW 111135447A TW 202322330 A TW202322330 A TW 202322330A
Authority
TW
Taiwan
Prior art keywords
metal
layer
die
interconnects
package
Prior art date
Application number
TW111135447A
Other languages
English (en)
Inventor
米雪兒藝珍 金
姜歸源
瓊雷伊維拉爾巴 比奧
黃清流
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202322330A publication Critical patent/TW202322330A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

採用耦合到晶粒側嵌入式跡線基板（ETS）層中的嵌入式金屬跡線的補充金屬層以減少金屬密度失配的積體電路（IC）封裝以及相關的製造方法。一種IC封裝，其包括電耦合到封裝基板的半導體晶粒（「晶粒」）。封裝基板包括毗鄰於晶粒並耦合到晶粒的晶粒側ETS金屬化層。為了減少或避免晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，毗鄰於晶粒側ETS金屬化層佈置具有附加金屬互連的補充金屬層。附加金屬互連在垂直方向上耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線以增加由耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連形成的晶粒側金屬互連的金屬密度。

Description

採用耦合到晶粒側嵌入式跡線基板(ETS)層中的嵌入式金屬跡線的補充金屬層的積體電路(IC)封裝以及相關的製造方法
本案的領域係關於積體電路（IC）封裝，並且更具體地係關於對支援至IC封裝中的（諸）半導體晶粒的信號路由的封裝基板的設計和製造。
積體電路（IC）是電子元件的基石。IC被封裝在IC封裝（亦被稱為「半導體封裝」或「晶片封裝」）中。IC封裝包括作為（諸）IC的一或多個半導體晶粒，該等半導體晶粒被安裝在封裝基板上並且電耦合到封裝基板以提供針對（諸）晶粒的實體支撐和電介面。封裝基板包括一或多個金屬化層，該等金屬化層包括具有垂直互連通路（通孔）的金屬互連（例如，金屬跡線、金屬線），該等垂直互連通路將該等金屬互連一起耦合在毗鄰的金屬化層之間，以在（諸）晶粒之間提供電介面。（諸）晶粒被電連接到封裝基板的頂部晶粒側金屬化層中所暴露的金屬互連，以將（諸）晶粒電耦合至該封裝基板的金屬互連。封裝基板亦包括底部外金屬化層，其包括耦合到外部金屬互連（例如，球柵陣列（BGA）互連）的金屬互連以在IC封裝中的（諸）晶粒之間提供外部介面。外部金屬互連亦可被耦合（例如，焊接）到印刷電路板（PCB）中的跡線以將封裝附接到PCB並將其（諸）晶粒與PCB的電路系統對接。
作為實例，IC封裝的封裝基板可以是基於嵌入式跡線基板（ETS）的封裝基板。基於ETS的封裝基板包括一或多個金屬化層，該等金屬化層是具有嵌入式金屬跡線作為金屬互連的ETS金屬化層。嵌入式金屬跡線被嵌入到作為ETS金屬化層的一部分的絕緣層（亦即，介電層）中。ETS金屬化層促進提供具有減小的線/間距比（L/S）的更高密度的凸塊/焊點，以用於將晶粒電耦合到封裝基板以進行信號路由。金屬嵌入式跡線形成在ETS金屬化層中，該等金屬嵌入式跡線被電耦合到封裝基板的其他金屬化層中的晶粒和金屬互連，以提供用於信號路由的信號路由路徑。例如，若封裝基板是兩層（2L）基於ETS的封裝基板，則封裝基板可以包括具有耦合到晶粒的晶粒互連的嵌入式金屬跡線的上部晶粒側ETS金屬化層，以及具有耦合到外部互連以提供到IC封裝的外部介面的嵌入式金屬跡線的底部外部互連側ETS金屬化層。
IC封裝的路由和互連設計決定了在封裝基板的晶粒側ETS金屬化層中提供的嵌入式金屬跡線的數目。該數目影響在水平方向（亦即，X軸和Y軸方向）上在晶粒側ETS金屬化層中提供的金屬跡線的面積。此舉可能導致晶粒側ETS金屬化層中的嵌入式金屬跡線和封裝基板中的其他金屬化層中的金屬跡線之間的金屬（例如，銅）面積失配，並從而導致金屬密度失配。例如，晶粒側ETS金屬化層中的嵌入式金屬跡線的金屬密度可比封裝基板中的（諸）其他金屬化層的金屬跡線的金屬密度低百分之十（10%）。可能發生金屬密度失配的一個原因是由於晶粒側ETS金屬化層中的金屬由金屬跡線而不是例如焊盤或接地平面來主導。晶粒側ETS金屬化層和封裝基板中的其他金屬化層之間的此種不對稱金屬密度導致封裝基板中的熱膨脹係數（CTE）失配。此CTE失配可能回應於晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間在水平方向（X和Y軸方向）上的不同膨脹和收縮而導致翹曲。
本文揭示的各態樣包括積體電路（IC）封裝，其採用耦合到晶粒側嵌入式跡線基板（ETS）層中的嵌入式金屬跡線的補充金屬層以減少金屬密度失配。亦揭示相關製造方法。提供了一種IC封裝，其包括電耦合到封裝基板的半導體晶粒（「晶粒」）。封裝基板包括毗鄰於晶粒的晶粒互連（例如，凸起的互連凸塊）並耦合到晶粒的晶粒互連的晶粒側ETS金屬化層以在晶粒和封裝基板之間提供電耦合。晶粒側ETS金屬化層促進提供具有減小的線/間距比（L/S）的更高密度的凸塊/焊點，以便向晶粒提供更高密度的電介面以進行更高密度信號路由。晶粒側ETS金屬化層中的嵌入式金屬跡線的面積可小於封裝基板中的其他金屬化層中的金屬互連的面積，此情形是因為晶粒側ETS金屬化層內的金屬由金屬跡線而不是例如金屬焊盤或接地平面來主導。金屬面積的此種差異導致晶粒側ETS金屬化層和其他金屬化層之間的金屬密度失配，此舉導致該等金屬化層的熱膨脹係數（CTE）失配。晶粒側ETS金屬化層和封裝基板中的其他金屬化層之間的CTE的此種失配可導致封裝基板的翹曲增加。因此，在示例性態樣，為了減少或避免此種金屬密度失配，具有形成在其中的附加金屬互連的補充（亦即，附加）金屬層毗鄰於晶粒側ETS金屬化層來佈置。附加金屬互連在垂直方向上耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線，以在封裝基板中形成厚度/密度增加的晶粒側金屬互連。此舉可以減少或避免需要減小封裝基板中的另一金屬化層中的金屬層的厚度以降低晶粒側ETS金屬化層與封裝基板中的另一金屬化層之間的金屬密度失配。例如，減少支援外部互連的封裝基板的外部金屬化層中的金屬層的厚度可導致其中的金屬互連中的凹窩深度增加，從而增加在將金屬互連耦合到外部互連的焊點中存在空隙的風險。
作為實例，附加金屬互連可被提供在補充金屬層（例如，附加銅層）中，該補充金屬層在IC封裝的製造中毗鄰於晶粒側ETS金屬化層的外表面形成。附加金屬互連可以在垂直方向上耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的相應的暴露的外表面，使得附加金屬互連被佈置在晶粒側ETS金屬化層和晶粒之間。作為一個非限制性實例，附加金屬互連可被形成為在晶粒側ETS金屬化層中的嵌入式金屬跡線上的附加金屬鍍層（例如，附加銅鍍層）。作為另一非限制性實例，附加金屬互連亦可被形成為耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬跡線或金屬線。耦合到晶粒側ETS金屬化層的嵌入式金屬跡線的形成封裝基板的晶粒側金屬互連的附加金屬互連可以經由在佈置在補充金屬層上的阻焊層中圖案化的開口來暴露以供連接。在IC封裝中提供補充金屬層可以在垂直方向上增加IC封裝的高度。然而，此種增加的高度的好處是不需要增加封裝基板中的一或多個金屬化層的厚度以避免或減少晶粒側ETS金屬化層和封裝基板內的（諸）其他金屬化層之間的金屬密度失衡。
就此而言，在一個示例性態樣，提供了一種IC封裝。該IC封裝包括封裝基板。該封裝基板包括：第一金屬化層，該第一金屬化層包括第一絕緣層；及包括嵌入到該第一絕緣層中的一或多個第一金屬跡線的第一金屬層。IC封裝亦包括毗鄰於第一金屬化層佈置的第二金屬層。第二金屬層包括一或多個第二金屬互連，該一或多個第二金屬互連之每一者第二金屬互連耦合到第一金屬化層的第一金屬層中的一或多個第一金屬跡線中的一第一金屬跡線。
在另一示例性態樣，提供了一種製造IC封裝的方法。該方法包括以下步驟：形成封裝基板。形成封裝基板包括：形成第一金屬化層，包括以下步驟：形成第一絕緣層；及在第一絕緣層中嵌入一或多個第一金屬跡線，從而在第一絕緣層中形成第一金屬層。該方法亦包括以下步驟：在毗鄰於第一金屬化層的第二金屬層中形成一或多個第二金屬互連。該方法亦包括以下步驟：將第二金屬層中的一或多個第二金屬互連之每一者第二金屬互連耦合到第一金屬化層的第一金屬層中的一或多個第一金屬跡線中的一第一金屬跡線。
現在參照附圖，描述本案的若干示例性態樣。措辭「示例性」在本文中用於表示「用作示例、實例，或說明」。本文中描述為「示例性」的任何態樣不必被解釋為優於或勝過其他態樣。
本文揭示的各態樣包括積體電路（IC）封裝，其採用耦合到晶粒側嵌入式跡線基板（ETS）層中的嵌入式金屬跡線的補充金屬層以減少金屬密度失配。亦揭示相關製造方法。提供了一種IC封裝，其包括電耦合到封裝基板的半導體晶粒（「晶粒」）。封裝基板包括毗鄰於晶粒的晶粒互連（例如，凸起的互連凸塊）並耦合到晶粒的晶粒互連的晶粒側ETS金屬化層以在晶粒和封裝基板之間提供電耦合。晶粒側ETS金屬化層促進提供具有減小的線/間距比（L/S）的更高密度的凸塊/焊點，以便向晶粒提供更高密度的電介面以進行更高密度信號路由。晶粒側ETS金屬化層中的嵌入式金屬跡線的面積可小於封裝基板中的其他金屬化層的金屬互連的面積，此情形是因為晶粒側ETS金屬化層內的金屬由金屬跡線而不是例如金屬焊盤或接地平面來主導。金屬面積的此種差異導致晶粒側ETS金屬化層和其他金屬化層之間的金屬密度失配，此舉導致該等金屬化層的熱膨脹係數（CTE）失配。晶粒側ETS金屬化層和封裝基板中的其他金屬化層之間的CTE的此種失配可導致封裝基板的翹曲增加。因此，在示例性態樣，為了減少或避免此種金屬密度失配，具有形成在其中的附加金屬互連的補充（亦即，附加）金屬層毗鄰於晶粒側ETS金屬化層來佈置。附加金屬互連在垂直方向上耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線，以在封裝基板中形成厚度/密度增加的晶粒側金屬互連。此舉可以減少或避免需要減小封裝基板中的（諸）其他金屬化層中的金屬層的厚度以降低晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配。例如，減少支援外部互連的封裝基板的外部金屬化層中的金屬層的厚度可導致其中的金屬互連中的凹窩深度增加，從而增加在將金屬互連耦合到外部互連的焊點中存在空隙的風險。
採用具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連的補充金屬層以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配的IC封裝的實例始於圖3A。在論述該等IC封裝之前，下文首先參考圖1-圖2B描述了採用具有包括嵌入式金屬跡線的晶粒側ETS金屬化層的封裝基板的IC封裝，其中該IC封裝不包括具有耦合到嵌入式金屬跡線的附加金屬互連的補充金屬層。
就此而言，圖1圖示了IC組裝件100的橫截面的示意側視圖，該IC組裝件100包括使用外部互連106（諸如，焊球）被安裝到印刷電路板（PCB）104的IC封裝102。IC封裝102包括經由晶粒到晶粒接合及/或底部填料黏合劑被安裝到封裝基板110的半導體晶粒108（亦被稱為「IC晶粒108」或「晶粒108）。」當IC封裝102被安裝到PCB 104時，外部互連106被耦合至封裝基板110中的金屬互連以提供到晶粒108的電介面。封裝基板110包括複數個金屬化層112(1)-112(3)，該複數個金屬化層112(1)-112(3)包括金屬互連114(1)-114(3)（例如，金屬跡線、金屬線）。金屬互連114(1)-114(3)彼此互連以提供到晶粒108的信號路由，以及外部互連106到晶粒108之間的信號路由。金屬化層112(1)-112(3)中的每一者包括絕緣層116(1)-116(3)，以絕緣金屬互連114(1)-114(3)。封裝基板110包括第一阻焊層118和第二阻焊層120。外部互連106被形成在耦合至底部金屬化層112(3)中的金屬互連114(3)的第一阻焊層118中的開口中。
在此實例中，上部金屬化層112(1)是ETS金屬化層，其中金屬互連114(1)被形成為絕緣層116(1)中的嵌入式金屬跡線。因此，金屬互連114(1)亦稱為嵌入式金屬跡線114(1)。ETS金屬化層112(1)促進提供具有減小的線/間距比（L/S）的更高密度的凸塊/焊點以用於將晶粒108電耦合到封裝基板110以進行信號路由。凸起的金屬互連122（例如，互連焊料/金屬凸塊）被形成為與嵌入在ETS金屬化層112(1)中的嵌入式金屬跡線114(1)接觸。佈置在晶粒108的主動表面126上的晶粒互連124（例如，凸起的互連凸塊）被耦合到作為嵌入式金屬跡線114(1)的金屬互連114(1)，以在晶粒108和封裝基板110之間提供電耦合。
為了進一步圖示耦合到下方的金屬互連的ETS金屬化層中的嵌入式金屬跡線（諸如圖1中的ETS金屬化層112(1)中的嵌入式金屬跡線114(1)），圖2A和圖2B被提供。圖2A是封裝基板200的一部分的側視圖，其包括被配置成耦合到晶粒（未圖示）的ETS金屬化層202。因此，ETS金屬化層202可以被認為是「晶粒側」ETS金屬化層。ETS金屬化層202包括嵌入到絕緣層206中的嵌入式金屬跡線204(1)-204(4)，該絕緣層206是由介電材料製成的層。在絕緣層206中嵌入嵌入式金屬跡線204(1)-204（4）在ETS金屬化層202中形成第一金屬層208。由於製造製程期間的蝕刻，嵌入式金屬跡線204(1)-204(4)從絕緣層206的頂表面210凹陷。阻焊層212被佈置在絕緣層206的頂表面210上以絕緣和保護嵌入式金屬跡線204(1)-204(4)的未被連接的部分。開口214被形成在阻焊層212中以暴露嵌入式金屬跡線204(3)、204(4)，以便作為IC封裝的一部分進行連接。
繼續參考圖2A，封裝基板200亦包括在垂直方向（Z軸方向）上佈置在ETS金屬化層202下方的第二金屬化層216。第二金屬化層216包括第二金屬層218，其包括形成在ETS金屬化層202的絕緣層206的底部表面222上的第二金屬互連220。第二金屬互連220經由垂直互連通路（通孔）224（例如，金屬柱、金屬跡線或其他金屬互連）被耦合到嵌入式金屬跡線204(1)，該垂直互連通路（通孔）224在第二金屬互連220和嵌入式金屬跡線204(1)之間在垂直方向（Z軸方向）上延伸。信號可以在封裝基板200中在嵌入式金屬跡線204(1)和第二金屬互連220之間路由。在此實例中，第二金屬化層216是封裝基板200的外部金屬化層，其被配置成促進外部互連（例如，焊料凸塊、球柵陣列（BGA）互連）的形成，以提供到封裝基板200及其IC封裝的外部介面。就此而言，開口226被形成以暴露第二金屬互連220的底部表面228，從而可以在開口226中形成外部互連，並在外部互連和第二金屬互連220之間形成焊點。如圖2A所示，由於封裝基板200的製造中的蝕刻，在第二金屬互連220的底部表面228中形成凹窩230。
在圖2A中的示例性封裝基板200中，凹窩230離底部表面228的深度D 1不足以導致在將第二金屬互連220耦合到外部互連的焊點中存在空隙的風險，此種空隙可能危及第二金屬互連220和外部互連之間的連接的完整性。此情形是因為第二金屬互連220在垂直方向（Z軸方向）上的高度H 1（亦即，厚度）不夠小以至於在製造期間的蝕刻將形成具有較大深度D 1的會導致存在焊點空隙的風險的凹窩230。第二金屬互連220的高度H 1基於ETS金屬化層202的第一金屬層208在垂直方向（Z軸方向）上的高度H 2（亦即，厚度）。此舉是為了減少或減輕ETS金屬化層202中的第一金屬層208和第二金屬化層216中的第二金屬互連220之間的金屬密度失配。在此實例中，因為ETS金屬化層202是耦合到晶粒的晶粒側金屬化層，所以嵌入式金屬跡線204(1)-204(4)的面積可以小於第二金屬化層216中的第二金屬互連220的面積，此情形是由於ETS金屬化層202中的金屬由金屬跡線而不是例如金屬焊盤或接地平面來主導。此種金屬密度失配可導致ETS金屬化層202和第二金屬化層216之間的熱膨脹係數（CTE）失配，該CTE失配可導致封裝基板200的翹曲增加。為了減少或避免ETS金屬化層202和第二金屬化層216之間的此種金屬密度失配，第二金屬化層216的第二金屬層218的高度H 1比ETS金屬化層202的第一金屬層208的高度H 2小。第二金屬化層216的第二金屬層218的高度H 1的減小降低了第二金屬化層216中的金屬密度（體積），以試圖平衡第二金屬化層216和ETS金屬化層202之間的金屬密度。例如，第一金屬層208的高度H 2可以是十八（18）微米（µm），而第二金屬層218的高度H 1可以是十五（15）µm。
當期望進一步降低ETS金屬化層202中的嵌入式金屬跡線204(1)-204(4)的L/S比以支援與晶粒的更高密度互連時，可能需要減小ETS金屬化層202的第一金屬層208的高度H 2（亦即，厚度）。此情形是由於在ETS金屬化層202的製造期間的圖案化製程的限制。此舉在圖2B中的示例性封裝基板240的側視圖中圖示，該封裝基板240類似於圖2A中的封裝基板200。如圖2B所示，封裝基板240包括ETS金屬化層242，ETS金屬化層242包括嵌入到絕緣層246中的嵌入式金屬跡線244(1)-244(4)，該絕緣層246是由介電材料製成的層。在絕緣層246中嵌入嵌入式金屬跡線244(1)-244（4）在ETS金屬化層242(1)中形成第一金屬層248。阻焊層252被佈置在絕緣層246上以絕緣和保護嵌入式金屬跡線204(1)-204(4)的未被連接的部分。封裝基板240亦包括在垂直方向（Z軸方向）上佈置在ETS金屬化層242下方的第二金屬化層256。第二金屬化層256包括第二金屬層258，其包括形成在ETS金屬化層202的絕緣層206的底部表面262上的第二金屬互連260。第二金屬互連220經由垂直互連通路（通孔）264（例如，金屬柱、金屬跡線或其他金屬互連）被耦合到嵌入式金屬跡線204(1)，該垂直互連通路（通孔）264在第二金屬互連220和嵌入式金屬跡線244(1)之間在垂直方向（Z軸方向）上延伸。
如圖2B所示，第二金屬互連260的高度H 3（亦即，厚度）基於ETS金屬化層242的第一金屬層248在垂直方向（Z軸方向）上的高度H 4（亦即，厚度）。為了減少或避免ETS金屬化層242和第二金屬化層256之間的此種金屬密度失配，第二金屬化層256的第二金屬層258的高度H 3比ETS金屬化層242的第一金屬層248的高度H 4小。第二金屬化層256的第二金屬層258的高度H 3的減小降低了第二金屬化層256中的金屬密度（體積），以試圖平衡第二金屬化層256和ETS金屬化層242之間的金屬密度。例如，第一金屬層248的高度H 4可以是十二（12）微米（µm），而第二金屬層218的高度H 3可以是十（10）µm。
如圖2B所示，由於封裝基板240的製造中的蝕刻，在第二金屬互連260的底部表面268中形成凹窩270。然而，在此種情況下，凹窩270離第二金屬化層256的底部表面268的深度D 2足以導致在將第二金屬互連260耦合到外部互連的焊點中存在空隙的風險，此種空隙可能危及第二金屬互連260和外部互連之間的連接的完整性。此情形是因為第二金屬互連260在垂直方向（Z軸方向）上的高度H 3（亦即，厚度）被減少以使得第二金屬互連260的厚度更薄。在封裝基板200的製造中發生的並且導致第二金屬互連260的底部表面268被蝕刻的金屬蝕刻提供了具有離第二金屬互連260的底部表面268的較大深度D 2的凹窩270。此舉增加了與第二金屬互連260接觸形成的焊點中存在空隙的風險。若第二金屬互連260的高度H 3（亦即，厚度）被增加以減小凹窩270的深度D 2，則此舉會增加第二金屬化層256和ETS金屬化層242之間的任何金屬密度失配，除非ETS金屬化層242中的第一金屬層248的高度H 4（亦即，厚度）亦增加。此情形也許是不可能的，但仍然可以實現ETS金屬化層242中的嵌入式金屬跡線244(1)-244(4)的期望L/S。
就此而言，期望能夠減小封裝基板中的ETS金屬化層（諸如晶粒側ETS金屬化層）中的金屬層的厚度，同時避免不適當地減小其他金屬化層（包括外部金屬化層）中的金屬層的厚度以減少或避免金屬密度失配的需要。如上文在圖2B中的示例性封裝基板240中論述的，減小外部金屬化層中的厚度可能會導致與外部金屬化層中的金屬互連接觸地形成的焊點中存在空隙的風險，該等金屬互連與外部互連（例如，BGA互連）耦合。
就此而言，圖3A和圖3B是包括封裝基板302的示例性IC封裝300的側視圖，該封裝基板302採用具有附加第二金屬互連306的第二金屬層304（本文稱為「補充金屬層304」（例如，銅層））以減少或避免ETS金屬化層308和第三外部金屬化層310之間的金屬密度失配。在此實例中，補充金屬層304在封裝基板302的外部，並且被形成為毗鄰於ETS金屬化層308並與ETS金屬化層308接觸。在此實例中，如圖3A所示，ETS金屬化層308是毗鄰於IC封裝300中的耦合晶粒312佈置的晶粒側金屬化層。此外，在此實例中，第三金屬化層310是外部互連側金屬化層，其促進形成耦合到第三外部金屬化層310中的第二金屬互連316(1)、316(2)的外部互連314（例如，焊料凸塊、金屬柱、BGA互連）。如下文更詳細的論述和圖3A中所示的，補充金屬層304中的附加金屬互連306(1)-306(3)在垂直方向（Z軸方向）上被耦合到嵌入在晶粒側ETS金屬化層308的絕緣層320中的相應嵌入式金屬跡線318(1)-318(3)以在封裝基板302中形成厚度/密度增加的晶粒側金屬互連322(1)-322(3)。此舉可以減少或避免減小第三外部金屬化層310的第三金屬層323的高度H 5（亦即，厚度）以避免或減少封裝基板302中的晶粒側ETS金屬化層308和第三外部金屬化層310之間的金屬密度失配的需要。例如，減小第三外部金屬化層310中的第三金屬層323的高度H 5（亦即，厚度）可導致第三金屬層323中的第二金屬互連316(1)、316(2)中的凹窩深度增加，從而增加將第二金屬互連316(1)、316(2)耦合到外部互連314的焊點中存在空隙的風險。
參考圖3A和圖3B，嵌入在ETS金屬化層308的絕緣層320中的嵌入式金屬跡線318(1)-318(3)在絕緣層320內形成金屬層324。金屬層324的高度H 6（亦即，厚度）控制嵌入式金屬跡線318(1)-318(3)的最大高度。因此，ETS金屬化層308的金屬層324的高度H 6影響嵌入式金屬跡線318(1)-318(3)的金屬密度。在此實例中，ETS金屬化層308的金屬層324的高度H 6小於第三外部金屬化層310的第三金屬層323的高度H 5。此舉可以允許嵌入在ETS金屬化層308中的絕緣層320中的所形成的嵌入式金屬跡線318(1)-318(3)的更緊密（更小）的L/S以支援到封裝基板302的更高連接密度。然而，此舉亦導致ETS金屬化層308的金屬密度小於第三外部金屬化層310的金屬密度。因此，代替增加第三外部金屬化層310的第三金屬層323的高度H 5以補償此種金屬密度失衡，補充金屬層304在垂直方向（Z軸方向）上被提供並佈置在ETS金屬化層308上，其中補充金屬層304的附加金屬互連306耦合到相應的嵌入式金屬跡線318(1)-318(3)。例如，補充金屬層304的附加金屬互連306可在垂直方向（Z軸方向）上直接耦合到ETS金屬化層308的相應嵌入式金屬跡線318(1)-318(3)。耦合到相應嵌入式金屬跡線318(1)-318(3)的補充金屬層304的附加金屬互連306的組合形成金屬密度增加的晶粒側金屬互連322(1)-322(3)，以避免或減少ETS金屬化層308和第三外部金屬化層310之間的金屬密度失衡以及CTE失衡，從而減少或避免封裝基板302的翹曲。
參考圖3A，IC封裝300包括晶粒312。如圖3B所示，晶粒312經由晶粒互連326（例如，凸起的互連凸塊）耦合到封裝基板302。更具體地，從晶粒312的主動側328延伸的晶粒互連326耦合到嵌入在ETS金屬化層308的絕緣層320中的其他嵌入式金屬跡線330。被指定為向IC封裝300提供外部信號介面的選擇晶粒互連326可以經由ETS金屬化層308耦合到第三外部金屬化層310中的第二金屬互連316(1)、316(2)以在晶粒312和外部互連314之間提供信號路由路徑。在此實例中，如圖3A所示，補充金屬層304在垂直方向（Z軸方向）上佈置在晶粒312和封裝基板302之間的垂直區域的內部和外部。補充金屬層304的附加金屬互連306(1)、306(2)在垂直方向（Z軸方向）上佈置在晶粒312和封裝基板302之間的垂直區域外部。此情形可能是因為耦合到附加金屬互連306(1)、306(2)的嵌入式金屬跡線318(1)和318(2)用於提供不直接耦合到晶粒312的連接，諸如用於接地平面。補充金屬層304的附加金屬互連306(3)在垂直方向（Z軸方向）上佈置在晶粒312和封裝基板302之間的垂直區域內部。此情形可能是因為耦合到附加金屬互連306(3)的嵌入式金屬跡線318(3)用於經由晶粒互連326來提供到晶粒312的連接。
參考圖3A和圖3B，在此實例中，阻焊層332毗鄰於ETS金屬化層308的絕緣層320的第一外表面334佈置。補充金屬層304亦毗鄰於ETS金屬化層308的絕緣層320的第一外表面334佈置。阻焊層332被佈置在補充金屬層304中的附加金屬互連306(1)-306(3)上。因此，可以認為補充金屬層304被佈置在阻焊層332中。在此實例中，附加金屬互連306(1)-306(3)不被包含在或被嵌入在ETS金屬化層308的絕緣層320中。
如以上所論述的，ETS金屬化層308的金屬層324（或其嵌入式金屬跡線318(1)-318(3)）的高度H 6小於第三外部金屬化層310的第三金屬層323（或其第二金屬互連316(1)-316(3)）的高度H 5。附加金屬互連306(1)-306(3)到相應嵌入式金屬跡線318(1)-318(3)的耦合避免或減少了ETS金屬化層308和第三外部金屬化層310之間的金屬密度失衡。例如，ETS金屬化層308的金屬層324在垂直方向（Z軸方向）上的高度H 6可以在八（8）至十四（14）微米（µm）之間。作為另一實例，第三外部金屬化層310中的第三金屬層323的高度H 5可以在十（10）至二十（20）µm之間。作為另一實例，如圖3B所示，補充金屬層304（或其附加金屬互連306(1)-306(3)）在垂直方向（Z軸方向）上的高度H 7可以在一(1)至五(5)µm之間。因此，作為實例，ETS金屬化層308的金屬層324的高度H 6與補充金屬層304的高度H 7之比可以為至少8/5。作為另一實例，ETS金屬化層308的金屬層324的高度H 6與第三外部金屬化層310中的第三金屬層323的高度H 5之比可以為至少8/20。
因此，在該等實例中，耦合到嵌入式金屬跡線318(1)-318(3)的附加金屬互連306(1)-306(3)將嵌入式金屬跡線318(1)-318(3)的有效高度提高到高度H 6和高度H 7的組合（例如，20 µm），以提供金屬密度增加的有效晶粒側金屬互連322(1)-322(3)。對於ETS金屬化層308的金屬層324中的嵌入式金屬跡線318(1)-318(3)的為7/9的L/S的實例，ETS金屬化層308中的金屬層324的高度H 6可以是十四(14)µm，第三外部金屬化層310中的第三金屬層323的高度H 5可以是十五(15)µm，並且補充金屬層304的高度H 7可以是四(4)µm。對於ETS金屬化層308的金屬層324中的嵌入式金屬跡線318(1)-318(3)的為6/8的L/S的實例，ETS金屬化層308中的金屬層324的高度H 6可以是十二(12)µm，第三外部金屬化層310中的第三金屬層323的高度H 5可以是十五(15)µm，並且補充金屬層304的高度H 7可以是四(4)µm。
注意，由於在圖3A和圖3B中的封裝基板302中的ETS金屬化層308的製造中對補充金屬層304進行金屬蝕刻以形成附加金屬互連306(1)-306(3)，嵌入式金屬跡線318(1)-318(2)的端部可凹陷在絕緣層320的外頂表面334下方。如下文製造製程中更詳細論述的，在嵌入式金屬跡線318(1)-318(3)中形成的該等凹陷是使用嵌入式金屬跡線318(1)-318(3)作為用於蝕刻補充金屬層504以留下諸部分以形成附加金屬互連306(1)-306(3)的對準機制的結果。ETS金屬化層中的其他嵌入式金屬跡線518(2)、518(3)亦具有如同嵌入式金屬跡線518(1)一般形成凹陷的內部和外部金屬部分。
如圖3C所示，絕緣層320的第一外表面334在水平方向（X軸和Y軸方向）上佈置在第一水平面P 1中。嵌入式金屬跡線318(1)具有內部金屬部分336(1)，該內部金屬部分具有在垂直方向（Z軸方向）上延伸至第一水平面P 1的頂部外表面338，該頂部外表面338可以與絕緣層320的外部頂表面334共面。嵌入式金屬跡線318(1)的內部金屬部分336(1)具有距嵌入式金屬軌跡318(1)的底部表面338的高度H 6。嵌入式金屬跡線318(1)的底部表面338在水平方向（X軸和Y軸方向）上佈置在第二水平面P 2中。嵌入式金屬跡線318(1)亦具有圍繞內部金屬部分336(1)的外部金屬部分336(2)。嵌入式金屬跡線318(1)的外部金屬部分336(2)具有頂部外表面340，該頂部外表面340在垂直方向（Z軸方向）上不延伸至第一水平面P 1，而是在垂直方向（Z軸方向）上延伸至在第一水平面P 1下方的第三水平面P 3。嵌入式金屬跡線318(1)的外部金屬部分336(2)亦與佈置在第二水平面P 2中的內部金屬部分336(1)共享相同的底部表面338。嵌入式金屬跡線318(1)的外部金屬部分336(2)具有從底部表面338到其頂部外表面340的高度H 8，該高度H 8小於嵌入式金屬跡線318(1)的內部金屬部分336(1)的高度H 6。以此方式,在嵌入式金屬跡線318(1)的內部金屬部分336(1)和外部金屬部分336(2)的交點之間形成凹陷342。凹陷342在水平方向（X軸及/或Y軸方向）上具有寬度W 1，其例如可以為十（10）µm。
圖4是圖3A-圖3C中的封裝基板302中的補充金屬層304佈置在晶粒側ETS金屬化層308上的俯視圖。圖4圖示佈置在晶粒側ETS金屬化層308中的嵌入式金屬跡線318之上和上方的附加金屬互連306。在圖4中，晶粒側ETS金屬化層308在垂直方向（Z軸方向）上佈置在補充金屬層304下方。圖4亦圖示附加金屬互連306和嵌入式金屬跡線318的外部金屬部分336(2)之間的偏移和凹陷342。
在其他類型的IC封裝中，亦可以提供一種包括採用補充金屬層的封裝基板的IC封裝，該補充金屬層具有耦合到晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，以避免或減少金屬密度失配。例如，圖5是可包括補充金屬層的堆疊式晶粒IC封裝500的側視圖，該補充金屬層具有耦合到晶粒側ETS金屬化層508中的嵌入式金屬跡線的附加金屬互連以避免或減少晶粒側ETS金屬化層508與支援外部互連514的第三外部金屬化層510之間的金屬密度失配。
參考圖5，堆疊式晶粒IC封裝500包括在相應的晶粒封裝550(1)、550(2)中所包括的在垂直方向（Z軸方向）上相互堆疊的多個晶粒512(1)、512(2)。堆疊式晶粒IC封裝500的第一晶粒封裝550(1)包括耦合到封裝基板502的晶粒512(1)。在此實例中，封裝基板502包括佈置在芯基板509上的第一上部ETS金屬化層508(1)。芯基板509被佈置在底部第三外部金屬化層510上。ETS金屬化層508提供用於到第一晶粒512(1)的信號路由的電介面。第一晶粒512(1)耦合到晶粒互連526（例如，凸起的金屬凸塊），該等晶粒互連526電耦合到ETS金屬化層508中的嵌入式金屬跡線518(1)。ETS金屬化層508中的嵌入式金屬跡線518耦合到芯基板509中的金屬互連519，其耦合到第三外部金屬化層510中的金屬互連516。以此方式，封裝基板502在其金屬化層508、510與芯基板509之間提供互連，以提供到第一晶粒512(1)的信號路由。外部互連514（例如，球柵陣列（BGA）互連）耦合到第三外部金屬化層510中的金屬互連516，以經由封裝基板502提供經由晶粒互連526到第一晶粒512(1)的互連。在此實例中，第一晶粒512(1)的第一主動側552(1)毗鄰並耦合到封裝基板502，更具體地耦合到封裝基板502的ETS金屬化層508。
在圖5中的示例性堆疊式晶粒IC封裝500中，第二晶粒封裝550(2)被提供並耦合到第一晶粒封裝550(1)以支援多個晶粒。例如，第一晶粒封裝550(1)中的第一晶粒512(1)可以包括應用處理器，並且第二晶粒512(2)可以是記憶體晶粒，諸如為應用處理器提供記憶體支援的動態隨機存取記憶體（DRAM）晶粒。就此而言，在此實例中，第一晶粒封裝550(1)亦包括仲介體基板554，該仲介體基板554與第一晶粒512(1)的第二非主動側552(2)毗鄰地佈置在包封第一晶粒512(1)的封裝模塑件556上。仲介體基板554亦包括一或多個金屬化層558，該一或多個金屬化層558各自包括外部金屬互連560以提供到第二晶粒封裝550(2)中的第二晶粒512(2)的互連。第二晶粒封裝550(2)藉由經由外部金屬互連560（例如，焊料凸塊、BGA互連）耦合到仲介體基板554而實體和電耦合到第一晶粒封裝550(1)。外部互連562耦合到仲介體基板554中的外部金屬互連560。
為了提供用於將信號從第二晶粒512(2)經由外部互連562和仲介體基板554路由到第一晶粒512(1)的互連，垂直互連564（例如，金屬樁、金屬柱、金屬垂直互連通路（通孔）（諸如穿模通孔（TMV））被佈置在第一晶粒封裝550(1)的封裝模塑件556中。在此實例中，垂直互連564在垂直方向（Z軸方向）上從仲介體基板554的第一底部表面566延伸到封裝基板502的第一頂表面568。垂直互連564耦合到仲介體基板554中與仲介體基板554的底部表面566毗鄰的外部金屬互連560。垂直互連564亦耦合到封裝基板502中與封裝基板502的第一頂表面568毗鄰的ETS金屬化層508中的嵌入式金屬跡線518。以此方式，垂直互連564為仲介體基板554與封裝基板502之間的互連（諸如輸入/輸出（I/O）連接）提供橋接。此舉經由封裝基板502提供了第二晶粒封裝550(2)中的第二晶粒512(2)和第一晶粒封裝550(1)中的第一晶粒512(1)之間以及至外部互連514的信號路由路徑。
第二補充金屬層亦可被提供在圖5中的堆疊式晶粒IC封裝500中並毗鄰於封裝基板502的ETS金屬化層508佈置在ETS金屬化層508和第一晶粒512(1)之間。補充金屬層可以包括附加金屬互連，每個附加金屬互連耦合到ETS金屬化層508中的嵌入式金屬跡線518以在增加ETS金屬化層508的金屬密度的同時提供連接性。例如，晶粒互連526可耦合到附加金屬互連進而耦合到補充金屬層以將第一晶粒512(1)耦合到封裝基板502的ETS金屬化層508。作為另一實例，垂直互連564可耦合到附加金屬互連進而耦合到補充金屬層，以經由仲介體基板554將第二晶粒封裝550(2)中的第二晶粒512(2)耦合到封裝基板502的ETS金屬化層508。
就此而言，圖6A和圖6B是圖5中的堆疊式晶粒IC封裝500的側視圖，其圖示封裝基板502，該封裝基板502採用具有附加金屬互連506的補充金屬層504（例如，銅層）以減少或避免ETS金屬化層508和第三外部金屬化層510之間的金屬密度失配。在此實例中，第二補充金屬層504在封裝基板502的外部，並且被形成為毗鄰於ETS金屬化層508並與ETS金屬化層508相接觸。在此實例中，如圖6A所示，ETS金屬化層508是毗鄰於IC封裝500中的經耦合的第一晶粒512(1)佈置的晶粒側金屬化層。此外，在此實例中，第三外部金屬化層510是外部互連側金屬化層，其促進形成耦合到第三外部金屬化層510中的第二金屬互連516(1)、516(2)的外部互連514（例如，焊料凸塊、金屬柱、BGA互連）。如下文更詳細的論述和圖6A中所示，補充金屬層504中的附加金屬互連506(1)-506(3)在垂直方向（Z軸方向）上被耦合到嵌入在晶粒側ETS金屬化層508的絕緣層520中的嵌入式金屬跡線518(1)-518(3)以在封裝基板502中形成厚度/密度增加的晶粒側金屬互連522(1)-522(3)。此舉可以減少或避免減小第三外部金屬化層510的第三金屬層523的高度H 9（亦即，厚度）的需要，以避免或減少封裝基板502中的晶粒側ETS金屬化層508和第三外部金屬化層510之間的金屬密度失配。例如，減小第三外部金屬化層510中的第三金屬層的高度H 9（亦即，厚度）可導致第三金屬層523中的第二金屬互連516(1)、516(2)中的凹窩深度增加，從而增加將第二金屬互連516(1)、516(2)耦合到外部互連514的焊點中存在空隙的風險。
參考圖6A和圖6B，嵌入在ETS金屬化層508的絕緣層520中的嵌入式金屬跡線518(1)-518(3)在絕緣層520內形成金屬層524。金屬層524的高度H 10（亦即，厚度）控制嵌入式金屬跡線518(1)-518(3)的最大高度。因此，ETS金屬化層508的金屬層524的高度H 10影響嵌入式金屬跡線518(1)-518(3)的金屬密度。在此實例中，ETS金屬化層508的金屬層524的高度H 10小於第三外部金屬化層510的第三金屬層523的高度H 9。此舉可以允許嵌入在ETS金屬化層508中的絕緣層520中的所形成的嵌入式金屬跡線518(1)-518(3)的更緊密（更小）的L/S以支援到封裝基板502的更高連接密度。然而，此舉亦導致ETS金屬化層508的金屬密度小於第三外部金屬化層510的金屬密度。因此，代替增加第三外部金屬化層510的第三金屬層523的高度H 9以補償此種金屬密度失衡，補充金屬層504在垂直方向（Z軸方向）上被提供並佈置在ETS金屬化層308上，其中補充金屬層504的附加金屬互連506耦合到相應的嵌入式金屬跡線518(1)-518(3)。例如，補充金屬層504的附加金屬互連506可在垂直方向（Z軸方向）上直接耦合到ETS金屬化層508的相應嵌入式金屬跡線518(1)-518(3)。耦合到相應嵌入式金屬跡線518(1)-518(3)的補充金屬層504的附加金屬互連506的組合形成金屬密度增加的晶粒側金屬互連522(1)-522(3)，以避免或減少ETS金屬化層508和第三外部金屬化層510之間的金屬密度失衡以及CTE失衡，從而減少或避免封裝基板502的翹曲。
參考圖6A，堆疊式晶粒IC封裝500包括第一晶粒512(1)。如圖6B所示，第一晶粒512(1)經由晶粒互連526（例如，凸起的互連凸塊）耦合到封裝基板502。更具體地，從第一晶粒512(1)的主動側528延伸的晶粒互連526耦合到嵌入在ETS金屬化層508的絕緣層520中的其他嵌入式金屬跡線530。被指定為向堆疊式晶粒IC封裝500提供外部信號介面的選擇晶粒互連526可以經由ETS金屬化層508耦合到第三外部金屬化層510中的第二金屬互連516(1)、516(2)以在第一晶粒512(1)和外部互連514之間提供信號路由路徑。在此實例中，如圖6A所示，補充金屬層504在垂直方向（Z軸方向）上佈置在第一晶粒512(1)和封裝基板502之間的垂直區域的內部和外部。補充金屬層504的附加金屬互連506(1)、506(2)在垂直方向（Z軸方向）上佈置在第一晶粒512(1)和封裝基板502之間的垂直區域外部。此情形可能是因為耦合到附加金屬互連506(1)、506(2)的嵌入式金屬跡線518(1)和518(2)用於提供不直接耦合到第一晶粒512(1)的連接，諸如用於接地平面。補充金屬層504的附加金屬互連506(3)在垂直方向（Z軸方向）上佈置在第一晶粒512(1)和封裝基板502之間的垂直區域內部。此情形可能是因為耦合到附加金屬互連506(3)的嵌入式金屬跡線518(3)用於經由晶粒互連526提供到第一晶粒512(1)的連接。
參考圖6A和圖6B，在此實例中，阻焊層532毗鄰於ETS金屬化層508的絕緣層520的第一外表面534佈置。補充金屬層504亦毗鄰於ETS金屬化層508的絕緣層520的第一外表面534佈置。阻焊層532被佈置在補充金屬層504中的附加金屬互連506(1)-506(3)上。因此，可以認為補充金屬層504被佈置在阻焊層532中。在此實例中，附加金屬互連506(1)-506(3)不被包含在或被嵌入在ETS金屬化層508的絕緣層520中。
如以上所論述的，ETS金屬化層508的金屬層524（或其嵌入式金屬跡線518(1)-518(3)）的高度H 10小於第三外部金屬化層510的第三金屬層523（或其第二金屬互連516(1)-516(3)）的高度H 9。附加金屬互連506(1)-506(3)到相應嵌入式金屬跡線518(1)-518(3)的耦合避免或減少了ETS金屬化層508和第三外部金屬化層510之間的金屬密度失衡。例如，ETS金屬化層508的金屬層524在垂直方向（Z軸方向）上的高度H 10可以在八（8）至十四（14）µm之間。作為另一實例，第三外部金屬化層510中的第三金屬層523的高度H 9可以在十（10）至二十（20）µm之間。作為另一實例，如圖5B所示，補充金屬層504（或其附加金屬互連506(1)-506(3)）在垂直方向（Z軸方向）上的高度H 11可以在一(1)至五(5)µm之間。因此，作為實例，ETS金屬化層508的金屬層524的高度H 10與補充金屬層504的高度H 11之比可以為至少8/5。作為另一實例，ETS金屬化層508的金屬層524的高度H 10與第三外部金屬化層510中的第三金屬層523的高度H 9之比可以為至少8/20。
因此，在該等實例中，耦合到嵌入式金屬跡線518(1)-518(3)的附加金屬互連506(1)-506(3)將嵌入式金屬跡線518(1)-518(3)的有效高度提高到高度H 10和高度H 11的組合（例如，20 µm），以提供金屬密度增加的有效晶粒側金屬互連522(1)-522(3)。對於ETS金屬化層508的金屬層524中的嵌入式金屬跡線518(1)-518(3)的為7/9的L/S的實例，ETS金屬化層508中的金屬層524的高度H 10可以是十四(14)µm，第三外部金屬化層510中的第三金屬層523的高度H 9可以是十五(15)µm，並且補充金屬層504的高度H 7可以是四(4)µm。對於ETS金屬化層508的金屬層524中的嵌入式金屬跡線518(1)-518(3)的為6/8的L/S的實例，ETS金屬化層508中的金屬層524的高度H 10可以是十二(12)µm，第三外部金屬化層510中的第三金屬層523的高度H 9可以是十五(15)µm，並且補充金屬層504的高度H 11可以是四(4)µm。
使用圖6B中的嵌入式金屬跡線518(1)作為實例，注意到由於在封裝基板502中的ETS金屬化層508的製造中對補充金屬層504進行了金屬蝕刻以形成附加金屬互連506(1)，嵌入式金屬跡線518(1)的外部金屬部分536(1)可以凹陷在絕緣層520的第一外表面534下方。嵌入式金屬跡線518(1)的內部金屬部分536(2)延伸到與絕緣層520的第一外表面534相同的平面。此舉在嵌入式金屬跡線518(1)中提供了凹陷542，就像上文論述的圖3B和圖3C中的ETS金屬化層508中的嵌入式金屬跡線318(1)-318(3)一般。在嵌入式金屬跡線518(1)中形成的凹陷542是使用嵌入式金屬跡線518(1)作為用於蝕刻補充金屬層504以留下諸部分以形成附加金屬互連506(1)的對準機制的結果。ETS金屬化層508中的其他嵌入式金屬跡線518(2)、518(3)亦具有像嵌入式金屬跡線518(1)一般形成凹陷的內部和外部金屬部分，其中附加金屬互連506(2)、506(3)是經由在嵌入式金屬跡線518(2)、518(3)上形成的開口中蝕刻補充金屬層504而形成的。
注意，上文描述的關於圖3A-圖3C中的ETS金屬化層308中的嵌入式金屬跡線318(1)-318(3)的其他細節亦適用於圖6A和圖6B中的ETS金屬化層508中的嵌入式金屬跡線518(1)-518(3)。
可以採用製造製程來製造封裝基板及其ETS金屬化層，該等ETS金屬化層具有耦合到金屬互連的嵌入式金屬跡線以降低信號路徑的阻抗，分別包括但不限於圖3-圖6B中的封裝基板302和502。就此而言，圖7是圖示製造具有補充金屬層的ETS金屬化層的示例性製造製程700的流程圖，該補充金屬層可以作為晶粒側ETS金屬化結構被包括在IC封裝的封裝基板中，其中附加金屬互連被形成在補充金屬層中並耦合到ETS金屬化層中的嵌入式金屬跡線以增加嵌入式金屬跡線的金屬密度，包括但不限於圖3A-圖6B中的封裝基板302、502。關於圖3A-圖3C和圖6A-圖6B中的IC封裝300、500來論述圖7中的製造製程700。
就此而言，參考圖7，製造製程700中的步驟包括形成封裝基板302、502（圖7中的方塊702）。形成封裝基板302、502可包括形成第一ETS金屬化層308、508（圖7中的方塊704）。第一金屬化層308、508是ETS金屬化層。形成第一金屬化層308、508包括形成介電材料的第一絕緣層320、520（圖7中的方塊706），並且隨後將第一金屬跡線318(1)-318(3)、518(1)-518(3)嵌入在第一絕緣層320、520中，從而在第一絕緣層320、520中形成第一金屬層324、524（圖7中的方塊708）。製造製程700的下一步驟包括在毗鄰於第一金屬化層308、508的作為補充金屬層304、504的第二補充金屬層304、504中形成一或多個第二附加金屬互連306(1)-306(3)、506(1)-506(3)（圖7中的方塊710）。製造製程700的下一步驟包括將第二補充金屬層304、504中的一或多個第二附加金屬互連306(1)-306(3)、506(1)-506(3)中的每一者耦合到第一金屬化層308、508的第一金屬層324、524中的一或多個第一金屬跡線318(1)-318(3)、518(1)-518(3)中的一第一金屬跡線318(1)-318(3)、518(1)-518(3)（圖7中的方塊712）。
亦可以採用其他製造製程來製造具有補充金屬層的ETS金屬化層，該補充金屬層可以作為晶粒側ETS金屬化結構被包括在IC封裝的封裝基板中，其中附加金屬互連被形成在補充金屬層中並耦合到ETS金屬化層中的嵌入式金屬跡線以增加嵌入式金屬跡線的金屬密度，包括但不限於圖3A-圖6B中的封裝基板302、502。就此而言，圖8A-圖8E是圖示製造具有補充金屬層的ETS金屬化層的另一示例性製造製程800的流程圖，該補充金屬層可以作為晶粒側ETS金屬化結構被包括在IC封裝的封裝基板中，其中附加金屬互連被形成在補充金屬層中並耦合到ETS金屬化層中的嵌入式金屬跡線以增加嵌入式金屬跡線的金屬密度，包括但不限於圖3A-圖6B中的封裝基板302、502。圖9A-圖9I是根據圖8A-圖8E中的製造製程800的製造具有作為封裝基板的一部分的補充金屬層的ETS金屬化層期間的示例性製造階段900A-900I。圖9A-圖9I中的製造階段900A-900I中所示的製造製程800參考圖3A-圖3C中的封裝基板302中的具有補充金屬層304的ETS金屬化層308。然而，圖8A-圖8E中的製造製程800以及如圖9A-圖9I中的製造階段900A-900I所示，亦適用於在圖6A-圖6B中的封裝基板502中製造具有補充金屬層504的ETS金屬化層508。
就此而言，如圖9A中的製造階段900A所示，製造製程800中的第一示例性步驟是準備製造ETS金屬化層308。形成ETS金屬化層308的第一步驟涉及在載體910上形成原始金屬層902、904、906、908，其將被處理以形成ETS金屬化層308和補充金屬層（圖8A中的方塊802）。例如，金屬層902、904、906、908可以是銅層。金屬層904、906被佈置在載體910的相對側912(1)、912(2)上。金屬層904、906可形成在其上形成金屬層902、908（例如，金屬箔，諸如銅箔）的晶種層。如下文所論述的，金屬層902、908將經由製程轉用以形成附加金屬互連306(1)-306(3)作為補充金屬層304的一部分，以增加嵌入在絕緣層320中的金屬跡線318(1)-318(3)的金屬密度。在此實例中，金屬層902將被用於形成晶粒側ETS金屬化層308的補充金屬層304。
如圖9B中的製造階段900B所示，製造製程800中的下一個示例性步驟是形成金屬跡線318(1)、318(3)、330，其將在後續處理步驟中被嵌入到所形成的晶粒側ETS金屬化層308的絕緣層320中（圖8A中的方塊804）。金屬跡線318(1)、318(3)、330經由在金屬層908上佈置另一金屬層324（例如，銅層）並圖案化金屬層324（例如，使用經由遮罩來曝光的光致抗蝕劑層）以在金屬層324中形成開口914來形成，金屬層324的剩餘金屬部分形成金屬跡線318(1)、318(3)、330。如圖9C中的製造階段900C所示，製造製程800中的下一示例性步驟是將金屬層324中形成的金屬跡線318(1)、318(3)、330與介電材料916進行層壓，以形成絕緣層320（圖9B中的方塊806）。此舉將金屬跡線318(1)、318(3)、330嵌入在絕緣層320中以形成ETS金屬化層308。
如圖9D中的製造階段900D所示，製造製程800中的下一示例性步驟是移除載體910和金屬層906以準備要被蝕刻的金屬層908以暴露ETS金屬化層308的嵌入式金屬跡線318(1)、318(3)、330，從而能夠製造互連（圖8B中的方塊808）。作為製造ETS金屬化層308的製造製程的一部分，金屬層906通常將被完全蝕刻掉。然而，在此製造製程800中，金屬層906將僅經由選擇性蝕刻來轉用以形成附加金屬互連306(1)-306(3)以增加ETS金屬化層308的金屬密度。因此，金屬層906將形成補充金屬層304。由於嵌入式金屬跡線318(1)-318(3)已經形成為與金屬層906接觸，當選擇性地蝕刻金屬層906時，金屬層906中未蝕刻且形成附加金屬互連306(1)-306(3)的剩餘金屬材料將已經被耦合到嵌入式金屬跡線318(1)-318(3)。
如圖9E中的製造階段900E所示，製造製程800中的下一個示例性步驟是在金屬層908上佈置（亦即，層壓）遮罩材料的遮罩層918，以準備將被選擇性蝕刻的金屬層908以在補充金屬層304中形成附加金屬互連306(1)-306(3)（圖8C中的方塊810）。例如，遮罩層918可由耐金屬蝕刻製程（諸如化學或機械蝕刻製程）的材料製成。隨後，如圖9F中的製造階段900F所示，製造製程800中的下一個示例性步驟是經由遮罩來暴露遮罩層918以在遮罩層928中形成開口920（圖8D中的方塊812）。開口920形成在金屬層908中的將在後續蝕刻製程中被蝕刻掉的區域上方，其中金屬層908的剩餘金屬部分由遮罩層918保護，從而在金屬層908中形成附加金屬互連306(1)-306(3)作為補充金屬層304。
如圖9G中的製造階段900G所示，製造製程800中的下一個示例性步驟是在遮罩層918中形成的開口920內進行蝕刻，以蝕刻掉由開口920暴露的金屬層908中的金屬材料（圖8D中的方塊814）。在金屬層908的區域上方未移除的遮罩層918保護該等區域不被蝕刻掉，以使得金屬層904被轉用。由遮罩層918保護的金屬層908的區域不會從補充金屬層304的附加金屬互連306(1)-306(3)蝕刻掉。注意，開口920是在如圖9F中的製造階段900F所示的製程步驟中形成的，此舉使得附加金屬互連306(1)-306(3)短於寬度W 1，如先前論述的，寬度W 1為完全在嵌入式金屬跡線318(1)-318(3)上方延伸。此舉在嵌入式金屬跡線318(1)-318(3)中形成凹陷342，如圖9G中的製造階段900G所示。如圖9H中的階段900H中的製造所示，製造製程800中的下一個示例性步驟是在補充金屬層304中的附加金屬互連306(1)-306(3)上方和凹陷342內形成阻焊層332（圖8D中的方塊816）。如圖9I中的階段900I中的製造所示，製造製程800中的下一個示例性步驟是完成（例如，研磨）阻焊層332的上表面922（圖8E中的方塊818）。
採用補充金屬層的IC封裝可以被提供在任何基於處理器的設備中或整合到任何基於處理器的設備中，該補充金屬層具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，包括但不限於圖3A-圖6B和圖9A-圖9I中的封裝基板，根據圖7-圖8E中的示例性製造製程，以及根據圖8-圖9C中的示例性製造製程。不作為限定的實例包括：機上盒、娛樂單元、導航設備、通訊設備、固定位置資料單元、行動位置資料單元、全球定位系統（GPS）設備、行動電話、蜂巢式電話、智慧型電話、通信期啟動協定（SIP）電話、平板設備、平板手機、伺服器、電腦、可攜式電腦、行動計算設備、可穿戴計算設備（例如，智慧手錶、健康或健身追蹤器、眼鏡，等等）、桌上型電腦、個人數位助理（PDA）、監視器、電腦監視器、電視機、調諧器、無線電、衛星無線電、音樂播放機、數位音樂播放機、可攜式音樂播放機、數位視訊播放機、視訊播放機、數位視訊光碟（DVD）播放機、可攜式數位視訊播放機、汽車、交通工具元件、航空電子系統、無人機，以及多旋翼飛行器。
就此而言，圖10圖示了基於處理器的系統1000的實例，該系統1000包括可在包括（諸）晶粒的IC封裝1002中提供的電路。IC封裝1002採用補充金屬層，該補充金屬層具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，包括但不限於圖3A-圖6B和圖9A-圖9I中的封裝基板，根據圖7-圖8E中的示例性製造製程，以及根據本文揭示的任何態樣。在該實例中，基於處理器的系統1000可被形成為IC封裝1002中的IC 1004並被形成為晶片上系統（SoC）1006。基於處理器的系統1000包括中央處理單元（CPU）1008，該CPU 1008包括一或多個處理器1010，該等處理器1010亦可被稱為CPU核或處理器核。CPU 1008可具有被耦合至CPU 1008以用於對臨時儲存的資料進行快速存取的快取記憶體1012。CPU 1008耦合到系統匯流排1014，且可將被包括在基於處理器的系統1000中的主設備和從設備相互耦合。如眾所周知的，CPU 1008經由在系統匯流排1014上交換位址、控制和資料資訊來與該等其他設備通訊。例如，CPU 1008可向作為從設備的實例的記憶體控制器1016傳達匯流排事務請求。儘管在圖10中未圖示，但可提供多個系統匯流排1014，其中每個系統匯流排1014構成不同的織構。
其他主設備和從設備可被連接到系統匯流排1014。如圖10中所圖示的，作為實例，該等設備可包括包含記憶體控制器1016和（諸）記憶體陣列1018的記憶體系統1020、一或多個輸入設備1022、一或多個輸出設備1024、一或多個網路介面設備1026，以及一或多個顯示控制器1028。（諸）記憶體系統1020、一或多個輸入設備1022、一或多個輸出設備1024、一或多個網路介面設備1026，以及一或多個顯示控制器1028中的每一者可被提供在相同或不同的IC封裝1002中。（諸）輸入設備1022可包括任何類型的輸入設備，包括但不限於輸入鍵、開關、語音處理器等。（諸）輸出設備1024可包括任何類型的輸出設備，包括但不限於音訊、視訊、其他視覺指示器等。（諸）網路介面設備1026可以是被配置成允許往來於網路1030的資料交換的任何設備。網路1030可以是任何類型的網路，包括但不限於有線或無線網路、私有或公共網路、區域網路（LAN）、無線區域網路（WLAN）、廣域網路（WAN）、藍芽 ™網路，以及網際網路。（諸）網路介面設備1026可被配置成支援所期望的任何類型的通訊協定。
CPU 1008亦可被配置成經由系統匯流排1014存取（諸）顯示控制器1028以控制發送給一或多個顯示器1032的資訊。（諸）顯示控制器1028經由一或多個視訊處理器1034向（諸）顯示器1032發送要顯示的資訊，視訊處理器1034將要顯示的資訊處理成適於（諸）顯示器1032的格式。作為實例，（諸）顯示控制器1028和（諸）視訊處理器1034可以被包括以作為相同或不同IC封裝1002中，以及包含CPU 1008的相同或不同IC封裝1002中的IC。（諸）顯示器1032可包括任何類型的顯示器，包括但不限於陰極射線管（CRT）、液晶顯示器（LCD）、電漿顯示器、發光二極體（LED）顯示器等。
圖11圖示了包括由一或多個IC 1102形成的射頻（RF）元件的示例性無線通訊設備1100，其中任何IC 1102皆可被包括在包含（諸）晶粒的IC封裝1103中。IC封裝1103採用補充金屬層，該補充金屬層具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，包括但不限於圖3A-圖6B和圖9A-圖9I中的封裝基板，根據圖7-圖8E中的示例性製造製程，以及根據本文揭示的任何態樣。作為實例，無線通訊設備1100可包括或被提供在任何上述設備中。如圖11中所示，無線通訊設備1100包括收發機1104和資料處理器1106。資料處理器1106可包括記憶體以儲存資料和程式碼。收發機1104包括支援雙向通訊的傳輸器1108和接收器1110。一般而言，無線通訊設備1100可包括用於任何數目的通訊系統和頻帶的任何數目的傳輸器1108及/或接收器1110。收發機1104的全部或一部分可被實現在一或多個類比IC、RF IC（RFIC）、混合信號IC等上。
傳輸器1108或接收器1110可使用超外差式架構或直接變頻式架構來實現。在超外差式架構中，信號在RF和基頻之間多級變頻，例如對於接收器1110而言，在一級中從RF到中頻（IF），隨後在另一級中從IF到基頻。在直接變頻式架構中，信號在一級中在RF和基頻之間變頻。超外差式以及直接變頻式架構可以使用不同的電路區塊及/或具有不同的要求。在圖11中的無線通訊設備1100中，傳輸器1108和接收器1110用直接變頻式架構來實現。
在傳輸路徑中，資料處理器1106處理要被傳輸的資料並且向傳輸器1108提供I和Q類比輸出信號。在示例性無線通訊設備1100中，資料處理器1106包括數位類比轉換器（DAC）1112(1)、1112(2)以將由資料處理器1106產生的數位信號轉換成I和Q類比輸出信號（例如，I和Q輸出電流）以供進一步處理。
在傳輸器1108內，低通濾波器1114(1)、1114(2)分別對I和Q類比輸出信號進行濾波以移除由在前的數位類比轉換引起的不期望信號。放大器（AMP）1116(1)、1116(2)分別放大來自低通濾波器1114(1)、1114(2)的信號並且提供I和Q基頻信號。升頻轉換器1118經由混頻器1120(1)、1120(2)用來自傳輸（TX）本端振盪器（LO）信號產生器1122的I和Q TX LO信號來升頻轉換I和Q基頻信號，以提供經升頻轉換信號1124。濾波器1126對經升頻轉換信號1124進行濾波以移除由升頻轉換引起的不期望信號以及接收頻帶中的雜訊。功率放大器（PA）1128放大來自濾波器1126的經升頻轉換信號1124，以獲得期望的輸出功率位準並提供傳輸RF信號。該傳輸RF信號被路由經過雙工器或開關1130並經由天線1132被傳輸。
在接收路徑中，天線1132接收由基地站傳輸的信號並提供收到RF信號，該收到RF信號被路由經過雙工器或開關1130並被提供給低雜訊放大器（LNA）1134。雙工器或開關1130被設計成用特定的接收（RX）與TX雙工器頻率分隔來操作，使得RX信號與TX信號隔離。該收到RF信號由LNA 1134放大並且由濾波器1136濾波，以獲得期望的RF輸入信號。降頻轉換混頻器1138(1)、1138(2)將濾波器1136的輸出與來自RX LO信號產生器1140的I和Q RX LO信號（亦即，LO_I和LO_Q）進行混頻以產生I和Q基頻信號。I和Q基頻信號由AMP 1142(1)、1142(2)放大並且進一步由低通濾波器1144(1)、1144(2)濾波以獲得I和Q類比輸入信號，該等I和Q類比輸入信號被提供給資料處理器1106。在此實例中，資料處理器1106包括類比數位轉換器（ADC）1146(1)、1146(2)以將類比輸入信號轉換成要進一步由資料處理器1106處理的數位信號。
在圖11的無線通訊設備1100中，TX LO信號產生器1122產生用於升頻轉換的I和Q TX LO信號，而RX LO信號產生器1140產生用於降頻轉換的I和Q RX LO信號。每個LO信號是具有特定基頻的週期性信號。TX鎖相迴路（PLL）電路1148從資料處理器1106接收時序資訊，並且產生用於調整來自TX LO信號產生器1122的TX LO信號的頻率及/或相位的控制信號。類似地，RX PLL電路1150從資料處理器1106接收時序資訊，並且產生用於調整來自RX LO信號產生器1140的RX LO信號的頻率及/或相位的控制信號。
熟習此項技術者將進一步領會，結合本文所揭示的諸態樣描述的各種說明性邏輯區塊、模組、電路和演算法可被實現為電子硬體、儲存在記憶體中或另一電腦可讀取媒體中並由處理器或其他處理設備執行的指令，或該兩者的組合。本文中所揭示的記憶體可以是任何類型和大小的記憶體，並且可被配置成儲存所期望的任何類型的資訊。為了清楚地說明此種可互換性，各種說明性元件、方塊、模組、電路和步驟在上文已經以其功能性的形式一般性地作了描述。此類功能性如何被實現取決於具體應用、設計選擇，及/或加諸於整體系統上的設計約束。熟習此項技術者可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本案的範疇。
結合本文中所揭示的各態樣描述的各種說明性邏輯區塊、模組，以及電路可用被設計成執行本文所描述的功能的處理器、數位信號處理器（DSP）、特殊應用積體電路（ASIC）、現場可程式設計閘陣列（FPGA）或其他可程式設計邏輯設備、個別閘門或電晶體邏輯、個別的硬體元件，或其任何組合來實現或執行。處理器可以是微處理器，但在替換方案中，處理器可以是任何習知處理器、控制器、微控制器或狀態機。處理器亦可以被實現為計算設備的組合（例如DSP與微處理器的組合、複數個微處理器、與DSP核協調的一或多個微處理器，或任何其他此類配置）。
本文所揭示的各態樣可被體現在硬體和儲存在硬體中的指令中，並且可常駐在例如隨機存取記憶體（RAM）、快閃記憶體、唯讀記憶體（ROM）、電可程式設計ROM（EPROM）、電子可抹除可程式設計ROM（EEPROM）、暫存器、硬碟、可移除磁碟、CD-ROM，或本領域中所知的任何其他形式的電腦可讀取媒體中。示例性儲存媒體被耦合到處理器，以使得處理器能從/向該儲存媒體讀取和寫入資訊。在替換方案中，儲存媒體可被整合到處理器。處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在遠端站中。在替換方案中，處理器和儲存媒體可作為個別元件常駐在遠端站、基地站或伺服器中。
亦注意到，本文任何示例性態樣中所描述的操作步驟是為了提供實例和論述而被描述的。所描述的操作可按除了所圖示的順序之外的眾多不同順序來執行。此外，在單個操作步驟中描述的操作實際上可在多個不同步驟中執行。另外，可組合示例性態樣中論述的一或多個操作步驟。應理解，如對熟習此項技術者顯而易見地，在流程圖中圖示的操作步驟可進行眾多不同的修改。熟習此項技術者亦將理解，可使用各種不同技術和技藝中的任何一種來表示資訊和信號。例如，貫穿上文說明始終可能被述及的資料、指令、命令、資訊、信號、位元、符號和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子，或其任何組合來表示。
提供對本案的先前描述是為使得任何熟習此項技術者皆能夠製作或使用本案。對本案的各種修改對於熟習此項技術者將是顯而易見的，並且本文中所定義的普適原理可被應用於其他變形。由此，本案並非意欲被限定於本文中所描述的實例和設計，而是應被授予與本文中所揭示的原理和新穎特徵一致的最廣義的範疇。
在以下經編號態樣/條款中描述了各實現實例： 1.      一種積體電路（IC）封裝，包括： 封裝基板，包括： 第一金屬化層，包括： 第一絕緣層；及 第一金屬層，其包括嵌入在該第一絕緣層中的一或多個第一金屬跡線；及 毗鄰於該第一金屬化層佈置的第二金屬層，該第二金屬層包括一或多個第二金屬互連，每個第二金屬互連耦合到該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線。 2.      如條款1之IC封裝，其中： 該第二金屬層在垂直方向上毗鄰於該第一金屬化層的第一側佈置；及 該封裝基板進一步包括： 一或多個垂直互連通路（通孔），每個垂直互連通路在垂直方向上耦合到該第一金屬化層的第二側上的該一或多個第一金屬跡線中的一第一金屬跡線。 3.      如條款2之IC封裝，其中該封裝基板進一步包括第三金屬化層，該第三金屬化層包括第三金屬層，該第三金屬層包括一或多個第三金屬互連； 該一或多個通孔之每一者通孔耦合到該一或多個第三金屬互連中的一第三金屬互連。 4.      如條款3之IC封裝，進一步包括一或多個外部互連，每個外部互連耦合到該第三金屬化層中的該一或多個第三金屬互連中的一第三金屬互連。 5.      如條款3-4中任一項之IC封裝，其中： 該一或多個第一金屬跡線各自在垂直方向上具有在垂直方向上在十二（12）至十四（14）微米（µm）之間的第一高度；及 該一或多個第三金屬互連各自在垂直方向上具有在十（10）µm至二十（20）µm之間的第二高度。 6.      如條款3-5中任一項之IC封裝，其中： 該一或多個第一金屬跡線在垂直方向上具有第一高度； 該一或多個第三金屬互連在垂直方向上具有第二高度；及 該第一高度與該第二高度的比率為至少8/20。 7.      如條款1之IC封裝，其中該一或多個第二金屬互連各自與該一或多個第一金屬跡線中的一第一金屬跡線直接接觸。 8.      如條款1-7中任一項之IC封裝，進一步包括毗鄰於該第一金屬化層的阻焊層， 其中該第二金屬層被佈置在該阻焊層中。 9.      如條款1-8中任一項之IC封裝，其中： 該第一絕緣層包括第一表面；及 該第二金屬層毗鄰於該第一表面佈置。 10.     如條款9之IC封裝，其中： 該第一絕緣層的該第一表面在水平方向上被佈置在水平面中；及 該一或多個第一金屬跡線的至少一部分各自包括在垂直方向上延伸到該水平面的第二表面。 11.     如條款1-10中任一項之IC封裝，其中該一或多個第二金屬互連未嵌入在該第一絕緣層中。 12.     如條款1-11中任一項之IC封裝，其中該一或多個第一金屬跡線各自包括： 外部金屬部分，其在垂直方向上具有第一高度；及 佈置在該外部金屬部分之內的內部金屬部分，該內部金屬部分在垂直方向上具有小於該第一高度的第二高度。 13.     如條款12之IC封裝，其中： 該第一絕緣層包括毗鄰於該第二金屬層的第一表面，該第一表面在水平方向上佈置在第一水平面中；及 對於該一或多個第一金屬跡線之每一者第一金屬跡線： 該外部金屬部分包括： 第二表面，該第二表面在水平方向上佈置在第二水平面中；及 在垂直方向上與該第二表面相對並且毗鄰於該第二金屬層的第三表面，該第三表面在水平方向上佈置於在垂直方向上位於該第一水平面和該第二水平面之間的第三水平面中；及 該內部金屬部分包括： 第四表面，該第四表面佈置在該第二水平面中；及 在垂直方向上與該第四表面相對並且毗鄰於該第二金屬層的第五表面，該第五表面佈置在該第一水平面中。 14.     如條款1-13中任一項之IC封裝，其中： 該一或多個第一金屬跡線在垂直方向上具有在八（8）至十四（14）微米（µm）之間的第一高度；及 一或多個第二金屬互連在垂直方向上具有在一（1）至五（5）µm之間的第二高度。 15.     如條款1-14中任一項之IC封裝，其中： 該一或多個第一金屬跡線各自在垂直方向上具有第一高度； 該一或多個第二金屬互連各自在垂直方向上具有第二高度；及 該第一高度與該第二高度的比率為至少8/5。 16.     如條款1-15中任一項之IC封裝，其中該一或多個第一金屬跡線各自在水平方向上具有小於或等於七（7）微米（µm）的第一寬度；及 進一步包括在該一或多個第一金屬跡線中的毗鄰的第一金屬跡線之間的一或多個空間，該一或多個空間在水平方向上具有小於或等於九（9）µm的第二寬度。 17.     如條款1-16中任一項之IC封裝，進一步包括耦合到該封裝基板的晶粒。 18.     如條款17之IC封裝，其中該晶粒包括一或多個晶粒互連，每個晶粒互連耦合到該一或多個第一金屬跡線中的一第一金屬跡線。 19.     如條款17-18中任一項之IC封裝，其中該一或多個晶粒互連各自耦合到該第二金屬層中的該一或多個第二金屬互連中的一第二金屬互連。 20.     如條款17-19中任一項之IC封裝，其中該第二金屬層的至少一部分在垂直方向上佈置在該晶粒和該第一金屬化層之間。 21.     如條款17-20中任一項之IC封裝，其中該第二金屬層在垂直方向上佈置在該晶粒的外部。 22.     如條款1-21中任一項之IC封裝，該IC封裝被整合到選自包括以下各項的群組的設備中：機上盒；娛樂單元；導航設備；通訊設備；固定位置資料單元；行動位置資料單元；全球定位系統（GPS）設備；行動電話；蜂巢式電話；智慧型電話；通信期啟動協定（SIP）電話；平板電腦；平板手機；伺服器；電腦；可攜式電腦；行動計算設備；可穿戴計算設備；桌上型電腦；個人數位助理（PDA）；監視器；電腦監視器；電視；調諧器；無線電；衛星無線電；音樂播放機；數位音樂播放機；可攜式音樂播放機；數位視訊播放機；視訊播放機；數位視訊光碟（DVD）播放機；可攜式數位視訊播放機；汽車；交通工具元件；航空電子系統；無人機；及多旋翼飛行器。 23.     一種製造積體電路（IC）封裝的方法，包括以下步驟： 形成封裝基板，包括以下步驟： 形成第一金屬化層，包括以下步驟： 形成第一絕緣層；及 在該第一絕緣層中嵌入一或多個第一金屬跡線，從而在該第一絕緣層中形成第一金屬層； 在毗鄰於該第一金屬化層的第二金屬層中形成一或多個第二金屬互連；及 將該第二金屬層中的該一或多個第二金屬互連之每一者第二金屬互連耦合到該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線。 24.     如條款23之方法，其中： 在該第二金屬層中形成該一或多個第二金屬互連包括在垂直方向上毗鄰於該第一金屬化層的第一側的該第二金屬層中形成該一或多個第二金屬互連；及 形成該封裝基板進一步包括： 形成一或多個垂直互連通路（通孔），每個垂直互連通路在垂直方向上耦合到該第一金屬化層的第二側上的該一或多個第一金屬跡線中的一第一金屬跡線。 25.     如條款24之方法，其中形成該封裝基板進一步包括形成第三金屬化層，該第三金屬化層包括第三金屬層，該第三金屬層包括一或多個第三金屬互連；及 進一步包括將該第三金屬層中的該一或多個第三金屬互連之每一者第三金屬互連耦合到該一或多個通孔中的一通孔。 26.     如條款23之方法，其中耦合該一或多個第二金屬互連之每一者第二金屬互連包括將該第二金屬層中的該一或多個第二金屬互連之每一者第二金屬互連佈置成與該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線接觸。 27.     如條款23-26中任一項之方法，進一步包括以下步驟：在該第二金屬層上方並毗鄰於該第一金屬化層形成阻焊層，使得該第二金屬層被佈置在該阻焊層中。 28.     如條款23-27中的任一項之方法，其中： 形成該第一絕緣層進一步包括形成在水平方向上佈置在水平面中的第一表面；及 在該第一絕緣層中嵌入該一或多個第一金屬跡線進一步包括在該一或多個第一金屬跡線的至少一部分中形成在垂直方向上延伸到該水平面的第二表面。 29.     如條款23-28中的任一項之方法，進一步包括以下步驟：不在該第一絕緣層中嵌入該一或多個第二金屬互連。 30.     如條款23-29中任一項之方法，進一步包括以下步驟：耦合晶粒，該晶粒被耦合到該封裝基板。 31.     如條款30之方法，其中耦合該晶粒包括將該晶粒的至少一個晶粒互連耦合到該第二金屬層中的該一或多個第二金屬互連中的一第二金屬互連。 32.     如條款23-31中任一項之方法，進一步包括以下步驟： 提供載體； 在該載體上形成第二金屬層；及 在佈置在該第二金屬層上的該第一金屬層中形成該一或多個第一金屬跡線。 33.     如條款32之方法，其中在該第一絕緣層中嵌入一或多個第一金屬跡線包括： 在該第一金屬層中形成該一或多個第一金屬跡線；及 將該第一金屬層中的該一或多個第一金屬跡線與形成該第一絕緣層的介電材料進行層壓。 34.     如條款33之方法，進一步包括以下步驟： 在該第二金屬層上佈置遮罩層； 暴露該遮罩層以在該第二金屬層上方的該遮罩層中形成一或多個開口；及 在該一或多個開口內蝕刻到從該一或多個開口露出的該第二金屬層中以在未蝕刻的該第二金屬層中形成該一或多個第二金屬互連。 35.     如條款34之方法，進一步包括以下步驟：在該第二金屬層上形成阻焊層。
100:IC組裝件 102:IC封裝 104:PCB 106:外部互連 108:晶粒 110:封裝基板 112(1):ETS金屬化層 112(2):ETS金屬化層 112(3):ETS金屬化層 114(1):嵌入式金屬跡線 114(2):嵌入式金屬跡線 114(3):嵌入式金屬跡線 116(1):絕緣層 116(2):絕緣層 116(3):絕緣層 118:第一阻焊層 120:第二阻焊層 122:金屬互連 124:晶粒互連 126:主動表面 200:封裝基板 202:ETS金屬化層 204(1):嵌入式金屬跡線 204(2):嵌入式金屬跡線 204(3):嵌入式金屬跡線 204(4):嵌入式金屬跡線 206:絕緣層 208:第一金屬層 210:頂表面 212:阻焊層 214:開口 216:第二金屬化層 218:第二金屬層 220:第二金屬互連 222:底部表面 224:垂直互連通路（通孔） 226:開口 228:底部表面 230:凹窩 240:封裝基板 242:ETS金屬化層 244(1):嵌入式金屬跡線 244(2):嵌入式金屬跡線 244(3):嵌入式金屬跡線 244(4):嵌入式金屬跡線 246:絕緣層 248:第一金屬層 252:阻焊層 256:第二金屬化層 258:第二金屬層 260:第二金屬互連 262:底部表面 264:垂直互連通路（通孔） 268:底部表面 270:凹窩 300:IC封裝 302:封裝基板 304:第二金屬層 306:第二金屬互連 306(1):附加金屬互連 306(2):附加金屬互連 306(3):附加金屬互連 308:晶粒側ETS金屬化層 310:第三外部金屬化層 312:晶粒 314:外部互連 316(1):第二金屬互連 316(2):第二金屬互連 318:嵌入式金屬跡線 318(1):嵌入式金屬跡線 318(2):嵌入式金屬跡線 318(3):嵌入式金屬跡線 320:絕緣層 322:有效晶粒側金屬互連 322(1):有效晶粒側金屬互連 322(2):有效晶粒側金屬互連 322(3):有效晶粒側金屬互連 323:第三金屬層 324:金屬層 326:晶粒互連 328:主動側 330:金屬跡線 332:阻焊層 334:第一外表面 336(1):內部金屬部分 336(2):內部金屬部分 338:頂部外表面 340:頂部外表面 342:凹陷 500:堆疊式晶粒IC封裝 502:封裝基板 504:補充金屬層 506:附加金屬互連 506(1):附加金屬互連 506(2):附加金屬互連 506(3):附加金屬互連 508:晶粒側ETS金屬化層 509:芯基板 510:第三外部金屬化層 512(1):第一晶粒 512(2):第二晶粒 514:外部互連 516:第二金屬互連 516(1):第二金屬互連 516(2):第二金屬互連 516(3):第二金屬互連 518:嵌入式金屬跡線 518(1):嵌入式金屬跡線 518(2):嵌入式金屬跡線 518(3):嵌入式金屬跡線 519:金屬互連 520:絕緣層 522(1):晶粒側金屬互連 522(2):晶粒側金屬互連 522(3):晶粒側金屬互連 523:第三金屬層 524:金屬層 526:晶粒互連 528:主動側 530:其他嵌入式金屬跡線 532:阻焊層 534:第一外表面 536(1):外部金屬部分 536(2):內部金屬部分 542:凹陷 550:晶粒封裝 550(1):晶粒封裝 550(2):晶粒封裝 552(1):第一主動側 552(2):第二非主動側 554:仲介體基板 556:封裝模塑件 558:金屬化層 560:外部金屬互連 562:外部互連 564:垂直互連 566:底部表面 568:第一頂表面 700:製造製程 702:方塊 704:方塊 706:方塊 708:方塊 710:方塊 712:方塊 800:製造製程 802:方塊 804:方塊 806:方塊 808:方塊 810:方塊 812:方塊 814:方塊 816:方塊 818:方塊 900A:製造階段 900B:製造階段 900C:製造階段 900D:製造階段 900E:製造階段 900F:製造階段 900G:製造階段 900H:製造階段 900I:製造階段 902:原始金屬層 904:原始金屬層 906:原始金屬層 908:原始金屬層 910:載體 912(1):相對側 912(2):相對側 914:開口 916:介電材料 918:遮罩層 920:開口 922:上表面 1000:系統 1002:IC封裝 1004:IC 1006:晶片上系統（SoC） 1010:處理器 1012:快取記憶體 1014:系統匯流排 1016:記憶體控制器 1018:記憶體陣列 1020:記憶體系統 1022:輸入設備 1024:輸出設備 1026:網路介面設備 1028:顯示控制器 1030:網路 1032:顯示器 1034:視訊處理器 1100:無線通訊設備 1102:IC 1103:IC封裝 1104:收發機 1106:資料處理器 1108:傳輸器 1110:接收器 1112(1):數位類比轉換器（DAC） 1112(2):數位類比轉換器（DAC） 1114(1):低通濾波器 1114(2):低通濾波器 1116(1):放大器（AMP） 1116(2):放大器（AMP） 1118:升頻轉換器 1120(1):混頻器 1120(2):混頻器 1122:TX LO信號產生器 1124:經升頻轉換信號 1126:濾波器 1128:功率放大器（PA） 1130:雙工器或開關 1132:天線 1134:LNA 1136:濾波器 1138(1):降頻轉換混頻器 1138(2):降頻轉換混頻器 1140:RX LO信號產生器 1142(1):AMP 1142(2):AMP 1144(1):低通濾波器 1144(2):低通濾波器 1146(1):類比數位轉換器（ADC） 1146(2):類比數位轉換器（ADC） 1148:TX鎖相迴路（PLL）電路 1150:RX PLL電路 D 1:深度 D 2:深度 H 1:高度 H 2:高度 H 3:高度 H 4:高度 H 5:高度 H 6:高度 H 7:高度 H 8:高度 H 9:高度 H 10:高度 H 11:高度 P 1:第一水平面 P 2:第二水平面 P 3:第三水平面 W 1:寬度 X:軸 Y:軸 Z:軸
圖1是積體電路（IC）封裝的側視圖，該IC封裝包括安裝在封裝基板上的半導體晶粒（「晶粒」），該封裝基板包括嵌入式跡線基板（ETS）金屬化層以提供封裝基板和晶粒之間的電介面；
圖2A是封裝基板的一部分的側視圖，該封裝基板包括晶粒側ETS金屬化層和外部金屬化層，其中凹窩形成在外部金屬互連焊盤中；
圖2B是封裝基板的一部分的側視圖，該封裝基板在晶粒側ETS金屬化層中具有相較於圖2A中的晶粒側ETS金屬化層的金屬層厚度而言厚度減小的金屬層，並且該封裝基板在外部金屬化層中具有厚度減小的金屬層，其中在外部金屬互連焊盤中形成的凹窩比圖2A中的外部金屬互連焊盤的深度更大。
圖3A是採用補充金屬層的示例性IC封裝的側視圖，該補充金屬層具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，以避免或減少晶粒側ETS金屬化層與支援外部互連的外部金屬化層之間的金屬密度失配；
圖3B和圖3C是圖3A中的IC封裝的放大的左側視圖；
圖4是佈置在封裝基板中的晶粒側ETS金屬化層上的示例性補充金屬層的俯視圖，其圖示耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連，其中該等附加金屬互連在垂直方向上從嵌入式金屬跡線向內偏移；
圖5是另一示例性IC封裝的側視圖，該IC封裝是堆疊式晶粒IC封裝，其中第二晶粒封裝堆疊在第一晶粒封裝上並經由第一晶粒封裝中的仲介基板電連接到第一晶粒封裝，其中該IC封裝採用具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連的補充金屬層，以避免或減少晶粒側ETS金屬化層與支援外部互連的外部金屬化層之間的金屬密度失配；
圖6A是圖5中的堆疊式晶粒IC封裝的第一晶粒封裝的側視圖；
圖6B是圖6A中的堆疊式晶粒IC封裝的第一晶粒封裝的放大的左側視圖；
圖7是圖示製造以下各項的示例性製造製程的流程圖：具有嵌入式金屬跡線的ETS金屬化層以及具有耦合到ETS金屬化層中的嵌入式金屬跡線以增加嵌入式金屬跡線中的金屬密度的附加金屬互連的補充金屬層，包括但不限於圖3A-圖6B中的ETS金屬化層和補充金屬層封裝；
圖8A-圖8E是圖示製造以下各項的另一示例性製造製程的流程圖：具有嵌入式金屬跡線的ETS金屬化層以及具有耦合到ETS金屬化層中的嵌入式金屬跡線以增加嵌入式金屬跡線中的金屬密度的附加金屬互連的補充金屬層，包括但不限於圖3A-圖6B中的ETS金屬化層和補充金屬層封裝；
圖9A-圖9I是根據圖8A-圖8E中的製造製程來製造具有補充附加金屬層的ETS金屬化層期間的示例性製造階段；
圖10是可包括可包含IC封裝的元件的示例性基於處理器的系統的方塊圖，該IC封裝採用具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連的補充金屬層，以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，包括但不限於圖3A-圖6B和圖9A-圖9I中的封裝基板，以及根據圖7-圖8E中的示例性製造製程；及
圖11是可包括可包含IC封裝的射頻（RF）元件的示例性無線通訊設備的方塊圖，該IC封裝採用具有耦合到封裝基板的晶粒側ETS金屬化層中的嵌入式金屬跡線的附加金屬互連的補充金屬層，以避免或減少晶粒側ETS金屬化層與封裝基板中的（諸）其他金屬化層之間的金屬密度失配，包括但不限於圖3A-圖6B和圖9A-圖9I中的封裝基板，以及根據圖7-圖8E中的示例性製造製程。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
300:IC封裝
302:封裝基板
304:第二金屬層
306:第二金屬互連
306(1):附加金屬互連
306(2):附加金屬互連
306(3):附加金屬互連
308:晶粒側ETS金屬化層
310:第三外部金屬化層
312:晶粒
314:外部互連
316(1):第二金屬互連
316(2):第二金屬互連
318(1):嵌入式金屬跡線
318(2):嵌入式金屬跡線
318(3):嵌入式金屬跡線
320:絕緣層
322(1):有效晶粒側金屬互連
322(2):有效晶粒側金屬互連
323:第三金屬層
326:晶粒互連
328:主動側
330:金屬跡線
332:阻焊層
334:第一外表面
H5:高度

Claims (35)

  1. 一種積體電路（IC）封裝，包括： 一封裝基板，包括： 一第一金屬化層，包括： 一第一絕緣層；及 一第一金屬層，其包括嵌入在該第一絕緣層中的一或多個第一金屬跡線；及 毗鄰於該第一金屬化層佈置的一第二金屬層，該第二金屬層包括一或多個第二金屬互連，每個第二金屬互連耦合到該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線。
  2. 如請求項1之IC封裝，其中： 該第二金屬層在一垂直方向上毗鄰於該第一金屬化層的一第一側佈置；及 該封裝基板進一步包括： 一或多個垂直互連通路（通孔），每個垂直互連通路（通孔）在該垂直方向上耦合到該第一金屬化層的一第二側上的該一或多個第一金屬跡線中的一第一金屬跡線。
  3. 如請求項2之IC封裝，其中該封裝基板進一步包括一第三金屬化層，該第三金屬化層包括一第三金屬層，該第三金屬層包括一或多個第三金屬互連； 該一或多個通孔之每一者通孔耦合到該一或多個第三金屬互連中的一第三金屬互連。
  4. 如請求項3之IC封裝，進一步包括一或多個外部互連，每個外部互連耦合到該第三金屬化層中的該一或多個第三金屬互連中的一第三金屬互連。
  5. 如請求項3之IC封裝，其中： 該一或多個第一金屬跡線各自在一垂直方向上具有在一垂直方向上在十二（12）至十四（14）微米（µm）之間的一第一高度；及 該一或多個第三金屬互連各自在該垂直方向上具有在十（10）µm至二十（20）µm之間的一第二高度。
  6. 如請求項3之IC封裝，其中： 該一或多個第一金屬跡線在一垂直方向上具有一第一高度； 該一或多個第三金屬互連在該垂直方向上具有一第二高度；及 該第一高度與該第二高度的一比率為至少8/20。
  7. 如請求項1之IC封裝，其中該一或多個第二金屬互連各自與該一或多個第一金屬跡線中的一第一金屬跡線直接接觸。
  8. 如請求項1之IC封裝，進一步包括毗鄰於該第一金屬化層的一阻焊層， 其中該第二金屬層被佈置在該阻焊層中。
  9. 如請求項1之IC封裝，其中： 該第一絕緣層包括一第一表面；及 該第二金屬層毗鄰於該第一表面佈置。
  10. 如請求項9之IC封裝，其中： 該第一絕緣層的該第一表面在一水平方向上被佈置在一水平面中；及 該一或多個第一金屬跡線的至少一部分各自包括在一垂直方向上延伸到該水平面的一第二表面。
  11. 如請求項1之IC封裝，其中該一或多個第二金屬互連未被嵌入在該第一絕緣層中。
  12. 如請求項1之IC封裝，其中該一或多個第一金屬跡線各自包括： 一外部金屬部分，其在一垂直方向上具有一第一高度；及 佈置在該外部金屬部分之內的一內部金屬部分，該內部金屬部分在該垂直方向上具有小於該第一高度的一第二高度。
  13. 如請求項12之IC封裝，其中： 該第一絕緣層包括毗鄰於該第二金屬層的一第一表面，該第一表面在一水平方向上佈置在一第一水平面中；及 對於該一或多個第一金屬跡線之每一者第一金屬跡線： 該外部金屬部分包括： 一第二表面，該第二表面在該水平方向上佈置在一第二水平面中；及 在該垂直方向上與該第二表面相對並且毗鄰於該第二金屬層的一第三表面，該第三表面在該水平方向上佈置於在該垂直方向上位於該第一水平面和該第二水平面之間的一第三水平面中；及 該內部金屬部分包括： 一第四表面，該第四表面佈置在該第二水平面中；及 在該垂直方向上與該第四表面相對並且毗鄰於該第二金屬層的一第五表面，該第五表面佈置在該第一水平面中。
  14. 如請求項1之IC封裝，其中： 該一或多個第一金屬跡線在一垂直方向上具有在八（8）至十四（14）微米（µm）之間的一第一高度；及 一或多個第二金屬互連在該垂直方向上具有在一（1）至五（5）µm之間的一第二高度。
  15. 如請求項1之IC封裝，其中： 該一或多個第一金屬跡線各自在一垂直方向上具有一第一高度； 該一或多個第二金屬互連各自在該垂直方向上具有一第二高度；及 該第一高度與該第二高度的一比率為至少8/5。
  16. 如請求項1之IC封裝，其中該一或多個第一金屬跡線各自在一水平方向上具有小於或等於七（7）微米（µm）的一第一寬度；及 進一步包括在該一或多個第一金屬跡線中的毗鄰的第一金屬跡線之間的一或多個空間，該一或多個空間在該水平方向上具有小於或等於九（9）µm的一第二寬度。
  17. 如請求項1之IC封裝，進一步包括耦合到該封裝基板的一晶粒。
  18. 如請求項17之IC封裝，其中該晶粒包括一或多個晶粒互連，每個晶粒互連耦合到該一或多個第一金屬跡線中的一第一金屬跡線。
  19. 如請求項18之IC封裝，其中該一或多個晶粒互連各自耦合到該第二金屬層中的該一或多個第二金屬互連中的一第二金屬互連。
  20. 如請求項17之IC封裝，其中該第二金屬層的至少一部分在一垂直方向上佈置在該晶粒和該第一金屬化層之間。
  21. 如請求項17之IC封裝，其中該第二金屬層在一垂直方向上佈置在該晶粒的外部。
  22. 如請求項1之IC封裝，該IC封裝被整合到選自由以下各項組成的群組的一設備中：一機上盒；一娛樂單元；一導航設備；一通訊設備；一固定位置資料單元；一行動位置資料單元；一全球定位系統（GPS）設備；一行動電話；一蜂巢式電話；一智慧型電話；一通信期啟動協定（SIP）電話；一平板電腦；一平板手機；一伺服器；一電腦；一可攜式電腦；一行動計算設備；一可穿戴計算設備；一桌上型電腦；一個人數位助理（PDA）；一監視器；一電腦監視器；一電視；一調諧器；一無線電；一衛星無線電；一音樂播放機；一數位音樂播放機；一可攜式音樂播放機；一數位視訊播放機；一視訊播放機；一數位視訊光碟（DVD）播放機；一可攜式數位視訊播放機；一汽車；一交通工具元件；一航空電子系統；一無人機；及一多旋翼飛行器。
  23. 一種製造一積體電路（IC）封裝的方法，包括以下步驟： 形成一封裝基板，包括以下步驟： 形成一第一金屬化層，包括以下步驟： 形成一第一絕緣層；及 在該第一絕緣層中嵌入一或多個第一金屬跡線，從而在該第一絕緣層中形成一第一金屬層； 在毗鄰於該第一金屬化層的一第二金屬層中形成一或多個第二金屬互連；及 將該第二金屬層中的該一或多個第二金屬互連之每一者第二金屬互連耦合到該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線。
  24. 如請求項23之方法，其中： 在該第二金屬層中形成該一或多個第二金屬互連之步驟包括以下步驟：在一垂直方向上毗鄰於該第一金屬化層的一第一側的該第二金屬層中形成該一或多個第二金屬互連；及 形成該封裝基板之步驟進一步包括以下步驟： 形成一或多個垂直互連通路（通孔），每個垂直互連通路（通孔）在該垂直方向上耦合到該第一金屬化層的一第二側上的該一或多個第一金屬跡線中的一第一金屬跡線。
  25. 如請求項24之方法，其中形成該封裝基板之步驟進一步包括以下步驟：形成一第三金屬化層，該第三金屬化層包括一第三金屬層，該第三金屬層包括一或多個第三金屬互連；及 進一步包括以下步驟：將該第三金屬層中的該一或多個第三金屬互連之每一者第三金屬互連耦合到該一或多個通孔中的一通孔。
  26. 如請求項23之方法，其中耦合該一或多個第二金屬互連之每一者第二金屬互連之步驟包括以下步驟：將該第二金屬層中的該一或多個第二金屬互連之每一者第二金屬互連佈置成與該第一金屬化層的該第一金屬層中的該一或多個第一金屬跡線中的一第一金屬跡線接觸。
  27. 如請求項23之方法，進一步包括以下步驟：在該第二金屬層上方並且毗鄰於該第一金屬化層形成一阻焊層，使得該第二金屬層被佈置在該阻焊層中。
  28. 如請求項23之方法，其中： 形成該第一絕緣層之步驟進一步包括以下步驟：形成在一水平方向上佈置在一水平面中的一第一表面；及 在該第一絕緣層中嵌入該一或多個第一金屬跡線之步驟進一步包括以下步驟：在該一或多個第一金屬跡線的至少一部分中形成在一垂直方向上延伸到該水平面的一第二表面。
  29. 如請求項23之方法，進一步包括以下步驟：不在該第一絕緣層中嵌入該一或多個第二金屬互連。
  30. 如請求項23之方法，進一步包括以下步驟：耦合一晶粒，該晶粒被耦合到該封裝基板。
  31. 如請求項30之方法，其中耦合該晶粒之步驟包括以下步驟：將該晶粒的至少一個晶粒互連耦合到該第二金屬層中的該一或多個第二金屬互連中的一第二金屬互連。
  32. 如請求項23之方法，進一步包括以下步驟： 提供一載體； 在該載體上形成一第二金屬層；及 在佈置在該第二金屬層上的該第一金屬層中形成該一或多個第一金屬跡線。
  33. 如請求項32之方法，其中在該第一絕緣層中嵌入一或多個第一金屬跡線之步驟包括以下步驟： 在該第一金屬層中形成該一或多個第一金屬跡線；及 將該第一金屬層中的該一或多個第一金屬跡線與形成該第一絕緣層的一介電材料進行層壓。
  34. 如請求項33之方法，進一步包括以下步驟： 在該第二金屬層上佈置一遮罩層； 暴露該遮罩層以在該第二金屬層上方的該遮罩層中形成一或多個開口；及 在該一或多個開口內蝕刻到從該一或多個開口露出的該第二金屬層中以在未蝕刻的該第二金屬層中形成該一或多個第二金屬互連。
  35. 如請求項34之方法，進一步包括以下步驟：在該第二金屬層上形成一阻焊層。
TW111135447A 2021-10-18 2022-09-20 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法 TW202322330A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/451,302 US20230118028A1 (en) 2021-10-18 2021-10-18 Integrated circuit (ic) packages employing supplemental metal layer coupled to embedded metal traces in a die-side embedded trace substrate (ets) layer, and related fabrication methods
US17/451,302 2021-10-18

Publications (1)

Publication Number Publication Date
TW202322330A true TW202322330A (zh) 2023-06-01

Family

ID=83978905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135447A TW202322330A (zh) 2021-10-18 2022-09-20 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法

Country Status (5)

Country Link
US (1) US20230118028A1 (zh)
KR (1) KR20240074788A (zh)
CN (1) CN118056277A (zh)
TW (1) TW202322330A (zh)
WO (1) WO2023069820A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354969B2 (en) * 2017-07-31 2019-07-16 Advanced Semiconductor Engineering, Inc. Substrate structure, semiconductor package including the same, and method for manufacturing the same
US11004779B2 (en) * 2018-02-09 2021-05-11 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US10418316B1 (en) * 2018-04-04 2019-09-17 Advanced Semiconductor Engineering, Inc. Semiconductor substrate, semiconductor package structure and method of manufacturing a semiconductor device
US20200335443A1 (en) * 2019-04-17 2020-10-22 Intel Corporation Coreless architecture and processing strategy for emib-based substrates with high accuracy and high density
US11742301B2 (en) * 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
CN116134974A (zh) * 2020-05-26 2023-05-16 Lg伊诺特有限公司 封装基板

Also Published As

Publication number Publication date
WO2023069820A1 (en) 2023-04-27
KR20240074788A (ko) 2024-05-28
US20230118028A1 (en) 2023-04-20
CN118056277A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
TW202236579A (zh) 將前側後端製程（ｆｓ－ｂｅｏｌ）到背側後端製程（ｂｓ－ｂｅｏｌ）堆疊用於三維（３ｄ）晶粒堆疊的積體電路（ｉｃ）封裝及相關製造方法
TW202329347A (zh) 採用具有雙面嵌入式跡線基板（ｅｔｓ）的封裝基板的積體電路（ｉｃ）封裝以及相關製造方法
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
TW202320247A (zh) 用於支援更高連接密度的多晶粒（多－晶粒）積體電路（ｉｃ）封裝和相關製造方法
TW202315221A (zh) 用於實現增強的天線覆蓋的採用封裝基板的多個側面上的天線的多側天線模組以及相關製造方法
TW202322330A (zh) 採用耦合到晶粒側嵌入式跡線基板（ｅｔｓ）層中的嵌入式金屬跡線的補充金屬層的積體電路（ｉｃ）封裝以及相關的製造方法
TW202201575A (zh) 採用分離雙面金屬化結構以促進採用堆疊式晶粒的半導體晶粒（「晶粒」）模組的積體電路（ｉ ｃ）封裝及相關製造方法
US20220068780A1 (en) Integrated circuit (ic) package substrate with embedded trace substrate (ets) layer on a substrate, and related fabrication methods
US20230307336A1 (en) Package substrates employing pad metallization layer for increased signal routing capacity, and related integrated circuit (ic) packages and fabrication methods
TW202314873A (zh) 將附加金屬用於基於ｅｔｓ的基板中的嵌入式金屬跡線以獲得減少的信號路徑阻抗的積體電路（ｉｃ）封裝及相關製造方法
US20230299048A1 (en) Three-dimensional (3d) integrated circuit (ic) (3dic) package with a bottom die layer employing an extended interposer substrate, and related fabrication methods
US20230215849A1 (en) PACKAGE SUBSTRATES WITH EMBEDDED DIE-SIDE, FACE-UP DEEP TRENCH CAPACITOR(S) (DTC(s)), AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
TW202326968A (zh) 為了減小封裝高度而採用中介層將上部堆疊式晶粒耦合至封裝基板的堆疊式晶粒積體電路（ｉｃ）封裝以及相關製造方法
TW202230699A (zh) 用於改進連通性的具有重構晶粒中介體的積體電路（ｉｃ）及相關製造方法
CN118284964A (zh) 采用具有双面嵌入式迹线基板（ets）的封装基板的集成电路（ic）封装件以及相关制造方法
TW202406042A (zh) 在封裝基板之上採用引線接合通道的積體電路（ｉｃ）封裝及相關製造方法
TW202343703A (zh) 採用促進半導體晶粒堆疊的重分佈層（ｒｄｌ）內插器的三維（３ｄ）積體電路（ｉｃ）（３ｄｉｃ）封裝以及相關的製作方法
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
TW202412247A (zh) 採用具有對準的外部互連的電容器中介層基板的積體電路（ｉｃ）封裝以及相關製造方法
TW202312416A (zh) 在封裝基板中的（諸）金屬結構中具有空隙定義區段以減小晶粒－基板機械應力的半導體晶粒模組封裝以及相關方法
CN118284965A (zh) 具有管芯侧嵌入、面朝上的深沟槽电容器（dtc）的封装基板及相关集成电路（ic）封装件和制造方法