KR20230153373A - 고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들 - Google Patents

고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들 Download PDF

Info

Publication number
KR20230153373A
KR20230153373A KR1020237028806A KR20237028806A KR20230153373A KR 20230153373 A KR20230153373 A KR 20230153373A KR 1020237028806 A KR1020237028806 A KR 1020237028806A KR 20237028806 A KR20237028806 A KR 20237028806A KR 20230153373 A KR20230153373 A KR 20230153373A
Authority
KR
South Korea
Prior art keywords
die
interconnect
interconnection
rows
interconnections
Prior art date
Application number
KR1020237028806A
Other languages
English (en)
Inventor
롱 조우
윌리엄 엠. 아더홀트
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20230153373A publication Critical patent/KR20230153373A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/37—Effects of the manufacturing process
    • H01L2924/37001—Yield

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

다중-행 열 다이 상호연결들을 갖는 IC들을 포함하는 집적 회로(IC) 패키지는 전도성 층 내에 증가된 다이 간(D2D) 상호연결 밀도를 갖는다. 각각 복수의 다이 상호연결 행들과 2 개의 열들을 포함하는 다이 상호연결 열 클러스터들에 다이 상호연결들을 포지셔닝하는 것은 다이 상호연결들이 차지하는 선형 치수를 줄이고 더 많은 D2D 상호연결들을 위한 자리를 남긴다. 다이 상호연결 열 클러스터 피치는 인접한 다이 상호연결 열 클러스터들의 열들 사이의 거리이고, 이 거리는 열 클러스터들 내의 열들 사이의 다이 상호연결 피치보다 크다. 다이 상호연결들은 다중-행 열 클러스터들 사이의 공간에 배치될 수 있고 추가적인 다이 상호연결들은 다이 상호연결 열 클러스터들 사이의 D2D 상호연결 피치에 배치될 수 있다. 다중-행 열 다이 상호연결들을 포함하는 IC들을 갖는 IC 패키지들은 더 나은 IC 집적을 위해 더 많은 개수의 D2D 상호연결들을 가진다.

Description

고밀도 다이 간(D2D) 상호연결들을 포함하는 IC 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(IC)들
[0001] 본 출원은 2021년 3월 3일에 출원되고 발명의 명칭이 "INTEGRATED CIRCUITS (ICs) WITH MULTI-ROW COLUMNAR DIE INTERCONNECTS AND IC PACKAGES INCLUDING HIGH DENSITY DIE-TO-DIE (D2D) INTERCONNECTS"인 미국 특허 출원 일련 번호 제17/191,557호에 대한 우선권을 주장하고, 이는 그 전체가 참조로 본원에 포함된다.
[0002] 본 개시내용의 분야는 일반적으로 집적 회로(IC)들에 관한 것이고, 보다 구체적으로는 IC 패키지들의 상호연결 다이들에 관한 것이다.
[0003] 소비자 전자 디바이스 제조업체들은 사용자들이 더 작은 디바이스들을 선호하고 제조 비용이 더 저렴하기 때문에 디바이스 크기를 최소화하면서 디바이스 성능을 최대화하려고 한다. 전자 디바이스들의 기능과 성능은 집적 회로(IC)들에 의해 제공된다. IC의 성능을 높이는 한 가지 방법은 IC의 크기와 복잡성을 증가시키는 회로를 추가하는 것이다. IC의 면적과 복잡성이 증가함에 따라, 제조 수율들은 감소되고, 이는 제품 비용을 증가시킨다. 전자 디바이스의 성능을 최대화하기 위한 대안적인 접근법은 IC 패키지에서 2 개 이상의 IC 다이들 간에 기능을 분할하는 것이다. IC 다이들의 크기와 복잡성의 감소는 수율을 향상시킨다. 그러나, 2 개의 개별 IC 다이들이 단일 IC의 성능 레벨에 접근하기 위해 긴밀한 통합 레벨이 필요하고, 이는 IC 다이들 사이에 고대역폭 상호연결성을 요구할 수 있다. 이러한 상호연결성은 IC 패키지의 2 개의 IC 다이들 사이에서 신속하게 전송되는 다수의 데이터 신호들 및/또는 제어 신호들을 필요로 할 수 있다. 신호들(즉, 와이어들)의 수와 디바이스들 간 신호 전송 속도 둘 모두는 패키징 고려사항들에 따른다. 신호가 IC 다이들 사이에서 전파되는 시간은 부분적으로 와이어 길이에 따른다. 따라서, 신호 전파 시간은 제1 및 제2 IC 다이들을 서로 매우 근접하게 포지셔닝하고 제1 IC 다이와 제2 IC 다이 사이의 통신을 위한 신호 연결을 각자의 IC 다이들의 가장 가까운 대향 에지들에 배치함으로써 최소화될 수 있다. 대향 에지들에 배치할 수 있는 다이 간 연결(die to die connection)들의 개수는 상호연결 구조들 및 기술 요건들의 치수들에 의해 제한된다.
[0004] 본원에 개시된 양태들은 고밀도 다이 간(D2D: high density die-to-die) 상호연결(interconnect)들을 포함하는 IC 패키지들 및 다중-행 열 다이 상호연결(multi-row columnar die interconnect)들을 갖는 집적 회로(IC)들을 포함한다. IC 패키지에 밀접하게 통합된 IC들은 IC 에지들을 따라 배치된 D2D 상호연결들의 길이를 최소화하기 위해 에지 간에 포지셔닝된다. IC 에지의 길이를 따라 맞는(fit) 전도성 층의 D2D 상호연결의 최대 개수는 D2D 상호연결이 결합(couple)된 D2D 상호연결들의 중심 간 거리 또는 피치와 또한 다이 상호연결들(예를 들어, 범프들 또는 스터드들)의 피치에 따른다. D2D 상호연결 피치보다 상당히 큰 다이 상호연결 피치는 IC 에지의 선형 치수를 많이 차지할 수 있으므로, D2D 상호연결들을 라우팅하기 위한 공간을 더 적게 남긴다. 예시적인 양태들에서, 전도성 층에서 D2D 상호연결들의 증가된 밀도를 위한 다중-행 열 다이 상호연결(multi-row columnar die interconnect)들을 갖는 IC들을 포함하는 IC 패키지가 개시된다. 각각 복수의 다이 상호연결 행들과 2 개의 열들을 포함하는 다이 상호연결 열 클러스터들에 다이 상호연결들을 포지셔닝하는 것은 다이 상호연결들이 차지하는 선형 치수를 줄이고 더 많은 D2D 상호연결들을 위한 자리(room)를 남긴다. 다이 상호연결 열 클러스터 피치는 인접한 다이 상호연결 열 클러스터들의 열들 사이의 거리이고, 이 거리는 열 클러스터들 내의 열들 사이의 다이 상호연결 피치보다 크다. 다이 상호연결들은 다중-행 열 클러스터들 사이의 공간에 배치될 수 있고 추가적인 다이 상호연결들은 다이 상호연결 열 클러스터들 사이의 D2D 상호연결 피치로 배치될 수 있다. 다중-행 열 다이 상호연결들을 포함하는 IC들을 갖는 IC 패키지들은 더 나은 IC 집적을 위해 더 많은 개수의 D2D 상호연결들을 가진다.
[0005] 예시적인 양태에서, 기판, 기판 상의 제1 다이 상호연결 열 클러스터 및 기판 상의 제2 다이 상호연결 열 클러스터를 포함하는 집적 회로(IC)가 개시된다. 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함한다. 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 복수의 제2 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함한다. 복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 제2 다이 상호연결은 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 인접하고, 행 다이 상호연결 피치보다 큰 열 클러스터 피치로 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결로부터 이격된다.
[0006] 다른 예시적인 양태에서, 제1 IC 및 제2 IC를 포함하는 집적 회로(IC) 패키지가 개시된다. 제1 IC 및 제2 IC 각각은 제1 다이 상호연결 열 클러스터 및 제2 다이 상호연결 열 클러스터를 더 포함한다. 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함한다. 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 복수의 제2 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함한다. 복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 제2 다이 상호연결은 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 인접하고, 행 다이 상호연결 피치보다 큰 열 클러스터 피치만큼 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결로부터 이격된다.
[0007] 도 1은 서로 결합된 2 개의 집적 회로(IC)들의 에지들 상의 전도성 층에서 다이 상호연결에 결합된 다이 간(D2D) 상호연결들의 평면도의 예시이다.
[0008] 도 2는 IC 패키지에서 증가된 D2D 상호연결 밀도를 갖는 전도성 층의 다이 상호연결 열 클러스터들 내의 예시적인 다중-행 열 다이 상호연결의 평면도의 예시이다.
[0009] 도 3a 및 도 3b는 예시적인 IC 패키지의 전도성 층에서 고밀도 D2D 상호연결들에 의해 서로 결합된 도 2의 IC들의 다이 상호연결 열 클러스터들의 평면도의 예시들이다.
[0010] 도 4는 도 2, 도 3a 및 도 3b의 2 개의 IC들을 포함하는 제1 IC 패키지에서 기판의 전도성 층에 의해 상호연결된 IC들의 측단면도의 예시이다.
[0011] 도 5는 제2 IC 패키지에서 도 2, 도 3a 및 도 3b의 2개의 IC들 상에 배치된 전도성 층에 의해 상호연결된 IC들의 측단면도의 예시이다.
[0012] 도 6은 도 4 또는 도 5에 도시된 바와 같은 더 높은 밀도 D2D 상호연결들에 대한 다중-행 열 다이 상호연결들을 갖는 에지 간 IC들을 갖는 IC 패키지를 포함하는 라디오 주파수(RF: radio-frequency) 모듈을 포함하는 예시적인 무선 통신 디바이스의 블록도이다.
[0013] 도 7은 도 4 또는 도 5에 도시된 바와 같이 본원에 개시된 임의의 양태들에 따른 더 높은 밀도 D2D 상호연결들을 위한 다중-행 원주형 다이 상호연결들을 갖는 IC들을 포함하는 예시적인 IC 패키지의 블록도이다.
[0014] 이제 도면의 도안들을 참조하여, 본 개시내용의 여러 예시적인 양태들이 설명된다. "예시적인"이라는 단어는 "예, 사례 또는 예시로서의 역할을 하는 것"을 의미하도록 본원에서 사용된다. 본원에서 "예시적인" 것으로 설명된 임의의 양태가 반드시 다른 양태들에 비해 바람직하거나 유리한 것으로 해석되지 않아야 한다.
[0015] 본원에 개시된 양태들은 고밀도 다이 간(D2D) 상호연결들을 포함하는 IC 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(IC)들을 포함한다. IC 패키지에 밀접하게 통합된 IC들은 IC 에지들을 따라 배치된 D2D 상호연결들의 길이를 최소화하기 위해 에지 간에 포지셔닝된다. IC 에지의 길이를 따라 맞는 전도성 층의 D2D 상호연결의 최대 개수는 D2D 상호연결이 결합된 D2D 상호연결들의 중심 간 거리 또는 피치와 또한 다이 상호연결들(예를 들어, 범프들 또는 스터드들)의 피치에 따른다. D2D 상호연결 피치보다 상당히 큰 다이 상호연결 피치는 IC 에지의 선형 치수를 많이 차지할 수 있으므로, D2D 상호연결들을 라우팅하기 위한 공간을 더 적게 남긴다. 예시적인 양태들에서, 전도성 층에서 D2D 상호연결들의 증가된 밀도를 위한 다중-행 열 다이 상호연결들을 갖는 IC들을 포함하는 IC 패키지가 개시된다. 각각 복수의 다이 상호연결 행들과 2 개의 열들을 포함하는 다이 상호연결 열 클러스터들에 다이 상호연결들을 포지셔닝하는 것은 다이 상호연결들이 차지하는 선형 치수를 줄이고 더 많은 D2D 상호연결들을 위한 자리를 남긴다. 다이 상호연결 열 클러스터 피치는 인접한 다이 상호연결 열 클러스터들의 열들 사이의 거리이고, 이 거리는 열 클러스터들 내의 열들 사이의 다이 상호연결 피치보다 크다. 다이 상호연결들은 다중-행 열 클러스터들 사이의 공간에 배치될 수 있고 추가적인 다이 상호연결들은 다이 상호연결 열 클러스터들 사이의 D2D 상호연결 피치로 배치될 수 있다. 다중-행 열 다이 상호연결들을 포함하는 IC들을 갖는 IC 패키지들은 더 나은 IC 집적을 위해 더 많은 개수의 D2D 상호연결들을 가진다.
[0016] 도 1은 IC(104)들을 에지 간 상호연결하는 데 사용되는 D2D 상호연결들(102)에 결합된 다이 상호연결들(100)의 평면도의 예시이다. 도 1의 D2D 상호연결들(102)은 IC(104)들 중 제1 IC 상의 다이 상호연결들(100) 중 하나를 IC(104)들 중 다른 IC 상의 다이 상호연결들(100) 중 하나 이상에 결합하는 전도성 층(108)에 배치된 와이어들(106)이다. 도 1의 다이 상호연결(100)들은 IC들(104)의 회로 층(도시되지 않음)을 외부 회로에 결합하기 위해 IC들(104) 상에 배치된 전도성 금속 또는 금속 합금의 범프들 또는 스터드들이다. 전도성 층(108)은 예를 들어 금속 또는 금속 합금일 수 있다. 다이 상호연결들(100)은 수평 치수(H1) 및 수직 치수(V1)를 갖고 기술 및/또는 제조 제한들에 따라 서로 분리된다. 다이 상호연결들(100)은 행 다이 상호연결 피치(PDIR1)로 수평으로 이격되고 열 다이 상호연결 피치(PDIC1)로 수직으로 이격된다.
[0017] IC(104) 상의 다이 상호연결들(100)의 개수를 최대화하기 위해, 다이 상호연결들은 수평(즉, X-축 방향)으로 연장되는 제1 행(110A), 중간 행(110B) 및 마지막 행(110C)에 배열되고, 여기서 중간 행(110B)의 다이 상호연결들(100)은 제1 행(110A)과 마지막 행(110C)의 다이 상호연결들(100) 사이의 공간들(112) 중앙에 위치(center)된다. 중간 행(110B)의 다이 상호연결들(100)은 제1 행(110A) 및 마지막 행(110C)의 다이 상호연결들(100)과 수직 방향(즉, Y-축 방향)으로 정렬되지 않는다.
[0018] 대조적으로, D2D 상호연결들(102)은 행 다이 상호연결 피치(PDIR1)보다 작은 피치(PD2D)로 배치될 수 있다. 따라서, D2D 상호연결들(102)은 다이 상호연결들(100)이 서로에 대해 있을 수 있는 것보다 다이 상호연결들(100)에 더 가까울 수 있다. 이것은 2 개의 D2D 상호연결들(102)이 제1 행(110A)의 행 다이 상호연결 피치(PDIR1)로 분리된 다이 상호연결들(100) 사이에 라우팅되게 한다.
[0019] 그러나, 다이 상호연결들(100)의 밀도를 최적화하기 위한 도 1의 배열은 IC(104)의 에지(114)를 따라 행 다이 상호연결 피치(PDIR1) 내에(즉, 각각의 다이 상호연결(100)에 대해) 단지 3 개의 D2D 상호연결들(102)만을 포함한다. 따라서, 다이 상호연결들(100)의 밀도를 최대화하는 것은 에지(114)를 따라 전도성 층(108)에 맞을 D2D 상호연결들(102)의 개수를 최대화하지 않는다. IC들(104)의 집적이 다수의 D2D 상호연결들(102)에 의해 제한될 수 있기 때문에, IC들(104)의 집적은 도 1의 다이 상호연결들(100)의 배열에 의해 제한된다. IC들(104)의 집적 레벨을 증가시키기 위해, 에지(114)를 따라 D2D 상호연결들(102)의 밀도가 증가될 필요가 있다. 이러한 밀도의 증가는 에지(114)를 따라 제1 행(110A)에 더 적은 개수의 다이 상호연결들(100)을 위치시킴으로써 달성될 수 있고, 이는 더 많은 D2D 상호연결들(102)을 위한 자리를 만들 것이다.
[0020] 이와 관련하여, 도 2는 IC들(204) 상의 다이 상호연결 열 클러스터들(202)에 배치된 예시적인 다중-행 열 다이 상호연결들(200A 및 200B)("제1 다이 상호연결 200A" 및 "제2 다이 상호연결 200B")의 평면도의 예시이다. 다이 상호연결 열 클러스터들(202)은 제1 다이 상호연결 열 클러스터(202(1)) 및 제2 다이 상호연결 열 클러스터(202(2))를 포함한다. 다이 상호연결 열 클러스터들(202(1) 및 202(2))에 배치된 다이 상호연결들(200A 및 200B)은 D2D 상호연결들(206)의 더 높은 밀도가 하나의 IC(204)에서 다른 IC(204)로 에지(210)를 따라 전도성 층(208)에서 라우팅되게 한다. 전도성 층(208)은 예를 들어 금속 층 또는 금속 합금 층일 수 있다. 제1 및 제2 다이 상호연결들(200A 및 200B) 각각이 IC(204)의 기판(212)의 회로 층(도시되지 않음)을 외부 회로(예를 들어, 다른 IC(204))에 결합하도록 구성되기 때문에, 도 2의 D2D 상호연결들(206)의 더 높은 밀도는 도 1보다 IC들(204)의 회로 층들 사이에 더 높은 레벨의 집적을 제공한다.
[0021] 다이 상호연결 열 클러스터(202(1))는 제1 다이 상호연결(200A) 및 제2 다이 상호연결(200B)을 각각 포함하는 복수의 제1 다이 상호연결 행들(213(1)-213(5))을 포함하고 다이 상호연결 열 클러스터(202(2))는 제1 다이 상호연결(200A) 및 제2 다이 상호연결(200B)을 각각 포함하는 복수의 제2 다이 상호연결 행들(214(1)-214(5))을 포함한다. 제1 다이 상호연결 열 클러스터(202(1))의 제1 다이 상호연결 행들(213(1)-213(5)) 각각 내에서, 제1 다이 상호연결(200A)은 행 다이 상호연결 피치(PDIR2)로 제2 다이 상호연결(200B)로부터 분리된다.
[0022] 게다가, 제2 다이 상호연결 열 클러스터(202(2))는 복수의 제2 다이 상호연결 행들(214(1)-214(5))을 포함한다. 제1 다이 상호연결 행(213(1))의 제1 및 제2 다이 상호연결들(200A 및 200B)은 행 다이 상호연결 피치(PDIR2)로 X-축 방향(예를 들어, 도 2에서 수평)으로 연장되는 축(AX1)을 따라 이격된다. 제2 다이 상호연결 열 클러스터(202(2))의 대응하는 제2 다이 상호연결 행(214(1))의 제1 및 제2 다이 상호연결들(200A 및 200B)은 또한 행 다이 상호연결 피치(PDIR2)로 축(AX1)을 따라 이격된다. 예에서, 축(AX1)은 기판(212)의 에지(210)에 평행할 수 있다.
[0023] 2 개의 D2D 상호연결들(206)은 제1 다이 상호연결 행들(213(1)-213(5)) 각각에서 행 다이 상호연결 피치(PDIR2)로 이격된 제1 및 제2 다이 상호연결들(200A 및 200B) 사이에 라우팅될 수 있다. 제1 다이 상호연결 열 클러스터(202(1)) 및 제2 다이 상호연결 열 클러스터(202(2))는 행 다이 상호연결 피치(PDIR2)보다 큰 열 클러스터 피치(PCC2)로 이격된다. 예를 들어, 제1 다이 상호연결 열 클러스터(202(1))의 제1 다이 상호연결 행(213(1))의 제2 다이 상호연결(200B)은 (예를 들어, 축(AX1)을 따라) 제2 다이 상호연결 열 클러스터(202(2))의 대응하는 제2 다이 상호연결 행(214(1))의 제1 다이 상호연결(200A)에 인접한다(예를 들어, 다음으로 가장 가까움). 제1 다이 상호연결 행(213(1))의 제2 다이 상호연결(200B)은 열 클러스터 피치(PCC2)로 제2 다이 상호연결 행(214(1))의 제1 다이 상호연결(200A)로부터 이격된다. 제1 다이 상호연결 열 클러스터(202(1))의 제2 다이 상호연결(200B)은 제2 다이 상호연결 열 클러스터(202(2))의 제1 다이 상호연결(200A)에 인접한 것으로 간주되는데, 그 이유는 제2 다이 상호연결(200B)이 (예를 들어, 축(AX1)을 따라) 제2 다이 상호연결 열 클러스터(202(2))의 제1 다이 상호연결(200A)에 다음으로 가까운 다이 상호연결들 중 하나이기 때문이다.
[0024] 열 클러스터 피치(PCC2)는 행 다이 상호연결 피치(PDIR2)보다 크다. 따라서, 도 1과 비교하여, 제1 및 제2 다이 상호연결들(200A 및 200B)은 에지(210)를 따라 더 적은 선형 범위를 점유하여, 다이 상호연결 열 클러스터들(202) 사이의 에지(210)를 따라 맞도록 더 많은 D2D 상호연결들(206)에 대한 자리를 남긴다. 이와 관련하여, 도 2의 에지(210) 상의 D2D 상호연결들(206)의 밀도는 도 1의 에지(114)를 따른 D2D 상호연결들(102)의 밀도보다 높다. D2D 상호연결들(206)의 이러한 더 높은 밀도는 D2D 상호연결들(206)의 총 개수를 증가시켜, 도 1의 다이 상호연결들(100)보다 도 2의 다중-행 열 제1 및 제2 다이 상호연결들(200A 및 200B)을 사용하여 더 높은 레벨의 집적을 달성하는 것을 가능하게 한다.
[0025] 계속해서 도 2를 참조하면, 제1 및 제2 다이 상호연결 열 클러스터들(202(1) 및 202(2))의 복수의 제1 다이 상호연결 행들(213(1)-213(5)) 및 제2 다이 상호연결 행들(214(1)-214(5))의 개수는 적어도 3 개 내지 최대 6 개 또는 그 초과일 수 있다. 제1 다이 상호연결 열 클러스터(202(1)) 내의 복수의 제1 다이 상호연결 행들(213(1)-213(5))은 제1 다이 상호연결들(200A)이 축(AY1)을 따라 제1 열(216A)에 배열(예를 들어, 도 2에서 Y-축 방향(수직)으로 연장)되고 열 다이 상호연결 피치(PDIC2)로 이격되도록 정렬된다. 제1 다이 상호연결 열 클러스터(202(1))의 제2 다이 상호연결들(200B)은 축(AY2)을 따라 제2 열(216B)에 배열되고 또한 열 다이 상호연결 피치(PDIC2)로 이격된다. 일부 예들에서, 열 다이 상호연결 피치(PDIC2)는 행 다이 상호연결 피치(PDIR2)와 동일하다.
[0026] 도 2에 도시되지 않은 예에서, IC들(204) 각각은 제1 및 제2 다이 상호연결 열 클러스터들(202(1) 및 202(2))에서와 같이 축(AX1)을 따라 행 다이 상호연결 피치(PDIR2)로 제2 다이 상호연결들(200B)로부터 이격된 제1 다이 상호연결들(200A)을 포함하는 제3 다이 상호연결 열 클러스터(도시되지 않음)를 포함할 수 있다. 추가적인 다이 상호연결 열 클러스터들은 IC들(204)의 에지(210)의 치수들에 따라 포함될 수 있다.
[0027] 도 2의 다이 상호연결들(200A 및 200B)은 예를 들어 IC들(204) 상의 땜납, 구리, 알루미늄 또는 금속 합금으로 형성된 범프들 또는 스터드들일 수 있다. D2D 상호연결들(206)은 예를 들어 와이어들, 트레이스들 또는 금속 또는 전도성 재료의 라인들이다.
[0028] 도 3a 및 도 3b는 금속 또는 금속 합금 또는 다른 전도성 재료일 수 있는 전도성 층(308) 내의 D2D 상호연결들(306)에 의해 IC(304R)의 다이 상호연결 열 클러스터들(302R(1)-302R(8))에 결합된 IC(304L)의 다이 상호연결 열 클러스터들(302L(1)-302L(8))을 포함하는 IC 패키지(300)의 평면도의 예시들이다. 다이 상호연결 열 클러스터들(302L(1)-302L(8) 및 302R(1)-302R(8) 각각의 다이 상호연결들(310A 및 310B)은 IC들(304L 및 304R)의 회로 층들(도시되지 않음)을 외부적으로 (예를 들어, 서로) 연결하도록 구성된다.
[0029] 다이 상호연결 열 클러스터들(302L(1)-302L(8) 및 302R(1)-302R(8))(집합적으로 다이 상호연결 열 클러스터들(302))에 다이 상호연결들(310A 및 310B)을 배열하는 것은 도 1의 IC들에서보다 전도성 층(308)에서 D2D 상호연결들(306)의 보다 조밀한 라우팅을 가능하게 한다. 따라서, 다이 상호연결들(310A 및 310B)의 배열에 대한 상세한 설명이 제공된다. 제1 다이 상호연결 열 클러스터(302L(1)) 및 제2 다이 상호연결 열 클러스터(302L(2))를 특히 참조하여 설명이 제공된다.
[0030] 제1 다이 상호연결 열 클러스터(302L(1))는 복수의 제1 다이 상호연결 행들(312L(1)(1)-312L(1)(6))(집합적으로 "312L(1)")을 포함하고, 제2 다이 상호연결 열 클러스터는(302L(2))는 복수의 제2 다이 상호연결 행들(312L(2)(1)-312L(2)(6))(집합적으로 "312L(2)")을 포함한다. 제1 다이 상호연결 행들(312L(1)) 각각의 다이 상호연결들(310A 및 310B)은 행 다이 상호연결 피치(PDIR3)로 제2 다이 상호연결(310B)로부터 X-축 방향으로 이격된 제1 다이 상호연결(310A)을 포함한다. 그러나, 제1 다이 상호연결 열 클러스터(302L(1))의 제2 다이 상호연결들(310B)과 제2 다이 상호연결 열 클러스터(302L(2))의 인접한 제1 다이 상호연결(310A) 사이의 X-축 방향의 간격은 행 다이 상호연결 피치(PDIR3)보다 큰 열 클러스터 피치(PCC3)이다. 제2 다이 상호연결 열 클러스터(302L(2))의 제2 다이 상호연결들(310B)은 제2 다이 상호연결 열 클러스터(302L(2))의 제1 다이 상호연결들(310A)에 인접하는데, 그 이유는 제1 다이 상호연결 열 클러스터(302L(1))의 복수의 제1 다이 상호연결 행들(312L(1)) 중 제2 다이 상호연결들(310B)이 수평(즉, 도 3a의 Y-축 방향)으로 연장되는 축(AY31)을 따라 복수의 제2 다이 상호연결 행들(312L(2)) 내의 제1 다이 상호연결들(310A)에 옆에 있기 때문이다. 행 다이 상호연결 피치(PDIR3)보다 더 큰 열 클러스터 피치(PCC3)는 더 많은 D2D 상호연결들(306)이 예를 들어 복수의 제1 다이 상호연결 행들(312L(1)) 내의 제1 및 제2 다이 상호연결들(310A 및 310B) 사이보다 제1 다이 상호연결 열 클러스터(302L(1))와 제2 다이 상호연결 열 클러스터(302L(2)) 사이의 전도성 층(308)에서 라우팅되게 한다.
[0031] 복수의 제1 다이 상호연결 행들(312L(1))은 제1 다이 상호연결 행들(312L(1)(1)-312L(1)(6))을 포함하고, 복수의 제2 다이 상호연결 행들(312L(2))은 제2 다이 상호연결 행들(312L(2)(1)-312L(2)(6))을 포함한다. 제1 다이 상호연결 행들(312L(1)(1)-312L(1)(6))은 Y-축 방향으로 열 다이 상호연결 피치(PCC3)로 서로 이격되고 제2 다이 상호연결 행들(312L(2)(1)-312L(2)(6))은 또한 Y-축 방향으로 열 다이 상호연결 치(PDIC3)에서 서로 이격된다. 따라서, 제1 다이 상호연결 행들(312L(1)(1)-312L(1)(6))의 제1 다이 상호연결들(310A)은 X축 방향으로 축(AX31)을 열(314A(1))의 열 다이 상호연결 피치(PDIC3)로 서로 이격된다. 제1 다이 상호연결 행들(312L(1)(1)-312L(1)(6))의 제2 다이 상호연결들(310B)은 축(BX31)을 따라 열(314B(1))의 열 다이 상호연결 피치(PDIC3)로 서로 이격된다. 제2 다이 상호연결 행들(312L(2)(1)-312L(2)(6))의 제1 다이 상호연결들(310A)은 축(AX32)을 따라 열(314A(2))의 열 다이 상호연결 피치(PDIC3)로 서로 이격된다. 일부 예들에서, 열 다이 상호연결 피치(PDIC3)는 행 다이 상호연결 피치(PDIR3)와 동일하다.
[0032] IC(304L)의 제1 다이 상호연결 열 클러스터(302L(1)) 및 제2 다이 상호연결 열 클러스터(302L(2))는 전도성 층(308)의 D2D 상호연결들(306)을 통해 각각 IC(304R)의 제1 다이 상호연결 열 클러스터(302R(1)) 및 제2 다이 상호연결 열 클러스터(302R(2))에 결합된다.
[0033] D2D 상호연결들(306)은 제1 다이 상호연결 열 클러스터(302L(1))의 제1 다이 상호연결들(310A)을 제1 다이 상호연결 열 클러스터(302R(1))의 제1 다이 상호연결들(310A)에 결합하기 위한 제1 복수의 D2D 상호연결들(306A(1))을 포함한다. D2D 상호연결들(306)은 또한 제1 다이 상호연결 열 클러스터(302L(1))의 제2 다이 상호연결들(310B)을 제1 다이 상호연결 열 클러스터(302R(1))의 제2 다이 상호연결들(310B)에 결합하기 위해 제2 복수의 D2D 상호연결들(306B(1))을 포함한다. 제3 복수의 D2D 상호연결들(306A(2))은 제2 다이 상호연결 열 클러스터(302L(2))의 제1 다이 상호연결들(310A)을 제2 다이 상호연결 열 클러스터(302R(2))의 제1 다이 상호연결들(310A)에 결합한다.
[0034] 제1 복수의 D2D 상호연결들(306A(1)) 중 하나는 축(AX31)을 따라 연장되고 제1 다이 상호연결 행(312L(1)(1))(즉, IC(304L)의 에지(316L)에 가장 가까움)의 제1 다이 상호연결(310A)을 IC(304R)의 에지(316R)에 가장 가까운 제1 다이 상호연결 행(312R(1)(1))의 제1 다이 상호연결(310A)에 결합한다. 제1 복수의 D2D 상호연결들(306A(1)) 중 다른 하나는 축(AX31)과 축(BX31) 사이에 배치되어 복수의 제1 다이 상호연결 행들(312L(1)) 중 다른 하나에 있는 제1 다이 상호연결들(310A) 중 하나를 복수의 제1 다이 상호연결 행들(312R(1)) 중 다른 하나에 있는 제1 다이 상호연결들(310A) 중 하나에 결합한다.
[0035] 제2 복수의 D2D 상호연결들(306B(1)) 중 하나는 축(BX31)을 따라 연장되고 제1 다이 상호연결 행(312L(1)(1))의 제2 다이 상호연결(310B)을 IC(304R)의 1 다이 상호연결 행((312R)(1)(1))의 제2 다이 상호연결(310B)에 연결한다. 제2 복수의 D2D 상호연결들(306B(1)) 중 다른 하나는 축(AX32)과 축(BX31) 사이에 배치되어 복수의 제1 다이 상호연결 행들(312L(1)) 중 다른 하나에 있는 제2 다이 상호연결들(310B) 중 하나를 복수의 제1 다이 상호연결 행들(312R(1)) 중 다른 하나에 있는 제2 다이 상호연결들(310B) 중 하나에 결합한다.
[0036] 제3 복수의 D2D 상호연결들(306A(2)) 중 하나는 축(AY2)을 따라 연장되고 제2 다이 상호연결 행(312L(2)(1))(즉, IC(304L)의 에지(316L)에 가장 가까움)의 제1 다이 상호연결(310A)을 IC(304R)의 에지(316R)에 가장 가까운 제2 다이 상호연결 행(312R(2)(1))의 제1 다이 상호연결(310A)에 결합한다. 제3 복수의 D2D 상호연결들(306A(2)) 중 다른 하나는 축(AX32)과 축(BX32) 사이에 배치되어 복수의 제2 다이 상호연결 행들(312L(2)) 중 다른 하나에 있는 제1 다이 상호연결들(310A) 중 하나를 복수의 제2 다이 상호연결 행들(312R(2)) 중 다른 하나에 있는 제1 다이 상호연결들(310A) 중 하나에 결합한다.
[0037] 개수(NB1)는 제2 복수의 D2D 상호연결들(306B(1))의 개수이고, 이는 복수의 제1 다이 상호연결 행들(312L(1))의 개수에 의존하고 개수(NA2)는 제3 복수의 D2D 상호연결들(306A)(2))의 개수이고, 이는 복수의 제2 다이 상호연결 행들(312L(2))의 개수에 의존한다. 제2 복수의 D2D 상호연결들(306B(1)) 중 하나가 축(BX31)을 따라 연장되고 제2 복수의 D2D 상호연결들(306B(1)) 중 다른 하나가 축(AX31)과 축(BX31) 사이에 배치되기 때문에, 개수(MB1)(여기서 MB1 = NB1-2)는 제1 다이 상호연결 열 클러스터(302L(1))와 제2 다이 상호연결 열 클러스터(302L(2)) 사이에 라우팅된 제2 복수의 D2D 상호연결들(306B(1))의 개수이다. 즉, 제2 복수의 D2D 상호연결들(306B(1))의 개수(MB1)는 제2 복수의 D2D 상호연결들(306B(1)) 중 2 개를 제외하고 모두와 동일하다. 유사하게, 개수(MA2)(여기서 MA2 = NA2-2)는 제3 복수의 D2D 상호연결들(306A(2)) 중 2 개를 제외하고 모두를 포함하는 제3 복수의 D2D 상호연결들(306A(2))의 개수이다. 제3 복수의 D2D 상호연결들(306A(2))의 개수(MA2)는 또한 축(BX31)과 축(AX32) 사이에 배치된다.
[0038] 제1 다이 상호연결 열 클러스터(302L(1))와 제2 다이 상호연결 열 클러스터(302L(2)) 사이의 전도성 층(308)에 배치된 제2 복수의 D2D 상호연결들(306B(1)) 및 제3 복수의 D2D 상호연결들(306A(2))의 총 TB1A2(TB1A2 = MB1 + MA2)는 복수의 제1 다이 상호연결 행들(312L(1))의 개수와 복수의 제2 다이 상호연결 행들(312L(2))의 개수에 따른다. 그러므로, 적어도, 제2 복수의 D2D 상호연결들(306B(1)) 및 제3 복수의 D2D 상호연결들(306A(2))의 총 TB1A2를 포함하기에 충분히 넓어야 하는 열 클러스터 피치(PCC3)는 복수의 제1 다이 상호연결 행들(312L(1))의 개수 및 복수의 제2 다이 상호연결 행들(312L(2))의 개수에 따른다. 열 클러스터 피치(PCC3)는 또한 D2D 상호연결들(306)의 D2D 상호연결 피치(PD2D)에 따른다. 이와 관련하여, 열 클러스터 피치(PCC3)는 적어도 총 TB1A2(여기서 TB1A2 = MB1 + MA2) 곱하기 D2D 상호연결 피치(PD2D)이다.
[0039] 도 4는 도 3a 및 도 3b의 IC들(304L 및 304R)에 대응하는 IC들(400L 및 400R)의 측단면도의 예시이다. IC들(400L 및 400R)은 IC 패키지(408)의 기판(406)에 배치된 전도성 층(404)에서 D2D 상호연결(402)에 의해 상호연결된다. D2D 상호연결들(402)은 기판(406)의 형성 동안 전도성 층(404)에 형성된다. IC 패키지(408)는 위에서 개시된 예시적인 양태들을 이용하는 일 예이다. IC들(400L 및 400R)은 다이 상호연결(410)에 의해 기판(406) 상에 배치되고 결합된다. 다이 상호연결들(410) 중 하나만이 IC들(400L 및 400R) 각각에 대해 도시되어 있지만, IC들(400L 및 400R)이 도 3a 및 도 3b의 제1 및 제2 다이 상호연결들(310A 및 310B)에 대응하는 복수의 다이 상호연결들(410)을 포함한다는 것이 이해되어야 한다. IC들(400L 및 400R)은 다이 상호연결들(410)이 IC들(400L 및 400R)과 기판(406) 사이에 있고 콘택들(412)에 의해 전도성 층(404)에 결합되는 플립-칩 구성으로 기판(406)에 결합된다. 콘택들(412)은 다이 상호연결들(410)의 표면 전체 또는 일부 위에 배치될 수 있다. 따라서, 전도성 층(404)은 다이 상호연결들(410)의 영역을 포함할 수 있다. IC들(400L 및 400R)은 IC 패키지(408)에 구조적 무결성을 제공하는 몰딩 화합물(414)에 의해 둘러싸인다.
[0040] 도 5는 위에서 논의된 예시적인 양태들을 포함하는 IC 패키지(502) 내의 IC들(500L 및 500R)의 단면도의 예시이다. IC들(500L 및 500R)은 도 3a 및 도 3b의 IC들(304L 및 304R)에 대응한다. 도 5의 구성에서, 다이 상호연결들(504)은 전도성 층(508)에 형성된 D2D 상호연결(506)에 의해 서로 결합된다. 몰딩 화합물(510)은 IC들(500L 및 500R) 및 다이 상호연결들(504)을 둘러싼다. 몰딩 화합물(510) 위에 형성된 절연 층(insulating layer)(511)은 다이 상호연결들(504) 위에서 제거된다. 따라서, 전도성 층(508)은 절연 층(511) 상에 전도성 층(508)을 형성하는 동안 다이 상호연결들(504) 상에 콘택들(512)을 형성한다. 전도성 층(508)은 패턴화되어 D2D 상호연결들(506)을 형성한다.
[0041] 도 6은 하나 이상의 집적 회로들(IC)(602)로부터 형성된 라디오 주파수(RF) 구성요소들을 포함하는 예시적인 무선 통신 디바이스(600)를 예시하고, 여기서 IC(602) 중 임의의 IC는 도 2, 도 3a 및 도 3b에 예시되고 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위한 다이 상호연결 열 클러스터들에서 IC 에지들에 배치된 예시적인 다중-행 열 다이 상호연결들을 포함할 수 있다. 무선 통신 디바이스(600)는 예들로서 위에서-언급된 임의의 디바이스들을 포함하거나 디바이스가 제공될 수 있다. 도 6에 도시된 바와 같이, 무선 통신 디바이스(600)는 트랜시버(604) 및 데이터 프로세서(606)를 포함한다. 데이터 프로세서(606)는 데이터 및 프로그램 코드들을 저장하기 위한 메모리를 포함할 수 있다. 트랜시버(604)는 양방향 통신들을 지원하는 전송기(608) 및 수신기(610)를 포함한다. 일반적으로, 무선 통신 디바이스(600)는 임의의 수의 통신 시스템들 및 주파수 대역들에 대해 임의의 수의 전송기들(608) 및/또는 수신기들(610)을 포함할 수 있다. 트랜시버(604)의 전부 또는 일부는 하나 이상의 아날로그 IC들, RFIC들, 혼합 신호 IC들 등에서 구현될 수 있다.
[0042] 전송기(608) 또는 수신기(610)는 슈퍼-헤테로다인 아키텍처 또는 직접-변환 아키텍처로 구현될 수 있다. 슈퍼-헤테로다인 아키텍처에서, 신호는 다수의 스테이지들에서 RF와 기저대역 사이에서 주파수-변환되는데, 예를 들어, 하나의 스테이지에서 RF로부터 IF(intermediate frequency)로 주파수-변환된 다음, 다른 스테이지에서 IF로부터 기저대역으로 주파수-변환된다. 직접-변환 아키텍처에서, 신호는 하나의 스테이지에서 RF와 기저대역 사이에서 주파수-변환된다. 슈퍼-헤테로다인 및 직접-변환 아키텍처들은 상이한 회로 블록들을 사용하고 그리고/또는 상이한 요건들을 사용할 수 있다. 도 6의 무선 통신 디바이스(600)에서, 전송기(608) 및 수신기(610)는 직접-변환 아키텍처로 구현된다.
[0043] 전송 경로에서, 데이터 프로세서(606)는 전송될 데이터를 프로세싱하고 I 및 Q 아날로그 출력 신호들을 전송기(608)에 제공한다. 예시적인 무선 통신 디바이스(600)에서, 데이터 프로세서(606)는 데이터 프로세서(606)에 의해 생성된 디지털 신호들을 추가 프로세싱을 위해 예를 들어 I 및 Q 아날로그 출력 신호들, 예를 들어 I 및 Q 출력 전류들로 변환하기 위한 디지털-아날로그 컨버터들(DAC)(612(1), 612(2))을 포함한다.
[0044] 전송기(608) 내에서, 저역통과 필터들(614(1), 614(2))은 I 및 Q 아날로그 출력 신호들을 각각 필터링하여, 이전의 디지털-아날로그 변환에 의해 야기된 원하지 않는 신호들을 제거한다. 증폭기들(AMP)(616(1), 616(2))은 각각 저역통과 필터들(614(1), 614(2))로부터의 신호들을 증폭하고 I 및 Q 기저대역 신호를 제공한다. 업컨버터(618)는 TX LO 신호 생성기(622)로부터 믹서들(620(1), 620(2))을 통해 I 및 Q 전송(TX) 로컬 오실레이터(LO) 신호로 I 및 Q 기저대역 신호들을 업컨버팅하여 업컨버팅된 신호(624)를 제공한다. 필터(626)는 업컨버팅된 신호(624)를 필터링하여 주파수 업컨버션(frequency upconversion)에 의해 발생된 원하지 않는 신호들 및 수신 주파수 대역의 잡음을 제거한다. 전력 증폭기(PA)(628)는 필터(626)로부터 업컨버팅된 신호(624)를 증폭하여 원하는 출력 전력 레벨을 획득하고 전송 RF 신호를 제공한다. 전송 RF 신호는 듀플렉서 또는 스위치(630)를 통해 라우팅되고 안테나(632)를 통해 전송된다.
[0045] 수신 경로에서, 안테나(632)는 기지국들에 의해 전송된 신호들을 수신하고 듀플렉서 또는 스위치(630)를 통해 라우팅되고 저잡음 증폭기(LNA)(634)에 제공되는 수신된 RF 신호를 제공한다. 듀플렉서 또는 스위치(630)는 RX 신호들이 TX 신호들로부터 분리되도록 특정 수신(RX) 대 TX 듀플렉서 주파수 분리로 동작하도록 설계된다. 수신된 RF 신호는 LNA(634)에 의해 증폭되고 필터(636)에 의해 필터링되어 원하는 RF 입력 신호를 획득한다. 다운컨버션 믹서(downconversion mixer)들(638(1), 638(2))은 필터(636)의 출력을 RX LO 신호 생성기(640)로부터의 I 및 Q RX LO 신호들(즉, LO_I 및 LO_Q)와 혼합하여 I 및 Q 기저대역 신호들을 생성한다. I 및 Q 기저대역 신호들은 AMP들(642(1), 642(2))에 의해 증폭되고 저역통과 필터들(644(1), 644(2))에 의해 추가로 필터링되어 데이터 프로세서(606)에 제공되는 I 및 Q 아날로그 입력 신호들을 획득한다. 이 예에서, 데이터 프로세서(606)는 데이터 프로세서(606)에 의해 추가로 프로세싱될 아날로그 입력 신호들을 디지털 신호들로 변환하기 위한 아날로그-디지털 컨버터들(ADC)(646(1), 646(2))을 포함한다.
[0046] 도 6의 무선 통신 디바이스(600)에서, TX LO 신호 생성기(622)는 주파수 업컨버션에 사용되는 I 및 Q TX LO 신호들을 생성하는 반면, RX LO 신호 생성기(640)는 주파수 다운컨버션에 사용되는 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정 기본 주파수를 갖는 주기적 신호이다. TX 위상 고정 루프(PLL) 회로(648)는 데이터 프로세서(606)로부터 타이밍 정보를 수신하고 TX LO 신호 생성기(622)로부터의 TX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다. 유사하게, RX PLL 회로(650)는 데이터 프로세서(606)로부터 타이밍 정보를 수신하고 RX LO 신호 생성기(640)로부터의 RX LO 신호들의 주파수 및/또는 위상을 조정하는데 사용되는 제어 신호를 생성한다.
[0047] 도 2, 도 3a 및 도 3b에 예시되고, 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위해 다이 상호연결 열 클러스터의 IC 에지들에 배치된 예시적인 다중-행 열 다이 상호연결들을 각각 포함하는 무선 통신 디바이스들(600)은 임의의 프로세서-기반 디바이스에 제공되거나 통합될 수 있다. 예들은, 제한 없이, 셋톱 박스, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 위성 위치확인 시스템(GPS) 디바이스, 모바일 폰, 셀룰러 폰, 스마트폰, 세션 개시 프로토콜(SIP) 전화, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 모바일 컴퓨팅 디바이스, 웨어러블 컴퓨팅 디바이스(예를 들어, 스마트 워치, 건강 또는 피트니스 트래커, 안경 등), 데스크톱 컴퓨터, PDA(Personal Digital Assistant), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 음악 플레이어, 디지털 음악 플레이어, 휴대용 음악 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 자동차, 차량 구성요소, 항공 전자 시스템들, 드론 및 멀티콥터(multicopter)를 포함한다.
[0048] 이와 관련하여, 도 7은 도 2, 도 3a 및 도 3b에 예시되고, 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위해 다이 상호연결 열 클러스터들의 IC 에지들에 배치된 다중-행 열 다이 상호연결들을 포함하는 프로세서-기반 시스템(700)의 예를 예시한다. 이 예에서, 프로세서-기반 시스템(700)은 각각 하나 이상의 프로세서들(704)을 포함하는 CPU 또는 프로세서 코어들로 또한 지칭될 수 있는 하나 이상의 CPU(central processor unit)(702)들을 포함한다. CPU(들)(702)는 일시적으로 저장된 데이터에 대한 신속한 액세스를 위해 프로세서(들)(704)에 결합된 캐시 메모리(706)를 가질 수 있다. 예로서, 프로세서(들)(704)는 도 2, 도 3a 및 도 3b에 예시되고, 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위해 다이 상호연결 열 클러스터들의 IC 에지들에 배치된 예시적인 다중-행 열 다이 상호연결들을 포함할 수 있다. CPU(들)(702)는 시스템 버스(708)에 결합되고 프로세서-기반 시스템(700)에 포함된 마스터 및 슬레이브 디바이스들을 상호결합할 수 있다. 잘 알려진 바와 같이, CPU(들)(702)는 시스템 버스(708)를 통해 주소, 제어 및 데이터 정보를 교환함으로써 이러한 다른 디바이스들과 통신한다. 예를 들어, CPU(들)(702)는 슬레이브 디바이스의 예로서 메모리 제어기(710)에 버스 트랜잭션 요청을 통신할 수 있다. 도 7에 예시되어 있지 않지만, 다수의 시스템 버스들(708)이 제공될 수 있고, 각각의 시스템 버스(708)는 상이한 패브릭(fabric)을 구성한다.
[0049] 다른 마스터 및 슬레이브 디바이스들은 시스템 버스(708)에 연결될 수 있다. 도 7에 예시된 바와 같이, 이들 디바이스들은 메모리 제어기(710) 및 하나 이상의 메모리 어레이들(714), 하나 이상의 입력 디바이스들(716), 하나 이상의 출력 디바이스들(718), 하나 이상의 네트워크 인터페이스 디바이스들(720), 및 하나 이상의 디스플레이 제어기들(722)을 예들로서 포함하는 메모리 시스템(712)을 포함할 수 있다. 메모리 시스템(712), 하나 이상의 입력 디바이스들(716), 하나 이상의 출력 디바이스들(718), 하나 이상의 네트워크 인터페이스 디바이스들(720) 및 하나 이상의 디스플레이 제어기들(722) 각각은 도 2, 도 3a 및 도 3b에 예시되고, 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위한 다이 상호연결 열 클러스터들의 IC 에지들에 배치된 예시적인 다중-행 열 다이 상호연결들을 포함할 수 있다. 입력 디바이스(들)(716)는 입력 키들, 스위치들, 음성 프로세서들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(718)는 오디오, 비디오, 다른 시각적 표시기들 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(720)는 네트워크(724)와의 데이터 교환을 허용하도록 구성된 임의의 디바이스일 수 있다. 네트워크(724)는 유선 또는 무선 네트워크, 사설 또는 공용 네트워크, LAN(Local Area Network), WLAN(Wireless Local Area Network), 광역 네트워크(WAN), BLUETOOTH™ 네트워크 및 인터넷을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(720)는 원하는 임의의 유형의 통신 프로토콜을 지원하도록 구성될 수 있다.
[0050] CPU(들)(702)는 또한 시스템 버스(708)를 통해 디스플레이 제어기(들)(722)에 액세스하여 하나 이상의 디스플레이들(726)로 송신되는 정보를 제어하도록 구성될 수 있다. 디스플레이 제어기(들)(722)는 하나 이상의 비디오 프로세서들(728)을 통해 디스플레이될 정보를 디스플레이(들)(726)에 송신하고, 이는 디스플레이(들)(726)에 적합한 포맷으로 디스플레이될 정보를 프로세싱한다. 디스플레이(들)(726)는 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이, 발광 다이오드(LED) 디스플레이 등을 포함(그러나 이에 제한되지 않음)하는 임의의 유형의 디스플레이를 포함할 수 있다. 디스플레이 제어기(들)(722), 디스플레이(들)(726), 및/또는 비디오 프로세서(들)(728)는 도 2, 도 3a 및 도 3b에 예시되고, 본원에 개시된 임의의 양태들에 따른 증가된 D2D 상호연결 밀도를 위해 다이 상호연결 열 클러스터의 IC 에지들에 배치된 예시적인 다중-행 열 다이 상호연결들을 포함할 수 있다.
[0051] 통상의 기술자들은 본원에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘들이 전자 하드웨어, 메모리 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 둘 모두의 조합들로 구현될 수 있다는 것을 추가로 인식할 것이다. 본원에 설명된 마스터 및 슬레이브 디바이스들은 예로서 임의의 회로, 하드웨어 구성요소, IC 또는 IC 칩에 이용될 수 있다. 본원에 개시된 메모리는 임의의 유형 및 크기의 메모리일 수 있고 원하는 임의의 유형의 정보를 저장하도록 구성될 수 있다. 이러한 호환성을 명확하게 설명하기 위해, 다양한 예시적 구성요소들, 블록들, 모듈들, 회로들 및 단계들이 일반적으로 기능 측면에서 위에서 설명되었다. 이러한 기능이 구현되는 방식은 특정 애플리케이션, 디자인 선택들 및/또는 전체 시스템에 부과되는 설계 제약들에 따른다. 통상의 기술자들은 각각의 특정 애플리케이션에 대해 다양한 방식들로 설명된 기능을 구현할 수 있지만, 그러한 구현 결정들은 본 개시내용의 범위를 벗어나는 원인으로 해석되어서는 안 된다.
[0052] 본원에 개시된 양태들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들 및 회로들은 프로세서, DSP(Digital Signal Processor), ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array) 또는 기타 프로그래밍 가능 논리 디바이스, 이산 게이트 또는 트랜지스터 논리, 이산 하드웨어 구성요소들 또는 본원에 설명된 기능들을 수행하도록 설계된 이들의 조합으로 구현되거나 수행될 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안으로, 프로세서는 임의의 편리한 프로세서, 제어기, 마이크로제어기 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합(예를 들어 DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 관련된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성)으로서 구현될 수 있다.
[0053] 본원에 개시된 양태들은 하드웨어 및 하드웨어에 저장된 명령들로 구현될 수 있고, 예를 들어 RAM(Random Access Memory), 플래시 메모리, ROM(Read Only Memory), EPROM(Electrically Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 기술 분야에서 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 결합된다. 대안으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC은 원격 스테이션에 상주할 수 있다. 대안으로, 프로세서와 저장 매체는 원격 스테이션, 기지국 또는 서버에 별도의 구성요소들로 상주할 수 있다.
[0054] 본원의 임의의 예시적인 양태들에서 설명된 동작 단계들이 예들 및 논의를 제공하기 위해 설명된다는 것이 또한 유의된다. 설명된 동작들은 예시된 시퀀스들이 아닌 다수의 다른 시퀀스들에서 수행될 수 있다. 추가로, 단일 동작 단계에서 설명된 동작들은 실제로 다수의 상이한 단계들에서 수행될 수 있다. 추가로, 예시적인 양태들에서 논의된 하나 이상의 동작 단계들은 조합될 수 있다. 흐름도들에 예시된 동작 단계들이 통상의 기술자에게 쉽게 자명한 바와 같이 다수의 상이한 수정들을 겪을 수 있음이 이해되어야 한다. 통상의 기술자들은 또한 정보 및 신호들이 임의의 다양한 상이한 기술들 및 기법들을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
[0055] 본 개시내용의 이전 설명은 통상의 기술자가 본 개시내용을 만들거나 사용할 수 있도록 제공된다. 본 개시내용에 대한 다양한 수정들은 통상의 기술자에게 쉽게 명백할 것이고, 본원에서 정의된 일반적인 원리들은 다른 변형들에 적용될 수 있다. 따라서, 본 개시내용은 본원에 설명된 예들 및 설계들로 제한되도록 의도되지 않고, 본원에 개시된 원리들 및 신규 특징들과 일치하는 가장 넓은 범위에 부여되어야 한다.
[0056] 구현 예들은 번호가 매겨진 다음 절들에 설명된다:
1. 집적 회로(IC) 다이로서:
기판;
기판 상의 제1 다이 상호연결 열 클러스터 ― 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―; 및
기판 상의 제2 다이 상호연결 열 클러스터 ― 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 복수의 제2 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ― 를 포함하고,
복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 제2 다이 상호연결은 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 인접하고, 행 다이 상호연결 피치보다 큰 열 클러스터 피치로 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결로부터 이격되는, 집적 회로(IC) 다이.
2. 제1 절에 있어서,
제1 다이 상호연결 열 클러스터의 복수의 제1 다이 상호연결 행들은 적어도 3 개의 제1 다이 상호연결 행들을 포함하고;
제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들은 적어도 3 개의 제2 다이 상호연결 행들을 포함하는, 집적 회로(IC) 다이.
3. 제1 절 또는 제2 절에 있어서,
제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 및 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행은 제1 축 방향으로 제1 축을 따라 이격되는, 집적 회로(IC) 다이.
4. 제3 절에 있어서,
제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제1 다이 상호연결들은 제1 축 방향에 직교하는 방향으로 제2 축을 따라 열 다이 상호연결 피치로 이격되는, 집적 회로(IC) 다이.
5. 제3 절 또는 제4 절에 있어서,
제1 축은 기판의 에지에 평행한, 집적 회로(IC) 다이.
6. 제3 절 내지 제5 절 중 어느 한 절에 있어서,
제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 인접한 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 내의 제2 다이 상호연결은 제1 축 방향으로 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 다음으로 가까운 다이 상호연결인, 집적 회로(IC) 다이.
7. 제3 절 내지 제6 절 중 어느 한 절에 있어서,
제3 다이 상호연결 열 클러스터를 더 포함하고, 제3 다이 상호연결 열 클러스터는 복수의 제3 다이 상호연결 행들을 포함하고, 복수의 제3 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함하며, 제3 다이 상호연결 열 클러스터 내의 복수의 제3 다이 상호연결 행들 중 제3 다이 상호연결 행은 제1 축을 따라 이격되는, 집적 회로(IC) 다이.
8. 제1 절에 있어서,
기판은 회로 층을 포함하고;
복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 및 복수의 제2 다이 상호연결 행들의 각각의 제2 다이 상호연결 행 내의 제1 다이 상호연결 및 제2 다이 상호연결은 회로 층을 외부 회로에 결합하도록 구성되는, 집적 회로(IC) 다이.
9. 집적 회로(IC) 패키지로서,
제1 IC; 및
제2 IC를 포함하고,
제1 IC 및 제2 IC 각각은,
제1 다이 상호연결 열 클러스터 ― 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―; 및
제2 다이 상호연결 열 클러스터 ― 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 복수의 제2 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ― 를 더 포함하고,
복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 제2 다이 상호연결은 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결에 인접하고, 행 다이 상호연결 피치보다 큰 열 클러스터 피치로 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 제1 다이 상호연결로부터 이격되는, 집적 회로(IC) 패키지.
10. 제9 절에 있어서,
제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제2 다이 상호연결들과 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 내의 제1 다이 상호연결들 사이의 열 클러스터 피치는 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들의 개수와 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들의 개수에 따르는, 집적 회로(IC) 패키지.
11. 제9 절 또는 제10 절에 있어서,
전도성 층에 배치된 제1 복수의 다이 간(D2D) 상호연결들; 및
전도성 층에 배치된 제2 복수의 D2D 상호연결들을 더 포함하고;
제1 복수의 D2D 상호연결들은 제1 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제1 다이 상호연결들을 제2 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제1 다이 상호연결들에 결합하고;
제2 복수의 D2D 상호연결들은 제1 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제2 다이 상호연결들을 제2 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제2 다이 상호연결들에 결합하는, 집적 회로(IC) 패키지.
12. 제11 절에 있어서,
제1 복수의 D2D 상호연결들 중 제1 D2D 상호연결과 제2 복수의 D2D 상호연결들 중 제1 D2D 상호연결은 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결들과 복수의 제1 다이 상호연결 행들 중 제2 다이 상호연결들 사이에 배치되는, 집적 회로(IC) 패키지.
13. 제12 절에 있어서,
제1 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제2 다이 상호연결들은 열 축을 따라 열 다이 상호연결 피치로 이격되고;
제2 IC의 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제2 다이 상호연결들은 열 축을 따라 열 다이 상호연결 피치로 이격되는, 집적 회로(IC) 패키지.
14. 제13 절에 있어서,
전도성 층 내의 제2 복수의 D2D 상호연결들 중 제2 D2D 상호연결은 열 축을 따라 연장되는, 집적 회로(IC) 패키지.
15. 제11 절 내지 제13 절 중 어느 한 절에 있어서,
전도성 층에 배치된 제3 복수의 D2D 상호연결들을 더 포함하고, 제3 복수의 D2D 상호연결들은 제1 IC의 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 내의 제1 다이 상호연결들을 제2 IC의 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 내의 제1 다이 상호연결들에 결합하는, 집적 회로(IC) 패키지.
16. 제14 절에 있어서,
제2 복수의 D2D 상호연결들 중 제1 D2D 상호연결과 제2 복수의 D2D 상호연결들 중 제2 D2D 상호연결이 아닌 제2 복수의 D2D 상호연결들은 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제2 다이 상호연결들과 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 내의 제1 다이 상호연결들 사이에 배치되는, 집적 회로(IC) 패키지.
17. 제15 절에 있어서,
제2 복수의 D2D 상호연결들 중 2개를 제외한 모든 D2D 상호연결들과 제3 복수의 D2D 상호연결들 중 2개를 제외한 모든 D2D 상호연결들은 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 내의 제2 다이 상호연결들과 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 내의 제1 다이 상호연결들 사이에 배치되는, 집적 회로(IC) 패키지.
18. 제15 절 또는 제17 절에 있어서,
제2 복수의 D2D 상호연결들은 M 개의 D2D 상호연결들을 포함하고;
제3 복수의 D2D 상호연결들은 N 개의 D2D 상호연결들을 포함하고;
제2 복수의 D2D 상호연결들 중 M-2 개 및 제3 복수의 D2D 상호연결들 중 N-2 개는 제1 다이 상호연결 열 클러스터 내의 복수의 제1 다이 상호연결 행들 중 제2 다이 상호연결들과 제2 다이 상호연결 열 클러스터 내의 복수의 제2 다이 상호연결 행들 중 제1 다이 상호연결들 사이에 배치되는, 집적 회로(IC) 패키지.
19. 제18 절에 있어서,
열 클러스터 피치는 적어도 D2D 상호연결들의 D2D 상호연결 피치 곱하기 ((M-2) + (N-2))인, 집적 회로(IC) 패키지.
20. 제11 절 내지 제19 절 중 어느 한 절에 있어서,
전도성 층을 포함하는 패키지 기판을 더 포함하고;
제1 IC 및 제2 IC는 패키지 기판 상에 배치되는, 집적 회로(IC) 패키지.
21. 제20 절에 있어서,
제1 IC 및 제2 IC 위에 배치된 절연 층을 더 포함하고; 전도성 층은 제1 및 제2 다이 상호연결들 상에 그리고 절연 층 상에 배치되는, 집적 회로(IC) 패키지.
22. 제9 절에 있어서,
제1 IC 다이는 제1 회로 층을 더 포함하고;
제2 IC 다이는 제2 회로 층을 더 포함하고;
제1 IC 다이 내의 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 내의 제1 다이 상호연결 및 제2 다이 상호연결은 제1 회로 층을 제2 회로 층에 결합하기 위해 제2 IC 다이 내의 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 내의 제1 다이 상호연결 및 제2 다이 상호연결에 결합되는, 집적 회로(IC) 패키지.
23. 제9 절 내지 제22 절 중 어느 한 절에 있어서,
라디오 주파수(RF) 프런트 엔드 모듈에 통합된, 집적 회로(IC) 패키지.
24. 제9 절 내지 제23 절 중 어느 한 절에 있어서,
집적 회로(IC) 패키지는, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트폰; SIP(session initiation protocol) 전화; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 구성요소; 항공 전자 시스템들; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 디바이스에 통합되는, 집적 회로(IC) 패키지.

Claims (24)

  1. 집적 회로(IC: integrated circuit) 다이로서,
    기판;
    상기 기판 상의 제1 다이 상호연결 열 클러스터(die interconnect column cluster) ― 상기 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 상기 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치(pitch)로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―; 및
    상기 기판 상의 제2 다이 상호연결 열 클러스터 ― 상기 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 상기 복수의 제2 다이 상호연결 행들 각각은 상기 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―
    를 포함하고,
    상기 복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 상기 제2 다이 상호연결은 상기 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결에 인접하고, 상기 행 다이 상호연결 피치보다 큰 열 클러스터 피치로 상기 복수의 제2 다이 상호연결 행들 중 상기 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결로부터 이격되는,
    집적 회로(IC) 다이.
  2. 제1 항에 있어서,
    상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들은 적어도 3 개의 제1 다이 상호연결 행들을 포함하고; 그리고
    상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들은 적어도 3 개의 제2 다이 상호연결 행들을 포함하는,
    집적 회로(IC) 다이.
  3. 제1 항에 있어서,
    상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 및 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행은 제1 축 방향으로 제1 축을 따라 이격되는,
    집적 회로(IC) 다이.
  4. 제3 항에 있어서,
    상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제1 다이 상호연결들은 상기 제1 축 방향에 직교하는 방향으로 제2 축을 따라 열 다이 상호연결 피치로 이격되는,
    집적 회로(IC) 다이.
  5. 제3 항에 있어서,
    상기 제1 축은 상기 기판의 에지에 평행한,
    집적 회로(IC) 다이.
  6. 제3 항에 있어서,
    상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 중 상기 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결에 인접한 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 상기 제1 다이 상호연결 행 내의 상기 제2 다이 상호연결은 상기 제1 축 방향으로 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 중 상기 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결에 다음으로 가까운 다이 상호연결인,
    집적 회로(IC) 다이.
  7. 제3 항에 있어서,
    제3 다이 상호연결 열 클러스터를 더 포함하고, 상기 제3 다이 상호연결 열 클러스터는 복수의 제3 다이 상호연결 행들을 포함하고, 상기 복수의 제3 다이 상호연결 행들 각각은 상기 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함하며, 상기 제3 다이 상호연결 열 클러스터 내의 상기 복수의 제3 다이 상호연결 행들 중 제3 다이 상호연결 행은 상기 제1 축을 따라 이격되는,
    집적 회로(IC) 다이.
  8. 제1 항에 있어서,
    상기 기판은 회로 층을 포함하고; 그리고
    상기 복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 및 상기 복수의 제2 다이 상호연결 행들의 각각의 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결 및 상기 제2 다이 상호연결은 상기 회로 층을 외부 회로에 결합(couple)하도록 구성되는,
    집적 회로(IC) 다이.
  9. 집적 회로(IC) 패키지로서,
    제1 IC; 및
    제2 IC
    를 포함하고,
    상기 제1 IC 및 상기 제2 IC 각각은,
    제1 다이 상호연결 열 클러스터 ― 상기 제1 다이 상호연결 열 클러스터는 복수의 제1 다이 상호연결 행들을 포함하고, 상기 복수의 제1 다이 상호연결 행들 각각은 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―; 및
    제2 다이 상호연결 열 클러스터 ― 상기 제2 다이 상호연결 열 클러스터는 복수의 제2 다이 상호연결 행들을 포함하고, 상기 복수의 제2 다이 상호연결 행들 각각은 상기 행 다이 상호연결 피치로 제2 다이 상호연결로부터 이격된 제1 다이 상호연결을 포함함 ―
    를 더 포함하고,
    상기 복수의 제1 다이 상호연결 행들의 각각의 제1 다이 상호연결 행 내의 상기 제2 다이 상호연결은 상기 복수의 제2 다이 상호연결 행들 중 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결에 인접하고, 상기 행 다이 상호연결 피치보다 큰 열 클러스터 피치만큼 상기 복수의 제2 다이 상호연결 행들 중 상기 제2 다이 상호연결 행 내의 상기 제1 다이 상호연결로부터 이격되는,
    집적 회로(IC) 패키지.
  10. 제9 항에 있어서,
    상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제2 다이 상호연결들과 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 내의 상기 제1 다이 상호연결들 사이의 상기 열 클러스터 피치는 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들의 개수와 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들의 개수에 따르는,
    집적 회로(IC) 패키지.
  11. 제9 항에 있어서,
    전도성 층에 배치된 제1 복수의 다이 간(D2D: die-to-die) 상호연결들; 및
    상기 전도성 층에 배치된 제2 복수의 D2D 상호연결들을 더 포함하고;
    상기 제1 복수의 D2D 상호연결들은 상기 제1 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제1 다이 상호연결들을 상기 제2 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제1 다이 상호연결들에 결합하고; 그리고
    상기 제2 복수의 D2D 상호연결들은 상기 제1 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제2 다이 상호연결들을 상기 제2 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제2 다이 상호연결들에 결합하는,
    집적 회로(IC) 패키지.
  12. 제11 항에 있어서,
    상기 제1 복수의 D2D 상호연결들 중 제1 D2D 상호연결과 상기 제2 복수의 D2D 상호연결들 중 제1 D2D 상호연결은 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 상기 제1 다이 상호연결들과 상기 복수의 제1 다이 상호연결 행들 중 상기 제2 다이 상호연결들 사이에 배치되는,
    집적 회로(IC) 패키지.
  13. 제12 항에 있어서,
    상기 제1 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 상기 제2 다이 상호연결들은 열 축을 따라 열 다이 상호연결 피치로 이격되고; 그리고
    상기 제2 IC의 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 상기 제2 다이 상호연결들은 상기 열 축을 따라 상기 열 다이 상호연결 피치로 이격되는,
    집적 회로(IC) 패키지.
  14. 제13 항에 있어서,
    상기 전도성 층 내의 상기 제2 복수의 D2D 상호연결들 중 제2 D2D 상호연결은 상기 열 축을 따라 연장되는,
    집적 회로(IC) 패키지.
  15. 제11 항에 있어서,
    상기 전도성 층에 배치된 제3 복수의 D2D 상호연결들을 더 포함하고, 상기 제3 복수의 D2D 상호연결들은 상기 제1 IC의 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 내의 상기 제1 다이 상호연결들을 상기 제2 IC의 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 내의 상기 제1 다이 상호연결들에 결합하는,
    집적 회로(IC) 패키지.
  16. 제14 항에 있어서,
    상기 제2 복수의 D2D 상호연결들 중 상기 제1 D2D 상호연결과 상기 제2 복수의 D2D 상호연결들 중 상기 제2 D2D 상호연결이 아닌 상기 제2 복수의 D2D 상호연결들은 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제2 다이 상호연결들과 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 내의 상기 제1 다이 상호연결들 사이에 배치되는,
    집적 회로(IC) 패키지.
  17. 제15 항에 있어서,
    상기 제2 복수의 D2D 상호연결들 중 2개를 제외한 모든 D2D 상호연결들과 상기 제3 복수의 D2D 상호연결들 중 2개를 제외한 모든 D2D 상호연결들은 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 내의 상기 제2 다이 상호연결들과 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 내의 상기 제1 다이 상호연결들 사이에 배치되는,
    집적 회로(IC) 패키지.
  18. 제15 항에 있어서,
    상기 제2 복수의 D2D 상호연결들은 M 개의 D2D 상호연결들을 포함하고;
    상기 제3 복수의 D2D 상호연결들은 N 개의 D2D 상호연결들을 포함하고; 그리고
    상기 제2 복수의 D2D 상호연결들 중 M-2 개 및 상기 제3 복수의 D2D 상호연결들 중 N-2 개는 상기 제1 다이 상호연결 열 클러스터 내의 상기 복수의 제1 다이 상호연결 행들 중 상기 제2 다이 상호연결들과 상기 제2 다이 상호연결 열 클러스터 내의 상기 복수의 제2 다이 상호연결 행들 중 상기 제1 다이 상호연결들 사이에 배치되는,
    집적 회로(IC) 패키지.
  19. 제18 항에 있어서,
    상기 열 클러스터 피치는 적어도 D2D 상호연결 피치 곱하기 ((M-2) + (N-2))인,
    집적 회로(IC) 패키지.
  20. 제11 항에 있어서,
    상기 전도성 층을 포함하는 패키지 기판을 더 포함하고;
    상기 제1 IC 및 상기 제2 IC는 상기 패키지 기판 상에 배치되는,
    집적 회로(IC) 패키지.
  21. 제20 항에 있어서,
    상기 제1 IC 및 상기 제2 IC 위에 배치된 절연 층을 더 포함하고; 상기 전도성 층은 상기 제1 및 제2 다이 상호연결들 상에 그리고 상기 절연 층 상에 배치되는,
    집적 회로(IC) 패키지.
  22. 제9 항에 있어서,
    상기 제1 IC 다이는 제1 회로 층을 더 포함하고;
    상기 제2 IC 다이는 제2 회로 층을 더 포함하고; 그리고
    상기 제1 IC 다이 내의 상기 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 내의 상기 제1 다이 상호연결 및 상기 제2 다이 상호연결은 상기 제1 회로 층을 상기 제2 회로 층에 결합하기 위해 상기 제2 IC 다이 내의 상기 복수의 제1 다이 상호연결 행들 중 제1 다이 상호연결 행 내의 상기 제1 다이 상호연결 및 상기 제2 다이 상호연결에 결합되는,
    집적 회로(IC) 패키지.
  23. 제9 항에 있어서,
    라디오 주파수(RF: radio-frequency) 프런트 엔드 모듈에 통합된,
    집적 회로(IC) 패키지.
  24. 제9 항에 있어서,
    상기 집적 회로(IC) 패키지는, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; GPS(global positioning system) 디바이스; 모바일 폰; 셀룰러 폰; 스마트폰; SIP(session initiation protocol) 전화; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; PDA(personal digital assistant); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 음악 플레이어; 디지털 음악 플레이어; 휴대용 음악 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; DVD(digital video disc) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 구성요소; 항공 전자 시스템들; 드론; 및 멀티콥터로 구성된 그룹으로부터 선택된 디바이스에 통합되는,
    집적 회로(IC) 패키지.
KR1020237028806A 2021-03-03 2022-02-03 고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들 KR20230153373A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/191,557 US11791272B2 (en) 2021-03-03 2021-03-03 Integrated circuits (ICs) with multi-row columnar die interconnects and IC packages including high density die-to-die (D2D) interconnects
US17/191,557 2021-03-03
PCT/US2022/070496 WO2022187776A2 (en) 2021-03-03 2022-02-03 Integrated circuits (ics) with multi-row columnar die interconnects and ic packages including high density die-to-die (d2d) interconnects

Publications (1)

Publication Number Publication Date
KR20230153373A true KR20230153373A (ko) 2023-11-06

Family

ID=80461860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237028806A KR20230153373A (ko) 2021-03-03 2022-02-03 고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들

Country Status (6)

Country Link
US (1) US11791272B2 (ko)
EP (1) EP4302329A2 (ko)
KR (1) KR20230153373A (ko)
CN (1) CN116830264A (ko)
TW (1) TW202249237A (ko)
WO (1) WO2022187776A2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
KR101692956B1 (ko) 2010-09-20 2017-01-04 삼성전자 주식회사 테이프 패키지
US10289796B2 (en) * 2016-12-06 2019-05-14 Synopsys, Inc. Automated place-and-route method for HBM-based IC devices
KR102439761B1 (ko) * 2017-12-22 2022-09-02 삼성전자주식회사 전자 장치 및 전자 장치의 제조 방법
KR102605616B1 (ko) * 2018-10-05 2023-11-24 에스케이하이닉스 주식회사 Tsv들을 갖는 메모리 스택을 포함하는 반도체 모듈

Also Published As

Publication number Publication date
US20220285280A1 (en) 2022-09-08
US11791272B2 (en) 2023-10-17
EP4302329A2 (en) 2024-01-10
TW202249237A (zh) 2022-12-16
CN116830264A (zh) 2023-09-29
WO2022187776A2 (en) 2022-09-09
WO2022187776A3 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US11756894B2 (en) Radio-frequency (RF) integrated circuit (IC) (RFIC) packages employing a substrate sidewall partial shield for electro-magnetic interference (EMI) shielding, and related fabrication methods
US11696390B2 (en) Systems for shielding bent signal lines
US20210280523A1 (en) Integrated circuit (ic) packages employing split, double-sided metallization structures to facilitate a semiconductor die ("die") module employing stacked dice, and related fabrication methods
KR20240031309A (ko) 통합형 슬롯-형상 안테나(들)를 이용하는 패키지 기판, 및 관련된 집적 회로(ic) 패키지들 및 제조 방법들
KR20240037965A (ko) 다이-기판 스탠드오프 공동 내의 다이-투-다이(d2d) 연결들을 채용하는 분할형 다이 집적 회로(ic) 패키지들, 및 관련 제조 방법들
US20230114404A1 (en) Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control
US11791320B2 (en) Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods
KR20240069727A (ko) 더 높은 연결 밀도를 지원하기 위한 멀티-다이 집적 회로 패키지들 및 관련 제조 방법들
KR20230153373A (ko) 고밀도 다이 간(d2d) 상호연결들을 포함하는 ic 패키지들 및 다중-행 열 다이 상호연결들을 갖는 집적 회로(ic)들
KR20240008851A (ko) 집적 회로 다이의 상호연결 층 상의 층간 매체 내 딥 트렌치 커패시터들 및 관련 방법들
KR20230139431A (ko) 패키지 기판의 전도성 트레이스들에 수동 컴포넌트를결합하는 전도성 기둥들을 갖는 칩 모듈
US20240206066A1 (en) Hybrid circuit board device to support circuit reuse and method of manufacture
US20230059431A1 (en) Stacked die integrated circuit (ic) package employing interposer for coupling an upper stacked die(s) to a package substrate for package height reduction, and related fabrication methods
US20230086094A1 (en) Integrated circuit (ic) package employing added metal for embedded metal traces in ets-based substrate for reduced signal path impedance, and related fabrication methods
US20240203938A1 (en) Integrated bare die package, and related fabrication methods
US20230076844A1 (en) Semiconductor die module packages with void-defined sections in a metal structure(s) in a package substrate to reduce die-substrate mechanical stress, and related methods
CN117999649A (zh) 具有用于集成电路（ic）封装高度控制的具有多种厚度的嵌入式金属迹线的嵌入式迹线基板（ets）
CN118284964A (zh) 采用具有双面嵌入式迹线基板（ets）的封装基板的集成电路（ic）封装件以及相关制造方法
CN118056277A (zh) 采用耦合到管芯侧嵌入式迹线基板（ets）层中的嵌入式金属迹线的补充金属层的集成电路（ic）封装以及相关的制造方法
CN116057678A (zh) 具有衬底上的嵌入式迹线衬底（ets）层的集成电路（ic）封装衬底以及相关制造方法